KR20190030795A

KR20190030795A - Sot semiconductor device and method of writing data to sot semiconductor device

Info

Publication number: KR20190030795A
Application number: KR1020170117642A
Authority: KR
Inventors: 박병국; 백승헌
Original assignee: 한국과학기술원
Priority date: 2017-09-14
Filing date: 2017-09-14
Publication date: 2019-03-25
Also published as: KR102024876B1

Abstract

The present invention relates to an SOT semiconductor device and a recording method of the SOT semiconductor device. The SOT semiconductor device according to an embodiment of the present invention comprises: an electrode; a cell including a free magnetic layer disposed on the electrode, an insulating layer disposed on the free magnetic layer, and a fixed magnetic layer disposed on the insulating layer; and a voltage gate applying a voltage between the free magnetic layer and the fixed magnetic layer. A magnetization direction of the free magnetic layer is modified by a spin orbit torque generated by an in-plane write current applied on the electrode, and the electrode includes tungsten (W).

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a SOT semiconductor device and a recording method of the SOT semiconductor device.

본 발명은 반도체 소자 및 SOT 반도체 소자의 기록 방법에 관한 것이다. The present invention relates to a semiconductor device and a recording method of a SOT semiconductor device.

최근 연구되고 있는 반도체 소자에는 자기 메모리 소자, 상변환 소자 등이 있으며, 그 중 하나인 자기 메모리 소자는 속도가 빠르고 작동전압이 낮은 데다 비휘발성 성질을 갖기 때문에 메모리 소자로서 이상적인 조건을 갖추고 있다. 일반적으로 자기 메모리 소자는 미국특허 제 5,699,293호에 개시되어 있는 바와 같이 1개의 자기저항 센서와 1개의 트랜지스터로 단위셀이 구성될 수 있다. Recent semiconductor devices include magnetic memory devices, phase change devices, and magnetic memory devices, which have high speed, low operating voltage, and nonvolatile properties, are ideal conditions for memory devices. Generally, a magnetic memory element can be constituted by one magnetoresistive sensor and one transistor as a unit cell as disclosed in U.S. Patent No. 5,699,293.

자기 메모리 소자의 기본 구조는 두 강자성 물질이 절연층에 의해서 분리되어 있는 자기터널접합 구조(제1 자성전극/절연체/제 2 자성전극)를 포함한다. 이 소자의 저항이 두 자성체의 상대적인 자화 방향에 따라서 달라지는 자기 저항으로 정보를 저장한다. 두 자성층의 자화 방향 제어는 스핀 분극 전류로 제어가 가능하고, 이는 전자가 가지고 있는 각운동량이 자기 모멘트에 전달되어 토크를 발생시키는 스핀전달토크 (Spin transfer torque)라고 한다. The basic structure of a magnetic memory device includes a magnetic tunnel junction structure (first magnetic electrode / insulator / second magnetic electrode) in which two ferromagnetic materials are separated by an insulating layer. The resistance of this device stores information by magnetoresistance, which depends on the relative magnetization directions of the two magnetic materials. The magnetization direction control of the two magnetic layers can be controlled by the spin polarization current, which is called a spin transfer torque which generates torque by transferring the angular momentum possessed by the electrons to the magnetic moment.

스핀전달토크로 자화 방향을 제어하기 위해서는 스핀 분극 전류가 자성물질 내로 통과를 해야 하지만, 최근 스핀전류를 발생시키는 중금속을 자성체와 인접하게 하여 수평 전류 인가로 자성체의 자화반전을 이루는 기술, 즉 스핀오빗토크(Spin orbit torque) 기술이 제안되었다 [US 8416618, Writable magnetic memory element, US 2014-0169088, Spin Hall magnetic apparatus, method and application, KR1266791, 면내전류와 전기장을 이용한 자기메모리 소자].In order to control the magnetization direction with the spin transfer torque, a spin polarization current has to pass through the magnetic material. However, recently, a technique of making magnetization inversion of a magnetic body by applying a horizontal current to a heavy metal adjacent to the magnetic body to generate a spin current, Spin orbit torque technology has been proposed [US 8416618, Writable magnetic memory element, US 2014-0169088, Spin Hall magnetic apparatus, method and application, KR 1266791, magnetic memory element using in-plane current and electric field].

미국특허 제5,699,293호U.S. Patent No. 5,699,293 미국특허 제5,986,925호U.S. Patent No. 5,986,925 미국특허 제8,416,618호U.S. Patent No. 8,416,618 미국 특허 제2014-0169088호U.S. Patent No. 2014-0169088 한국 특허 제10-1266791호Korean Patent No. 10-1266791

본 발명은 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮은 반도체 소자의 제공을 목적으로 한다. An object of the present invention is to provide a semiconductor device having a fast storage, recognition and transfer speed of information and low power consumption.

또한, 고도의 집적화가 가능하여 반도체 소자의 성능 향상 및 제조 비용 감소한다.In addition, high integration is possible, thereby improving the performance and manufacturing cost of the semiconductor device.

또한, 각 셀의 자화 특성을 제조 후 변경함으로써 다양한 분야에 적용 가능하다. Further, the present invention can be applied to various fields by changing the magnetization characteristics of each cell after manufacturing.

또한, 멀티 레벨 메모리를 구현할 수 있다. In addition, a multi-level memory can be implemented.

본 발명의 실시 예를 따르는 SOT 반도체 소자는 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하는 전극; 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층, 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀; 및 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 전압게이트;를 포함하고, An SOT semiconductor device according to an embodiment of the present invention includes an electrode including a first end where a write current and a read current are input and a second end from which the applied write current flows; A cell including a free magnetic layer disposed on the electrode, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a voltage gate for applying a voltage between the free magnetic layer and the pinned magnetic layer,

상기 전극 상에 인가된 면내 쓰기 전류에 의해 발생하는 스핀 오빗 토크에 의해 상기 자유자성층의 자화방향이 변경되고, 상기 전극은 텅스텐(W)을 포함하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하지 않는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 회복한다. The magnetization direction of the free magnetic layer is changed by a spin orbit torque generated by an in-plane write current applied to the electrode, the electrode includes tungsten (W), and the free magnetic layer and the pinned magnetic layer Wherein when the voltage between the free magnetic layer and the pinned magnetic layer is not applied by the voltage gate, the threshold current value for changing the magnetization direction of the free magnetic layer changes when applying a voltage between the free magnetic layer and the pinned magnetic layer, The current value is restored.

또한, 상기 전극은 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치될 수 있다. In addition, the electrode may be arranged such that the first electrode portion including tungsten and the second electrode portion including tantalum are interchanged at least once.

또한, 상기 제1전극부 및 제2전극부 상에 각각 제1셀 및 제2셀이 배치될 수 있다. In addition, the first cell and the second cell may be disposed on the first electrode unit and the second electrode unit, respectively.

또한, 상기 전압게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 셀의 임계전류값을 제어할 수 있는 제어층을 더 포함할 수 있다. The control gate may further include a control layer that controls an electric level of the interface between the free magnetic layer and the insulating layer by a voltage applied to the voltage gate and controls a threshold current value of the cell.

또한, 상기 전극은 텅스텐을 포함하는 제1전극층 및 탄탈륨을 포함하는 제2전극층이 적층하여 배치될 수 있다. The electrode may include a first electrode layer including tungsten and a second electrode layer including tantalum.

본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법은 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하는 전극; 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀; 및 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 전압게이트;를 포함하고, 상기 전극은 텅스텐(W)을 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,An information recording method of a SOT semiconductor device according to an embodiment of the present invention includes an electrode including a first end where a write current and a read current are introduced and a second end through which the applied write current flows out; A cell including a free magnetic layer disposed on the electrode, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a voltage gate for applying a voltage between the free magnetic layer and the pinned magnetic layer, wherein the electrode comprises tungsten (W), the method comprising:

상기 전극에 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하는 단계; 상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 단계; 및 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계;를 포함한다. Applying a write current to the electrode to form an in-plane write current on the electrode; Applying a voltage between the free magnetic layer and the pinned magnetic layer using the voltage gate; And removing a voltage applied between the free magnetic layer and the pinned magnetic layer.

본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법은 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1전압게이트 및 제2전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,The SOT semiconductor device information recording method according to another embodiment of the present invention includes a first electrode stage in which a write current and a read current are input and a second stage in which the applied write current flows, And a second electrode including tantalum disposed at least once in an intertwined manner; A first cell including a free magnetic layer disposed on the first electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; A second cell including a free magnetic layer disposed on the second electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a first voltage gate and a second voltage gate for applying a voltage between the free magnetic layer and the fixed magnetic layer of the first cell and the second cell, respectively,

상기 제1전압게이트를 이용하여 상기 제1셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계; 및 상기 전극에 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제1셀의 자유자성층의 자화방향을 변경하는 단계를 포함한다. Applying a voltage between the free magnetic layer and the pinned magnetic layer of the first cell using the first voltage gate to change a threshold current value of the magnetization direction change of the free magnetic layer of the first cell; And changing a magnetization direction of the free magnetic layer of the first cell by applying a write current having a value equal to or greater than a critical current value of the magnetization direction change of the free magnetic layer of the first cell to the electrode.

본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법은 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1전압게이트 및 제2전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,A method of recording information in an SOT semiconductor device according to an embodiment of the present invention includes a first electrode unit including tungsten and a first end including a write current and a read current and a second end through which the applied write current flows, A second electrode portion including tantalum disposed at least once in an intertwined manner; A first cell including a free magnetic layer disposed on the first electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; A second cell including a free magnetic layer disposed on the second electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a first voltage gate and a second voltage gate for applying a voltage between the free magnetic layer and the fixed magnetic layer of the first cell and the second cell, respectively,

상기 제2전압게이트를 이용하여 상기 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 감소하는 단계; 상기 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계; 및 상기 전극에 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제2셀의 자유자성층의 자화방향을 변경하는 단계;를 포함한다. Applying a voltage between the free magnetic layer and the pinned magnetic layer of the second cell using the second voltage gate to reduce a critical current value of the magnetization direction change of the free magnetic layer of the second cell; Removing a voltage applied between the free magnetic layer and the pinned magnetic layer of the second cell; And changing a magnetization direction of the free magnetic layer of the second cell by applying a write current having a value equal to or greater than a critical current value of the free magnetic layer of the second cell to the electrode.

본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법은 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하는 커먼(common) 전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,A method of recording information in an SOT semiconductor device according to an embodiment of the present invention includes a first electrode unit including tungsten and a first end including a write current and a read current and a second end through which the applied write current flows, A second electrode portion including tantalum disposed at least once in an intertwined manner; A first cell including a free magnetic layer disposed on the first electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; A second cell including a free magnetic layer disposed on the second electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a common voltage gate for applying a voltage between the free magnetic layer and the stationary magnetic layer of the first cell and the second cell,

상기 커먼 전압게이트를 이용하여 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀 및 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계; 상기 제1셀 및 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계; 및 상기 전극에 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값 및 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값 사이의 값을 갖는 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하여 상기 제1셀 또는 제2셀의 자유자성층의 자화방향을 변경하는 단계;를 포함한다. Applying a voltage between the free magnetic layer and the pinned magnetic layer of the first cell and the second cell to change the threshold current value of the magnetization direction change of the free magnetic layer of the first cell and the second cell by using the common voltage gate ; Removing a voltage applied between the free magnetic layer and the pinned magnetic layer of the first cell and the second cell; And applying a write current having a value between the threshold current value of the free magnetic layer change of the magnetization direction of the first cell and the critical current change value of the magnetization direction change of the free cell of the second cell to the electrode, And changing a magnetization direction of the free magnetic layer of the first cell or the second cell by forming a current.

본 발명의 실시 예를 따르는 반도체 소자는 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮다. A semiconductor device according to an embodiment of the present invention has a fast storage, recognition and transfer speed of information, and low power consumption.

또한, 고도의 집적화가 가능하여 반도체 소자의 성능 향상 및 제조 비용 감소의 효과가 있다. In addition, it is possible to achieve high integration, thereby improving the performance of the semiconductor device and reducing the manufacturing cost.

또한, 각 셀의 자화 특성을 제조 후 변경함으로써 다양한 분야에 적용 가능하다.Further, the present invention can be applied to various fields by changing the magnetization characteristics of each cell after manufacturing.

도 1은 본 발명의 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 2는 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 3은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 4는 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 5는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다.
도 6은 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 7은 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 8은 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.
도 9는 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.
도 10은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 11은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.
도 12는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다.
도 13는 도 12의 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.　
도 14는 도 12의 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.　
도 15는 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 16은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 17은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다.
도 18은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다. 1 is a side cross-sectional view of an SOT semiconductor device according to an embodiment of the present invention.
2 is a side cross-sectional view of a SOT semiconductor device according to another embodiment of the present invention.
3 is a side cross-sectional view of an SOT semiconductor device according to another embodiment of the present invention.
4 is a side cross-sectional view of an SOT semiconductor device according to another embodiment of the present invention.
FIG. 5 illustrates anomalous Hall effect (AHE) voltage measurement in a semiconductor device based on a spin orbit torque (SOT) effect according to another embodiment of the present invention.
6 shows a Hall resistance according to a change in a magnetic field due to a change in a pressure applied to a control gate of a SOT semiconductor device including a first electrode portion and a first cell.
FIG. 7 shows a change in the coercive force according to a change in the voltage applied to the control gate of the SOT semiconductor device including the first electrode portion and the first cell.
FIG. 8 illustrates a Hall resistance according to a change in a magnetic field due to a change in a pressure applied to a control gate of a SOT semiconductor device including a second electrode portion and a second cell portion.
FIG. 9 shows a change in coercive force according to a change in a voltage applied to a control gate of a SOT semiconductor device including a second electrode portion and a second cell.
10 is a side cross-sectional view of a SOT semiconductor device according to another embodiment of the present invention.
11 is a side cross-sectional view of an SOT semiconductor device according to another embodiment of the present invention.
FIG. 12 illustrates anomalous Hall effect (AHE) voltage measurement in a semiconductor device based on a spin orbit torque (SOT) effect according to another embodiment of the present invention.
13 shows the Hall resistance according to the change of the magnetic field due to the change of the pressure applied to the control gate of the SOT semiconductor device of FIG.
FIG. 14 shows a change in the coercive force according to a change in the voltage applied to the control gate of the SOT semiconductor device of FIG. 12.
15 shows a flowchart of an information recording method of an SOT semiconductor device according to an embodiment of the present invention.
16 shows a flowchart of an information recording method of a SOT semiconductor device according to another embodiment of the present invention.
17 shows a flowchart of an information recording method of a SOT semiconductor device according to another embodiment of the present invention.
18 shows a flowchart of an information recording method of a SOT semiconductor device according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다. 그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다. 덧붙여, 명세서 전체에서 어떤 구성요소를 "포함"한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements. In the drawings, like reference numerals are used throughout the drawings. In addition, "including" an element throughout the specification does not exclude other elements unless specifically stated to the contrary.

SOT 반도체 소자SOT semiconductor device

도 1은 본 발명의 실시 예를 따르는 SOT 반도체 소자(1000)의 측단면도이다. 1 is a side cross-sectional view of an SOT semiconductor device 1000 according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시 예를 따르는 SOT 반도체 소자는 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하는 전극(1100); 상기 전극상에 배치된 자유자성층(1211), 상기 자유자성층 상에 배치된 절연층(1212), 및 상기 절연층 상에 배치된 고정자성층(1213),을 포함하는 셀(1210); 및 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 전압게이트(1300);를 포함하고, Referring to FIG. 1, an SOT semiconductor device according to an embodiment of the present invention includes an electrode 1100 including a first end where a write current and a read current are input and a second end from which the applied write current flows; A cell 1210 including a free magnetic layer 1211 disposed on the electrode, an insulating layer 1212 disposed on the free magnetic layer, and a pinned magnetic layer 1213 disposed on the insulating layer. And a voltage gate (1300) for applying a voltage between the free magnetic layer and the pinned magnetic layer,

상기 전극 상에 인가된 면내 쓰기 전류에 의해 발생하는 스핀 오빗 토크에 의해 상기 자유자성층의 자화방향이 변경되고, 상기 전극은 텅스텐(W)을 포함하고,상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하지 않는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 회복한다. The magnetization direction of the free magnetic layer is changed by a spin orbit torque generated by an in-plane write current applied to the electrode, the electrode includes tungsten (W), and the free magnetic layer and the pinned magnetic layer Wherein when the voltage between the free magnetic layer and the pinned magnetic layer is not applied by the voltage gate, the threshold current value for changing the magnetization direction of the free magnetic layer changes when applying a voltage between the free magnetic layer and the pinned magnetic layer, The current value is restored.

상기 전극(1100)은 상기 셀(1210)에 전류를 공급할 수 있으며, 구체적으로 상기 전류는 자성체의 자화 방향을 제어하는 스핀 분극 전류일 수 있다. 상기 전극(1100) 상에 흐르는 전류에 의해 상기 셀(1210)의 전기적 또는 자기적 특성이 변경될 수 있다. 상기 전극(1100)은 각 셀(1210)의 특성을 변화 시키므로, 반도체 소자에 있어서, 쓰기 선(write line)의 역할을 할 수 있다. 또한, 상기 전극에 인가되는 전류를 제어하는 전류제어 스위치를 더 포함할 수 있다. The electrode 1100 may supply an electric current to the cell 1210. Specifically, the current may be a spin polarization current for controlling the magnetization direction of the magnetic substance. The electric or magnetic characteristics of the cell 1210 can be changed by the current flowing on the electrode 1100. [ Since the electrode 1100 changes characteristics of each cell 1210, it can serve as a write line in a semiconductor device. The apparatus may further include a current control switch for controlling a current applied to the electrode.

이 때, 상기 자유 자성층(1211)은 자화 방향이 적층 방향에 수직 방향으로 정렬되어 수직 이방성 특성을 가질 수 있다. 또한, 상기 자유 자성층은 전기적 또는 자기적 특성, 특히 자화 방향이 상기 전극(1100) 상에 흐르는 수평 전류에 의해 변할 수 있고, 상기 수평 전류는 상기 제1 전극에서 상기 셀(1210)을 사이에 두고 배치된 제1 위치 및 제2 위치 사이에 전류가 인가되는 입력 회로에 의해 제어될 수 있다. At this time, the free magnetic layer 1211 may have a perpendicular anisotropy property by aligning magnetization directions perpendicularly to the lamination direction. In addition, the free magnetic layer may be changed in electrical or magnetic characteristics, particularly magnetization direction, by a horizontal current flowing on the electrode 1100, and the horizontal current may flow through the cell 1210 at the first electrode And can be controlled by an input circuit to which a current is applied between the first position and the second position.

상기 전극(1100)은 전도성 물질을 포함할 수 있다. 보다 바람직하게, 상기 전극은 중금속을 포함할 수 있다. 상기 전극이 중금속을 포함함으로써 상기 셀의 자유 자성층의 자화 방향 등의 자기적 특성을 변화시킬 수 있다. 이와 같이 스핀오빗토크를 이용하기 때문에 본 발명의 실시 예를 따르는 반도체 소자는 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮다. The electrode 1100 may include a conductive material. More preferably, the electrode may comprise heavy metals. By including the heavy metal in the electrode, the magnetic properties such as the magnetization direction of the free magnetic layer of the cell can be changed. Since the spin orbit torque is used in this way, the semiconductor device according to the embodiment of the present invention has a fast storage, recognition and transfer speed of information and low power consumption.

자유 자성층(1211)은 자화 방향 등의 자기적 특성의 변화가 가능한 자유 자성층으로, 상기 자유 자성층의 자기적 특성은 주위의 전기 및 자기 특성에 의해 변경될 수 있다. 또한, 전극-자유 자성층의 적층면에 대하여 수직이방성을 가질 수 있다. The free magnetic layer 1211 is a free magnetic layer capable of changing the magnetic characteristics such as the magnetization direction, and the magnetic characteristics of the free magnetic layer can be changed by surrounding electric and magnetic characteristics. Further, it may have perpendicular anisotropy with respect to the lamination plane of the electrode-free magnetic layer.

상기 자유 자성층(1211)은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.The free magnetic layer 1211 may include at least one of iron (Fe), cobalt (Co), nickel (Ni), boron (B), silicon (Si), platinum (Pt), palladium .

상기 전극에 전류가 흐르는 경우라도 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층의 자기적 특성은 변하지 않는다. 상기 전극에 상기 자유 자성층 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층의 임계전류라고 할 수 있다. 즉, 상기 전극에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층의 전기적 또는 자기적 특성을 변화시킬 수 있다.The magnetic characteristic of the free magnetic layer does not change when a current of sufficient magnitude to change the magnetic characteristic of the free magnetic layer does not flow even when a current flows through the electrode. The magnetic characteristics of the free magnetic layer are changed by flowing a current sufficient to change the magnetic properties of the free magnetic layer to the electrode and the current value at this time can be regarded as the critical current of the free magnetic layer. That is, the electric or magnetic characteristics of the free magnetic layer can be changed by flowing a current equal to or larger than a critical current to the electrode.

도 2는 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(2000)의 측단면도이다.2 is a side cross-sectional view of a SOT semiconductor device 2000 according to another embodiment of the present invention.

도 2를 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(2000)는 상기 전압게이트(2300)에 인가되는 전압에 의해 상기 자유 자성층(2211) 및 절연층(2212) 계면의 전기 레벨을 제어하고, 상기 셀(2210)의 임계전류값을 제어할 수 있는 제어층(2213)을 더 포함할 수 있다. Referring to FIG. 2, the SOT semiconductor device 2000 according to another embodiment of the present invention has an electric level at the interface between the free magnetic layer 2211 and the insulating layer 2212 by a voltage applied to the voltage gate 2300 And a control layer 2213 that can control the threshold current value of the cell 2210 and control the threshold current value of the cell 2210.

상기 제어 전압 게이트(2300)는 상기 자유 자성층(2211) 및 고정 자성층(2214) 사이에 전압을 인가할 수 있고, 상기 제어층(2213)은 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제어층이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계 전류값이 제어될 수 있다. The control voltage gate 2300 may apply a voltage between the free magnetic layer 2211 and the pinned magnetic layer 2214 and the control layer 2213 may control the voltage applied to the free magnetic layer and / The threshold current value of the cell can be controlled as the electric level of the insulating layer interface is controlled and the control layer controls the electric level.

이때, 상기 제어 전압 게이트(2300)에 인가되는 전압을 조절하는 제어 전압 게이트 스위치를 더 포함할 수 있다. 상기 제어 전압 게이트 스위치는 반도체에서 일반적으로 전압의 흐름을 제어하기 위해 사용되는 스위치 구성을 포함할 수 있다At this time, the control voltage gate 2300 may further include a control voltage gate switch for controlling the voltage applied to the control voltage gate 2300. The control voltage gate switch may comprise a switch arrangement commonly used to control the flow of voltage in a semiconductor

상기 전압 게이트는 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하기 위한 구성으로써, 상기 고정자성층일 수 있으며, 상기 고정자성층에 연결된 제2 전극일 수 있다. The voltage gate is a structure for applying a voltage between the free magnetic layer and the fixed magnetic layer, and may be the fixed magnetic layer or the second electrode connected to the fixed magnetic layer.

상기 전압 게이트에 의해 인가되는 전압이 일정한 값을 넘는 경우 상기 자기터널접합을 포함하는 셀의 전기적 또는 자기적 특성이 변화될 수 있다.When the voltage applied by the voltage gate exceeds a certain value, the electrical or magnetic characteristics of the cell including the magnetic tunnel junction may be changed.

상기 자기터널접합을 포함하는 셀은 제어 전압 게이트에 의해 인가되는 전압에 의해 전기적 또는 자기적 특성이 변화될 수 있는 물질 및 구성을 포함한다. 상기 전기적 또는 자기적 특성은 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류의 크기일 수 있다.The cell including the magnetic tunnel junction includes a material and a configuration in which the electric or magnetic characteristics can be changed by the voltage applied by the control voltage gate. The electrical or magnetic property may be the magnitude of the threshold current for the change in magnetization direction of the cell comprising the magnetic tunnel junction.

상기 자기터널접합을 포함하는 셀에 전압을 인가하여 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류 값을 변경할 수 있다. A voltage may be applied to the cell including the magnetic tunnel junction to change the threshold current value for the magnetization direction change of the cell including the magnetic tunnel junction.

일 예로, 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어할 수 있다. 이 때, 상기 제어층은 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제어층이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계전류값이 제어될 수 있다. For example, the electric level of the interface between the free magnetic layer and the insulating layer can be controlled by the voltage applied to the control voltage gate. At this time, the control layer controls the electric level of the interface between the free magnetic layer and the insulating layer by the voltage applied to the control voltage gate, and as the control layer controls the electric level, the threshold current value of the cell is controlled .

본 발명의 실시 예를 따르는 SOT 반도체 소자의 상기 전극은 텅스텐(W)을 포함하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트에 의해 상기 자유자성층 및 고정자성층 사이 전압을 인가하지 않는 경우 상기 자유자성층의 자화방향 변경에 대한 임계전류 값이 회복할 수 있다. The electrode of the SOT semiconductor device according to an embodiment of the present invention includes tungsten (W), and when the voltage between the free magnetic layer and the pinned magnetic layer is applied by the voltage gate, the threshold current for changing the magnetization direction of the free magnetic layer Value of the free magnetic layer is changed and the voltage between the free magnetic layer and the pinned magnetic layer is not applied by the voltage gate, the critical current value for the change of the magnetization direction of the free magnetic layer can be recovered.

따라서, 본 발명의 실시 예를 따르는 SOT 반도체 소자를 메모리 소자 응용으로 활용할 경우, 쓰기 작동 시에 임계전류를 감소시켜 빠른 속도로 쓰기 작동이 가능할 수 있고, 저장 작동 시에는 임계전류를 높은 상태로 유지시켜 정보의 보존력을 증가시킬 수 있다. Therefore, when the SOT semiconductor device according to the embodiment of the present invention is used for a memory device application, the threshold current can be reduced at the time of the write operation, and the write operation can be performed at a high speed. So that the preservation power of the information can be increased.

도 3은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.3 is a side cross-sectional view of an SOT semiconductor device according to another embodiment of the present invention.

도 3을 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 상기 전극(3100)은 텅스텐을 포함하는 제1전극부(3110) 및 탄탈륨을 포함하는 제2전극부(3120)가 적어도 한 번 교변하여 배치될 수 있다. Referring to FIG. 3, the electrode 3100 of the SOT semiconductor device according to another embodiment of the present invention includes at least a first electrode portion 3110 including tungsten and a second electrode portion 3120 including tantalum Can be arranged in turn.

또한, 상기 제1전극부 및 제2전극부 상에 각각 제1셀(3210) 및 제2셀(3220)이 배치될 수 있다. In addition, the first cell 3210 and the second cell 3220 may be disposed on the first electrode unit and the second electrode unit, respectively.

또한, 상기 텅스텐을 포함하는 제1전극부(3110) 및 상기 제1전극부 상에 배치된 제1셀(3210)을 포함하는 SOT 반도체 소자 및 상기 탄탈륨을 포함하는 제2전극부(3120) 및 상기 제2전극부 상에 배치된 제2셀(3220)을 포함하는 SOT 반도체 소자는 배치의 위치 및 소자의 숫자에 구애받지 않고 다양한 조합으로 구성될 수 있다. In addition, the SOT semiconductor device including the first electrode portion 3110 including tungsten and the first cell 3210 disposed on the first electrode portion, the second electrode portion 3120 including the tantalum, The SOT semiconductor device including the second cell 3220 disposed on the second electrode portion may be configured in various combinations without depending on the position of the arrangement and the number of elements.

예를 들어, 상기 텅스텐을 포함하는 제1전극부 및 상기 제1전극부 상에 배치된 제1셀을 포함하는 SOT 반도체 소자 및 상기 탄탈륨을 포함하는 제2전극부 및 상기 제2전극부 상에 배치된 제2셀을 포함하는 SOT 반도체 소자가 순차적으로 교변되어 6개의 SOT 셀을 포함하도록 구성될 수 있고, 연속으로 일렬 배치된 3개의 텅스텐을 포함하는 제1전극부 및 상기 제1전극부 상에 배치된 제1셀을 포함하는 SOT 반도체 소자 및 연속으로 일렬 배치된 3개의 탄탈륨을 포함하는 제2전극부 및 상기 제2전극부 상에 배치된 제2셀을 포함하는 SOT 반도체 소자가 배치될 수 있다. For example, an SOT semiconductor device including a first electrode portion including the tungsten and a first cell disposed on the first electrode portion, a second electrode portion including the tantalum and a second electrode portion including the tantalum, The SOT semiconductor device including the arranged second cells may be sequentially interchanged to include six SOT cells, and may include a first electrode portion including three tungsten arranged in series in a row, A second electrode portion including three tantalum lines arranged in series and a second cell disposed on the second electrode portion are arranged on a substrate .

상기 텅스텐을 포함하는 제1전극부(3300) 및 상기 제1전극부 상에 배치된 제1셀(3210)을 포함하는 SOT 반도체 소자는 상기 전압게이트(3300)에 의해 상기 자유자성층(3211) 및 고정자성층(3213) 사이 전압을 인가하는 경우 상기 자유자성층(3211)의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트(3300)에 의해 상기 자유자성층(3211) 및 고정자성층(3213) 사이 전압을 인가하지 않는 경우 상기 자유자성층(3211)의 자화방향 변경에 대한 임계전류 값이 회복되고, 임계전류는 초기 상태로 변화한다.The SOT semiconductor device including the first electrode portion 3300 including tungsten and the first cell 3210 disposed on the first electrode portion may be formed by the voltage gate 3300 and the free magnetic layer 3211 and / The critical current value for the change in the magnetization direction of the free magnetic layer 3211 changes when the voltage between the free magnetic layer 3211 and the fixed magnetic layer 3213 is changed by the voltage gate 3300, The critical current value for the magnetization direction change of the free magnetic layer 3211 is restored, and the critical current changes to the initial state.

반면, 상기 탄탈륨을 포함하는 제2전극부(3120) 및 상기 제2전극부 상에 배치된 제2셀(3220)을 포함하는 SOT 반도체 소자는 상기 전압게이트(3400)에 의해 상기 자유자성층(3221) 및 고정자성층(3223) 사이 전압을 인가하는 경우 상기 자유자성층(3221)의 자화방향 변경에 대한 임계전류 값이 변경하고, 상기 전압게이트(3400)에 의해 상기 자유자성층(3221) 및 고정자성층(3223) 사이 전압을 인가하지 않는 경우 상기 자유자성층(3221)의 자화방향 변경에 대한 임계전류 값이 회복되지 않고, 임계전류는 마지막 상태를 유지한다. On the other hand, the SOT semiconductor device including the second electrode portion 3120 including tantalum and the second cell 3220 disposed on the second electrode portion is formed by the voltage gate 3400 in the free magnetic layer 3221 The critical current value for the magnetization direction change of the free magnetic layer 3221 is changed and the free magnetic layer 3221 and the pinned magnetic layer 3223 is not applied, the critical current value for the magnetization direction change of the free magnetic layer 3221 is not recovered, and the critical current maintains the final state.

반면, 상기 탄탈륨을 포함하는 제2전극부(3120) 및 제2셀(3220)을 포함하는 SOT 반도체 소자는 전압게이트(3400)에 의해 인가된 외부 전압을 제거해도, 앞서 전압게이트에 의해 인가된 전압에 의해 변동된 임계전류는 마지막 상태를 유지할 수 있다. On the other hand, the SOT semiconductor device including the second electrode portion 3120 and the second cell 3220 including the tantalum may be formed by removing the external voltage applied by the voltage gate 3400, The threshold current varied by the voltage can maintain the last state.

도 4는 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 측단면도이다.4 is a side cross-sectional view of an SOT semiconductor device according to another embodiment of the present invention.

도 4를 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자는 상기 전압게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제1셀 및 제2셀의 임계전류값을 제어할 수 있는 제어층(4213, 4223)을 더 포함할 수 있다. Referring to FIG. 4, the SOT semiconductor device according to another embodiment of the present invention controls the electrical level of the interface between the free magnetic layer and the insulating layer by a voltage applied to the voltage gate, And control layers 4213 and 4223 capable of controlling the threshold current value.

상기 제어층(4213, 4223)은 알루미늄 산화층일 수 있고, 산화시간에 의해 두께 및 상기 제어층의 산화 상태가 제어될 수 있다. The control layers 4213 and 4223 may be aluminum oxide layers, and the thickness and the oxidation state of the control layer can be controlled by the oxidation time.

도 5는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다. FIG. 5 illustrates anomalous Hall effect (AHE) voltage measurement in a semiconductor device based on a spin orbit torque (SOT) effect according to another embodiment of the present invention.

도 5에서 기판(산화된 실리콘)-제1전극부(W, 5nm), 제2 전극부(Ta, 5nm)/자유자성층(Co₃₂Fe₄₈B₂0(CoFeB, 1 nm)/절연층(MgO, 1.6 nm)/제어층(AlO_x(1.8nm))의 구조로 반도체 소자를 제작하였고, 상기 제어층 상에 제2 전극(게이트 옥사이드)으로 지르코늄 산화물(ZrO₂)/Ru(50nm)을 증착하여 형성하였다.5, a first electrode portion (W, 5 nm), a second electrode portion (Ta, 5 nm) / a free magnetic layer (Co ₃₂ Fe ₄₈ B ₂ O (CoFeB, 1 nm) / insulating layer (ZrO ₂ ) / Ru (50 nm) was formed as a second electrode (gate oxide) on the control layer by using the structure of MgO, 1.6 nm / control layer (AlO _x Respectively.

상기 제1전극부 및 제2전극부는 작동 압력 0.4 Pa (3 mTorr)에서 d.c. 스퍼터링 방법으로 성장되었고, MgO 층은 RF 스퍼터링(150 W) 방법으로 MgO 타켓을 이용하여 1.33 Pa (10 mTorr)에서 증착되었다. AlO_x는 1.5nm의 금속 Al 층을 증착하여 형성한 후, 4 Pa (30 mTorr)의 압력에서 30w의 파워로 다양한 산화 시간(t_ox)에 걸쳐서 O₂ 플라즈마에 노출시켰다. 또한, 수직 자기 이방성을 증진시키기 위해서, 250℃ 진공 조건에서 약 40분간 열처리를 수행하였다. The first electrode portion and the second electrode portion were grown by dc sputtering method at an operating pressure of 0.4 Pa (3 mTorr), and the MgO layer was deposited using an MgO target by RF sputtering (150 W) at 1.33 Pa (10 mTorr) . AlO _x was formed by depositing a 1.5 nm metal Al layer and then exposed to O ₂ plasma over various oxidation times (t _ox ) at a power of 30 watts at a pressure of 4 Pa (30 mTorr). Further, in order to improve perpendicular magnetic anisotropy, heat treatment was performed at 250 캜 under vacuum for about 40 minutes.

도 6은 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.6 shows a Hall resistance according to a change in a magnetic field due to a change in a pressure applied to a control gate of a SOT semiconductor device including a first electrode portion and a first cell.

도 7은 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다. FIG. 7 shows a change in the coercive force according to a change in the voltage applied to the control gate of the SOT semiconductor device including the first electrode portion and the first cell.

도 6 및 도 7을 참조하면, 전압 게이트로 상기 자유자성층 및 고정자성층 사이에 전압을 인가하면 플러스(+) 전압을 인가하면 보자력(H_C) 및 임계전류(J_C)가 감소하고, 반대로 마이너스(-)전압을 인가하면 보자력(H_C) 및 임계전류(J_C)가 증가할 수 있다. 상기와 같이, 전압 게이트에 의해 변화된 보자력(H_C) 및 임계전류(J_C)는 전압게이트에 의해 인가된 전압을 제거하여도 임계전류가 유지되는 비휘발성 특성을 갖는다. 이를 통하여, 각각의 셀의 자기적 또는 전기적 성질이 셀 제어 전극에 가해지는 전압에 의해 조절될 수 있음을 알 수 있다.6 and 7, when a voltage is applied between the free magnetic layer and the pinned magnetic layer with a voltage gate, the coercive force (H _C ) and the critical current (J _C ) decrease when a positive voltage is applied, The coercive force (H _C ) and the critical current (J _C ) may increase when a negative voltage is applied. As described above, the coercive force (H _C ) and the threshold current (J _C ) changed by the voltage gate have a nonvolatile characteristic in which the threshold current is maintained even when the voltage applied by the voltage gate is removed. Through this, it can be seen that the magnetic or electrical properties of each cell can be controlled by the voltage applied to the cell control electrode.

도 8은 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.FIG. 8 illustrates a Hall resistance according to a change in a magnetic field due to a change in a pressure applied to a control gate of a SOT semiconductor device including a second electrode portion and a second cell portion.

도 9는 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.FIG. 9 shows a change in coercive force according to a change in a voltage applied to a control gate of a SOT semiconductor device including a second electrode portion and a second cell.

도 8 및 도 9를 참조하면, 전압 게이트로 상기 자유자성층 및 고정자성층 사이에 전압을 인가하면 플러스(+) 전압을 인가하면 보자력(H_C) 및 임계전류(J_C)가 감소하고, 반대로 마이너스(-)전압을 인가하면 보자력(H_C) 및 임계전류(J_C)가 증가할 수 있다. 상기와 같이, 전압 게이트에 의해 변화된 보자력(H_C) 및 임계전류(J_C)는 전압게이트에 의해 인가된 전압을 제거하면 임계전류가 초기상태로 복원되는 특성을 갖는다. 8 and 9, when a voltage is applied between the free magnetic layer and the pinned magnetic layer with a voltage gate, the coercive force (H _C ) and the critical current (J _C ) decrease when a positive voltage is applied, The coercive force (H _C ) and the critical current (J _C ) may increase when a negative voltage is applied. As described above, the coercive force (H _C ) and the threshold current (J _C ) changed by the voltage gate have such a characteristic that the threshold current is restored to the initial state by removing the voltage applied by the voltage gate.

상기한 특성을 이용하여, 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자 및 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 조합하면, 전압게이트에 동일 전압을 인가하여 쓰기 작동을 수행하고, 이후 전압게이트에 인가된 전압을 제거하면 제2전극부 및 제2셀을 포함하는 SOT 반도체 소자의 임계전류는 변화된 상태를 유지하고, 제1전극부 및 제1셀을 포함하는 SOT 반도체 소자는 임계전류가 초기값으로 복원될 수 있다. When the SOT semiconductor device including the first electrode portion and the first cell and the SOT semiconductor device including the second electrode portion and the second cell are combined using the above characteristics, the same voltage is applied to the voltage gate to perform the writing operation And then removing the voltage applied to the voltage gate, the threshold current of the SOT semiconductor device including the second electrode part and the second cell is maintained in a changed state, and the SOT semiconductor device including the first electrode part and the first cell, The semiconductor device can restore the threshold current to an initial value.

도 10은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(6000)의 측단면도이다.10 is a side cross-sectional view of a SOT semiconductor device 6000 according to another embodiment of the present invention.

도 10을 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 전극(6100)은 텅스텐을 포함하는 제1전극층(6130) 및 탄탈륨을 포함하는 제2전극층(6140)이 적층하여 배치될 수 있다. 10, an electrode 6100 of an SOT semiconductor device according to another embodiment of the present invention may include a first electrode layer 6130 including tungsten and a second electrode layer 6140 including tantalum, have.

상기 전압게이트에 가해지는 전압의 크기에 따라 자유자성층의 Hc 또는 임계전류의 크기를 제어할 수 있고, 이를 이용하여 자유자성층의 자화방향을 제어하는 임계전류를 전압게이트에 가해지는 전압에 의해서 임의의 값을 갖게 할 수 있다. 즉 단일 소자에서 다양한 임계전류를 갖는 멀티레벨 소자의 구성이 가능하다.The magnitude of the Hc or the critical current of the free magnetic layer can be controlled according to the magnitude of the voltage applied to the voltage gate and the critical current controlling the magnetization direction of the free magnetic layer can be controlled by the voltage applied to the voltage gate, Value. &Lt; / RTI > That is, it is possible to construct a multilevel device having various threshold currents in a single device.

도 11은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(7000)의 측단면도이다.11 is a side cross-sectional view of a SOT semiconductor device 7000 according to another embodiment of the present invention.

도 11을 참조하면, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(7000)는 상기 전압게이트(7300, 7400)에 인가되는 전압에 의해 상기 자유 자성층(7211, 7221) 및 절연층(7212, 7222) 계면의 전기 레벨을 제어하고, 상기 셀의 임계전류값을 제어할 수 있는 제어층(7213, 7223)을 더 포함할 수 있다. Referring to FIG. 11, a SOT semiconductor device 7000 according to another embodiment of the present invention includes the free magnetic layers 7211 and 7221 and insulating layers 7212 and 7222 ) Control layer 7213, 7223 that can control the electrical level of the interface and control the threshold current value of the cell.

도 12는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다. FIG. 12 illustrates anomalous Hall effect (AHE) voltage measurement in a semiconductor device based on a spin orbit torque (SOT) effect according to another embodiment of the present invention.

도 12에서 기판(산화된 실리콘)-제1전극층(Ta, 5nm), 제2전극층(W, 0.2 내지 1.2nm)/자유자성층(Co₃₂Fe₄₈B₂0(CoFeB, 1 nm)/절연층(MgO, 1.6 nm)/제어층(AlOx(1.8nm))의 구조로 반도체 소자를 제작하였고, 상기 제어층 상에 제2 전극으로 지르코늄 산화물(ZrO₂)/Ru (50 nm)을 증착하여 형성하였다.12, a first electrode layer (Ta, 5 nm), a second electrode layer (W, 0.2 to 1.2 nm), a free magnetic layer (Co ₃₂ Fe ₄₈ B ₂ O (CoFeB, 1 nm) (ZrO ₂ ) / Ru (50 nm) was deposited as a second electrode on the control layer to form a semiconductor device with a structure of MgO (1.6 nm) / control layer (AlO x Respectively.

상기 전극층은 작동 압력 0.4 Pa (3 mTorr)에서 d.c. 스퍼터링 방법으로 성장되었고, MgO 층은 RF 스퍼터링(150 W) 방법으로 MgO 타켓을 이용하여 1.33 Pa (10 mTorr)에서 증착되었다. AlO_x는 1.5nm의 금속 Al 층을 증착하여 형성한 후, 4 Pa (30 mTorr)의 압력에서 30w의 파워로 다양한 산화 시간(t_ox)에 걸쳐서 O₂ 플라즈마에 노출시켰다. 또한, 수직 자기 이방성을 증진시키기 위해서, 250℃ 진공 조건에서 약 40분간 열처리를 수행하였다. The electrode layer was grown by dc sputtering at an operating pressure of 0.4 Pa (3 mTorr) and the MgO layer was deposited at 1.33 Pa (10 mTorr) using an MgO target by RF sputtering (150 W). AlO _x was formed by depositing a 1.5 nm metal Al layer and then exposed to O ₂ plasma over various oxidation times (t _ox ) at a power of 30 watts at a pressure of 4 Pa (30 mTorr). Further, in order to improve perpendicular magnetic anisotropy, heat treatment was performed at 250 캜 under vacuum for about 40 minutes.

도 13는 도 12의 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.　13 shows the Hall resistance according to the change of the magnetic field due to the change of the pressure applied to the control gate of the SOT semiconductor device of FIG.

도 14은 도 12의 SOT 반도체 소자의 제어게이트에 인가된 전압의 변화에 따른 보자력 변화를 도시한 것이다.　FIG. 14 shows a change in the coercive force according to a change in the voltage applied to the control gate of the SOT semiconductor device of FIG. 12.

도 13 및 도 14를 참조하면, 전극을 탄탈륨 및 텅스텐의 적층 구조로 형성함으로써, 전극을 탄탈륨 또는 텅스텐으로 형성한 것과 다른 거동을 보임을 알 수 있다. 상기 전압게이트에 가해지는 전압의 크기에 따라 자유자성층의 Hc 또는 임계전류의 크기를 제어할 수 있고, 이를 이용하여 자유자성층의 자화방향을 제어하는 임계전류를 전압게이트에 가해지는 전압에 의해서 임의의 값을 갖게 할 수 있다. 즉 단일 소자에서 다양한 임계전류를 갖는 멀티레벨 소자의 구성이 가능하다.Referring to FIGS. 13 and 14, it can be seen that by forming the electrode in a laminated structure of tantalum and tungsten, the electrode has a different behavior from that formed of tantalum or tungsten. The magnitude of the Hc or the critical current of the free magnetic layer can be controlled according to the magnitude of the voltage applied to the voltage gate and the critical current controlling the magnetization direction of the free magnetic layer can be controlled by the voltage applied to the voltage gate, Value. &Lt; / RTI > That is, it is possible to construct a multilevel device having various threshold currents in a single device.

SOT 반도체 소자의 정보 기록 방법Information recording method of SOT semiconductor device

도 15는 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다. 15 shows a flowchart of an information recording method of an SOT semiconductor device according to an embodiment of the present invention.

도 15를 참조하면, 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법은 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하는 전극; 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀; 및 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 전압게이트;를 포함하고, 상기 전극은 텅스텐(W)을 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,15, an SOT semiconductor device information recording method according to an embodiment of the present invention includes an electrode including a first end where a write current and a read current are introduced and a second end through which the applied write current flows out; A cell including a free magnetic layer disposed on the electrode, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a voltage gate for applying a voltage between the free magnetic layer and the pinned magnetic layer, wherein the electrode comprises tungsten (W), the method comprising:

상기의 전극, 자유자성층, 절연층, 고정자성층, 전압게이트는 앞서 설명한 전극, 자유자성층, 절연층, 고정자성층, 전압게이트와 동일할 수 있다. The electrode, the free magnetic layer, the insulating layer, the fixed magnetic layer, and the voltage gate may be the same as the electrode, the free magnetic layer, the insulating layer, the fixed magnetic layer, and the voltage gate described above.

본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 전극에 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하는 단계이다. The first step of the information recording method of the SOT semiconductor device according to the embodiment of the present invention is a step of applying a write current to the electrode to form an in-plane write current to the electrode.

상기 면내 쓰기 전류가 상기 셀의 임계전류값을 초과하는 경우 각각의 상기 자유 자성층의 자화 방향이 변경될 수 있다. When the in-plane write current exceeds the threshold current value of the cell, the magnetization direction of each free magnetic layer can be changed.

다음으로, 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 단계이다. Next, the second step of the information recording method of the SOT semiconductor device according to the embodiment of the present invention is a step of applying a voltage between the free magnetic layer and the pinned magnetic layer by using the voltage gate.

상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가함으로써, 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀의 전기적 또는 자기적 특성이 변화할 수 있고, 이에 의하여 상기 셀의 임계전류값이 변경될 수 있고, 상기 셀의 임계전류값이 증가 또는 감소할 수 있다. A free magnetic layer disposed on the electrode, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer by applying a voltage between the free magnetic layer and the stationary magnetic layer using the voltage gate The electrical or magnetic characteristics of the cell can be changed, whereby the critical current value of the cell can be changed, and the critical current value of the cell can be increased or decreased.

다음으로, 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 세 번째 단계는, 상기 자유자성층 및 고정자성층 사이에 전압을 제거하는 단계이다. Next, the third step of the information recording method of the SOT semiconductor device according to the embodiment of the present invention is a step of removing a voltage between the free magnetic layer and the pinned magnetic layer.

상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가함으로써, 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀의 전기적 또는 자기적 특성이 초기값으로 회복할 수 있고, 이에 의하여 상기 셀의 임계전류값이 초기값으로 복원될 수 있다. A free magnetic layer disposed on the electrode, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer by applying a voltage between the free magnetic layer and the stationary magnetic layer using the voltage gate The electric or magnetic characteristics of the cell can be recovered to an initial value, whereby the critical current value of the cell can be restored to its initial value.

도 16은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다. 16 shows a flowchart of an information recording method of a SOT semiconductor device according to another embodiment of the present invention.

도 16을 참조하면, 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1전압게이트 및 제2전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,Referring to FIG. 16, a first electrode portion including tungsten and a second electrode portion including tantalum, including a first end where a write current and a read current are input and a second end where the applied write current flows out, An electrode disposed once in an interposed manner; A first cell including a free magnetic layer disposed on the first electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; A second cell including a free magnetic layer disposed on the second electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a first voltage gate and a second voltage gate for applying a voltage between the free magnetic layer and the fixed magnetic layer of the first cell and the second cell, respectively,

본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 전극에 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하는 단계이다. The first step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention is a step of applying a write current to the electrode to form an in-plane write current in the electrode.

다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 제2전압게이트를 이용하여 상기 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하는 단계이다. Next, a second step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention is a step of applying a voltage between the free magnetic layer and the pinned magnetic layer of the second cell using the second voltage gate .

다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 세 번째 단계는, 상기 제2셀의 상기 자유자성층 및 고정자성층 사이에 전압을 제거하는 단계이다. Next, a third step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention is a step of removing a voltage between the free magnetic layer and the stationary magnetic layer of the second cell.

도 17은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다. 17 shows a flowchart of an information recording method of a SOT semiconductor device according to another embodiment of the present invention.

도 17을 참조하면, 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 각각 전압을 인가하는 제1전압게이트 및 제2전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,Referring to FIG. 17, a first electrode portion including tungsten and a second electrode portion including tantalum, including a first end where a write current and a read current are input and a second end where the applied write current flows, An electrode disposed once in an interposed manner; A first cell including a free magnetic layer disposed on the first electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; A second cell including a free magnetic layer disposed on the second electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a first voltage gate and a second voltage gate for applying a voltage between the free magnetic layer and the fixed magnetic layer of the first cell and the second cell, respectively,

본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 제2전압게이트를 이용하여 상기 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 감소하는 단계이다. The first step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention is characterized in that a voltage is applied between the free magnetic layer and the stationary magnetic layer of the second cell by using the second voltage gate, Thereby reducing the critical current value of the magnetization direction change of the free magnetic layer.

다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계이다.Next, the second step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention is a step of removing a voltage applied between the free magnetic layer and the pinned magnetic layer of the second cell.

다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 세 번째 단계는, 상기 전극에 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제2셀의 자유자성층의 자화방향을 변경하는 단계이다. The third step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention is characterized in that a write current having a value equal to or larger than a critical current value of the magnetization direction change of the free magnetic layer of the second cell Thereby changing the magnetization direction of the free magnetic layer of the second cell.

도 18은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 순서도를 도시한 것이다. 18 shows a flowchart of an information recording method of a SOT semiconductor device according to another embodiment of the present invention.

도 18을 참조하면, 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하고 텅스텐을 포함하는 제1전극부 및 탄탈륨을 포함하는 제2전극부가 적어도 한 번 교변하여 배치된 전극; 상기 제1전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제1셀; 상기 제2전극부 상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 제2셀; 및 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하는 커먼(common) 전압게이트;를 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,Referring to FIG. 18, a first electrode portion including tungsten and a second electrode portion including tantalum, including a first end where a write current and a read current are input and a second end where the applied write current flows, An electrode disposed once in an interposed manner; A first cell including a free magnetic layer disposed on the first electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; A second cell including a free magnetic layer disposed on the second electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a common voltage gate for applying a voltage between the free magnetic layer and the stationary magnetic layer of the first cell and the second cell,

상기 커먼 전압게이트를 이용하여 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀 및 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계도 1 을 참조하면, 본 발명의 실시 예를 따르는 SOT 반도체 소자는 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하는 전극(1100); 상기 전극상에 배치된 자유자성층(1211), 상기 자유자성층 상에 배치된 절연층(1212), 및 상기 절연층 상에 배치된 고정자성층(1213),을 포함하는 셀(1210); 및 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 전압게이트(1300);를 포함하고, Applying a voltage between the free magnetic layer and the pinned magnetic layer of the first cell and the second cell to change the threshold current value of the magnetization direction change of the free magnetic layer of the first cell and the second cell by using the common voltage gate Referring to FIG. 1, an SOT semiconductor device according to an embodiment of the present invention includes an electrode 1100 including a first end where a write current and a read current are input and a second end from which the applied write current flows; A cell 1210 including a free magnetic layer 1211 disposed on the electrode, an insulating layer 1212 disposed on the free magnetic layer, and a pinned magnetic layer 1213 disposed on the insulating layer. And a voltage gate (1300) for applying a voltage between the free magnetic layer and the pinned magnetic layer,

상기 전극(1100)은 전도성 물질을 포함할 수 있다. 보다 바람직하게, 상기 전극은 중금속을 포함할 수 있다. 상기 전극이 중금속을 포함함으로써 상기 셀의 자유 자성층의 자화 방향 등의 자기적 특성을 변화시킬 수 있다. 이와 같이 스핀오빗토크를 이용하기 때문에 본 발명의 실시 예를 따르는 반도체 소자는 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮다. The electrode 1100 may include a conductive material. More preferably, the electrode may comprise heavy metals. By including the heavy metal in the electrode, the magnetic characteristics such as the magnetization direction of the free magnetic layer of the cell can be changed. Since the spin orbit torque is used in this way, the semiconductor device according to the embodiment of the present invention has a fast storage, recognition and transfer speed of information and low power consumption.

상기 전압 게이트(2300)는 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하기 위한 구성으로써, 상기 고정자성층일 수 있으며, 상기 고정자성층에 연결된 제2 전극일 수 있다. The voltage gate 2300 is a structure for applying a voltage between the free magnetic layer and the fixed magnetic layer, and may be the fixed magnetic layer or the second electrode connected to the fixed magnetic layer.

상기 전압 게이트(2300)에 의해 인가되는 전압이 일정한 값을 넘는 경우 상기 자기터널접합을 포함하는 셀의 전기적 또는 자기적 특성이 변화될 수 있다.When the voltage applied by the voltage gate 2300 exceeds a certain value, the electrical or magnetic characteristics of the cell including the magnetic tunnel junction may be changed.

상기 자기터널접합을 포함하는 셀은 제어 전압 게이트(2300)에 의해 인가되는 전압에 의해 전기적 또는 자기적 특성이 변화될 수 있는 물질 및 구성을 포함한다. 상기 전기적 또는 자기적 특성은 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류의 크기일 수 있다.The cell including the magnetic tunnel junction includes a material and a configuration in which electrical or magnetic characteristics can be changed by the voltage applied by the control voltage gate 2300. [ The electrical or magnetic property may be the magnitude of the threshold current for the change in magnetization direction of the cell comprising the magnetic tunnel junction.

일 예로, 상기 제어 전압 게이트(2300)에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어할 수 있다. 이 때, 상기 제어층은 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제어층이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계전류값이 제어될 수 있다. For example, the voltage level applied to the control voltage gate 2300 can control the electric level of the interface between the free magnetic layer and the insulating layer. At this time, the control layer controls the electric level of the interface between the free magnetic layer and the insulating layer by the voltage applied to the control voltage gate, and as the control layer controls the electric level, the threshold current value of the cell is controlled .

도 3은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(3000)의 측단면도이다.3 is a side cross-sectional view of a SOT semiconductor device 3000 according to another embodiment of the present invention.

도 4는 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자(4000)의 측단면도이다.4 is a side cross-sectional view of a SOT semiconductor device 4000 according to another embodiment of the present invention.

도 5에서 기판(산화된 실리콘)-제1전극부(W, 5nm), 제2 전극부(Ta, 5nm)/자유자성층(Co₃₂Fe₄₈B₂0(CoFeB, 1 nm)/절연층(MgO, 1.6 nm)/제어층(AlOx(1.8nm))의 구조로 반도체 소자를 제작하였고, 상기 제어층 상에 제2 전극으로 지르코늄 산화물(ZrO₂)/ Ru (50 nm)을 증착하여 형성하였다.5, a first electrode portion (W, 5 nm), a second electrode portion (Ta, 5 nm) / a free magnetic layer (Co ₃₂ Fe ₄₈ B ₂ O (CoFeB, 1 nm) / insulating layer (ZrO ₂ ) / Ru (50 nm) was deposited as a second electrode on the control layer to form a semiconductor device with a structure of MgO, 1.6 nm / control layer (AlOx (1.8 nm) .

도 12에서 기판(산화된 실리콘)-제1전극층(W, 0.2 내지 1.2nm)/ 제2전극층(Ta, 5nm)/자유자성층(Co₃₂Fe₄₈B₂0(CoFeB, 1 nm)/절연층(MgO, 1.6 nm)/제어층(AlOx(1.8nm))의 구조로 반도체 소자를 제작하였고, 상기 제어층 상에 제2 전극으로 지르코늄 산화물(ZrO₂)/Ru (50 nm)을 증착하여 형성하였다.12, a first electrode layer (W, 0.2 to 1.2 nm) / a second electrode layer (Ta, 5 nm) / a free magnetic layer (Co ₃₂ Fe ₄₈ B ₂ 0 (CoFeB, 1 nm) (ZrO ₂ ) / Ru (50 nm) was deposited as a second electrode on the control layer to form a semiconductor device with a structure of MgO (1.6 nm) / control layer (AlO x Respectively.

도 13은 도 12의 SOT 반도체 소자의 제어게이트에 인가된 압력의 변화에 의한 자기장의 변화에 따른 홀 저항을 도시한 것이다.　13 shows the Hall resistance according to the change of the magnetic field due to the change of the pressure applied to the control gate of the SOT semiconductor device of FIG.

도 13 및 도 14를 참조하면, 상기 전극을 탄탈륨 및 텅스텐의 적층 구조로 형성함으로써, 전극을 탄탈륨 또는 텅스텐으로 형성한 것과 다른 거동을 보임을 알 수 있다. 상기 전압게이트에 가해지는 전압의 크기에 따라 자유자성층의 Hc 또는 임계전류의 크기를 제어할 수 있고, 이를 이용하여 자유자성층의 자화방향을 제어하는 임계전류를 전압게이트에 가해지는 전압에 의해서 임의의 값을 갖게 할 수 있다. 즉 단일 소자에서 다양한 임계전류를 갖는 멀티레벨 소자의 구성이 가능하다.Referring to FIGS. 13 and 14, it can be seen that the electrode has a laminated structure of tantalum and tungsten, which shows a different behavior from that of the electrode formed of tantalum or tungsten. The magnitude of the Hc or the critical current of the free magnetic layer can be controlled according to the magnitude of the voltage applied to the voltage gate and the critical current controlling the magnetization direction of the free magnetic layer can be controlled by the voltage applied to the voltage gate, Value. &Lt; / RTI > That is, it is possible to construct a multilevel device having various threshold currents in a single device.

도 15는 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법(S1000)의 순서도를 도시한 것이다. Fig. 15 shows a flowchart of an information recording method (S 1000) of an SOT semiconductor device according to an embodiment of the present invention.

도 15를 참조하면, 쓰기 전류 및 읽기 전류가 유입되는 제1단 및 상기 인가된 쓰기 전류가 유출되는 제2단을 포함하는 전극; 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층,을 포함하는 셀; 및 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 전압게이트;를 포함하고, 상기 전극은 텅스텐(W)을 포함하는 SOT 반도체 소자의 정보 기록 방법에 있어서,15, an electrode including a first end where a write current and a read current are input and a second end through which the applied write current flows out; A cell including a free magnetic layer disposed on the electrode, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a voltage gate for applying a voltage between the free magnetic layer and the pinned magnetic layer, wherein the electrode comprises tungsten (W), the method comprising:

본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 전극에 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하는 단계(S1100)이다. The first step of the information recording method of the SOT semiconductor device according to the embodiment of the present invention is a step (S1100) of forming an in-plane write current to the electrode by applying a write current to the electrode.

다음으로, 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가하는 단계(S1200)이다. Next, the second step of the information recording method of the SOT semiconductor device according to the embodiment of the present invention is a step (S1200) of applying a voltage between the free magnetic layer and the pinned magnetic layer using the voltage gate.

상기 전압게이트를 이용하여 상기 자유자성층 및 고정자성층 사이에 전압을 인가함으로써, 상기 전극상에 배치된 자유자성층, 상기 자유자성층 상에 배치된 절연층 및 상기 절연층 상에 배치된 고정자성층을 포함하는 셀의 전기적 또는 자기적 특성이 변화할 수 있고, 이에 의하여 상기 셀의 임계전류값이 변경될 수 있고, 상기 셀의 임계전류값이 증가 또는 감소할 수 있다. A free magnetic layer disposed on the electrode by applying a voltage between the free magnetic layer and the fixed magnetic layer using the voltage gate, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer The electrical or magnetic characteristics of the cell can be changed, whereby the critical current value of the cell can be changed, and the critical current value of the cell can be increased or decreased.

다음으로, 본 발명의 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 세 번째 단계는, 상기 자유자성층 및 고정자성층 사이에 전압을 제거하는 단계(S1300)이다. Next, the third step of the information recording method of the SOT semiconductor device according to the embodiment of the present invention is a step (S1300) of removing a voltage between the free magnetic layer and the pinned magnetic layer.

도 16은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법(S2000)의 순서도를 도시한 것이다. 16 shows a flowchart of an information recording method (S2000) of an SOT semiconductor device according to another embodiment of the present invention.

상기 제1전압게이트를 이용하여 상기 제1셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계; 및Applying a voltage between the free magnetic layer and the pinned magnetic layer of the first cell using the first voltage gate to change a threshold current value of the magnetization direction change of the free magnetic layer of the first cell; And

상기 전극에 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제1셀의 자유자성층의 자화방향을 변경하는 단계를 포함한다. And changing a magnetization direction of the free magnetic layer of the first cell by applying a write current having a value equal to or greater than a critical current value of the free magnetic layer of the first cell to the electrode.

본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 제1전압게이트를 이용하여 상기 제1셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계 (S2100)이다. The first step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention is characterized in that a voltage is applied between the free magnetic layer and the fixed magnetic layer of the first cell using the first voltage gate, And changing the critical current value of the magnetization direction change of the free magnetic layer (S2100).

다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 전극에 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을갖는 쓰기 전류를 인가하여 상기 제1셀의 자유자성층의 자화방향을 변경하는 단계(S2200)이다. Next, a second step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention is a method of writing information to the electrode by applying a write current having a value equal to or greater than a critical current value of the magnetization direction change of the free magnetic layer of the first cell And changing the magnetization direction of the free magnetic layer of the first cell (S2200).

도 17은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법(S3000)의 순서도를 도시한 것이다. FIG. 17 shows a flowchart of an information recording method (S3000) of a SOT semiconductor device according to another embodiment of the present invention.

본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 제2전압게이트를 이용하여 상기 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 감소하는 단계(S3100)이다. The first step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention is characterized in that a voltage is applied between the free magnetic layer and the stationary magnetic layer of the second cell by using the second voltage gate, And reducing the critical current value of the magnetization direction change of the free magnetic layer (S3100).

다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계(S3200)이다.Next, the second step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention is a step (S3200) of removing a voltage applied between the free magnetic layer and the stationary magnetic layer of the second cell.

다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 세 번째 단계는, 상기 전극에 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값 이상의 값을 갖는 쓰기 전류를 인가하여 상기 제2셀의 자유자성층의 자화방향을 변경하는 단계(S3300)이다. Next, a third step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention is characterized in that a write current having a value equal to or larger than a critical current value for changing the magnetization direction of the free magnetic layer of the second cell Thereby changing the magnetization direction of the free magnetic layer of the second cell (S3300).

도 18은 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법(S4000)의 순서도를 도시한 것이다. FIG. 18 shows a flowchart of an information recording method (S4000) of an SOT semiconductor device according to another embodiment of the present invention.

본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 첫 번째 단계는, 상기 커먼 전압게이트를 이용하여 상기 제1셀 및 제2셀의 자유자성층 및 고정자성층 사이에 전압을 인가하여 상기 제1셀 및 제2셀의 자유자성층의 자화방향 변경의 임계전류 값을 변경하는 단계(S4100)이다. The first step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention is characterized in that a voltage is applied between the free magnetic layer and the stationary magnetic layer of the first cell and the second cell using the common voltage gate, And changing the threshold current value of the magnetization direction change of the free magnetic layer of one cell and the second cell (S4100).

다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 두 번째 단계는, 상기 제1셀 및 제2셀의 상기 자유자성층 및 고정자성층 사이에 인가된 전압을 제거하는 단계(S4200)이다. Next, the second step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention includes removing the voltage applied between the free magnetic layer and the stationary magnetic layer of the first cell and the second cell (S4200 )to be.

다음으로, 본 발명의 다른 실시 예를 따르는 SOT 반도체 소자의 정보 기록 방법의 세 번째 단계는, 상기 전극에 상기 제1셀의 자유자성층의 자화방향 변경의 임계전류 값 및 상기 제2셀의 자유자성층의 자화방향 변경의 임계전류 값 사이의 값을 갖는 쓰기 전류를 인가하여 상기 전극에 면내 쓰기 전류를 형성하여 상기 제1셀 또는 제2셀의 자유자성층의 자화방향을 변경하는 단계(S4300)이다. Next, the third step of the information recording method of the SOT semiconductor device according to another embodiment of the present invention is characterized in that the electrode is provided with a step of changing the threshold current value of the magnetization direction change of the free magnetic layer of the first cell and the threshold current value of the free magnetic layer (S4300) of changing the magnetization direction of the free magnetic layer of the first cell or the second cell by forming an in-plane write current in the electrode by applying a write current having a value between the threshold current value of the magnetization direction change of the first cell or the second cell.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited to the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

1000, 2000, 3000, 4000, 5000, 6000, 7000, 8000: 반도체 소자
1100, 2100, 3100, 4100, 5100, 6100, 7100, 8100: 제1 전극
3110, 4110, 5110: 제1전극부
3120, 4120, 5120: 제2전극부
6130, 7130, 8130: 제1전극층
6140, 7140, 8140: 제2전극층
1210, 2210: 셀
3210, 4210, 5210, 6210, 7210, 8210: 제1 셀
3220, 4220, 5220, 6220, 7220, 8220: 제2 셀
1211, 2211, 3211, 3221, 4211, 4221, 5211, 5221, 6211, 6221, 7211, 7221, 8211, 8221: 자유 자성층
1212, 2212, 3212, 3222, 4212, 4222, 5212, 5222, 6212, 6222, 7212, 7222, 8212, 8222: 절연층
1213, 2214, 3214, 3223, 4214, 4224, 5214, 5224, 6213, 6223, 7214, 7224, 8214, 8224: 고정자성층
2213, 4213, 4223, 5213, 5223, 7213, 7223, 8213, 8223: 제어층
1300, 2300: 전압게이트
3300, 4300, 5300, 6300, 7300, 8300: 제1전압게이트
3400, 4400, 5400, 6400, 7400, 8400: 제2전압게이트1000, 2000, 3000, 4000, 5000, 6000, 7000, 8000:
1100, 2100, 3100, 4100, 5100, 6100, 7100, 8100:
3110, 4110, 5110:
3120, 4120, 5120:
6130, 7130, 8130: First electrode layer
6140, 7140, 8140: Second electrode layer
1210 and 2210:
3210, 4210, 5210, 6210, 7210, 8210:
3220, 4220, 5220, 6220, 7220, 8220:
1211, 2211, 3211, 3221, 4211, 4221, 5211, 5221, 6211, 6221, 7211, 7221, 8211, 8221:
1212, 2212, 3212, 3222, 4212, 4222, 5212, 5222, 6212, 6222, 7212, 7222, 8212,
1213, 2214, 3214, 3223, 4214, 4224, 5214, 5224, 6213, 6223, 7214, 7224, 8214, 8224:
2213, 4213, 4223, 5213, 5223, 7213, 7223, 8213, 8223:
1300, 2300: voltage gate
3300, 4300, 5300, 6300, 7300, 8300:
3400, 4400, 5400, 6400, 7400, 8400:

Claims

An electrode including a first end where a write current and a read current are input and a second end from which the applied write current flows;
A cell including a free magnetic layer disposed on the electrode, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And
And a voltage gate for applying a voltage between the free magnetic layer and the pinned magnetic layer,
The magnetization direction of the free magnetic layer is changed by the spin orbit torque generated by the in-plane write current applied on the electrode,
Wherein the electrode comprises tungsten (W)
Wherein when the voltage between the free magnetic layer and the pinned magnetic layer is applied by the voltage gate, the threshold current value for changing the magnetization direction of the free magnetic layer changes,
Wherein the threshold current value for the magnetization direction change of the free magnetic layer is recovered when the voltage between the free magnetic layer and the pinned magnetic layer is not applied by the voltage gate.

The method according to claim 1,
Wherein the first electrode portion including tungsten and the second electrode portion including tantalum are arranged so as to be interchanged at least once.

3. The method of claim 2,
And a first cell and a second cell are disposed on the first electrode unit and the second electrode unit, respectively.

The method according to claim 1,
And a control layer capable of controlling an electric level of the interface between the free magnetic layer and the insulating layer by a voltage applied to the voltage gate and controlling a critical current value of the cell.

The method according to claim 1,
Wherein the electrode comprises a first electrode layer including tungsten and a second electrode layer including tantalum.

An electrode including a first end where a write current and a read current are input and a second end from which the applied write current flows; A cell including a free magnetic layer disposed on the electrode, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a voltage gate for applying a voltage between the free magnetic layer and the pinned magnetic layer, wherein the electrode comprises tungsten (W), the method comprising:
Applying a write current to the electrode to form an in-plane write current on the electrode;
Applying a voltage between the free magnetic layer and the pinned magnetic layer using the voltage gate; And
And removing the voltage applied between the free magnetic layer and the pinned magnetic layer.

A first electrode portion including tungsten and a second electrode portion including tantalum are arranged so as to be at least once intertwined with each other, the first electrode portion including tungsten and the second electrode portion including tantalum, electrode; A first cell including a free magnetic layer disposed on the first electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; A second cell including a free magnetic layer disposed on the second electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a first voltage gate and a second voltage gate for applying a voltage between the free magnetic layer and the fixed magnetic layer of the first cell and the second cell, respectively,
Applying a voltage between the free magnetic layer and the pinned magnetic layer of the first cell using the first voltage gate to change a threshold current value of the magnetization direction change of the free magnetic layer of the first cell; And
And changing the magnetization direction of the free magnetic layer in the first cell by applying a write current having a value equal to or larger than a critical current value of the change in magnetization direction of the free magnetic layer in the first cell to the electrode, Way.

A first electrode portion including tungsten and a second electrode portion including tantalum are arranged so as to be at least once intertwined with each other, the first electrode portion including tungsten and the second electrode portion including tantalum, electrode; A first cell including a free magnetic layer disposed on the first electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; A second cell including a free magnetic layer disposed on the second electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a first voltage gate and a second voltage gate for applying a voltage between the free magnetic layer and the fixed magnetic layer of the first cell and the second cell, respectively,
Applying a voltage between the free magnetic layer and the pinned magnetic layer of the second cell using the second voltage gate to reduce a critical current value of the magnetization direction change of the free magnetic layer of the second cell;
Removing a voltage applied between the free magnetic layer and the pinned magnetic layer of the second cell; And
And changing a magnetization direction of the free magnetic layer in the second cell by applying a write current having a value equal to or larger than a critical current value of the free magnetic layer change in the magnetization direction of the second cell to the electrode, Recording method.

A first electrode portion including tungsten and a second electrode portion including tantalum are arranged so as to be at least once intertwined with each other, the first electrode portion including tungsten and the second electrode portion including tantalum, electrode; A first cell including a free magnetic layer disposed on the first electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; A second cell including a free magnetic layer disposed on the second electrode portion, an insulating layer disposed on the free magnetic layer, and a stationary magnetic layer disposed on the insulating layer; And a common voltage gate for applying a voltage between the free magnetic layer and the stationary magnetic layer of the first cell and the second cell,
Applying a voltage between the free magnetic layer and the pinned magnetic layer of the first cell and the second cell to change the threshold current value of the magnetization direction change of the free magnetic layer of the first cell and the second cell by using the common voltage gate ;
Removing a voltage applied between the free magnetic layer and the pinned magnetic layer of the first cell and the second cell; And
A write current having a value between a critical current value for changing the magnetization direction of the free magnetic layer of the first cell and a critical current value for changing the magnetization direction of the free cell of the second cell is applied to the electrode, And changing the magnetization direction of the free magnetic layer of the first cell or the second cell.