KR20190024364A - 유기발광 표시장치와 그의 전기적 특성 센싱 방법 - Google Patents

유기발광 표시장치와 그의 전기적 특성 센싱 방법

Info

Publication number
KR20190024364A
KR20190024364A KR1020170111296A KR20170111296A KR20190024364A KR 20190024364 A KR20190024364 A KR 20190024364A KR 1020170111296 A KR1020170111296 A KR 1020170111296A KR 20170111296 A KR20170111296 A KR 20170111296A KR 20190024364 A KR20190024364 A KR 20190024364A
Authority
KR
South Korea
Prior art keywords
sensing
display line
gate
display
sampling
Prior art date
Application number
KR1020170111296A
Other languages
English (en)
Other versions
KR102406711B1 (ko
Inventor
박광모
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170111296A priority Critical patent/KR102406711B1/ko
Publication of KR20190024364A publication Critical patent/KR20190024364A/ko
Application granted granted Critical
Publication of KR102406711B1 publication Critical patent/KR102406711B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

본 발명의 실시예에 따른 유기발광 표시장치는 다수의 화소들로 이루어진 다수의 표시라인들이 구비되고, 상기 표시라인들은 N(N은 2이상의 자연수)상 게이트 쉬프트 클럭들에 각각 대응되는 N개의 표시라인군들을 포함하는 표시패널; 상기 N상 게이트 쉬프트 클럭들을 기초로 게이트 신호를 생성하여 상기 표시라인군들에 인가하는 게이트 구동회로; 데이터전압을 생성하고, 상기 데이터전압을 상기 게이트 신호에 동기하여 상기 표시라인군들에 인가하는 데이터전압 공급회로; 상기 데이터전압을 포함한 디폴트 센싱 조건에 따라 상기 표시라인군들을 대상으로 상기 화소들의 전기적 특성을 샘플링 센싱하는 센싱 회로; 및 샘플링 센싱 결과를 분석하여 상기 표시라인군들 각각에 대한 센싱 조건을 조정하는 센싱조건 조정부를 포함한다.

Description

유기발광 표시장치와 그의 전기적 특성 센싱 방법{Organic Light Emitting Display And Sensing Method For Electric Characteristics Of The Same}
본 발명은 유기발광 표시장치에 관한 것으로, 특히 유기발광 표시장치와 그의 전기적 특성 센싱 방법에 관한 것이다.
액티브 매트릭스 타입의 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.
유기발광 표시장치는 OLED를 각각 포함한 화소들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 화소들의 휘도를 조절한다. 화소들 각각은 자신의 게이트전극과 소스전극 사이에 걸리는 전압(Vgs)에 따라 OLED에 흐르는 구동전류를 제어하는 구동 TFT(Thin Film Transistor)를 포함하며, 구동전류에 비례하는 OLED의 발광량으로 표시 계조(휘도)를 조절한다.
일반적으로 구동 TFT가 포화 영역에서 동작할 때, 구동 TFT의 드레인-소스 사이에 흐르는 화소 전류(Ipixel)는 아래의 수학식 1과 같이 표현된다.
[수학식 1]
Ipixel = 1/2*(μ*C*W/L)*(Vgs-Vth)2
수학식 1에서, μ는 전자 이동도를, C는 게이트 산화막의 정전 용량을, W 는 구동 TFT의 채널 폭을, 그리고 L은 구동 TFT의 채널 길이를 각각 나타낸다. 그리고, Vgs는 구동 TFT의 게이트-소스 간 전압을 나타내고, Vth는 구동 TFT의 문턱전압(또는 임계전압)을 나타낸다.
문턱 전압, 전자 이동도 등과 같은 구동 TFT의 전기적 특성은 수학식 1에서와 같이 구동 전류(Ids)를 결정하는 팩터(factor)가 되므로 모든 화소들에서 동일해야 한다. 하지만, 공정 특성, 시변 특성 등 다양한 원인에 의해 화소의 전기적 특성은 화소들에서 달라질 수 있다. 화소의 전기적 특성 편차에 따라 화소들에서 휘도가 달라지므로, 이러한 특성 편차를 보상하지 않으면 원하는 화상을 구현하기 어렵다.
화소들 간 전기적 특성 차이로 인한 휘도 편차를 보상하기 위해 외부 보상 기술이 알려져 있다. 외부 보상 기술은, 화소들의 전기적 특성을 센싱하고, 그 센싱 결과를 기초로 화소들에 기입될 영상 데이터를 보정한다.
외부 보상 기술은 화소들의 전기적 특성을 센싱하기 위해 화소들이 구비된 표시패널과, 표시패널에 연결된 게이트 구동회로, 데이터 구동회로, 및 센싱 회로를 포함한다. 화소들의 전기적 특성을 센싱하기 위한 센싱 구동시, 게이트 구동회로는 게이트신호를 화소들에 공급하고, 데이터 구동회로는 게이트신호에 동기되는 데이터전압을 화소들에 공급한다. 그리고, 센싱 회로는 데이터전압에 따라 화소들에 흐르는 화소 전류를 센싱하고 그 센싱 결과를 출력한다.
게이트신호에 따라 센싱 결과 데이터가 왜곡될 수 있다. 게이트신호는 게이트 구동회로에 공급되는 N(N은 2 이상의 자연수) 상의 게이트 쉬프트 클럭들에 기초하는 데, N상 게이트 쉬프트 클럭들은 로드(load)가 다른 N개의 클럭 배선들을 통해 게이트 구동회로에 연결되기 때문이다. 다시 말해, 클럭 배선들 간의 로드 편차로 인해 N상 게이트 쉬프트 클럭들의 파형이 왜곡되고, 그에 따라 게이트신호의 파형도 왜곡될 수 있다. 그리고, 게이트신호가 왜곡됨에 따라 화소 전류가 누적되는 센싱 시간이 달라지고, 센싱 결과 데이터가 왜곡될 수 있다.
센싱 결과 데이터가 왜곡되면, 화소들 간의 전기적 특성 차이가 제대로 보상될 수 없다.
따라서, 본 발명의 목적은 샘플링 센싱 결과를 기초로 센싱 조건을 조정하여 보상 성능을 높일 수 있도록 한 유기발광 표시장치와 그의 전기적 특성 센싱 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기발광 표시장치는 다수의 화소들로 이루어진 다수의 표시라인들이 구비되고, 상기 표시라인들은 N(N은 2이상의 자연수)상 게이트 쉬프트 클럭들에 각각 대응되는 N개의 표시라인군들을 포함하는 표시패널; 상기 N상 게이트 쉬프트 클럭들을 기초로 게이트 신호를 생성하여 상기 표시라인군들에 인가하는 게이트 구동회로; 데이터전압을 생성하고, 상기 데이터전압을 상기 게이트 신호에 동기하여 상기 표시라인군들에 인가하는 데이터전압 공급회로; 상기 데이터전압을 포함한 디폴트 센싱 조건에 따라 상기 표시라인군들을 대상으로 상기 화소들의 전기적 특성을 샘플링 센싱하는 센싱 회로; 및 샘플링 센싱 결과를 분석하여 상기 표시라인군들 각각에 대한 센싱 조건을 조정하는 센싱조건 조정부를 포함한다.
또한, 본 발명의 실시예에 따라 다수의 화소들로 이루어진 다수의 표시라인들이 구비되고, 상기 표시라인들은 N(N은 2이상의 자연수)상 게이트 쉬프트 클럭들에 각각 대응되는 N개의 표시라인군들을 포함하는 유기발광 표시장치의 전기적 특성 센싱 방법은, 상기 N상 게이트 쉬프트 클럭들을 기초로 게이트 신호를 생성하여 상기 표시라인군들에 인가하는 단계; 데이터전압을 생성하고, 상기 데이터전압을 상기 게이트 신호에 동기하여 상기 표시라인군들에 인가하는 단계; 상기 데이터전압을 포함한 디폴트 센싱 조건에 따라 상기 표시라인군들을 대상으로 상기 화소들의 전기적 특성을 샘플링 센싱하는 단계; 및 샘플링 센싱 결과를 분석하여 상기 표시라인군들 각각에 대한 센싱 조건을 조정하는 단계를 포함한다.
본 발명은 샘플링 센싱 결과를 기초로 센싱 조건을 조정한 후 화소들의 전기적 특성을 정상 센싱하기 때문에, N상 게이트 쉬프트 클럭들의 왜곡 영향이 배제된 정상 센싱 결과를 얻을 수 있다. 본 발명은 N상 게이트 쉬프트 클럭들의 왜곡 영향이 배제된 정상 센싱 결과를 기초로 화소들 간의 전기적 특성 편차를 보상할 수 있는 보상값을 산출하고, 이 보상값을 기초로 화소들에 기입될 영상 데이터를 보정하기 때문에, 보상 성능이 크게 향상될 수 있다.
도 1은 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 블록도이다.
도 2는 센싱 라인 공유 구조를 간략히 보여주는 도면이다.
도 3은 화소 어레이와 데이터 구동회로의 접속 구성 예를 보여주는 도면이다.
도 4는 본 발명의 일 실시예에 따른 화소와 센싱 회로의 접속 구성을 보여주는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 화소와 센싱 회로의 접속 구성을 보여주는 도면이다.
도 6은 본 발명의 일 실시예에 따른 게이트 구동회로를 보여주는 도면이다.
도 7은 N상 게이트 쉬프트 클럭들에 각각 대응되는 N개의 표시라인군들에 대한 일 예시를 보여주는 도면이다.
도 8은 본 발명의 실시예에 따른 유기발광 표시장치의 전기적 특성 센싱 방법을 보여주는 도면이다.
도 9는 샘플링 센싱 결과를 기초로 센싱 조건을 조정하는 일 예를 보여주는 도면이다.
도 10은 센싱 조건의 조정 전후에 있어 센싱 결과를 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명에서 표시패널의 기판 상에 형성되는 화소 회로와 게이트 드라이버는 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT로 구현될 수 있다. TFT는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. TFT 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 TFT (NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 TFT에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 TFT(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다.
이하에서, 게이트 온 전압(Gate On Voltage)은 TFT가 턴-온(turn-on)될 수 있는 게이트 신호의 전압이다. 게이트 오프 전압(Gate Off Voltage)은 TFT가 턴-오프(turn-off)될 수 있는 전압이다. PMOS에서 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)이다. NMOS에서 게이트 온 전압은 VGH이고, 게이트 오프 전압은 VGL이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
도 1은 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 블록도이다. 도 2는 센싱 라인 공유 구조를 간략히 보여주는 도면이다. 그리고, 도 3은 화소 어레이와 데이터 구동회로의 접속 구성 예를 보여주는 도면이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 유기발광 표시장치는 표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(13), 메모리(16) 등을 포함한다. 타이밍 콘트롤러(11)는 센싱조건 조정부(111)와 데이터 보정부(112)를 포함할 수 있다.
표시패널(10)에는 다수의 데이터라인들(14A) 및 센싱라인들(14B)과, 다수의 게이트라인들(15)이 교차되고, 이 교차영역마다 화소들(P)이 매트릭스 형태로 배치되어 화소 어레이(Pixel array)를 구성한다.
서로 다른 데이터라인들(14A)에 연결된 복수의 화소들(P)이 동일한 센싱라인과 동일한 게이트라인을 공유할 수 있다. 예를 들어, 도 2와 같이, 서로 수평으로 이웃하여 동일한 게이트라인에 접속된 적색 표시용 R 화소(PR), 백색 표시용 W 화소(PW), 녹색 표시용 G 화소(PG), 청색 표시용 B 화소(PB)이 하나의 센싱 라인(14B)에 공통으로 접속될 수 있다. 이렇게 1 센싱 라인(14B)이 복수의 화소들(PR,PW,PG,PB)에 공통으로 연결되는 센싱 라인 공유 구조는 표시패널의 개구율을 높이는 데 유리하다. 센싱 라인 공유 구조 하에서, 센싱 라인(14B)은 다수의 데이터라인(14A) 마다 하나씩 배치될 수 있다. 센싱 라인(14B)은 도면에 도시된 것처럼 서로 다른 컬러의 4개의 화소들에 공유될 수 있으나 이에 한정되지 않는다. 센싱 라인(14B)은 서로 다른 컬러의 2개 이상의 화소들에 공유될 수 있다. 센싱 라인(14B)은 도면에 도시된 것처럼 데이터라인(14A)과 평행하게 배치될 수 있으나 이에 한정되지 않고, 데이터라인(14A)과 교차되게 배치될 수도 있다. 복수의 화소들(PR,PW,PG,PB)에 공유되는 센싱 라인(14B)은 센싱 회로(122)에 연결된다.
화소(P) 각각은 도시하지 않은 전원생성부로부터 고전위 구동전압과 저전위 구동전압을 공급받는다. 본 발명의 화소(P)은 구동 TFT 및/또는 OLED의 전기적 특성을 센싱할 수 있는 회로 구조를 가질 수 있다. 화소(P)의 회로 구성은 다양한 변형이 가능하다. 예컨대, 화소(P)은 OLED와 구동 TFT 이외에, 적어도 2개의 스위치 TFT와 적어도 1개의 스토리지 커패시터를 더 포함할 수 있다. 화소(P)을 구성하는 TFT들은 p 타입으로 구현되거나 또는, n 타입으로 구현되거나, 또는 p 타입과 n 타입이 혼용된 하이브리드 타입으로 구현될 수 있다. 또한, 화소(P)을 구성하는 TFT들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다.
표시패널(10)의 화소 어레이(Pixel array)에는 도 3과 같이 다수의 표시라인들(Li~Li+3)(i는 자연수)이 구비되며, 각 표시라인들(Li~Li+3)은 수평으로 이웃하며 게이트 라인들(15A,15B)에 공통으로 연결된 다수의 화소들(P)로 이루어진다. 여기서, 표시라인들(Li~Li+3) 각각은 물리적인 신호 라인이 아니라, 수평으로 이웃한 1 라인 분량의 화소들(P)을 의미한다. 게이트라인들(15)은 스캔 제어신호(SCAN(i)~SCAN(i+3))가 공급되는 제1 게이트라인들(15A(i)~15A(i+3))과, 센싱 제어신호(SEN(i)~SEN(i+3))가 공급되는 제2 게이트라인들(15B(i)~15B(i+3))을 포함할 수 있다.
타이밍 콘트롤러(11)는 센싱 구동과 디스플레이 구동을 정해진 제어 시퀀스에 따라 시간적으로 분리할 수 있다. 여기서, 센싱 구동은 화소들(P)의 전기적 특성을 센싱하고 그에 따른 보상값을 업데이트하기 위한 구동이고, 디스플레이 구동은 보상값이 반영된 입력 영상 데이터(DATA)를 표시패널(10)에 기입하기 위한 구동이다. 타이밍 콘트롤러(11)의 제어 동작에 의해, 센싱 구동은 디스플레이 구동 중의 수직 블랭크 기간에서 수행되거나, 또는 디스플레이 구동이 시작되기 전의 파워 온 시퀀스 기간에서 수행되거나, 또는 디스플레이 구동이 끝난 후의 파워 오프 시퀀스 기간에서 수행될 수 있다. 수직 블랭크 기간은 입력 영상 데이터(DATA)가 기입되지 않는 기간으로서, 1 프레임분의 입력 영상 데이터(DATA)가 기입되는 수직 액티브 구간들 사이마다 배치된다. 파워 온 시퀀스 기간은 시스템 전원이 인가된 후부터 표시장치의 화면이 켜질 때까지의 과도 기간을 의미한다. 파워 오프 시퀀스 기간은 표시장치의 화면이 꺼진 후 시스템 전원이 해제될 때까지의 과도 기간을 의미한다. 한편, 센싱 구동은 수직 액티브 구간 내에서 수행될 수도 있다.
또한, 센싱 구동은 디스플레이 구동 중에 표시장치의 화면만 꺼진 상태, 예컨대, 대기모드, 슬립모드, 저전력모드 등에서 수행될 수도 있다. 타이밍 콘트롤러(11)는 미리 정해진 감지 프로세스에 따라 대기모드, 슬립모드, 저전력모드 등을 감지하고, 센싱 구동을 위한 제반 동작을 제어할 수 있다.
타이밍 콘트롤러(11)는 호스트 시스템으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 생성할 수 있다. 타이밍 콘트롤러(11)는 디스플레이 구동을 위한 제어신호들(DDC,GDC)과 센싱 구동을 위한 제어신호들(DDC,GDC)을 서로 다르게 생성할 수 있다.
게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), N(N은 2이상의 자연수)상 게이트 쉬프트 클럭들(Gate Shift Clocks) 등을 포함한다. 게이트 스타트 펄스는 첫 번째 게이트 신호를 출력하는 게이트 스테이지에 인가되어 그 게이트 스테이지를 제어한다. 게이트 쉬프트 클럭들은 게이트 스테이지들에 입력되는 클럭신호로써 각 게이트 스테이지에서 출력되는 게이트 신호에 동기된다.
데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함한다. 소스 스타트 펄스는 데이터 구동회로(12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호는 데이터 구동회로(12)의 출력 타이밍을 제어한다.
타이밍 콘트롤러(11)는 서로 다른 N개의 클럭 배선들을 통해 N상 게이트 쉬프트 클럭들을 게이트 구동회로(13)에 입력할 수 있다. 이때, 서로 다른 N개의 클럭 배선들 간에는 로드 편차가 생길 수 있으며, 로드 편차에 따라 N상 게이트 쉬프트 클럭들이 왜곡될 수 있다.
센싱 구동은 샘플링 센싱 동작과 정상 센싱 동작을 포함한다. 샘플링 센싱 동작은 N상 게이트 쉬프트 클럭들의 왜곡에 따른 샘플링 센싱 결과를 얻기 위한 것이다. 정상 센싱 동작은 샘플링 센싱 결과에 따라 조정된 센싱 조건으로 화소들(P)의 전기적 특성에 대한 센싱 결과를 얻기 위한 것이다. 샘플링 센싱 동작은 정상 센싱 동작에 앞서 수행되며, 샘플링 센싱 동작의 주기는 정상 센싱 동작의 주기에 비해 길수 있다. 샘플링 센싱 동작은 제품 초기 상태에서 1회 수행될 수도 있고, 제품 사용 중에 다수 회 수행될 수도 있다.
데이터 구동회로(12)는 데이터전압 공급회로(121)를 포함할 수 있다.
데이터전압 공급회로(121)는 각 데이터라인(14A)에 연결된 다수의 디지털-아날로그 컨버터(이하, DAC)를 포함한다. DAC는 디스플레이 구동시 데이터타이밍 제어신호(DDC)에 따라 타이밍 콘트롤러(11)로부터 인가되는 보정된 영상 데이터(DATA)를 화상 표시용 데이터전압으로 변환하여 데이터라인들(14A)에 공급한다. 한편, DAC는 센싱 구동시 타이밍 콘트롤러(11)로부터 인가되는 데이터타이밍 제어신호(DDC)에 따라 센싱용 데이터전압을 생성하여 데이터라인들(14A)에 공급할 수 있다. 센싱용 데이터전압은 각 화소(P)에 포함된 구동 TFT의 게이트전극에 인가되어 구동 TFT를 턴 온 시킬 수 있는 전압 즉, 구동 TFT에 화소 전류를 흘릴 수 있는 전압이다.
데이터 구동회로(12)에는 센싱 회로(122)가 실장될 수 있다. 센싱 회로(122)는 센싱라인(14B)들에 연결된 다수의 센싱 유닛들(SU), 센싱 유닛들(SU)을 선택적으로 아날로그-디지털 컨버터(이하, ADC)에 연결하는 멀티플렉서부(SS1,SS2), 선택 제어신호를 생성하여 멀티플렉서부(SS1,SS2)를 순차적으로 턴 온 시키는 쉬프트 레지스터(SR)를 포함할 수 있다. 각 센싱 유닛(SU)은 전류 센싱형 또는 전압 센싱형으로 구현될 수 있다. ADC는 멀티플렉서부(SS1,SS2)를 통해 입력되는 아날로그 센싱신호를 디지털 센싱 결과 데이터(SDATA)로 변환하여 타이밍 콘트롤러(11)에 출력할 수 있다.
센싱 회로(122)는 샘플링 센싱 동작을 수행할 수 있다. 센싱 회로(122)는 디폴트 센싱 조건에 따라 N개의 표시라인군들을 대상으로 화소들(P)의 전기적 특성을 샘플링 센싱할 수 있다. 디폴트 센싱 조건은 일정 크기의 센싱용 데이터전압, 및 일정 길이의 센싱 시간을 포함할 수 있다. N개의 표시라인군들은 표시라인들(Li~Li+3)에 속하며, N상의 게이트 쉬프트 클럭들에 각각 대응된다. 그리고, N개의 표시라인군들 각각은 복수의 표시라인들을 포함할 수 있다.
센싱조건 조정부(111)는 센싱 회로(122)에서 입력되는 샘플링 센싱 결과를 분석하여 N개의 표시라인군들 각각에 대한 센싱 조건을 조정한다. 여기서, 센싱 조건은 센싱용 데이터전압의 크기와 센싱을 위한 센싱 시간 중 적어도 어느 하나를 포함할 수 있다. 센싱조건 조정부(111)는 N개의 표시라인군들 각각에 대한 샘플링 센싱 평균값을 산출하고, 샘플링 센싱 평균값을 미리 설정된 목표 범위와 비교하여 N개의 표시라인군들 각각에 대한 센싱 조건을 조정할 수 있다.
센싱 회로(122)는 샘플링 센싱 결과를 기반으로 조정된 센싱 조건에 따라 정상 센싱 동작을 수행할 수 있다. 다시 말해, 센싱 회로(122)는 샘플링 센싱 결과를 기반으로 조정된 센싱 조건에 따라 표시라인들(Li~Li+3)을 대상으로 화소들(P)의 전기적 특성을 정상 센싱할 수 있다. 센싱 조건의 조정에 따라, N상 게이트 쉬프트 클럭들의 왜곡 영향이 배제된 정상 센싱 결과가 센싱 회로(122)에서 출력된다.
데이터 보정부(112)는 센싱 회로(122)로부터 입력되는 정상 센싱 결과 데이터(SDATA)를 기초로 화소들(P) 간의 전기적 특성 편차를 보상할 수 있는 보상값을 산출하고, 그 보상값을 기초로 화소들(P)에 기입될 디지털 영상 데이터(DATA)를 보정한다. 데이터 보정부(112)는 디스플레이 구동시 보정된 영상 데이터(DATA)를 데이터 구동회로(12)에 공급한다.
데이터 보정부(112)는 보상값을 메모리(16)에 저장한다. 메모리(16)에 저장되는 보상값은 센싱 구동시마다 업데이트 될 수 있다.
게이트 구동회로(13)는 센싱 구동시 게이트 제어신호(GDC)를 기반으로 스캔 제어신호(SCAN(i)~SCAN(i+3))를 생성하여 제1 게이트라인들(15A(i)~15A(i+3))에 공급함과 아울러, 센싱 제어신호(SEN(i)~SEN(i+3))를 생성하여 제2 게이트라인들(15B(i)~15B(i+3))에 공급한다.
게이트 구동회로(13)는 디스플레이 구동시 게이트 제어신호(GDC)를 기반으로 스캔 제어신호(SCAN(i)~SCAN(i+3))를 생성하여 제1 게이트라인들(15A(i)~15A(i+3))에 공급함과 아울러, 센싱 제어신호(SEN(i)~SEN(i+3))를 생성하여 제2 게이트라인들(15B(i)~15B(i+3))에 공급한다.
게이트 구동회로를 구성하는 게이트 스테이지들은 GIP(Gate driver In Panel) 방식의 TFT 공정을 통해 표시패널(10)의 비 표시영역에 직접 형성될 수 있다.
도 4 및 도 5는 본 발명의 다양한 실시예에 따른 화소와 센싱 회로의 접속 구성을 보여주는 도면들이다. 도 4 및 도 5는 화소와 센싱 회로의 일 예시에 불과하므로 본 발명의 기술적 사상은 도 4 및 도 5에 한정되지 않음에 주의하여야 한다.
도 4 및 도 5를 참조하면, 각 화소(P)은 OLED, 구동 TFT(Thin Film Transistor)(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1), 및 제2 스위치 TFT(ST2)를 포함할 수 있다.
OLED는 제2 노드(N2)에 접속된 애노드전극과, 저전위 구동전압(EVSS)의 입력단에 접속된 캐소드전극과, 애노드전극과 캐소드전극 사이에 위치하는 유기화합물층을 포함한다.
구동 TFT(DT)는 게이트-소스 간 전압에 따라 화소전류(Ipixel)를 제어한다. 구동 TFT(DT)는 제1 노드(N1)에 접속된 게이트전극, 고전위 구동전압(EVDD)의 입력단에 접속된 드레인전극, 및 제2 노드(N2)에 접속된 소스전극을 구비한다. 스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다. 제1 스위치 TFT(ST1)는 스캔 제어신호(SCAN)에 응답하여 데이터라인(14A) 상의 데이터전압(예컨대, 센싱용 데이터전압, 또는 화상 표시용 데이터전압)을 제1 노드(N1)에 인가한다. 제1 스위치 TFT(ST1)는 제1 게이트라인(15A)에 접속된 게이트전극, 데이터라인(14A)에 접속된 드레인전극, 및 제1 노드(N1)에 접속된 소스전극을 구비한다. 제2 스위치 TFT(ST2)는 센싱 제어신호(SEN)에 응답하여 제2 노드(N2)와 센싱 라인(14B) 간의 전류 흐름을 온/오프한다. 제2 스위치 TFT(ST2)는 제2 게이트라인(15B)에 접속된 게이트전극, 센싱 라인(14B)에 접속된 드레인전극, 및 제2 노드(N2)에 접속된 소스전극을 구비한다.
전류 센싱형 센싱 유닛(SU)을 포함한 센싱 회로(122)는 도 6과 같다.
도 6을 참조하면, 센싱 회로(122)는 전류 적분기(CI)와 샘플링 스위치(SAMP)와 샘플&홀드부(SH)를 포함한 전류 센싱형 센싱 유닛(SU), 및 ADC로 구현될 수 있다.
전류 적분기(CI)는 센싱 라인(14B)을 통해 화소(P)에 연결된다. 전류 적분기(CI)는, 센싱 라인(14B)을 통해 화소(P)의 제2 노드(N2)에 초기화전압(Vpre)을 인가한다. 그리고, 전류 적분기(CI)는 화소(P)로부터 유입되는 화소 전류(Ipixel)를 적분하여 아날로그 센싱신호(Vsen)를 생성한다. 전류 적분기(CI)는 센싱 라인(14B)을 통해 화소 전류(Ipixel)를 입력 받는 반전 입력단자(-), 초기화 전압(Vpre)의 입력단에 연결되는 비 반전 입력단자(+), 및 출력 단자를 포함한 앰프(AMP)와, 앰프(AMP)의 반전 입력단자(-)와 출력 단자 사이에 접속된 적분 커패시터(Cfb)와, 적분 커패시터(Cfb)의 양단에 접속된 리셋 스위치(RST)를 포함한다.
전류 적분기(CI)의 출력단에는 샘플&홀드부(SH)가 연결된다. 샘플링 스위치(SAMP)는 전류 적분기(CI)의 출력단과 샘플&홀드부(SH) 사이에 연결된다. 샘플링 스위치(SAMP)의 턴 온 타이밍에 의해 센싱 시간이 결정된다. 샘플링 스위치(SAMP)가 턴 온 될 때 전류 적분기(CI)의 출력이 샘플&홀드부(SH)에서 아날로그 센싱신호(Vsen)로 샘플링된다. 그리고, 아날로그 센싱신호(Vsen)는 ADC를 통해 디지털 센싱 결과 데인터(SDATA)로 변환된다.
전압 센싱형 센싱 유닛(SU)을 포함한 센싱 회로(122)는 도 5와 같다.
도 5를 참조하면, 센싱 회로(122)는 센싱 라인(14B)을 통해 화소(P)에 연결된 전압 센싱형 센싱 유닛(SU), 및 ADC로 구현될 수 있다.
전압 센싱형 센싱 유닛(SU)은 샘플&홀드부(SH)와 샘플링 스위치(SAMP)와 초기화 스위치(SPRE)를 포함한다. 초기화 스위치(SPRE)는 센싱 라인(14B)에 초기화 전압(Vpre)을 공급한다. 초기화 스위치(SPRE)가 턴 온 되는 동안, 센싱 라인(14B)을 통해 화소(P)의 제2 노드(N2)에 초기화 전압(Vpre)이 인가된다.
샘플링 스위치(SAMP)는 샘플&홀드부(SH)를 센싱 라인(14B)에 연결한다. 샘플링 스위치(SAMP)의 턴 온 타이밍에 의해 센싱 시간이 결정된다. 샘플링 스위치(SAMP)가 턴 온 되는 동안, 샘플&홀드부(SH)는 샘플링 스위치(SAMP)와 센싱 라인(14B)을 통해 화소(P)에 연결된다. 샘플&홀드부(SH)는 센싱 라인(14B)의 라인 커패시터에 충전된 화소 전류(Ipixel)를 샘플링하여 아날로그 센싱신호(Vsen)를 출력한다. 아날로그 센싱신호(Vsen)는 ADC를 통해 디지털 센싱 결과 데인터(SDATA)로 변환된다.
도 6은 본 발명의 일 실시예에 따른 게이트 구동회로를 보여주는 도면이다. 그리고, 도 7은 N상 게이트 쉬프트 클럭들에 각각 대응되는 N개의 표시라인군들에 대한 일 예시를 보여주는 도면이다. 도 6 및 도 7에서는 N상 게이트 쉬프트 클럭들에 대한 일 예시로서 6상 게이트 쉬프트 클럭들을 보여주고, N개의 표시라인군들에 대한 일 예시로서 6개의 표시라인군들을 보여주고 있으나, 본 발명의 기술적 사상은 이에 한정되지 않는다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 게이트 구동회로(13)는 6상 게이트 쉬프트 클럭들을 입력 받아 스캔 제어신호들(SCAN(1)~SCAN(12))과 센싱 제어신호들(SEN(1)~SEN(12))을 출력하는 다수의 게이트 스테이지들(GIP(1)~GIP(12)를 포함한다. 여기서, 6상 게이트 쉬프트 클럭들은 6상 스캔 쉬프트 클럭들(SCCLK1~SCCLK6)과 6상 센싱 쉬프트 클럭들(SECLK1~SECLK6)을 포함한다.
게이트 스테이지들(GIP(1)~GIP(12))에는 6상 스캔 쉬프트 클럭들(SCCLK1~SCCLK6)에 동기시켜 스캔 제어신호들(SCAN(1)~SCAN(12))을 출력하는 다수의 제1 풀업 스위치들(GT1)과, 6상 센싱 쉬프트 클럭들(SECLK1~SECLK6)에 동기시켜 센싱 제어신호들(SEN(1)~SEN(12))을 출력하는 다수의 제2 풀업 스위치들(GT2)이 연결될 수 있다. 6상 스캔 쉬프트 클럭들(SCCLK1~SCCLK6)은 서로 다른 제1 클럭 배선들을 통해 제1 풀업 스위치들(GT1)의 일측 전극들에 인가되고, 6상 센싱 쉬프트 클럭들(SECLK1~SECLK6)은 서로 다른 제2 클럭 배선들을 통해 제2 풀업 스위치들(GT2)의 일측 전극들에 인가된다.
도 7의 CLK1~CLK6은 6상 게이트 쉬프트 클럭들을 의미하며, 6상 스캔 쉬프트 클럭들(SCCLK1~SCCLK6)과 6상 센싱 쉬프트 클럭들(SECLK1~SECLK6)을 포함한다.
제1 게이트 스테이지(GIP(1))는 제1 게이트 쉬프트 클럭(CLK1)을 기초로 제1 게이트신호(SCAN(1),SEN(1))를 생성하여 표시라인 L1에 인가한다. 제7 게이트 스테이지(GIP(7))는 제1 게이트 쉬프트 클럭(CLK1)을 기초로 제7 게이트신호(SCAN(7),SEN(7))를 생성하여 표시라인 L7에 인가한다. 표시라인들 L1,L7에는 제1 게이트 쉬프트 클럭(CLK1)에 기초한 게이트신호가 인가된다. 따라서, 표시라인들 L1,L7은 제1 게이트 쉬프트 클럭(CLK1)에 대응되는 제1 표시라인군이 된다.
제2 게이트 스테이지(GIP(2))는 제2 게이트 쉬프트 클럭(CLK2)을 기초로 제2 게이트신호(SCAN(2),SEN(2))를 생성하여 표시라인 L2에 인가한다. 제8 게이트 스테이지(GIP(8))는 제2 게이트 쉬프트 클럭(CLK2)을 기초로 제8 게이트신호(SCAN(8),SEN(8))를 생성하여 표시라인 L8에 인가한다. 표시라인들 L2,L8에는 제2 게이트 쉬프트 클럭(CLK2)에 기초한 게이트신호가 인가된다. 따라서, 표시라인들 L2,L8은 제2 게이트 쉬프트 클럭(CLK2)에 대응되는 제2 표시라인군이 된다.
제3 게이트 스테이지(GIP(3))는 제3 게이트 쉬프트 클럭(CLK3)을 기초로 제3 게이트신호(SCAN(3),SEN(3))를 생성하여 표시라인 L3에 인가한다. 제9 게이트 스테이지(GIP(9))는 제3 게이트 쉬프트 클럭(CLK3)을 기초로 제9 게이트신호(SCAN(9),SEN(9))를 생성하여 표시라인 L9에 인가한다. 표시라인들 L3,L9에는 제3 게이트 쉬프트 클럭(CLK3)에 기초한 게이트신호가 인가된다. 따라서, 표시라인들 L3,L9는 제3 게이트 쉬프트 클럭(CLK3)에 대응되는 제3 표시라인군이 된다.
제4 게이트 스테이지(GIP(4))는 제4 게이트 쉬프트 클럭(CLK4)을 기초로 제4 게이트신호(SCAN(4),SEN(4))를 생성하여 표시라인 L4에 인가한다. 제10 게이트 스테이지(GIP(10))는 제4 게이트 쉬프트 클럭(CLK4)을 기초로 제10 게이트신호(SCAN(10),SEN(10))를 생성하여 표시라인 L10에 인가한다. 표시라인들 L4,L10에는 제4 게이트 쉬프트 클럭(CLK4)에 기초한 게이트신호가 인가된다. 따라서, 표시라인들 L4,L10은 제4 게이트 쉬프트 클럭(CLK4)에 대응되는 제4 표시라인군이 된다.
제5 게이트 스테이지(GIP(5))는 제5 게이트 쉬프트 클럭(CLK5)을 기초로 제5 게이트신호(SCAN(5),SEN(5))를 생성하여 표시라인 L5에 인가한다. 제11 게이트 스테이지(GIP(11))는 제5 게이트 쉬프트 클럭(CLK5)을 기초로 제11 게이트신호(SCAN(11),SEN(11))를 생성하여 표시라인 L11에 인가한다. 표시라인들 L5,L11에는 제5 게이트 쉬프트 클럭(CLK5)에 기초한 게이트신호가 인가된다. 따라서, 표시라인들 L5,L11은 제5 게이트 쉬프트 클럭(CLK5)에 대응되는 제5 표시라인군이 된다.
제6 게이트 스테이지(GIP(6))는 제6 게이트 쉬프트 클럭(CLK6)을 기초로 제6 게이트신호(SCAN(6),SEN(6))를 생성하여 표시라인 L6에 인가한다. 제12 게이트 스테이지(GIP(12))는 제6 게이트 쉬프트 클럭(CLK6)을 기초로 제12 게이트신호(SCAN(12),SEN(12))를 생성하여 표시라인 L12에 인가한다. 표시라인들 L6,L12에는 제6 게이트 쉬프트 클럭(CLK6)에 기초한 게이트신호가 인가된다. 따라서, 표시라인들 L6,L12은 제6 게이트 쉬프트 클럭(CLK6)에 대응되는 제6 표시라인군이 된다.
도 8은 본 발명의 실시예에 따른 유기발광 표시장치의 전기적 특성 센싱 방법을 보여주는 도면이다. 도 9는 샘플링 센싱 결과를 기초로 N개 표시라인군들 각각에 대한 센싱 조건을 조정하는 일 예를 보여주는 도면이다. 그리고, 도 10은 센싱 조건의 조정 전후에 있어 센싱 결과를 보여주는 도면이다.
도 9는 도 5의 센싱 회로(122)를 기반으로 1 표시라인을 샘플링 센싱하는 것을 나타내는 것으로, 구간 ①에서는 초기화 동작이 이뤄지고, 구간 ②에서는 센싱 동작이 이뤄진다.
도 1 및 도 8을 참조하면, 본 발명의 실시예에 따른 유기발광 표시장치의 전기적 특성 센싱 방법은 게이트 구동회로(13)에서 N상 게이트 쉬프트 클럭들을 기초로 게이트 신호(도 9의 SCAN,SEN)를 생성하여 N개의 표시라인군들에 포함된 화소들에 인가한다. 그리고, 데이터전압 공급회로(121)에서 센싱용 데이터전압(도 9의 Vdata)을 생성하고, 이 센싱용 데이터전압(Vdata)을 게이트 신호(SCAN,SEN)에 동기하여 N개의 표시라인군들에 포함된 화소들(P)에 인가한다. 센싱용 데이터전압(Vdata)에 의해, N개의 표시라인군들에 포함된 화소들(P)에는 화소 전류(Ipixel)가 흐른다. 이 상태에서, 본 발명의 실시예에 따른 유기발광 표시장치의 전기적 특성 센싱 방법은 디폴트 센싱 조건에 따라 N개의 표시라인군들을 대상으로 화소들의 전기적 특성을 센싱 회로(122)에서 샘플링 센싱한다(S1).
도 1 및 도 8을 참조하면, 본 발명의 실시예에 따른 유기발광 표시장치의 전기적 특성 센싱 방법은 센싱조건 조정부(111)에서 N개의 표시라인군들 각각에 대한 샘플링 센싱 결과를 분석한다(S2).
도 1 및 도 8을 참조하면, 본 발명의 실시예에 따른 유기발광 표시장치의 전기적 특성 센싱 방법은 센싱조건 조정부(111)를 이용하여 N개의 표시라인군들 각각에 대한 샘플링 센싱 평균값을 산출하고, 샘플링 센싱 평균값을 미리 설정된 목표 범위와 비교하여 N개의 표시라인군들 각각에 대한 센싱 조건을 조정한다(S3).
N개의 표시라인군들은 N상 게이트 쉬프트 클럭들에 대응되므로, 표시라인군 단위로 샘플링 센싱 평균값이 달라질 수 있다. 1 표시라인군에는 복수의 표시라인들이 포함되므로, 샘플링 센싱 평균값은 동일 표시라인군에 속하는 표시라인들로부터 획득된 샘플링 센싱값들의 평균이 된다. 샘플링 센싱 평균값을 분석하면, 로드 편차에 따른 N상 게이트 쉬프트 클럭들의 왜곡 정도를 알 수 있다.
센싱조건 조정부(111)는 샘플링 센싱 평균값을 기초로, N개의 표시라인군들 각각에 대해 센싱용 데이터전압의 크기와 센싱을 위한 센싱 시간 중 적어도 어느 하나를 조정할 수 있다.
센싱조건 조정부(111)는 제1 표시라인군에 대한 샘플링 센싱 평균값이 목표 범위를 벗어나면 제1 표시라인군에 인가되는 제1 데이터전압의 크기를 디폴트 값과 다르게 조정할 수 있다. 센싱조건 조정부(111)는 제1 표시라인군에 대한 샘플링 센싱 평균값이 목표 범위에 미달되는 경우 제1 데이터전압의 크기를 디폴트 값보다 증가시키고(도 9의 점선으로 표기된 Vdata 제어 참조), 제1 표시라인군에 대한 샘플링 센싱 평균값이 목표 범위를 초과하는 경우 제1 데이터전압의 크기를 디폴트 값보다 감소시킬 수 있다. 제1 데이터전압의 크기가 증가되면 화소 전류(Ipixel)가 증가되어 Vsen의 상승 기울기가 커진다. 반대로 제1 데이터전압의 크기가 감소되면 화소 전류(Ipixel)가 감소되어 Vsen의 상승 기울기가 작아진다. 도 9에는 제1 표시라인군에 대한 샘플링 센싱 평균값이 목표 범위에 미달되는 경우 제1 데이터전압(Vdata)을 증가시킴으로써 샘플링 센싱신호를 Vsen1에서 Vsen2로 증가시키는 것이 도시되어 있다. 샘플링 센싱신호가 Vsen1에서 Vsen2로 증가되면, 해당 게이트 쉬프트 클럭의 왜곡에 따른 센싱 오차가 보상될 수 있다.
한편, 센싱조건 조정부(111)는 제1 표시라인군에 대한 샘플링 센싱 평균값이 목표 범위 내에 속하면 제1 데이터전압의 크기를 디폴트 값으로 유지시킨다. 이 경우, 도 9와 같이 샘플링 센싱신호는 Vsen1이 된다.
따라서, 게이트 쉬프트 클럭의 왜곡에 따른 센싱 오차가 보상될 수 있도록, 표시라인군들 중 적어도 일부 표시라인군에 인가되는 센싱용 데이터전압(Vdata)의 크기는 나머지 표시라인군들에 인가되는 센싱용 데이터전압(Vdata)의 크기와 달라질 수 있다.
또한, 센싱조건 조정부(111)는 제1 표시라인군에 대한 샘플링 센싱 평균값이 목표 범위를 벗어나면 제1 표시라인군에 대한 제1 센싱 시간을 조정할 수 있다. 센싱조건 조정부(111)는 제1 표시라인군에 대한 샘플링 센싱 평균값이 목표 범위에 미달되는 경우 센싱 회로 내의 샘플링 스위치(도 9의 SAMP)의 턴 온 타이밍을 늦춰 제1 센싱 시간을 디폴트 값(SS1)보다 증가시키고, 제1 표시라인군에 대한 샘플링 센싱 평균값이 목표 범위를 초과하는 경우 샘플링 스위치(SAMP)의 턴 온 타이밍을 앞당겨 제1 센싱 시간을 디폴트 값(SS1)보다 감소시킬 수 있다. 도 9에는 제1 표시라인군에 대한 샘플링 센싱 평균값이 목표 범위에 미달되는 경우 샘플링 스위치(도 9의 SAMP)의 턴 온 타이밍을 Tx1에서 Tx2로 늦춰 제1 센싱 시간을 SS1(디폴트 값)에서 SS2로 증가시킴으로써, 샘플링 센싱신호를 Vsen1에서 Vsen2로 증가시키는 것이 도시되어 있다. 샘플링 센싱신호가 Vsen1에서 Vsen2로 증가되면, 해당 게이트 쉬프트 클럭의 왜곡에 따른 센싱 오차가 보상될 수 있다.
한편, 센싱조건 조정부(111)는 제1 표시라인군에 대한 샘플링 센싱 평균값이 목표 범위 내에 속하면 제1 표시라인군에 대한 제1 센싱 시간을 디폴트 값(SS1)으로 유지시킬 수 있다. 이 경우, 도 9와 같이 샘플링 센싱신호는 Vsen1이 된다.
따라서, 게이트 쉬프트 클럭의 왜곡에 따른 센싱 오차가 보상될 수 있도록, 표시라인군들 중 적어도 일부 표시라인군에 대한 센싱 시간은 나머지 표시라인군들에 대한 센싱 시간과 달라질 수 있다.
도 1 및 도 8을 참조하면, 본 발명의 실시예에 따른 유기발광 표시장치의 전기적 특성 센싱 방법은 조정된 센싱 조건에 따라 표시라인들을 대상으로 화소들의 전기적 특성을 센싱 회로(122)에서 정상 센싱한다(S4). 정상 센싱 방법은 센싱 조건만 다를 뿐, 샘플링 센싱 방법과 실질적으로 동일하다. 센싱 조건 조정을 통해 게이트 쉬프트 클럭들의 왜곡에 따른 센싱 오차가 보상되면, 도 10과 같이 센싱 오차가 최소화된 정상 센싱이 가능해진다.
전술한 바와 같이, 본 발명은 샘플링 센싱 결과를 기초로 센싱 조건을 조정한 후 화소들의 전기적 특성을 정상 센싱하기 때문에, N상 게이트 쉬프트 클럭들의 왜곡 영향이 배제된 정상 센싱 결과를 얻을 수 있다. 본 발명은 N상 게이트 쉬프트 클럭들의 왜곡 영향이 배제된 정상 센싱 결과를 기초로 화소들 간의 전기적 특성 편차를 보상할 수 있는 보상값을 산출하고, 이 보상값을 기초로 화소들에 기입될 영상 데이터를 보정하기 때문에, 보상 성능이 크게 향상될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
111 : 센싱조건 조정부 112 : 데이터 보정부
121 : 데이터전압 공급회로 122 : 센싱 회로

Claims (16)

  1. 다수의 화소들로 이루어진 다수의 표시라인들이 구비되고, 상기 표시라인들은 N(N은 2이상의 자연수)상 게이트 쉬프트 클럭들에 각각 대응되는 N개의 표시라인군들을 포함하는 표시패널;
    상기 N상 게이트 쉬프트 클럭들을 기초로 게이트 신호를 생성하여 상기 표시라인군들에 인가하는 게이트 구동회로;
    데이터전압을 생성하고, 상기 데이터전압을 상기 게이트 신호에 동기하여 상기 표시라인군들에 인가하는 데이터전압 공급회로;
    상기 데이터전압을 포함한 디폴트 센싱 조건에 따라 상기 표시라인군들을 대상으로 상기 화소들의 전기적 특성을 샘플링 센싱하는 센싱 회로; 및
    샘플링 센싱 결과를 분석하여 상기 표시라인군들 각각에 대한 센싱 조건을 조정하는 센싱조건 조정부를 포함하는 유기발광 표시장치.
  2. 제 1 항에 있어서,
    상기 센싱 조건은, 상기 데이터전압의 크기와 센싱을 위한 센싱 시간 중 적어도 어느 하나를 포함하는 유기발광 표시장치.
  3. 제 2 항에 있어서,
    상기 센싱조건 조정부는,
    상기 표시라인군들 각각에 대한 샘플링 센싱 평균값을 산출하고, 상기 샘플링 센싱 평균값을 미리 설정된 목표 범위와 비교하여 상기 표시라인군들 각각에 대한 센싱 조건을 조정하는 유기발광 표시장치.
  4. 제 3 항에 있어서,
    상기 센싱조건 조정부는,
    제1 표시라인군에 대한 상기 샘플링 센싱 평균값이 상기 목표 범위를 벗어나면 상기 제1 표시라인군에 인가되는 제1 데이터전압의 크기를 디폴트 값과 다르게 조정하고,
    상기 제1 표시라인군에 대한 상기 샘플링 센싱 평균값이 상기 목표 범위 내에 속하면 상기 제1 데이터전압의 크기를 상기 디폴트 값으로 유지시키는 유기발광 표시장치.
  5. 제 4 항에 있어서,
    상기 센싱조건 조정부는,
    상기 제1 표시라인군에 대한 상기 샘플링 센싱 평균값이 상기 목표 범위에 미달되는 경우 상기 제1 데이터전압의 크기를 상기 디폴트 값보다 증가시키고,
    상기 제1 표시라인군에 대한 상기 샘플링 센싱 평균값이 상기 목표 범위를 초과하는 경우 상기 제1 데이터전압의 크기를 상기 디폴트 값보다 감소시키는 유기발광 표시장치.
  6. 제 4 항에 있어서,
    상기 표시라인군들 중 적어도 일부 표시라인군에 인가되는 데이터전압의 크기는 나머지 표시라인군들에 인가되는 데이터전압의 크기와 다른 유기발광 표시장치.
  7. 제 3 항에 있어서,
    상기 센싱조건 조정부는,
    제1 표시라인군에 대한 상기 샘플링 센싱 평균값이 상기 목표 범위를 벗어나면 상기 제1 표시라인군에 대한 제1 센싱 시간을 디폴트 값과 다르게 조정하고,
    상기 제1 표시라인군에 대한 상기 샘플링 센싱 평균값이 상기 목표 범위 내에 속하면 상기 제1 센싱 시간을 상기 디폴트 값으로 유지시키는 유기발광 표시장치.
  8. 제 7 항에 있어서,
    상기 센싱조건 조정부는,
    상기 제1 표시라인군에 대한 상기 샘플링 센싱 평균값이 상기 목표 범위에 미달되는 경우 상기 센싱 회로 내의 샘플링 스위치의 턴 온 타이밍을 늦춰 상기 제1 센싱 시간을 디폴트 값보다 증가시키고,
    상기 제1 표시라인군에 대한 상기 샘플링 센싱 평균값이 상기 목표 범위를 초과하는 경우 상기 샘플링 스위치의 턴 온 타이밍을 앞당겨 상기 제1 센싱 시간을 상기 디폴트 값보다 감소시키는 유기발광 표시장치.
  9. 제 8 항에 있어서,
    상기 표시라인군들 중 적어도 일부 표시라인군에 대한 센싱 시간은 나머지 표시라인군들에 대한 센싱 시간과 다른 유기발광 표시장치.
  10. 제 1 항에 있어서,
    서로 다른 N개의 클럭 배선들을 통해 상기 N상 게이트 쉬프트 클럭들을 상기 게이트 구동회로에 입력하는 타이밍 콘트롤러를 더 포함하는 유기발광 표시장치.
  11. 제 1 항에 있어서,
    상기 센싱 회로는 조정된 센싱 조건에 따라 상기 표시라인들을 대상으로 상기 화소들의 전기적 특성을 정상 센싱하고,
    상기 타이밍 콘트롤러는 상기 센싱 회로에서 입력되는 정상 센싱 결과를 기초로 상기 화소들 간의 전기적 특성 편차를 보상할 수 있는 보상값을 산출하고, 상기 보상값을 기초로 상기 화소들에 기입될 영상 데이터를 보정하는 데이터 보정부를 포함하는 유기발광 표시장치.
  12. 다수의 화소들로 이루어진 다수의 표시라인들이 구비되고, 상기 표시라인들은 N(N은 2이상의 자연수)상 게이트 쉬프트 클럭들에 각각 대응되는 N개의 표시라인군들을 포함하는 유기발광 표시장치의 전기적 특성 센싱 방법에 있어서,
    상기 N상 게이트 쉬프트 클럭들을 기초로 게이트 신호를 생성하여 상기 표시라인군들에 인가하는 단계;
    데이터전압을 생성하고, 상기 데이터전압을 상기 게이트 신호에 동기하여 상기 표시라인군들에 인가하는 단계;
    상기 데이터전압을 포함한 디폴트 센싱 조건에 따라 상기 표시라인군들을 대상으로 상기 화소들의 전기적 특성을 샘플링 센싱하는 단계; 및
    샘플링 센싱 결과를 분석하여 상기 표시라인군들 각각에 대한 센싱 조건을 조정하는 단계를 포함하는 유기발광 표시장치의 전기적 특성 센싱 방법.
  13. 제 12 항에 있어서,
    상기 센싱 조건은, 상기 데이터전압의 크기와 센싱을 위한 센싱 시간 중 적어도 어느 하나를 포함하는 유기발광 표시장치의 전기적 특성 센싱 방법.
  14. 제 13 항에 있어서,
    상기 표시라인군들 중 적어도 일부 표시라인군에 인가되는 데이터전압의 크기는 나머지 표시라인군들에 인가되는 데이터전압의 크기와 다른 유기발광 표시장치의 전기적 특성 센싱 방법.
  15. 제 13 항에 있어서,
    상기 표시라인군들 중 적어도 일부 표시라인군에 대한 센싱 시간은 나머지 표시라인군들에 대한 센싱 시간과 다른 유기발광 표시장치의 전기적 특성 센싱 방법.
  16. 제 12 항에 있어서,
    상기 조정된 센싱 조건에 따라 상기 표시라인들을 대상으로 상기 화소들의 전기적 특성을 정상 센싱하는 단계를 더 포함하는 전기적 특성 센싱 방법.
KR1020170111296A 2017-08-31 2017-08-31 유기발광 표시장치와 그의 전기적 특성 센싱 방법 KR102406711B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170111296A KR102406711B1 (ko) 2017-08-31 2017-08-31 유기발광 표시장치와 그의 전기적 특성 센싱 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170111296A KR102406711B1 (ko) 2017-08-31 2017-08-31 유기발광 표시장치와 그의 전기적 특성 센싱 방법

Publications (2)

Publication Number Publication Date
KR20190024364A true KR20190024364A (ko) 2019-03-08
KR102406711B1 KR102406711B1 (ko) 2022-06-10

Family

ID=65801738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170111296A KR102406711B1 (ko) 2017-08-31 2017-08-31 유기발광 표시장치와 그의 전기적 특성 센싱 방법

Country Status (1)

Country Link
KR (1) KR102406711B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610553B2 (en) 2019-12-19 2023-03-21 Silicon Works Co., Ltd. Pixel sensing device and panel driving device for adjusting differences among integrated circuits

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060114870A (ko) * 2005-05-03 2006-11-08 삼성전자주식회사 영상 왜곡 방지 장치 및 방법
JP2010169991A (ja) * 2009-01-26 2010-08-05 Hitachi Displays Ltd 表示装置
KR20170003247A (ko) * 2015-06-30 2017-01-09 엘지디스플레이 주식회사 유기발광 표시장치에 구비된 구동 tft의 문턱전압 센싱장치 및 센싱방법
KR20170022368A (ko) * 2015-08-20 2017-03-02 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
KR20170049667A (ko) * 2015-10-27 2017-05-11 엘지디스플레이 주식회사 유기발광 표시장치
KR20170076952A (ko) * 2015-12-24 2017-07-05 엘지디스플레이 주식회사 에러 픽셀 검출용 유기발광 표시장치와 그 구동방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060114870A (ko) * 2005-05-03 2006-11-08 삼성전자주식회사 영상 왜곡 방지 장치 및 방법
JP2010169991A (ja) * 2009-01-26 2010-08-05 Hitachi Displays Ltd 表示装置
KR20170003247A (ko) * 2015-06-30 2017-01-09 엘지디스플레이 주식회사 유기발광 표시장치에 구비된 구동 tft의 문턱전압 센싱장치 및 센싱방법
KR20170022368A (ko) * 2015-08-20 2017-03-02 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
KR20170049667A (ko) * 2015-10-27 2017-05-11 엘지디스플레이 주식회사 유기발광 표시장치
KR20170076952A (ko) * 2015-12-24 2017-07-05 엘지디스플레이 주식회사 에러 픽셀 검출용 유기발광 표시장치와 그 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610553B2 (en) 2019-12-19 2023-03-21 Silicon Works Co., Ltd. Pixel sensing device and panel driving device for adjusting differences among integrated circuits

Also Published As

Publication number Publication date
KR102406711B1 (ko) 2022-06-10

Similar Documents

Publication Publication Date Title
EP3300066B1 (en) Organic light emitting display device
CN107799060B (zh) 有机发光显示器及其劣化感测方法
US10347692B2 (en) Organic light emitting display device
EP3176774B1 (en) Organic light-emitting display comprising a current integrator
KR102312350B1 (ko) 전계 발광 표시장치 및 그 구동방법
US10930210B2 (en) Organic light-emitting diode display capable of reducing kickback effect
US10504405B2 (en) Display device including reference voltage supply
KR102350396B1 (ko) 유기발광 표시장치와 그의 열화 센싱 방법
KR20180050083A (ko) 실시간 외부 보상용 구동회로와 그를 포함한 전계발광 표시장치
KR20190049274A (ko) 게이트 구동부 및 이를 포함하는 유기 발광 표시 장치
TWI770713B (zh) 顯示裝置及驅動顯示裝置的方法
KR102340943B1 (ko) 유기발광 표시장치와 그 구동방법
KR102595505B1 (ko) 유기발광 표시장치와 그의 전기적 특성 센싱 방법
KR20180068175A (ko) 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치, 및 표시장치의 데이터 보정방법
US11074865B2 (en) Pixel sensing device and method of organic light emitting display device
KR20190030060A (ko) 전계 발광 표시 장치와 그 센싱 방법
KR102406711B1 (ko) 유기발광 표시장치와 그의 전기적 특성 센싱 방법
KR20180025512A (ko) 센싱 회로, 센싱 회로를 포함한 유기발광 표시장치, 및 유기발광 표시장치의 센싱 방법
KR20200067527A (ko) 유기발광 표시장치와 그의 픽셀 센싱 방법
KR20190012054A (ko) 전계 발광 표시장치 및 그 구동방법
CN114694562A (zh) 电致发光显示装置
KR20180059189A (ko) 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치
KR20200076225A (ko) 유기발광 표시장치와 그의 픽셀 보상 방법
KR20200074839A (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right