KR20190012300A - Method of manufacturing printed circuit board - Google Patents

Method of manufacturing printed circuit board Download PDF

Info

Publication number
KR20190012300A
KR20190012300A KR1020170094698A KR20170094698A KR20190012300A KR 20190012300 A KR20190012300 A KR 20190012300A KR 1020170094698 A KR1020170094698 A KR 1020170094698A KR 20170094698 A KR20170094698 A KR 20170094698A KR 20190012300 A KR20190012300 A KR 20190012300A
Authority
KR
South Korea
Prior art keywords
layer
metal seed
hole
seed layer
forming
Prior art date
Application number
KR1020170094698A
Other languages
Korean (ko)
Other versions
KR101957242B1 (en
Inventor
정광춘
김수한
홍현기
Original Assignee
주식회사 잉크테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 잉크테크 filed Critical 주식회사 잉크테크
Priority to KR1020170094698A priority Critical patent/KR101957242B1/en
Publication of KR20190012300A publication Critical patent/KR20190012300A/en
Application granted granted Critical
Publication of KR101957242B1 publication Critical patent/KR101957242B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes

Abstract

The present invention relates to a method for manufacturing a printed circuit board which can prevent a metal seed layer from being damaged or contaminated. To this end, the method comprises the steps of: forming a metal seed layer on both surfaces of an insulating material; forming a protection layer on the metal seed layer; forming a through-hole by punching the protection layer, the metal seed layer, and the insulating material; forming a conductive layer on an inner wall of the through-hole to electrically connect the metal seed layer formed on each of the both surfaces of the insulating material; removing the protection layer; and forming a metal layer on the surface of the metal seed layer and the conductive layer.

Description

인쇄회로기판 제조방법 {Method of manufacturing printed circuit board}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

본 발명은 인쇄회로기판 제조방법에 관한 것으로서, 보다 상세하게는 쓰루홀을 가공하는 과정에서 금속 시드층의 손상 및 오염을 방지할 수 있는 인쇄회로기판 제조방법에 관한 것이다.The present invention relates to a printed circuit board manufacturing method, and more particularly, to a printed circuit board manufacturing method capable of preventing damage and contamination of a metal seed layer during processing of a through hole.

일반적으로 인쇄회로기판(Printed Circuit Board)은 각종 전자부품들을 탑재하여 전기적으로 연결시켜주는 기판 형태의 전자부품이다.2. Description of the Related Art Generally, a printed circuit board (PCB) is an electronic component mounted on a board in which various electronic components are mounted and electrically connected.

인쇄회로기판은 기재의 경연성의 재질에 따라 경성 인쇄회로기판(Rigid Printed Circuit Board)와 연성 인쇄회로기판(Flexible Printed Circuit Board)으로 크게 나뉘며, 최근에는 경연성 복합 인쇄회로기판도 등장하고 있다.The printed circuit board is largely divided into a rigid printed circuit board and a flexible printed circuit board depending on the material of the hardened material of the substrate.

인쇄회로기판의 적용 초기에는 단면에 인쇄배선이 형성된 것과 같은 비교적 구조가 간단한 제품이 주를 이루었으나 점차적으로 전자제품의 경량화, 소형화 및 다기능화, 복합기능화에 따라 연성회로기판 역시 배선밀도가 높아지고 구조가 복잡해지고 있으며, 다층제품으로 진화하는 추세이다.In the beginning of the application of the printed circuit board, the relatively simple structure such as the printed wiring was formed on the cross section. However, due to the weight reduction, miniaturization and multi functioning of the electronic product, Is becoming more complicated, and is evolving into multi-layer products.

인쇄회로기판은 배선구조의 회로패턴 층에 따라서 단층, 양면, 다층형 등과 같이 여러 종류가 있으며, 전자기기의 구조와 기능에 따라서 그에 적합한 인쇄회로기판을 설계 및 제작하여 제품에 적용하게 된다.There are various kinds of printed circuit boards such as single layer, double-sided, multi-layer type according to the circuit pattern layer of the wiring structure, and a printed circuit board suitable for the structure and function of the electronic device is designed and manufactured and applied to products.

특히, 연성 인쇄회로기판은 전자제품의 소형화 및 경량화를 가능하게 하며, 우수한 굴곡성 및 유연성을 지니고 있어, 인쇄회로기판이 갖는 역할을 수행하면서 인접하지 않은 두 개의 회로나 부품을 자유롭게 연결할 수 있는 장점으로, 휴대폰, MP3, 캠코더 프린터, 디스플레이 등의 전자기기뿐만 아니라, 의료장비, 군사장비를 비롯한 일반 산업기계 등에도 폭넓게 사용되고 있다. 특히, 휴대폰, 캠코더, 노트북, 디스플레이 등과 같이 회로기판의 굴곡 특성이 필요한 제품이 늘어남에 따라 연성 회로기판의 수요도 증가하고 있다.In particular, the flexible printed circuit board enables miniaturization and weight reduction of electronic products, has excellent flexibility and flexibility, and is capable of freely connecting two non-adjacent circuits or parts while performing the role of a printed circuit board , Mobile phones, MP3 players, camcorder printers, and displays, but also in general industrial machines including medical equipment and military equipment. In particular, demand for flexible circuit boards is increasing as a number of products, such as mobile phones, camcorders, notebooks, and displays, that require bending characteristics of circuit boards are increasingly used.

이와 같은 인쇄회로기판 중에서 양면 인쇄회로기판의 통상적인 제조방법을 도 1을 참조하여 설명하면 다음과 같다. 폴리이미드 필름(Polyimide Film) 혹은 폴리에스테르(Polyester)필름과 같은 절연기재(10)의 양쪽면에 금속 시드층(20)을 각각 형성(S10)한 후, 상기 금속 시드층(20)층의 회로패턴이 형성될 부분을 전기적으로 연결하기 위하여 기판의 소정의 위치에 드릴 등을 이용하여 쓰루홀(30)을 형성(S20)한 다음, 무전해 도금 공정(S40)을 통해 기판의 표면에 전도층(40)을 형성하고, 전해 도금 공정(S50)을 통해 전도층(40)의 외측에 금속층(50)을 형성하면, 양측 금속층(50)이 쓰루홀(30) 내에 형성된 금속층(50)을 통해 전기적으로 연결된다. 그 다음, 금속 시드층(20)과 전도층(40) 및 금속층(50)을 패터닝하여 소정의 회로패턴을 형성함으로써, 양면 연성 인쇄회로기판을 제작하게 된다. A typical manufacturing method of a double-sided printed circuit board among such printed circuit boards will be described with reference to FIG. A metal seed layer 20 is formed on both sides of an insulating substrate 10 such as a polyimide film or a polyester film respectively and then the circuit of the metal seed layer 20 A through hole 30 is formed at a predetermined position of the substrate using a drill or the like in order to electrically connect the portion where the pattern is to be formed (S20), and then, the electroless plating process (S40) And the metal layer 50 is formed on the outer side of the conductive layer 40 through the electrolytic plating process S50 so that the metal layers 50 are formed on the metal layer 50 formed in the through hole 30 And is electrically connected. Then, a predetermined circuit pattern is formed by patterning the metal seed layer 20, the conductive layer 40, and the metal layer 50, thereby manufacturing a double-sided flexible printed circuit board.

하지만, 종래에는 금속 시드층(20)이 노출된 상태에서 쓰루홀(30)을 가공하기 때문에, 쓰루홀(30) 가공중 발생하는 각종 이물질(W)에 의해 금속 시드층(20)이 오염되며, 이로 인해 디스미어(desmear)와 같은 세정공정(S30)이 요구된다. 하지만, 세정액을 이용한 습식 디스미어의 경우에는 쓰루홀(30)의 직경이 작거나 다층의 회로기판 구조에서 쓰루홀(30)의 내부 세정이 곤란한 문제가 있고, 건식 디스미어의 경우에는 고가의 플라즈마 장비가 요구되므로 생산 단가가 상승하게 되는 문제가 있다.However, since the through hole 30 is processed in the state that the metal seed layer 20 is exposed in the related art, the metal seed layer 20 is contaminated by various kinds of foreign matter W generated during the processing of the through hole 30 , Thereby requiring a cleaning process S30 such as desmear. However, in the case of a wet desmear using a cleaning liquid, there is a problem that the diameter of the through hole 30 is small or the inside of the through hole 30 is difficult to clean in a multilayered circuit board structure. In the case of dry dismers, There is a problem that the unit cost is increased because equipment is required.

또한, 금속 시드층(20)에 직접 쓰루홀(30)을 가공하는 경우에는, 기판의 상면과 하면의 쓰루홀(30)의 개구부 테두리에 위치하는 금속 시드층(20)이 탄화(C)되어 금속 시드층(20)의 전기적 특성이 저하될 뿐만 아니라, 금속 시드층(20)의 테두리에 버어(burr)가 생성되어 별도의 제거공정이 요구되는 문제가 발생한다. When the through holes 30 are directly formed in the metal seed layer 20, the metal seed layer 20 located at the edge of the opening of the through hole 30 on the upper and lower surfaces of the substrate is carbonized (C) Not only the electrical characteristics of the metal seed layer 20 are degraded but also burrs are formed on the edges of the metal seed layer 20 to require a separate removal process.

또한, 무전해 도금 공정(S40)에서 기판을 무전해 도금용액에 침지시키면, 금속 시드층(20)이 무전해 도금용액에 의해 손상되면서 절연기재(100의 접착력이 약화됨에 따라, 금속 시드층(20)이 절연기재(10)로부터 박리되는 문제가 발생하고, 금속 시드층(20)이 절연기재(10)로부터 박리되지 않더라도 금속 시드층(20) 상에 전도층(40)을 형성하는 것이기 때문에 기판의 두께가 전체적으로 두꺼워질 뿐만 아니라, 금속층(50) 도금 후 패터닝 과정에서 금속층(50)과 전도층(40) 및 금속 시드층(20)을 제거해야 하므로 에칭시간이 증가하게 되는 문제가 있다. When the substrate is immersed in the electroless plating solution in the electroless plating step S40, the metal seed layer 20 is damaged by the electroless plating solution and the metal seed layer 20 is peeled off from the insulating substrate 10 and the conductive layer 40 is formed on the metal seed layer 20 even if the metal seed layer 20 is not separated from the insulating substrate 10 Not only the overall thickness of the substrate is increased but also the etching time is increased because the metal layer 50, the conductive layer 40 and the metal seed layer 20 must be removed in the process of patterning after the metal layer 50 is plated.

한편, 무전해 도금 공정에서 금속 시드층(20)이 절연기재(10)로부터 박리되는 문제를 회피하기 위해, 전도성 물질을 쓰루홀의 내벽에 도포하여 전도층(40')을 형성하는 경우(도 2의 S40' 참조)에는, 전도층(40')이 기판의 상면과 하면에서 쓰루홀(30)의 주변에도 도포되므로, 금속층(50)의 도금시 기판의 상면과 하면에 도포된 전도층(40')으로 인해 금속층(50)에 단차가 발생(도 2의 S50 참조)하는 문제가 있다. On the other hand, in order to avoid the problem that the metal seed layer 20 is peeled off from the insulating substrate 10 in the electroless plating process, when the conductive material is formed on the inner wall of the through hole to form the conductive layer 40 ' Since the conductive layer 40 'is applied to the periphery of the through hole 30 at the upper and lower surfaces of the substrate, the conductive layer 40' applied to the upper and lower surfaces of the substrate during plating of the metal layer 50 '(See S50 in FIG. 2).

특허문헌 1. 대한민국 공개특허 제10-2009-0085406호 (2009.08.07)Patent Document 1. Korean Patent Laid-Open No. 10-2009-0085406 (2009.08.07)

따라서, 본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 쓰루홀을 가공하는 과정에서 금속 시드층의 손상 및 오염을 방지할 수 있는 인쇄회로기판 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a printed circuit board manufacturing method capable of preventing damage and contamination of a metal seed layer in the process of processing a through hole.

상기 목적은, 본 발명에 따라, 절연기재의 양면에 금속 시드층을 형성하는 단계;와, 상기 금속 시드층 상에 보호층을 형성하는 단계;와, 상기 보호층과 금속 시드층 및 절연기재를 천공하여 쓰루홀을 형성하는 단계;와, 상기 절연기재의 양면에 각각 형성된 금속 시드층이 전기적으로 연결되도록 상기 쓰루홀의 내벽면에 전도층을 형성하는 단계;와, 상기 보호층을 제거하는 단계; 및 상기 금속 시드층과 전도층의 표면에 금속층을 형성하는 단계;를 포함하는 인쇄회로기판 제조방법에 의해 달성된다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a metal seed layer on both surfaces of an insulating substrate; forming a protective layer on the metal seed layer; Forming a conductive layer on the inner wall surface of the through hole so that the metal seed layer formed on both surfaces of the insulating substrate is electrically connected; and removing the protective layer. And forming a metal layer on the surface of the metal seed layer and the conductive layer.

여기서, 상기 전도층 형성단계는, 무전해 도금 공정을 통해 상기 쓰루홀의 내벽면과 보호층의 노출표면에 전도층을 형성하는 것이 바람직하다.Here, it is preferable that the conductive layer forming step forms a conductive layer on the exposed surface of the inner wall surface of the through hole and the protective layer through an electroless plating process.

또한, 상기 전도층 형성단계는, 상기 쓰루홀의 내벽면에 전도성 물질을 코팅하여 전도층을 형성하는 것이 바람직하다.Preferably, the conductive layer is formed by coating a conductive material on the inner wall surface of the through hole.

또한, 상기 전도층 형성단계는, 상기 쓰루홀의 내부에 액상의 전도성 물질을 충진하는 단계와, 상기 쓰루홀 내부에 충진된 액상의 전도성 물질이 수축하여 상기 쓰루홀의 내벽면을 따라 전도층을 형성하도록 열처리하는 단계를 포함하는 것을 특징으로 하는 것이 바람직하다.The forming of the conductive layer may include filling a liquid conductive material in the through hole and forming a conductive layer along the inner wall surface of the through hole by shrinking the liquid conductive material filled in the through hole And a heat treatment step.

또한, 상기 금속층을 형성하는 단계는 전해 도금 공정을 통해 금속층을 형성하는 것이 바람직하다.In addition, it is preferable that the metal layer is formed by forming a metal layer through an electrolytic plating process.

본 발명에 따르면, 쓰루홀을 가공하는 과정에서 금속 시드층의 손상 및 오염을 방지할 수 있는 인쇄회로기판 제조방법이 제공된다.According to the present invention, there is provided a printed circuit board manufacturing method capable of preventing damage and contamination of a metal seed layer in the process of processing a through hole.

도 1 및 도 2는 종래 인쇄회로기판 제조방법의 공정단계별 단면도,
도 3은 본 발명의 제1실시예에 따른 인쇄회로기판 제조방법의 공정단계별 단면도이고,
도 4는 본 발명의 제2실시예에 따른 인쇄회로기판 제조방법의 공정단계별 단면도이다.FIGS. 1 and 2 are cross-sectional views of a conventional method of manufacturing a printed circuit board,
FIG. 3 is a cross-sectional view illustrating a method of manufacturing a printed circuit board according to a first embodiment of the present invention,
4 is a cross-sectional view showing a process step of a method of manufacturing a printed circuit board according to a second embodiment of the present invention.

설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1실시예에서 설명하고, 그 외의 실시예에서는 제1실시예와 다른 구성에 대해서 설명하기로 한다.Prior to the description, components having the same configuration are denoted by the same reference numerals as those in the first embodiment. In other embodiments, configurations different from those of the first embodiment will be described do.

도 3은 본 발명의 제1실시예에 따른 인쇄회로기판 제조방법의 공정흐름을 개략적으로 도시한 것이다.3 schematically shows a process flow of a method of manufacturing a printed circuit board according to the first embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 제1실시예에 따른 인쇄회로기판 제조방법은 금속 시드층 형성단계(S110)와, 보호층 형성단계(S120)와, 쓰루홀 형성단계(S130)와, 전도층 형성단계(S140)와, 보호층 박리단계(S150) 및 금속층 형성단계(S160)를 포함한다.3, the method for fabricating a printed circuit board according to the first embodiment of the present invention includes a metal seed layer forming step S110, a protective layer forming step S120, a through hole forming step S130, A conductive layer forming step S140, a protective layer peeling step S150, and a metal layer forming step S160.

상기 금속 시드층 형성단계(S110)는 절연기재(110)의 상면 및 하면에 금속 시드층(120)을 각각 형성하는 단계이다. 상기 절연기재(110)로는 폴리이미드 필름(PI:PolyImide Film) 또는 폴리에스테르 필름(Polyester Film)이 이용될 수 있으나, 이에 제한되는 것은 아니다.The metal seed layer forming step S110 is a step of forming the metal seed layer 120 on the upper and lower surfaces of the insulating substrate 110, respectively. As the insulating substrate 110, a polyimide film (PI) or a polyester film may be used, but the present invention is not limited thereto.

상기 금속 시드층(120)은 상기 절연기재(110)에 전도성 잉크를 코팅하는 방법으로 형성될 수 있다. 전도성 잉크로는 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al) 등이 이용될 수 있으나 이에 제한하는 것은 아니며, 전기적으로 우수한 전도성을 가지는 소재라면 다른 소재로 구성하는 것도 가능하다.The metal seed layer 120 may be formed by coating a conductive ink on the insulating substrate 110. As the conductive ink, silver (Ag), copper (Cu), nickel (Ni), aluminum (Al), or the like may be used, but the present invention is not limited thereto. Do.

또한, 본 단계에서 절연기재(110)상에 형성되는 금속 시드층(120)은 플렉소(Flexo), 플랫 스크린(Flat Screen), 그라비어(Gravure), 슬롯다이, 콤마코팅, 로터리 스크린 등의 기술분야에서 널리 알려진 방식으로도 코팅될 수 있으며, 금속 시드층(120)의 두께는 표면 평탄도 및 전기적 특성을 고려하여 결정하는 것이 바람직하다.The metal seed layer 120 formed on the insulating substrate 110 in this step may be formed by a technique such as flexo, flat screen, gravure, slot die, comma coating, And the thickness of the metal seed layer 120 is preferably determined in consideration of surface flatness and electrical characteristics.

상기 보호층 형성단계(S120)에서는 상기 금속 시드층(120) 상에 폴리이미드(PI, PolyImide), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 나일론(Nylon) 등의 재질로 이루어지는 보호층(130)을 형성한다. 이러한 보호층(130)은 쓰루홀(140) 형성 후 금속 시드층(120)으로부터 쉽게 분리할 수 있는 형태로 금속 시드층(120) 상에 형성되는 것이 바람직하다. In the protective layer forming step S120, a protective layer 130 made of polyimide (PI), polyethylene terephthalate (PET), nylon, or the like is formed on the metal seed layer 120, . The protective layer 130 is preferably formed on the metal seed layer 120 in such a form that it can be easily separated from the metal seed layer 120 after formation of the through hole 140.

이러한 보호층 형성단계(S120)에서는, 상기 금속 시드층(120) 상에 필름 형태로 구성된 보호층(130)을 접합하는 공정이 이용될 수 있으며, 이때, 상기 보호층(130)의 일측 면에는 상기 금속 시드층(120)과의 접합을 위한 접착제가 도포될 수 있다.In this protective layer forming step S120, a process of bonding a protective layer 130 formed in the form of a film to the metal seed layer 120 may be used. At this time, on one side of the protective layer 130, An adhesive for bonding with the metal seed layer 120 may be applied.

또한, 보호층 형성단계(S120)에서는, 상기 금속 시드층(120) 상에 수지층을 도포한 후 경화시키는 공정을 통해 보호층(130)을 형성하는 것도 가능하다.In addition, in the protective layer forming step S120, the protective layer 130 may be formed by applying a resin layer on the metal seed layer 120 and curing the resin layer.

상기 쓰루홀 형성단계(S130)에서는 절연기재(110)과, 이의 양면에 형성되는 금속 시드층(120) 및 금속 시드층(120)의 외측면에 각각 형성된 보호층(130)을 완전히 관통하는 쓰루홀(Through Hole)(140)을 형성한다. 이러한 쓰루홀 형성단계(S130)는 CNC드릴, UV레이저, YAG레이저, CO2 레이저, 롤투롤 펀칭 등 기술분야에서 널리 알려진 공정을 통하여 수행될 수 있다.In the through hole forming step S130, a through-hole is formed through the protective layer 130 formed on the outer surface of the insulating substrate 110, the metal seed layer 120 formed on both sides thereof, and the metal seed layer 120, Thereby forming a through hole 140. The through hole forming step S130 may be performed through a process well known in the art such as a CNC drill, a UV laser, a YAG laser, a CO2 laser, and a roll-to-roll punching.

이때, 상기 금속 시드층(120)의 상면에는 보호층(130)이 형성되어 있으므로, 쓰루홀(140) 가공과정에서 발생하는 이물질(W)이 보호층(130)의 표면에 붙게 되어 금속 시드층(120)의 표면이 오염되는 것을 방지할 수 있는 것은 물론, 쓰루홀(140) 형성과정에서 쓰루홀(140) 입구 주변의 탄화부(C)가 보호층(130)에 형성되므로, 금속 시드층(120)이 탄화되는 것을 방지할 수 있는 것은 물론, 금속 시드층(120)에 버어가 발생하는 것을 방지할 수 있다. At this time, since the protective layer 130 is formed on the upper surface of the metal seed layer 120, the foreign material W generated in the process of processing the through hole 140 adheres to the surface of the protective layer 130, Since the carbonized portion C around the inlet of the through hole 140 is formed in the protective layer 130 in the process of forming the through hole 140 as well as the surface of the metal seed layer 120 can be prevented from being contaminated, It is possible to prevent carbonization of the metal seed layer 120, and it is also possible to prevent the metal seed layer 120 from being burnt.

상기 전도층 형성단계(S140)에서는 무전해 도금 공정을 통해 쓰루홀(140)의 내벽과 보호층(130)의 외표면에 전도층(150)을 형성한다. 이때, 상기 무전해 도금 공정에서, 상기 금속 시드층(120)은 보호층(130)에 의해 무전해 도금 용액에 노출되는 것이 방지되므로, 무전해 도금 과정에서 금속 시드층(120)이 절연기재(110)으로부터 박리되는 것을 방지할 수 있다. In the conductive layer forming step S140, a conductive layer 150 is formed on the inner wall of the through hole 140 and the outer surface of the passivation layer 130 through an electroless plating process. In this electroless plating process, the metal seed layer 120 is prevented from being exposed to the electroless plating solution by the protective layer 130, so that the metal seed layer 120 is formed on the insulating substrate 110 from being peeled off.

상기 보호층 박리단계(S150)에서는, 상기 금속 시드층(120)에 접합되어 있는 보호층(130)을 제거하여, 금속 시드층(120)이 노출되도록 함으로써, 이후 금속 시드층(120) 상에 금속층(160)을 형성할 수 있도록 한다. 특히, 쓰루홀 형성 과정에서 보호층(130)의 표면에 붙은 이물질(W)이 보호층(130)과 함께 제거되므로 디스미어와 같은 후처리공정을 생략할 수 있으며, 무전해 도금 과정에서 상기 보호층(130)의 표면에 형성된 전도층(150)은 보호층(130)과 함께 박리되므로, 전도층(150)에 의해 최종제품의 두께가 불필요하게 두꺼워지는 것을 방지할 수 있다. 한편, 상기 보호층(130)과 금속 시드층(120)의 결합력은 금속 시드층(120)과 절연기재(110)의 결합력에 비해 상대적으로 낮게 설정된다. 따라서, 보호층 박리단계에서 보호층(130)을 금속 시드층(120)으로부터 용이하게 분리할 수 있는 것과 동시에, 보호층(130)을 제거하는 과정에서 금속 시드층(120)이 절연기재(110)로부터 분리되는 것을 방지할 수 있다.In the protective layer separation step S150, the protective layer 130 bonded to the metal seed layer 120 is removed to expose the metal seed layer 120, and then the metal seed layer 120 is exposed So that the metal layer 160 can be formed. Particularly, since the foreign material W adhering to the surface of the protection layer 130 is removed together with the protection layer 130 in the process of forming the through hole, it is possible to omit the post-treatment process such as dismear, Since the conductive layer 150 formed on the surface of the layer 130 is peeled off together with the protective layer 130, the thickness of the final product can be prevented from being unnecessarily increased by the conductive layer 150. The coupling strength between the protective layer 130 and the metal seed layer 120 is set to be relatively low as compared with the coupling force between the metal seed layer 120 and the insulating substrate 110. The protective layer 130 can be easily separated from the metal seed layer 120 and the metal seed layer 120 can be removed from the insulating substrate 110 Can be prevented from being separated.

상기 금속층 형성단계(S160)에서는 전해 도금 공정을 통해 상기 금속 시드층(120)과 전도층(150)의 표면에 구리(Cu)와 같은 재질의 금속층(160)을 형성한다.In the metal layer forming step S160, a metal layer 160 made of copper or the like is formed on the surfaces of the metal seed layer 120 and the conductive layer 150 through an electrolytic plating process.

한편, 상기 금속층 형성단계(S160) 이후에는, 포토리소그래피 공정을 통해 상기 금속층(160)과 금속 시드층(120)을 패터닝하여 절연기재(110)의 양면에 회로패턴을 형성할 수 있다.After the metal layer forming step S160, the metal layer 160 and the metal seed layer 120 may be patterned through a photolithography process to form a circuit pattern on both sides of the insulating substrate 110.

다음으로 본 발명의 제2실시예에 따른 인쇄회로기판 제조방법에 대하여 설명한다.Next, a method of manufacturing a printed circuit board according to a second embodiment of the present invention will be described.

도 4는 본 발명의 제2실시예에 따른 인쇄회로기판 제조방법의 공정흐름을 개략적으로 도시한 것이다.4 schematically shows a process flow of a method of manufacturing a printed circuit board according to a second embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 제2실시예에 따른 인쇄회로기판 제조방법은 금속 시드층 형성단계(S110)와, 보호층 형성단계(S120)와, 쓰루홀 형성단계(S130)와, 전도층 형성단계(S140')와, 보호층 박리단계(S150) 및 금속층 형성단계(S160)를 포함하며, 상기 전도층 형성단계(S140')를 제외한 나머지 단계는 제1실시예와 동일하므로, 동일 단계에 대한 구체적인 설명은 생략한다.4, a method of fabricating a printed circuit board according to a second embodiment of the present invention includes a metal seed layer forming step S110, a protective layer forming step S120, a through hole forming step S130, , A conductive layer forming step S140 ', a protective layer peeling step S150 and a metal layer forming step S160, and the remaining steps except for the conductive layer forming step S140' are the same as those of the first embodiment , A detailed description of the same step will be omitted.

상기 전도층 형성단계(S140')에서는 쓰루홀(140)의 내벽면에 상부의 금속 시드층(120)과 하부의 금속 시드층(120)을 전기적으로 연결하는 전도층(150')을 형성한다.In the conductive layer forming step S140 ', a conductive layer 150' for electrically connecting the upper metal seed layer 120 and the lower metal seed layer 120 is formed on the inner wall surface of the through hole 140 .

구체적으로, 상기 전도층 형성단계(S140')에서는 액상의 전도성 물질을 쓰루홀(140)의 내벽에 도포하는 단계와, 도포된 액상의 전도성 물질을 건조시키는 열처리 단계를 포함할 수 있다. Specifically, the conductive layer forming step S140 'may include applying a liquid conductive material to the inner wall of the through hole 140, and a heat treatment step of drying the applied conductive material.

상기 쓰루홀(140)의 내벽면에 액상의 전도성 물질을 도포하기 위한 공정으로는, 쓰루홀(140)의 내벽면에 전도성 잉크와 같은 액상의 전도성 물질을 스프레이 코팅(spray coating)하거나, 딥핑조 내에 수용된 액상의 전도성 물질에 절연기재(110)을 담그는 딥핑(dipping) 공정이 이용될 수 있으며, 블랙홀, 스크린인쇄 등의 공정 등이 이용될 수 있다. Examples of the process for applying the liquid conductive material to the inner wall surface of the through hole 140 include spray coating a liquid conductive material such as conductive ink on the inner wall surface of the through hole 140, A dipping process in which the insulating substrate 110 is immersed in a liquid conductive material accommodated in the substrate 110 can be used, and a process such as a black hole, a screen printing, or the like can be used.

이어, 액상의 전도성 물질을 쓰루홀(140)의 내벽면에 도포한 상태에서 열처리하여 건조시키면, 상기 액상의 전도성 물질이 건조 및 수축하면서 쓰루홀(140)의 내벽면에서 상부 금속 시드층(120)과 하부 금속 시드층(120)을 전기적으로 연결하는 전도층(150')을 형성하게 된다.Then, when the liquid conductive material is coated on the inner wall surface of the through hole 140 and dried, the conductive material of the liquid is dried and shrunk to form an upper metal seed layer 120 ) And the lower metal seed layer 120 are formed on the conductive layer 150 '.

한편, 상기 전도층 형성단계(S140')에서는, 금속 시드층(120)이 보호층(130)으로 덮인 상태에서 수행되는 것이므로, 액상의 전도성 물질이 쓰루홀(140)의 인접 영역에서 보호층(130) 상에도 도포되며, 보호층(130) 상에 도포된 액상의 전도성 물질은 절연기재(110)의 두께 방향으로 소정의 두께를 갖는 전도층(150')을 형성하게 된다. 다만, 이러한 보호층(130) 상에 형성된 전도층(150')은 보호층 박리단계(S150)에서 보호층(130)과 함께 제거되므로, 전도층(150)이 쓰루홀(140)의 주변영역에서 절연기재(110)의 두께 방향으로 형성되는 것을 방지할 수 있다.In the conductive layer forming step S140 ', since the metal seed layer 120 is covered with the protective layer 130, the liquid conductive material may be removed from the adjacent region of the through hole 140 130, and the liquid conductive material coated on the protective layer 130 forms a conductive layer 150 'having a predetermined thickness in the thickness direction of the insulating substrate 110. However, since the conductive layer 150 'formed on the protective layer 130 is removed together with the protective layer 130 in the protective layer separation step S150, the conductive layer 150 may be removed from the peripheral region of the through hole 140 In the thickness direction of the insulating substrate 110, as shown in Fig.

따라서, 보호층 박리단계(S150)를 통해 보호층(130)을 제거한 다음, 금속층 형성단계(S160)를 통해 금속 시드층(120) 상에 금속층(160)을 형성하는 경우, 금속 시드층(120) 상에는 전도층(150)이 존재하지 않으므로, 종래와 같이 금속층(160)에 단차가 발생하는 것을 방지할 수 있다.When the metal layer 160 is formed on the metal seed layer 120 through the metal layer formation step S160 after removing the protective layer 130 through the protective layer separation step S150, Since the conductive layer 150 is not present on the metal layer 160, steps can be prevented from being generated in the metal layer 160 as in the conventional art.

본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.The scope of the present invention is not limited to the above-described embodiments, but may be embodied in various forms of embodiments within the scope of the appended claims. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the appended claims.

110:절연기재, 120:금속 시드층, 130:보호층,
140:쓰루홀, 150,150':전도층, 160:금속층110: insulating substrate, 120: metal seed layer, 130: protective layer,
140: Through hole, 150,150 ': Conductive layer, 160: Metal layer

Claims (5)

절연기재의 양면에 금속 시드층을 형성하는 단계;
상기 금속 시드층 상에 보호층을 형성하는 단계;
상기 보호층과 금속 시드층 및 절연기재를 천공하여 쓰루홀을 형성하는 단계;
상기 절연기재의 양면에 각각 형성된 금속 시드층이 전기적으로 연결되도록 상기 쓰루홀의 내벽면에 전도층을 형성하는 단계;
상기 보호층을 제거하는 단계; 및
상기 금속 시드층과 전도층의 표면에 금속층을 형성하는 단계;를 포함하는 인쇄회로기판 제조방법.Forming a metal seed layer on both sides of the insulating substrate;
Forming a protective layer on the metal seed layer;
Forming a through hole by perforating the protective layer, the metal seed layer, and the insulating substrate;
Forming a conductive layer on the inner wall surface of the through hole so that the metal seed layer formed on both surfaces of the insulating substrate is electrically connected;
Removing the protective layer; And
And forming a metal layer on the surface of the metal seed layer and the conductive layer. 제 1항에 있어서,
상기 전도층 형성단계는, 무전해 도금 공정을 통해 상기 쓰루홀의 내벽면과 보호층의 노출표면에 전도층을 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.The method according to claim 1,
Wherein the conductive layer forming step forms a conductive layer on the inner wall surface of the through hole and the exposed surface of the protective layer through an electroless plating process. 제 1항에 있어서,
상기 전도층 형성단계는, 상기 쓰루홀의 내벽면에 전도성 물질을 코팅하여 전도층을 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.The method according to claim 1,
Wherein the conductive layer forming step forms a conductive layer by coating an inner wall surface of the through hole with a conductive material. 제 1항에 있어서,
상기 전도층 형성단계는, 상기 쓰루홀의 내부에 액상의 전도성 물질을 충진하는 단계와, 상기 쓰루홀 내부에 충진된 액상의 전도성 물질이 수축하여 상기 쓰루홀의 내벽면을 따라 전도층을 형성하도록 열처리하는 단계를 포함하는 것을 특징으로 하는 것을 특징으로 하는 인쇄회로기판 제조방법.The method according to claim 1,
The conductive layer forming step may include the steps of filling a liquid conductive material in the through hole and heat treating the conductive material filled in the through hole to shrink and form a conductive layer along the inner wall surface of the through hole The method comprising the steps of: (a) forming a printed circuit board on a printed circuit board; 제 1항에 있어서,
상기 금속층을 형성하는 단계는 전해 도금 공정을 통해 금속층을 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.The method according to claim 1,
Wherein the forming of the metal layer comprises forming a metal layer through an electrolytic plating process.
KR1020170094698A 2017-07-26 2017-07-26 Method of manufacturing printed circuit board KR101957242B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170094698A KR101957242B1 (en) 2017-07-26 2017-07-26 Method of manufacturing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170094698A KR101957242B1 (en) 2017-07-26 2017-07-26 Method of manufacturing printed circuit board

Publications (2)

Publication Number Publication Date
KR20190012300A true KR20190012300A (en) 2019-02-11
KR101957242B1 KR101957242B1 (en) 2019-06-20

Family

ID=65369582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170094698A KR101957242B1 (en) 2017-07-26 2017-07-26 Method of manufacturing printed circuit board

Country Status (1)

Country Link
KR (1) KR101957242B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003183876A (en) * 2001-12-19 2003-07-03 Mitsui High Tec Inc Method for manufacturing substrate
KR20070044028A (en) * 2004-08-23 2007-04-26 스미토모덴키고교가부시키가이샤 Method for producing porous resin substrate having hole bored therethrough and porous resin substrate provided with hole having inner wall surface imparted with electroconductivity
KR20090085406A (en) 2008-02-04 2009-08-07 삼성테크윈 주식회사 Multi-layer board and manufacturing method thereof
KR20150084724A (en) * 2013-05-08 2015-07-22 주식회사 잉크테크 Method for making printed circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003183876A (en) * 2001-12-19 2003-07-03 Mitsui High Tec Inc Method for manufacturing substrate
KR20070044028A (en) * 2004-08-23 2007-04-26 스미토모덴키고교가부시키가이샤 Method for producing porous resin substrate having hole bored therethrough and porous resin substrate provided with hole having inner wall surface imparted with electroconductivity
KR20090085406A (en) 2008-02-04 2009-08-07 삼성테크윈 주식회사 Multi-layer board and manufacturing method thereof
KR20150084724A (en) * 2013-05-08 2015-07-22 주식회사 잉크테크 Method for making printed circuit board

Also Published As

Publication number Publication date
KR101957242B1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
US9439282B2 (en) Method for manufacturing printed circuit board
US9472426B2 (en) Packaging substrate and method for manufacturing same
US20090014411A1 (en) Fabricating method for multilayer printed circuit board
US8604346B2 (en) Flex-rigid wiring board and method for manufacturing the same
US9859221B2 (en) Multilayer wiring board with built-in electronic component
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
KR101896555B1 (en) Printed circuit board and manufacturing method for printed circuit board
US9661759B2 (en) Printed circuit board and method of manufacturing the same
US8674232B2 (en) Device-embedded flexible printed circuit board and manufacturing method thereof
KR101669534B1 (en) Circuit board with bumps and method of manufacturing the same
KR101957242B1 (en) Method of manufacturing printed circuit board
KR101596098B1 (en) The manufacturing method of printed circuit board
US20080040920A1 (en) Printed wiring board having multiple instersitial resistors of different electrical resistance values and method of making the same
CN106332444B (en) Circuit board and manufacturing method thereof
CN110876239B (en) Circuit board and manufacturing method thereof
US20080160334A1 (en) Circuit substrate and surface treatment process thereof
KR101222828B1 (en) Method of manufacturing coreless substrate
JP2011222962A (en) Print circuit board and method of manufacturing the same
TWI420992B (en) Method for manufacturing printed circuit board
KR100787385B1 (en) Method of electrolytic gold plating for printed circuit board without lead
US20120160556A1 (en) Circuit board and method of manufacturing the same
KR101154352B1 (en) Imbeded printed circuit board member and manufacturing method the same and imbeded printed circuit board using the same
KR20150136914A (en) Manufacturing method of printed circuit board
JP2006156576A (en) Method of manufacturing rigid flex multilayer printed wiring board
KR101156776B1 (en) A method of manufacturing a printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant