KR20190009215A - 전계 발광 표시 장치 - Google Patents

전계 발광 표시 장치 Download PDF

Info

Publication number
KR20190009215A
KR20190009215A KR1020170091205A KR20170091205A KR20190009215A KR 20190009215 A KR20190009215 A KR 20190009215A KR 1020170091205 A KR1020170091205 A KR 1020170091205A KR 20170091205 A KR20170091205 A KR 20170091205A KR 20190009215 A KR20190009215 A KR 20190009215A
Authority
KR
South Korea
Prior art keywords
gate
line
pixel block
sensing
switch tft
Prior art date
Application number
KR1020170091205A
Other languages
English (en)
Other versions
KR102328985B1 (ko
Inventor
배나영
홍성진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170091205A priority Critical patent/KR102328985B1/ko
Publication of KR20190009215A publication Critical patent/KR20190009215A/ko
Application granted granted Critical
Publication of KR102328985B1 publication Critical patent/KR102328985B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3211—
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

전계 발광 표시장치는 다수의 픽셀들이 배치된 표시패널을 구비한다. 여기서, 상기 픽셀들 각각은, 발광 소자; 상기 발광 소자의 전류를 게이트-소스간 전압으로 조절하는 구동 소자; 상기 구동 소자의 게이트전극과 데이터라인 간의 전류 흐름을 온/오프 시키는 제1 스위치 TFT; 및 상기 구동 소자의 소스전극과 센싱라인 간의 전류 흐름을 온/오프 시키는 제2 스위치 TFT를 포함한다. 상기 픽셀들을 각각 포함하며 서로 이웃한 제1 및 제2 픽셀 블록 라인들은 1개의 게이트라인을 공유하고, 상기 제1 픽셀 블록 라인에 배치된 상기 제1 스위치 TFT의 게이트전극과 상기 제2 픽셀 블록 라인에 배치된 상기 제2 스위치 TFT의 게이트전극은 상기 1개의 게이트라인에 접속된다.

Description

전계 발광 표시 장치 {Electroluminescent Display Device}
본 발명은 전계 발광 표시 장치에 관한 것이다.
전계 발광 표시장치는 발광층의 재료에 따라 무기발광 표시장치와 유기발광 표시장치로 대별된다. 이 중에서, 액티브 매트릭스 타입(active matrix type)의 유기발광 표시장치는 스스로 발광하는, 대표적인 전계 발광 다이오드인, 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층을 포함한다. 유기발광 표시장치는 OLED와 구동 TFT(Thin Film Transistor)를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 픽셀들에서 구현되는 영상의 휘도를 조절한다. 구동 TFT는 자신의 게이트전극과 소스전극 사이에 걸리는 전압(이하, "게이트-소스 간 전압"이라 함)에 따라 OLED에 흐르는 구동 전류를 제어한다. 구동 전류에 따라 OLED의 발광량과 휘도가 결정된다.
일반적으로 구동 TFT가 포화 영역에서 동작할 때, 구동 TFT의 드레인-소스 사이에 흐르는 구동 전류(Ids)는 아래와 같이 표현된다.
Ids = 1/2*(u*C*W/L)*(Vgs-Vth)2
여기서, u는 전자 이동도를, C는 게이트 절연막의 정전 용량을, W 는 구동 TFT의 채널 폭을, 그리고 L은 구동 TFT의 채널 길이를 각각 나타낸다. 그리고, Vgs는 구동 TFT의 게이트-소스 간 전압을 나타내고, Vth는 구동 TFT의 문턱전압(또는 임계전압)을 나타낸다. 픽셀 구조에 따라서, 구동 TFT의 게이트-소스 간 전압(Vgs)이 데이터전압과 기준전압 간의 차 전압이 될 수 있다. 데이터전압은 영상 데이터의 계조에 대응되는 아날로그 전압이고 기준전압은 고정된 전압이므로, 데이터전압에 따라 구동 TFT의 게이트-소스 간 전압(Vgs)이 프로그래밍(또는 설정)된다. 프로그래밍된 게이트-소스 간 전압(Vgs)에 따라 구동 전류(Ids)가 결정된다.
구동 TFT의 문턱 전압(Vth), 구동 TFT의 전자 이동도(u), 및 OLED의 동작점 전압 등과 같은 픽셀의 전기적 특성은 구동 전류(Ids)를 결정하는 팩터(factor)가 되므로 모든 픽셀들에서 동일해야 한다. 하지만, 공정 편차, 경시 변화 등 다양한 원인에 의해 픽셀들 간에 전기적 특성이 달라질 수 있다. 이러한 픽셀의 전기적 특성 편차는 화질 저하와 수명 단축을 초래한다.
픽셀의 전기적 특성 편차를 보상하기 위해 내부 보상 방법과 외부 보상 방법이 적용될 수 있다. 내부 보상 방법은 구동 TFT의 전기적 특성에 따라 변하는 구동 TFT의 게이트-소스 간 전압을 이용하여 픽셀들 간 픽셀의 전기적 특성 편차를 실시간 자동으로 보상한다. 외부 보상 방법은 구동 TFT 또는 OLED의 전기적 특성에 따라 변하는 픽셀의 전압을 센싱하고, 센싱된 전압을 바탕으로 외부 회로에서 입력 영상의 데이터를 변조함으로써 픽셀들 간 전기적 특성 편차를 보상한다.
이렇게 픽셀의 전기적 특성 편차를 보상하기 위해서는 각 픽셀 내에 적어도 2개 이상의 스위치 TFT들이 더 필요하다. 이 스위치 TFT들은 게이트라인들을 통해 게이트 구동회로에 접속되며, 게이트 구동회로에서 출력되는 게이트 신호들에 의해 동작된다. 각 픽셀 내의 스위치 TFT들은 독립적으로 제어되어야 하므로, 일 픽셀 구동을 위해서는 적어도 2개 이상의 게이트라인들이 필요하여 픽셀 어레이 및 게이트 구동회로의 구성이 복잡해진다.
따라서, 본 발명의 목적은 전기적 특성 편차가 보상되도록 픽셀을 구성하되, 픽셀 어레이 및 게이트 구동회로의 구성을 간소화할 수 있도록 한 전계 발광 표시장치를 제공하는 데 있다.
본 발명의 전계 발광 표시장치는 다수의 픽셀들이 배치된 표시패널을 구비한다. 여기서, 상기 픽셀들 각각은, 발광 소자; 상기 발광 소자의 전류를 게이트-소스간 전압으로 조절하는 구동 소자; 상기 구동 소자의 게이트전극과 데이터라인 간의 전류 흐름을 온/오프 시키는 제1 스위치 TFT; 및 상기 구동 소자의 소스전극과 센싱라인 간의 전류 흐름을 온/오프 시키는 제2 스위치 TFT를 포함한다. 상기 픽셀들을 각각 포함하며 서로 이웃한 제1 및 제2 픽셀 블록 라인들은 1개의 게이트라인을 공유하고, 상기 제1 픽셀 블록 라인에 배치된 상기 제1 스위치 TFT의 게이트전극과 상기 제2 픽셀 블록 라인에 배치된 상기 제2 스위치 TFT의 게이트전극은 상기 1개의 게이트라인에 접속된다.
본 발명은 픽셀들을 각각 포함하며 서로 이웃한 제1 및 제2 픽셀 블록 라인들이 1개의 게이트라인을 공유하도록 설계된다. 이를 통해 본 발명은 전기적 특성 편차가 보상되도록 픽셀을 구성하되, 픽셀 어레이 및 게이트 구동회로의 구성을 간소화할 수 있다.
본 발명은 픽셀 어레이 구성을 간소화하여 공정의 편의성, 개구율 증대, 및 수율 향상을 도모할 수 있고, 게이트 구동회로의 구성을 간소화하여 협 베젤(Narrow Bezel) 기술을 용이하게 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전계 발광 표시장치를 나타내는 블록도이다.
도 2는 센싱 회로의 일 예를 보여 주는 회로도이다.
도 3은 픽셀의 구동 특성 센싱 결과를 이용한 외부 보상 방법의 일 예를 보여 주는 흐름도이다.
도 4a는 기준 커브를 도출하는 예를 보여 주는 도면이다.
도 4b는 표시패널의 평균 I-V 곡선과 보상 대상 픽셀의 I-V 곡선을 보여주는 도면이다.
도 4c는 표시패널의 평균 I-V 곡선과 보상 대상 픽셀의 I-V 곡선과 보상 완료된 픽셀의 I-V 곡선을 보여주는 도면이다.
도 5는 데이터 구동회로와 픽셀의 일 접속 예를 보여주는 도면이다.
도 6은 본 발명의 일 실시예에 따른 픽셀 어레이와 게이트 구동회로를 보여주는 도면이다.
도 7은 본 발명의 다른 실시예에 따른 픽셀 어레이와 게이트 구동회로를 보여주는 도면이다.
도 8 및 도 9는 화상 표시 모드에서 픽셀과 구동회로의 동작을 설명하기 위한 신호 파형도이다.
도 10은 일 센싱 모드에서 픽셀과 구동회로의 동작을 설명하기 위한 신호 파형도이다.
도 11a 내지 도 11c는 도 10의 각 동작 구간에 대응되는 픽셀 및 구동회로의 등가회로도이다.
도 12는 다른 센싱 모드에서 픽셀과 구동회로의 동작을 설명하기 위한 신호 파형도이다.
도 13은 또 다른 센싱 모드에서 픽셀과 구동회로의 동작을 설명하기 위한 신호 파형도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다.
본 발명의 여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수 있다.
본 발명에서 표시패널의 기판 상에 형성되는 픽셀 회로와 게이트 구동부는 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT로 구현될 수 있다. TFT는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. TFT 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 TFT (NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 TFT에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 TFT(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다.
이하에서, 게이트 온 전압(Gate On Voltage)은 TFT가 턴-온(turn-on)될 수 있는 게이트 신호의 전압이다. 게이트 오프 전압(Gate Off Voltage)은 TFT가 턴-오프(turn-off)될 수 있는 전압이다. NMOS에서 게이트 온 전압은 게이트 하이 전압 이고, 게이트 오프 전압은 게이트 로우 전압이다. PMOS에서 게이트 온 전압은 게이트 로우 전압이고, 게이트 오프 전압은 게이트 하이 전압이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 전계 발광 표시장치는 유기발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다. 하지만, 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기발광 표시장치에 적용될 수 있음에 주의하여야 한다.
도 1은 본 발명의 일 실시예에 따른 전계 발광 표시장치를 나타내는 블록도이다. 도 2는 센싱 회로의 일 예를 보여 주는 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 전계 발광 표시장치는 표시패널(10), 드라이브 IC(Integrated Circuit)(20), 호스트 시스템(100), 메모리(30) 등을 구비한다.
표시패널(10)에서 입력 영상을 재현하는 화면은 신호 배선들에 연결된 복수의 픽셀들(pixel)(P)을 포함한다. 픽셀들(P) 각각은 컬러 구현을 위하여, 적색(R), 녹색(G), 및 청색(B) 서브 픽셀(sub-pixel)을 포함할 수 있다. 픽셀들 각각은 RGB 서브 픽셀들 이외에 백색(White, W) 서브 픽셀(sub-pixel)을 더 포함할 수 있다. 서브 픽셀들 각각은 도 5와 같은 픽셀 회로를 이용하여 픽셀의 전기적 특성 변화를 보상할 수 있다.
신호 배선들은 픽셀들(P)에 아날로그 데이터전압(Vdata)을 공급하는 데이터라인들(11) 및 픽셀들(P)에 게이트 신호를 공급하는 게이트라인들(12)을 포함할 수 있다. 게이트 신호는 픽셀 회로의 구성에 따라 두 개 이상의 신호를 포함할 수 있다. 신호 배선들은 픽셀들(P)의 전기적 특성을 센싱하는 데 이용되는 센싱 라인들(13)을 더 포함할 수 있다.
표시패널(10)의 픽셀들(P)은 매트릭스 형태로 배치되어 픽셀 어레이(Pixel array)를 구성한다. 각 픽셀(P)은 데이터라인들(11) 중 어느 하나에, 센싱 라인들(13) 중 어느 하나에, 그리고 게이트라인들(12) 중 두개에 연결될 수 있다. 각 픽셀(P)은 전원생성부로부터 고전위 구동 전압과 저전위 구동 전압을 공급받도록 구성된다.
픽셀 어레이는 다수의 픽셀 블록 라인들(도 6 및 도 7의 HL)을 포함한다. 픽셀 블록 라인들 각각은 수평으로 이웃한 다수의 픽셀들로 이루어진다. 픽셀 어레이의 구성이 간소화되도록 서로 이웃한 제1 및 제2 픽셀 블록 라인들은 1개의 게이트라인(12)을 공유할 수 있다.
픽셀 어레이는 게이트라인들(12)을 통해 게이트 구동회로(15)에 연결되고, 데이터라인들(11) 및 센싱 라인들(13)을 통해 데이터 구동회로(25)에 연결된다. 일 픽셀 블록 라인들에 배치된 픽셀들(P)을 구동시키는데 2개의 게이트라인들(12)이 필요한 경우, 서로 이웃한 2개의 픽셀 블록 라인들이 게이트라인(12)을 공유하도록 설계하면, 게이트라인의 개수가 절반으로 절감되는 효과가 있다. 게이트라인(12)의 개수가 절반으로 절감되면, 게이트라인(12)에 연결되는 게이트 구동회로(15)의 회로 구성도 절반으로 줄어든다.
게이트 구동회로(15)는 게이트신호를 생성하여 게이트라인(12)에 공급한다. 게이트 구동회로(15)는 입력 영상을 표시하기 위한 화상 표시 모드에서, 픽셀 블록 라인들의 각 게이트라인(12)에 게이트신호를 순차적으로 공급할 수 있다. 이러한 화상 표시 모드에서, 서로 이웃한 게이트신호들은 온 레벨 구간의 길이가 동일하고, 온 레벨 구간의 위상이 다를 수 있다. 한편, 게이트 구동회로(15)는 특정 픽셀 블록 라인을 대상으로 픽셀(P)의 전기적 특성을 센싱하기 위한 센싱 모드에서, 특정 픽셀 블록 라인에 연결된 2개의 게이트라인들에 제1 및 제2 게이트신호를 각각 공급할 수 있다. 이러한 센싱 모드에서, 상기 제1 및 제2 게이트신호는 온 레벨 구간의 길이 및 개수 중 적어도 어느 하나가 서로 다를 수 있다. 게이트 구동회로(15)는 표시패널(10)에 내장될 수 있다.
드라이브 IC(20)는 타이밍 제어부(21), 데이터 구동회로(25), 보상부(26), 및 보상 메모리(27)을 구비할 수 있다.
데이터 구동회로(25)는 데이터전압 생성부(23)를 포함하여 데이터전압(Vdata)을 생성하고, 그 데이터전압(Vdata)을 제1 채널(미도시)을 통해 데이터라인들(11)에 공급한다. 데이터 구동회로(25)는 제2 채널(미도시)을 통해 센싱 라인들(13)에 연결된 센싱부(22)를 포함하여 픽셀들(P)에 기준 전압을 공급하거나 또는, 픽셀들(P)의 전기적 특성 변화를 센싱하여, 그 센싱 결과를 메모리(30)에 저장할 수 있다.
보상부(26)는 메모리(30)에 저장된 픽셀들(P)의 보상값으로 입력 영상 데이터를 변조한다. 이때, 픽셀들(P)의 보상값은 보상 메모리(27)에 로딩된 후에 보상부(26)에 공급될 수 있다. 보상부(26)는 보정된 영상 데이터(V-DATA)를 데이터전압 생성부(23)에 공급한다. 그러면, 데이터전압 생성부(23)는 보정 영상 데이터(V-DATA)에 대응되는 데이터전압(Vdata)을 생성할 수 있다.
타이밍 제어부(21)는 게이트 구동회로(15), 데이터 구동회로(25), 보상부(26), 및 보상 메모리(27)의 동작을 제어한다.
타이밍 제어부(21)는 호스트 시스템(100)으로부터 입력되는 타이밍 신호들, 예컨대 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등을 바탕으로 게이트 구동회로(15)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와, 데이터 구동회로(25)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 생성할 수 있다.
데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함할 수 있으나 이에 한정되지 않는다. 소스 스타트 펄스는 데이터전압 생성부(23)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호는 데이터전압 생성부(23)의 출력 타이밍을 제어한다.
게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 시프트 클럭(Gate Shift Clock) 등을 포함할 수 있으나, 이에 한정되지 않는다. 게이트 스타트 펄스는 첫 번째 출력을 생성하는 스테이지에 인가되어 그 스테이지의 동작을 활성화한다. 게이트 시프트 클럭은 스테이지들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스를 시프트시키기 위한 클럭신호이다.
제품 출하 전 또는 제품 구동 중 픽셀의 전기적 특성 편차를 측정하기 위한 센싱 모드에서, 데이터전압 생성부(23)는 도시하지 않은 계조-휘도 측정 시스템으로부터 수신된 테스트 데이터를 변환하여 센싱용 데이터전압을 생성하고, 그 센싱용 데이터 전압을 데이터라인들(11)을 통해 표시패널(10)의 센싱 대상 픽셀들(P)에 공급한다. 계조-휘도 측정 시스템은 픽셀들 각각의 전기적 특성을 센싱하고 그 센싱 결과를 바탕으로 픽셀들 간의 전기적 특성 편차를 보상하는 픽셀의 보상값을 도출하고, 이 픽셀의 보상값을 메모리(30)에 저장하거나 또는 기 저장된 값을 갱신(update)한다. 메모리(30)는 플래시 메모리(flash memory)일 수 있으나 이에 한정되지 않는다.
센싱 모드에 사용되는 계조-휘도 측정 시스템은 센싱 모드 동작 시 메모리(30)와 전기적으로 연결될 수 있다.
화상 표시 모드에서, 전계 발광 표시장치에 전원이 인가되면 메모리(30)로부터의 보상값이 드라이브 IC(20)의 내부 보상 메모리(27)로 로딩된다. 드라이브 IC(20)의 보상 메모리(27)는 DDR SDRAM(Double Date Rate Synchronous Dynamic RAM) 또는 SRAM일 수 있으나 이에 한정되지 않는다.
센싱부(22)는 제품 출하전 에이징 공정에서 픽셀들 각각의 전기적 특성을 센싱하여 계조-휘도 측정 시스템으로 전송하도록 구성될 수 있다. 한편, 센싱부(22)는 제품 출하 후 센싱 모드에서 픽셀의 전기적 특성을 센싱하여 보상값을 실시간 업데이트(update)할 수도 있다.
센싱부(22)는 도 2에 도시된 바와 같이 샘플 앤 홀드 회로(SH)와 아날로그-디지털 컨버터(Analog to Digital Convertor, 이하 "ADC"라 함), 및 제1 및 제2 스위치(SW1, SW2)를 포함한다. 센싱부(22)는 센싱 라인(13)에 연결된 커패시터에 저장된 구동 TFT의 소스 전압을 샘플링하여 OLED(발광 소자) 또는 구동 TFT(구동 소자)의 전기적 특성을 센싱할 수 있다. 제1 스위치(SW1)는 기준 전압(Vref)을 센싱 라인(13)에 공급한다. 제2 스위치(SW2)는 아날로그 센싱 전압(Vsen)의 샘플링 타이밍에 턴-온 된다. ADC는 샘플 앤 홀드 회로(SH)에서 샘플링된 아날로그 센싱값들(Vsen)을 디지털 센싱 데이터(S-DATA)로 변환한다. 센싱부(22)는 도 2에 한정되지 않는다. 예컨대, 센싱부(22)는 공지된 전압 센싱 회로 또는 전류 센싱 회로로 구현될 수 있다.
호스트 시스템(100)은 텔레비전(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 시스템, 웨어러블 시스템, 가상 현실 시스템(virtual reality system, VR) 중 어느 하나일 수 있다. 도 1의 예는 모바일 시스템 구성을 예시한 것이다. 호스트 시스템(100)에 따라 표시패널의 구동 회로 구성이 달라질 수 있다. 호스트 시스템(100)은 모바일 시스템, 웨어러블 시스템, 가상 현실 시스템 등에서 어플리케이션 프로세서(Application Processor)로 구현될 수 있다.
도 3은 픽셀의 구동 특성 센싱 결과를 이용한 외부 보상 방법의 일 예를 보여 주는 흐름도이다. 도 4a는 기준 커브를 도출하는 예를 보여 주는 도면이다. 도 4b는 표시패널의 평균 I-V 곡선과 보상 대상 픽셀의 I-V 곡선을 보여주는 도면이다. 도 4c는 표시패널의 평균 I-V 곡선과 보상 대상 픽셀의 I-V 곡선과 보상 완료된 픽셀의 I-V 곡선을 보여주는 도면이다.
도 3 내지 도 4c를 결부하여 외부 보상 방법에 따라 픽셀의 전기적 특성 편차를 보상하기 위한 보상값 산출 알고리즘에 대하여 설명하기로 한다. 도 4a 내지 도 4c에서 횡축은 전압(V)이고, 종축은 전류(I)이다.
도 3 및 도 4a를 참조하면, 미리 설정된 계조(A~G)에 대하여 픽셀의 전기적 특성을 센싱한 후에, 최소자승법[最小自乘法, least square method]을 바탕으로 평균 I-V 곡선을 수학식 1과 같이 도출한다(S1). 단 본 발명에서 개시하는 최소자승법은 일 예시일 뿐이며, 본 발명은 최소자승법에 제한되지 않으며, 대안적인 회귀분석[回歸分析, regression analysis], 다항식근사[多項式近似, polynomial approximation] 등을 적용하는 것도 가능하다,
Figure pat00001
예시적인, 수학식 1에서, "a"는 구동 TFT의 전자 이동도이고, "b"는 구동 TFT의 문턱전압이며, "c"는 구동 TFT의 물리적 특성치를 나타낸다.
도 3 및 도 4b를 참조하면, 저계조(X)와 고계조(Y) 2 포인트에서 측정된 전류(I1, I2)와 데이터 전압(Vdata1,Vdata2))의 계조를 기준으로 아래의 수학식 2와 같이 센싱 대상 픽셀(P)의 파라미터값인 a'값, 및 b'값을 계산한다(S2).
Figure pat00002
Figure pat00003
예시적인, 수학식 2에서, 2차 방정식을 이용하여 기 센싱 픽셀(P)의 파라미터값인 a'값, 및 b'값을 산출할 수 있다.
도 3 및 도 4c와 같이 센싱 대상 픽셀(P)의 I-V 곡선이 전체 픽셀들(P)의 평균 I-V 곡선에 일치되도록 하기 위한 옵셋(Offset)과 게인(Gain) 등의 픽셀 보상값을 계산한다 (S3). 옵셋(Offset)과 게인(Gain)은 수학식 3과 같다. 예시적인, 수학식 3에서, "Vcomp"는 보상 전압이다. 옵셋(Offset)
Figure pat00004
은 구동 TFT의 문턱 전압 편차를 보상하기 위한 보상값이다. 게인(Gain)
Figure pat00005
은 구동 TFT의 이동도 편차를 보상하기 위한 보상값이다.
Figure pat00006
보상부(26)는 입력 영상의 데이터에 보상값을 적용하여 픽셀들(P)의 전기적 특성 편차를 보상한다(S4).
도 5는 데이터 구동회로와 픽셀의 일 접속 예를 보여주는 도면이다.
도 5를 참조하면, 본 발명의 일 픽셀(P)은 OLED, 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1), 제2 스위치 TFT(ST2)를 구비할 수 있다. 일 픽셀(P)은 2개의 게이트신호들(SCAN(n), SEN(n))에 따라 구동될 수 있다.
TFT들(DT,ST1,ST2)은 n 타입 MOSFET로 구현될 수 있으나, 이에 한정되지 않는다. TFT들(DT,ST1,ST2)은 p 타입 MOSFET로 구현될 수도 있다. TFT들(DT,ST1,ST2)의 반도체층은 아몰포스 실리콘, 폴리 실리콘, 산화물 중 적어도 어느 하나로 구현될 수 있다. 특히, 제1 스위치 TFT(ST1)를 산화물 트랜지스터로 구현하면 저속 구동시 유리하다. 구체적으로 설명하면, 산화물 트랜지스터는 오프 전류(Off current)가 낮은 산화물 반도체를 포함한 NMOS(이하, "Oxide NMOS"라 함)로 구현될 수 있다. 오프 전류는 TFT의 오프 상태에서 TFT의 드레인과 소스 사이에 흐르는 누설 전류이다. 오프 전류가 낮은 TFT 소자는 오프 상태가 길더라도 누설 전류가 없기 때문에 픽셀들을 저속 구동할 때 픽셀들의 휘도 변화를 최소화할 수 있다.
OLED는 발광 소자이다. OLED는 소스 노드(N2)에 접속된 애노드전극과, 저전위 구동전압(EVSS)의 입력단에 접속된 캐소드전극과, 애노드전극과 캐소드전극 사이에 위치하는 유기화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 전원전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. 애노드전극과 캐소드전극, 그들 간에 존재하는 다수의 절연막들에 의해 OLED에는 기생 커패시터(Coled)가 생성될 수 있다.
구동 TFT(DT)는 발광 소자의 전류를 게이트-소스간 전압(Vgs)으로 조절하는 구동 소자이다. 구동 TFT(DT)는 게이트-소스 간의 전압(Vgs)에 따라 OLED에 입력되는 전류량을 제어한다. 구동 TFT(DT)는 게이트 노드(N1)에 접속된 게이트전극, 고전위 구동전압(EVDD)의 입력단에 접속된 드레인전극, 및 소스 노드(N2)에 접속된 소스전극을 구비한다. 스토리지 커패시터(Cst)는 게이트 노드(N1)와 소스 노드(N2) 사이에 접속된다.
제1 스위치 TFT(ST1)는 제1 게이트신호(SCAN(n))에 따라 구동 소자(DT)의 게이트전극과 데이터라인(11) 간의 전류 흐름을 온/오프 시킨다. 제1 스위치 TFT(ST1)는 제1 게이트라인(12A)에 접속된 게이트전극, 데이터라인(11)에 접속된 드레인전극, 및 게이트 노드(N1)에 접속된 소스전극을 구비한다. 제1 게이트라인(12A)은 서로 이웃한 2개의 픽셀 블록 라인들에서 서로 공유될 수 있다.
제2 스위치 TFT(ST2)는 제2 게이트신호(SEN(n))에 따라 구동 소자(DT)의 소스전극과 센싱라인(13) 간의 전류 흐름을 온/오프 시킨다. 제2 스위치 TFT(ST2)는 제2 게이트라인(12B)에 접속된 게이트전극, 소스 노드(N2)에 접속된 드레인전극, 및 센싱라인(13)에 접속된 소스전극을 구비한다. 제2 게이트라인(12B)은 서로 이웃한 2개의 픽셀 블록 라인들에서 서로 공유될 수 있다.
도 5를 참조하면, 데이터 구동회로(25)는 데이터전압 생성부(23)에 포함되는 디지털-아날로그 변환기(이하, DAC)와, 센싱부(22)에 포함되는 스위치들(SW1,SW2), 샘플 앤 홀드 회로(SH) 및 ADC를 갖는다.
DAC는 센싱 모드에서 센싱용 데이터전압을 생성하여 데이터라인들(11)에 공급하고, 화상 표시 모드에서 화상 표시용 데이터전압을 생성하여 데이터라인들(11)에 공급한다. 센싱용 데이터전압은 구동 TFT를 턴 온 시킬 수 있는 온 레벨의 센싱용 데이터전압과, 구동 TFT를 턴 오프 시킬 수 있는 오프 레벨의 센싱용 데이터전압을 포함한다. 화상 표시용 데이터 전압은 보상된 영상 데이터에 대응되는 아날로그 전압값을 의미한다.
제1 스위치(SW1)는 기준전압 제어신호(미도시)에 따라 기준전압(Vref)의 입력단과 센싱라인(13) 간의 전기적 접속을 스위칭한다. 제2 스위치(SW2)는 샘플링 제어신호(미도시)에 따라 센싱라인(13)과 샘플 앤 홀드 회로(SH) 간의 전기적 접속을 스위칭한다.
도 6은 본 발명의 일 실시예에 따른 픽셀 어레이와 게이트 구동회로를 보여주는 도면이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 픽셀 어레이는 서로 이웃한 2개의 픽셀 블록 라인들(HL(n-1)~HL(n+2))이 게이트라인(12(n-1)~12(n+1))을 하나씩 공유할 수 있다.
구체적으로, 제n 픽셀 블록 라인(HL(n))에 배치된 제1 스위치 TFT(ST1)의 게이트전극과 제n-1 픽셀 블록 라인(HL(n-1))에 배치된 제2 스위치 TFT(ST2)의 게이트전극은 제n-1 게이트라인(12(n-1))에 접속될 수 있다. 이에 따라, 제n-1 게이트라인(12(n-1)) 상의 게이트신호는, 제n 픽셀 블록 라인(HL(n))의 픽셀들(P)에 제1 게이트신호(SCAN(n))로서 공급됨과 동시에, 제n-1 픽셀 블록 라인(HL(n-1))의 픽셀들(P)에 제2 게이트신호(SEN(n))로서 공급될 수 있다.
그리고, 제n 픽셀 블록 라인(HL(n))에 배치된 제2 스위치 TFT(ST2)의 게이트전극과 제n+1 픽셀 블록 라인(HL(n+1))에 배치된 제1 스위치 TFT(ST1)의 게이트전극은 제n 게이트라인(12(n))에 접속될 수 있다. 이에 따라, 제n 게이트라인(12(n)) 상의 게이트신호는, 제n 픽셀 블록 라인(HL(n))의 픽셀들(P)에 제2 게이트신호(SEN(n))로서 공급됨과 동시에, 제n+1 픽셀 블록 라인(HL(n+1))의 픽셀들(P)에 제1 게이트신호(SCAN(n))로서 공급될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 픽셀 어레이와 게이트 구동회로를 보여주는 도면이다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 픽셀 어레이는 서로 이웃한 2개의 픽셀 블록 라인들(HL(n-1)~HL(n+2))이 게이트라인(12(n-1)~12(n+1))을 하나씩 공유할 수 있다.
구체적으로, 제n 픽셀 블록 라인(HL(n))에 배치된 제1 스위치 TFT(ST1)의 게이트전극과 제n+1 픽셀 블록 라인(HL(n+1))에 배치된 제2 스위치 TFT(ST2)의 게이트전극은 제n 게이트라인(12(n))에 접속될 수 있다. 이에 따라, 제n 게이트라인(12(n)) 상의 게이트신호는, 제n 픽셀 블록 라인(HL(n))의 픽셀들(P)에 제1 게이트신호(SCAN(n))로서 공급됨과 동시에, 제n+1 픽셀 블록 라인(HL(n+1))의 픽셀들(P)에 제2 게이트신호(SEN(n))로서 공급될 수 있다.
그리고, 제n 픽셀 블록 라인(HL(n))에 배치된 제2 스위치 TFT(ST2)의 게이트전극과 제n-1 픽셀 블록 라인(HL(n-1))에 배치된 제1 스위치 TFT(ST1)의 게이트전극은 제n-1 게이트라인(12(n-1))에 접속될 수 있다. 이에 따라, 제n-1 게이트라인(12(n-1)) 상의 게이트신호는, 제n 픽셀 블록 라인(HL(n))의 픽셀들(P)에 제2 게이트신호(SEN(n))로서 공급됨과 동시에, 제n-1 픽셀 블록 라인(HL(n-1))의 픽셀들(P)에 제1 게이트신호(SCAN(n))로서 공급될 수 있다.
도 8 및 도 9는 화상 표시 모드에서 픽셀과 구동회로의 동작을 설명하기 위한 신호 파형도이다. 화상 표시 모드에서는 픽셀 블록 라인들이 순차 스캔될 수 있도록, 픽셀 블록 라인들의 제1 스위치 TFT(ST1)들이 순차적으로 구동되어야 한다. 이를 위해, 화상 표시 모드에서 서로 이웃한 게이트신호들은 온 레벨 구간의 길이가 동일하고, 온 레벨 구간의 위상이 달라야 한다. 또한, 구동 TFT(DT)의 게이트-소스 간 전압이 동시에 프로그래밍되도록 서로 이웃한 게이트신호들은 온 레벨 구간이 절반만큼 서로 중첩됨이 바람직하다.
이에 대해 구체적으로 설명하면 다음과 같다.
도 8은 도 6의 픽셀 어레이에서 제n 픽셀 블록 라인(HL(n))의 일 픽셀(P)을 대상으로 한다. 도 8을 참조하면, 제n 픽셀 블록 라인(HL(n))의 일 픽셀(P)은 프로그래밍 기간(A1)과 발광 기간(B1)을 통해 구동된다. 프로그래밍 기간(A1)은 구동 TFT(DT)의 게이트-소스 간 전압을 표시 계조에 맞게 프로그래밍 하기 위한 것이다. 프로그래밍 기간(A1) 동안 제1 스위치 TFT(ST1)와 제2 스위치 TFT(ST2)는 순차적으로 턴-온 된다. 프로그래밍 기간(A1)에서 제1 스위치 TFT(ST1)와 제2 스위치 TFT(ST2)가 모두 턴-온 되는 동안, 구동 TFT(DT)의 게이트노드(N1)에는 화상 표시용 데이터전압(Vdata)이 인가되고, 구동 TFT(DT)의 소스노드(N2)에는 기준전압(Vref)이 인가된다. 이를 위해, 제n-1 게이트라인(12(n-1))으로부터 인가되는 제1 게이트신호(SCAN(n))와 제n 게이트라인(12(n))으로부터 인가되는 제2 게이트신호(SEN(n))는 온 레벨(Lon) 구간의 길이가 동일하고, 온 레벨(Lon) 구간이 절반만큼 서로 중첩되면서 쉬프트 될 수 있다. 여기서, 온 레벨(Lon) 구간의 위상은 제1 게이트신호(SCAN(n))가 제2 게이트신호(SEN(n))에 비해 앞선다.
프로그래밍 기간(A1)에서 데이터 구동회로(25)의 제1 스위치(SW1)는 제2 게이트신호(SEN(n))의 온 레벨(Lon) 구간 내에서 턴-온 될 수 있고, 제2 스위치(SW2)는 계속해서 턴-오프 상태를 유지한다.
발광 기간(B1)은 프로그래밍 기간(A1)에서 프로그래밍 된 구동 TFT(DT)의 게이트-소스 간 전압으로 구동 TFT(DT)에 구동 전류를 흐르게 하고, 이 구동 전류에 의해 OLED를 발광시키기 위한 것이다. 발광 기간(B1) 동안 제1 게이트신호(SCAN(n))와 제2 게이트신호(SEN(n))는 오프 레벨(Loff)로 유지되고, 그 결과 제1 스위치 TFT(ST1)와 제2 스위치 TFT(ST2)는 모두 턴-오프 된다.
발광 기간(B1)에서 데이터 구동회로(25)의 제1 스위치(SW1)와 제2 스위치(SW2)는 계속해서 턴-오프 상태를 유지한다.
한편, 도 9는 도 7의 픽셀 어레이에서 제n 픽셀 블록 라인(HL(n))의 일 픽셀(P)을 대상으로 한다. 도 9를 참조하면, 제n 픽셀 블록 라인(HL(n))의 일 픽셀(P)은 프로그래밍 기간(A2)과 발광 기간(B2)을 통해 구동된다. 프로그래밍 기간(A2)은 구동 TFT(DT)의 게이트-소스 간 전압을 표시 계조에 맞게 프로그래밍 하기 위한 것이다. 프로그래밍 기간(A2) 동안 제2 스위치 TFT(ST2)와 제1 스위치 TFT(ST1)는 순차적으로 턴-온 된다. 프로그래밍 기간(A2)에서 제1 스위치 TFT(ST1)와 제2 스위치 TFT(ST2)가 모두 턴-온 되는 동안, 구동 TFT(DT)의 게이트노드(N1)에는 화상 표시용 데이터전압(Vdata)이 인가되고, 구동 TFT(DT)의 소스노드(N2)에는 기준전압(Vref)이 인가된다. 이를 위해, 제n-1 게이트라인(12(n-1))으로부터 인가되는 제1 게이트신호(SCAN(n))와 제n 게이트라인(12(n))으로부터 인가되는 제2 게이트신호(SEN(n))는 온 레벨(Lon) 구간의 길이가 동일하고, 온 레벨(Lon) 구간이 절반만큼 서로 중첩되면서 쉬프트 될 수 있다. 여기서, 온 레벨(Lon) 구간의 위상은 제2 게이트신호(SEN(n))가 제2 게이트신호(SCAN(n))에 비해 앞선다.
프로그래밍 기간(A2)에서 데이터 구동회로(25)의 제1 스위치(SW1)는 제2 게이트신호(SEN(n))의 온 레벨(Lon) 구간 내에서 턴-온 될 수 있고, 제2 스위치(SW2)는 계속해서 턴-오프 상태를 유지한다.
발광 기간(B2)은 프로그래밍 기간(A2)에서 프로그래밍 된 구동 TFT(DT)의 게이트-소스 간 전압으로 구동 TFT(DT)에 구동 전류를 흐르게 하고, 이 구동 전류에 의해 OLED를 발광시키기 위한 것이다. 발광 기간(B2) 동안 게이트신호(SCAN(n))와 제2 게이트신호(SEN(n))는 오프 레벨(Loff)로 유지되고, 그 결과 제1 스위치 TFT(ST1)와 제2 스위치 TFT(ST2)는 모두 턴-오프 된다.
발광 기간(B2)에서 데이터 구동회로(25)의 제1 스위치(SW1)와 제2 스위치(SW2)는 계속해서 턴-오프 상태를 유지한다.
도 10은 일 센싱 모드에서 픽셀과 구동회로의 동작을 설명하기 위한 신호 파형도이다. 도 11a 내지 도 11c는 도 10의 각 동작 구간에 대응되는 픽셀 및 구동회로의 등가회로도이다.
도 10의 센싱 모드는 OLED의 동작점 전압을 센싱하기 위한 것이다. 도 10의 센싱 모드에서, 센싱의 대상이 되는 특정 픽셀 블록 라인은 다수의 픽셀 블록 라인들 중에서 일정 기간마다 하나씩 선택될 수 있다. 특히, 특정 픽셀 블록 라인은 다수의 픽셀 블록 라인들 중에서 일정 기간마다 하나씩 순차적 또는 비 순차적으로 선택될 수 있다. 이러한 센싱 모드는 시스템 전원이 인가되고 화상이 표시되기 전의 파워 온 기간 내에서 이뤄질 수 있고, 화상 표시가 종료되고 시스템 전원이 오프되기 전의 파워 오프 기간 내에서 이뤄질 수 있다.
도 10의 센싱 모드에서 제1 및 제2 게이트신호(SCAN(n),SEN(n))는 온 레벨(Lon) 구간의 길이가 서로 달라야 한다. 제1 게이트신호(SCAN(n))의 온 레벨(Lon) 구간의 길이가 제2 게이트신호(SEN(n))의 그것보다 길어야 한다. 센싱 모드에서, 제1 및 제2 게이트신호(SCAN(n),SEN(n))는 특정 픽셀 블록 라인에만 인가되고, 더욱이 제n-1 게이트라인(12(n-1))과 제n 게이트라인(12(n))을 통해 독립적으로 인가되기 때문에 얼마든지 설계 가능하다.
도 10을 참조하면, 본 발명에 따른 일 센싱 모드는 프로그래밍 기간(A3), 방전 기간(B3), 샘플링 기간(C3)을 통해 구현될 수 있다.
도 10을 참조하면, 제1 게이트신호(SCAN(n))는 프로그래밍 기간(A3), 방전 기간(B3), 샘플링 기간(C3) 각각에서 온 레벨(Lon)로 인가된다. 제2 게이트신호(SEN(n))는 프로그래밍 기간(A3) 일부와, 방전 기간(B3)에서 온 레벨(Lon)로 인가되고, 샘플링 기간(C3)에서는 오프 레벨(Loff)로 인가된다. 도 10의 센싱 모드에서는 구동 TFT를 턴 오프 상태로 유지시키기 위해, 프로그래밍 기간(A3) 동안 구동 TFT의 게이트 노드(N1)에 오프 레벨의 센싱용 데이터전압(VOFF)이 인가된다.
도 11a를 참조하면, 프로그래밍 기간(A3) 동안, 게이트 노드(N1)에는 제1 스위치 TFT(ST1)를 통해 오프 레벨의 센싱용 데이터전압(VOFF)이 인가되며, 소스 노드(N2)에는 제1 스위치(SW1)와 제2 스위치 TFT(ST2)를 통해 기준 전압(Vref)이 인가된다. 기준 전압(Vref)은 센싱라인(13)과 소스 노드(N2)에 충전된다. 여기서, 기준 전압(Vref)은 OLED의 동작점 전압보다 충분히 높은 값으로 설정된다. 프로그래밍 기간(A3) 동안, 구동 TFT(DT)의 게이트-소스 간 전압(VOFF-Vref)은 구동 TFT의 문턱전압(Vth)보다 작으므로 구동 TFT(DT)는 턴 오프 된다.
도 11b를 참조하면, 방전 기간(B3)에서는 제1 스위치(SW1)가 턴 오프 되고, 제1 및 제2 스위치 TFT(ST1,ST2)는 턴 온 상태를 유지한다. 따라서, 센싱라인(13)과 소스 노드(N2)에 충전되어 있던 기준 전압(Vref)이 OLED를 통해 방전된다. 이 방전 동작은 센싱라인(13)과 소스 노드(N2)의 전위가 OLED의 동작점 전압(OLED_Vth)이 될 때까지 계속된다.
도 11c를 참조하면, 샘플링 기간(C3)에서 제1 스위치 TFT(ST1)는 턴 온 상태를 유지하는 데 반해 제2 스위치 TFT(ST2)는 턴 오프 된다. 그리고, 제2 스위치(SW2)가 턴 온 된다. 따라서, 센싱라인(13)에서 방전되고 남은 잔류 전압이 해당 픽셀(P)의 OLED 동작점 전압(OLED_Vth)으로 센싱된다. OLED 동작점 전압은 ADC를 통해 센싱 데이터(SD1)로 변환된 후 출력된다.
도 12는 다른 센싱 모드에서 픽셀과 구동회로의 동작을 설명하기 위한 신호 파형도이다.
도 12의 센싱 모드는 구동 TFT(DT)의 문턱 전압을 센싱하기 위한 것이다. 도 12의 센싱 모드에서, 센싱의 대상이 되는 특정 픽셀 블록 라인은 다수의 픽셀 블록 라인들 중에서 일정 기간마다 하나씩 선택될 수 있다. 특히, 특정 픽셀 블록 라인은 다수의 픽셀 블록 라인들 중에서 일정 기간마다 하나씩 순차적 또는 비 순차적으로 선택될 수 있다. 이러한 센싱 모드는 시스템 전원이 인가되고 화상이 표시되기 전의 파워 온 기간 내에서 이뤄질 수 있고, 화상 표시가 종료되고 시스템 전원이 오프되기 전의 파워 오프 기간 내에서 이뤄질 수 있다. 또한, 센싱 모드는 화상 표시가 이뤄지는 기간, 구체적으로 수직 블랭크 기간 내에서 이뤄질 수도 있다. 센싱 모드가 수직 블랭크 기간 내에서 이뤄지는 경우, 특정 픽셀 블록 라인을 비 순차적으로 선택하면 특정 픽셀 블록 라인이 라인 딤으로 시인되는 문제를 크게 경감할 수 있다.
도 12의 센싱 모드에서 제1 및 제2 게이트신호(SCAN(n),SEN(n))는 온 레벨(Lon) 구간의 길이와 개수가 서로 달라야 한다. 제1 게이트신호(SCAN(n))의 온 레벨(Lon) 구간의 길이가 제2 게이트신호(SEN(n))의 그것보다 길어야 한다. 그리고, 제2 게이트신호(SEN(n))의 온 레벨(Lon) 구간의 개수가 제1 게이트신호(SCAN(n))의 그것보다 많아야 한다. 센싱 모드에서, 제1 및 제2 게이트신호(SCAN(n),SEN(n))는 특정 픽셀 블록 라인에만 인가되고, 더욱이 제n-1 게이트라인(12(n-1))과 제n 게이트라인(12(n))을 통해 독립적으로 인가되기 때문에 얼마든지 설계 가능하다.
도 12를 참조하면, 본 발명에 따른 다른 센싱 모드는 프로그래밍 기간(A4), 샘플링 기간(B4)을 통해 구현될 수 있다.
도 12를 참조하면, 제1 게이트신호(SCAN(n))는 프로그래밍 기간(A4), 샘플링 기간(B4) 각각에서 온 레벨(Lon)로 인가된다. 제2 게이트신호(SEN(n))는 프로그래밍 기간(A4)과 샘플링 기간(B4) 일부에서 온 레벨(Lon)로 인가된다. 도 12의 센싱 모드에서는 구동 TFT를 턴 온 상태로 유지시키기 위해, 프로그래밍 기간(A4) 동안 구동 TFT의 게이트 노드(N1)에 온 레벨의 센싱용 데이터전압(Vdata)이 인가된다.
도 12를 참조하면, 프로그래밍 기간(A4) 동안, 게이트 노드(N1)에는 제1 스위치 TFT(ST1)를 통해 온 레벨의 센싱용 데이터전압(Vdata)이 인가되며, 소스 노드(N2)에는 제1 스위치(SW1)와 제2 스위치 TFT(ST2)를 통해 기준 전압(Vref)이 인가된다. 기준 전압(Vref)은 센싱라인(13)과 소스 노드(N2)에 충전된다. 여기서, 기준 전압(Vref)은 OLED의 동작점 전압보다 충분히 낮은 값으로 설정된다. 프로그래밍 기간(A4) 동안, 구동 TFT(DT)의 게이트-소스 간 전압(Vdata-Vref)은 구동 TFT의 문턱전압(Vth)보다 높으므로 구동 TFT(DT)는 턴 온 된다.
도 12를 참조하면, 샘플링 기간(B4)에서 소스노드(N2)의 전위는 구동 TFT(DT)에 흐르는 전류에 의해 서서히 높아진다. 소스노드(N2)의 전위는 게이트노드(N1)와 소스노드(N2) 간의 전위차(Vgs)가 구동 TFT(DT)의 문턱전압(Vth)이 될 때까지 계속해서 상승한다. 상기 전위차(Vgs)가 구동 TFT(DT)의 문턱전압(Vth)이 되는 순간 구동 TFT(DT)는 턴 오프되고, 소스노드(N2)의 전위는 그 상태로 유지된다.
도 12를 참조하면, 샘플링 기간(B4)에서 제2 스위치 TFT(ST2)와 제2 스위치(SW2)를 통해 소스노드(N2)의 전압이 구동 TFT(DT)의 문턱전압으로 센싱된다. 구동 TFT(DT)의 문턱전압은 ADC를 통해 센싱 데이터로 변환된 후 출력된다.
도 13은 또 다른 센싱 모드에서 픽셀과 구동회로의 동작을 설명하기 위한 신호 파형도이다.
도 13의 센싱 모드는 구동 TFT(DT)의 전자 이동도를 센싱하기 위한 것이다. 도 13의 센싱 모드에서, 센싱의 대상이 되는 특정 픽셀 블록 라인은 다수의 픽셀 블록 라인들 중에서 일정 기간마다 하나씩 선택될 수 있다. 특히, 특정 픽셀 블록 라인은 다수의 픽셀 블록 라인들 중에서 일정 기간마다 하나씩 순차적 또는 비 순차적으로 선택될 수 있다. 이러한 센싱 모드는 시스템 전원이 인가되고 화상이 표시되기 전의 파워 온 기간 내에서 이뤄질 수 있고, 화상 표시가 종료되고 시스템 전원이 오프되기 전의 파워 오프 기간 내에서 이뤄질 수 있다. 또한, 센싱 모드는 화상 표시가 이뤄지는 기간, 구체적으로 수직 블랭크 기간 내에서 이뤄질 수도 있다. 센싱 모드가 수직 블랭크 기간 내에서 이뤄지는 경우, 특정 픽셀 블록 라인을 비 순차적으로 선택하면 특정 픽셀 블록 라인이 라인 딤으로 시인되는 문제를 크게 경감할 수 있다.
도 13의 센싱 모드에서 제1 및 제2 게이트신호(SCAN(n),SEN(n))는 온 레벨(Lon) 구간의 길이와 개수가 서로 달라야 한다. 제2 게이트신호(SEN(n))의 온 레벨(Lon) 구간의 길이가 제1 게이트신호(SCAN(n))의 그것보다 길어야 한다. 그리고, 제1 게이트신호(SCAN(n))의 온 레벨(Lon) 구간의 개수가 제2 게이트신호(SEN(n))의 그것보다 많아야 한다. 센싱 모드에서, 제1 및 제2 게이트신호(SCAN(n),SEN(n))는 특정 픽셀 블록 라인에만 인가되고, 더욱이 제n-1 게이트라인(12(n-1))과 제n 게이트라인(12(n))을 통해 독립적으로 인가되기 때문에 얼마든지 설계 가능하다.
도 13을 참조하면, 본 발명에 따른 또 다른 센싱 모드는 프로그래밍 기간(A5), 센싱 기간(B5), 샘플링 기간(C5)을 통해 구현될 수 있다.
도 13을 참조하면, 프로그래밍 기간(A5)에서 온 레벨의 제1 게이트신호(SCAN(n))에 따라 제1 스위치 TFT(ST1)가 턴 온 되고, 온 레벨의 제2 게이트신호(SEN(n))에 따라 제2 스위치 TFT(ST2)가 턴 온 되고, 제1 스위치(SW1)가 턴 온 됨으로써, 구동 TFT(DT)의 게이트 노드(N1)에는 온 레벨의 센싱용 데이터전압(Vdata)이 인가되고, 구동 TFT(DT)의 소스 노드(N2)에는 기준전압(Vref)이 인가된다. 그에 따라, 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)은 구동 TFT(DT)의 문턱전압보다 높게 셋팅되고, 구동 TFT(DT)에는 구동 전류가 흐른다.
센싱 기간(B5)에서, 제1 스위치 TFT(ST1)와 제1 스위치(SW1)는 턴 오프 되므로 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)은 일정하게 유지되고, 구동 TFT(DT)에는 정전류가 흐른다. 그 결과, 센싱 기간(B5)에서, 구동 TFT(DT)에 흐르는 정전류에 의해 소스노드(N2) 전위는 상승한다. 센싱 기간(B5)에서, 센싱 라인(13)의 전위도 소스 노드(N2)와 마찬가지로 증가한다.
샘플링 기간(C5)에서, 제2 스위치(SW2)가 턴 온 되므로 센싱 라인(13)의 전압이 구동 TFT(DT)의 전자 이동도로 센싱된다. 구동 TFT(DT)의 전자 이동도는 ADC를 통해 센싱 데이터로 변환된 후 출력된다.
한편, 샘플링 기간(C5)에서, 온 레벨의 제1 게이트신호(SCAN(n))에 따라 제1 스위치 TFT(ST1)가 턴 온 되어 구동 TFT(DT)의 게이트전극(N1)에 오프 레벨의 센싱용 데이터전압(VOFF)이 인가된다. 그 결과, 샘플링이 진행되는 동안 불필요한 OLED 발광이 방지된다.
전술한 바와 같이, 본 발명은 픽셀들을 각각 포함하며 서로 이웃한 제1 및 제2 픽셀 블록 라인들이 1개의 게이트라인을 공유하도록 설계된다. 이를 통해 본 발명은 전기적 특성 편차가 보상되도록 픽셀을 구성하되, 픽셀 어레이 및 게이트 구동회로의 구성을 간소화할 수 있다.
본 발명은 픽셀 어레이 구성을 간소화하여 공정의 편의성, 개구율 증대, 및 수율 향상을 도모할 수 있고, 게이트 구동회로의 구성을 간소화하여 협 베젤(Narrow Bezel) 기술을 용이하게 구현할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10 : 표시패널 15 : 게이트 구동회로
25 : 데이터 구동회로

Claims (9)

  1. 다수의 픽셀들이 배치된 표시패널을 구비하고,
    상기 픽셀들 각각은,
    발광 소자;
    상기 발광 소자의 전류를 게이트-소스간 전압으로 조절하는 구동 소자;
    상기 구동 소자의 게이트전극과 데이터라인 간의 전류 흐름을 온/오프 시키는 제1 스위치 TFT; 및
    상기 구동 소자의 소스전극과 센싱라인 간의 전류 흐름을 온/오프 시키는 제2 스위치 TFT를 포함하고,
    상기 픽셀들을 각각 포함하며 서로 이웃한 제1 및 제2 픽셀 블록 라인들은 1개의 게이트라인을 공유하고,
    상기 제1 픽셀 블록 라인에 배치된 상기 제1 스위치 TFT의 게이트전극과 상기 제2 픽셀 블록 라인에 배치된 상기 제2 스위치 TFT의 게이트전극은 상기 1개의 게이트라인에 접속되는 전계 발광 표시장치.
  2. 제 1 항에 있어서,
    제n 픽셀 블록 라인에 배치된 상기 제1 스위치 TFT의 게이트전극과 제n-1 픽셀 블록 라인에 배치된 상기 제2 스위치 TFT의 게이트전극은 제n-1 게이트라인에 접속되고,
    상기 제n 픽셀 블록 라인에 배치된 상기 제2 스위치 TFT의 게이트전극과 제n+1 픽셀 블록 라인에 배치된 상기 제1 스위치 TFT의 게이트전극은 제n 게이트라인에 접속되는 전계 발광 표시장치.
  3. 제 1 항에 있어서,
    제n 픽셀 블록 라인에 배치된 상기 제1 스위치 TFT의 게이트전극과 제n+1 픽셀 블록 라인에 배치된 상기 제2 스위치 TFT의 게이트전극은 제n 게이트라인에 접속되고,
    상기 제n 픽셀 블록 라인에 배치된 상기 제2 스위치 TFT의 게이트전극과 제n-1 픽셀 블록 라인에 배치된 상기 제1 스위치 TFT의 게이트전극은 제n-1 게이트라인에 접속되는 전계 발광 표시장치.
  4. 제 1 항에 있어서,
    입력 영상을 표시하기 위한 화상 표시 모드에서, 픽셀 블록 라인들의 각 게이트라인에 게이트신호를 순차적으로 공급하는 게이트 구동회로를 더 구비하고,
    상기 화상 표시 모드에서 서로 이웃한 게이트신호들은 온 레벨 구간의 길이가 동일하고, 온 레벨 구간의 위상이 다른 전계 발광 표시장치.
  5. 제 1 항에 있어서,
    특정 픽셀 블록 라인을 대상으로 픽셀의 전기적 특성을 센싱하기 위한 센싱 모드에서, 상기 특정 픽셀 블록 라인에 연결된 2개의 게이트라인들에 제1 및 제2 게이트신호를 각각 공급하는 게이트 구동회로를 더 구비하고,
    상기 센싱 모드에서 상기 제1 및 제2 게이트신호는 온 레벨 구간의 길이 및 개수 중 적어도 어느 하나가 서로 다른 전계 발광 표시장치.
  6. 제 5 항에 있어서,
    상기 특정 픽셀 블록 라인은 다수의 픽셀 블록 라인들 중에서 일정 기간마다 하나씩 선택되는 전계 발광 표시장치.
  7. 제 5 항에 있어서,
    상기 특정 픽셀 블록 라인은 다수의 픽셀 블록 라인들 중에서 일정 기간마다 하나씩 순차적 또는 비 순차적으로 선택되는 전계 발광 표시장치.
  8. 제 5 항에 있어서,
    상기 픽셀의 전기적 특성은 상기 구동 소자의 문턱 전압, 상기 구동 소자의 전자 이동도, 및 상기 발광 소자의 동작점 전압 중 적어도 어느 하나를 포함하는 전계 발광 표시장치.
  9. 제 1 항에 있어서,
    제1 채널을 통해 상기 데이터라인과 연결되고, 제2 채널을 통해 상기 센싱라인과 연결되는 데이터 구동회로를 더 구비하고,
    상기 데이터 구동회로는,
    데이터전압을 생성하여 상기 데이터라인에 공급하는 디지털-아날로그 컨버터; 및
    기준전압을 상기 센싱라인에 공급하거나 또는 상기 센싱라인을 통해 상기 픽셀의 전기적 특성을 센싱하는 센싱부를 포함하는 전계 발광 표시장치.
KR1020170091205A 2017-07-18 2017-07-18 전계 발광 표시 장치 KR102328985B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170091205A KR102328985B1 (ko) 2017-07-18 2017-07-18 전계 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170091205A KR102328985B1 (ko) 2017-07-18 2017-07-18 전계 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20190009215A true KR20190009215A (ko) 2019-01-28
KR102328985B1 KR102328985B1 (ko) 2021-11-22

Family

ID=65269661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170091205A KR102328985B1 (ko) 2017-07-18 2017-07-18 전계 발광 표시 장치

Country Status (1)

Country Link
KR (1) KR102328985B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150057672A (ko) * 2013-11-20 2015-05-28 엘지디스플레이 주식회사 유기발광 표시장치와 그의 문턱전압 보상방법
KR20150077815A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 유기발광 표시장치
KR20170021406A (ko) * 2015-08-17 2017-02-28 엘지디스플레이 주식회사 유기발광 표시장치의 발광소자에 대한 열화 센싱 방법
KR20170026972A (ko) * 2015-08-31 2017-03-09 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 방법
KR20170049667A (ko) * 2015-10-27 2017-05-11 엘지디스플레이 주식회사 유기발광 표시장치
KR20170051629A (ko) * 2015-10-29 2017-05-12 엘지디스플레이 주식회사 유기발광 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150057672A (ko) * 2013-11-20 2015-05-28 엘지디스플레이 주식회사 유기발광 표시장치와 그의 문턱전압 보상방법
KR20150077815A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 유기발광 표시장치
KR20170021406A (ko) * 2015-08-17 2017-02-28 엘지디스플레이 주식회사 유기발광 표시장치의 발광소자에 대한 열화 센싱 방법
KR20170026972A (ko) * 2015-08-31 2017-03-09 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 방법
KR20170049667A (ko) * 2015-10-27 2017-05-11 엘지디스플레이 주식회사 유기발광 표시장치
KR20170051629A (ko) * 2015-10-29 2017-05-12 엘지디스플레이 주식회사 유기발광 표시장치

Also Published As

Publication number Publication date
KR102328985B1 (ko) 2021-11-22

Similar Documents

Publication Publication Date Title
JP6817182B2 (ja) 電界発光表示装置及びその駆動方法
KR102617966B1 (ko) 전계 발광 표시 장치와 그 구동 방법
KR102312348B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
KR102168879B1 (ko) 유기발광다이오드의 열화를 센싱할 수 있는 유기발광 표시장치
KR101577909B1 (ko) 유기발광 표시장치의 열화 센싱 방법
US10847090B2 (en) Electroluminescent display device and driving method of the same
EP3113163A1 (en) Device and method for sensing threshold voltage of driving tft included in organic light emitting display
KR102326166B1 (ko) 전계 발광 표시장치와 그 구동방법
KR102348765B1 (ko) 유기발광 표시장치의 발광소자에 대한 열화 센싱 방법
KR102462834B1 (ko) 유기발광 다이오드의 열화 센싱 방법
KR20190052822A (ko) 전계 발광 표시장치
KR102408901B1 (ko) 유기발광 표시장치
KR102595505B1 (ko) 유기발광 표시장치와 그의 전기적 특성 센싱 방법
KR102389198B1 (ko) 전계 발광 표시 장치와 그 센싱 방법
KR102438257B1 (ko) 전계 발광 표시장치 및 그 구동방법
KR20180127882A (ko) 전계 발광 표시장치
GB2581009A (en) Pixel sensing device and method of organic light emitting display device
KR102374752B1 (ko) 유기발광 표시장치의 구동방법
KR102122541B1 (ko) 기준전압 왜곡을 보상할 수 있는 유기발광 표시장치
KR102328985B1 (ko) 전계 발광 표시 장치
KR102348657B1 (ko) 전계 발광 표시 장치
KR102358043B1 (ko) 전계 발광 표시장치
KR20200076225A (ko) 유기발광 표시장치와 그의 픽셀 보상 방법
KR20190079274A (ko) 전계 발광 표시장치 및 그 구동방법
US20230197003A1 (en) Electroluminescent Display Apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant