KR20190009214A - 전계 발광 표시장치 및 그 구동방법 - Google Patents

전계 발광 표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20190009214A
KR20190009214A KR1020170091203A KR20170091203A KR20190009214A KR 20190009214 A KR20190009214 A KR 20190009214A KR 1020170091203 A KR1020170091203 A KR 1020170091203A KR 20170091203 A KR20170091203 A KR 20170091203A KR 20190009214 A KR20190009214 A KR 20190009214A
Authority
KR
South Korea
Prior art keywords
pixels
sensing
pixel block
data
color
Prior art date
Application number
KR1020170091203A
Other languages
English (en)
Other versions
KR102438257B1 (ko
Inventor
박광모
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170091203A priority Critical patent/KR102438257B1/ko
Publication of KR20190009214A publication Critical patent/KR20190009214A/ko
Application granted granted Critical
Publication of KR102438257B1 publication Critical patent/KR102438257B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 전계 발광 표시장치는 다수의 픽셀 블록 라인들이 구비되며, 각 픽셀 블록 라인에 다수의 픽셀들이 포함된 표시패널; 화상 데이터에 따라 상기 픽셀들이 발광되는 화상 표시 기간과 상기 픽셀들의 발광이 중지되는 블랙 표시 기간으로 1 프레임 기간을 시분할하는 타이밍 제어부; 상기 블랙 표시 기간 내에서 복수의 픽셀 블록 라인들에 포함된 픽셀들의 전기적 특성을 센싱하는 센싱부; 및 상기 센싱부로부터 입력되는 센싱 데이터를 기초로 보상값을 계산하고, 상기 보상값으로 상기 화상 데이터를 보정하는 보상부를 포함한다.

Description

전계 발광 표시장치 및 그 구동방법{Electroluminescent Display Device And Driving Method Of The Same}
본 발명은 전계 발광 표시장치 및 그 구동방법에 관한 것이다.
전계 발광 표시장치는 발광층의 재료에 따라 무기발광 표시장치와 유기발광 표시장치로 대별된다. 이 중에서, 액티브 매트릭스 타입(active matrix type)의 유기발광 표시장치는 스스로 발광하는, 대표적인 전계 발광 다이오드인, 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층을 포함한다. 유기발광 표시장치는 OLED와 구동 TFT(Thin Film Transistor)를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 화상 데이터의 계조에 따라 픽셀들에서 구현되는 화상의 휘도를 조절한다. 구동 TFT는 자신의 게이트전극과 소스전극 사이에 걸리는 전압(이하, "게이트-소스 간 전압"이라 함)에 따라 OLED에 흐르는 구동 전류를 제어한다. 구동 전류에 따라 OLED의 발광량과 휘도가 결정된다.
일반적으로 구동 TFT가 포화 영역에서 동작할 때, 구동 TFT의 드레인-소스 사이에 흐르는 구동 전류(Ids)는 아래와 같이 표현된다.
Ids = 1/2*(u*C*W/L)*(Vgs-Vth)2
여기서, u는 전자 이동도를, C는 게이트 절연막의 정전 용량을, W 는 구동 TFT의 채널 폭을, 그리고 L은 구동 TFT의 채널 길이를 각각 나타낸다. 그리고, Vgs는 구동 TFT의 게이트-소스 간 전압을 나타내고, Vth는 구동 TFT의 문턱전압(또는 임계전압)을 나타낸다. 픽셀 구조에 따라서, 구동 TFT의 게이트-소스 간 전압(Vgs)이 데이터전압과 기준전압 간의 차 전압이 될 수 있다. 데이터전압은 화상 데이터의 계조에 대응되는 아날로그 전압이고 기준전압은 고정된 전압이므로, 데이터전압에 따라 구동 TFT의 게이트-소스 간 전압(Vgs)이 프로그래밍(또는 설정)된다. 프로그래밍된 게이트-소스 간 전압(Vgs)에 따라 구동 전류(Ids)가 결정된다.
구동 TFT의 문턱 전압(Vth), 구동 TFT의 전자 이동도(u) 등과 같은 픽셀의 전기적 특성은 구동 전류(Ids)를 결정하는 팩터(factor)가 되므로 모든 픽셀들에서 동일해야 한다. 하지만, 공정 편차, 경시 변화 등 다양한 원인에 의해 픽셀들 간에 전기적 특성이 달라질 수 있다. 이러한 픽셀의 전기적 특성 편차는 화질 저하와 수명 단축을 초래한다.
픽셀의 전기적 특성 편차를 보상하기 위해 외부 보상 기술이 사용되고 있다. 외부 보상 기술은 구동 TFT의 전기적 특성에 따라 변하는 픽셀의 전압을 센싱하고, 센싱된 전압을 바탕으로 외부 회로에서 입력 화상의 데이터를 변조함으로써 픽셀들 간 전기적 특성 편차를 보상한다.
종래 외부 보상 기술에서, 센싱 동작은 도 1과 같이 화상 표시용 데이터가 기입되지 않는 수직 블랭크 기간(VB)에서 이뤄진다. 수직 블랭크 기간(VB)은 화상 표시용 데이터가 기입되는 수직 액티브 기간(DP)에 비해 훨씬 짧다. 따라서, 1 수직 블랭크 기간 내에서 패널 내의 모든 픽셀들을 센싱하는 것은 불가능하다.
더욱이, 종래 외부 보상 기술이 적용되는 픽셀 어레이는 센싱 라인 공유 구조 즉, 서로 다른 컬러를 구현하며 수평 방향으로 이웃하게 배치된 백색(W) 픽셀, 적색(R) 픽셀, 녹색(G) 픽셀, 및 청색(B) 픽셀이 동일한 센싱 라인을 공유하는 구조를 갖는다. 따라서, 센싱 동작은 컬러 단위로 순차 진행되며, 제1 컬러의 모든 픽셀들에 대한 센싱이 완료된 후에, 제2 컬러의 모든 픽셀들에 대한 센싱이 진행된다.
결국, 종래 센싱 동작은 매 프레임마다 수평으로 이웃한 픽셀들로 이루어진 1 픽셀 블록 라인씩을 대상으로 하되, 상기 1 픽셀 블록 라인에 포함된 동일 컬러의 픽셀들만을 대상으로 한다. 따라서, 종래 외부 보상 기술의 경우 센싱 동작에 소요되는 시간이 길다. 예를 들어, 픽셀 어레이의 수직 해상도가 2160이고, 화면 갱신을 위한 프레임 주파수가 120Hz라고 가정할 때, 픽셀 어레이의 WRGB 픽셀들을 모두 센싱하는 데 소요되는 시간은 72초가 된다(1/120*2160*4). 종래 외부 보상 기술은 픽셀 어레이의 모든 픽셀들을 센싱한 후에 데이터 보상을 수행한다.
이렇게 종래 방식과 같이 센싱 소요 시간이 길면 온도 편차가 큰 화상 조건등에 빠르게 대응하기 어려워 보상의 정확도가 떨어진다. 예를 들어, 온도 편차가 큰 화상 패턴이 입력되는 경우 부분적으로 패널 온도가 상승하게 되는데, 이때 동일 데이터 조건에서 저온 영역의 구동 TFT에 비해 고온 영역의 구동 TFT에는 더 많은 전류가 흐른다. 이러한 전류량 편차로 인해 휘도 편차가 발생된다. 종래 기술과 같이 72초 주기로 센싱하면, 순간적인 휘도 편차를 정확히 보상하기 어렵다. 왜냐하면, 통상적으로 동일 화상의 지속 시간은 72초보다 훨씬 짧기 때문이다.
한편, 수직 블랭크 기간(VB)에서 센싱 동작은 OLED를 비 발광 시킨 상태에서 이뤄진다. 따라서, 종래 외부 보상 기술은 수직 블랭크 기간(VB)에 이은 그 다음 프레임의 수직 액티브 기간(DP)에서 센싱이 끝난 픽셀 블록 라인에 휘도 원복용 데이터를 공급하여 상기 픽셀 블록 라인에 센싱 직전의 화상을 다시 표시되도록 한다. 하지만, 수직 블랭크 기간(VB)에서 센싱이 수행된 픽셀 블록 라인은 그렇지 못한 픽셀 블록 라인들(PBL)에 비해 수직 블랭크 기간(VB)만큼 OLED의 발광 기간이 더 짧을 수밖에 없다. 따라서, 종래 기술에서는 도 2와 같이 센싱이 수행되는 픽셀 블록 라인이 라인 딤(La)으로 시인될 수 있다.
따라서, 본 발명의 목적은 픽셀들의 전기적 특성을 센싱하는 데 소요되는 시간을 줄여 보상의 정확도를 높이고 라인 딤이 시인되지 않도록 한 전계 발광 표시장치 및 그 구동방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 전계 발광 표시장치는 다수의 픽셀 블록 라인들이 구비되며, 각 픽셀 블록 라인에 다수의 픽셀들이 포함된 표시패널; 화상 데이터에 따라 상기 픽셀들이 발광되는 화상 표시 기간과 상기 픽셀들의 발광이 중지되는 블랙 표시 기간으로 1 프레임 기간을 시분할하는 타이밍 제어부; 상기 블랙 표시 기간 내에서 복수의 픽셀 블록 라인들에 포함된 픽셀들의 전기적 특성을 센싱하는 센싱부; 및 상기 센싱부로부터 입력되는 센싱 데이터를 기초로 보상값을 계산하고, 상기 보상값으로 상기 화상 데이터를 보정하는 보상부를 포함한다.
또한, 상기 목적을 달성하기 위하여 본 발명의 실시예에 따라 다수의 픽셀 블록 라인들이 구비되며, 각 픽셀 블록 라인에 다수의 픽셀들이 포함된 전계 발광 표시장치의 구동방법은, 화상 데이터에 따라 상기 픽셀들이 발광되는 화상 표시 기간과 상기 픽셀들의 발광이 중지되는 블랙 표시 기간으로 1 프레임 기간을 분할하는 시분할 단계; 상기 블랙 표시 기간 내에서 복수의 픽셀 블록 라인들에 포함된 픽셀들의 전기적 특성을 센싱하는 센싱 단계; 및 상기 센싱 결과에 따른 센싱 데이터를 기초로 보상값을 계산하고, 상기 보상값으로 상기 화상 데이터를 보정하는 보상 단계를 포함한다.
본 발명은 한 프레임 기간을 화상 표시 기간과 블랙 표시 기간으로 시분할하고, 블랙 표시 기간 내에서 복수개의 픽셀 블록 라인들을 한꺼번에 센싱함으로써, 픽셀들의 전기적 특성을 센싱하는 데 소요되는 시간을 줄여 보상의 정확도를 높이고 라인 딤이 시인되지 않도록 할 수 있다.
본 발명은 블랙 표시 기간 내에서 특정 1 컬러의 픽셀들만을 센싱함으로써, 픽셀들의 전기적 특성을 센싱하는 데 소요되는 시간을 더욱 줄일 수 있다.
도 1은 종래 외부 보상 기술에서 센싱 방법을 보여준다.
도 2는 종래 외부 보상 기술에서 문제되는 라인 딤 시인 현상을 보여준다.
도 3은 본 발명의 일 실시예에 따른 전계 발광 표시장치를 나타내는 블록도이다.
도 4는 센싱부와 픽셀 간의 연결을 보여준다.
도 5는 픽셀의 전기적 특성 센싱 결과를 이용한 외부 보상 방법의 일 예를 보여 주는 흐름도이다.
도 6a는 기준 커브를 도출하는 예를 보여 주는 도면이다.
도 6b는 표시패널의 평균 I-V 곡선과 보상 대상 픽셀의 I-V 곡선을 보여주는 도면이다.
도 6c는 표시패널의 평균 I-V 곡선과 보상 대상 픽셀의 I-V 곡선과 보상 완료된 픽셀의 I-V 곡선을 보여주는 도면이다.
도 7은 본 발명의 기반이 되는 BDI 기술을 보여준다.
도 8은 Non-BDI 기술과 BDI 기술에 따른 화상 갱신 모습을 비교하여 보여준다.
도 9는 센싱부와 픽셀의 일 구성을 보여주는 회로도이다.
도 10은 블랙 표시 구간 내에서 이뤄지는 센싱 동작의 일 구동 파형을 보여준다.
도 11은 센싱부와 픽셀의 다른 구성을 보여주는 회로도이다.
도 12는 블랙 표시 구간 내에서 이뤄지는 센싱 동작의 다른 구동 파형을 보여준다.
도 13 및 도 14는 본 발명에 따라 한 프레임 내의 블랙 표시 구간 동안 복수의 픽셀 블록 라인들을 실시간 센싱하는 것을 보여준다.
도 15는 본 발명의 일 실시예에 따른 실시간 센싱 및 보상 데이터 갱신 과정을 보여주는 흐름도이다.
도 16은 센싱 소요 시간을 더욱 줄이기 위한 보상부의 구성을 보여준다.
도 17은 도 16에 따른 실시간 센싱 및 보상 데이터 갱신 과정을 보여주는 흐름도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다.
본 발명의 여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수 있다.
본 발명에서 표시패널의 기판 상에 형성되는 픽셀 회로와 게이트 구동부는 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT로 구현될 수 있다. TFT는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. TFT 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 TFT (NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 TFT에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 TFT(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다.
이하에서, 게이트 온 전압(Gate On Voltage)은 TFT가 턴-온(turn-on)될 수 있는 게이트 신호의 전압이다. 게이트 오프 전압(Gate Off Voltage)은 TFT가 턴-오프(turn-off)될 수 있는 전압이다. NMOS에서 게이트 온 전압은 게이트 하이 전압 이고, 게이트 오프 전압은 게이트 로우 전압이다. PMOS에서 게이트 온 전압은 게이트 로우 전압이고, 게이트 오프 전압은 게이트 하이 전압이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 전계 발광 표시장치는 유기발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다. 하지만, 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기발광 표시장치에 적용될 수 있음에 주의하여야 한다.
도 3은 본 발명의 일 실시예에 따른 전계 발광 표시장치를 나타내는 블록도이다. 그리고, 도 4는 센싱부와 픽셀 간의 연결을 보여준다.
도 3 및 도 4를 참조하면, 본 발명의 전계 발광 표시장치는 표시패널(10), 드라이브 IC(Integrated Circuit)(20), 호스트 시스템(100), 메모리(30) 등을 구비한다.
표시패널(10)에서 입력 화상을 재현하는 화면은 신호 배선들에 연결된 복수의 픽셀들(pixel)(P)을 포함한다. 픽셀들(P) 각각은 컬러 구현을 위하여, 적색(R) 픽셀, 녹색(G) 픽셀, 청색(B) 픽셀, 백색(W) 픽셀 중 어느 하나일 수 있다. 픽셀들(P) 각각은 도 7 또는 도 8과 같은 픽셀 회로로 구현될 수 있으나, 이에 한정되지 않는다.
신호 배선들은 픽셀들(P)에 아날로그 데이터전압(Vdata)을 공급하는 데이터라인들(11) 및 픽셀들(P)에 게이트 신호를 공급하는 게이트라인들(12)을 포함할 수 있다. 게이트 신호는 픽셀 회로의 구성에 따라 두 개 이상의 신호를 포함할 수 있다. 신호 배선들은 픽셀들(P)의 전기적 특성을 센싱하는 데 이용되는 센싱 라인들(13)을 더 포함할 수 있다.
표시패널(10)의 픽셀들(P)은 매트릭스 형태로 배치되어 픽셀 어레이(Pixel array)를 구성한다. 각 픽셀(P)은 데이터라인들(11) 중 어느 하나에, 센싱 라인들(13) 중 어느 하나에, 그리고 복수의 게이트라인들(12)에 연결될 수 있다. 각 픽셀(P)은 전원생성부로부터 고전위 전원 전압과 저전위 전원 전압을 공급받도록 구성된다.
픽셀 어레이는 다수의 픽셀 블록 라인들(PBL)을 포함한다. 픽셀 블록 라인들(PBL) 각각은 수평으로 이웃한 다수의 픽셀들(P)로 이루어진다. 이웃한 픽셀 블록 라인들(PBL)은 서로 다른 게이트라인들(12)에 연결되지만 데이터라인들(11)과 센싱 라인들(13)을 공유하고 있으므로, 데이터 기입 및 센싱 동작 등은 픽셀 블록 라인(PBL) 단위로 이루어진다.
픽셀 어레이는 게이트라인들(12)을 통해 게이트 구동회로(15)에 연결되고, 데이터라인들(11) 및 센싱 라인들(13)을 통해 데이터 구동회로(25)에 연결된다.
게이트 구동회로(15)는 게이트신호를 생성하여 게이트라인들(12)에 공급한다. 게이트 구동회로(15)는 입력 화상을 기입할 때와 픽셀의 전기적 특성을 센싱할 때에 게이트신호를 다르게 생성할 수 있다. 게이트 구동회로(15)는 GIP(Gate driver In Panel) 방식에 따라 표시패널(10)에 내장될 수 있다.
드라이브 IC(20)는 타이밍 제어부(21), 데이터 구동회로(25), 보상부(26), 및 보상 메모리(27)을 구비할 수 있다.
데이터 구동회로(25)는 데이터전압 생성부(23)를 포함하여 데이터전압(Vdata)을 생성하고, 그 데이터전압(Vdata)을 데이터라인들(11)에 공급한다. 데이터전압(Vdata)은 화상 표시용 데이터전압, 블랙 표시용 데이터전압, 및 센싱용 데이터전압을 포함할 수 있다. 화상 표시용 데이터전압은 화상 데이터에 대응되며 픽셀(P)의 구동 TFT를 턴 온 시킬 수 있는 전압으로서, 화상 데이터의 계조에 따라 달라질 수 있다. 화상 표시용 데이터전압은 1 프레임 기간 중의 화상 표시 기간 내에서 순차적으로 픽셀 블록 라인들(PBL)에 기입된다. 블랙 표시용 데이터전압은 BDI(Black Data Insertion) 구동을 위한 것으로 픽셀(P)의 구동 TFT를 턴 오프 시킬 수 있는 특정 전압이다. BDI 구동은 OLED의 발광 기간들 사이마다 비 발광 기간을 길게 삽입하여 동영상 응답 특성을 향상시키기 위한 것이다. 블랙 표시용 데이터전압은 1 프레임 기간 중의 블랙 표시 기간 내에서 순차적으로 픽셀 블록 라인들(PBL)에 기입된다. 센싱용 데이터전압은 픽셀들(P)의 전기적 특성을 센싱하기 위한 것으로 픽셀(P)의 구동 TFT를 턴 온 시킬 수 있는 특정 전압이다. 센싱용 데이터전압은 화상 표시와는 상관없는 전압으로서, 특정 레벨로 미리 설정된다. 센싱용 데이터전압은 1 블랙 표시 기간마다 미리 설정된 특정 픽셀 블록 라인들(PBL)에 순차적, 또는 비 순차적으로 기입된다.
데이터 구동회로(25)는 센싱 라인들(13)에 연결된 센싱부(22)를 포함하여 픽셀들(P)에 기준 전압을 공급하거나 또는, 픽셀들(P)의 전기적 특성을 센싱한다.
센싱부(22)는 픽셀들(P)에 포함된 OLED들이 비 발광 상태로 유지되는 블랙 표시 기간 내에서 복수의 픽셀 블록 라인들(PBL)에 포함된 픽셀들(P)의 전기적 특성을 센싱한다. 1 블랙 표시 기간은 종래의 수직 블랭크 기간마다 훨씬 길다. 따라서, 1 블랙 표시 기간에서 복수개의 픽셀 블록 라인들(PBL)을 한꺼번에 센싱함으로써, 센싱에 소요되는 시간을 줄이는 것이 가능하다.
한편, 종래 수직 블랭크 기간을 이용한 센싱 기술의 경우, 수직 블랭크 기간에서 센싱이 이뤄지는 픽셀 블록 라인(PBL)은 비 발광 상태를 유지하는 데 반해 센싱이 이뤄지지 않는 픽셀 블록 라인들(PBL)에서는 발광 상태를 유지하였고, 이로 인해 센싱되는 픽셀 블록 라인(PBL)이 라인 딤으로 시인되었다. 하지만, 본 발명과 같이 블랙 표시 기간을 이용하여 센싱 동작을 수행하면, 종래와 같은 라인 딤은 문제되지 않는다. 왜냐하면, 블랙 표시 기간 동안에는 센싱되는 픽셀 블록 라인(PBL)뿐만 아니라 비 센싱되는 픽셀 블록 라인들(PBL)들도 모두 발광이 중지되기 때문이다.
전계 발광 표시장치에 전원이 인가되면 메모리(30)로부터의 보상값이 드라이브 IC(20)의 내부 보상 메모리(27)로 로딩된다. 드라이브 IC(20)의 보상 메모리(27)는 DDR SDRAM(Double Date Rate Synchronous Dynamic RAM) 또는 SRAM일 수 있으나 이에 한정되지 않는다.
센싱부(22)는 전압 센싱형 센싱 유닛 또는 전류 센싱형 유닛을 포함할 수 있다. 전압 센싱형 센싱 유닛은 샘플 앤 홀드 회로를 포함하여, 구동 TFT의 소스-드레인 전류에 따른 픽셀 노드 전압을 센싱할 수 있다. 전류 센싱형 센싱 유닛은 샘플 앤 홀드 회로의 앞단에 전류 적분기를 더 포함하여 구동 TFT의 소스-드레인 전류를 직접 센싱할 수 있다.
보상부(26)는 센싱부(22)로부터 입력되는 저장된 픽셀들(P)의 전기적 특성 센싱 결과를 바탕으로 픽셀의 보상값을 계산하고, 이 보상값으로 입력 화상 데이터를 보정한다. 보상부(26)는 상기 보상값을 메모리(30)에 저장한다. 메모리(30)에 저장된 픽셀들(P)의 보상값은 보상 메모리(27)에 로딩될 수 있다. 보상부(26)는 보정된 화상 데이터(V-DATA)를 데이터전압 생성부(23)에 공급한다. 그러면, 데이터전압 생성부(23)는 보정된 화상 데이터(V-DATA)를 화상 표시용 데이터전압으로 변환할 수 있다.
타이밍 제어부(21)는 게이트 구동회로(15), 데이터 구동회로(25), 보상부(26), 및 보상 메모리(27) 등의 동작을 제어한다.
타이밍 제어부(21)는 호스트 시스템(100)으로부터 입력되는 타이밍 신호들, 예컨대 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등을 바탕으로 게이트 구동회로(15)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와, 데이터 구동회로(25)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 생성할 수 있다.
데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함할 수 있으나 이에 한정되지 않는다. 소스 스타트 펄스는 데이터전압 생성부(23)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호는 데이터전압 생성부(23)의 출력 타이밍을 제어한다.
게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 시프트 클럭(Gate Shift Clock) 등을 포함할 수 있으나, 이에 한정되지 않는다. 게이트 스타트 펄스는 첫 번째 출력을 생성하는 스테이지에 인가되어 그 스테이지의 동작을 활성화한다. 게이트 시프트 클럭은 스테이지들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스를 시프트시키기 위한 클럭신호이다.
타이밍 제어부(21)는 BDI 구동이 가능하도록, 게이트 구동회로(15)와 데이터 구동회로(25)의 동작을 제어하여 1 프레임 기간을 화상 표시 기간과 블랙 표시 기간으로 시분할 한다. 화상 표시 기간은 보정된 화상 데이터에 따라 픽셀들(P)이 발광 상태를 유지하는 기간이다. 블랙 표시 기간은 블랙 표시용 데이터전압의 인가 또는, 고전위 전원 전압의 해제에 의해 픽셀들(P)의 발광이 중지되는 기간이다.
본 발명은 제품 구동 중에 블랙 표시 기간을 활용하여 픽셀들(P)의 전기적 특성을 센싱하여, 구동 시간 경과에 따른 전기적 특성 변화를 측정 및 보상한다. 한편, 본 발명은 제품 출하 전의 에이징 공정에서 미리 설정된 계조-휘도 측정 시스템을 이용하여 픽셀들(P) 각각의 전기적 특성을 센싱하고 그 센싱 결과를 바탕으로 픽셀들 간의 전기적 특성 편차를 보상하는 픽셀의 보상값을 도출하고, 이 픽셀의 보상값을 메모리(30)에 저장할 수 있다. 이러한 에이징 공정에서는 공정 편차에 따른 픽셀들(P)의 전기적 특성 편차가 측정 및 보상된다. 메모리(30)는 플래시 메모리(flash memory)일 수 있으나 이에 한정되지 않는다. 계조-휘도 측정 시스템은 메모리(30)와 전기적으로 연결될 수 있다. 메모리(30)의 보상값 정보는 제품 구동 중에 실시간 센싱 과정을 통해 갱신된다. 다시 말해, 센싱부(22)는 제품 출하 후 블랙 표시 기간을 활용한 실시간 센싱을 통해 메모리(30)에 저장된 보상값을 실시간으로 업데이트(update)할 수 있다.
호스트 시스템(100)은 텔레비전(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 시스템, 웨어러블 시스템, 가상 현실 시스템(virtual reality system, VR) 중 어느 하나일 수 있다. 도 1의 예는 모바일 시스템 구성을 예시한 것이다. 호스트 시스템(100)에 따라 표시패널의 구동 회로 구성이 달라질 수 있다. 호스트 시스템(100)은 모바일 시스템, 웨어러블 시스템, 가상 현실 시스템 등에서 어플리케이션 프로세서(Application Processor)로 구현될 수 있다.
도 5는 픽셀의 전기적 특성 센싱 결과를 이용한 외부 보상 방법의 일 예를 보여 주는 흐름도이다. 도 6a는 기준 커브를 도출하는 예를 보여 주는 도면이다. 도 6b는 표시패널의 평균 I-V 곡선과 보상 대상 픽셀의 I-V 곡선을 보여주는 도면이다. 그리고, 도 6c는 표시패널의 평균 I-V 곡선과 보상 대상 픽셀의 I-V 곡선과 보상 완료된 픽셀의 I-V 곡선을 보여주는 도면이다.
도 5 내지 도 6c를 결부하여 외부 보상 방법에 따라 픽셀의 전기적 특성 편차를 보상하기 위한 보상값 산출 알고리즘에 대하여 설명하기로 한다. 도 6a 내지 도 6c에서 횡축은 전압(V)이고, 종축은 전류(I)이다.
도 5 및 도 6a를 참조하면, 미리 설정된 계조(A~G)에 대하여 픽셀의 전기적 특성을 센싱한 후에, 최소자승법[最小自乘法, least square method]을 바탕으로 평균 I-V 곡선을 수학식 1과 같이 도출한다(S1). 단 본 발명에서 개시하는 최소자승법은 일 예시일 뿐이며, 본 발명은 최소자승법에 제한되지 않으며, 대안적인 회귀분석[回歸分析, regression analysis], 다항식근사[多項式近似, polynomial approximation] 등을 적용하는 것도 가능하다,
Figure pat00001
예시적인, 수학식 1에서, "a"는 구동 TFT의 전자 이동도이고, "b"는 구동 TFT의 문턱전압이며, "c"는 구동 TFT의 물리적 특성치를 나타낸다.
도 5 및 도 6b를 참조하면, 저계조(X)와 고계조(Y) 2 포인트에서 측정된 전류(I1, I2)와 데이터 전압(Vdata1,Vdata2))의 계조를 기준으로 아래의 수학식 2와 같이 센싱 대상 픽셀(P)의 파라미터값인 a'값, 및 b'값을 계산한다(S2).
Figure pat00002
Figure pat00003
예시적인, 수학식 2에서, 2차 방정식을 이용하여 기 센싱 픽셀(P)의 파라미터값인 a'값, 및 b'값을 산출할 수 있다.
도 5 및 도 5c와 같이 센싱 대상 픽셀(P)의 I-V 곡선이 전체 픽셀들(P)의 평균 I-V 곡선에 일치되도록 하기 위한 옵셋(Offset)과 게인(Gain) 등의 픽셀 보상값을 계산한다 (S3). 옵셋(Offset)과 게인(Gain)은 수학식 3과 같다. 예시적인, 수학식 3에서, "Vcomp"는 보상 전압이다. 옵셋(Offset)
Figure pat00004
은 구동 TFT의 문턱 전압 편차를 보상하기 위한 보상값이다. 게인(Gain)
Figure pat00005
은 구동 TFT의 이동도 편차를 보상하기 위한 보상값이다.
Figure pat00006
보상부(26)는 입력 화상의 데이터에 보상값을 적용하여 픽셀들(P)의 전기적 특성 편차를 보상한다(S4).
도 7은 본 발명의 기반이 되는 BDI 기술을 보여준다. 그리고, 도 8은 Non-BDI 기술과 BDI 기술에 따른 화상 갱신 모습을 비교하여 보여준다.
도 7을 참조하면, 타이밍 제어부(21)는 BDI 구동이 가능하도록, 게이트 구동회로(15)와 데이터 구동회로(25)의 동작을 제어하여 1 프레임 기간을 화상 표시 기간(IDP)과 블랙 표시 기간(BDP)으로 시분할 한다. 픽셀들(P)이 발광 상태를 유지하는 화상 표시 기간(IDP)에 의해 픽셀들(P)의 발광 듀티가 결정된다. 픽셀들(P)이 발광 상태를 중지하는 블랙 표시 기간(BDP)에 의해 픽셀들(P)의 블랙 듀티가 결정된다. 1 프레임 기간 중에서 발광 듀티(또는 블랙 듀티)가 차지하는 비율은 제품 모델 및 스펙에 따라 달라질 수 있다.
BDI 구동은 다양한 방식으로 구현 가능하다. 본 발명의 실시예에서는 1) 블랙 데이터 삽입 방법, 2) 전원 연결 스위치 오프 방법을 예시한다. 블랙 데이터 삽입 방법은, 블랙 표시 기간(IDP) 내에서 픽셀 블록 라인들(PBL)에 블랙 표시용 데이터전압을 순차적으로 인가하는 것이다. 블랙 데이터 삽입 방법이 적용될 수 있는 픽셀 회로는 도 9에 예시되어 있다. 전원 연결 스위치 오프 방법은 블랙 표시 기간(IDP) 내에서 픽셀 블록 라인들(PBL)과 고전위 전원 전압(EVDD) 간의 전기적 연결을 순차적으로 해제하는 것이다. 전원 연결 스위치 오프 방법이 적용될 수 있는 픽셀 회로는 도 10에 예시되어 있다.
BDI 구동은 1 프레임 기간 내에서, 픽셀 블록 라인들(PBL)에 순차적으로 화상 데이터를 기입하여 화상 표시 기간(IDP)을 구현하고, 이어서 픽셀 블록 라인들(PBL)의 OLED들을 순차적으로 비 발광시켜 블랙 표시 기간(IDP)을 구현하는 것이다. 따라서, 도 8과 같이 BDI 구동(B)은 Non-BDI 구동(A)와 달리 한 화면 내에서 화상 표시 블록과 블랙 표시 블록을 모두 재현한다. 블랙 표시 블록과 화상 표시 블록은 한 화면 내에서 동일한 속도로 쉬프트된다. 다시 말해, 입력 영상과 블랙 영상은 동일 속도로 쉬프트되면서 갱신된다.
도 9는 센싱부(22)와 픽셀(P)의 일 구성을 보여주는 회로도이다. 그리고, 도 10은 블랙 표시 구간 내에서 이뤄지는 센싱 동작의 일 구동 파형을 보여준다.
도 9에서, 센싱부(22)는 전압 센싱형으로 예시되나 이에 한정되지 않는다. 센싱부(22)는 전류 적분기를 더 포함한 전류 센싱형으로도 구현 가능하다. 도 9의 픽셀 회로는 화상 표시 기간(IDP) 동안 입력 화상을 표시하고, 블랙 표시 기간(BDP) 동안 센싱이 가능하도록 설계된다.
도 9를 참조하면, 본 발명의 일 픽셀(P)은 OLED, 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1), 제2 스위치 TFT(ST2)를 구비할 수 있다. 도 9의 픽셀(P)은 2개의 게이트신호들(SCAN, SEN)에 따라 구동될 수 있다.
TFT들(DT,ST1,ST2)은 n 타입 MOSFET로 구현될 수 있으나, 이에 한정되지 않는다. TFT들(DT,ST1,ST2)은 p 타입 MOSFET로 구현될 수도 있다. TFT들(DT,ST1,ST2)의 반도체층은 아몰포스 실리콘, 폴리 실리콘, 산화물 중 적어도 어느 하나로 구현될 수 있다. 특히, 제1 스위치 TFT(ST1)를 산화물 트랜지스터로 구현하면 저속 구동시 유리하다. 구체적으로 설명하면, 산화물 트랜지스터는 오프 전류(Off current)가 낮은 산화물 반도체를 포함한 NMOS(이하, "Oxide NMOS"라 함)로 구현될 수 있다. 오프 전류는 TFT의 오프 상태에서 TFT의 드레인과 소스 사이에 흐르는 누설 전류이다. 오프 전류가 낮은 TFT 소자는 오프 상태가 길더라도 누설 전류가 없기 때문에 픽셀들을 저속 구동할 때 픽셀들의 휘도 변화를 최소화할 수 있다.
OLED는 발광 소자이다. OLED는 제2 노드(N2)에 접속된 애노드전극과, 저전위 구동전압(EVSS)의 입력단에 접속된 캐소드전극과, 애노드전극과 캐소드전극 사이에 위치하는 유기화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 전원전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. 애노드전극과 캐소드전극, 그들 간에 존재하는 다수의 절연막들에 의해 OLED에는 기생 커패시터(Coled)가 생성될 수 있다.
구동 TFT(DT)는 소스-드레인 전류(Ids)(즉, 소스전극과 드레인전극 사이에 흐르는 전류)를 게이트-소스간 전압(Vgs)으로 조절하는 구동 소자이다. 구동 TFT(DT)는 게이트-소스 간의 전압(Vgs)에 따라 OLED에 입력되는 전류량을 제어한다. 구동 TFT(DT)는 제1 노드(N1)에 접속된 게이트전극, 고전위 구동전압(EVDD)의 입력단에 접속된 드레인전극, 및 제2 노드(N2)에 접속된 소스전극을 구비한다. 스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다.
제1 스위치 TFT(ST1)는 제1 게이트신호(SCAN)에 따라 구동 소자(DT)의 게이트전극과 데이터라인(11) 간의 전류 흐름을 온/오프 시킨다. 제1 스위치 TFT(ST1)는 제1 게이트라인(12A)에 접속된 게이트전극, 데이터라인(11)에 접속된 드레인전극, 및 제1 노드(N1)에 접속된 소스전극을 구비한다.
제2 스위치 TFT(ST2)는 제2 게이트신호(SEN)에 따라 구동 소자(DT)의 소스전극과 센싱라인(13) 간의 전류 흐름을 온/오프 시킨다. 제2 스위치 TFT(ST2)는 제2 게이트라인(12B)에 접속된 게이트전극, 제2 노드(N2)에 접속된 드레인전극, 및 센싱라인(13)에 접속된 소스전극을 구비한다.
도 9를 참조하면, 데이터 구동회로(25)는 데이터전압 생성부(23)에 포함되는 디지털-아날로그 변환기(이하, DAC)와, 센싱부(22)에 포함되는 스위치들(SW1,SW2), 샘플 앤 홀드 회로(SH) 및 ADC를 갖는다.
DAC는 화상 표시 기간(IDP)에서 화상 표시용 데이터전압을 생성하여 데이터라인들(11)에 공급한다. DAC는 블랙 표시 기간(BDP)에서 블랙 표시용 데이터전압을 생성하여 데이터라인들(11)에 공급한 후에, 센싱용 데이터전압을 생성하여 데이터라인들(11)에 공급한다. 블랙 표시용 데이터전압의 공급 타이밍은 모든 픽셀 블록 라인들(PBL)의 구동 타이밍(즉, 픽셀 블록 라인들(PBL)에 게이트신호들이 순차적으로 인가되는 타이밍)에 동기되는 데 반해, 센싱용 데이터전압의 공급 타이밍은 센싱의 대상이 되는 일부 픽셀 블록 라인들(PBL)의 구동 타이밍에만 동기된다.
제1 스위치(SW1)는 기준전압 제어신호(미도시)에 따라 기준전압(Vref)의 입력단과 센싱라인(13) 간의 전기적 접속을 스위칭한다. 기준전압(Vref)은 OLED의 동작점 전압보다 낮게 설정된다. 제1 스위치(SW1)는 화상 표시 구간(IDP) 및 블랙 표시 구간(BDP) 각각에서 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)(즉, Vdata-Vref)을 프로그래밍 할 때 턴 온 되고, 상기 프로그래밍이 완료되면 턴 오프 된다. 제1 스위치(SW1)는 블랙 표시 구간(BDP)에서 구동 TFT(DT)의 전기적 특성을 샘플링할 때에 턴 오프 상태를 유지한다.
제2 스위치(SW2)는 샘플링 제어신호(미도시)에 따라 센싱라인(13)과 샘플 앤 홀드 회로(SH) 간의 전기적 접속을 스위칭한다. 제2 스위치(SW2)는 블랙 표시 구간(BDP)에서 구동 TFT(DT)의 전기적 특성을 샘플링할 때에만 턴 온 된다.
화상 표시 구간(IDP) 및 블랙 표시 구간(BDP)에서 픽셀 회로와 데이터 구동회로(25)의 동작을 설명하면 다음과 같다.
화상 표시 구간(IDP)은 화상 데이터 프로그래밍 기간, 및 발광 기간을 포함한다. 화상 데이터 프로그래밍 기간에서 DAC(23)는 화상 표시용 데이터전압을 데이터라인(11)에 공급한다. 화상 데이터 프로그래밍 기간에서 제1 스위치(SW1)는 턴 온 되어 기준 전압(Vref)이 센싱 라인(13)에 공급된다. 화상 데이터 프로그래밍 기간에서 제1 스위치 TFT(ST1)는 제1 게이트신호(SCAN)에 따라 턴 온 되어 화상 표시용 데이터전압을 제1 노드(N1) 즉, 구동 TFT(DT)의 게이트전극에 인가한다. 화상 데이터 프로그래밍 기간에서 제2 스위치 TFT(ST2)는 제2 게이트신호(SEN)에 따라 턴 온 되어 기준 전압(Vref)을 제2 노드(N2) 즉, 구동 TFT(DT)의 소스전극에 인가한다. 따라서, 화상 데이터 프로그래밍 기간에서 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)은 구동 TFT를 턴 온 시킬 수 있는 조건, 즉 Vgs가 문턱전압보다 크게 프로그래밍 된다. 이어서, 발광 기간에서, 제1 및 제2 스위치 TFT(ST1,ST2)와 제1 스위치(SW1)는 턴 오프 된다. 발광 기간에서, 구동 TFT(DT)에는 턴 온 조건으로 프로그래밍 된 게이트-소스 간 전압(Vgs)에 따라 소스-드레인 전류(Ids)가 흐른다. 소스-드레인 전류(Ids)에 의해 제2 노드(N2)의 전위는 기준 전압(Vref)에서 OLED의 동작점 전압으로 상승되고 그에 따라 OLED가 턴 온 되어 OLED 발광이 이뤄진다.
블랙 표시 구간(BDP)은 블랙 데이터 프로그래밍 기간, 및 블랙 유지 기간을 포함한다. 블랙 데이터 프로그래밍 기간에서 DAC(23)는 블랙 표시용 데이터전압을 데이터라인(11)에 공급한다. 블랙 데이터 프로그래밍 기간에서 제1 스위치(SW1)는 턴 온 되어 기준 전압(Vref)이 센싱 라인(13)에 공급된다. 블랙 데이터 프로그래밍 기간에서 제1 스위치 TFT(ST1)는 제1 게이트신호(SCAN)에 따라 턴 온 되어 블랙 표시용 데이터전압을 제1 노드(N1) 즉, 구동 TFT(DT)의 게이트전극에 인가한다. 블랙 데이터 프로그래밍 기간에서 제2 스위치 TFT(ST2)는 제2 게이트신호(SEN)에 따라 턴 온 되어 기준 전압(Vref)을 제2 노드(N2) 즉, 구동 TFT(DT)의 소스전극에 인가한다. 따라서, 블랙 데이터 프로그래밍 기간에서 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)은 구동 TFT를 턴 오프 시킬 수 있는 조건, 즉 Vgs가 문턱전압 보다 작게 프로그래밍 된다. 이어서, 블랙 유지 기간에서, 제1 및 제2 스위치 TFT(ST1,ST2)와 제1 스위치(SW1)는 턴 오프 된다. 블랙 기간에서, 구동 TFT(DT)에는 턴 오프 조건으로 프로그래밍 된 게이트-소스 간 전압(Vgs)에 따라 소스-드레인 전류(Ids)가 흐르지 않게 된다. 이러한 소스-드레인 전류(Ids)의 차단에 의해 OLED의 발광이 중지된다.
이러한 블랙 유지 기간 내에서 도 10과 같은 구동 파형에 따라 픽셀의 전기적 특성이 센싱될 수 있다.
도 10을 참조하면, 블랙 유지 기간 내에서 이뤄지는 센싱 프로세스는 센싱 데이터 프로그래밍 기간(A), 전압 변화 기간(B), 및 샘플링 기간(C) 순으로 진행된다.
센싱 데이터 프로그래밍 기간(A)에서, DAC(23)는 센싱용 데이터전압(Vdata)을 데이터라인(11)에 공급한다. 센싱 데이터 프로그래밍 기간(A)에서, 제1 스위치(SW1)는 턴 온 되어 기준 전압(Vref)이 센싱 라인(13)에 공급된다. 센싱 데이터 프로그래밍 기간(A)에서, 제1 스위치 TFT(ST1)는 제1 게이트신호(SCAN)에 따라 턴 온 되어 센시용 데이터전압을 제1 노드(N1) 즉, 구동 TFT(DT)의 게이트전극에 인가한다. 센싱 데이터 프로그래밍 기간(A)에서, 제2 스위치 TFT(ST2)는 제2 게이트신호(SEN)에 따라 턴 온 되어 기준 전압(Vref)을 제2 노드(N2) 즉, 구동 TFT(DT)의 소스전극에 인가한다. 따라서, 블랙 유지 기간에서 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)은 구동 TFT를 턴 온 시킬 수 있는 조건, 즉 Vgs가 문턱전압보다 크게 프로그래밍 된다.
전압 변화 기간(B)에서, 제1 스위치 TFT(ST1)와 제1 스위치(SW1)는 턴 오프 되고, 제2 스위치 TFT(ST2)는 턴 온 상태를 유지한다. 전압 변화 기간(B)에서, 구동 TFT(DT)에는 턴 온 조건으로 프로그래밍 된 게이트-소스 간 전압(Vgs)에 따라 소스-드레인 전류(Ids)가 흐른다. 소스-드레인 전류(Ids)에 의해 제2 노드(N2)와 센싱 라인(13)의 전위는 기준 전압(Vref)으로부터 서서히 상승한다. 이때, 전위 변화 기울기는 구동 TFT(DT)의 전기적 특성에 따라 달라진다. 예를 들어, 전위 변화 기울기는 구동 TFT(DT)의 전자 이동도에 비례할 수 있다.
샘플링 기간(C)에서, 제2 스위치(SW2)는 턴 온 되어, 센싱 라인(13)을 센싱부(22)에 연결한다. 센싱부(22)는 센싱 라인(13)을 통해 제2 노드(N2)의 전압을 샘플링하여 센싱 데이터(S-DATA)로 변환한다. 도 11에서, Vsen, Vsen_R은 샘플링된 전압들을 지시한다. 동일 조건에서 샘플링 전압의 크기를 측정하면 구동 TFT(DT)의 전기적 특성이 어떠한지 알 수 있다.
도 11은 센싱부(22)와 픽셀(P)의 다른 구성을 보여주는 회로도이다. 도 12는 블랙 표시 구간 내에서 이뤄지는 센싱 동작의 다른 구동 파형을 보여준다.
도 11에서, 센싱부(22)는 전압 센싱형으로 예시되나 이에 한정되지 않는다. 센싱부(22)는 전류 적분기를 더 포함한 전류 센싱형으로도 구현 가능하다. 도 11의 픽셀 회로는 화상 표시 기간(IDP) 동안 입력 화상을 표시하고, 블랙 표시 기간(BDP) 동안 센싱이 가능하도록 설계된다.
도 11을 참조하면, 본 발명의 일 픽셀(P)은 OLED, 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1), 제2 스위치 TFT(ST2), 제3 스위치 TFT(ST3)를 구비할 수 있다. 도 11의 픽셀(P)은 3개의 게이트신호들(SCAN, SEN,EM)에 따라 구동될 수 있다.
TFT들(DT,ST1,ST2,ST3)은 n 타입 MOSFET로 구현될 수 있으나, 이에 한정되지 않는다. TFT들(DT,ST1,ST2,ST3)은 p 타입 MOSFET로 구현될 수도 있다. TFT들(DT,ST1,ST2,ST3)의 반도체층은 아몰포스 실리콘, 폴리 실리콘, 산화물 중 적어도 어느 하나로 구현될 수 있다. 특히, 제1 스위치 TFT(ST1)를 산화물 트랜지스터로 구현하면 저속 구동시 유리하다. 구체적으로 설명하면, 산화물 트랜지스터는 오프 전류(Off current)가 낮은 산화물 반도체를 포함한 NMOS(이하, "Oxide NMOS"라 함)로 구현될 수 있다. 오프 전류는 TFT의 오프 상태에서 TFT의 드레인과 소스 사이에 흐르는 누설 전류이다. 오프 전류가 낮은 TFT 소자는 오프 상태가 길더라도 누설 전류가 없기 때문에 픽셀들을 저속 구동할 때 픽셀들의 휘도 변화를 최소화할 수 있다.
OLED는 발광 소자이다. OLED는 제2 노드(N2)에 접속된 애노드전극과, 저전위 구동전압(EVSS)의 입력단에 접속된 캐소드전극과, 애노드전극과 캐소드전극 사이에 위치하는 유기화합물층을 포함한다.
구동 TFT(DT)는 게이트-소스간 전압(Vgs)에 따라 소스-드레인 전류(Ids)를 조절하는 구동 소자이다. 구동 TFT(DT)는 게이트-소스 간의 전압(Vgs)에 따라 OLED에 입력되는 전류량을 제어한다. 구동 TFT(DT)는 제1 노드(N1)에 접속된 게이트전극, 제3 스위치 TFT(ST3)를 통해 고전위 구동전압(EVDD)에 연결되는 드레인전극, 및 제2 노드(N2)에 접속된 소스전극을 구비한다. 스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다.
제1 스위치 TFT(ST1)는 제1 게이트신호(SCAN)에 따라 구동 소자(DT)의 게이트전극과 데이터라인(11) 간의 전류 흐름을 온/오프 시킨다. 제1 스위치 TFT(ST1)는 제1 게이트라인(12A)에 접속된 게이트전극, 데이터라인(11)에 접속된 드레인전극, 및 제1 노드(N1)에 접속된 소스전극을 구비한다.
제2 스위치 TFT(ST2)는 제2 게이트신호(SEN)에 따라 구동 소자(DT)의 소스전극과 센싱라인(13) 간의 전류 흐름을 온/오프 시킨다. 제2 스위치 TFT(ST2)는 제2 게이트라인(12B)에 접속된 게이트전극, 제2 노드(N2)에 접속된 드레인전극, 및 센싱라인(13)에 접속된 소스전극을 구비한다.
제3 스위치 TFT(ST3)는 제3 게이트신호(EM)에 따라 고전위 전원 전압(EVDD)과 구동 소자(DT)의 드레인전극 간의 전류 흐름을 온/오프 시킨다. 제3 스위치 TFT(ST3)는 제3 게이트라인(12C)에 접속된 게이트전극, 고전위 전원 전압(EVDD)에 연결되는 드레인전극, 및 구동 TFT(DT)에 연결되는 소스전극을 구비한다.
도 11을 참조하면, 데이터 구동회로(25)는 데이터전압 생성부(23)에 포함되는 디지털-아날로그 변환기(이하, DAC)와, 센싱부(22)에 포함되는 스위치들(SW1,SW2), 샘플 앤 홀드 회로(SH) 및 ADC를 갖는다.
DAC는 화상 표시 기간(IDP)에서 화상 표시용 데이터전압을 생성하여 데이터라인들(11)에 공급한다. DAC는 블랙 표시 기간(BDP)에서 센싱용 데이터전압을 생성하여 데이터라인들(11)에 공급한다. 센싱용 데이터전압의 공급 타이밍은 센싱의 대상이 되는 일부 픽셀 블록 라인들(PBL)의 구동 타이밍에만 동기 된다.
제1 스위치(SW1)는 기준전압 제어신호(미도시)에 따라 기준전압(Vref)의 입력단과 센싱라인(13) 간의 전기적 접속을 스위칭한다. 기준전압(Vref)은 OLED의 동작점 전압보다 낮게 설정된다. 제1 스위치(SW1)는 화상 표시 구간(IDP) 및 블랙 표시 구간(BDP) 각각에서 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)(즉, Vdata-Vref)을 프로그래밍 할 때 턴 온 되고, 상기 프로그래밍이 완료되면 턴 오프 된다. 제1 스위치(SW1)는 블랙 표시 구간(BDP)에서 구동 TFT(DT)의 전기적 특성을 샘플링할 때에 턴 오프 상태를 유지한다.
제2 스위치(SW2)는 샘플링 제어신호(미도시)에 따라 센싱라인(13)과 샘플 앤 홀드 회로(SH) 간의 전기적 접속을 스위칭한다. 제2 스위치(SW2)는 블랙 표시 구간(BDP)에서 구동 TFT(DT)의 전기적 특성을 샘플링할 때에만 턴 온 된다.
화상 표시 구간(IDP) 및 블랙 표시 구간(BDP)에서 픽셀 회로와 데이터 구동회로(25)의 동작을 설명하면 다음과 같다.
화상 표시 구간(IDP)은 화상 데이터 프로그래밍 기간, 및 발광 기간을 포함한다. 화상 데이터 프로그래밍 기간에서 DAC(23)는 화상 표시용 데이터전압을 데이터라인(11)에 공급한다. 화상 데이터 프로그래밍 기간에서 제1 스위치(SW1)는 턴 온 되어 기준 전압(Vref)이 센싱 라인(13)에 공급된다. 화상 데이터 프로그래밍 기간에서 제1 스위치 TFT(ST1)는 제1 게이트신호(SCAN)에 따라 턴 온 되어 화상 표시용 데이터전압을 제1 노드(N1) 즉, 구동 TFT(DT)의 게이트전극에 인가한다. 화상 데이터 프로그래밍 기간에서 제2 스위치 TFT(ST2)는 제2 게이트신호(SEN)에 따라 턴 온 되어 기준 전압(Vref)을 제2 노드(N2) 즉, 구동 TFT(DT)의 소스전극에 인가한다. 화상 데이터 프로그래밍 기간에서 제3 스위치 TFT(ST3)는 제3 게이트신호(EM)에 따라 턴 온 되어 고전위 전원 전압(EVDD)을 구동 TFT(DT)에 인가한다. 따라서, 화상 데이터 프로그래밍 기간에서 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)은 구동 TFT를 턴 온 시킬 수 있는 조건, 즉 Vgs가 문턱전압보다 크게 프로그래밍 된다. 이어서, 발광 기간에서, 제1 및 제2 스위치 TFT(ST1,ST2)와 제1 스위치(SW1)는 턴 오프 되고, 제3 스위치 TFT(ST3)는 턴 온 상태를 유지한다. 발광 기간에서, 구동 TFT(DT)에는 턴 온 조건으로 프로그래밍 된 게이트-소스 간 전압(Vgs)에 따라 소스-드레인 전류(Ids)가 흐른다. 소스-드레인 전류(Ids)에 의해 제2 노드(N2)의 전위는 기준 전압(Vref)에서 OLED의 동작점 전압으로 상승되고 그에 따라 OLED가 턴 온 되어 OLED 발광이 이뤄진다.
블랙 표시 구간(BDP)은 전압 차단 프로그래밍 기간, 및 블랙 유지 기간을 포함한다. 전압 차단 프로그래밍 기간에서 제3 스위치 TFT(ST3)는 턴 오프 된다. 따라서, 전압 차단 프로그래밍 기간에서 구동 TFT(DT)와 고전위 전원 전압(EVDD) 간의 전기적 연결이 해제된다. 이어서, 블랙 유지 기간에서, 고전위 전원 전압(EVDD)이 인가되지 않으므로 구동 TFT(DT)에는 소스-드레인 전류(Ids)가 흐르지 않게 된다. 이러한 소스-드레인 전류(Ids)의 차단에 의해 OLED의 발광이 중지된다.
이러한 블랙 유지 기간 내에서 도 12와 같은 구동 파형에 따라 픽셀의 전기적 특성이 센싱될 수 있다. 도 12의 구동 파형은 제3 게이트신호(EM)를 더 포함하는 것을 제외하고 도 10과 실질적으로 동일하다. 제3 게이트신호(EM)는 프로그래밍 기간(A), 전압 변화 기간(B), 및 샘플링 기간(C)에서 온 레벨(Lon)로 유지되기 때문에, 제3 스위치 TFT(ST3)는 턴 온 상태를 유지한다. 이외에 도 12의 구동 파형들은 도 11의 그것과 동일하므로 이들에 대한 상세한 설명은 생략한다.
도 13 및 도 14는 본 발명에 따라 한 프레임 내의 블랙 표시 구간 동안 복수의 픽셀 블록 라인들(PBL)이 실시간 센싱되는 것을 보여준다.
도 13 및 도 14를 참조하면, 한 프레임 내의 블랙 표시 구간(BDP) 동안 복수의 픽셀 블록 라인들(PBL)이 센싱될 수 있다. 도 13 및 도 14에서, La~Lg는 각각 픽셀 블록 라인(PBL)을 지시한다. 블랙 표시 구간(BDP)은 수직 블랭크 기간보다 훨씬 길다. 수직 블랭크 기간은 짧기 때문에, 종래 센싱 방법은 한 프레임에 1 픽셀 블록 라인씩 센싱하였다. 반면, 본 발명은 블랙 표시 구간(BDP)을 활용하여 한 프레임에 N(N은 2이상의 자연수) 픽셀 블록 라인들씩 센싱할 수 있다. 본 발명의 센싱 방법은 센싱에 소요되는 시간을 종래 대비 1/N로 줄일 수 있다.
본 발명은 센싱 소요 시간을 줄임으로써, 온도 편차가 큰 화상 조건등에 빠르게 대응하여 보상의 정확도를 높일 수 있다. 또한, 본 발명은 블랙 표시 구간(BDP)을 활용하여 센싱 동작을 수행하기 때문에, 휘도 원복용 데이터를 재차 공급할 필요가 없고, 센싱으로 인해 픽셀 블록 라인들(PBL) 간의 휘도 편차도 생기지 않는다. 전술했듯이, 블랙 표시 기간(BDP) 동안에는 센싱되는 픽셀 블록 라인(PBL)뿐만 아니라 비 센싱되는 픽셀 블록 라인들(PBL)들도 모두 발광이 중지되기 때문이다.
블랙 표시 구간(BDP)은 복수개(N개)의 구간들로 나눠질 수 있으며, 각 구간은 센싱에 충분한 시간으로 미리 설정될 수 있다. N개의 구간들을 통해 N개의 픽셀 블록 라인들(PBL)이 순차적으로 센싱되거나 또는, 비 순차적으로 센싱될 수 있다.
도 14는 본 발명의 일 실시예에 따른 실시간 센싱 및 보상 데이터 갱신 과정을 보여주는 흐름도이다.
도 14를 참조하면, 본 발명의 일 실시예에 따른 구동방법은 시분할 단계(미도시), 센싱 단계(S1), 보상값 산출 단계(S2), 메모리 갱신 단계(S3) 등을 포함한다.
본 발명은 화상 데이터에 따라 상기 픽셀들이 발광되는 화상 표시 기간과 상기 픽셀들의 발광이 중지되는 블랙 표시 기간으로 1 프레임 기간을 분할한다.
본 발명은 블랙 표시 기간 내에서 복수의 픽셀 블록 라인들에 포함된 픽셀들의 전기적 특성을 픽셀 블록 라인 단위로 순차적으로 또는 비 순차적으로 센싱한다(S1).
본 발명은 제1 픽셀 블록 라인에 대한 센싱 결과를 기초로 보상값을 계산하고, 이 보상값으로 제1 픽셀 블록 라인에 기입될 화상 데이터를 보정한다(S2).
본 발명은 계산된 보상값을 메모리에 저장한다(S3).
본 발명은 상기 순차적/비순차적 센싱을 위해 제2 픽셀 블록 라인을 선택하고, 제2 픽셀 블록 라인에 대해 S1~S3 단계를 반복한다(S4).
다시 말해, 픽셀 블록 라인(PBL)에 적색(R) 픽셀, 녹색(G) 픽셀, 청색(B) 픽셀, 백색(W) 픽셀이 포함된 경우, 센싱부는 블랙 표시 기간 내에서, 적색(R) 픽셀들을 센싱하여 제1 센싱 데이터를 출력하고, 녹색(G) 픽셀들을 센싱하여 제2 센싱 데이터를 출력하고, 청색(B) 픽셀들을 센싱하여 제3 센싱 데이터를 출력하며, 백색(W) 픽셀들을 센싱하여 제4 센싱 데이터를 출력할 수 있다.
그리고, 보상부는 제1 센싱 데이터를 기초로 제1 보상값을 계산하고, 제2 센싱 데이터를 기초로 제2 보상값을 계산하고, 제3 센싱 데이터를 기초로 제3 보상값을 계산하며, 제4 센싱 데이터를 기초로 제4 보상값을 계산한다. 이어서, 보상부는 적색(R) 픽셀들에 입력될 화상 데이터를 제1 보상값으로 보정하고, 녹색(G) 픽셀들에 입력될 화상 데이터를 제2 보상값으로 보정하고, 청색(B) 픽셀들에 입력될 화상 데이터를 제3 보상값으로 보정하고, 백색(W) 픽셀들에 입력될 화상 데이터를 제4 보상값으로 보정할 수 있다.
도 16은 센싱 소요 시간을 더욱 줄이기 위한 보상부(26)의 구성을 보여준다. 그리고, 도 17은 도 16에 따른 실시간 센싱 및 보상 데이터 갱신 과정을 보여주는 흐름도이다.
도 16 및 도 17을 참조하면, 픽셀 블록 라인(PBL)에 적색(R) 픽셀, 녹색(G) 픽셀, 청색(B) 픽셀, 백색(W) 픽셀이 포함된 경우, 센싱부는 블랙 표시 기간 내에서 제1 컬러의 픽셀들만을 센싱하여 센싱 데이터(S-DATA)를 출력할 수 있다(S11). 제1 컬러의 픽셀들은 R,G,B,W 픽셀들 중 어느 한 컬러의 픽셀들이다. 이렇게 함으로써, 센싱에 소요되는 시간은 1/4로 더욱 단축될 수 있다.
보상부(26)는 센싱부로부터 입력되는 1 컬러 센싱 데이터(S-DATA)를 저장하는 룩업 테이블(LUT)과, 룩업 테이블(LUT)을 참조로 제1 내지 제4 컬러 픽셀들에 대한 보상값을 계산하는 연산부(M1~M4)를 포함한다.
연산부(M1~M4)는 1 컬러 센싱 데이터(S-DATA)에 가중치(WR,WG,WB,WW)를 다르게 적용하여 R,G,B,W 픽셀들에 각각 대응되는 제1 내지 제4 보상값(CV1~CV4)을 산출한 후, 제1 내지 제4 보상값(CV1~CV4)을 메모리(30)에 저장한다(S12,S13,S14).
구체적으로 연산부(M1)는 1 컬러 센싱 데이터(S-DATA)에 제1 가중치(WR)를 적용하여 제1 보상값(CV1)을 계산한다. 연산부(M2)는 1 컬러 센싱 데이터(S-DATA)에 제2 가중치(WG)를 적용하여 제2 보상값(CV2)을 계산한다. 연산부(M3)는 1 컬러 센싱 데이터(S-DATA)에 제3 가중치(WB)를 적용하여 제3 보상값(CV3)을 계산한다. 연산부(M4)는 1 컬러 센싱 데이터(S-DATA)에 제4 가중치(WW)를 적용하여 제4 보상값(CV4)을 계산한다. 여기서, R,G,B,W 픽셀들 간에 전기적 특성 변화가 서로 다를 수 있으므로, 제1 내지 제4 가중치(WR,WG,WB,WW)는 다르게 설정될 수 있다.
보상부(26)는 제1 컬러(R)의 픽셀들(P)에 입력될 화상 데이터를 제1 보상값(CV1)으로 보정하고, 제2 컬러(G)의 픽셀들(P)에 입력될 화상 데이터를 제2 보상값(CV2)으로 보정하고, 제3 컬러(B)의 픽셀들(P)에 입력될 화상 데이터를 제3 보상값(CV3)으로 보정하고, 제4 컬러(W)의 픽셀들(P)에 입력될 화상 데이터를 제4 보상값(CV4)으로 보정할 수 있다.
전술한 바와 같이, 본 발명은 한 프레임 기간을 화상 표시 기간과 블랙 표시 기간으로 시분할하고, 블랙 표시 기간 내에서 복수개의 픽셀 블록 라인들을 한꺼번에 센싱함으로써, 픽셀들의 전기적 특성을 센싱하는 데 소요되는 시간을 줄여 보상의 정확도를 높이고 라인 딤이 시인되지 않도록 할 수 있다.
본 발명은 블랙 표시 기간 내에서 특정 1 컬러의 픽셀들만을 센싱함으로써, 픽셀들의 전기적 특성을 센싱하는 데 소요되는 시간을 더욱 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10 : 표시패널 15 : 게이트 구동회로
25 : 데이터 구동회로

Claims (20)

  1. 다수의 픽셀 블록 라인들이 구비되며, 각 픽셀 블록 라인에 다수의 픽셀들이 포함된 표시패널;
    화상 데이터에 따라 상기 픽셀들이 발광되는 화상 표시 기간과 상기 픽셀들의 발광이 중지되는 블랙 표시 기간으로 1 프레임 기간을 시분할하는 타이밍 제어부;
    상기 블랙 표시 기간 내에서 복수의 픽셀 블록 라인들에 포함된 픽셀들의 전기적 특성을 센싱하는 센싱부; 및
    상기 센싱부로부터 입력되는 센싱 데이터를 기초로 보상값을 계산하고, 상기 보상값으로 상기 화상 데이터를 보정하는 보상부를 포함하는 전계 발광 표시장치.
  2. 제 1 항에 있어서,
    상기 블랙 표시 기간 내에서 상기 픽셀 블록 라인들에는 블랙 표시용 데이터전압이 순차적으로 인가되고,
    상기 픽셀들 각각에 포함된 구동 소자의 소스-드레인 전류는 상기 블랙 표시용 데이터에 따라 차단되는 전계 발광 표시장치.
  3. 제 2 항에 있어서,
    상기 블랙 표시 기간 내에서, 상기 센싱의 대상이 되는 제1 픽셀 블록 라인에는 상기 블랙 표시용 데이터전압이 인가된 후에 센싱용 데이터전압이 인가되고,
    상기 센싱용 데이터전압에 의해 상기 제1 픽셀 블록 라인의 픽셀들 각각에 포함된 구동 소자에는 소스-드레인 전류가 흐르는 전계 발광 표시장치.
  4. 제 1 항에 있어서,
    상기 블랙 표시 기간 내에서 상기 픽셀 블록 라인들과 고전위 전원 전압 간의 전기적 연결이 순차적으로 해제되고,
    상기 픽셀들 각각에 포함된 구동 소자의 소스-드레인 전류는 상기 고전위 전원 전압의 해제에 의해 차단되는 전계 발광 표시장치.
  5. 제 3 항에 있어서,
    상기 블랙 표시 기간 내에서, 상기 센싱의 대상이 되는 제1 픽셀 블록 라인에는 상기 고전위 전원 전압이 해제된 후에 센싱용 데이터전압이 인가되고,
    상기 센싱용 데이터전압과 함께 재차 인가되는 상기 고전위 전원 전압에 의해 상기 제1 픽셀 블록 라인의 픽셀들 각각에 포함된 구동 소자에는 소스-드레인 전류가 흐르는 전계 발광 표시장치.
  6. 제 3 항 또는 제 5 항에 있어서,
    상기 제1 픽셀 블록 라인은 상기 픽셀 블록 라인들 중에서 복수개 선택되되, 순차적으로 선택되는 전계 발광 표시장치.
  7. 제 3 항 또는 제 5 항에 있어서,
    상기 제1 픽셀 블록 라인은 상기 픽셀 블록 라인들 중에서 복수개 선택되되, 비 순차적으로 선택되는 전계 발광 표시장치.
  8. 제 3 항 또는 제 5 항에 있어서,
    상기 센싱부는 상기 구동 소자의 소스-드레인 전류를 직접 센싱하거나 또는, 상기 구동 소자의 소스-드레인 전류에 따른 픽셀 노드 전압을 센싱하는 전계 발광 표시장치.
  9. 제 1 항에 있어서,
    상기 픽셀들은 제1 컬러를 표시하는 제1 컬러 픽셀들과, 상기 제1 컬러와 다른 제2 컬러를 표시하는 제2 컬러 픽셀들을 포함하고,
    상기 센싱부는 제1 컬러 픽셀들을 센싱하여 제1 센싱 데이터를 출력하며, 상기 제2 컬러 픽셀들을 센싱하여 제2 센싱 데이터를 출력하고,
    상기 보상부는 상기 제1 센싱 데이터를 기초로 제1 보상값을 계산하고, 상기 제2 센싱 데이터를 기초로 제2 보상값을 계산한 후에, 상기 제1 컬러 픽셀들에 입력될 화상 데이터를 상기 제1 보상값으로 보정하고, 상기 제2 컬러 픽셀들에 입력될 화상 데이터를 상기 제2 보상값으로 보정하는 전계 발광 표시장치.
  10. 제 1 항에 있어서,
    상기 픽셀들은 제1 컬러를 표시하는 제1 컬러 픽셀들과, 상기 제1 컬러와 다른 제2 컬러를 표시하는 제2 컬러 픽셀들을 포함하고,
    상기 센싱부는 제1 컬러 픽셀들만을 센싱하여 제1 센싱 데이터를 출력하고,
    상기 보상부는 상기 제1 센싱 데이터에 제1 가중치를 적용하여 제1 보상값을 계산하고, 상기 제1 센싱 데이터에 제2 가중치를 적용하여 제2 보상값을 계산한 후, 상기 제1 컬러 픽셀들에 입력될 화상 데이터를 상기 제1 보상값으로 보정하고, 상기 제2 컬러 픽셀들에 입력될 화상 데이터를 상기 제2 보상값으로 보정하는 전계 발광 표시장치.
  11. 다수의 픽셀 블록 라인들이 구비되며, 각 픽셀 블록 라인에 다수의 픽셀들이 포함된 전계 발광 표시장치의 구동방법에 있어서,
    화상 데이터에 따라 상기 픽셀들이 발광되는 화상 표시 기간과 상기 픽셀들의 발광이 중지되는 블랙 표시 기간으로 1 프레임 기간을 분할하는 시분할 단계;
    상기 블랙 표시 기간 내에서 복수의 픽셀 블록 라인들에 포함된 픽셀들의 전기적 특성을 센싱하는 센싱 단계; 및
    상기 센싱 결과에 따른 센싱 데이터를 기초로 보상값을 계산하고, 상기 보상값으로 상기 화상 데이터를 보정하는 보상 단계를 포함하는 전계 발광 표시장치의 구동방법.
  12. 제 11 항에 있어서,
    상기 블랙 표시 기간 내에서 상기 픽셀 블록 라인들에는 블랙 표시용 데이터전압이 순차적으로 인가되고,
    상기 픽셀들 각각에 포함된 구동 소자의 소스-드레인 전류는 상기 블랙 표시용 데이터에 따라 차단되는 전계 발광 표시장치의 구동방법.
  13. 제 12 항에 있어서,
    상기 블랙 표시 기간 내에서, 상기 센싱의 대상이 되는 제1 픽셀 블록 라인에는 상기 블랙 표시용 데이터전압이 인가된 후에 센싱용 데이터전압이 인가되고,
    상기 센싱용 데이터전압에 의해 상기 제1 픽셀 블록 라인의 픽셀들 각각에 포함된 구동 소자에는 소스-드레인 전류가 흐르는 전계 발광 표시장치의 구동방법.
  14. 제 11 항에 있어서,
    상기 블랙 표시 기간 내에서 상기 픽셀 블록 라인들과 고전위 전원 전압 간의 전기적 연결이 순차적으로 해제되고,
    상기 픽셀들 각각에 포함된 구동 소자의 소스-드레인 전류는 상기 고전위 전원 전압의 해제에 의해 차단되는 전계 발광 표시장치의 구동방법.
  15. 제 13 항에 있어서,
    상기 블랙 표시 기간 내에서, 상기 센싱의 대상이 되는 제1 픽셀 블록 라인에는 상기 고전위 전원 전압이 해제된 후에 센싱용 데이터전압이 인가되고,
    상기 센싱용 데이터전압과 함께 재차 인가되는 상기 고전위 전원 전압에 의해 상기 제1 픽셀 블록 라인의 픽셀들 각각에 포함된 구동 소자에는 소스-드레인 전류가 흐르는 전계 발광 표시장치의 구동방법.
  16. 제 13 항 또는 제 15 항에 있어서,
    상기 제1 픽셀 블록 라인은 상기 픽셀 블록 라인들 중에서 복수개 선택되되, 순차적으로 선택되는 전계 발광 표시장치의 구동방법.
  17. 제 13 항 또는 제 15 항에 있어서,
    상기 제1 픽셀 블록 라인은 상기 픽셀 블록 라인들 중에서 복수개 선택되되, 비 순차적으로 선택되는 전계 발광 표시장치의 구동방법.
  18. 제 13 항 또는 제 15 항에 있어서,
    상기 센싱 단계는 상기 구동 소자의 소스-드레인 전류를 직접 센싱하거나 또는, 상기 구동 소자의 소스-드레인 전류에 따른 픽셀 노드 전압을 센싱하는 전계 발광 표시장치의 구동방법.
  19. 제 11 항에 있어서,
    상기 픽셀들은 제1 컬러를 표시하는 제1 컬러 픽셀들과, 상기 제1 컬러와 다른 제2 컬러를 표시하는 제2 컬러 픽셀들을 포함하고,
    상기 센싱 단계는 제1 컬러 픽셀들을 센싱하여 제1 센싱 데이터를 출력하며, 상기 제2 컬러 픽셀들을 센싱하여 제2 센싱 데이터를 출력하고,
    상기 보상 단계는 상기 제1 센싱 데이터를 기초로 제1 보상값을 계산하고, 상기 제2 센싱 데이터를 기초로 제2 보상값을 계산한 후에, 상기 제1 컬러 픽셀들에 입력될 화상 데이터를 상기 제1 보상값으로 보정하고, 상기 제2 컬러 픽셀들에 입력될 화상 데이터를 상기 제2 보상값으로 보정하는 전계 발광 표시장치의 구동방법.
  20. 제 11 항에 있어서,
    상기 픽셀들은 제1 컬러를 표시하는 제1 컬러 픽셀들과, 상기 제1 컬러와 다른 제2 컬러를 표시하는 제2 컬러 픽셀들을 포함하고,
    상기 센싱 단계는 제1 컬러 픽셀들만을 센싱하여 제1 센싱 데이터를 출력하고,
    상기 보상 단계는 상기 제1 센싱 데이터에 제1 가중치를 적용하여 제1 보상값을 계산하고, 상기 제1 센싱 데이터에 제2 가중치를 적용하여 제2 보상값을 계산한 후, 상기 제1 컬러 픽셀들에 입력될 화상 데이터를 상기 제1 보상값으로 보정하고, 상기 제2 컬러 픽셀들에 입력될 화상 데이터를 상기 제2 보상값으로 보정하는 전계 발광 표시장치의 구동방법.
KR1020170091203A 2017-07-18 2017-07-18 전계 발광 표시장치 및 그 구동방법 KR102438257B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170091203A KR102438257B1 (ko) 2017-07-18 2017-07-18 전계 발광 표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170091203A KR102438257B1 (ko) 2017-07-18 2017-07-18 전계 발광 표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20190009214A true KR20190009214A (ko) 2019-01-28
KR102438257B1 KR102438257B1 (ko) 2022-08-30

Family

ID=65269889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170091203A KR102438257B1 (ko) 2017-07-18 2017-07-18 전계 발광 표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR102438257B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021079423A1 (ja) * 2019-10-23 2021-04-29 シャープ株式会社 表示装置およびその駆動方法
WO2021161505A1 (ja) * 2020-02-14 2021-08-19 シャープ株式会社 表示装置およびその駆動方法
US11676534B2 (en) 2020-12-17 2023-06-13 Lg Display Co., Ltd. Light emitting display device and method for driving ihe same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150025987A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR20160027524A (ko) * 2014-09-01 2016-03-10 엘지디스플레이 주식회사 표시장치
KR20170055608A (ko) * 2015-11-11 2017-05-22 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 방법
KR20170064176A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150025987A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR20160027524A (ko) * 2014-09-01 2016-03-10 엘지디스플레이 주식회사 표시장치
KR20170055608A (ko) * 2015-11-11 2017-05-22 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 방법
KR20170064176A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021079423A1 (ja) * 2019-10-23 2021-04-29 シャープ株式会社 表示装置およびその駆動方法
CN114450742A (zh) * 2019-10-23 2022-05-06 夏普株式会社 显示装置及其驱动方法
WO2021161505A1 (ja) * 2020-02-14 2021-08-19 シャープ株式会社 表示装置およびその駆動方法
US11676534B2 (en) 2020-12-17 2023-06-13 Lg Display Co., Ltd. Light emitting display device and method for driving ihe same

Also Published As

Publication number Publication date
KR102438257B1 (ko) 2022-08-30

Similar Documents

Publication Publication Date Title
KR102617966B1 (ko) 전계 발광 표시 장치와 그 구동 방법
EP3113163B1 (en) Device and method for sensing threshold voltage of driving tft included in organic light emitting display
KR102312348B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
US9495909B2 (en) Organic light emitting display
KR102326166B1 (ko) 전계 발광 표시장치와 그 구동방법
US10276099B2 (en) Organic light emitting diode display and method for driving the same
KR102450894B1 (ko) 전계 발광 표시장치와 그 구동 방법
KR101978780B1 (ko) 유기발광 표시장치의 화질 보상 장치 및 방법
KR20150052606A (ko) 유기발광 표시장치와 그의 이동도 보상방법
KR102462834B1 (ko) 유기발광 다이오드의 열화 센싱 방법
KR20190052822A (ko) 전계 발광 표시장치
KR20170135418A (ko) 유기발광 표시장치와 그 구동방법
KR20170022368A (ko) 유기발광 표시장치와 그 구동방법
KR102408901B1 (ko) 유기발광 표시장치
KR102438257B1 (ko) 전계 발광 표시장치 및 그 구동방법
KR101731120B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR102595505B1 (ko) 유기발광 표시장치와 그의 전기적 특성 센싱 방법
US11705056B2 (en) Electroluminescence display apparatus
KR102389198B1 (ko) 전계 발광 표시 장치와 그 센싱 방법
KR20180127882A (ko) 전계 발광 표시장치
KR102461389B1 (ko) 유기발광 표시장치와 그 구동방법
KR20210082601A (ko) 유기 발광 다이오드 표시 장치
KR102380766B1 (ko) 전계 발광 표시장치 및 그 구동방법
KR102348657B1 (ko) 전계 발광 표시 장치
KR20200076225A (ko) 유기발광 표시장치와 그의 픽셀 보상 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant