KR20190005609A - 표시 장치의 디멀티플렉서 - Google Patents

표시 장치의 디멀티플렉서 Download PDF

Info

Publication number
KR20190005609A
KR20190005609A KR1020170086516A KR20170086516A KR20190005609A KR 20190005609 A KR20190005609 A KR 20190005609A KR 1020170086516 A KR1020170086516 A KR 1020170086516A KR 20170086516 A KR20170086516 A KR 20170086516A KR 20190005609 A KR20190005609 A KR 20190005609A
Authority
KR
South Korea
Prior art keywords
switching transistors
output channel
gate electrode
demultiplexer
luminance
Prior art date
Application number
KR1020170086516A
Other languages
English (en)
Other versions
KR102353361B1 (ko
Inventor
박제형
배현직
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170086516A priority Critical patent/KR102353361B1/ko
Publication of KR20190005609A publication Critical patent/KR20190005609A/ko
Application granted granted Critical
Publication of KR102353361B1 publication Critical patent/KR102353361B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시 장치의 저주파수 구동 시 화면 떨림을 방지할 수 있는 표시 장치의 디멀티플렉서에 관한 것으로, 본 발명에 따른 표시 장치의 디멀티플렉서는, 2의 출력 채널을 6개의 데이터 라인에 연결하기 위해 6개의 스위칭 트랜지스터를 구비한 디멀트플렉서에 있어서, 상기 6개의 스위칭 트랜지스터 중, 3개의 스위칭 트랜지스터는 제어 신호가 인가되는 각 게이트 전극을 중심으로 우측에 상기 출력 채널이 연결되는 드레인 영역을 구비하고 좌측에 데이터 라인이 연결되는 소오스 영역을 구비하며, 나머지 3개의 스위칭 트랜지스터는 제어 신호가 인가되는 각 게이트 전극을 중심으로 우측에 데이터 라인이 연결되는 소오스 영역을 구비하고, 좌측에 출력 채널이 연결되는 드레인 영역을 구비한 것이다.

Description

표시 장치의 디멀티플렉서{De-multiplexer for display device}
본 발명은 표시 장치에 관한 것으로, 특히 표시 장치의 저주파수 구동 시 화면 떨림을 방지할 수 있는 표시 장치의 디멀티플렉서에 관한 것이다.
최근 디지털 데이터를 이용하여 영상을 표시하는 평판 표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display Device: LCD), 유기 발광 다이오드 (Organic Light Emitting Diode; 이하 OLED)를 이용한 OLED 표시 장치(OLED Display Device) 등이 대표적이다.
이러한 평판 표시 장치는 영상을 표시하기 위해 다수개의 게이트 라인들 및 다수개의 데이터 라인들을 구비한 표시 패널과 상기 표시 패널을 구동하기 위한 구동 회로부를 구비한다.
상기와 같은 표시 패널 중 액정 표시 패널은 유리 기판상에 박막트랜지스터 어레이가 형성되는 박막트랜지스터 어레이 기판과, 유리 기판상에 칼라 필터 어레이가 형성되는 칼라 필터 어레이 기판과, 상기 박막트랜지스터 어레이 기판과 상기 칼라 필터 어레이 기판 사이에 충진된 액정층을 구비하여, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
또한, 상기와 같은 액정 표시 패널을 구동하기 위한 구동 회로부는 상기 액정 표시 패널에 배치된 다수의 데이터 라인을 구동하는 데이터 구동부와, 상기 액정 표시 패널에 배치된 다수의 게이트 라인을 구동하는 게이트 구동부와, 상기 데이터 구동부 및 게이트 구동부를 제어하는 타이밍 컨트롤러 등을 포함한다.
상기 데이터 구동부는 상기 타이밍 콘트롤러로부터 입력되는 데이터 제어신호(DDC)에 응답하여 상기 RGB 데이터를 계조값에 대응하는 아날로그의 화소 신호(데이터 신호 또는 데이터 전압)으로 변환하고, 이렇게 변환된 화소 신호를 표시패널(110)상의 데이터 라인(DL)들에 공급한다.
상기 데이터 구동부는 적어도 하나의 데이터 드라이버 집적회로(DDIC: Data Driver Integrated Circuit, 이하 '데이터 드라이버 IC'라 함)를 포함하여 다수의 데이터 라인을 구동할 수 있고, 상기 각 각 데이터 드라이버 IC는 쉬프트 레지스터, 래치 회로 등을 포함하는 로직부와, 디지털 아날로그 컨버터(DAC: Digital Analog Converter)와, 출력 버퍼 등을 포함할 수 있다.
한편, 최근에는 UHD(Ultra High Ddefinition) 이상의 고해상도(3840?2160 이상) 액정 표시 장치가 제품으로 많이 출시되고 있고, UHD 이상의 고해상도 액정 표시 장치에서 데이터 드라이버 IC의 출력 채널들 각각이 표시 패널의 데이터 라인들 각각에 1:1로 접속되는 경우, 상기 데이터 드라이버 IC의 개수 증가로 인해 제조 비용이 상승하는 문제가 있다.
따라서, 데이터 드라이버 IC의 개수를 줄이기 위해, 디멀티플렉서(DMUX)를 이용하여 데이터 드라이버 IC의 하나의 출력 채널을 적어도 2개의 데이터 라인들에 접속하는 디멀티플렉싱 구동 방식이 사용되고 있다.
도 1은 일반적인 디멀티플렉싱 구동 방식의 액정 표시 장치를 개략적으로 도시한 구성도이고, 도 2는 도 1에 도시된 디멀티플렉서의 상세 회로도이다.
일반적인 디멀티플렉싱 구동 방식의 액정 표시 장치는, 도 1에 도시한 바와 같이, 다수의 데이터 라인(DL1, DL2, ... DLn) 및 다수의 게이트 라인(GL1, GL2, ... GLm)이 배치되어 픽셀 매트릭스(22)를 구비한 액정 표시 패널(20)과, 상기 다수의 데이터 라인((DL1, DL2, ... DLn)을 구동하는 데이터 드라이버(26)와, 상기 다수의 게이트 라인(GL1, GL2, ... GLm)을 구동하는 게이트 드라이버(24)와, 데이터 드라이버(26)와 상기 픽셀 매트릭스(22) 사이에 접속된 디멀티플렉서(DEMUX)(28)와, 상기 데이터 드라이버(26) 및 게이트 드라이버(24)를 제어하는 타이밍 컨트롤러(10) 등을 포함한다.
상기 데이터 드라이버(26) 및 상기 게이트 드라이버(24)는 액정 표시 패널(20)에 내장될 수도 있다.
상기 타이밍 컨트롤러(10)는 상기 게이트 드라이버(24) 및 상기 데이터 드라이버(26)의 구동 타이밍을 제어하는 다수의 제어 신호들을 생성하여 공급함과 아울러 상기 데이터 드라이버(26)에 화소 데이터를 정렬하여 공급한다.
그리고, 타이밍 컨트롤러(10)는 액정 표시 패널(20)에 내장된 상기 DEMUX부(28)를 제어하는 다수의 제어 신호들(C1, C2, C3, C4, C5, C6)을 생성하여 공급한다.
DEMUX부(28)는, 도 2에 도시한 바와 같이, 상기 데이터 드라이버(26)와 화소 매트릭스(22)의 n개의 데이터 라인들(DL1 내지 DLn) 사이에 접속된 k개의 디멀티플렉서(DEMUX1 - DEMUXk)를 구비한다. 상기 각 디멀티플렉서(DEMUX1 내지 DEMUXk)는 데이터 드라이버(26)의 2개의 출력 채널(S1-S2, S3-S4, ... S2k-1-S2k) 에 병렬로 접속되고, 데이터 라인들(DL1 내지 DLn) 중 6개의 데이터 라인들 각각과 접속된 제1 내지 제6 스위치(SW1 내지 SW6)를 구비한다.
즉, 상기 디멀티플렉서는 하나의 출력 채널에서 출력되는 데이터 신호를 시분할 방식으로 3개의 데이터 라인들에 공급한다.
상기 제1 내지 제6 스위치(SW1 내지 SW6)는 타이밍 컨트롤러(10)로부터 공급되는 제1 내지 제3 제어 신호(C1 내지 C3) 및 제4 내지 제6 제어 신호(C4 내지 C6)에 의해 한 수평 기간에서 서로 다른 시점에서 턴-온된다.
도 3은 종래의 2개의 채널을 6개의 데이터 라인에 접속하는 디멀티플렉서의 레이아웃 구성도이고, 도 4는 도 3의 I-I' 선상의 단면도이다.
상술한 바와 같이, 상기 디멀티플렉서는 하나의 출력 채널에서 출력되는 데이터 신호를 시분할 방식으로 3개의 데이터 라인들에 공급한 것으로, 도 3에서는 2개의 출력 채널과 6개의 데이터 라인들을 도시하였다.
제 1 출력 채널(S1)은 정극성(+) 데이터 신호를 출력하고, 제 2 출력 채널(S2)는 부극성(-) 데이터 신호를 출력한다.
상기 제 1 출력 채널(S1)의 데이터 신호는 제 1 내지 제 3 제어 신호(C1-C3)에 의해 제어되는 제 1 내지 제 3 스위칭 트랜지스터(SW1 내지 SW3)에 의해 시분할 방식으로 제 1, 제 5 및 제 3 데이터 라인(DL1, DL5, DL3)에 공급되고, 상기 제 2 출력 채널(S2)의 데이터 신호는 제 4 내지 제 6 제어 신호(C4-C6)에 의해 제어되는 제 4 내지 제 6 스위칭 트랜지스터(SW4 내지 SW6)에 의해 시분할 방식으로 제 4, 제 2 및 제 6 데이터 라인(DL4, DL2, DL6)에 공급된다.
여기서, 상기 제 2 스위칭 트랜지스터(SW2)에 의해 시분할된 상기 제 1 출력 채널(S1)의 데이터 신호가 제 5 데이터 라인(DL5)에 인가되고, 상기 제 5 스위칭 트랜지스터(SW5)에 의해 시분할된 상기 제 2 출력 채널(S2)의 데이터 신호가 제 2 데이터 라인(DL2)에 인가되는 것은, 라인 인버젼 방식으로 각 데이터 라인에 데이터 신호가 인가되도록 하기 위한 것이다.
상기 제 1 내지 제 6 스위칭 트랜지스터들(SW1 내지 SW6)의 구성을 설명하면 다음과 같다.
먼저, 설명의 편의를 위해, 상기 제 1 내지 제 6 스위칭 트랜지스터들(SW1 내지 SW6)의 구성에서, 데이터 드라이버의 출력 채널이 연결되는 부분을 드레인 영역 또는 드레인 전극으로 표현하고, 데이터 라인에 연결되는 부분을 소오스 영역 또는 소오스 전극이라고 표현한다.
도 3 및 도 4에 도시한 바와 같이, 제 1 및 제 2 스위칭 트랜지스터(SW1, SW2)는 제 1 활성 영역(A1) 상측에 제 1 및 제 2 제어 신호(C1, C2)가 각각 인가되는 상기 제 1 스위칭 트랜지스터(SW1)용 제 1 게이트 전극(G1)과 상기 제 2 스위칭 트랜지스터(SW2)용 제 2 게이트 전극(G2)이 형성되고, 상기 제 1 및 제 2 게이트 전극(G1, G2) 사이의 제 1 활성 영역(A1)의 공통 드레인 영역에 제 1 출력 채널(S1)이 연결되고, 상기 제 1 및 제 2 게이트 전극(G1, G2) 양측의 제 1 활성 영역(A1)의 소오스 영역에 각각의 소오스 전극이 형성된다.
또한, 제 3 스위칭 트랜지스터(SW3)는 제 2 활성 영역(A2) 상측에 제 3 제어 신호(C3)가 인가되는 상기 제 3 스위칭 트랜지스터(SW3)용 제 1 게이트 전극(G3)이 형성되고, 상기 제 3 게이트 전극(G3) 좌측의 제 2 활성 영역(A2)의 드레인 영역에 제 1 출력 채널(S1)이 연결되고, 상기 제 3 게이트 전극(G3) 우측의 제 2 활성 영역(A2)의 소오스 영역에 소오스 전극이 형성된다.
제 4 및 제 5 스위칭 트랜지스터(SW4, SW5)는 제 3 활성 영역(A3) 상측에 제 4 및 제 5 제어 신호(C4, C5)가 각각 인가되는 상기 제 4 스위칭 트랜지스터(SW4)용 제 4 게이트 전극(G4)과 상기 제 5 스위칭 트랜지스터(SW5)용 제 5 게이트 전극(G5)이 형성되고, 상기 제 4 및 제 5 게이트 전극(G4, G5) 사이의 제 3 활성 영역(A3)의 공통 드레인 영역에 제 2 출력 채널(S2)이 연결되고, 상기 제 4 및 제 5 게이트 전극(G4, G5) 양측의 제 3 활성 영역(A3)의 소오스 영역에 각각의 소오스 전극이 형성된다.
또한, 제 6 스위칭 트랜지스터(SW6)는 제 4 활성 영역(A4) 상측에 제 6 제어 신호(C6)가 인가되는 상기 제 6 스위칭 트랜지스터(SW6)용 제 6 게이트 전극(G6)이 형성되고, 상기 제 6 게이트 전극(G6) 좌측의 제 4 활성 영역(A4)의 드레인 영역에 제 2 출력 채널(S2)이 연결되고, 상기 제 6 게이트 전극(G6) 우측의 제 4 활성 영역(A4)의 소오스 영역에 소오스 전극이 형성된다.
상기에서 설명한 바와 같이, 종래의 디멀티플렉서에 구성되는 6개의 스위칭 트랜지스터(SW1-SW6) 중 2개의 스위칭 트랜지스터(SW2, SW5)는 각 게이트 전극(G2, G5)을 중심으로 우측에 드레인 전극을 구비하고 각 게이트 전극(G2, G5)을 중심으로 좌측에 소오스 전극을 구비한다. 또한, 상기 6개의 스위칭 트랜지스터(SW1-SW6) 중 나머지 4개의 스위칭 트랜지스터(SW1, SW3, SW4, SW6)는 각 게이트 전극(G1, G3, G4, G6)을 중심으로 우측에 소오스 전극을 구비하고 각 게이트 전극(G1, G3, G4, G6)을 중심으로 좌측에 드레인 전극을 구비한다.
그러나, 상기와 같은 종래의 디멀티플렉서에 있어서는 이와 같이 각 스위칭 트랜지스터의 게이트 전극 및 소오스/드레인 전극이 배치될 때 공정 중 게이트 전극 또는 소오스/드레인 전극이 일정 방향으로 쉬프트되면 데이터 라인 간에 휘도 편차가 발생되는 문제점이 있었다.
도 5는 종래의 디멀티플렉서에서 각 데이터 라인 간의 휘도 편차를 설명하기 위한 설명도이다.
상술한 바와 같이, 상기 제 2 및 제 5 스위칭 트랜지스터(SW2, SW5)는 각 게이트 전극(G2, G5)을 중심으로 우측에 드레인 전극을 구비하고 좌측에 소오스 전극을 구비한 반면, 상기 제 1, 제 3, 제 4 및 제 6 스위칭 트랜지스터(SW1, SW3, SW4, SW6)는 각 게이트 전극(G1, G3, G4, G6)을 중심으로 우측에 소오스 전극을 구비하고 좌측에 드레인 전극을 구비한다.
따라서, 게이트 전극이 우측으로 쉬프트된 경우, 상기 제 2 및 제 5 스위칭 트랜지스터(SW2, SW5)의 기생 커패시턴스(Cgs)가 같은 방향으로 발생되고, 상기 제 1, 제 3, 제 4 및 제 6 스위칭 트랜지스터(SW1, SW3, SW4, SW6)의 기생 커패시턴스(Cgs)가 같은 방향으로 발생된다. 그리고, 상기 제 2 및 제 5 스위칭 트랜지스터(SW2, SW5)의 기생 커패시턴스(Cgs)와 상기 제 1, 제 3, 제 4 및 제 6 스위칭 트랜지스터(SW1, SW3, SW4, SW6)의 기생 커패시턴스(Cgs)는 서로 다른 방향으로 발생되므로, 상기 제 1, 제 3, 제 4 및 제 6 스위칭 트랜지스터(SW1, SW3, SW4, SW6)의 기생 커패시턴스(Cgs)가 상기 제 2 및 제 5 스위칭 트랜지스터(SW2, SW5)의 기생 커패시턴스(Cgs)보다 더 커진다.
즉, 도 5에 도시한 바와 같이, 제 1 프레임에서 제 1 출력 채널(S1)의 적색(R) 화소의 휘도를 10이라고 가정하면, 제 1 출력 채널(S1)의 녹색(G) 화소의 휘도는 12이고, 제 1 출력 채널(S1)의 청색(B) 화소의 휘도는 6이 된다. 또한, 제 1 프레임에서 제 2 출력 채널(S2)의 적색(R) 화소의 휘도를 10이라고 가정하면, 제 2 출력 채널(S2)의 녹색(G) 화소의 휘도는 8이고, 제 2 출력 채널(S2)의 청색(B) 화소의 휘도는 14가 된다.
따라서, 상기 제 1 출력 채널(S1)의 평균 휘도는 9.3이고, 상기 제 2 출력 채널(S2)의 평균 휘도는 10.7이므로, 제 1 프레임에서 상기 제 1 출력 채널(S1)과 상기 제 2 출력 채널(S2)의 휘도 편차가 1.4이다.
한편, 도 5에 도시한 바와 같이, 제 2 프레임에서 제 1 출력 채널(S1)의 적색(R) 화소의 휘도를 10이라고 가정하면, 제 1 출력 채널(S1)의 녹색(G) 화소의 휘도는 8이고, 제 1 출력 채널(S1)의 청색(B) 화소의 휘도는 14가 된다. 또한, 제 2 프레임에서 제 2 출력 채널(S2)의 적색(R) 화소의 휘도를 10이라고 가정하면, 제 2 출력 채널(S2)의 녹색(G) 화소의 휘도는 12이고, 제 2 출력 채널(S2)의 청색(B) 화소의 휘도는 6가 된다.
따라서, 제 2 프레임에서 상기 제 1 출력 채널(S1)의 평균 휘도는 10.7이고, 상기 제 2 출력 채널(S2)의 평균 휘도는 9.3이므로, 제 2 프레임에서 상기 제 1 출력 채널(S1)과 상기 제 2 출력 채널(S2)의 휘도 편차가 1.4이다. 또한, 제 1 출력채널(S1)의 제 1 프레임과 제 2 프레임 간의 휘도 편차가 1.4이고, 제 2 출력채널(S2)의 제 1 프레임과 제 2 프레임 간의 휘도 편차도 1.4이다.
상기와 같은 이유에서, 종래의 디멀티플렉서는 데이터 라인 간에 휘도 편차가 발생되고, 이로 인하여 표시 장치의 저주파수 구동 시 화면 떨림이 발생되는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 디멀티플렉서를 구성하는 복수개의 스위칭 트랜지스터의 배치에서, 각 스위칭 트랜지스터의 좌측에 위치되는 소오스 영역과 우측에 위치되는 소오스 영역의 개수가 동일하도록 하여 상기 스위칭 트랜지스터들의 전극 쉬프트가 발생하더라도 스위칭 트랜지스터들의 기생 커패시턴스(Cgs)의 편차를 줄여 데이터 라인 간 및 프레임 간의 휘도 편차를 최소화하는 디멀티플렉서 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치의 디멀티플렉서는, 2의 출력 채널을 6개의 데이터 라인에 연결하기 위해 6개의 스위칭 트랜지스터를 구비한 디멀트플렉서에 있어서, 상기 6개의 스위칭 트랜지스터 중, 3개의 스위칭 트랜지스터는 제어 신호가 인가되는 각 게이트 전극을 중심으로 우측에 상기 출력 채널이 연결되는 드레인 영역을 구비하고 좌측에 데이터 라인이 연결되는 소오스 영역을 구비하며, 나머지 3개의 스위칭 트랜지스터는 제어 신호가 인가되는 각 게이트 전극을 중심으로 우측에 데이터 라인이 연결되는 소오스 영역을 구비하고, 좌측에 출력 채널이 연결되는 드레인 영역을 구비함에 그 특징이 있다.
여기서, 제 2, 제 5 및 제 6 스위칭 트랜지스터는 상기 제어 신호가 인가되는 각 게이트 전극을 중심으로 우측에 출력 채널이 연결되는 드레인 영역을 구비하고 좌측에 데이터 라인의 연결되는 소오스 영역을 구비하며, 제 1, 제 3 및 제 4 스위칭 트랜지스터는 제어 신호가 인가되는 각 게이트 전극을 중심으로 우측에 데이터 라인이 연결되는 소오스 영역을 구비하고 좌측에 출력 채널이 연결되는 드레인 영역을 구비함을 특징으로 한다.
상기 제 1 내지 제 6 스위칭 트랜지스터는 각각 제 1 내지 제 6 제어 신호에 의해 스위청됨을 특징으로 한다.
상기 제 1 및 제 4 스위칭 트랜지스터는 제 1 제어 신호에 의해 스위칭되고, 상기 제 2 및 제 5 스위칭 트랜지스터는 제 2 제어 신호에 의해 스위칭되고, 상기 제 3 및 제 6 스위칭 트랜지스터는 제 3 제어 신호에 의해 스위칭됨을 특징으로 한다.
상기와 같은 특징을 갖는 본 발명에 따른 표시 장치의 디멀티플렉서에 있어서는 다음과 같은 효과가 있다.
즉, 2개의 출력 채널을 6개의 데이터 라인에 연결하기 위해 6개의 스위칭 트랜지스터를 구비한 디멀티플렉서에 있어서, 제 2, 제 5 및 제 6 스위칭 트랜지스터(SW2, SW5, SW6)는 각 게이트 전극(G2, G5, G6)을 중심으로 우측에 드레인 전극을 구비하고 좌측에 소오스 전극을 구비한 반면, 제 1, 제 3 및 제 4 스위칭 트랜지스터(SW1, SW3, SW4)는 각 게이트 전극(G1, G3, G4)을 중심으로 우측에 소오스 전극을 구비하고 좌측에 드레인 전극을 구비하므로, 게이트 전극이 우측으로 쉬프트되더라도, 상기 제 2, 제 5 및 제 6 스위칭 트랜지스터(SW2, SW5, )의 기생 커패시턴스(Cgs)와 상기 제 1, 제 3 및 제 4 스위칭 트랜지스터(SW1, SW3, SW4)의 기생 커패시턴스(Cgs)가 서로 비슷한 값을 가진다.
따라서, 본 발명에 따른 디멀티플렉서는 데이터 라인 간에 휘도 편차가 최소화되고, 이로 인하여 표시 장치의 저주파수 구동 시 화면 떨림이 방지된다.
도 1은 일반적인 디멀티플렉싱 구동 방식의 액정 표시 장치를 개략적으로 도시한 구성도
도 2는 도 1에 도시된 디멀티플렉서의 상세 회로도
도 3은 종래의 2개의 채널을 6개의 데이터 라인에 접속하는 디멀티플렉서의 레이아웃 구성도
도 4는 도 3의 I-I' 선상의 단면도
도 5는 종래의 표시 장치의 디멀티플렉서에서 각 데이터 라인 간의 휘도 편차를 설명하기 위한 설명도
도 6은 본 발명에 따른 2개의 채널을 6개의 데이터 라인에 접속하는 디멀티플렉서의 레이아웃 구성도
도 7은 도 6의 II-II' 선상의 단면도
도 8은 본 발명에 따른 표시 장치의 디멀티플렉서에서 각 데이터 라인 간의 휘도 편차를 설명하기 위한 설명도
상기와 같은 특징을 갖는 본 발명에 따른 디멀티플렉서 및 그의 제조 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
본 발명에 따른 디멀티플렉싱 구동 방식의 액정 표시 장치 및 디멀티플렉서의 상세 회로도는 도 1 및 도 2에 도시한 바와 같으므로 생략한다.
도 6는 본 발명에 따른 2개의 채널을 6개의 데이터 라인에 접속하는 디멀티플렉서의 레이아웃 구성도이고, 도 7은 도 6의 II-II' 선상의 단면도이다.
마찬가지로, 설명의 편의를 위해, 상기 제 1 내지 제 6 스위칭 트랜지스터들(SW1 내지 SW6)의 구성에서, 데이터 드라이버의 출력 채널이 연결되는 부분을 드레인 영역 또는 드레인 전극으로 표현하고, 데이터 라인에 연결되는 부분을 소오스 영역 또는 소오스 전극이라고 표현한다.
본 발명에 따른 디멀티플렉서의 제 1 내지 제 6 스위칭 트랜지스터들(SW1 내지 SW6)의 구성이 종래와 다르므로 이를 구체적으로 설명하면 다음과 같다.
도 6 및 도 7에 도시한 바와 같이, 제 1 및 제 2 스위칭 트랜지스터(SW1, SW2)는 제 1 활성 영역(A1) 상측에 제 1 및 제 2 제어 신호(C1, C2)가 각각 인가되는 상기 제 1 스위칭 트랜지스터(SW1)용 제 1 게이트 전극(G1)과 상기 제 2 스위칭 트랜지스터(SW2)용 제 2 게이트 전극(G2)이 형성되고, 상기 제 1 및 제 2 게이트 전극(G1, G2) 사이의 제 1 활성 영역(A1)의 공통 드레인 영역에 제 1 출력 채널(S1)이 연결되고, 상기 제 1 및 제 2 게이트 전극(G1, G2) 양측의 제 1 활성 영역(A1)의 소오스 영역에 각각의 소오스 전극이 형성된다.
또한, 제 3 스위칭 트랜지스터(SW3)는 제 2 활성 영역(A2) 상측에 제 3 제어 신호(C3)가 인가되는 상기 제 3 스위칭 트랜지스터(SW3)용 제 1 게이트 전극(G3)이 형성되고, 상기 제 3 게이트 전극(G3) 좌측의 제 2 활성 영역(A2)의 드레인 영역에 제 1 출력 채널(S1)이 연결되고, 상기 제 3 게이트 전극(G3) 우측의 제 2 활성 영역(A2)의 소오스 영역에 소오스 전극이 형성된다.
제 4 및 제 5 스위칭 트랜지스터(SW4, SW5)는 제 3 활성 영역(A3) 상측에 제 4 및 제 5 제어 신호(C4, C5)가 각각 인가되는 상기 제 4 스위칭 트랜지스터(SW4)용 제 4 게이트 전극(G4)과 상기 제 5 스위칭 트랜지스터(SW5)용 제 5 게이트 전극(G5)이 형성되고, 상기 제 4 및 제 5 게이트 전극(G4, G5) 사이의 제 3 활성 영역(A3)의 공통 드레인 영역에 제 2 출력 채널(S2)이 연결되고, 상기 제 4 및 제 5 게이트 전극(G4, G5) 양측의 제 3 활성 영역(A3)의 소오스 영역에 각각의 소오스 전극이 형성된다.
또한, 제 6 스위칭 트랜지스터(SW6)는 제 4 활성 영역(A4) 상측에 제 6 제어 신호(C6)가 인가되는 상기 제 6 스위칭 트랜지스터(SW6)용 제 6 게이트 전극(G6)이 형성되고, 상기 제 6 게이트 전극(G6) 우측의 제 4 활성 영역(A4)의 드레인 영역에 제 2 출력 채널(S2)이 연결되고, 상기 제 6 게이트 전극(G6) 좌측의 제 4 활성 영역(A4)의 소오스 영역에 소오스 전극이 형성된다.
상기에서, 6개의 제어 신호(C1~C6)를 사용하여 6개의 스위칭 트랜지스터를 제어함을 설명하였지만, 이에 한정되지 않고, 3개의 제어 신호를 이용하여 6개의 스위칭 트랜지스터를 제어할 수 있다.
즉, 제 1 제어 신호C1)에 의해 제 1 및 제 4 스위칭 트랜지스터(SW1, SW4)가 제어 되고, 제 2 제어 신호C2)에 의해 제 2 및 제 5 스위칭 트랜지스터(SW2, SW5)가 제어 되고, 제 3 제어 신호C3)에 의해 제 3 및 제 6 스위칭 트랜지스터(SW3, SW6)가 제어 될 수 있다.
상기에서 설명한 바와 같이, 본 발명에 따른 디멀티플렉서에 구성되는 6개의 스위칭 트랜지스터(SW1-SW6) 중, 상기 제 2, 제 5 및 제 6 스위칭 트랜지스터(SW2, SW5, SW^)는 각 게이트 전극(G2, G5, G6)을 중심으로 우측에 드레인 전극을 구비하고 각 게이트 전극(G2, G5, G6)을 중심으로 좌측에 소오스 전극을 구비한다.
또한, 상기 제 1, 제 3 및 제 4 스위칭 트랜지스터(SW1, SW3, SW4)는 각 게이트 전극(G1, G3, G4)을 중심으로 우측에 소오스 전극을 구비하고 각 게이트 전극(G1, G3, G4)을 중심으로 좌측에 드레인 전극을 구비한다.
즉, 종래에는 제 6 스위칭 트랜지스터(SW6)가 제 6 게이트 전극(G6) 좌측에 드레인 전극이 형성되고 상기 제 6 게이트 전극(G6) 우측에 소오스 전극이 형성된 반면, 본 발명에서는 제 6 스위칭 트랜지스터(SW6)가 제 6 게이트 전극(G6) 우측에 드레인 전극이 형성되고 상기 제 6 게이트 전극(G6) 좌측에 소오스 전극이 형성된다.
따라서, 상기 제 2, 제 5 및 제 6 스위칭 트랜지스터(SW2, SW5, SW6)는 각 게이트 전극(G2, G5, G6)을 중심으로 우측에 드레인 전극을 구비하고 좌측에 소오스 전극을 구비한 반면, 상기 제 1, 제 3 및 제 4 스위칭 트랜지스터(SW1, SW3, SW4)는 각 게이트 전극(G1, G3, G4)을 중심으로 우측에 소오스 전극을 구비하고 좌측에 드레인 전극을 구비한다.
따라서, 본 발명의 디멀티플렉서는 상기 제 2, 제 5 및 제 6 스위칭 트랜지스터(SW2, SW5, SW6)의 기생 커패시턴스(Cgs)가 같은 방향으로 발생되고, 상기 제 1, 제 3 및 제 4 스위칭 트랜지스터(SW1, SW3, SW4)의 기생 커패시턴스(Cgs)가 같은 방향으로 발생되며, 상기 제 2, 제 5 및 제 6 스위칭 트랜지스터(SW2, SW5, SW6)의 기생 커패시턴스(Cgs)와 상기 제 1, 제 3 및 제 4 스위칭 트랜지스터(SW1, SW3, SW4)의 기생 커패시턴스(Cgs)가 서로 다른 방향으로 발생된다.
도 8은 본 발명에 따른 표시 장치의 디멀티플렉서에서 각 데이터 라인 간의 휘도 편차를 설명하기 위한 설명도이다.
상술한 바와 같이, 상기 제 2, 제 5 및 제 6 스위칭 트랜지스터(SW2, SW5, SW6)는 각 게이트 전극(G2, G5, G6)을 중심으로 우측에 드레인 전극을 구비하고 좌측에 소오스 전극을 구비한 반면, 상기 제 1, 제 3 및 제 4 스위칭 트랜지스터(SW1, SW3, SW4)는 각 게이트 전극(G1, G3, G4)을 중심으로 우측에 소오스 전극을 구비하고 좌측에 드레인 전극을 구비한다.
따라서, 게이트 전극이 우측으로 쉬프트된 경우, 상기 제 2, 제 5 및 제 6 스위칭 트랜지스터(SW2, SW5, )의 기생 커패시턴스(Cgs)와 상기 제 1, 제 3 및 제 4 스위칭 트랜지스터(SW1, SW3, SW4)의 기생 커패시턴스(Cgs)가 서로 비슷한 값을 가진다.
즉, 도 8에 도시한 바와 같이, 제 1 프레임에서 제 1 출력 채널(S1)의 적색(R) 화소의 휘도를 10이라고 가정하면, 제 1 출력 채널(S1)의 녹색(G) 화소의 휘도는 12이고, 제 1 출력 채널(S1)의 청색(B) 화소의 휘도는 6이 된다. 또한, 제 1 프레임에서 제 2 출력 채널(S2)의 적색(R) 화소의 휘도를 10이라고 가정하면, 제 2 출력 채널(S2)의 녹색(G) 화소의 휘도는 8이고, 제 2 출력 채널(S2)의 청색(B) 화소의 휘도는 12가 된다.
따라서, 제 1 프레임에서 상기 제 1 출력 채널(S1)의 평균 휘도는 9.3이고, 상기 제 2 출력 채널(S2)의 평균 휘도는 10이므로, 상기 제 1 출력 채널(S1)과 상기 제 2 출력 채널(S2)의 휘도 편차가 0.7이다.
한편, 도 8에 도시한 바와 같이, 제 2 프레임에서 제 1 출력 채널(S1)의 적색(R) 화소의 휘도를 10이라고 가정하면, 제 1 출력 채널(S1)의 녹색(G) 화소의 휘도는 8이고, 제 1 출력 채널(S1)의 청색(B) 화소의 휘도는 14가 된다. 또한, 제 2 프레임에서 제 2 출력 채널(S2)의 적색(R) 화소의 휘도를 10이라고 가정하면, 제 2 출력 채널(S2)의 녹색(G) 화소의 휘도는 12이고, 제 2 출력 채널(S2)의 청색(B) 화소의 휘도는 8이 된다.
따라서, 제 2 프레임에서 상기 제 1 출력 채널(S1)의 평균 휘도는 10.7이고, 상기 제 2 출력 채널(S2)의 평균 휘도는 10이므로, 제 2 프레임에서 상기 제 1 출력 채널(S1)과 상기 제 2 출력 채널(S2)의 휘도 편차가 0.7이다. 또한, 상기 제 1 출력 채널(S1)의 제 1 프레임과 제 2 프레임 간의 휘도 편차는 1.4이고, 상기 제 2 출력 채널(S2)의 제 1 프레임과 제 2 프레임 간의 휘도 편차는 0이다.
따라서, 본 발명에 따른 디멀티플렉서는 데이터 라인 간 및 프레임 간의 휘도 편차가 최소화되고, 이로 인하여 표시 장치의 저주파수 구동 시 화면 떨림이 방지된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (4)

  1. 2의 출력 채널을 6개의 데이터 라인에 연결하기 위해 6개의 스위칭 트랜지스터를 구비한 디멀트플렉서에 있어서,
    상기 6개의 스위칭 트랜지스터 중, 3개의 스위칭 트랜지스터는 제어 신호가 인가되는 각 게이트 전극을 중심으로 우측에 상기 출력 채널이 연결되는 드레인 영역을 구비하고 좌측에 데이터 라인이 연결되는 소오스 영역을 구비하며,
    나머지 3개의 스위칭 트랜지스터는 제어 신호가 인가되는 각 게이트 전극을 중심으로 우측에 데이터 라인이 연결되는 소오스 영역을 구비하고, 좌측에 출력 채널이 연결되는 드레인 영역을 구비하는 표시 장치의 디멀티플렉서.
  2. 제 1 항에 있어서,
    제 2, 제 5 및 제 6 스위칭 트랜지스터는 상기 제어 신호가 인가되는 각 게이트 전극을 중심으로 우측에 출력 채널이 연결되는 드레인 영역을 구비하고 좌측에 데이터 라인의 연결되는 소오스 영역을 구비하며,
    제 1, 제 3 및 제 4 스위칭 트랜지스터는 제어 신호가 인가되는 각 게이트 전극을 중심으로 우측에 데이터 라인이 연결되는 소오스 영역을 구비하고 좌측에 출력 채널이 연결되는 드레인 영역을 구비하는 표시 장치의 디멀티플렉서.
  3. 제 2 항에 있어서,
    상기 제 1 내지 제 6 스위칭 트랜지스터는 각각 제 1 내지 제 6 제어 신호에 의해 스위청되는 표시 장치의 디멀티플렉서.
  4. 제 2 항에 있어서,
    상기 제 1 및 제 4 스위칭 트랜지스터는 제 1 제어 신호에 의해 스위칭되고, 상기 제 2 및 제 5 스위칭 트랜지스터는 제 2 제어 신호에 의해 스위칭되고, 상기 제 3 및 제 6 스위칭 트랜지스터는 제 3 제어 신호에 의해 스위칭되는 표시 장치의 디멀티플렉서.
KR1020170086516A 2017-07-07 2017-07-07 표시 장치의 디멀티플렉서 KR102353361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170086516A KR102353361B1 (ko) 2017-07-07 2017-07-07 표시 장치의 디멀티플렉서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170086516A KR102353361B1 (ko) 2017-07-07 2017-07-07 표시 장치의 디멀티플렉서

Publications (2)

Publication Number Publication Date
KR20190005609A true KR20190005609A (ko) 2019-01-16
KR102353361B1 KR102353361B1 (ko) 2022-01-20

Family

ID=65281115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170086516A KR102353361B1 (ko) 2017-07-07 2017-07-07 표시 장치의 디멀티플렉서

Country Status (1)

Country Link
KR (1) KR102353361B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021223190A1 (zh) * 2020-05-07 2021-11-11 京东方科技集团股份有限公司 阵列基板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150116015A (ko) * 2014-04-03 2015-10-15 삼성디스플레이 주식회사 표시 장치
KR20160081702A (ko) * 2014-12-31 2016-07-08 엘지디스플레이 주식회사 데이터 제어회로 및 이를 포함하는 평판표시장치
KR20170061781A (ko) * 2015-11-26 2017-06-07 엘지디스플레이 주식회사 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150116015A (ko) * 2014-04-03 2015-10-15 삼성디스플레이 주식회사 표시 장치
KR20160081702A (ko) * 2014-12-31 2016-07-08 엘지디스플레이 주식회사 데이터 제어회로 및 이를 포함하는 평판표시장치
KR20170061781A (ko) * 2015-11-26 2017-06-07 엘지디스플레이 주식회사 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021223190A1 (zh) * 2020-05-07 2021-11-11 京东方科技集团股份有限公司 阵列基板和显示装置
US11937470B2 (en) 2020-05-07 2024-03-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device

Also Published As

Publication number Publication date
KR102353361B1 (ko) 2022-01-20

Similar Documents

Publication Publication Date Title
US9852678B2 (en) Display device
US8587504B2 (en) Liquid crystal display and method of driving the same
KR101152129B1 (ko) 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치
KR100685227B1 (ko) 표시구동장치 및 이것을 구비한 표시장치
US8681081B2 (en) Active matrix type display device and drive control circuit used in the same
KR101620048B1 (ko) 액정표시장치 및 이의 구동 방법
TWI635471B (zh) 顯示裝置與子畫素轉換方法
KR101026802B1 (ko) 액정 표시 장치 및 그 구동 방법
WO2012102229A1 (ja) 表示装置およびその駆動方法
KR20000059665A (ko) 액정표시장치의 구동방법
JP2007279539A (ja) ドライバ回路、表示装置及びその駆動方法
KR20190056137A (ko) 표시장치
US10297224B2 (en) Electrooptical device, control method of electrooptical device, and electronic device
US20100171769A1 (en) Display apparatus and method for driving the same
US11043178B2 (en) Electro-optical device, driving method for electro-optical device, and electronic apparatus
KR102353361B1 (ko) 표시 장치의 디멀티플렉서
JP5035165B2 (ja) 表示駆動装置及び表示装置
KR20080002331A (ko) 액정 표시 장치 및 그의 구동 방법
CN108962113B (zh) 显示器面板以及显示器面板的驱动方法
KR20060061835A (ko) 액티브 매트릭스 디스플레이 장치
US10109231B2 (en) Electrooptical device, method for controlling electrooptical device, and electronic apparatus
US20160063930A1 (en) Electro-optical device and electronic apparatus
KR20170126182A (ko) 표시장치 및 그 분할 구동방법
JP4784620B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
KR20060070341A (ko) 표시 장치의 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right