KR20190000916A - 고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화 - Google Patents

고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화 Download PDF

Info

Publication number
KR20190000916A
KR20190000916A KR1020187037328A KR20187037328A KR20190000916A KR 20190000916 A KR20190000916 A KR 20190000916A KR 1020187037328 A KR1020187037328 A KR 1020187037328A KR 20187037328 A KR20187037328 A KR 20187037328A KR 20190000916 A KR20190000916 A KR 20190000916A
Authority
KR
South Korea
Prior art keywords
sao
offset
type
sao process
context
Prior art date
Application number
KR1020187037328A
Other languages
English (en)
Other versions
KR102010210B1 (ko
Inventor
알리 제이 타바타바이
쥔 쉬
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/801,553 external-priority patent/US10623759B2/en
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20190000916A publication Critical patent/KR20190000916A/ko
Application granted granted Critical
Publication of KR102010210B1 publication Critical patent/KR102010210B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3044—Conversion to or from differential modulation with several bits only, i.e. the difference between successive samples being coded by more than one bit, e.g. differential pulse code modulation [DPCM]
    • H03M7/3046—Conversion to or from differential modulation with several bits only, i.e. the difference between successive samples being coded by more than one bit, e.g. differential pulse code modulation [DPCM] adaptive, e.g. adaptive differential pulse code modulation [ADPCM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/117—Filters, e.g. for pre-processing or post-processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H04N19/463—Embedding additional information in the video signal during the compression process by compressing encoding parameters before transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
    • H04N19/82—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation involving filtering within a prediction loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Optical Transform (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

강화된 시그널링 메커니즘 SAO 파라미터를 사용하는 인코더/디코더가 개시된다. 본 발명의 상이한 실시예들에 따라서 다양한 파라미터가 다양한 방식으로 시그널링된다. 제1 실시예(실시예 A)에서, SAO 온/오프 플래그들이 모든 색 성분들에 대해 공동으로 인코딩되어, SAO 온/오프는 SAO 타입 코딩으로부터 디커플링된다. 제2 실시예(실시예 B)는, 실시예 A와 유사하지만, JCTVC-J0268에 대한 응용을 위해 변형된다. 제3 실시예에서는, SAO 온/오프, SAO 타입 BO 및 EO, BO 및 EO 측 정보(클래스들 또는 대역 위치)에 대해서 개별 시그널링이 제공된다. 이들 강화된 SAO 시그널링 메커니즘 각각은 강화된 코딩 효율을 제공한다.

Description

고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화{DECOUPLING ENHANCEMENTS IN SAMPLE ADAPTIVE OFFSET(SAO) FOR HIGH EFFICIENCY VIDEO ENCODER(HEVC)}
<관련 출원의 상호 참조>
본 출원은 2012년 7월 2일자로 출원된 미국 특허 가출원 61/667,331호, 2012년 7월 2일자로 출원된 미국 특허 가출원 61/667,321호, 2012년 7월 11일자로 출원된 미국 특허 가출원 61/670,454호 및 2013년 3월 13일자로 출원된 미국 특허 출원 13/801,553호에 대한 우선권을 주장한다. 전술한 출원 각각은 그 전부가 본 명세서에 참조로 원용된다.
<연방정부 후원 연구 또는 개발에 관한 진술>
해당사항 없음
<컴팩트 디스크로 제출되는 자료의 참조 원용>
해당사항 없음
<저작권 보호 대상 자료의 공지>
본 특허 문헌의 자료 중 일부는 미국과 기타 다른 국가의 저작권 법률 하에서 저작권 보호를 받는다. 저작권자는 누구든지 미국 특허 상표청에서 공개적으로 사용가능한 파일 또는 기록물에 나타나는 바대로, 본 특허 문헌 또는 특허 공개문을 팩시밀리 재생하는 것에 이의를 제기하지 않지만, 그 외에는 모든 저작권을 갖고 있다. 저작권자는, 37 C.F.R.§1.14에 따라 그 권리를 제한함이 없이, 본 특허 문헌을 비밀로 유지하는 권리를 포기하지 않는다.
본 발명은 일반적으로 비디오 인코딩 및 디코딩에 관한 것으로, 보다 구체적으로는 고-효율 비디오 코딩(HEVC: High-Efficiency Video Coding) 시스템 내에서의 샘플 적응적 오프셋(SAO: Sample Adaptive Offsets)에 대한 강화된 시그널링 개선에 관한 것이다.
고 효율 비디오 코딩(이하, 'HEVC'라고도 함)에 대해 보다 최적이고 확장/축소가 가능한(scalable) 비디오의 압축으로의 상당하고 진행중인 요구가 계속되고 있다. ITU-T 및 ISO/IEC MPEG의 JCT-VC(Joint Collaborative Team on Video Coding)은 HEVC(High Efficiency Video Coding) 표준을 계속 강화하고 있다.
HEVC에서, 프레임들은, 쿼드트리 영역 분할(quadtree segmentation)을 이용하여서 등, CU(Coding Unit)들로 더욱 세분될 수 있는 CTB(Coding Tree Block)들로 분할된다. CU(Coding Unit)는 원하는 코딩 효율을 달성하는 쪽으로 비디오 내용에 의존하는 가변 크기를 가질 수 있다. CU는 통상적으로 휘도 성분(Y)과 2개의 채도 성분(U, V)을 포함한다. U 및 V 성분의 크기는 샘플의 수에 관련되며, 비디오 샘플링 형식에 의존하여, Y 성분의 크기와 같거나 또는 다를 수 있다. CU는 인트라-예측(intra-prediction)과 인터-예측(inter-prediction) 중 PU(Prediction Unit) 파티션들로 더욱 세분될 수 있고, 변환과 양자화를 위해 정의되는 TU(Transform Unit)로도 더욱 세분될 수 있다. TU(Transform Unit)는 일반적으로 변환 계수 생성 시에 변환이 적용되는 잔류 데이터의 블록을 말한다.
HEVC는 H.264/AVC 등 현재의 비디오 코딩 시스템 및 그 유사한 코덱을 통해 새로운 엘리먼트를 도입한다. 예를 들어, HEVC는 여전히 동작 보상 인터-예측, 변환 및 엔트로피 코딩을 포함하지만, 연산 코딩이나 가변 길이 코딩을 이용한다. 또한, 디블록킹 필터에 후속하여 SAO(Sample Adaptive Offset) 필터가 있다. SAO 필터 유닛은 CTB에서 각 화소에 대해 한 번 동작한다. 각 CTB에 대해, 필터 타입 및 오프셋 값들이 비트스트림에 코딩된다. 구체적으로, 에지 필터 및 대역 필터인, 2가지 타입의 필터가 존재한다. 주어진 샘플의 대역은 단순히 그 값의 상위 5 비트이다. 그러면, 4개의 인접 대역들을 식별하는, 4개의 오프셋과 함께, 대역 인덱스가 송신된다. 그래서, 대역 인덱스가 4이면, 이는 대역 4, 5, 6 및 7을 의미한다. 화소가 이들 대역 중 하나에 들면, 대응 오프셋이 이에 추가된다. 에지 필터에서는 에지 모드가 송신된다(예를 들어, 0, 90, 45, 135도). 오프셋과 필터 모드는 CTB를 소스 화상에 보다 근접하게 매칭하는 쪽으로 인코더에 의해 선택된다.
SAO 필터는 전체 프레임을 계층적 쿼드트리(quadtree)로서 고려한다. 이 쿼드트리 내의 쿼드런트(quadrant)는, BO(Band Offset)이라고 하는 화소값 강도 대역 또는 EO(Edge Offset)이라고 하는 인접 화소 강도 대비 차이(difference)를 각각 나타내는 구문 값들을 송신하는 SAO에 의해 활성화된다. SAO(BO 및 EO)의 각 타입에 대해서, SAO 오프셋이라고 하는 송신된 오프셋 값이 대응 화소에 가산된다.
예를 들어, HEVC 작업 문서 7(WD 7)은, SAO 온/오프, 4개의 EO(Edge Offset) 클래스 및 1개의 BO(Band Offset)을 제공한다. 이들 SAO 타입은 CABAC(Context-Adaptive Binary Arithmetic Coding)용 콘텍스트가 2개인- 하나는 최초 빈(bin)에 대한 것, 하나는 나머지 빈에 대한 것임 - Unary 코드를 사용하여 디코더에 시그널링된다. 또한, BO 타입에 대해, 대역 위치는 FL 코드를 사용하여 송신된다. 콘텍스트 코딩된 빈 및 바이-패스 코딩된 빈이 인터리빙되며, 이는 CABAC 엔진 스루풋을 제한한다.
본 발명은 비디오 코딩 시스템 내에서 SAO 시그널링의 효율을 개선하는 타입 디커플링의 형태를 제공한다.
본 발명은, 3개의 주요 창의적인 실시예들에서 예시되는, SAO 파라미터들의 강화된 시그널링을 위해 개선된 메커니즘을 제공한다. 본 발명의 장치 및 방법은, 구문 및 2치화의 면에서 SAO 타입 코딩을 변경하고, 신규한 콘텍스트 모델링을 제공하며, 콘텍스트 코딩된 빈 및 바이-패스 코딩된 빈의 인터리빙을 해결한다.
제1 실시예(실시예 A)에서는, 모든 색 성분들에 대해 공동으로 인코딩되는 SAO 온/오프 플래그로 SAO 온/오프를 디커플링함으로써 SAO 온/오프가 강화된다. lcu_sao_enable_idx에 대한 룩업 테이블이 제거되고, 그 대신 방정식이 사용된다. 코드 인덱스에 대해서는 절단형 1진 2치화(truncated unary binarization)이 사용된다. 그러면, 최초 빈만이 콘텍스트 코딩되고, 나머지 빈들은 바이-패스 모드를 사용하여 인코딩된다.
제2 실시예(실시예 B)는, 실시예 A와 유사하지만, JCTVC-J0268에 적용될 수 있다. SAO 타입은 단일 콘텍스트로 인코딩된다. 최초 빈만이 하나의 전용 콘텍스트로 콘텍스트 코딩되는 한편, 나머지 빈들은 바이패스 모드로 인코딩된다.
제3 실시예(실시예 C)는, SAO 온/오프, SAO 타입 BO 및 EO용, 및 BO 및 EO 측 정보(클래스 또는 대역 위치)용 별도 시그널링을 제공한다. SAO 타입은, 절단형 1진에 의해 2치화되고, 최초 빈에 대해 하나의 콘텍스트로만 인코딩된다. EO 클래스는 고정 길이 코드 및 바이-패스 모드를 사용하여 인코딩된다. 콘텍스트 코딩된 빈 및 바이-패스 코딩된 빈 양자 모두 CABAC의 스루풋을 향상시키도록 그룹화된다.
본 발명의 다른 양상은 본 명세서의 이하 부분에서 개시될 것이며, 그 상세한 설명은 본 발명을 한정하려는 것은 아니라 본 발명의 바람직한 실시예를 충분히 개시하고자 하는 것이다.
본 발명은 예시적인 목적으로만 제공되는 이하 도면을 참조하면 보다 충분히 이해될 것이다.
도 1은 본 발명의 실시예에 따른 비디오 인코더의 개략도이다.
도 2는 본 발명의 실시예에 따른 비디오 디코더의 개략도이다.
도 3은 본 발명의 일 실시예에 따른 제1 타입 SAO(실시예 C) 구문의 순서도이다.
본 발명의 장치 및 방법은 HEVC 인코더 및 디코더에서의 SAO 동작을 강화하며, 기존에 제안된 SAO 시그널링 방법들에서의 단점을 극복한다. HEVC((High Efficiency Video Coding) 표준 테스트 모델 HM 7.0을 개발하는 과정에서, 각각의 색 성분은, 온/오프, EO 타입 및 BO를 포함하는 하나의 SAO(Sample Adaptive Offset) 타입을 갖는다. 그렇지만, SAO 파라미터 시그널링을 강화하는 것이 바람직할 수 있다.
도입.
도 1은 SAO(Sample Adaptive Offset)이 강화된 본 발명에 따른 인코더(10)를 포함하는 코딩 장치의 예시적인 실시예를 도시한다.
인코더(10)는, 하나 이상의 메모리 디바이스(50)와 함께, 하나 이상의 프로세서(48)로 예시되는 컴퓨팅 수단(46)에 의해 실행되는 인코딩 엘리먼트(12)로 도시된다. 본 발명의 엘리먼트들은, 인코더 및/또는 디코더용 CPU에 의한 실행을 위해 액세스될 수 있는 매체에 저장되는 프로그래밍으로서 구현될 수 있다는 점이 애해될 것이다.
본 예에서는, 비디오 프레임 입력(14)이 기준 프레임(16) 및 프레임 출력(18)과 함께 도시된다. 인터-예측(20)은 ME(Motion Estimation)(22)와 MC(Motion Compensation)(24)로 도시된다. 인트라-예측(26)은 인터-예측과 인트라-예측 사이에 도시된 스위칭(25)과 함께 도시된다. 합산부(28)는 이들 예측에 기초하여 잔류 데이터의 변환 계수를 발생하도록 수행되는 순방향 변환(30)으로의 출력을 갖는 것으로 도시된다. 양자화단(32)에서 변환 계수의 양자화가 수행되고, 이어서 엔트로피 인코딩(34)이 수행된다. 역양자화(36)와 역변환(38) 동작은 합산부(40)에 연결되는 것으로 도시된다.
합산부(40)의 출력은, 디블록킹 필터(42)와, 본 발명에 따라 강화된 시그널링(+ES)으로 출력(18)을 발생하는, SAO(Sample Adaptive Offset) 필터(44)에 의해 수신되는, 디코딩된 비디오 신호이다. 강화된 시그널링은 이하에서 상세히 설명되는 3개의 실시예 중 임의의 것을 이용하는 본 발명에 따라 제공될 수 있다.
도 2는 처리 블록(72)과 그 관련 처리 수단(102)으로 도시되는 디코더의 예시적인 실시예(70)를 도시한다. 디코더는 실질적으로 기준 프레임(74) 상에서 작동하여 비디오 신호(100)를 출력하는, 도 1의 인코더(10)에 포함되는 엘리먼트들의 서브세트임에 유의한다. 디코더 블록들은 인코딩된 비디오 신호(76)를 수신하며, 이 신호는 엔트로피 디코더(78), 역양자화부(80), 역변환부(82), 그리고 역변환부(82) 출력과 선택부(92)(동작 보상부(88)를 갖는 인터-예측부(86)와 별도의 인트라-예측 블록(90) 사이에 있음) 사이에 있는 합산부(84)를 통해 처리된다. 합산부(84)로부터의 출력은 디블록킹 필터(94)에 의해 수신되고, 이 필터 다음에는, 본 발명에 따라 강화된 시그널링(+ES)으로 비디오 출력(98)을 발생하는 SAO 모듈(96)이 이어진다.
디코더는 디코딩과 관련된 프로그래밍을 실행하기 위한 적어도 하나의 처리 장치(102)와 적어도 하나의 메모리(104)를 포함하는 처리 수단(100)으로 구현될 수 있다는 점이 이해되어야 한다. 또한, 본 발명의 구성요소들은, 처리 장치(CPU)(102)에 의한 실행을 위해 액세스될 수 있는, 매체에 저장되는 프로그래밍으로서 구현될 수 있다는 점에 유의한다.
본 발명의 구성요소들(10, 70)은, 컴퓨터 프로세서(CPU)(48, 102) 상에서 실행될 수 있는 메모리(50, 104) 거주 프로그래밍에 응답하는 등, 처리 수단(46, 100)에 의한 실행을 위해 구현되는 점이 인식될 것이다. 또한, 본 발명의 구성요소들은, CPU(48 및/또는 102)에 의한 실행을 위해 액세스될 수 있는 매체에 저장되는 프로그래밍으로서 구현될 수 있다는 점이 이해될 것이다.
또한, 상술한 프로그래밍은, 단순히 일시적인 전파 신호를 구성하는 것이 아니라, 임의의 원하는 형태와 수의 스태틱 또는 다이나믹 메모리 디바이스 내에 등, 프로그래밍을 실제로 보유할 수 있다는 점에서 비-일시적인(non-transitory), 유형적(물리적) 컴퓨터 판독 매체인 메모리로부터 실행될 수 있다는 점이 이해되어야 한다. 이들 메모리 디바이스는 본 명세서에서는 비-일시적 매체로서 고려되는 모든 조건들(예를 들어, 전원 장애) 하에서 데이터를 유지하도록 구현될 필요는 없다.
A. 실시예 A: JCTVC-I0193의 단순화.
SAO 온/오프와 타입들의 디커플링으로의 강화는 2가지 상이한 변수에 수행될 수 있다. 최초 2개의 변수에서 SAO 온/오프는 SAO 타입 코딩으로부터 디커플링되고, SAO 온/오프 플래그는 모든 색 성분들에 대해 공동으로 인코딩된다.
이러한 최초 변수에서, SAO 플래그를 이하의 변경들과 조합하는 단순화된 JCTVC-I0193 실시예가 제공된다. (1) 룩-업 테이블(예를 들어, 표 1)이 대체되고, 이하와 같은 식으로 코드 인덱스(code index)가 생성된다:
Figure pat00001
위 식에서는, 코드 인덱스에 대해 절단형 1진 2치화가 사용된다. 최초 빈만이 콘텍스트 코딩되고, 나머지 빈들은 바이-패스 모드로 인코딩된다.
그리고, 표 2에 보여지듯이, 타입 코딩과 오프셋 코딩은 HM7.0으로 확장되는 JCTVC-I0193과 동일하게 남는다.
표 3은 슬라이스 데이터 구문의 일 예를 보여준다.
표 4는 디스크립터(descriptor)를 갖는 SAO 파라미터를 보여준다.
표 5는 BO 및 EO에 대한 타입 정보를 보여준다. 값 sao_band_position [ cldx ][ rx ][ ry ]는 sao_type_idx [ cldx ][ rx ][ ry ]가 4일 때 화소 범위의 대역 오프셋의 변위를 나타낸다. 값 sao_offset_sign [ cldx ][ rx ][ ry ][ i ]는 sao_type_index가 4일 때 sao_offset [ cldx ][ rx ][ ry ][ i ]의 부호를 특정한다. 변수 오프셋 부호는 다음과 같이 유도된다. sao_type_idx [ cldx ][ rx ][ ry ]가 4 미만이고 i가 1 초과이면, 오프셋 부호는 -1로 설정된다. 그렇지 않으면(sao_type_idx [ cldx ][ rx ][ ry ]가 4이거나 또는 2 미만), 오프셋 부호는 1로 설정된다.
표 6은 lcu_sao_enable_idx가 3개 색 성분의 LCU SAO 인에이블 플래그 값들을 특정하는 방법을 보여준다.
B. 실시예 B: JCTVC-J0268 + JCTVC-I0193의 단순화.
본 실시예에서는, 위의 단순화된 솔루션이 SAO 시그널링에 대한 JCTVC-J0268로부터의 솔루션과 조합되어 SAO에 대해 강화된 시그널링 구조를 제공한다. 이는 상술된 JCTVC-I0193 단순화에서 SAO 온/오프의 디커플링으로 인해 SAO 타입에 적은 변경을 초래한다. 조합 솔루션의 SAO 시그널링은 이하의 순서로 열거된다. (1) 먼저, 모든 색 성분으로부터 3개의 온/오프 플래그들에 대한 SAO 온/오프 인덱스가 시그널링된다. 인덱스는 절단형 1진 코드를 사용하여 2치화된다. 최초 빈만이 하나의 전용 콘텍스트로 콘텍스트 코딩된다. 나머지 빈들은 바이-패스 모드로 인코딩된다. 각 색 성분에 대해, SAO가 인에이블되면, 처리는 다음 단계(단계 2)로 이동하고; 그렇지 않으면, SAO 시그널링을 종료한다. (2) 표 7에 보여지는 SAO 타입은 하나의 콘텍스트로 인코딩된다. (3) 절대값 및 부호를 포함하는 오프셋들은 HM7.0에서와 같이 인코딩된다. (4) SAO 타입이 EO이면, 표 8에 보여지는 sao_eo_class를 사용하여 EO 클래스가 시그널링되며, 이는 FLC에 의해 바이-패스로 인코딩된다. (5) SAO 타입이 BO이면, 대역 위치가 HM7.0에서와 같이 시그널링된다.
표 9는 슬레이스 데이터 구문의 상세를 보여준다.
표 10은 본 실시예에 대한 SAO 파라미터 구문의 일 예를 제공한다.
표 11은 SAO 타입을 특정하는 것을 보여준다.
표 12는 lcu_sao_enable_idx가 3가지 색 성분의 LcuSaoEnableFlag 값들을 나타내는 방법을 보여준다.
표 13은 색 성분 cldx에 대해 위치 rx 및 ry에서 현재 코딩 트리 블럭의 에지 오프셋 타입을 나타내는 파라미터 sao_eo_class [ cldx ][ rx ][ ry ]를 예시한다. sao_eo_class [ cldx ][ rx ][ ry ]가 존재하지 않으면, 다음과 같이 추론된다.
sao_merge_left_flag가 1이면, sao_eo_class [ cldx ][ rx ][ ry ]는 sao_eo_class [ cldx ][ rx-1 ][ ry ]로 설정된다.
그렇지 않고, sao_merge_up_flag가 1이면, sao_eo_class [ cldx ][ rx ][ ry ]는 sao_eo_class [ cldx ][ rx ][ ry-1 ]로 설정된다.
그렇지 않고, sao_merge_up_flag가 1이 아니면, sao_eo_class [ cldx ][ rx ][ ry ]는 0으로 설정된다.
파라미터 sao_band_position [ cldx ][ rx ][ ry ]는 sao_type_idx [ cldx ][ rx ][ ry ]가 0일 때 화소 범위의 대역 오프셋의 변위를 나타낸다.
파라미터 sao_offset_sign [ cldx ][ rx ][ ry ][ i ]는 sao_type_index가 0일 때 sao_offset [ cldx ][ rx ][ ry ][ i ]를 나타낸다.
변수 OffsetSign은 다음과 같이 유도된다.
sao_type_idx [ cldx ][ rx ][ ry ]가 1이고 i가 1 초과이면, offsetSign은 -1로 설정된다.
그렇지 않고, sao_type_idx [ cldx ][ rx ][ ry ]가 1이고 i가 2 미만이면, offsetSign은 1로 설정된다.
C. 실시예 C: 타입 우선 SAO 코딩,.
본 실시예에서는 SAO 타입의 코딩이 SAO On/Off, SAO 타입 BO 및 EO/BO 측 정보(클래스 또는 대역 위치)에 대해 별도 시그널링을 갖도록 재구성된다. 본 실시예는 또한 콘텍스트 코딩된 빈과 바이-패스 코딩된 빈 양자 모두를 그룹화하여 CABAC(Context-based Adaptive Binary Arithmetic Coding)에 대한 스루풋을 향상시킨다.
도 3은 콘텍스트 및 바이패스 코딩 전반적으로 본 발명에 따라 다르게 SAO 강화된 시그널링 메커니즘의 일 실시예(110)를 도시한다. 어느 부분들이 콘텍스트 코딩되고 바이-패스 코딩되는지에 따라 2개의 변수가 도시된다. BO(Band Offset)에 대해 절대값이 코딩되거나(114), 또는 그렇지 않으면, EO(Edge Offset)에 대해 절대값이 코딩되며(120), SAO 타입이 선택된다(112). BO에 대한 코딩 오프셋 부호는 BO 대역 위치(118)에 앞서 경유된다(116). 에지 오프셋 코딩에 대해, EO 클래스가 보내어진다(122).
순서도에는 2개의 점선들(124, 126)이 보여지며, 이는 콘텍스트 코딩(선 위에 도시되는 동작들) 대 바이-패스 코딩(선 아래에 도시되는 동작들)의 상이한 구별을 나타낸다. 예를 들어, 하나의 변수에서 점선(124) 위의 순서도 단계들은 콘텍스트 코딩되는 단계들을 나타내고, 선(124) 아래의 단계들은 바이패스 코딩으로 코딩되는 단계들을 나타낸다. 예를 들어, SAO 타입(112), 및 BO와 EO에 대한 오프셋 절대값은 선(124) 위에 도시되며, 따라서 콘텍스트 코딩된다. 오프셋 부호(116), BO 대역 위치(118) 및 EO 클래스(122)의 코딩은 바이-패스 코딩된다.
SAO 타입 블럭(112)을 통과하는 것으로 보여지는 점선 위치(126)를 고려하면, 여기서 SAO의 일부(예를 들어, 최초 빈)는 콘텍스트 코딩되는 한편 나머지 빈들은 블럭 코딩된다. 어느 경우에나, 실시예 C는 EO 및 BO에 대해 안정된 시그널링 구조를 제공한다는 점을 순서도로부터 알 수 있다.
현재 SAO 타입들(HEBC WD 7에서)은 SA 온/오프, EO(Edge Offset) 클래스들, 및 하나의 BO(Band Offset)을 포함한다. 이들 옵션(SAO 타입들)은, 하나는 최초 빈에 대한 것이고 하나는 나머지 빈들에 대한 것인 2개의 콘텍스트를 갖는 Unary 코드(예를 들어, CABAC 코딩)를 사용하는 디코더에 시그널링된다. 또한, BO 타입에 대해, 대역 위치가 FL 코드를 사용하여 송신된다.
본 발명은, 보다 정규화된 구조를 제공함에 있어서, 개략적으로, 적어도 4개의 상이한 방식으로 처리가 개선될 수 있다는 점을 고려한다. (1) SAO에 2개의 실제 타입(즉, EO 및 BO)만이 존재하는 반면, 현재 설계에서 SAO 타입들은 4개의 EQ 클래스, 1개의 BO만을 포함한다. 따라서, CABAC 모드에서의 추가 콘텍스트는 EO 대 BO의 통계를 추적할 수 없다. (2) 4개의 EQ 클래스는 4개의 방향에 대응하지만 매우 상이한 코드 길이를 갖는다. 논리적으로, 충분히 큰 세트의 화상들에서의 대칭으로 인해, 나머지에 비해 방향에 대한 이점이 없을 수 있다. 이는 훨씬 적은 테스트 세트인 HEVC 테스트 세트에 대해서 조차 확인되었다. FL 코드가 사용되기 때문에 4개 방향의 발생 수는 거의 균일하게 분산된다. (3) BO에서는 부가 정보가 송신만 된다. 그러나, EO 클래스에 대한 부가 정보(방향)은, SAO 타입 및 온/오프 샌드위치로 코딩된다. (4) 콘텍스트로 코딩되는 오프셋 이전에 BO의 대역 위치가 바이-패스 모드로 인코딩되기 때문에, 콘텍스트 코딩된 빈들 및 바이-패스 코딩된 빈들이 현재 WM 7에 인터리빙된다.
본 발명의 이러한 실시예에서는, SAO 타입이 먼저 시그널링되고, 부가 정보(즉, EO 클래스들 및 BO 대역 위치)가 별도로 시그널링된다. 이러한 구성은 안정된 구조, 감소된 분기 및 개선된 스루풋을 제공한다. 이들 변경은 아래와 같이 항목화된다. (a) SAO 타입(sao_type_idx)은 표 14에 보여지는 바와 같이 SAO 온/오프, BO 및 EO만을 나타내도록 감소된다. (b) 파라미터 sao_type_idx는 절단형 1진을 사용하여 2치화된다. 하나의 대안적인 콘텍스트에서 모델링은 최초 빈에 대해 오로지 하나의 콘텍스트 및 2번째 빈에 대해 바이패스 코딩으로 코딩되거나, 또는 최초 빈에 대해 하나이고 2번째 빈에 하나인 2개의 콘텍스트로 코딩된다. (c) EO 클래스들은 바이-패스로 FLC에 의해 인코딩되는 표 10에 도시되는 것과 같은 sao_eo_class를 사용하여 시그널링된다. (d) 콘텍스트 코딩된 빈들과 바이-패스 코딩된 빈들의 인터리빙을 회피하기 위한 구문의 재배열.
이들 변경은 SAO 구문에 대해 콘텍스트 코딩된 빈들의 수를 감소시키는 동작을 한다(SAO 타입 및 BO/EO 정보를 포함함).
이하 표 14에 보여지는 SAO 파라미터 의미들의 양상을 설명한다. 파라미터 sao_eo_class [ cIdx ][ rx ][ ry ]는 색 성분 cldx에 대해 위치 rx 및 ry에서 현재 코딩 트리 블럭의 표 15에 특정되는 바와 같은 에지 오프셋 타입을 나타낸다.
표 16은 sao_Type_IdxctxIdx에 대한 변수 초기화의 예들을 제공한다.
표 17은 선택된 변수들에 대한 구문 및 2치화를 보여준다.
인터리빙 이슈.
현재 HEVC WD7 및 JCTVC-I0246에서는, 콘텍스트 코딩된 빈들 및 바이-패스 코딩된 빈들이 인터리빙된다. 이러한 인터리빙은 CABAC 엔진의 스루풋을 제한한다. 인터리빙 이슈를 해결하기 위해서, 본 발명의 일 요소는, 구문을 재배열하여, 각 카테고리를 그룹화하고, 바이-패스 코딩되는 빈 그룹 이전에 콘텍스트 코딩되는 빈 그룹을 갖는다.
본 발명의 실시예들은, 본 발명의 실시예들에 따른 방법과 시스템의 순서도, 뿐만 아니라, 컴퓨터 프로그램 제품으로 구현될 수 있는, 알고리즘, 공식 또는 기타 다른 계산식을 참조하여 설명될 수 있다. 이와 관련하여, 순서도의 각 블록 또는 단계, 그리고 순서도, 알고리즘, 공식 또는 계산식에서의 블록(단계들, 또는 그 조합)의 조합은, 컴퓨터-판독가능 프로그램 코드 로직으로 구현되는 하나 이상의 컴퓨터 프로그램 명령어를 포함하는 하드웨어, 펌웨어, 소프트웨어 등 여러 가지 수단에 의해 구현될 수 있다. 잘 알겠지만, 임의의 이러한 컴퓨터 프로그램 명령어는 범용 컴퓨터, 전용 컴퓨터 또는 기타 다른 프로그래밍가능한 처리 장치를 포함하는(이에 한정되는 것은 아님) 컴퓨터에 로드되어, 컴퓨터 또는 기타 다른 프로그래밍가능한 처리 장치에서 실행되는 컴퓨터 프로그램 명령어가 순서도(들)의 블록(들)에 명시된 기능을 구현하기 위한 수단을 만들어 내는 머신(machine)을 생성할 수 있다.
따라서, 순서도, 알고리즘, 공식 또는 계산식의 블록은 특정 기능을 수행하기 위한 수단들의 조합, 특정 기능을 수행하기 위한 단계들의 조합, 그리고, 특정 기능을 수행하기 위한, 컴퓨터-판독가능 프로그램 코드 로직 수단에 구현되는 등의, 컴퓨터 프로그램 명령어를 지원한다. 또한, 본 명세서에 설명되는 순서도, 알고리즘, 공식 또는 계산식의 각 블록과 그 조합은, 특정 기능 또는 단계를 수행하는 전용 하드웨어-기반 컴퓨터 시스템, 또는 전용 하드웨어와 컴퓨터-판독가능 프로그램 코드 로직 수단의 조합으로 구현될 수 있음을 잘 알 것이다.
또한, 컴퓨터-판독가능 프로그램 코드 로직에서 구체화되는 등의, 이들 컴퓨터 프로그램 명령어는, 컴퓨터-판독가능 메모리에 저장되는 명령어들이 순서도(들)의 블록(들)에 특정된 기능을 구현하는 명령 수단을 포함하는 제조품을 생성하도록, 컴퓨터 또는 기타 프로그램 가능한 처리 장치를 특정의 방식으로 기능하도록 지시할 수 있는 컴퓨터-판독가능 메모리에 저장될 수 있다. 또한, 컴퓨터 프로그램 명령어는, 일련의 동작 단계들이 컴퓨터 또는 기타 다른 프로그램 가능한 처리 장치에서 실행되게 하여, 컴퓨터 또는 기타 다른 프로그램 가능한 처리 장치에서 실행되는 명령어가 순서도(들), 알고리즘(들), 공식(들) 또는 연산식(들)의 블록(들)에 특정되는 기능을 구현하는 단계를 제공하도록 하는 컴퓨터 구현 처리를 생성하는 컴퓨터 또는 기타 다른 프로그램 가능한 처리 장치에 로드될 수 있다.
위 논의로부터 본 발명은 하기 내용을 포함하는 다양한 방식으로 구현될 수 있다는 점이 이해될 것이다:
1. 비디오의 엔트로피 인코딩 중 샘플 적응성 오프셋(SAO: Sample Adaptive Offset) 시그널링을 위한 장치에 있어서, (a) 프로세서를 구비하는 비디오 인코더; 및 (b) 상기 프로세서 상에서 실행가능하며: (i) 디블록킹 필터로부터 디코딩된 비디오 신호를 수신하는 단계; (ii) SAO 타입 내에 SAO 온/오프, BO(Band Offset) 및 EO(Edge Offset)만을 표시하는 단계; (iii) 절단형 1진(truncated unary)을 사용하여 SAO 타입을 2치화하는 단계; (iv) 상기 SAO 타입을 디코더에 시그널링하는 단계; (v) SAO 타입이 BO인지 또는 EO인지 여부에 따라서, BO에 대한 절대값을 코딩하거나 또는 대안적으로 EO에 대한 절대값을 코딩하는 단계; (vi) SAO 타입이 BO인지 또는 EO인지 여부에 따라서, BO에 대한 절대값, 또는 대안적으로 EO에 대한 절대값을, 디코더에 시그널링하는 단계; (vii) SAO 타입이 BO인지 또는 EO인지 여부에 따라서, BO 대역 코딩이 후속되는 BO에 대한 오프셋 부호를 코딩하거나, 또는 대안적으로 EO 클래스를 코딩하는 단계; 및 (viii) SAO 타입이 BO인지 또는 EO인지 여부에 따라서, BO 대역 시그널링이 후속되는 BO에 대한 오프셋 부호를, 또는 대안적으로 EO 클래스를, 디코더에 시그널링하는 단계를 수행하도록 구성되는 프로그래밍을 포함하는 장치.
2. 임의의 선행 실시예의 장치에 있어서, SAO 타입의 최초 빈(bin)은 콘텍스트 코딩되는 한편, 나머지 파라미터들은 바이-패스 코딩되는 장치.
3. 임의의 선행 실시예의 장치에 있어서, SAO 타입, BO에 대한 절대값 및 EO에 대한 절대값은 콘텍스트 코딩되고, 나머지 파라미터들은 바이-패스 코딩되는 장치.
4. 임의의 선행 실시예의 장치에 있어서, 상기 EO 클래스는 방향을 나타내는 4개의 클래스를 포함하는 장치.
5. 임의의 선행 실시예의 장치에 있어서, 상기 SAO 타입, BO 오프셋 절대값, EO 오프셋 절대값, BO 오프셋 부호, BO 대역 위치 및 EO 클래스는 특정 구문으로 배치되는 파라미터들을 포함하고; 바이-패스 코딩된 빈들 이전에 그룹화된 콘텍스트 코딩된 빈들에 응답하여, 파라미터 구문을 재배열하여, 콘텍스트 코딩된 빈들과 바이-패스 코딩된 빈들의 인터리빙을 회피하도록 구성되는 프로그래밍을 더 포함하는 장치.
6. 임의의 선행 실시예의 장치에 있어서, 상기 장치는 고효율 비디오 코딩(HEVC: High Efficiency Video Coding) 표준을 따라 동작하는 장치.
7. 임의의 선행 실시예의 장치에 있어서, 상기 장치는 하나의 대역 오프셋(BO: Band Offset) 타입만을 요구하는 장치.
8. 임의의 선행 실시예의 장치에 있어서, 상기 프로그래밍은 상기 최초 논-제로(non-zero) 대역에 대해 32개의 가능한 BO 대역을 송신하도록 구성되는 장치.
9. 임의의 선행 실시예의 장치에 있어서, 상기 프로그래밍은 콘텍스트-적응성 2치 산술 코딩(CABAC: Context-Adaptive Binary Arithmetic Coding)을 수행하도록 구성되는 장치.
10. 임의의 선행 실시예의 장치에 있어서, 상기 프로그래밍은 콘텍스트 코딩된 빈들과 바이-패스 코딩된 빈들 양자 모두를 그룹화하여 콘텍스트-적응성 2치 산술 코딩(CABAC: Context-Adaptive Binary Arithmetic Coding)의 스루풋을 향상시키도록 구성되는 장치.
11. 비디오의 엔트로피 인코딩 중 샘플 적응성 오프셋(SAO: Sample Adaptive Offset) 시그널링을 위한 장치에 있어서, (a) 프로세서를 구비하는 비디오 인코더; 및 (b) 상기 프로세서 상에서 실행가능하며: (i) 디블록킹 필터로부터 디코딩된 비디오 신호를 수신하는 단계; (ii) SAO 타입 내에 SAO 온/오프, BO(Band Offset) 및 EO(Edge Offset)만을 표시하는 단계; (iii) SAO 타입의 최초 빈만을 콘텍스트 코딩하고, 나머지 빈들 및 파라미터들은 바이-패스 코딩하는 단계; (iv) 절단형 1진(truncated unary)을 사용하여 SAO 타입을 2치화하는 단계; (v) 상기 SAO 타입을 시그널링하는 단계; (vi) SAO 타입이 BO인지 또는 EO인지 여부에 따라서, BO에 대한 절대값, 또는 대안적으로 EO에 대한 절대값을 코딩하는 단계; (vii) SAO 타입이 BO인지 또는 EO인지 여부에 따라서, BO에 대한 절대값을 시그널링하거나, 또는 대안적으로 EO에 대한 절대값을 시그널링하는 단계; 및 (viii) SAO 타입이 BO인지 또는 EO인지 여부에 따라서, BO 대역 코딩이 후속되는 BO에 대한 오프셋 부호를 코딩하거나, 또는 대안적으로 EO 클래스를 시그널링하는 단계를 수행하도록 구성되는 프로그래밍을 포함하는 장치.
12. 임의의 선행 실시예에 있어서, 상기 EO 클래스는 방향을 표시하는 4개의 클래스를 포함하는 장치.
13. 임의의 선행 실시예에 있어서, 상기 SAO 타입, BO 오프셋 절대값, EO 오프셋 절대값, BO 오프셋 부호, BO 대역 위치 및 EO 클래스는 특정 구문을 갖는 파라미터들을 포함하고; 바이-패스 코딩된 빈들 이전에 그룹화된 콘텍스트 코딩된 빈들에 응답하여, 파라미터 구문을 재배열하여, 콘텍스트 코딩된 빈들과 바이-패스 코딩된 빈들의 인터리빙을 회피하도록 구성되는 프로그래밍을 더 포함하는 장치.
14. 임의의 선행 실시예에 있어서, 상기 장치는 고효율 비디오 코딩(HEVC: High Efficiency Video Coding) 표준을 따라 동작하는 장치.
15. 임의의 선행 실시예에 있어서, 상기 장치는 하나의 대역 오프셋(BO: Band Offset) 타입만을 요구하는 장치.
16. 임의의 선행 실시예에 있어서, 상기 프로그래밍은 상기 최초 논-제로(non-zero) 대역에 대해 32개의 가능한 BO 대역을 송신하도록 구성되는 장치.
17. 임의의 선행 실시예에 있어서, 상기 프로그래밍은 콘텍스트-적응성 2치 산술 코딩(CABAC: Context-Adaptive Binary Arithmetic Coding)을 수행하도록 구성되는 장치.
18. 임의의 선행 실시예에 있어서, 상기 프로그래밍은 콘텍스트 코딩된 빈들과 바이-패스 코딩된 빈들 양자 모두를 그룹화하여 콘텍스트-적응성 2치 산술 코딩(CABAC: Context-Adaptive Binary Arithmetic Coding)의 스루풋을 향상시키도록 구성되는 장치.
19. 비디오의 엔트로피 인코딩 중 샘플 적응성 오프셋(SAO: Sample Adaptive Offset) 시그널링을 위한 장치에 있어서, (a) 프로세서를 구비하는 비디오 인코더; 및 (b) 상기 프로세서 상에서 실행가능하며: (i) 디블록킹 필터로부터 디코딩된 비디오 신호를 수신하는 단계; (ii) SAO 타입 내에 SAO 온/오프, BO(Band Offset) 및 EO(Edge Offset)만을 표시하는 단계; (iii) 제1 및 제2 콘텍스트로 코딩되고, 절단형 1진(truncated unary)을 사용하여 SAO 타입을 2치화하는 단계; (iv) 상기 SAO 타입을 시그널링하는 단계; (v) SAO 타입이 BO인지 또는 EO인지 여부에 따라서, BO에 대한 절대값, 또는 대안적으로 EO에 대한 절대값을 코딩하는 단계; SAO 타입, BO에 대한 절대값 및 EO에 대한 절대값은 콘텍스트 코딩되고, 나머지 파라미터들은 바이-패스 코딩되며; (vi) SAO 타입이 BO인지 또는 EO인지 여부에 따라서, BO에 대한 절대값을 시그널링하거나, 또는 대안적으로 EO에 대한 절대값을 시그널링하는 단계; 및 (vii) SAO 타입이 BO인지 또는 EO인지 여부에 따라서, BO 대역 코딩이 후속되는 BO에 대한 오프셋 부호를 코딩하거나, 또는 대안적으로 EO 클래스를 시그널링하는 단계를 수행하도록 구성되는 프로그래밍을 포함하는 장치.
20. 임의의 선행 실시예의 장치에 있어서, 상기 SAO 타입, BO 오프셋 절대값, EO 오프셋 절대값, BO 오프셋 부호, BO 대역 위치 및 EO 클래스는 특정 구문을 갖는 파라미터들을 포함하고; 바이-패스 코딩된 빈들 이전에 그룹화된 콘텍스트 코딩된 빈들에 응답하여, 파라미터 구문을 재배열하여, 콘텍스트 코딩된 빈들과 바이-패스 코딩된 빈들의 인터리빙을 회피하도록 구성되는 프로그래밍을 더 포함하는 장치.
위 설명은 많은 상세들을 포함하지만, 이들 상세는 본 발명의 범위를 한정하는 것이 아니라 본 발명의 현재 바람직한 실시예들 중 일부의 예시를 단지 제공하는 것으로 해석되어야 한다. 그러므로, 본 발명의 범위는 당업자들에게 자명한 다른 실시예를 충분히 포함하며, 따라서, 본 발명의 범위는 첨부된 청구범위에 의해서만 한정되는 것이며, 단수 형태의 구성요소는 그렇게 명시하지 않는 한, "단 하나"를 의미하는 것이 아니라 "하나 이상"을 의미한다는 점이 이해될 것이다. 당업자들에게 알려진 상술된 바람직한 실시예들의 구성요소에 대한 모든 구조적 기능적 등가물은 본 명세서에서 참조로써 명시적으로 인용되며, 청구범위에 포함되는 것으로 의도된다. 또한, 장치나 방법이 본 발명에 의해 해결되는 문제를 모두 다 다루어야만 하는 것은 아니며, 또 청구범위에 포함되는 것도 아니다. 또한, 본 발명에서의 구성요소, 컴포넌트 또는 방법 단계는 이들이 청구범위에 명시적으로 기재되어 있는 것과 상관없이 공중에 무상 제공되려는 의도는 아니다. 청구범위의 구성요소들은 명시적으로 "~을 위한 수단"으로 기재되지 않는 한 35 U.S.C. 112 제6절의 규정하에 해석되어서는 안 된다.
Figure pat00002
(종래 기술) LCU SAO 인에이블 플래그를 lcu_sao_enable_idx 인덱스에 맵핑
Figure pat00003
(종래 기술) JCTVC-10193에서의 SAO 타입 테이블
Figure pat00004
실시예 A - 디스크립터(Descriptor)가 있는 슬라이스 데이터 구문
Figure pat00005
실시예 A: 디스크립터가 있는 SAO 파라미터 구문
Figure pat00006
실시예 A: SAO 타입 상세화
Figure pat00007
실시예 A: SAO 슬라이스 데이터 의미 상세화
Figure pat00008
실시예 B: JCTVC-J0268 + 단순화된 JCTVC-I0193 SAO 타입
Figure pat00009
실시예 B: SAO 에지 오프셋 클래스
Figure pat00010
실시예 B: 슬라이스 데이터 구문의 상세
Figure pat00011
실시예 B: SAO 파라미터 구문
Figure pat00012
실시예 B: SAO 타입의 상세
Figure pat00013
실시예 B: 3개 색 성분에 대한 LcuSaoEnableFlag의 상세
Figure pat00014
실시예 B: SAO에 대한 hPos 및 vPos의 상세
Figure pat00015
실시예 C: SAO 타입의 상세
Figure pat00016
실시예 C: SAO 에지 오프셋 클래스의 상세
Figure pat00017
실시예 C: sao_type_idxldx에 대한 변수 initValue의 예
Figure pat00018
실시예 C: 선택 변수들에 대한 구문 및 2치화 타입

Claims (11)

  1. 화상 처리 장치로서,
    샘플 적응 오프셋(SAO) 처리에 관련되는 파라미터가 인코딩된 비트스트림을 수신하는 수신 수단과,
    (a) 상기 SAO 처리의 타입,
    (b) 상기 SAO 처리가 적용되는 경우의 오프셋의 절대값, 및
    (c) 상기 SAO 처리로서 대역 오프셋(BO)이 적용되는 경우의 상기 오프셋의 부호 및 대역 위치, 또는 상기 SAO 처리로서 에지 오프셋(EO)이 적용되는 경우의 EO 클래스의 순서로 상기 SAO 처리에 관련되는 상기 (a) 내지 (c)의 일련의 파라미터를 디코딩하는 디코딩 수단을 구비하고,
    상기 디코딩 수단은, 상기 SAO 처리의 타입의 제1 빈을 콘텍스트 모드로 디코딩하고, 상기 일련의 파라미터의 나머지 빈을 바이-패스 모드로 디코딩하는, 화상 처리 장치.
  2. 제1항에 있어서,
    상기 EO 클래스는 고정 길이 코드로 2치화되어 있으며,
    상기 디코딩 수단은, 상기 EO 클래스를 바이-패스 모드로 디코딩하는, 화상 처리 장치.
  3. 제1항에 있어서,
    상기 SAO 처리의 타입은 2치화되어 있으며,
    상기 디코딩 수단은, 상기 타입의 제1 빈을 콘텍스트 모드로 디코딩하고, 상기 타입의 제2 빈을 바이-패스 모드로 디코딩하는, 화상 처리 장치.
  4. 제1항에 있어서,
    상기 디코딩 수단은, 상기 SAO 처리의 타입을 절단형 1진(truncated unary)으로 2치화하는, 화상 처리 장치.
  5. 제1항에 있어서,
    상기 SAO 처리의 타입은, 상기 SAO 처리의 적용 없음, 상기 BO를 적용, 및 상기 EO를 적용 중 어느 하나를 나타내는, 화상 처리 장치.
  6. 제1항에 있어서,
    상기 EO 클래스는, 서로 상이한 에지 방향에 각각 대응하는 4개의 클래스 중 어느 하나를 나타내는, 화상 처리 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 디코딩 수단은, 콘텍스트 적응형 2치 산술 코딩(CABAC)에 따라 상기 일련의 파라미터를 디코딩하는, 화상 처리 장치.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 수신 수단은, 상기 SAO 처리의 타입을 수신하고,
    상기 SAO 처리로서 상기 BO가 적용되는 경우에 상기 오프셋의 절대값, 상기 오프셋의 부호, 및 상기 대역 위치를 수신하고, 상기 SAO 처리로서 상기 EO가 적용되는 경우에 상기 오프셋의 절대값, 및 상기 EO 클래스를 수신하는, 설정 수단을 더 포함하는, 화상 처리 장치.
  9. 제1항에 있어서,
    상기 SAO 처리에 관련되는 상기 일련의 파라미터의 구문에 있어서, 콘텍스트 디코딩되는 빈과 바이-패스 모드로 디코딩되는 빈의 교대 배치가 회피되도록 파라미터가 배치되는, 화상 처리 장치.
  10. 화상 처리 방법으로서,
    샘플 적응 오프셋(SAO) 처리에 관련되는 파라미터가 인코딩된 비트스트림을 수신하고,
    (a) 상기 SAO 처리의 타입,
    (b) 상기 SAO 처리가 적용되는 경우의 오프셋의 절대값, 및
    (c) 상기 SAO 처리로서 대역 오프셋(BO)이 적용되는 경우의 상기 오프셋의 부호 및 대역 위치, 또는 상기 SAO 처리로서 에지 오프셋(EO)이 적용되는 경우의 EO 클래스의 순서로 상기 SAO 처리에 관련되는 상기 (a) 내지 (c)의 일련의 파라미터를 디코딩하는 것을 포함하고,
    상기 (a) 내지 (c)의 일련의 파라미터를 디코딩하는 것은, 상기 SAO 처리의 타입의 제1 빈을 콘텍스트 모드로 디코딩하고, 상기 일련의 파라미터의 나머지 빈을 바이-패스 모드로 디코딩하는 것을 포함하는, 화상 처리 방법.
  11. 프로그램을 기록한 컴퓨터 판독가능 기록매체로서, 상기 프로그램은 화상 처리 장치의 프로세서를,
    샘플 적응 오프셋(SAO) 처리에 관련되는 파라미터가 인코딩된 비트스트림을 수신하는 수신 수단과,
    (a) 상기 SAO 처리의 타입,
    (b) 상기 SAO 처리가 적용되는 경우의 오프셋의 절대값, 및
    (c) 상기 SAO 처리로서 대역 오프셋(BO)이 적용되는 경우의 상기 오프셋의 부호 및 대역 위치, 또는 상기 SAO 처리로서 에지 오프셋(EO)이 적용되는 경우의 EO 클래스의 순서로 상기 SAO 처리에 관련되는 상기 (a) 내지 (c)의 일련의 파라미터를 디코딩하는 디코딩 수단으로서 기능시키고,
    상기 디코딩 수단은, 상기 SAO 처리의 타입의 제1 빈을 콘텍스트 모드로 디코딩하고, 상기 일련의 파라미터의 나머지 빈을 바이-패스 모드로 디코딩하는, 컴퓨터 판독가능 기록매체.
KR1020187037328A 2012-07-02 2013-06-27 고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화 KR102010210B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201261667321P 2012-07-02 2012-07-02
US201261667331P 2012-07-02 2012-07-02
US61/667,331 2012-07-02
US61/667,321 2012-07-02
US201261670454P 2012-07-11 2012-07-11
US61/670,454 2012-07-11
US13/801,553 2013-03-13
US13/801,553 US10623759B2 (en) 2012-06-13 2013-03-13 Decoupling enhancements in sample adaptive offset (SAO) for high efficiency video encoder (HEVC)
PCT/US2013/048353 WO2014008109A1 (en) 2012-07-02 2013-06-27 Decoupling enhancements in sample adaptive offset (sao) for high efficiency video encoder (hevc)

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167029235A Division KR101941348B1 (ko) 2012-07-02 2013-06-27 고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197018870A Division KR102077980B1 (ko) 2012-07-02 2013-06-27 고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화

Publications (2)

Publication Number Publication Date
KR20190000916A true KR20190000916A (ko) 2019-01-03
KR102010210B1 KR102010210B1 (ko) 2019-08-12

Family

ID=49882434

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020197018870A KR102077980B1 (ko) 2012-07-02 2013-06-27 고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화
KR1020147036694A KR101670156B1 (ko) 2012-07-02 2013-06-27 고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화
KR1020187037328A KR102010210B1 (ko) 2012-07-02 2013-06-27 고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화
KR1020167029235A KR101941348B1 (ko) 2012-07-02 2013-06-27 고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020197018870A KR102077980B1 (ko) 2012-07-02 2013-06-27 고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화
KR1020147036694A KR101670156B1 (ko) 2012-07-02 2013-06-27 고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167029235A KR101941348B1 (ko) 2012-07-02 2013-06-27 고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화

Country Status (13)

Country Link
EP (6) EP3917150A1 (ko)
JP (5) JP6074566B2 (ko)
KR (4) KR102077980B1 (ko)
CN (7) CN107172438B (ko)
DK (1) DK3917148T3 (ko)
ES (1) ES2967482T3 (ko)
FI (1) FI3917148T3 (ko)
HU (1) HUE064164T2 (ko)
LT (1) LT3917148T (ko)
PL (1) PL3917148T3 (ko)
PT (1) PT3917148T (ko)
SI (1) SI3917148T1 (ko)
WO (1) WO2014008109A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013175736A1 (ja) 2012-05-25 2013-11-28 パナソニック株式会社 動画像符号化方法、動画像符号化装置、動画像復号方法、動画像復号装置、および、動画像符号化復号装置
CN103650511B (zh) 2012-05-25 2017-12-15 太阳专利托管公司 运动图像解码方法及运动图像解码装置
BR112013032418B1 (pt) 2012-06-04 2023-04-11 Sun Patent Trust Método e aparelho de codificação de imagem em movimento, método e aparelho de decodificação de imagem em movimento, e aparelho de codificação e decodificação de imagem em movimento
CN107707925B (zh) 2012-06-08 2020-08-18 太阳专利托管公司 图像编码方法和图像编码装置
AU2013273686B2 (en) * 2012-06-27 2017-03-02 Sun Patent Trust Image coding method, image decoding method, image coding apparatus, image decoding apparatus, and image coding and decoding apparatus
WO2015165030A1 (en) 2014-04-29 2015-11-05 Microsoft Technology Licensing, Llc Encoder-side decisions for sample adaptive offset filtering
WO2019075638A1 (zh) * 2017-10-17 2019-04-25 北京金山云网络技术有限公司 编码和解码方法、装置、编码器、解码器及存储介质
JP6939892B2 (ja) * 2017-10-25 2021-09-22 株式会社ソシオネクスト 符号化方法、復号方法、符号化装置、復号装置、符号化プログラム及び復号プログラム
CN113452998B (zh) * 2020-03-25 2022-05-31 杭州海康威视数字技术股份有限公司 一种解码、编码、编解码方法、装置及其设备
CN114567596B (zh) * 2022-01-24 2024-04-05 浙江数秦科技有限公司 一种用于区块链的数据快速交换方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130014569A1 (en) * 2009-12-18 2013-01-17 Waters Technologies Corporation Thermal-based flow sensing apparatus and method for high-performance liquid chromatography
US20130051454A1 (en) * 2011-08-24 2013-02-28 Vivienne Sze Sample Adaptive Offset (SAO) Parameter Signaling

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9201594A (nl) * 1992-09-14 1994-04-05 Nederland Ptt Systeem omvattende ten minste één encoder voor het coderen van een digitaal signaal en ten minste één decoder voor het decoderen van een gecodeerd digitaal signaal, en encoder en decoder voor toepassing in het systeem.
TWI286026B (en) * 2004-04-09 2007-08-21 Mstar Semiconductor Inc Method of processing fields of images and related device for data lines similarity detection
CN100578618C (zh) * 2006-12-04 2010-01-06 华为技术有限公司 一种解码方法及装置
KR101473026B1 (ko) * 2007-01-11 2014-12-16 톰슨 라이센싱 Ｍｐｅｇ-4 ａｖｃ 하이 레벨 코딩에 있어서 ｃａｖｌｃ 4:4:4 인트라 프로파일, ｈｉｇｈ 4:4:4 인트라 프로파일, 및 ｈｉｇｈ 4:4:4 예측 프로파일에 대하여 ｃｏｄｅｄ_ｂｌｏｃｋ_ｆｌａｇ 신택스 엘리먼트 및 ｃｏｄｅｄ_ｂｌｏｃｋ_ｐａｔｔｅｒｎ 신택스 엘리먼트의 신택스를 사용하는 방법 및 장치
CN101399040B (zh) * 2007-09-27 2011-08-10 中兴通讯股份有限公司 一种帧错误隐藏的谱参数替换方法
US8208560B2 (en) * 2007-10-15 2012-06-26 Intel Corporation Bit depth enhancement for scalable video coding
US8660174B2 (en) * 2010-06-15 2014-02-25 Mediatek Inc. Apparatus and method of adaptive offset for video coding
US20110293019A1 (en) * 2010-05-27 2011-12-01 Freescale Semiconductor Inc. Video processing system, computer program product and method for decoding an encoded video stream
JP5165083B2 (ja) * 2010-06-15 2013-03-21 聯發科技股▲ふん▼有限公司 ビデオコーディングの適応オフセットに用いる装置および方法
JP5398667B2 (ja) * 2010-08-23 2014-01-29 株式会社東芝 画像処理装置
MX2013003868A (es) * 2010-10-05 2013-06-24 Gen Instrument Corp Metodo y aparatoo para codificacion de video basado en las caracteristicas.
US9813738B2 (en) * 2010-10-05 2017-11-07 Hfi Innovation Inc. Method and apparatus of adaptive loop filtering
WO2012063878A1 (ja) * 2010-11-10 2012-05-18 ソニー株式会社 画像処理装置と画像処理方法
JP6242385B2 (ja) * 2012-05-29 2017-12-06 寰發股▲ふん▼有限公司ＨＦＩ Ｉｎｎｏｖａｔｉｏｎ Ｉｎｃ． サンプルアダプティブオフセット情報（ＳａｍｐｌｅＡｄａｐｔｉｖｅＯｆｆｓｅｔＩｎｆｏｒｍａｔｉｏｎ）の符号化の方法と装置
CN107707925B (zh) * 2012-06-08 2020-08-18 太阳专利托管公司 图像编码方法和图像编码装置
AU2012203828B2 (en) * 2012-06-28 2015-12-10 Canon Kabushiki Kaisha Method, apparatus and system for encoding and decoding a sample adaptive offset data of encoded video data

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130014569A1 (en) * 2009-12-18 2013-01-17 Waters Technologies Corporation Thermal-based flow sensing apparatus and method for high-performance liquid chromatography
US20130051454A1 (en) * 2011-08-24 2013-02-28 Vivienne Sze Sample Adaptive Offset (SAO) Parameter Signaling

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jun Xu, Ali Tabatabai, ‘AHG6: SAO on/off flags coding’, JCT-VC of ITU-T SG16 WP3 and ISO/IEC JTC1/SC29/WG11, 10th Meeting: Stockholm, SE, 11-20 July 2012, JCTVC-J0269 *
Woo-Shik Kim et al., ‘Non-CE1: LCU SAO Enable Flag Coding’, JCT-VC of ITU-T SG16 WP3 and ISO/IEC JTC1/SC29/WG11, 9th Meeting: Geneva,CH,27April-7May2012, JCTVC-I0193 *

Also Published As

Publication number Publication date
KR101941348B1 (ko) 2019-01-22
JP2019033536A (ja) 2019-02-28
EP3917148A1 (en) 2021-12-01
EP2853033A4 (en) 2016-03-16
EP3917148B1 (en) 2023-10-18
CN107172437B (zh) 2020-04-24
EP2853033A1 (en) 2015-04-01
JP6439855B2 (ja) 2018-12-19
KR20190080980A (ko) 2019-07-08
CN104396146B (zh) 2017-07-07
CN107172440B (zh) 2020-06-16
EP3917149A1 (en) 2021-12-01
JP2018082457A (ja) 2018-05-24
KR20150024861A (ko) 2015-03-09
CN107172438B (zh) 2021-03-02
CN107172440A (zh) 2017-09-15
CN107172439A (zh) 2017-09-15
CN106936442A (zh) 2017-07-07
HUE064164T2 (hu) 2024-02-28
KR102010210B1 (ko) 2019-08-12
ES2967482T3 (es) 2024-04-30
SI3917148T1 (sl) 2024-02-29
EP3301935A1 (en) 2018-04-04
JP6828787B2 (ja) 2021-02-10
CN104396146A (zh) 2015-03-04
PT3917148T (pt) 2023-12-05
PL3917148T3 (pl) 2024-02-26
JP2017079479A (ja) 2017-04-27
JP2015526967A (ja) 2015-09-10
JP2020010409A (ja) 2020-01-16
CN106936442B (zh) 2020-12-08
CN107249132B (zh) 2020-09-15
CN107172438A (zh) 2017-09-15
EP3591976B1 (en) 2021-03-03
CN107172437A (zh) 2017-09-15
KR102077980B1 (ko) 2020-02-14
KR20160124922A (ko) 2016-10-28
DK3917148T3 (da) 2023-12-04
FI3917148T3 (fi) 2023-12-01
JP6274297B2 (ja) 2018-02-07
EP3917150A1 (en) 2021-12-01
EP2853033B1 (en) 2022-07-27
EP3591976A1 (en) 2020-01-08
CN107172439B (zh) 2020-11-03
JP6610747B2 (ja) 2019-11-27
WO2014008109A1 (en) 2014-01-09
JP6074566B2 (ja) 2017-02-08
EP3301935B1 (en) 2019-10-30
LT3917148T (lt) 2024-01-10
KR101670156B1 (ko) 2016-10-27
CN107249132A (zh) 2017-10-13

Similar Documents

Publication Publication Date Title
KR101670156B1 (ko) 고효율 비디오 인코더를 위한 샘플 적응성 오프셋에서의 디커플링 강화
US10750197B2 (en) Enhancements in sample adaptive offset (SAO) for high efficiency video encoder (HEVC)
CN109151478B (zh) 在hevc中的采样自适应偏移中的灵活带偏移模式
CA3000758C (en) Method and apparatus of palette index map coding for screen content coding

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant