KR20180131891A - Silicon nanowires formed between top and bottom of microscale sensor structures and manufacturing method thereof - Google Patents

Silicon nanowires formed between top and bottom of microscale sensor structures and manufacturing method thereof Download PDF

Info

Publication number
KR20180131891A
KR20180131891A KR1020170068585A KR20170068585A KR20180131891A KR 20180131891 A KR20180131891 A KR 20180131891A KR 1020170068585 A KR1020170068585 A KR 1020170068585A KR 20170068585 A KR20170068585 A KR 20170068585A KR 20180131891 A KR20180131891 A KR 20180131891A
Authority
KR
South Korea
Prior art keywords
silicon substrate
oxide film
nanowire
etching
sensor structure
Prior art date
Application number
KR1020170068585A
Other languages
Korean (ko)
Other versions
KR101941972B1 (en
Inventor
조동일
장서형
신종윤
유형정
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020170068585A priority Critical patent/KR101941972B1/en
Publication of KR20180131891A publication Critical patent/KR20180131891A/en
Application granted granted Critical
Publication of KR101941972B1 publication Critical patent/KR101941972B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00666—Treatments for controlling internal stress or strain in MEMS structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0038—Manufacturing processes for forming specific nanostructures not provided for in groups B82B3/0014 - B82B3/0033
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors

Abstract

Embodiments relate to a method of manufacturing a nanowire disposed between a top and a bottom of a microscale sensor structure, including: a step (S100) of forming a first oxide film on a silicon substrate; a step (S200) of etching the silicon substrate by using the first oxide film as a mask, such that a recessed region for dividing a nano-column structure and the microscale sensor structure is formed; a step (S300) of forming a second oxide film on the silicon substrate through a thermal oxidation process; a step (S400) of further etching the recessed region by a predetermined depth in a vertical direction; a step (S500) of forming a third oxide film on the silicon substrate through the thermal oxidation process; and a step (S600) of etching the silicon substrate such that floating nanowires are formed as a bottom of the nano-column structure is removed. Accordingly, a residual stress applied to both ends of the nanowire is reduced.

Description

마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 및 그 제조방법{SILICON NANOWIRES FORMED BETWEEN TOP AND BOTTOM OF MICROSCALE SENSOR STRUCTURES AND MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a nanowire disposed between an upper end and a lower end of a microscale sensor structure, and a method of manufacturing the nanowire and a method of manufacturing the nanowire.

본 발명은 나노 와이어 및 나노 와이어 제조방법에 관한 것으로서, 더욱 구체적으로는 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 및 그 제조방법에 관련된다. The present invention relates to nanowire and nanowire manufacturing methods, and more particularly to a nanowire positioned between the top and bottom of a microscale sensor structure and a method of manufacturing the nanowire.

최근 실리콘 나노 와이어는 벌크 실리콘 대비 수~ 수배 우수한 압저항 특성을 보이고 있어 관성 센서 등 고민감도 센서 구현에 널리 이용되고 있다. 이러한 센서 소자를 제작하기 위해 일반적으로 비특허문헌 1과 같이 나노 와이어를 형성 후, 별도로 마이크로 스케일의 구조물을 에피 성장하거나 접합하는 공정을 통해 센서 소자를 형성하고 있다. 이러한 종래 방식에 따를 경우 도 1에서와 같이 나노 와이어(1)는 마이크로 스케일의 센서 구조물(2)의 하단에 연결된다. 나노 와이어가 마이크로 스케일의 센서 구조물의 하단 형성되면 나노 와이어의 양 끝에 가해지는 잔류응력을 증가시킨다. 잔류응력은 센서의 정확도를 떨어뜨리고, 출력에 바이어스를 발생시키는 요소로서 소자에 불량을 야기할 수 있다. 또한 반복적으로 가해지는 응력에 의해 실리콘 나노 와이어 양 끝이 센서 구조물로부터 끊어질 가능성 커지며, 이는 센서의 강인성 및 신뢰성을 떨어뜨리는 문제가 있다.In recent years, silicon nanowires have been shown to exhibit excellent piezoresistive properties several to several times that of bulk silicon, and are widely used to realize high sensitivity sensors such as inertial sensors. In order to manufacture such a sensor element, a sensor element is generally formed by forming a nanowire as shown in Non-Patent Document 1, and then separately epitaxially growing or bonding a micro-scale structure. According to this conventional method, as shown in FIG. 1, the nanowire 1 is connected to the lower end of the microscale sensor structure 2. When the nanowire is formed at the bottom of a microscale sensor structure, the residual stress on both ends of the nanowire is increased. The residual stress lowers the accuracy of the sensor and can cause defects in the element as a factor that generates a bias in the output. Also, the stress applied repeatedly increases the possibility that the both ends of the silicon nanowire are disconnected from the sensor structure, which degrades the robustness and reliability of the sensor.

한국특허공개공보 10-2007-0033794Korean Patent Publication No. 10-2007-0033794 미국공개특허 US2016-0252478 A1U.S. Published Patent Application No. US2016-0252478 A1

M&NEMS : A new approach for ultra-low cost 3D inertial sensor, Ph. Robert, V. Nguyen, S. Hentz, L. Duraffourg, G. Jourdan, J. Arcamone and S. Harrisson CEA-LETI/MINATEC, Grenoble, France (2009) M & NEMS: A new approach for ultra-low cost 3D inertial sensor, Ph. Robert, V. Nguyen, S. Hentz, L. Duraffourg, G. Jourdan, J. Arcamone and S. Harrisson CEA-LETI / MINATEC, Grenoble, France (2009)

본 발명의 목적은 나노 와이어가 마이크로 스케일 센서 구조물을 상단과 하단 사이(바람직하게는 중앙부)의 높이에 위치시키도록 나노 와이어를 제작하는 것은 물론 하나의 실리콘 기판으로부터 나노 와이어와 마이크로 스케일 센서 구조물을 함께 제조하여 제조공정을 단순화하는 것이다.It is an object of the present invention to fabricate a nanowire such that the nanowire places the microscale sensor structure at a height between the top and bottom (preferably the center), as well as form nanowires and microscale sensor structures from one silicon substrate To simplify the manufacturing process.

본 발명의 기술적 과제는 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical problem of the present invention is not limited to those mentioned above, and another technical problem which is not mentioned can be clearly understood by those skilled in the art from the following description.

본 발명의 일 실시예에 따른 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 제조방법은, 실리콘 기판 상에 제1 산화막을 형성하는 단계(S100), 제1 산화막을 마스크로 이용하여, 나노 칼럼 구조물과 마이크로 스케일 센서 구조물을 구분하는 함몰영역이 생성되도록 실리콘 기판을 식각하는 단계(S200), 여기서 상기 나노 칼럼 구조물은 제1 폭을 갖는 제1 칼럼 부분과 제1 폭 보다 큰 제2 폭을 갖는 제2 칼럼 부분으로 구성되고, 상기 제1 칼럼 부분은 상기 제2 칼럼 부분 위에 위치함, 실리콘 기판에 열산화 공정을 통해 제2 산화막을 형성하는 단계(S300), 상기 함몰영역을 수직방향으로 소정 깊이 추가 식각하는 단계(S400), 실리콘 기판에 열산화 공정을 통해 제3 산화막을 형성하는 단계(S500), 상기 나노 칼럼 구조물의 하단이 제거되면서 부유된 나노 와이어가 생성되도록, 상기 실리콘 기판을 식각하는 단계(S600)를 포함한다.A method of fabricating a nanowire positioned between an upper end and a lower end of a microscale sensor structure according to an embodiment of the present invention includes forming a first oxide film on a silicon substrate (S100), using the first oxide film as a mask, Etching the silicon substrate such that a recessed region separating the nano-column structure and the micro-scale sensor structure is formed (S200), wherein the nano-column structure includes a first column portion having a first width and a second width Forming a second oxide layer on the silicon substrate through a thermal oxidation process (S300), forming the recessed region in a vertical direction (S400), forming a third oxide film on the silicon substrate through a thermal oxidation process (S500), removing the lower end of the nanocolumn structure And etching the silicon substrate so as to generate floating nanowires (S600).

일 실시예에 있어서, 상기 제2 칼럼 부분은 상기 마이크로 스케일 센서 구조물의 상단과 하단 사이의 높이에 위치할 수 있다.In one embodiment, the second column portion may be located at a height between the top and bottom of the microscale sensor structure.

일 실시예에 있어서, 상기 제2 칼럼 부분은 상기 마이크로 스케일 센서 구조물의 중앙부에 대응되는 높이에 위치할 수 있다.In one embodiment, the second column portion may be located at a height corresponding to a central portion of the microscale sensor structure.

일 실시예에 있어서, 상기 제2 산화막을 형성하는 단계(S300)는, 제1 칼럼 부분 전체가 제2 산화막으로 변할 때까지 수행될 수 있다.In one embodiment, the step (S300) of forming the second oxide film may be performed until the entire first column part is changed to the second oxide film.

일 실시예에 있어서, 상기 제2 산화막을 형성하는 단계(S300)는, 상기 열산화 공정의 시간을 조절하여 목적하는 나노 와이어의 폭을 조절할 수 있다.In one embodiment, forming the second oxide layer (S300) may adjust the width of the desired nanowire by adjusting the time of the thermal oxidation process.

일 실시예에 있어서, 상기 단계(S300)과 단계(S400) 사이에, 상기 실리콘 기판 전면에 질화막을 형성하는 단계(S410) 및 상기 실리콘 기판의 상면부에 존재하는 질화막과 함몰영역의 바닥면에 위치하는 제2 산화막을 선택적으로 제거하는 단계(S420)를 더 포함할 수 있다.In one embodiment, a step S410 of forming a nitride film on the entire surface of the silicon substrate between the steps S300 and S400 and a step S410 of forming a silicon nitride film on the bottom surface of the silicon nitride film, And selectively removing the second oxide film (S420).

일 실시예에 있어서, 상기 실리콘 기판을 식각하는 단계(S600)의 시간을 조절함으로써 목적하는 나노 와이어의 두께를 조절할 수 있다.In one embodiment, the thickness of the desired nanowire can be controlled by adjusting the time of the step S600 of etching the silicon substrate.

일 실시예에 있어서, 상기 함몰영역이 생성되도록 실리콘 기판을 식각하는 단계(S200)는, 상기 제1 산화막을 소정의 패턴으로 식각하는 단계(S210), 상기 소정의 패턴에 대응되도록 감광제를 패터닝하는 단계(S220), 여기서 상기 제1 산화막 중 상기 나노 칼럼 구조물에 대응되는 부분은 상기 감광제에 의해 덮여짐, 및 상기 감광제를 식각 마스크로 하여 상기 실리콘 기판을 소정 깊이 식각하는 단계(S230)를 포함할 수 있다.In one embodiment, the step S200 of etching the silicon substrate such that the recessed region is formed may include etching the first oxide film to a predetermined pattern (S210), patterning the photoresist to correspond to the predetermined pattern In operation S220, the portion of the first oxide film corresponding to the nanocrystal structure is covered with the photoresist, and etching the silicon substrate to a predetermined depth using the photoresist as an etching mask S230 .

본 발명의 일 실시예에 따른 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어는 하나의 실리콘 기판으로부터 제조된 마이크로 스케일 센서 구조물과 통합된 나노 와이어로서, 상기 나노 와이어는 상기 마이크로 스케일 센서 구조물의 상단과 하단 사이의 높이에 위치한다.The nanowires located between the top and bottom of a microscale sensor structure according to an embodiment of the present invention are nanowires integrated with a microscale sensor structure fabricated from one silicon substrate, As shown in FIG.

본 발명의 일 실시예에 따르면 실리콘 나노 와이어는 마이크로 스케일 구조물의 상단과 하단 사이의 높이에 위치됨으로서 나노 와이어의 양단에 부과되는 잔류응력을 감소시킬 수 있다. 또한 반복적으로 가해지는 응력에 의해 나노 와이어가 마이크로 스케일 센서 구조물과의 끊어지는 현상을 완화시킬 수 있다. 또한 열산화 공정을 통해 나노 와이어의 상단과 하단의 크기를 각각 조절할 수 있는 이점이 있다.According to an embodiment of the present invention, the silicon nanowires are positioned at a height between the upper and lower ends of the microscale structure, thereby reducing the residual stress applied to both ends of the nanowire. It is also possible to mitigate breakage of the nanowire from the microscale sensor structure by repeated stresses. In addition, there is an advantage in that the size of the top and bottom of the nanowire can be controlled through the thermal oxidation process.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the description of the claims.

도 1은 종래 방식에 따른 나노 와이어를 이용한 센서 소자를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 제조방법으로 제작된 소자(1000)를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 나노 와이어 제조방법의 순서도이다.
도 4는 실리콘 기판 상에 제1 산화막이 형성된 상태를 나타낸다.
도 5는 소정의 형태로 패터닝되어 식각된 제1 산화막(20)을 나타낸다(S210).
도 6은 소정의 패턴으로 패터닝된 제1 산화막(20)에 대응되도록 감광제(30)가 패터닝된 상태를 나타낸다(S220).
도 7은 감광제(30)를 식각 마스크로 하여 실리콘 기판(10)이 소정 깊이 식각된 상태를 나타내고(S230), 도 8은 감광제(30)를 제거 후, 제1 산화막(20)을 식각 마스크로 하여 실리콘 기판(10)이 추가 식각된 상태를 나타낸다.
도 9는 실리콘 기판(10)에 열산화 공정을 통해 제2 산화막(50)이 형성된 상태를 나타낸다(S300).
도 10은 질화막(60)이 실리콘 기판 형성된 상태를 나타낸다(S410).
도 11은 실리콘 기판의 상면부에 존재하는 질화막(60)과 함몰영역(40)의 바닥면에 위치하는 제2 산화막(50)이 선택적으로 제거된 상태를 나타낸다(S420).
도 12는 실리콘 기판(10)의 함몰영역(40)의 바닥면을 추가적으로 식각한 상태를 나타낸다.
도 13은 열산화 공정에 의해 제3 산화막(70)이 생성된 상태를 나타낸다.
도 14는 질화막(60)과 산화막(20,50,70)을 제거하여 부유된 나노 와이어(100)를 얻은 상태를 나타낸다.1 shows a sensor element using nanowires according to a conventional method.
FIG. 2 illustrates a device 1000 fabricated by a nanowire fabrication method located between the top and bottom of a microscale sensor structure according to an embodiment of the present invention.
3 is a flow chart of a method of manufacturing nanowires according to an embodiment of the present invention.
4 shows a state in which a first oxide film is formed on a silicon substrate.
5 shows a first oxide film 20 patterned and etched in a predetermined shape (S210).
6 shows a state in which the photoresist 30 is patterned to correspond to the first oxide film 20 patterned in a predetermined pattern (S220).
7 shows a state in which the silicon substrate 10 is etched to a predetermined depth using the photoresist 30 as an etching mask in step S230. FIG. 8 shows a state in which the photoresist 30 is removed and the first oxide film 20 is etched And the silicon substrate 10 is further etched.
9 shows a state in which the second oxide film 50 is formed on the silicon substrate 10 through the thermal oxidation process (S300).
10 shows a state in which the nitride film 60 is formed on the silicon substrate (S410).
11 shows a state in which the nitride film 60 existing on the upper surface of the silicon substrate and the second oxide film 50 located on the bottom surface of the recessed region 40 are selectively removed (S420).
12 shows a state in which the bottom surface of the recessed region 40 of the silicon substrate 10 is further etched.
13 shows a state in which the third oxide film 70 is formed by a thermal oxidation process.
14 shows a state in which a floating nanowire 100 is obtained by removing the nitride film 60 and the oxide films 20, 50, and 70. FIG.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면들을 참조한다. 상세한 설명의 실시 예들은 당업자가 본 발명을 실시하기 위한 상세 설명을 개시하는 목적으로 제공된다. The following detailed description of the invention refers to the accompanying drawings, which illustrate, by way of example, specific embodiments in which the invention may be practiced. Embodiments of the detailed description are provided to those skilled in the art for the purpose of disclosing the detailed description for carrying out the invention.

본 발명의 각 실시 예들은 서로 상이한 경우를 설명할 수 있으나, 그것이 각 실시 예들이 상호 배타적임을 의미하는 것은 아니다. 예를 들어, 상세한 설명의 일 실시 예와 관련하여 설명된 특정 형상, 구조 및 특성은 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 실시 예에서도 동일하게 구현될 수 있다. 또한, 여기서 개시되는 실시 예들의 개별 구성요소의 위치 또는 배치는 본 발명의 사상 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. Each of the embodiments of the present invention can describe different cases, but it does not mean that the embodiments are mutually exclusive. For example, the specific shapes, structures, and characteristics described in connection with one embodiment of the detailed description may be implemented in other embodiments without departing from the spirit and scope of the present invention. It is also to be understood that the location or arrangement of the individual components of the embodiments disclosed herein may be varied without departing from the spirit and scope of the invention.

한편, 여러 실시 예들에서 동일하거나 유사한 참조번호는 동일하거나 유사한 구성요소를 지칭한다. 첨부된 도면들에서 각 구성 요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제 적용되는 크기와 같거나 유사할 필요는 없다.On the other hand, in various embodiments, the same or similar reference numerals refer to the same or similar components. In the accompanying drawings, the sizes of the respective components may be exaggerated for explanatory purposes and need not be equal to or similar to the actual applied size.

이하에서, 도면을 참조하여 본 발명의 실시예들에 대하여 상세히 살펴본다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 일 실시예에 따른 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 제조방법으로 제작된 소자(1000)를 나타낸다. 도 2를 참조하면 부유된 나노 와이어(100)는 마이크로 스케일 센서 구조물(200)의 중앙부에 위치된다. 여기서 마이크로 스케일 센서 구조물(200)은 질량체, 스프링 등일 수 있으나 이에 제한되는 것은 아니다. 도 2에 있어서 고정 센서 구조물(300)은 일종의 앵커로서 나노 와이어(100)가 부유되도록 나노 와이어(100)를 지지할 수 있다. 본 발명에 있어서 나노 와이어(100)는 소자의 수평면에 평행한 방향으로 연장되는 나노 스케일의 센서 구조물 일 수 있다. FIG. 2 illustrates a device 1000 fabricated by a nanowire fabrication method located between the top and bottom of a microscale sensor structure according to an embodiment of the present invention. Referring to FIG. 2, the suspended nanowires 100 are located at the center of the microscale sensor structure 200. The micro-scale sensor structure 200 may be a mass, a spring, or the like, but is not limited thereto. In FIG. 2, the fixed sensor structure 300 may support the nanowire 100 such that the nanowire 100 is suspended as an anchor. In the present invention, the nanowire 100 may be a nanoscale sensor structure extending in a direction parallel to the horizontal plane of the device.

도 3은 본 발명의 일 실시예에 따른 나노 와이어 제조방법의 순서도이다. 도 3을 참조하면, 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 제조방법은 실리콘 기판 상에 제1 산화막을 형성하는 단계(S100), 제1 산화막을 마스크로 이용하여, 나노 칼럼 구조물과 마이크로 스케일 센서 구조물을 구분하는 함몰영역이 생성되도록 실리콘 기판을 식각하는 단계(S200), 여기서 상기 나노 칼럼 구조물은 제1 폭을 갖는 제1 칼럼 부분과 제1 폭 보다 큰 제2 폭을 갖는 제2 칼럼 부분으로 구성되고, 상기 제1 칼럼 부분은 상기 제2 칼럼 부분 위에 위치함, 실리콘 기판에 열산화 공정을 통해 제2 산화막을 형성하는 단계(S300), 상기 함몰영역을 수직방향으로 소정 깊이 추가 식각하는 단계(S400), 실리콘 기판에 열산화 공정을 통해 제3 산화막을 형성하는 단계(S500), 및 상기 나노 칼럼 구조물의 하단이 제거되면서 부유된 나노 와이어가 생성되도록, 상기 실리콘 기판을 식각하는 단계(S600)를 포함할 수 있다.3 is a flow chart of a method of manufacturing nanowires according to an embodiment of the present invention. Referring to FIG. 3, a method of fabricating a nanowire positioned between the upper and lower ends of a microscale sensor structure includes forming a first oxide layer on a silicon substrate (S100), using the first oxide layer as a mask, Etching the silicon substrate such that a recessed region separating the micro-scale sensor structure is formed, wherein the nanocolumn structure includes a first column portion having a first width and a second column portion having a second width greater than the first width, Forming a second oxide film on the silicon substrate through a thermal oxidation process (S300); forming a recessed region in a vertical direction at a predetermined depth (S400), forming a third oxide film on the silicon substrate through a thermal oxidation process (S500), and removing the bottom of the nanocolumn structure So that no wire is produced, it may include a step (S600) for etching the silicon substrate.

도 4 내지 도 12는 일 실시예에 따른 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 제조공정의 각 단계를 나타낸다.FIGS. 4-12 illustrate each step of the nanowire fabrication process located between the top and bottom of a microscale sensor structure according to one embodiment.

도 4는 실리콘 기판 상에 제1 산화막이 형성된 상태를 나타낸다. 도 4를 참조하면 실리콘 기판(10) 상에 제1 산화막(20)을 형성한다(S100). 실리콘 기판(10)은 SOI(Silicon on Insulator) 기판일 수 있다. 실리콘 기판(10)은 실리콘(11), 유전층(12), 실리콘(13)이 순차적으로 적층된 구조일 수 있다. 4 shows a state in which a first oxide film is formed on a silicon substrate. Referring to FIG. 4, a first oxide film 20 is formed on a silicon substrate 10 (S100). The silicon substrate 10 may be a SOI (Silicon on Insulator) substrate. The silicon substrate 10 may have a structure in which the silicon 11, the dielectric layer 12, and the silicon 13 are sequentially stacked.

도 4에 있어서, 제1 산화막(20)은 실리콘 산화물일 수 있으나 이에 제한되는 것은 아니다. 또한 제1 산화막(20)은 CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition), ALD(Atomic Layer Deposition), 열산화(Thermal Oxidation) 등 다양한 방법으로 형성될 수 있다.In FIG. 4, the first oxide film 20 may be silicon oxide, but is not limited thereto. The first oxide layer 20 may be formed by various methods such as CVD (Chemical Vapor Deposition), PVD (Physical Vapor Deposition), ALD (Atomic Layer Deposition), and thermal oxidation.

도 5는 소정의 형태로 패터닝되어 식각된 제1 산화막(20)을 나타낸다(S210). 제1 산화막(20)에 대한 패터닝은 다양한 식각방식으로 수행될 수 있다. 또한 위 패턴은 실리콘 기판에서 나노 칼럼 구조물 부분(110)과 마이크로 스케일 센서 구조물 부분(210)을 구분하도록 생성될 수 있다.5 shows a first oxide film 20 patterned and etched in a predetermined shape (S210). Patterning for the first oxide film 20 can be performed in various etching methods. The pattern may also be generated to separate the nanocrystal structure portion 110 and the microscale sensor structure portion 210 from the silicon substrate.

도 6은 소정의 패턴으로 패터닝된 제1 산화막(20)에 대응되도록 감광제(30)가 패터닝된 상태를 나타낸다(S220). 패터닝된 제1 산화막(20) 중 나노 칼럼 구조물에 대응되는 부분(20')은 감광제(30')에 의해 덮어질 수 있다. 즉 나노 와이어가 형성될 부분(110)에는 감광제가 제1 산화막 패턴보다 넓은 형태로 형성될 수 있다.6 shows a state in which the photoresist 30 is patterned to correspond to the first oxide film 20 patterned in a predetermined pattern (S220). The portion 20 'of the patterned first oxide film 20 corresponding to the nanocolumn structure can be covered by the photoresist 30'. That is, the photoresist may be formed in a wider shape than the first oxide film pattern in the portion 110 where the nanowire is to be formed.

예컨대 나노 칼럼 구조물에 대응되는 부분(20')은 감광제(30')에 의해 전면이 밀봉되거나 적어도 부분적으로 감싸질 수 있다. 이 경우 나노 칼럼 구조물에 대응되는 제1 산화막 부분(20')을 둘러싸는 감광제(30')의 두께를 조절하여 목적하는 나노 와이어의 두께를 조절할 수 있다.For example, the portion 20 'corresponding to the nanocolumn structure can be sealed or at least partially wrapped over the entire surface by the photoresist 30'. In this case, the thickness of the target nanowire can be adjusted by adjusting the thickness of the photoresist 30 'surrounding the first oxide film portion 20' corresponding to the nanocolumn structure.

도 7은 감광제(30)를 식각 마스크로 하여 실리콘 기판(10)이 소정 깊이 식각된 상태를 나타내고(S230), 도 8은 감광제(30)를 제거 후, 제1 산화막(20)을 식각 마스크로 하여 실리콘 기판(10)이 추가 식각된 상태를 나타낸다. 도 8을 참조하면 감광제(30')가 제1 산화막(20')의 측면을 덮고 있었기 때문에 나노 칼럼 구조물(120)은 계단 형태로 생성된다. 나노 칼럼 구조물(120)은 제1 폭(w1)을 갖는 제1 칼럼 부분(121)과 제1 폭(w1) 보다 큰 제2 폭(w2)을 갖는 제2 칼럼 부분(122)으로 구성되고, 제1 칼럼 부분(121)은 제2 칼럼 부분(122) 위에 위치할 수 있다.  7 shows a state in which the silicon substrate 10 is etched to a predetermined depth using the photoresist 30 as an etching mask in step S230. FIG. 8 shows a state in which the photoresist 30 is removed and the first oxide film 20 is etched And the silicon substrate 10 is further etched. Referring to FIG. 8, since the photoresist 30 'covers the side surface of the first oxide film 20', the nanocolumn structure 120 is formed in a stepped shape. The nanocolumn structure 120 comprises a first column portion 121 having a first width w1 and a second column portion 122 having a second width w2 greater than the first width w1, The first column portion 121 may be located above the second column portion 122.

일 실시예에서 제2 칼럼 부분(122)은 마이크로 스케일 센서 구조물(220)의 상단과 하단 사이의 높이에 위치할 수 있으며, 바람직하게는 제2 칼럼 부분(122)은 마이크로 스케일 센서 구조물의 중앙부에 대응되는 높이에 위치할 수도 있다. 도 8을 참조하면 마이크로 스케일 센서 구조물(220)의 상단은 제1 산화막(20)과 접하는 부분일 수 있으며, 하단은 실리콘 기판(10)의 유전층(12)과 접하는 부분 또는 유전층(12)과 소정 간격 이격된 부분일 수 있다.In one embodiment, the second column portion 122 may be located at a height between the upper and lower ends of the microscale sensor structure 220, and preferably the second column portion 122 is located at a central portion of the microscale sensor structure Or may be located at a corresponding height. 8, the upper end of the microscale sensor structure 220 may be a portion in contact with the first oxide film 20, and the lower end may be a portion contacting the dielectric layer 12 of the silicon substrate 10, Spaced apart portions.

이상 도 5 내지 도 8을 참조하여 설명된 공정에 따라서, 나노 칼럼 구조물(120)과 마이크로 스케일 센서 구조물(220)을 구분하는 함몰영역(40)이 생성될 수 있다. According to the process described with reference to FIGS. 5 to 8, a recessed region 40 for separating the nanocrystal structure 120 from the microscale sensor structure 220 can be created.

도 9는 실리콘 기판(10)에 열산화 공정을 통해 제2 산화막(50)이 형성된 상태를 나타낸다(S300). 제2 산화막(50)을 형성하는 단계(S300)는 도 9에 도시된 바와 같이 제1 칼럼 부분(121) 전체가 제2 산화막(50)으로 변할 때까지 수행될 수 있다. 또한 목적하는 나노 와이어의 두께(w2')가 되도록 제2 산화막(50) 생성 공정의 시간을 조절할 수 있다. 즉 제2 산화막(50) 공정은 제1 칼럼 부분(121)을 모두 변화시킬 만큼 수행되되, 제2 칼럼 부분(122)의 잔존 부분의 두께(w2')를 고려하여 수행될 수 있다. 예컨대 열산화 공정의 시간을 조절하여 목적하는 나노 와이어의 폭(w2')을 조절할 수 있다.9 shows a state in which the second oxide film 50 is formed on the silicon substrate 10 through the thermal oxidation process (S300). The step of forming the second oxide film 50 (S300) may be performed until the entire first column part 121 is changed to the second oxide film 50 as shown in FIG. Also, the time of the second oxide film 50 formation process can be adjusted so that the thickness of the target nanowire is w2 '. That is, the process of the second oxide film 50 may be performed in consideration of the thickness w2 'of the remaining portion of the second column portion 122, which is performed to change all the first column portions 121. For example, the width (w2 ') of the desired nanowire can be adjusted by adjusting the time of the thermal oxidation process.

도 10은 질화막(60)이 실리콘 기판 형성된 상태를 나타낸다(S410). 질화막(60)은 화학기상증착법에 의해 형성될 수 있으나 이에 제한되는 것은 아니다. 질화막(60)은 열산화 공정에서 산화막이 형성되지 않기 때문에 이후 추가적인 열산화 공정에서 나노 와이어의 상단 부분의 크기가 변하는 것을 방지할 수 있다.10 shows a state in which the nitride film 60 is formed on the silicon substrate (S410). The nitride film 60 may be formed by a chemical vapor deposition method, but is not limited thereto. Since the oxide film is not formed in the thermal oxidation process, the nitride film 60 can prevent the size of the upper portion of the nanowire from being changed in a subsequent thermal oxidation process.

도 11은 실리콘 기판의 상면부에 존재하는 질화막(60)과 함몰영역(40)의 바닥면에 위치하는 제2 산화막(50)이 선택적으로 제거된 상태를 나타낸다(S420). 질화막(60)과 제2 산화막(50)의 선택적인 제거 공정(S420)은 건식 식각 공정을 통해 수행될 수 있으나 이에 제한되는 것은 아니다. 도 11을 참조하면 제2 산화막(50)과 질화막(60)을 선택적으로 제거한 결과, 잔존하는 제2 산화막(50)과 질화막(60)은 실리콘 기판(10)의 함몰 영역(40)의 측면 및 식각되지 않은 실리콘 기판의 상부의 적어도 일부 면에 남게 된다. 11 shows a state in which the nitride film 60 existing on the upper surface of the silicon substrate and the second oxide film 50 located on the bottom surface of the recessed region 40 are selectively removed (S420). The selective removal process (S420) of the nitride film 60 and the second oxide film 50 may be performed through a dry etching process, but is not limited thereto. 11, the second oxide film 50 and the nitride film 60 are selectively removed. As a result, the remaining second oxide film 50 and the nitride film 60 are removed from the side surface of the recessed region 40 of the silicon substrate 10, Remains on at least a portion of the top surface of the unetched silicon substrate.

도 12는 실리콘 기판(10)의 함몰영역(40)의 바닥면을 추가적으로 식각한 상태를 나타낸다. 함몰영역(40)의 바닥면에 대한 식각은 건식 식각으로 이루어질 수 있으나 이에 제한되는 것은 아니다. 추가 식각되는 깊이는 나노 와이어가 부유되는 높이에 따라서 조절될 수 있다.12 shows a state in which the bottom surface of the recessed region 40 of the silicon substrate 10 is further etched. The etching of the bottom surface of the recessed region 40 may be performed by dry etching, but the present invention is not limited thereto. The additional etched depth can be adjusted according to the height at which the nanowires are floated.

도 13은 열산화 공정에 의해 제3 산화막(70)이 생성된 상태를 나타낸다. 제3 산화막(70)은 제2 산화막(50)으로부터 확장된 부분이다. 제3 산화막(70)이 형성되는 영역을 조절함으로써 나노 칼럼 구조물로부터 나노 와이어(100)와 센서 구조물(200)을 형성할 수 있다. 구체적으로 나노 칼럼 구조물의 아래 부분을 산화막화 함으로써 실리콘으로 구성된 나노 와이어를 만들어 낼 수 있게 된다. 또한 제3 산화막(70)이 형성되는 영역을 조절함으로써 나노 와이어의 두께(L)도 조절할 수 있다. 나노 와이어의 상단부는 질화막(60)에 의해 보호되므로 제3 산화막(70)이 침투되지 않는다.13 shows a state in which the third oxide film 70 is formed by a thermal oxidation process. The third oxide film 70 extends from the second oxide film 50. The nanowire 100 and the sensor structure 200 can be formed from the nanocolumn structure by adjusting the region where the third oxide film 70 is formed. Specifically, by making the lower part of the nanocolumn structure an oxide film, nanowires made of silicon can be produced. Also, the thickness L of the nanowire can be adjusted by adjusting the region where the third oxide film 70 is formed. Since the upper end of the nanowire is protected by the nitride film 60, the third oxide film 70 is not penetrated.

도 14는 질화막(60)과 산화막(20,50,70)을 제거하여 부유된 나노 와이어(100)를 얻은 상태를 나타낸다. 질화막(60)과 산화막(20,50,70)은 습식 식각으로 제거될 수 있으나 이에 제한되는 것은 아니다.14 shows a state in which a floating nanowire 100 is obtained by removing the nitride film 60 and the oxide films 20, 50, and 70. FIG. The nitride film 60 and the oxide films 20, 50, and 70 may be removed by wet etching, but the present invention is not limited thereto.

도 14를 참조하면 나노 와이어(100)는 마이크로 스케일 센서 구조물(200)의 중간부의 높이에 위치된다. 또한 마이크로 스케일 센서 구조물(200)도 필요에 따라서 부유된 상태로 제조될 수도 있다.Referring to FIG. 14, the nanowire 100 is positioned at a height of the middle portion of the microscale sensor structure 200. The microscale sensor structure 200 may also be fabricated in a floating state as needed.

본 발명의 일 실시예에 따른 나노 와이어는 하나의 실리콘 기판으로부터 제조된 마이크로 스케일 센서 구조물과 통합된 나노 와이어로서, 상기 나노 와이어는 상기 마이크로 스케일 센서 구조물의 상단과 하단 사이의 높이에 위치할 수 있다. 이러한 나노 와이어는 상술한 제조방법으로 제조될 수 있다.A nanowire according to an embodiment of the present invention is a nanowire integrated with a microscale sensor structure fabricated from a single silicon substrate and the nanowire may be located at a height between the top and bottom of the microscale sensor structure . Such a nanowire can be manufactured by the above-described manufacturing method.

한편 제시된 도면들에서 마이크로 스케일 센서 구조물(220)은 수직 기둥인 것으로 도시되었으나, 용도에 따라서 센서 구조물(220)은 다양한 형태로 생성될 수 있다. 본 명세서와 도면에서는 설명의 명료화를 위해서 센서 구조물(220)을 단순화 하여 설명하였다.While the microscale sensor structure 220 is shown as being a vertical column in the drawings shown, the sensor structure 220 can be created in various forms, depending on the application. In the present specification and the drawings, the sensor structure 220 has been simplified for clarity of description.

이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나, 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. . However, it should be understood that such modifications are within the technical scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

10: 실리콘 기판 100: 나노 와이어
20: 제1 산화막 200: 마이크로 스케일 센서 구조물
30: 감광제 110: 나노 칼럼 구조물 부분
40: 함몰영역 210: 마이크로 스케일 센서 구조물 부분
50: 제2 산화막 120: 나노 칼럼 구조물
60: 질화막 121: 제1 칼럼 부분
70: 제3 산화막 122: 제2 칼럼 부분10: silicon substrate 100: nanowire
20: first oxide film 200: microscale sensor structure
30: Photosensitive agent 110: Nano-column structure part
40: Depression area 210: Microscale sensor structure part
50: second oxide film 120: nano-column structure
60: nitride film 121: first column portion
70: third oxide film 122: second column portion

Claims (9)

실리콘 기판 상에 제1 산화막을 형성하는 단계(S100);
제1 산화막을 마스크로 이용하여, 나노 칼럼 구조물과 마이크로 스케일 센서 구조물을 구분하는 함몰영역이 생성되도록 실리콘 기판을 식각하는 단계(S200), 여기서 상기 나노 칼럼 구조물은 제1 폭을 갖는 제1 칼럼 부분과 제1 폭 보다 큰 제2 폭을 갖는 제2 칼럼 부분으로 구성되고, 상기 제1 칼럼 부분은 상기 제2 칼럼 부분 위에 위치함;
실리콘 기판에 열산화 공정을 통해 제2 산화막을 형성하는 단계(S300);
상기 함몰영역을 수직방향으로 소정 깊이 추가 식각하는 단계(S400);
실리콘 기판에 열산화 공정을 통해 제3 산화막을 형성하는 단계(S500);
상기 나노 칼럼 구조물의 하단이 제거되면서 부유된 나노 와이어가 생성되도록, 상기 실리콘 기판을 식각하는 단계(S600)를 포함하는 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 제조방법.
Forming a first oxide film on the silicon substrate (S100);
Etching the silicon substrate such that a recessed region separating the nanocrystal structure and the micro-scale sensor structure is formed using the first oxide film as a mask (S200), wherein the nanocolumn structure includes a first column portion having a first width And a second column portion having a second width greater than the first width, the first column portion being located above the second column portion;
Forming a second oxide film on the silicon substrate through a thermal oxidation process (S300);
Etching the recessed region to a predetermined depth in a vertical direction (S400);
Forming a third oxide film on the silicon substrate through a thermal oxidation process (S500);
(S600) etching the silicon substrate such that the nanowire structure is removed while the lower end of the nanocolumn structure is removed to produce suspended nanowires.
제1항에 있어서,
상기 제2 칼럼 부분은 상기 마이크로 스케일 센서 구조물의 상단과 하단 사이의 높이에 위치하는 것을 특징으로 하는 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 제조방법.
The method according to claim 1,
Wherein the second column portion is located at a height between an upper end and a lower end of the microscale sensor structure.
제2항에 있어서,
상기 제2 칼럼 부분은 상기 마이크로 스케일 센서 구조물의 중앙부에 대응되는 높이에 위치하는 것을 특징으로 하는 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 제조방법.
3. The method of claim 2,
Wherein the second column portion is located at a height corresponding to a central portion of the micro-scale sensor structure.
제1항에 있어서,
상기 제2 산화막을 형성하는 단계(S300)는,
제1 칼럼 부분 전체가 제2 산화막으로 변할 때까지 수행되는 것을 특징으로 하는 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 제조방법.
The method according to claim 1,
The forming of the second oxide film (S300)
Wherein the first portion of the nanowire is performed until the entire first portion of the column is transformed into the second oxide film.
제1항에 있어서,
상기 제2 산화막을 형성하는 단계(S300)는,
상기 열산화 공정의 시간을 조절하여 목적하는 나노 와이어의 폭을 조절하는 것을 특징으로 하는 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 제조방법.
The method according to claim 1,
The forming of the second oxide film (S300)
Wherein the width of the nanowire is controlled by adjusting the time of the thermal oxidation process. ≪ RTI ID = 0.0 > 8. < / RTI >
제1항에 있어서,
상기 단계(S300)과 단계(S400) 사이에,
상기 실리콘 기판 전면에 질화막을 형성하는 단계(S410); 및
상기 실리콘 기판의 상면부에 존재하는 질화막과 함몰영역의 바닥면에 위치하는 제2 산화막을 선택적으로 제거하는 단계(S420)를 더 포함하는 것을 특징으로 하는 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 제조방법.
The method according to claim 1,
Between step S300 and step S400,
Forming a nitride film on the entire surface of the silicon substrate (S410); And
(S420) selectively removing the second oxide film located on the bottom surface of the recessed portion of the nitride film existing on the upper surface of the silicon substrate (S420). ≪ / RTI >
제1항에 있어서,
상기 실리콘 기판을 식각하는 단계(S600)의 시간을 조절함으로써 목적하는 나노 와이어의 두께를 조절하는 것을 특징으로 하는 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 제조방법.
The method according to claim 1,
Wherein the thickness of the nanowire is controlled by controlling the time of the step of etching the silicon substrate (S600).
제1항에 있어서,
상기 함몰영역이 생성되도록 실리콘 기판을 식각하는 단계(S200)는,
상기 제1 산화막을 소정의 패턴으로 식각하는 단계(S210);
상기 소정의 패턴에 대응되도록 감광제를 패터닝하는 단계(S220), 여기서 상기 제1 산화막 중 상기 나노 칼럼 구조물에 대응되는 부분은 상기 감광제에 의해 덮여짐; 및
상기 감광제를 식각 마스크로 하여 상기 실리콘 기판을 소정 깊이 식각하는 단계(S230)를 포함하는 것을 특징으로 하는 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 제조방법.
The method according to claim 1,
In the step S200 of etching the silicon substrate to generate the recessed region,
Etching the first oxide film to a predetermined pattern (S210);
Patterning the photosensitive agent to correspond to the predetermined pattern (S220), wherein a portion of the first oxide film corresponding to the nanocolumn structure is covered with the photosensitive agent; And
And etching the silicon substrate to a predetermined depth (S230) using the photosensitive agent as an etching mask (S230).
하나의 실리콘 기판으로부터 제조된 마이크로 스케일 센서 구조물과 통합된 나노 와이어로서, 상기 나노 와이어는 상기 마이크로 스케일 센서 구조물의 상단과 하단 사이의 높이에 위치하는 것을 특징으로 하는 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어.
A nanowire integrated with a microscale sensor structure fabricated from a single silicon substrate, wherein the nanowire is positioned at a height between the top and bottom of the microscale sensor structure. The nanowires are located at.
KR1020170068585A 2017-06-01 2017-06-01 Silicon nanowires formed between top and bottom of microscale sensor structures and manufacturing method thereof KR101941972B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170068585A KR101941972B1 (en) 2017-06-01 2017-06-01 Silicon nanowires formed between top and bottom of microscale sensor structures and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170068585A KR101941972B1 (en) 2017-06-01 2017-06-01 Silicon nanowires formed between top and bottom of microscale sensor structures and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20180131891A true KR20180131891A (en) 2018-12-11
KR101941972B1 KR101941972B1 (en) 2019-01-24

Family

ID=64671620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170068585A KR101941972B1 (en) 2017-06-01 2017-06-01 Silicon nanowires formed between top and bottom of microscale sensor structures and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101941972B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070033794A (en) 2005-09-22 2007-03-27 전자부품연구원 Nanowire Device Manufacturing Method
JP2007088482A (en) * 2005-09-22 2007-04-05 Korea Electronics Technology Inst Manufacturing method of nano wire element
JP2008283191A (en) * 2007-05-10 2008-11-20 Samsung Electronics Co Ltd Light emitting diode using silicon nanowire, and method of manufacturing it
JP2013508705A (en) * 2009-10-23 2013-03-07 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ In-plane piezoresistance detection sensor
JP2013111745A (en) * 2011-11-30 2013-06-10 Commissariat A L'energie Atomique & Aux Energies Alternatives Method of producing structure comprising at least one active part having zone of different thickness
US20160252478A1 (en) 2015-02-26 2016-09-01 Postech Academy-Industry Foundation Nanowire field-effect sensor including nanowires having network structure and fabrication method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070033794A (en) 2005-09-22 2007-03-27 전자부품연구원 Nanowire Device Manufacturing Method
JP2007088482A (en) * 2005-09-22 2007-04-05 Korea Electronics Technology Inst Manufacturing method of nano wire element
JP2008283191A (en) * 2007-05-10 2008-11-20 Samsung Electronics Co Ltd Light emitting diode using silicon nanowire, and method of manufacturing it
JP2013508705A (en) * 2009-10-23 2013-03-07 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ In-plane piezoresistance detection sensor
JP2013111745A (en) * 2011-11-30 2013-06-10 Commissariat A L'energie Atomique & Aux Energies Alternatives Method of producing structure comprising at least one active part having zone of different thickness
US20160252478A1 (en) 2015-02-26 2016-09-01 Postech Academy-Industry Foundation Nanowire field-effect sensor including nanowires having network structure and fabrication method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M&NEMS : A new approach for ultra-low cost 3D inertial sensor, Ph. Robert, V. Nguyen, S. Hentz, L. Duraffourg, G. Jourdan, J. Arcamone and S. Harrisson CEA-LETI/MINATEC, Grenoble, France (2009)

Also Published As

Publication number Publication date
KR101941972B1 (en) 2019-01-24

Similar Documents

Publication Publication Date Title
US8080456B2 (en) Robust top-down silicon nanowire structure using a conformal nitride
US8669831B2 (en) Method for temperature compensation in MEMS resonators with isolated regions of distinct material
US6739189B2 (en) Micro structure for vertical displacement detection and fabricating method thereof
US7437933B2 (en) Micro-electro-mechanical structure having electrically insulated regions and manufacturing process thereof
US6582985B2 (en) SOI/glass process for forming thin silicon micromachined structures
US8921974B2 (en) Semiconductor manufacturing and semiconductor device with semiconductor structure
CN106829846A (en) Semiconductor devices and its manufacture method
JP5718253B2 (en) Method of forming a device having a piezoresistor and an accelerometer
EP1213259A3 (en) Process for manufacturing micromechanical and microoptomechanical structures with single crystal silicon exposure step
JP2013111745A (en) Method of producing structure comprising at least one active part having zone of different thickness
US8680631B2 (en) High aspect ratio capacitively coupled MEMS devices
US9034764B2 (en) Method of forming wide trenches using a sacrificial silicon slab
KR101941972B1 (en) Silicon nanowires formed between top and bottom of microscale sensor structures and manufacturing method thereof
US7871894B2 (en) Process for manufacturing thick suspended structures of semiconductor material
KR101981702B1 (en) Manufacturing method for silicon nanowires integrated with microscale silicon structures
US20180170748A1 (en) Semiconductor devices with cavities and methods for fabricating semiconductor devices with cavities
JP4557034B2 (en) Semiconductor dynamic quantity sensor and manufacturing method thereof
KR102067996B1 (en) Silicon nanowire-based piezoresistive microphone and method of manufacturing the same
JP2011242364A (en) Semiconductor device and method for manufacturing the same
JPH06302834A (en) Manufacture of thin-film structure
US7435991B2 (en) Micromechanical sensor
TWI815537B (en) Micro-electro-mechanical system (mems) devices and fabrication methods thereof
EP1213260A3 (en) Process for manufacturing micromechanical and microoptomechanical structures with pre-applied patterning
KR20080114023A (en) Fabrication method for a nanowire
KR101374057B1 (en) 3 dimension mems structure and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right