KR20180128743A - 광대역 모노펄스 위상비교기 - Google Patents

Abstract

실시예는 제1 입력포트 모노펄스 신호를 제1-2 출력포트로 제2 입력포트 모노펄스 신호를 제3-4 출력포트로 양방향 분기 출력하는 브런치 라인 결합기를 가지고 모노펄스 신호 위상 비교하는 비교기 몸체, 상기 제1 입력포트로 입력되어 상기 제1 출력포트로 분기 출력하는 모노펄스 신호 위상 지연하도록 상기 제2 출력포트와 브런치 라인 결합기 사이의 마이크로스트립 라인 제1 위상지연선로 가진 제1 PCB, 상기 제1 위상지연선로에 의해 위상 지연되어 상기 제3 출력포트로 분기 출력하는 모노펄스 신호 위상 지연시키고 상기 제2 입력포트로 입력되어 상기 제3 출력포트로 분기 출력하는 모노펄스 신호 위상 지연하도록 상기 제4 출력포트와 브런치 라인 결합기 사이의 마이크로스트립 라인 제2 위상지연선로 가진 제2 PCB 및, 상기 제1 입력포트 모노펄스 신호 위상 지연의 마이크로스트립 라인 제1 위상지연선로와 상기 제1 위상지연선로의 위상 지연된 모노펄스 신호/상기 제2 입력포트 모노펄스 신호 위상 지연의 마이크로스트립 라인 제2 위상지연선로를 각 PCB로 구현되어진 경우시 상기 제1 PCB 마이크로스트립 라인과 제2 PCB 마이크로스트립 라인이 크로스-오버(cross-over)된 모노펄스 위상 비교기 몸체 부분에 적용한 피드-쓰루(feed-through) 가진 광대역 모노펄스 위상비교기에 관한 것으로, 기존 도파관, 안테나 배열 등의 이용 방식보다 쉽게 설계하고 제작 시간 단축하며 형상 크기 축소한다.

Description

광대역 모노펄스 위상비교기{Broad-band mono-pulse phase comparator}

본 명세서에 개시된 내용은 광대역 모노펄스 신호의 위상을 비교하는 광대역 모노펄스 위상비교기에 관한 것이다.

본 명세서에서 달리 표시되지 않는 한, 이 섹션에 설명되는 내용들은 이 출원의 청구항들에 대한 종래 기술이 아니며, 이 섹션에 포함된다고 하여 종래 기술이라고 인정되는 것은 아니다.

광대역 모노펄스 비교기의 배경기술로 국내출원번호 제10-2009-0120587호, 발명의 명칭 "광대역 모노펄스 위상 비교기"에서는 아래의 사항이 즉, "일반적으로, 현재의 레이더 시스템은 광대역의 주파수대에서 운용되며 표적에 대한 탐지정확도를 최대화하기 위해 모노펄스 빔 기술이 이용되는 추세이다. 이에 따라 광대역에서 만족한 성능을 갖는 모노펄스 위상 비교기의 필요성이 대두되고 있다."의 사항이 알려져 있다.

이에 더하여, 한편 일반적으로 모노펄스 비교기를 설계하는 방법으로는 도파관, 안테나 배열 등을 이용한 구조를 사용하여 설계를 진행한다. 이러한 방법으로 제작되는 방식과는 달리, 전술한 모노펄스 비교기를 기존의 방식보다 손쉽게 설계를 할 수 있도록 하고 제작 시간도 기존의 제품에 비해 단축시킬 수 있도록 하며, 더불어 형상의 크기를 축소할 수 있도록 한다.

개시된 내용은, 기존의 도파관, 안테나 배열 등을 이용한 구조를 사용하여 설계를 진행하는 방식보다 손쉽게 설계를 할 수 있도록 하고 제작 시간도 기존의 제품에 비해 단축시킬 수 있도록 하며, 더불어 형상의 크기를 축소할 수 있도록 하는 광대역 모노펄스 위상비교기를 제공하고자 한다.

실시예에 따른 광대역 모노펄스 위상비교기는,

제1 입력포트와 제2 입력포트 그리고 제3 입력포트 및 제4 입력포트를 구비하고 더불어 제1 출력포트와 제2 출력포트 그리고 제3 출력포트 및 제4 출력포트를 구비한 광대역 모노펄스 위상 비교기에 있어서, 상기 제1 입력포트로 입력되어 상기 제1 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해 상기 제2 출력포트와 상기 브런치 라인 결합기 사이에 구비된 마이크로스트립 라인의 제1 위상지연선로를 가진 제1 PCB와 상기 제1 위상지연선로에 의해 위상 지연되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해, 더불어 상기 제2 입력포트로 입력되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해, 상기 제4 출력포트와 상기 브런치 라인 결합기 사이에 구비된 마이크로스트립 라인의 제2 위상지연선로를 가진 제2 PCB를 구비하고 더불어, 상기 제1 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제1 위상지연선로와 상기 제1 위상지연선로에 의해 위상 지연된 모노펄스 신호 및 상기 제2 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제2 위상지연선로를 각각의 PCB로 구현되어진 경우에 따른 상기 제1 PCB의 마이크로스트립 라인과 상기 제2 PCB의 마이크로스트립 라인이 크로스-오버(cross-over)된 상기 모노펄스 위상 비교기 몸체의 부분에 적용한 피드-쓰루(feed-through)를 구비한 것을 특징으로 한다.

실시예들에 의하면, 기존의 도파관, 안테나 배열 등을 이용한 구조를 사용하여 설계를 진행하는 방식보다 손쉽게 설계하고, 제작 시간도 기존의 제품에 비해 단축시키며, 더불어 형상의 크기를 축소한다.

그리고, 다채널 모노펄스 비교기를 운영시 위상지연선로와 위상보상을 위한 미분 위상지연선로를 사용하여 출력위상 오차를 최소화해서 광대역 주파수대역에서 운용하고, 레이더 시스템을 통한 표적의 탐지정확도를 높인다.

더불어, 일반적인 RF(Radio Frequency) 구조의 형상에서도 사용하고, 마이크로스트립 라인의 구조를 이용하여 PCB나 다수의 라인을 이용한 설계를 진행 때에도 일실시예에 따른 적용한 기법을 사용할 경우 복잡하게 연결된 구조를 단순하게 구현한다. 그리고, 하나의 적용된 PCB를 두 장 및 다수의 PCB로 분할하여 연결하는 만큼 구조적인 간략화 뿐만 아니라, 형상에 제약을 받지 않는 구조로 설계를 한다.

도 1은 일실시예에 따른 광대역 모노펄스 위상비교기의 결합 구성을 도시한 분해 사시도
도 2는 일실시예에 따른 광대역 모노펄스 위상비교기의 구성을 도시한 단면도
도 3은 일실시예에 따른 광대역 모노펄스 위상비교기의 동작을 순서대로 도시한 도면
도 4a 일실시예에 따른 광대역 모노펄스 위상비교기의 포트별 위상차이 시뮬레이션 그래프
도 4b는 일실시예에 따른 광대역 모노펄스 위상비교기의 주파수 별 위상차이 시뮬레이션 그래프

도 1은 일실시예에 따른 광대역 모노펄스 위상비교기의 결합 구성을 도시한 분해 사시도이다.

도 1에 도시된 바와 같이, 일실시예에 따른 광대역 모노펄스 위상비교기는 피드-쓰루(Feed-Through)를 이용한 PCB 양면 결합 구조로, 제1 입력포트 모노펄스 신호를 제1 출력포트와 제2 출력포트로 양방향 분기 출력시키며 제2 입력포트 모노펄스 신호를 제3 출력포트와 제4 출력포트로 분기 출력시키는 브런치 라인 결합기를 가지고 모노펄스 신호 위상 비교하는 비교기 몸체(101), 상기 제1 입력포트로 입력되어 상기 제1 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해 상기 제2 출력포트와 상기 브런치 라인 결합기 사이에 구비된 마이크로스트립 라인의 제1 위상지연선로를 가진 제1 PCB(102) 및, 상기 제1 위상지연선로에 의해 위상 지연되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해, 더불어 상기 제2 입력포트로 입력되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해, 상기 제4 출력포트와 상기 브런치 라인 결합기 사이에 구비된 마이크로스트립 라인의 제2 위상지연선로를 가진 제2 PCB(103) 및, 상기 제1 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제1 위상지연선로와 상기 제1 위상지연선로에 의해 위상 지연된 모노펄스 신호 및 상기 제2 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제2 위상지연선로를 각각의 PCB로 구현되어진 경우에 따른 상기 제1 PCB의 마이크로스트립 라인과 상기 제2 PCB의 마이크로스트립 라인이 크로스-오버(cross-over)된 상기 모노펄스 위상 비교기 몸체의 부분에 적용한 피드-쓰루(feed-through)(104)를 포함한다.

상기 비교기 몸체(101)는 제1 입력포트와 제2 입력포트 그리고 제3 입력포트 및 제4 입력포트를 구비하고 더불어, 제1 출력포트와 제2 출력포트 그리고 제3 출력포트 및 제4 출력포트를 구비한 광대역 모노펄스 위상 비교기에 있어서, 제1 입력포트 모노펄스 신호를 제1 출력포트와 제2 출력포트로 양방향 분기 출력시키며 제2 입력포트 모노펄스 신호를 제3 출력포트와 제4 출력포트로 분기 출력시키는 브런치 라인 결합기를 가지고 모노펄스 신호 위상 비교하는 것이다.

제1 PCB(102)는 상기 제1 입력포트로 입력되어 상기 제1 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해 상기 제2 출력포트와 상기 브런치 라인 결합기 사이에 구비된 마이크로스트립 라인(모노펄스 위상 비교기의 기구 몸체를 기준으로 비교기 몸체의 양쪽으로 마이크로스트립 라인이 설계됨)의 제1 위상지연선로를 가진 것이다.

제2 PCB(103)는 상기 제1 위상지연선로에 의해 위상 지연되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해, 더불어 상기 제2 입력포트로 입력되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해, 즉 위상 지연선로에서 지연되는 모노펄스 신호의 주파수에 따른 위상 오차를 보상할 수 있도록 상기 제2 입력포트로 입력되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해, 상기 제4 출력포트와 상기 브런치 라인 결합기 사이에 구비된 마이크로스트립 라인(모노펄스 위상 비교기의 기구 몸체를 기준으로 비교기 몸체의 양쪽으로 마이크로스트립 라인이 설계됨)의 제2 위상지연선로를 가진 것이다. 이러한 상기 일실시예에 따른 제2 PCB(103)는 상기 제1 PCB(102)와 더불어 다채널 모노펄스 비교기를 운영할 시 위상지연선로와 위상보상을 위한 미분 위상지연선로를 이용하여 출력위상 오차를 최소화해서 광대역 주파수대역에서 운용을 가능하게 하고, 레이더 시스템을 통한 표적의 탐지정확도를 높이는 효과를 가진다.

피드-쓰루(feed-through)(104)는 상기 제1 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제1 위상지연선로와 상기 제1 위상지연선로에 의해 위상 지연된 모노펄스 신호 및 상기 제2 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제2 위상지연선로를 각각의 PCB로 구현되어진 경우에 따른 상기 제1 PCB(102)의 마이크로스트립 라인과 상기 제2 PCB(103)의 마이크로스트립 라인이 크로스-오버(cross-over)된 상기 모노펄스 위상 비교기 몸체(101)의 부분에 적용한 것이다.

도 2는 일실시예에 따른 광대역 모노펄스 위상비교기의 구성을 도시한 단면도이다.

도 2에 도시된 바와 같이, 일실시예에 따른 광대역 모노펄스 위상비교기는 즉, 피드-쓰루(Feed-Through)와 PCB를 이용한 모노펄스 비교기는 크게 몸체와 마이크로스트립라인이 설계되는 PCB부(102, 103), 이러한 PCB부(102, 103)의 그 PCB를 서로 연결하는 피드-쓰루(Feed-Through)(104)로 이루어진다. PCB와 피드-쓰루(104)가 결합되는 몸체에는 PCB를 고정 홀(Hole)에 피드-쓰루(104)를 삽입하고, 에폭시를 이용하여 고정한다. 이때, 몸체에 피드-쓰루(104)를 고정할 때 사용되는 에폭시는 전도성 물질이어야 하며, 피드-쓰루(104)의 외관은 몸체에 밀착되어 접지 상태가 되어야 한다. 이로써 피드-쓰루(104)는 상하면의 PCB를 연결하고, RF 신호를 적은 손실로 전달 시킬 수 있는 선로로써 동작하게 된다. 또한, 상하 면의 PCB를 몸체에 조립하고, 나사를 이용하여 몸체에 고정시킨다. 마이크로스트립 라인이 설계된 PCB에 가공된 홀(HOLE) 부분에 피드-쓰루(104)의 핀(PIN) 부분을 삽입하고, 마이크로스트립 라인과 납땜을 이용하여 결합한다. 이렇게 결합된 상하 면의 PCB는 각각의 PCB 비교기로 동작하고, 이 피드-쓰루(104)를 이용하여 결합되는 부분을 통해서 4채널의 비교기로서 동작을 하게 된다. 이러한 일실시예에 따른 광대역 모노펄스 위상비교기는 피드-쓰루를 이용한 PCB 양면 결합 구조가 모노펄스 비교기 뿐만 아니라, 일반적인 RF 구조의 형상에서도 사용할 수가 있다. 그리고, 일실시예의 광대역 모노펄스 위상비교기는 마이크로스트립 라인의 구조를 이용하여 PCB나 다수의 라인을 이용한 설계를 진행 때에도 위에 적용한 기법을 사용하게 될 경우 복잡하게 연결된 구조를 단순하게 구현한다. 또한, 일실시예에 따른 광대역 모노펄스 위상비교기는 하나의 적용된 PCB를 두 장 및 다수의 PCB로 분할하여 연결하는 만큼 구조적인 간략화 뿐만 아니라, 형상에 제약을 받지 않는 구조로 설계를 한다.

도 3은 일실시예에 따른 광대역 모노펄스 위상비교기의 동작을 순서대로 도시한 도면이다.

도 3에 도시된 바와 같이, 일실시예에 따른 광대역 모노펄스 위상비교기는 제1 입력포트와 제2 입력포트 그리고 제3 입력포트 및 제4 입력포트를 구비하고 더불어 제1 출력포트와 제2 출력포트 그리고 제3 출력포트 및 제4 출력포트를 구비한 광대역 모노펄스 위상 비교기에 있어서, 상기 제2 출력포트와 상기 브런치 라인 결합기 사이에 구비된 마이크로스트립 라인의 제1 위상지연선로를 가진 제1 PCB를 사용하여, 상기 제1 입력포트로 입력되어 상기 제1 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시킨다(S301).

그리고, 상기 제4 출력포트와 상기 브런치 라인 결합기 사이에 구비된 마이크로스트립 라인의 제2 위상지연선로를 가진 제2 PCB를 사용하여, 상기 제1 위상지연선로에 의해 위상 지연되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키고, 더불어 상기 제2 입력포트로 입력되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키는, 즉 위상 지연선로에서 지연되는 모노펄스 신호의 주파수에 따른 위상 오차를 보상할 수 있도록 상기 제2 입력포트로 입력되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시킨다(S302).

다음, 상기 제1 PCB의 마이크로스트립 라인과 상기 제2 PCB의 마이크로스트립 라인이 크로스-오버(cross-over)된 비교기 몸체의 부분에 적용한 피드-쓰루(feed-through)를 사용해서, 제3 포트 및 제4 포트를 상기 제1 포트 및 제2 포트와 결합하여 운영함으로, 4채널의 비교기로 동작한다(S303).

즉, 상기 제1 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제1 위상지연선로와 상기 제1 위상지연선로에 의해 위상 지연된 모노펄스 신호 및 상기 제2 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제2 위상지연선로를 각각의 PCB로 구현되어진 경우에 따른 상기 제1 PCB의 마이크로스트립 라인과 상기 제2 PCB의 마이크로스트립 라인이 크로스-오버(cross-over)된 상기 모노펄스 위상 비교기 몸체의 부분에 적용한 피드-쓰루(feed-through)를 사용하여, 제3 포트 및 제4 포트를 상기 제1 포트 및 제2 포트와 결합하여 운용함으로, 4채널의 비교기로 동작한다.

그리고, 이러한 4채널의 비교기로 동작함에 따른 즉, 4채널에 따라 제1 입력포트 모노펄스 신호를 제1 출력포트와 제2 출력포트로 양방향 분기 출력시키며 제2 입력포트 모노펄스 신호를 제3 출력포트와 제4 출력포트로 분기 출력시키는 브런치 라인 결합기를 가지고 모노펄스 신호 위상 비교한다(S304).

그래서, 다채널 모노펄스 비교기를 운영시 위상지연선로와 위상보상을 위한 미분 위상지연선로를 사용하여 출력위상 오차를 최소화해서 광대역 주파수대역에서 운용하고, 레이더 시스템을 통한 표적의 탐지정확도를 높인다.

이상과 같이, 일실시예는 제1 입력포트와 제2 입력포트 그리고 제3 입력포트 및 제4 입력포트를 구비하고 더불어 제1 출력포트와 제2 출력포트 그리고 제3 출력포트 및 제4 출력포트를 구비한 광대역 모노펄스 위상 비교기에 있어서, 상기 제1 입력포트로 입력되어 상기 제1 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해 상기 제2 출력포트와 상기 브런치 라인 결합기 사이에 구비된 마이크로스트립 라인의 제1 위상지연선로를 가진 제1 PCB와 상기 제1 위상지연선로에 의해 위상 지연되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해, 더불어 상기 제2 입력포트로 입력되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해, 상기 제4 출력포트와 상기 브런치 라인 결합기 사이에 구비된 마이크로스트립 라인의 제2 위상지연선로를 가진 제2 PCB를 구비하고 더불어, 상기 제1 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제1 위상지연선로와 상기 제1 위상지연선로에 의해 위상 지연된 모노펄스 신호 및 상기 제2 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제2 위상지연선로를 각각의 PCB로 구현되어진 경우에 따른 상기 제1 PCB의 마이크로스트립 라인과 상기 제2 PCB의 마이크로스트립 라인이 크로스-오버(cross-over)된 상기 모노펄스 위상 비교기 몸체의 부분에 적용한 피드-쓰루(feed-through)를 구비함으로, 다채널 모노펄스 비교기를 운영시 위상지연선로와 위상보상을 위한 미분 위상지연선로를 사용하여 출력위상 오차를 최소화해서 광대역 주파수대역에서 운용하고, 레이더 시스템을 통한 표적의 탐지정확도를 높인다.

부가하여, 일반적으로 모노펄스 비교기를 설계하는 방법으로는 도파관, 안테나 배열 등을 이용한 구조를 사용하여 설계를 진행한다. 이러한 방법으로 제작되는 방식과는 달리, 일실시예에 따라 마이크로스트립구조와 PCB를 이용하여 비교기를 제작하게 될 경우 기존의 방식보다 손쉽게 설계하고 제작 시간도 기존의 제품에 비해 단축시킨다.

이에 더하여, 그러나, 4채널 이상의 신호를 비교하는 마이크로스트립을 이용한 모노펄스 비교기를 제작할 시에는 제품의 형상이 커지고, 마이크로스트립 라인이 서로 겹쳐지는 문제가 발생하게 된다. 이러한 문제점을 해결하기 위해서는 PCB의 형상을 크게 하거나, 크로스 오버(Cross over) 기법을 이용하거나, 와이어-본딩(wire-bonding) 등을 이용하여 제작을 해야 한다. 이러한 문제점을 해결하기 위해 일실시예에서는 피드-쓰루(Feed-Through)와 양면 PCB를 이용하여 제작을 하는 방안에 대한 구조적인 발명에 그 목적이 있으며, 이는 형상의 크기를 감소시키고 형상을 단순화시킨다(설계를 간략화시키는 것을 포함).

도 4a 일실시예에 따른 광대역 모노펄스 위상비교기의 포트별 위상차이 시뮬레이션 그래프이고, 도 4b는 일실시예에 따른 광대역 모노펄스 위상비교기의 주파수 별 위상차이 시뮬레이션 그래프이다.

도 4a와 도 4b에 도시된 바와 같이, 일실시예에 따른 광대역 모노펄스 위상비교기는 일실시예에 따라 제1 PCB의 마이크로스트립 라인과 상기 제2 PCB의 마이크로스트립 라인이 크로스-오버(cross-over)된 모노펄스 위상 비교기 몸체의 부분에 적용한 피드-쓰루(feed-through)를 사용하여, 4채널의 비교기로 동작함으로, 4채널의 모노펄스 신호 위상을 비교한다.

즉, 일실시예에 따른 광대역 모노펄스 위상 비교기는 일실시예에 따른 제1 입력포트와 제2 입력포트 그리고 제3 입력포트 및 제4 입력포트를 구비하고 더불어 제1 출력포트와 제2 출력포트 그리고 제3 출력포트 및 제4 출력포트를 구비한 광대역 모노펄스 위상 비교기에 있어서, 제1 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제1 위상지연선로와 상기 제1 위상지연선로에 의해 위상 지연된 모노펄스 신호 및 상기 제2 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제2 위상지연선로를 각각의 PCB로 구현되어진 경우에 따른 제1 PCB의 마이크로스트립 라인과 제2 PCB의 마이크로스트립 라인이 크로스-오버(cross-over)된 모노펄스 위상 비교기 몸체의 부분에 적용한 피드-쓰루(feed-through)를 사용하여, 제3 포트 및 제4 포트를 상기 제1 포트 및 제2 포트와 결합하여 운용함으로, 4채널의 비교기로 동작함으로, 4채널의 모노펄스 신호 위상을 비교한다.

그래서, 일실시예의 광대역 모노펄스 위상 비교기는 다채널 모노펄스 비교기를 운영하고, 이러한 다채널 모노펄스 비교기를 운영시 위상지연선로와 위상보상을 위한 미분 위상지연선로를 사용하여 출력위상 오차를 최소화해서 광대역 주파수대역에서 운용하고, 레이더 시스템을 통한 표적의 탐지정확도를 높인다.

* 도면의 주요 부분에 대한 부호의 설명 *
101 : 비교기 몸체 102 : 제1 PCB
103 : 제2 PCB 104 : 피드-쓰루(feed-through)

Claims (3)

1. 제1 입력포트 모노펄스 신호를 제1 출력포트와 제2 출력포트로 양방향 분기 출력시키며 제2 입력포트 모노펄스 신호를 제3 출력포트와 제4 출력포트로 분기 출력시키는 브런치 라인 결합기를 가지고 모노펄스 신호 위상 비교하는 비교기 몸체;
   상기 제1 입력포트로 입력되어 상기 제1 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해 상기 제2 출력포트와 상기 브런치 라인 결합기 사이에 구비된 마이크로스트립 라인의 제1 위상지연선로를 가진 제1 PCB;
   상기 제1 위상지연선로에 의해 위상 지연되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해, 더불어 상기 제2 입력포트로 입력되어 상기 제3 출력포트로 분기하여 출력시키는 모노펄스 신호의 위상을 지연시키기 위해, 상기 제4 출력포트와 상기 브런치 라인 결합기 사이에 구비된 마이크로스트립 라인의 제2 위상지연선로를 가진 제2 PCB; 및
   상기 제1 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제1 위상지연선로와 상기 제1 위상지연선로에 의해 위상 지연된 모노펄스 신호 및 상기 제2 입력포트 모노펄스 신호의 위상을 지연시키는 마이크로스트립 라인의 제2 위상지연선로를 각각의 PCB로 구현되어진 경우에 따른 상기 제1 PCB의 마이크로스트립 라인과 상기 제2 PCB의 마이크로스트립 라인이 크로스-오버(cross-over)된 상기 모노펄스 위상 비교기 몸체의 부분에 적용한 피드-쓰루(feed-through);
   를 포함한 것을 특징으로 하는 광대역 모노펄스 위상비교기.
2. 제 1 항에 있어서,
   상기 브런치 라인 결합기는,
   상기 제1 입력포트로 입력된 모노펄스 신호가 90도 위상변위되어 제2 입력포트에서 입력된 신호가 위상을 비교하기 위해 상하면으로 연결되는 블록상에 적용한 피드-쓰루(Feed-through)를 적용한 연결블럭인 것이고,
   
   상기 제1 위상지연선로는,
   상기 피드-쓰루(feed-through)를 이용한 상기 연결블록상의 위상지연선로인 것이며,
   
   상기 제2 위상지연선로는,
   상기 제1 위상지연선로에서 지연된 모노펄스 신호의 주파수에 따른 위상오차를 보상하기 위해 상기 연결블록상에 구현된 스터브 적용 위상지연선로인 것;
   을 특징으로 하는 광대역 모노펄스 위상비교기.
3. 제 2 항에 있어서,
   상기 제1 위상지연선로에 따른 제1 전송선로는 전기적 길이를 상기 제1 입력포트로 입력된 모노펄스 신호의 중심주파수가 갖는 파장(λ)의 λ/4 길이로 하고, 상기 제2 위상지연선로에 따른 제2 전송선로는 전기적 길이를 상기 제1 입력포트로로 입력된 모노펄스 신호의 중심주파수가 갖는 파장(λ)의 λ/2 길이로 하여 형성되어 광대역 모노펄스 위상비교기를 다채널로 구현하기 위한 상면/하면 각각의 비교기를 가지는 모노펄스 위상 비교기.

Images