KR20180125100A - Method for manufacturing thin film transister, thin film transister using same - Google Patents
Method for manufacturing thin film transister, thin film transister using same Download PDFInfo
- Publication number
- KR20180125100A KR20180125100A KR1020170059265A KR20170059265A KR20180125100A KR 20180125100 A KR20180125100 A KR 20180125100A KR 1020170059265 A KR1020170059265 A KR 1020170059265A KR 20170059265 A KR20170059265 A KR 20170059265A KR 20180125100 A KR20180125100 A KR 20180125100A
- Authority
- KR
- South Korea
- Prior art keywords
- hydrogen
- layer
- thin film
- metal oxide
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 239000010409 thin film Substances 0.000 title abstract description 101
- 238000004519 manufacturing process Methods 0.000 title abstract description 31
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 107
- 239000001257 hydrogen Substances 0.000 claims abstract description 107
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 103
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 59
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000059 patterning Methods 0.000 claims abstract description 12
- 150000002431 hydrogen Chemical class 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims description 68
- 229910052760 oxygen Inorganic materials 0.000 claims description 32
- 239000001301 oxygen Substances 0.000 claims description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 29
- 238000010438 heat treatment Methods 0.000 claims description 18
- 239000000852 hydrogen donor Substances 0.000 claims description 16
- 238000000231 atomic layer deposition Methods 0.000 claims description 15
- 239000002243 precursor Substances 0.000 claims description 12
- 230000007547 defect Effects 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 2
- 238000007669 thermal treatment Methods 0.000 claims description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 description 111
- 239000010410 layer Substances 0.000 description 88
- 239000004065 semiconductor Substances 0.000 description 32
- 238000005137 deposition process Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229960001296 zinc oxide Drugs 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 박막 트랜지스터의 제조 방법 및 이를 이용한 박막 트랜지스터에 관련된 것으로, 금속산화물막 상에 형성된 수소제공막으로부터 금속산화물막 내부로 수소를 확산시켜 제조된 활성막을 이용하여 박막 트랜지스터를 제조하는 방법과 관련된 것이다.The present invention relates to a method for fabricating a thin film transistor and a thin film transistor using the same, and relates to a method of manufacturing a thin film transistor using an active film produced by diffusing hydrogen from a hydrogen providing film formed on a metal oxide film into a metal oxide film will be.
일반적으로 액정 디스플레이 장치(LCD: liquid display device)나 전계발광 디스플레이 장치(ELD: electroluminescence display device) 등의 디스플레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 박막 트랜지스터가 사용되고 있다.2. Description of the Related Art In general, a display device such as a liquid crystal display device (LCD) or an electroluminescence display device (ELD) uses a switching element for controlling the operation of each pixel and a thin film transistor as a driving element of each pixel .
최근에는 산화물 반도체 박막 트랜지스터가 높은 전계 이동도와 0V 근방의 낮은 문턱 전압, 낮은 누설 전류 등의 장점을 바탕으로 TFT-LCD, AMOLED 와 같은 평면 디스플레이, 각종 감지 센서 및 구동, logic 회로 등에 적용되고 있다. 하지만, 산화물 반도체 박막 트랜지스터는 상기의 장점에도 불구하고, 산화물 반도체의 상면에 소스 전극과 드레인 전극의 형성을 위한 식각 시에 산화물 반도체에 가해지는 손상 등의 문제로, 산화물 반도체를 활성층으로 사용한 박막 트랜지스터의 안정성 및 신뢰성을 향상시키는 연구가 활발하게 진행되고 있다.In recent years, oxide semiconductor thin film transistors have been applied to flat panel displays such as TFT-LCDs and AMOLEDs, various sensing sensors, driving circuits, and logic circuits based on their advantages such as high field mobility, low threshold voltage near 0V, and low leakage current. However, in spite of the above advantages, the oxide semiconductor thin film transistor has a problem in that the oxide semiconductor is damaged due to damage to the oxide semiconductor at the time of etching for forming the source electrode and the drain electrode on the oxide semiconductor, Researches have been actively carried out to improve the stability and reliability of the device.
예를 들어, 대한민국 특허 공개 공보 KR20150138881A (출원번호 KR20140065592A, 출원인: 실리콘디스플레이(주))에는, 소스 전극과 드레인 전극의 사이로 노출되는 산화물 반도체의 상면에 플라즈마 처리를 실시하여, 소스 전극과 드레인 전극의 패터닝 시에 산화물 반도체에 가해진 손상(damage)을 보상할 수 있도록 하고, 플라즈마 처리를 통해 산화물 반도체 표면의 안정화가 가능하여 불안정성 보완하여 산화물 반도체 박막 트랜지스터의 신뢰성을 향상시키는 기술이 개시되어 있다.For example, Korean Patent Laid-Open Publication No. KR20150138881A (Application No. KR20140065592A, Applicant: Silicon Display Co., Ltd.) discloses a technique of performing plasma treatment on the upper surface of an oxide semiconductor exposed between a source electrode and a drain electrode, Discloses a technique for compensating for damage to an oxide semiconductor at the time of patterning, stabilizing the surface of an oxide semiconductor through plasma treatment, and compensating for unstability to improve the reliability of the oxide semiconductor thin film transistor.
최근에는 공정의 변화 또는 추가 공정 없이, 간소화된 공정으로 산화물 반도체에 가해지는 손상을 최소화하여, 우수한 안정성 및 신뢰성을 갖는 산화물 반도체 박막 트랜지스터의 제조 기술에 대한 연구가 필요한 실정이다.In recent years, there is a need to study a fabrication technique of an oxide semiconductor thin film transistor having excellent stability and reliability by minimizing damage to the oxide semiconductor by a simplified process without changing the process or adding a process.
본 발명이 해결하고자 하는 일 기술적 과제는, 신뢰성이 우수한 박막 트랜지스터의의 제조 방법 및 이를 이용한 박막 트랜지스터를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention provides a method of manufacturing a thin film transistor having excellent reliability and a thin film transistor using the same.
본 발명이 해결하고자 하는 다른 기술적 과제는, 안정성이 향상된 박막 트랜지스터의의 제조 방법 및 이를 이용한 박막 트랜지스터를 제공하는 데 있다.Another aspect of the present invention is to provide a method of manufacturing a thin film transistor having improved stability and a thin film transistor using the same.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 소자 특성이 향상된 박막 트랜지스터의의 제조 방법 및 이를 이용한 박막 트랜지스터를 제공하는 데 있다.Another aspect of the present invention is to provide a method of manufacturing a thin film transistor having improved device characteristics and a thin film transistor using the same.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 공정이 박막 트랜지스터의의 제조 방법 및 이를 이용한 박막 트랜지스터를 제공하는 데 있다.Another aspect of the present invention is to provide a method of manufacturing a thin film transistor and a thin film transistor using the same.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 공정 시간 및 공정 비용이 간소된 박막 트랜지스터의의 제조 방법 및 이를 이용한 박막 트랜지스터를 제공하는 데 있다.Another aspect of the present invention is to provide a method of manufacturing a thin film transistor having a simplified process time and a process cost, and a thin film transistor using the same.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 반도체 기반 소자 공정에서의 활용도가 높은 박막 트랜지스터의의 제조 방법 및 이를 이용한 박막 트랜지스터를 제공하는 데 있다.Another aspect of the present invention is to provide a method of manufacturing a thin film transistor having high utilization in a semiconductor-based device process and a thin film transistor using the same.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.The technical problem to be solved by the present invention is not limited to the above.
상술된 기술적 과제를 해결하기 위해, 본 발명은 박막 트랜지스터의 제조 방법을 제공한다.In order to solve the above-described technical problems, the present invention provides a method of manufacturing a thin film transistor.
일 실시 예에 따르면, 상기 박막 트랜지스터의 제조 방법은, 기판을 준비하는 단계, 상기 기판 상에 금속산화물막(metal oxide layer)을 형성하는 단계, 상기 금속산화물막 상에 수소(H)를 포함하는 수소제공막(hydrogen provision layer)을 형성하는 단계, 상기 기판 상의 상기 금속산화물막 및 상기 수소제공막을 동일한 형상으로 동시에 패터닝(patterning)하는 단계, 및 열처리(thermal treatment)를 통해, 상기 수소제공막 내의 수소가 상기 금속산화물막으로 확산된 활성층(active layer)이 형성되는 단계를 포함할 수 있다.According to an embodiment, a method of manufacturing a thin film transistor includes the steps of preparing a substrate, forming a metal oxide layer on the substrate, forming a metal oxide layer on the metal oxide layer, Forming a hydrogen supply layer on the substrate; simultaneously patterning the metal oxide layer and the hydrogen supply layer on the substrate in the same shape; and thermally treating the hydrogen supply layer, And forming an active layer in which hydrogen is diffused into the metal oxide film.
일 실시 예에 따르면, 상기 박막 트랜지스터의 제조 방법은, 상기 활성막 내 산소 결함(oxygen defect)이 상기 금속산화물막 내 산소 결함보다 적은 것을 포함할 수 있다.According to an embodiment, the manufacturing method of the thin film transistor may include an oxygen defect in the active film that is smaller than an oxygen defect in the metal oxide film.
일 실시 예에 따르면, 상기 수소제공막은, 상기 기판 상에 알루미늄 및 수소를 포함하는 전구체를 제공하는 단계, 및 상기 기판 상에 수소 및 산소를 포함하는 전구체를 제공하는 단계를 포함하는 원자층 증착(Atomic layer deposition)공정에 의해 형성되는 것을 포함할 수 있다.According to one embodiment, the hydrogen donor film may be formed by atomic layer deposition (e.g., deposition) comprising providing a precursor comprising aluminum and hydrogen on the substrate, and providing a precursor comprising hydrogen and oxygen on the substrate Atomic layer deposition) process.
일 실시 예에 따르면, 상기 알루미늄 및 수소를 포함하는 전구체는 트리메틸 알루미늄(trimethyl aluminium, TMA)이고, 상기 수소 및 산소를 포함하는 전구체는 물(H2O)인 것을 포함할 수 있다.According to one embodiment, the precursor containing aluminum and hydrogen is trimethyl aluminum (TMA), and the precursor containing hydrogen and oxygen may be water (H 2 O).
일 실시 예에 따르면, 상기 박막 트랜지스터의 제조 방법은, 상기 원자층 증착 공정의 온도에 따라, 상기 수소제공막에 포함된 수소 농도가 조절되는 것을 포함할 수 있다.According to one embodiment, the method of fabricating the thin film transistor may include adjusting the concentration of hydrogen contained in the hydrogen providing film according to the temperature of the atomic layer deposition process.
일 실시 예에 따르면, 상기 박막 트랜지스터는의 제조 방법은, 상기 원자층 증착 공정의 온도의 증가함에 따라, 상기 수소제공막에 포함된 수소 농도가 감소되는 것을 포함할 수 있다.According to an embodiment, the manufacturing method of the thin film transistor may include decreasing the concentration of hydrogen contained in the hydrogen providing film as the temperature of the atomic layer deposition process is increased.
일 실시 예에 따르면, 상기 박막 트랜지스터의 제조 방법은, 상기 금속산화물막은 인듐(In), 주석(Sn), 및 산소(O)를 포함하고, 아연(Zn) 또는 갈륨(Ga)을 더 포함할 수 있다.According to one embodiment, the method for fabricating the thin film transistor may further include the step of forming the metal oxide film to include at least one of indium (In), tin (Sn), and oxygen (O) .
일 실시 예에 따르면, 상기 박막 트랜지스터의 제조 방법은, 상기 열처리 공정의 온도에 따라, 상기 활성막에 포함된 수소 농도가 조절되는 것을 포함할 수 있다.According to one embodiment, the method of fabricating the thin film transistor may include controlling the concentration of hydrogen contained in the active layer according to the temperature of the heat treatment process.
상술된 기술적 과제를 해결하기 위해, 본 발명은 박막 트랜지스터를 제공한다.In order to solve the above-described technical problem, the present invention provides a thin film transistor.
일 실시 예에 따르면, 상기 박막 트랜지스터는, 게이트 전극(gate electrode), 상기 게이트 전극 상의 게이트 절연막(gate insulator), 상기 게이트 절연막 상의 소스(source) 및 드레인(drain) 전극, 및 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 이격되고, 수소가 확산된 금속 산화물막을 포함하는 활성막(active layer), 및 상기 활성막 상의 수소제공막을 포함하되, 상기 활성막 내 수소의 농도는 상기 수소제공막 내 수소의 농도보다 높은 것을 포함할 수 있다.According to an embodiment, the thin film transistor includes a gate electrode, a gate insulator on the gate electrode, a source and a drain electrode on the gate insulator, And a hydrogen-providing film on the active film, wherein the concentration of hydrogen in the active film is greater than the concentration of hydrogen in the hydrogen-providing film, ≪ / RTI >
일 실시 예에 따르면, 상기 박막 트랜지스터는, 상기 활성막 및 상기 수소제공막의 측벽들은 공면(co-planar)을 이루는 것을 포함할 수 있다.According to one embodiment, the thin film transistor may include co-planarity of the active layer and the sidewalls of the hydrogen-providing layer.
본 발명의 실시 예에 따르면, 기판을 준비하는 단계, 상기 기판 상에 금속산화물막을 형성하는 단계, 상기 금속산화물막 상에 수소를 포함하는 수소제공막을 형성하는 단계, 상기 기판 상의 상기 금속산화물막 및 상기 수소제공막을 동일한 형상으로 동시에 패터닝하는 단계, 및 열처리를 통해 상기 수소제공막 내의 수소가 상기 금속산화물막으로 확산된 활성막이 형성되는 단계를 통해, 간소화된 공정으로 우수한 소자 특성 및 신뢰성을 갖는 박막 트랜지스터의 제조 방법이 제공될 수 있다.According to an embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preparing a substrate; forming a metal oxide film on the substrate; forming a hydrogen donor film containing hydrogen on the metal oxide film; A step of simultaneously patterning the hydrogen donor film in the same shape and a step of forming an active film in which hydrogen in the hydrogen donor film is diffused into the metal oxide film through heat treatment to form a thin film having excellent device characteristics and reliability A method of manufacturing a transistor can be provided.
먼저, 상기 활성막 및 상기 수소제공막은, 하나의 마스크를 사용하여, 동일한 형상으로 동시에 상기 패터닝되어 형성될 수 있다. 이에 따라, 상기 패터닝에 사용되는 마스크 수가 절감되어 공정 비용이 감소되고, 간소화된 공정으로 공정 시간이 최소화될 수 있다.First, the active layer and the hydrogen supplying layer may be formed by patterning simultaneously using the same mask. Accordingly, the number of masks used for the patterning can be reduced to reduce the process cost, and the process time can be minimized by the simplified process.
또한, 상기 열처리 공정에 의해, 상기 수소제공막 내의 수소가 상기 금속산화물막으로 확산되어, 상기 금속산화물막 내 상기 산소 결함의 적어도 일부가 제거될 수 있다. 이에 따라, 상기 금속산화물막의 전기전도도가 저하되어, 반도체 특성이 구현가능하고, 고신뢰성 특성을 갖는 상기 활성막이 형성될 수 있다.Further, by the heat treatment step, hydrogen in the hydrogen supplying film can be diffused into the metal oxide film, and at least a part of the oxygen defects in the metal oxide film can be removed. Accordingly, the electrical conductivity of the metal oxide film is lowered, the semiconductor characteristic can be realized, and the active film having high reliability characteristics can be formed.
뿐만 아니라, 상기 열처리 공정의 온도에 따라, 상기 활성막에 포함된 수소 농도가 조절될 수 있다. 따라서, 상기 열처리 공정의 온도를 조절함으로써, 상기 활성막의 전기적 특성을 용이하게 조절되어, 다양한 반도체 기반 소자 공정에 폭넓게 활용될 수 있다.In addition, the concentration of hydrogen contained in the active layer can be controlled according to the temperature of the heat treatment process. Accordingly, by adjusting the temperature of the heat treatment process, the electrical characteristics of the active layer can be easily controlled, and thus the present invention can be widely used in various semiconductor-based device processes.
또한, 본 발명의 실시 예에 따라 제조된 박막 트랜지스터는 bottom contact 구조로, 상기 소스 및 드레인 전극이 형성된 후, 상기 활성막 및 상기 수소제공막이 형성될 수 있다. 이에 따라, 상기 소스 및 드레인 전극의 형성을 위한 식각 공정에서 상기 활성막 표면 상에 가해지는 손상이 최소화되어, 안정성 및 신뢰성이 향상된 상기 박막 트랜지스터가 제공될 수 있다.In addition, the thin film transistor manufactured according to the embodiment of the present invention has a bottom contact structure, and after the source and drain electrodes are formed, the active layer and the hydrogen providing layer may be formed. Accordingly, the damage to the surface of the active layer in the etching process for forming the source and drain electrodes is minimized, and the thin film transistor having improved stability and reliability can be provided.
도 1은 본 발명의 실시 예들에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 bottom gate 구조의 박막 트랜지스터를 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 top gate 구조의 박막 트랜지스터를 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 박막 트랜지스터의 게이트 전압에 따른 드레인 전류값을 나타내는 그래프이다.
도 6은 본 발명의 실시 예에 대한 비교 예에 따른 박막 트랜지스터의 게이트 전압에 따른 드레인 전류값을 나타내는 그래프이다.
도 7은 본 발명의 실시 예에 따른 활성막 증착 공정의 산소 분압에 따른 박막 트랜지스터의 전기적 특성을 나타내는 그래프이다.
도 8은 본 발명의 실시 예에 따른 박막 트랜지스터의 PBS(Positive Bias Stress) 신뢰성 평가 결과를 나타내는 그래프이다.
도 9는 본 발명의 실시 예에 따른 박막 트랜지스터의 NBS(Negative Bias Stress) 신뢰성 평가 결과를 나타내는 그래프이다.1 is a flowchart illustrating a method of manufacturing a thin film transistor according to embodiments of the present invention.
2 is a view for explaining a method of manufacturing a thin film transistor according to an embodiment of the present invention.
FIG. 3 is a view illustrating a TFT having a bottom gate structure according to an embodiment of the present invention. Referring to FIG.
4 is a view illustrating a top gate structure of a TFT according to an embodiment of the present invention.
5 is a graph showing drain current values according to gate voltages of thin film transistors according to an embodiment of the present invention.
6 is a graph showing a drain current value according to gate voltage of a thin film transistor according to a comparative example of the embodiment of the present invention.
7 is a graph showing electrical characteristics of a thin film transistor according to an oxygen partial pressure in an active film deposition process according to an embodiment of the present invention.
8 is a graph showing the reliability evaluation result of the positive bias stress (PBS) of the thin film transistor according to the embodiment of the present invention.
9 is a graph showing the NBS (Negative Bias Stress) reliability evaluation result of the thin film transistor according to the embodiment of the present invention.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical spirit of the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. In this specification, when an element is referred to as being on another element, it may be directly formed on another element, or a third element may be interposed therebetween. Further, in the drawings, the thicknesses of the films and regions are exaggerated for an effective explanation of the technical content.
또한, 본 명세서의 다양한 실시 예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.Also, while the terms first, second, third, etc. in the various embodiments of the present disclosure are used to describe various components, these components should not be limited by these terms. These terms have only been used to distinguish one component from another. Thus, what is referred to as a first component in any one embodiment may be referred to as a second component in another embodiment. Each embodiment described and exemplified herein also includes its complementary embodiment. Also, in this specification, 'and / or' are used to include at least one of the front and rear components.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다.The singular forms "a", "an", and "the" include plural referents unless the context clearly dictates otherwise. It is also to be understood that the terms such as " comprises " or " having " are intended to specify the presence of stated features, integers, Should not be understood to exclude the presence or addition of one or more other elements, elements, or combinations thereof.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
도 1은 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 순서도이고, 도 2는 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 도면이다.FIG. 1 is a flow chart for explaining a method of manufacturing a thin film transistor according to an embodiment of the present invention, and FIG. 2 is a view for explaining a method of manufacturing a thin film transistor according to an embodiment of the present invention.
도 1 및 도 2를 참조하면, 기판(10)이 준비될 수 있다(S100). 상기 기판의 종류에 제한이 없을 수 있다. 예를 들어, 상기 기판은, 금속 기판, 유리 기판, 또는 플라스틱 기판일 수 있다.Referring to FIGS. 1 and 2, a
상기 기판(10) 상에 금속산화물막(metal oxide layer, 20)이 형성될 수 있다(S200). 일 실시 예에 따르면, 상기 금속산화물막(20)은, sputtering 증착 공정에 의해 상기 기판(10) 상에 형성될 수 있다. 예를 들어, 상기 금속산화물막(20)의 상기 sputtering 증착 공정의 공정 조건은, 3mTorr(공정 압력), 50W(DC power), 및 30 O2/(Ar+O2)(gas ratio)일 수 있다.A
일 실시 예에 따르면, 상기 금속산화물막(20)은, 인듐(In), 주석(Sn), 및 산소(O)를 포함할 수 있다. 예를 들어, 상기 금속산화물막(20)은, Indium-Tin-Zinc-Oxide(ITZO) 또는 Indume-Galium-Zinc-Oxide(IGZO)일 수 있다. 일 실시 예에 따르면, 상기 기판(10) 상에 형성된 ITZO를 포함하는 상기 슴속산화물막(20)의 두께는, 30nm일 수 있다.According to one embodiment, the
상기 금속산화물막(20) 상에 수소(H)를 포함하는 수소제공막(hydrogen provision layer, 30)이 형성될 수 있다(S300). 상기 수소제공막(30)은, 원자층 증착(Atomic Layer Deposition, ALD) 공정에 의해 형성될 수 있다. 구체적으로, 상기 수소제공막(30)은, 상기 기판(10) 상에 알루미늄(Al) 및 수소를 포함하는 전구체를 제공하는 단계, 및 상기 기판 상에 수소 및 산소를 포함하는 전구체를 제공하는 단계를 포함하는 상기 원자층 증착 공정에 의해 형성될 수 있다.A
일 실시 예에 따르면, 상기 알루미늄 및 수소를 포함하는 전구체인 트리메틸 알루미늄(trimethyl aluminium, TMA)이고, 상기 수소 및 산소를 포함하는 전구체는, 물(H2O)일 수 있다. 이에 따라, 상기 금속산화물막(20) 상에 수소 및 산화알루미늄(Al2O3)을 포함하는 상기 수소제공막(30)이 형성될 수 있다. 예를 들어, 상기 수소제공막(30)의 상기 원자층 증착 공정의 공정 조건은, 300mTorr(공정 압력), Ar(carrier gas), 및 TMA 0.2sec→Ar 25sec→H2O 0.1sec→Ar 25sec(공정 사이클), 100~250℃(공정 온도)일 수 있다. 또한, 일 실시 예에 따르면, 수소 및 산화알루미늄을 포함하는 상기 수소제공막(30)의 두께는, 20nm일 수 있다.According to one embodiment, the precursor containing aluminum and hydrogen is trimethyl aluminum (TMA), and the precursor containing hydrogen and oxygen may be water (H 2 O). Accordingly, the
일 실시 예에 따르면, 상기 원자층 증착 공정의 온도에 따라, 상기 수소제공막(30)에 포함된 수소 농도가 조절될 수 있다. 구체적으로, 상기 원자층 증착 공정의 온도가 증가함에 따라, 상기 수소제공막(30)에 포함된 수소 농도가 감소될 수 있다. 이에 따라, 상기 원자층 증착 공정의 온도를 조절하는 간단한 방법으로, 상기 금속산화물막(20)으로 도핑 원소인 수소를 제공하는 역할을 하는 상기 수소제공막(30) 내 수소 농도가 용이하게 조절될 수 있다.According to one embodiment, the concentration of hydrogen contained in the
상기 기판(10) 상의 상기 금속산화물막(20) 및 상기 수소제공막(30)은 동일한 형상으로 동시에 패터닝(patterning)될 수 있다(S400). 이와 같이, 하나의 마스크(mask)를 사용하여, 동시에 상기 금속산화물막(20) 및 상기 수소제공막(30)을 상기 패터닝하는 경우, 상기 패터닝에 사용되는 마스크 수가 절감되어 공정 비용이 감소될 수 있다. 또한, 간소화된 공정으로 공정 시간(공정 task time)이 최소화될 수 있다.The
열처리(thermal treatment)를 통해, 상기 수소제공막(30) 내의 수소가 상기 금속산화물막(20)으로 확산된 활성막(active layer, 25)이 형성될 수 있다(S500). 구체적으로, 상기 열처리 공정에 의해, 상기 수소제공막(30) 내의 수소가 상기 금속산화물막(20)으로 확산되어, 상기 금속산화물막(20) 내 산소 결함(oxygen defect)의 적어도 일부가 제거될 수 있다. 이에 따라, 상기 금속산화물막(20)의 상기 산소 결함이 페시베이션(passivation)되어, 반도체 특성이 구현가능하고, 고신뢰성 특성을 갖는 상기 활성막(25)이 형성될 수 있다.An
또한, 상기 활성막(25) 상의 상기 수소제공막(30)은, 외기의 H2O 및/또는 O2가 상기 활성막(25)에 흡착되어 열화되는 것을 방지하는 페이베이션막의 기능을 할 수 있다. 이에 따라, 안정성 및 막 특성이 우수한 상기 활성막(25)이 제공될 수 있다. 뿐만 아니라, 반도체 소자 공정에서 상기 활성막(25) 및 상기 수소제공막(30) 상에 소스 및 드레인 전극 형성되는 경우, 상기 소스 및 드레인 전극 형성을 위한 식각 공정 시 사용되는 식각 용액으로부터 상기 활성막(25)의 표면이 상기 수소제공막(30)으로 보호되므로, 상기 활성막(25) 표면 상에 발생하는 chemical damage를 최소화할 수 있다.The
다시 말해서, 상술된 바와 같이, 상기 열처리 공정을 통해, 상기 수소제공막(30)으로부터 상기 금속산화물막(20)으로 수소가 확산되어 상기 활성막(25)이 형성되는 경우, 우수한 반도체 소자적 특성, 신뢰성, 및 안정성을 갖는 상기 활성막(25)이 제조될 수 있다.In other words, as described above, when hydrogen is diffused from the
일 실시 예에 따르면, 상기 열처리 공정의 온도에 따라, 상기 활성막(25)에 포함된 수소 농도가 조절될 수 있다. 따라서, 상기 열처리 공정의 온도를 조절함으로써, 상기 활성막(25)의 전기적 특성을 용이하게 조절가능하므로, 다양한 반도체 기반 소자 공정에 폭넓게 활용될 수 있다.According to one embodiment, the concentration of hydrogen contained in the
일 실시 예에 따르면, 상기 열처리 공정은, 대기 중에서 200℃ 내지 400℃의 온도로 수행될 수 있다.According to one embodiment, the heat treatment process may be performed at a temperature of 200 ° C to 400 ° C in the air.
이하, 본 발명의 실시 예에 따른 박막 트랜지스터가 설명된다.Hereinafter, a thin film transistor according to an embodiment of the present invention will be described.
도 3은 본 발명의 실시 예에 따른 bottom gate 구조의 박막 트랜지스터를 설명하기 위한 도면이고, 도 4는 본 발명의 실시 예에 따른 top gate 구조의 박막 트랜지스터를 설명하기 위한 도면이다.FIG. 3 is a view for explaining a bottom gate structure transistor according to an embodiment of the present invention, and FIG. 4 is a view for explaining a top gate structure thin film transistor according to an embodiment of the present invention.
도 3 및 도 4에 도시된 본 발명의 실시 예에 따른 박막 트랜지스터를 설명함에 있어서, 앞서 도 1 및 도 2에 도시된 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법에 대한 설명에 중복되는 부분에 대해서는 도 1 및 도 2를 참조하기로 한다. In describing the thin film transistor according to the embodiment of the present invention shown in FIG. 3 and FIG. 4, a portion overlapping the description of the method of manufacturing the thin film transistor according to the embodiment of the present invention shown in FIG. 1 and FIG. 1 and 2 will be referred to.
도 3을 참조하면, 본 발명의 실시 예에 따른 bottom gate 구조의 박막 트랜지스터(100a)는, 게이트 전극(gate electrode, 3), 게이트 절연막(gate insulator, 4), 소스 및 드레인 전극(source & drain electrode, 5&7), 활성막(25), 및 수소제공막(30)을 포함할 수 있다.Referring to FIG. 3, the bottom gate structure
상기 게이트 전극(3)은, 금속으로 형성될 수 있다. 예를 들어, 상기 게이트 전극(3)은, 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 구리(Cu), 텅스텐(W), 및 이들의 합금으로 형성될 수 있다. 상기 게이트 전극(3)은 상기 금속을 이용한 단일막 또는 다중막으로 형성될 수 있다. 예를 들어, 상기 게이트 전극(3)은 몰리브덴(Mo), 알루미늄(Al), 및 몰리브덴(Mo)이 순차적으로 적층된 삼중막이거나, 티타늄(Ti)과 구리(Cu)가 순차적으로 적층된 이중막일 수 있다. 또는 티타늄(Ti)과 구리(Cu)의 합금으로 된 단일막일 수 있다. 또는, 상기 게이트 전극(3)은, 투명한 도전성 물질로 형성될 수 있다. 일 실시 예에 따르면, 상기 게이트 전극(3)은, 실리콘(Si)으로 형성될 수 있다.The
상기 게이트 절연막(4)은, 상기 게이트 전극(3) 상에 형성될 수 있다. 상기 게이트 절연막(6)은, 절연 물질로 형성될 수 있다. 예를 들어, 상기 게이트 절연막(4)은, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 금속 산화물과 같은 고유전 물질(예를 들어, 알루미늄 산화물, 또는 하프늄 산화물) 등을 포함할 수 있다. 일 실시 예에 따르면, 상기 게이트 절연막(4)은, SiOx를 포함할 수 있다.The
상기 소스 및 드레인 전극(5, 7)은, 상기 게이트 절연막(4) 상에 형성될 수 있다. 일 실시 예에 따르면, 상기 소스 및 드레인 전극(5, 7)은, Ti/Al 전극 또는 Mo 전극일 수 있다.The source and
상기 활성막(25)은, 상기 게이트 절연막(4)을 사이에 두고, 상기 게이트 전극(3)과 이격되어 형성될 수 있다. 상기 활성막(25)은, 수소가 확산된 금속산화물막을 포함할 수 있다. 상기 금속산화물막은 도 1 및 도 2를 참조하여 설명된 본 발명의 실시 예에 따른 활성막(25)과 동일할 수 있다. 이에 따라, 상기 활성막(25)에 포함된 수소는, 후술되는 상기 수소제공막(30)으로부터 확산되어 도입된 것일 수 있다. 도입된 수소에 의해, 상기 산소 결함이 페시베이션되어, 반도체 특성이 구현가능하고, 고신뢰성 특성을 갖는 상기 활성막(25)이 제공될 수 있다.The
상기 수소제공막(30)은, 상기 활성막(25) 상에 형성될 수 있다. 도 1 및 도 2를 참조하여 설명된 바와 같이, 상기 열처리 공정을 통해, 상기 수소제공막(30) 내의 수소가 상기 금속산화물막(20)으로 확산되어 상기 활성막(25)이 형성될 수 있다. 상기 수소제공막(30)은, 외기의 H2O 및/또는 O2가 상기 활성막(25)에 흡착되어 열화되는 것을 방지하는 페이베이션막의 기능을 할 수 있다. 이에 따라, 상기 활성막(25)의 안정성 및 막 특성이 향상될 수 있다. The
일 실시 예에 따르면, 상기 활성막(25) 내 수소의 농도는, 상기 수소제공막(30) 내 수소의 농도보다 높을 수 있다. 상술된 바와 같이, 상기 수소제공막(30) 내 수소가 상기 활성막(25) 내에 확산되어 도입되므로, 상기 활성막(25) 내 수소의 농도는, 상기 수소제공막(30) 내 수소의 농도보다 높을 수 있다.According to one embodiment, the concentration of hydrogen in the
또한, 일 실시 예에 따르면, 상기 활성막(25) 및 상기 수소제공막(30)의 측벽들은, 공면(co-planar)을 이룰 수 있다. 도 1 및 도 2를 참조하여 설명된 바와 같이, 상기 활성막(25) 및 상기 수소제공막(30)은, 하나의 마스크를 사용하여, 동일한 형상으로 동시에 상기 패터닝되어 형성될 수 있다. 따라서, 본 발명의 실시 예에 따르면, 상기 패터닝에 사용되는 마스크의 수가 절감되어, 공정 비용 및 공정 시간이 감소된 상기 박막 트랜지스터(100a)가 제공될 수 있다.Also, according to one embodiment, the
도 4를 참조하면, 본 발명의 실시 예에 따른 top gate 구조의 박막 트랜지스터(100b)는, 상기 기판(10) 상에 소스 및 드레인 전극(5, 7), 상기 활성막(25), 수소제공막(30), 게이트 절연막(4), 및 상기 게이트 전극(3)이 순차적으로 형성될 수 있다. Referring to FIG. 4, the top gate structure
도 3 및 도 4를 참조하면, 본 발명의 실시 예에 따른 박막 트랜지스터(100a, 100b)는, bottom contact 구조일 수 있다. 다시 말해서, 상기 소스 및 드레인 전극(5, 7)이 형성된 후, 상기 활성막(25) 및 상기 수소제공막(30)이 형성될 수 있다. 이에 따라, 상기 소스 및 드레인 전극(5, 7)의 형성을 위한 식각 공정에서 상기 활성막(25) 표면 상에 가해지는 손상이 최소화되어, 안정성 및 신뢰성이 향상된 상기 박막 트랜지스터(100a, 100b)가 제공될 수 있다.Referring to FIGS. 3 and 4, the
상술된 본 발명의 실시 예와 달리, 종래의 인듐(In) 및 아연(Zn) 기반의 산화물 반도체 소자를 제조하는 경우, 외기의 H2O 및 O2의 흡착으로 인한 소자의 열화 현상을 방지하기 위해 페시베이션층을 도입하여 전기적 특성 및 안정성을 확보하고 있다. 또한, 소스 및 드레인 전극 형성 시 발생하는 chemical damage를 감소시키기 위해 etch-stopper 구조를 이용한 보호층을 도입하고 있다.Unlike the embodiments of the present invention described above, when conventional indium (In) and zinc (Zn) based oxide semiconductor devices are manufactured, deterioration of the device due to adsorption of H 2 O and O 2 in the outside air is prevented We have introduced a haze passivation layer to ensure electrical characteristics and stability. In addition, a protective layer using an etch-stopper structure is introduced to reduce chemical damage caused by the formation of the source and drain electrodes.
하지만, 상술된 바와 같이, active layer를 보호하기 위해, 별도의 보호층을 사용하는 경우, 마스크 수 증가 및 공정의 추가 등으로, 공정 비용 및 공정 시간이 증가하는 단점이 있다. 또한, 상술된 보호층은 주로 PECVD(Plasma-enhanced chemical vapor deposition) 증착법에 의해 형성되므로, 플라즈마에 의한 active layer damage가 발생하여 반도체 소자 특성이 저하되는 문제점이 있다.However, as described above, when a separate protective layer is used to protect the active layer, there is a disadvantage that the process cost and the process time are increased due to an increase in the number of masks and addition of processes. In addition, since the above-described protective layer is formed mainly by PECVD (Plasma-enhanced chemical vapor deposition), an active layer damage is generated by a plasma, which deteriorates characteristics of a semiconductor device.
하지만, 본 발명의 실시 예에 따르면, 기판(10)을 준비하는 단계, 상기 기판(10) 상에 금속산화물막(20)을 형성하는 단계, 상기 금속산화물막(20) 상에 수소를 포함하는 수소제공막(30)을 형성하는 단계, 상기 기판(10) 상의 상기 금속산화물막(20) 및 상기 수소제공막(30)을 동일한 형상으로 동시에 패터닝하는 단계, 및 열처리를 통해 상기 수소제공막(30) 내의 수소가 상기 금속산화물막(20)으로 확산된 활성막(25)이 형성되는 단계를 통해, 간소화된 공정으로 우수한 소자 특성 및 신뢰성을 갖는 박막 트랜지스터(100a, 100b)의 제조 방법이 제공될 수 있다.However, according to an embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of preparing a
먼저, 상기 활성막(25) 및 상기 수소제공막(30)은, 하나의 마스크를 사용하여, 동일한 형상으로 동시에 상기 패터닝되어 형성될 수 있다. 이에 따라, 상기 패터닝에 사용되는 마스크 수가 절감되어 공정 비용이 감소되고, 간소화된 공정으로 공정 시간이 최소화될 수 있다.First, the
또한, 상기 열처리 공정에 의해, 상기 수소제공막(30) 내의 수소가 상기 금속산화물막(20)으로 확산되어, 상기 금속산화물막(20) 내 상기 산소 결함의 적어도 일부가 제거될 수 있다. 이에 따라, 상기 금속산화물막(20)의 전기전도도가 저하되어, 반도체 특성이 구현가능하고, 고신뢰성 특성을 갖는 상기 활성막(25)이 형성될 수 있다.Also, by the heat treatment process, hydrogen in the
뿐만 아니라, 상기 열처리 공정의 온도에 따라, 상기 활성막(25)에 포함된 수소 농도가 조절될 수 있다. 따라서, 상기 열처리 공정의 온도를 조절함으로써, 상기 활성막(25)의 전기적 특성을 용이하게 조절되어, 다양한 반도체 기반 소자 공정에 폭넓게 활용될 수 있다.In addition, depending on the temperature of the heat treatment process, the concentration of hydrogen contained in the
또한, 본 발명의 실시 예에 따라 제조된 박막 트랜지스터(100a, 100b)는 bottom contact 구조로, 상기 소스 및 드레인 전극(5, 7)이 형성된 후, 상기 활성막(25) 및 상기 수소제공막(30)이 형성될 수 있다. 이에 따라, 상기 소스 및 드레인 전극(5, 7)의 형성을 위한 식각 공정에서 상기 활성막(25) 표면 상에 가해지는 손상이 최소화되어, 안정성 및 신뢰성이 향상된 상기 박막 트랜지스터(100a, 100b)가 제공될 수 있다.The
이하, 본 발명의 실시 예에 따른 박막 트랜지스터의 특성 평가가 설명된다.Hereinafter, the evaluation of characteristics of the thin film transistor according to the embodiment of the present invention will be described.
실시 예에 따른 박막 트랜지스터의 제조 방법A method of manufacturing a thin film transistor according to an embodiment
실리콘(Si)을 포함하는 게이트 전극 상에 실리콘 산화물(SiO2)을 포함하는 게이트 절연막을 형성한 후, 몰리브덴(Mo)을 포함하고, 200nm 두께를 갖는 소스 및 드레인 전극을 형성하였다. 3mTorr(공정 압력), 50W(DC power), 및 30 O2/(Ar+O2)(gas ratio) 공정 조건의 sputtering 증착 공정을 이용하여, 상기 소스 및 드레인 전극 상에 30nm두께의 Indium-Tin-Zinc-Oxide(ITZO)을 포함하는 금속산화물막을 형성하였다. 300mTorr(공정 압력), Ar(carrier gas), 및 TMA 0.2sec→Ar 25sec→H2O 0.1sec→Ar 25sec(공정 사이클), 100~250℃(공정 온도) 공정 조건의 원자층 증착 공정을 이용하여, 상기 금속산화물막 상에 20nm 두께의 산화알루미늄(Al2O3)을 포함하는 수소제공막을 형성하였다. 대기 중에서 200℃ 내지 400℃의 온도로 열처리 공정을 수행함으로써, 상기 수소제공막 내의 수소를 상기 금속산화물막으로 확산시켜, 본 발명의 실시 예에 따른 활성막을 포함한 박막 트랜지스터를 제조하였다.A gate insulating film containing silicon oxide (SiO 2 ) was formed on a gate electrode including silicon (Si), and source and drain electrodes including molybdenum (Mo) were formed to have a thickness of 200 nm. A sputtering deposition process of 3 mTorr (process pressure), 50 W (DC power), and 30 O 2 / (Ar + O 2 ) (gas ratio) process conditions was used to deposit a 30 nm thick Indium-Tin -Zinc-Oxide (ITZO). Using an atomic layer deposition process of 300 mTorr (process pressure), Ar (carrier gas) and TMA process conditions of 0.2 sec →
비교 예에 따른 박막 트랜지스터의 제조 방법A method of manufacturing a thin film transistor according to a comparative example
실시 예에 따른 박막 트랜지스터의 제조 방법과 동일한 방법으로 박막 트랜지스터를 제조하되, 상기 활성막 상에 상기 수소제공막을 형성하는 단계를 생략하여 비교 예에 따른 박막 트랜지스터를 제조하였다. A thin film transistor was manufactured in the same manner as the method of manufacturing the thin film transistor according to the embodiment, and the thin film transistor according to the comparative example was manufactured by omitting the step of forming the hydrogen supplying film on the active film.
도 5는 본 발명의 실시 예에 따른 박막 트랜지스터의 게이트 전압에 따른 드레인 전류값을 나타내는 그래프이다.5 is a graph showing drain current values according to gate voltages of thin film transistors according to an embodiment of the present invention.
실시 예에 따른 박막 트랜지스터의 제조 방법에 따라 제조된 박막 트랜지스터에 대하여 게이트 전압에 따른 드레인 전류값을 측정하여 비교 분석하였다. 또한, 본 발명의 실시 예에 따른 박막 트랜지스터의 문턱전압(Vth), 포화 이동도(saturation mobility, μeff), 부임계 스윙(sub threshold swing, SS), 및 hysteresis(V) 측정값은 아래 [표 1]에 나타내었다.For the thin film transistor fabricated according to the manufacturing method of the thin film transistor according to the embodiment, the drain current value according to the gate voltage was measured and compared and analyzed. The threshold voltage (V th ), saturation mobility (μ eff ), sub threshold swing (SS), and hysteresis (V) measurements of the thin film transistor according to the embodiment of the present invention [Table 1].
도 5를 참조하면, 본 발명의 실시 예에 따라, 상기 열처리 공정을 통해 상기 수소제공막 내의 수소가 상기 금속산화물막으로 확산되어 상기 활성층이 형성되는 경우, 상기 활성층 내 산소와 관련된 결함이 최소화되어, 상기 활성층 내 캐리어 농도가 감소될 수 있다. 이에 따라, 상기 금속산화물막 대비 전기전도도가 저하되어 반도체적 특성을 갖는 박막 트랜지스터가 제조되는 것을 알 수 있었다.Referring to FIG. 5, when hydrogen is diffused into the metal oxide layer through the heat treatment process to form the active layer according to an embodiment of the present invention, defects related to oxygen in the active layer are minimized , The carrier concentration in the active layer can be reduced. As a result, it was found that the electrical conductivity of the metal oxide film was lowered to produce a thin film transistor having semiconductor characteristics.
도 6은 본 발명의 실시 예에 대한 비교 예에 따른 박막 트랜지스터의 게이트 전압에 따른 드레인 전류값을 나타내는 그래프이다.6 is a graph showing a drain current value according to gate voltage of a thin film transistor according to a comparative example of the embodiment of the present invention.
비교 예에 따른 박막 트랜지스터의 제조 방법에 따라, 상기 활성막 상에 상기 수소제공막을 형성하는 단계를 생략하여 제조된 박막 트랜지스터에 대하여 게이트 전압에 따른 드레인 전류값을 측정하여 비교 분석하였다. 또한, 본 발명의 실시 예에 대한 비교 예에 따른 박막 트랜지스터의 문턱전압(Vth), 포화 이동도(saturation mobility, μeff), 부임계 스윙(sub threshold swing, SS), 및 hysteresis(V) 측정값은 상기 [표 1]에 나타내었다.According to the comparative example, the drain current value according to the gate voltage was measured and compared for the thin film transistor manufactured by omitting the step of forming the hydrogen supplying layer on the active layer. The threshold voltage (V th ), saturation mobility (μ eff ), sub threshold swing (SS), and hysteresis (V) of the thin film transistor according to the comparative example of the present invention, The measured values are shown in Table 1 above.
도 6을 참조하면, 상기 활성층 상에 상기 수소제공막을 형성하지 않은 경우에는, 실시 예에 따른 박막 트랜지스터 대비 불안정한 반도체적 특성을 나타내는 것을 확인하였다.Referring to FIG. 6, it is confirmed that the hydrogen-donating film is not formed on the active layer, which indicates unstable semiconductor characteristics compared to the thin film transistor according to the embodiment.
또한, [표 1]을 참조하면, 실시 예에 따른 박막 트랜지스터의 부임계 스윙값(SS)은, 0.25V/decade이고, 실시 예에 대한 비교 예에 따른 박막 트랜지스터의 부임계스윙값(SS)은 0.57V/decade인 것을 확인하였다. 이에 따라, 본 발명의 실시 예에 따라, 상기 활성층 상에 상기 수소제공막을 형성하여, 상기 활성층 내에 수소를 확산시키는 경우, 상기 활성층 내의 산소 관련 결함이 감소되어, 우수한 신뢰성을 갖는 박막 트랜지스터가 제조되는 것을 알 수 있었다.In addition, referring to Table 1, the sub-threshold swing value SS of the thin film transistor according to the embodiment is 0.25 V / decade, and the sub-threshold swing value SS of the thin film transistor according to the comparative example of the embodiment, Was found to be 0.57 V / decade. Accordingly, when hydrogen is diffused in the active layer by forming the hydrogen donor film on the active layer according to the embodiment of the present invention, oxygen-related defects in the active layer are reduced, and a thin film transistor having excellent reliability is manufactured .
도 7은 본 발명의 실시 예에 따른 활성막 증착 공정의 산소 분압에 따른 박막 트랜지스터의 전기적 특성을 나타내는 그래프이다. 구체적으로, 도 7의 (a)는 활성막 증착 공정의 산소 분압이 10%인 경우, 박막 트랜지스터의 전기적 특성을 나타내는 그래프이고, 도 7의 (b)는 활성막 증착 공정의 산소 분압이 20%인 경우, 박막 트랜지스터의 전기적 특성을 나타내는 그래프이고, 도 7의 (c)는 활성막 증착 공정의 산소 분압이 30%인 경우, 박막 트랜지스터의 전기적 특성을 나타내는 그래프이다.7 is a graph showing electrical characteristics of a thin film transistor according to an oxygen partial pressure in an active film deposition process according to an embodiment of the present invention. 7 (a) is a graph showing the electrical characteristics of the thin film transistor when the oxygen partial pressure in the active film deposition process is 10%, and FIG. 7 (b) FIG. 7C is a graph showing the electrical characteristics of the thin film transistor when the oxygen partial pressure in the active film deposition process is 30%. FIG. 7C is a graph showing the electrical characteristics of the thin film transistor.
실시 예에 따른 박막 트랜지스터의 제조 방법에 따라, 박막 트래지스터를 제조하되, 상기 금속산화물막 증착 공정의 산소 분압을 달리하여(10%, 20%, 및 30%) 박막 트랜지스터를 제조하여 게이트 전압에 따른 드레인 전류값을 측정하였다. 또한, 산소 분압을 달리하여 제조된 활성막을 포함한 박막 트랜지스터의 문턱전압(Vth), 포화 이동도(saturation mobility, μeff), 부임계 스윙(sub threshold swing, SS), 및 hysteresis(V) 측정값은 아래 [표 2]에 나타내었다.Thin film transistors were fabricated according to the manufacturing method of the thin film transistor according to the embodiment, and thin film transistors were manufactured by varying oxygen partial pressure (10%, 20%, and 30%) in the metal oxide film deposition process, The drain current value was measured. The threshold voltage (V th ), the saturation mobility (μ eff ), the sub threshold swing (SS), and the hysteresis (V) of the thin film transistor including the active layer, The values are shown in Table 2 below.
도 7의 (a), (b), 및 (c)와 [표 2]를 참조하면, 상기 활성막 증착 공정의 산소 분압에 상관없이 실시 예에 따른 박막 트랜지스터들은 향상된 반도체적 특성을 갖는 것을 확인하였다.Referring to FIGS. 7 (a), 7 (b), and 7 (c) and Table 2, it can be seen that the thin film transistors according to the embodiments have improved semiconductor properties regardless of the oxygen partial pressure in the active film deposition process Respectively.
도 8은 본 발명의 실시 예에 따른 박막 트랜지스터의 PBS(Positive Bias Stress) 신뢰성 평가 결과를 나타내는 그래프이다.8 is a graph showing the reliability evaluation result of the positive bias stress (PBS) of the thin film transistor according to the embodiment of the present invention.
실시 예에 따른 박막 트랜지스터의 제조 방법에 따라 제조된 박막 트랜지스터에 게이트 전압 20V 및 드레인 전압 0V를 조건으로, 3600sec 동안 PBS를 적용하여 실시 예에 따른 박막 트랜지스터의 반도체 소자 특성을 살펴보았다. 또한, PBS가 적용된 실시 예에 따른 박막 트랜지스터의 문턱전압(Vth), 포화 이동도(saturation mobility, μeff), 및 부임계 스윙(sub threshold swing, SS)의 변화값은 아래 [표 3]에 나타내었다.The characteristics of the semiconductor device of the thin film transistor according to the embodiments were examined by applying PBS to the thin film transistor manufactured according to the manufacturing method of the embodiment according to the gate voltage of 20V and the drain voltage of 0V for 3600sec. The variation values of the threshold voltage (V th ), the saturation mobility (μ eff ), and the sub threshold swing (SS) of the thin film transistor according to the embodiment to which the PBS is applied are shown in Table 3 below. Respectively.
도 8 및 [표 3]을 참조하면, 본 발명의 실시 예에 따른 박막 트랜지스터의 신뢰성 특성을 확인하기 위해, 상기 박막 트랜지스터에 0 내지 3600sec 동안 PBS를 적용한 경우, 반도체 소자 특성이 안정적으로 나타나는 것을 확인하였다.Referring to FIG. 8 and Table 3, in order to confirm the reliability characteristics of the thin film transistor according to the embodiment of the present invention, when the thin film transistor is applied with PBS for 0 to 3600 sec, it is confirmed that the semiconductor device characteristics are stable Respectively.
도 9는 본 발명의 실시 예에 따른 박막 트랜지스터의 NBS(Negative Bias Stress) 신뢰성 평가 결과를 나타내는 그래프이다.9 is a graph showing the NBS (Negative Bias Stress) reliability evaluation result of the thin film transistor according to the embodiment of the present invention.
실시 예에 따른 박막 트랜지스터의 제조 방법에 따라 제조된 박막 트랜지스터에 게이트 전압 -20V 및 드레인 전압 0V를 조건으로, 3600sec 동안 NBS를 적용하여 실시 예에 따른 박막 트랜지스터의 반도체 소자 특성을 살펴보았다. 또한, NBS가 적용된 실시 예에 따른 박막 트랜지스터의 문턱전압(Vth), 포화 이동도(saturation mobility, μsat), 및 부임계 스윙(sub threshold swing, SS)의 변화값은 상기 [표 3]에 나타내었다.The NBS was applied to the thin film transistor manufactured according to the embodiment of the present invention for 3600 seconds under the conditions of a gate voltage of -20 V and a drain voltage of 0 V. The characteristics of the thin film transistor of the embodiment were examined. The change values of the threshold voltage (V th ), the saturation mobility (μ sat), and the sub threshold swing (SS) of the thin film transistor according to the embodiment to which the NBS is applied are shown in Table 3 Respectively.
도 9 및 [표 3]을 참조하면, 본 발명의 실시 예에 따른 박막 트랜지스터의 신뢰성 특성을 확인하기 위해, 상기 박막 트랜지스터에 0 내지 3600sec 동안 NBS를 적용한 경우, 반도체 소자 특성이 안정적으로 나타나는 것을 확인하였다.Referring to FIG. 9 and Table 3, in order to confirm the reliability characteristics of the thin film transistor according to the embodiment of the present invention, when NBS is applied to the thin film transistor for 0 to 3600 sec, it is confirmed that the semiconductor device characteristics are stable Respectively.
도 8 및 도 9의 결과로부터, 본 발명의 실시 예에 따른 박막 트랜지스터에 PBS 또는 NBS를 적용하는 경우, 가해지는 스트레스의 종류에 상관 없이 우수한 신뢰성을 갖는 것을 확인하였다. From the results of FIGS. 8 and 9, it was confirmed that when PBS or NBS is applied to the thin film transistor according to the embodiment of the present invention, it has excellent reliability regardless of the type of stress applied.
이와 같이, 상기 열처리 공정을 통해, 상기 수소제공막으로부터 상기 금속산화물막 내로 수소를 확산시켜 상기 활성막을 제조하는 경우, 상기 활성막 내 상기 산소 결합이 감소되어 우수한 반도체적 특성을 갖는 박막 트랜지스터가 제조되는 것을 확인하였다. 또한, 상기 활성막 상의 상기 수소제공막이 상기 활성막을 보호하여 우수한 안정성 및 신뢰성을 갖는 박막 트랜지서터가 제조되는 것을 알 수 있었다.As described above, when the active layer is formed by diffusing hydrogen from the hydrogen supplying layer into the metal oxide layer through the heat treatment process, the oxygen bond in the active layer is reduced, so that a thin film transistor having excellent semiconductor characteristics . It has also been found that the hydrogen-donor film on the active film protects the active film to produce a thin film transistor having excellent stability and reliability.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the scope of the present invention is not limited to the disclosed exemplary embodiments. It will also be appreciated that many modifications and variations will be apparent to those skilled in the art without departing from the scope of the present invention.
3: 게이트 전극
4: 게이트 절연막
5: 소스 전극
7: 드레인 전극
10: 기판
20: 금속산화물막
25: 활성막
30: 수소제공막
100a, 100b: 박막 트랜지스터3: gate electrode
4: Gate insulating film
5: source electrode
7: drain electrode
10: substrate
20: metal oxide film
25: active membrane
30: hydrogen supplying membrane
100a and 100b: thin film transistors
Claims (10)
상기 기판 상에 금속산화물막(metal oxide layer)을 형성하는 단계;
상기 금속산화물막 상에 수소(H)를 포함하는 수소제공막(hydrogen provision layer)을 형성하는 단계;
상기 기판 상의 상기 금속산화물막 및 상기 수소제공막을 동일한 형상으로 동시에 패터닝(patterning)하는 단계; 및
열처리(thermal treatment)를 통해, 상기 수소제공막 내의 수소가 상기 금속산화물막으로 확산된 활성층(active layer)이 형성되는 단계를 포함하는 박막 트랜지스터의 제조 방법.
Preparing a substrate;
Forming a metal oxide layer on the substrate;
Forming a hydrogen provision layer containing hydrogen (H) on the metal oxide layer;
Simultaneously patterning the metal oxide film and the hydrogen donor film on the substrate in the same shape; And
And forming an active layer in which hydrogen in the hydrogen supply layer is diffused into the metal oxide layer through thermal treatment.
상기 활성막 내 산소 결함(oxygen defect)이 상기 금속산화물막 내 산소 결함보다 적은 것을 포함하는 박막 트랜지스터의 제조 방법.
The method according to claim 1,
Wherein an oxygen defect in the active layer is less than an oxygen defect in the metal oxide layer.
상기 수소제공막은, 상기 기판 상에 알루미늄 및 수소를 포함하는 전구체를 제공하는 단계, 및 상기 기판 상에 수소 및 산소를 포함하는 전구체를 제공하는 단계를 포함하는 원자층 증착(Atomic layer deposition)공정에 의해 형성되는 것을 포함하는 박막 트랜지스터의 제조 방법.
The method according to claim 1,
Wherein the hydrogen donor film comprises an atomic layer deposition process comprising providing a precursor comprising aluminum and hydrogen on the substrate and providing a precursor comprising hydrogen and oxygen on the substrate And forming a gate electrode on the gate insulating film.
상기 알루미늄 및 수소를 포함하는 전구체는 트리메틸 알루미늄(trimethyl aluminium, TMA)이고,
상기 수소 및 산소를 포함하는 전구체는 물(H2O)인 것을 포함하는 박막 트랜지스터의 제조방법.
The method of claim 3,
The precursor containing aluminum and hydrogen is trimethyl aluminum (TMA)
Wherein the precursor containing hydrogen and oxygen is water (H 2 O).
상기 원자층 증착 공정의 온도에 따라, 상기 수소제공막에 포함된 수소 농도가 조절되는 것을 포함하는 박막 트랜지스터의 제조 방법.
The method of claim 3,
Wherein the concentration of hydrogen contained in the hydrogen supplying layer is controlled according to a temperature of the atomic layer deposition process.
상기 원자층 증착 공정의 온도의 증가함에 따라, 상기 수소제공막에 포함된 수소 농도가 감소되는 것을 포함하는 박막 트랜지스터의 제조 방법.
6. The method of claim 5,
Wherein the concentration of hydrogen contained in the hydrogen supply layer is reduced as the temperature of the atomic layer deposition process is increased.
상기 금속산화물막은 인듐(In), 주석(Sn), 및 산소(O)를 포함하고, 아연(Zn) 또는 갈륨(Ga)을 더 포함하는 박막 트랜지스터의 제조 방법.
The method according to claim 1,
Wherein the metal oxide film includes indium (In), tin (Sn), and oxygen (O), and further comprises zinc (Zn) or gallium (Ga).
상기 열처리 공정의 온도에 따라, 상기 활성막에 포함된 수소 농도가 조절되는 박막 트랜지스터의 제조 방법.
The method according to claim 1,
Wherein the concentration of hydrogen contained in the active film is controlled according to a temperature of the heat treatment process.
상기 게이트 전극 상의 게이트 절연막(gate insulator);
상기 게이트 절연막 상의 소스(source) 및 드레인(drain) 전극; 및
상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 이격되고, 수소가 확산된 금속산화물막을 포함하는 활성막(active layer); 및
상기 활성막 상의 수소제공막을 포함하되,
상기 활성막 내 수소의 농도는 상기 수소제공막 내 수소의 농도보다 높은 것을 포함하는 박막 트랜지스터.
A gate electrode;
A gate insulator on the gate electrode;
Source and drain electrodes on the gate insulating film; And
An active layer spaced apart from the gate electrode with the gate insulating film therebetween, the active layer including a hydrogen-diffused metal oxide film; And
A hydrogen donor film on said active film,
Wherein a concentration of hydrogen in the active film is higher than a concentration of hydrogen in the hydrogen supplying film.
상기 활성막 및 상기 수소제공막의 측벽들은 공면(co-planar)을 이루는 것을 포함하는 박막 트랜지스터.
10. The method of claim 9,
Wherein the active layer and the sidewalls of the hydrogen-providing layer are co-planar.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170059265A KR20180125100A (en) | 2017-05-12 | 2017-05-12 | Method for manufacturing thin film transister, thin film transister using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170059265A KR20180125100A (en) | 2017-05-12 | 2017-05-12 | Method for manufacturing thin film transister, thin film transister using same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180125100A true KR20180125100A (en) | 2018-11-22 |
Family
ID=64557851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170059265A KR20180125100A (en) | 2017-05-12 | 2017-05-12 | Method for manufacturing thin film transister, thin film transister using same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20180125100A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210134536A (en) * | 2019-03-27 | 2021-11-10 | 고려대학교 세종산학협력단 | Thin film transistor and manufacturing method thereof |
| WO2022025439A1 (en) * | 2020-07-27 | 2022-02-03 | 한양대학교 산학협력단 | Thin-film transistor having metal oxide semiconductor layers of heterojunction structure, display device comprising same, and manufacturing method therefor |
-
2017
- 2017-05-12 KR KR1020170059265A patent/KR20180125100A/en unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210134536A (en) * | 2019-03-27 | 2021-11-10 | 고려대학교 세종산학협력단 | Thin film transistor and manufacturing method thereof |
| WO2022025439A1 (en) * | 2020-07-27 | 2022-02-03 | 한양대학교 산학협력단 | Thin-film transistor having metal oxide semiconductor layers of heterojunction structure, display device comprising same, and manufacturing method therefor |
| KR20220013710A (en) * | 2020-07-27 | 2022-02-04 | 한양대학교 산학협력단 | Thin Film Transistor with Heterojunction Metal Oxide Semiconductor Layer, Display Device Comprising Same and Method for Manufacturing Same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI394282B (en) | Thin film transistors using multiple active channel layers | |
| KR101681483B1 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| KR101345377B1 (en) | Method of maufacturing amorphous ZnO based Thin Film Transistor | |
| EP2506308B1 (en) | Method for manufacturing amorphous oxide thin film transistor | |
| US9087907B2 (en) | Thin film transistor and method of manufacturing the same | |
| US20150357480A1 (en) | Stable metal-oxide thin film transistor and method of making | |
| US10283593B2 (en) | Thin film transistor and method for manufacturing the same | |
| KR20100027377A (en) | Thin film transistor array substrate and method of fabricating the same | |
| US20080173870A1 (en) | Thin film transistor substrate and method of producing the same | |
| WO2017018271A1 (en) | Semiconductor device and method for manufacturing same | |
| KR101603246B1 (en) | Thin film transistor | |
| TW201813003A (en) | Thin film transistor | |
| TWI567828B (en) | Method for manufacturing gate insulating layer | |
| JP5636304B2 (en) | Thin film transistor circuit board and manufacturing method thereof | |
| JP7080842B2 (en) | Thin film transistor | |
| KR20090066245A (en) | Transparent conductive film and method for preparing the same | |
| KR20120084940A (en) | Thin film transistor and manufacturing method thereof | |
| KR20180125100A (en) | Method for manufacturing thin film transister, thin film transister using same | |
| KR101748787B1 (en) | Thin film transistor and Method of manufacturing the same | |
| JP3440291B2 (en) | Microcrystalline silicon thin film transistor | |
| KR20110080118A (en) | Thin film transistor having etch stop multi-layers and method of manufacturing the same | |
| TWI834014B (en) | Oxide semiconductor films, thin film transistors and sputtering targets | |
| KR20150037795A (en) | Thin film transistor array substrate and method of manufacturing the same | |
| TW202043511A (en) | Oxide semiconductor thin film, thin film transistor and sputtering target having a relatively low manufacturing cost and high carrier mobility and light stress resistance upon forming a thin film transistor | |
| KR20150092460A (en) | Thin film transistor and manufacturing method thereof |