KR20180124224A - 아연 산화물층을 구비하는 발광 다이오드 - Google Patents

아연 산화물층을 구비하는 발광 다이오드 Download PDF

Info

Publication number
KR20180124224A
KR20180124224A KR1020170058394A KR20170058394A KR20180124224A KR 20180124224 A KR20180124224 A KR 20180124224A KR 1020170058394 A KR1020170058394 A KR 1020170058394A KR 20170058394 A KR20170058394 A KR 20170058394A KR 20180124224 A KR20180124224 A KR 20180124224A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
emitting cells
semiconductor layer
type semiconductor
Prior art date
Application number
KR1020170058394A
Other languages
English (en)
Inventor
이섬근
이진웅
양명학
신찬섭
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020170058394A priority Critical patent/KR20180124224A/ko
Priority to PCT/KR2018/004050 priority patent/WO2018208015A1/ko
Publication of KR20180124224A publication Critical patent/KR20180124224A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시예들에 따른 발광 다이오드는, 기판 상부에 배치되고, 각각 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 복수의 발광셀들, 발광셀들의 제2 도전형 반도체층들 상에 각각 배치된 ZnO 투명 전극들; 발광셀들의 제1 도전형 반도체층들에 각각 전기적으로 접촉하는 제1 접촉 전극들; ZnO 투명 전극들에 각각 전기적으로 접촉하는 제2 접촉 전극들; 제1 접촉 전극들 중 일부에 전기적으로 연결된 제1 패드 전극; 및 제2 접촉 전극들 중 일부에 전기적으로 연결된 제2 패드 전극을 포함하고, 발광셀들 각각은 제2 도전형 반도체층 및 활성층을 관통하여 제1 도전형 반도체층을 노출시키는 적어도 하나의 관통홀을 가지며, 활성층들은 서로 동일한 광 생성 영역을 가진다.

Description

아연 산화물층을 구비하는 발광 다이오드{LIGHT EMITTING DIODE WITH ZINC OXIDE LAYER}
본 발명은 아연 산화물(ZnO)층을 구비하는 발광 다이오드에 관한 것이다.
Ⅲ족-질화물(Ⅲ-N) 계열 레이저 또는 발광 다이오드는 조명, 디스플레이 및 데이터 저장 분야를 크게 변화시켰으며, 그 적용 분야를 계속해서 넓혀 가고 있다.
Ⅲ-N 기반 LED 소자에 있어서, p-형 층의 전형적으로 낮은 전기 전도성은 발광 다이오드 내에서 전류 집중을 초래하여 낮은 광 효율의 원인이 된다. 높은 광 효율을 달성하기 위해, 발광 다이오드에서 생성되는 광에 고도로 투명하고 p-GaN층에 낮은 오믹 접촉이 형성되며, 면저항이 낮은 전류 분산층을 도입하는 것이다.
인디움-주석 산화물(ITO)은, 상대적으로 높은 전기 전도성 및 낮은 광학적 흡수에 기인하여, 다양한 LED 제조 업자들에 의해 현재 LED 전류 분산층으로 선택된 재료이다. 그러나 증착 방법, 증착 표면 성질, 열처리(annealing) 조건, 막 내 인디움과 주석의 원소비와 같은 다양한 요인들에 의존하여 ITO 막의 보고된 성질에는 상당한 편차가 있다. 특히, ITO는 막 내에 많은 양의 결함을 포함하므로, 두께를 증가시키는데 한계가 있으며, 따라서, 높은 전기 전도성을 이용한 전류 분산 성능 개선에 한계가 있다.
ITO의 이러한 한계를 극복하기 위해, 상대적으로 얇은 두께의 ITO 막을 채택하면서 추가로 전극 패드들에서 연장되는 연장 전극을 도입하는 기술이 사용되고 있다. 그러나 이 경우, ITO의 면저항 증가로 전극 패드들 및 연장 전극 하부에 전류가 집중되고, 이에 따라, 전극 패드들 및 연장 전극 근처에서 ITO 막 하부에 전류 블록층을 추가로 도입하여 왔다. 그러나 전류 블록층의 도입은 발광 다이오드 제조 공정을 복잡하게 만들며 또한, ITO 막과 p-GaN층의 접촉 면적을 감소시켜 발광 다이오드의 순방향 전압을 증가시킨다. 나아가, n 전극 패드를 p-GaN층 상부에 형성할 경우, n 전극 패드와 ITO 막을 절연하기 위해 추가의 절연층이 형성되거나 또는 ITO 막을 제거하여 전류 블록층을 노출시킬 필요가 있다. 추가 절연층 형성은 발광 다이오드 제조 공정을 더 복잡하게 만들며, ITO 막 제거는 ITO 막과 p-GaN층의 접촉 면적을 더욱 감소시킨다.
한편, 단일의 발광 다이오드는 일반적으로 활성층의 밴드갭에 상응하는 낮은 전압하에서 동작한다. 이러한 저전압 동작 특성을 해결하기 위해, 복수의 발광셀들을 직렬 연결하는 구조가 개발되었다. 나아가, 고전류 하에서 동작하기 위해 복수의 발광셀들이 병렬로 연결될 수 있으며, 발광셀들을 병렬로 연결하면 전류를 분산시키는데 도움이 된다.
그러나 종래 복수의 발광셀들을 채택한 발광 다이오드는 ITO 막의 한계에 기인하여 발광 면적이 서로 다르고, 또한, 발광셀들 상에 형성되는 투명 전극의 형상이나 연장 전극들의 형상이 서로 달라 각 발광셀에 유입되는 전류에 차이가 발생되며, 이에 따라 특정 발광셀에 전류가 집중된다.
본 발명이 해결하고자 하는 과제는, 고전류 및 고전압하에서 동작 가능하며, 복수의 발광셀들에 균일하게 전류를 분산시킬 수 있는 발광 다이오드를 제공하는 것이다.
본 발명의 실시예들에 따른 발광 다이오드는, 기판; 상기 기판 상부에 배치되고, 각각 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 복수의 발광셀들; 상기 발광셀들의 제2 도전형 반도체층들 상에 각각 배치된 ZnO 투명 전극들; 상기 발광셀들의 제1 도전형 반도체층들에 각각 전기적으로 접촉하는 제1 접촉 전극들; 상기 ZnO 투명 전극들에 각각 전기적으로 접촉하는 제2 접촉 전극들; 상기 제1 접촉 전극들 중 일부에 전기적으로 연결된 제1 패드 전극; 및 상기 제2 접촉 전극들 중 일부에 전기적으로 연결된 제2 패드 전극을 포함하고, 상기 발광셀들 각각은 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 적어도 하나의 관통홀을 가지며, 상기 활성층들은 서로 동일한 광 생성 영역을 가진다.
본 발명의 실시예들에 따르면, ZnO 투명 전극을 채택함과 아울러, 제2 접촉 전극들을 사용함으로써 전류 블록층 없이 전류 분산 성능을 개선할 수 있으며, 나아가, 복수의 발광셀들이 서로 동일한 광 생성 영역을 가지므로, 복수의 발광셀들에 고르게 전류를 분산시킬 수 있다.
본 발명의 다른 장점 및 효과에 대해서는 상세한 설명을 통해 더 명확하게 될 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1의 절취선 A-A 및 B-B를 따라 취해진 단면도들이다.
도 3은 도 1의 발광 다이오드의 개략적인 회로도를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도들이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 6은 도 5의 절취선 A-A 및 B-B를 따라 취해진 단면도들이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상부에 배치되고, 각각 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 복수의 발광셀들; 상기 발광셀들의 제2 도전형 반도체층들 상에 각각 배치된 ZnO 투명 전극들; 상기 발광셀들의 제1 도전형 반도체층들에 각각 전기적으로 접촉하는 제1 접촉 전극들; 상기 ZnO 투명 전극들에 각각 전기적으로 접촉하는 제2 접촉 전극들; 상기 제1 접촉 전극들 중 일부에 전기적으로 연결된 제1 패드 전극; 및 상기 제2 접촉 전극들 중 일부에 전기적으로 연결된 제2 패드 전극을 포함하고, 상기 발광셀들 각각은 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 적어도 하나의 관통홀을 가지며, 상기 활성층들은 서로 동일한 광 생성 영역을 가진다.
활성층들이 서로 다른 면적을 가질 경우, 활성층들에 입력되는 전류를 균일하게 조절하기 어렵다. 이에 반해, 본 발명의 실시예들에 있어서, 활성층들이 동일한 광 생성 영역을 가지므로, 발광셀들에 유입되는 전류를 균일하게 분산시킬 수 있다.
나아가, 상기 ZnO 투명 전극들과 상기 제2 도전형 반도체층들의 접촉 면적은 서로 동일할 수 있다. 이에 따라, 복수의 발광셀들에 전류를 더욱 균일하게 분산시킬 수 있다.
또한, 상기 ZnO 투명 전극들 각각은 그 하부면 전체가 제2 도전형 반도체층의 상면에 접촉할 수 있다. ITO 막과 달리, 본 발명의 실시예들에 전류 블록층은 사용되지 않는다. 이에 따라, 발광 다이오드 제조 공정을 단순화할 수 있다.
나아가, 상기 제1 접촉 전극과 상기 제1 도전형 반도체층의 접촉 면적은 각 발광셀에 대해 동일할 수 있다.
또한, 상기 제1 접촉 전극들은 서로 동일한 형상을 가질 수 있다.
한편, 상기 발광 다이오드는 상기 제1 패드 전극과 ZnO 투명 전극 사이에 개재된 절연층을 더 포함할 수 있다. 제1 패드 전극은 발광셀 상부에 배치될 수 있으며, 제1 패드 전극 하부에 ZnO 투명 전극이 잔류할 수 있다. 따라서, 제1 전극 패드 하부에도 다른 영역과 마찬가지로 발광 영역이 형성되며, 따라서, 발광 면적을 확보할 수 있다. 나아가, 모든 발광셀들 상의 ZnO 투명 전극들이 모두 동일한 크기를 가질 수 있어 발광셀들에 전류를 균일하게 분산시킬 수 있다.
상기 제1 패드 전극은 상기 ZnO 투명 전극 상부에 배치되되, 상기 관통홀을 통해 상기 제1 도전형 반도체층에 접촉하는 제1 접촉 전극과 직접 연결될 수 있다.
또한, 상기 발광 다이오드는 상기 제2 패드 전극과 ZnO 투명 전극 사이에 개재된 절연층을 더 포함할 수 있다. 나아가, 상기 제2 패드 전극의 일부는 상기 ZnO 투명 전극에 접촉할 수 있다.
상기 제2 접촉 전극들은 거울면 대칭 구조로 배열될 수 있다. 또한, 상기 제1 접촉 전극들은 거울면 대칭 구조로 배열될 수 있다.
한편, 상기 발광 다이오드는 상기 복수의 발광셀들을 병렬 연결하기 위해 이웃하는 제1 접촉 전극들을 전기적으로 연결하기 위한 적어도 하나의 제1 전극 연결부; 상기 복수의 발광셀들을 병렬 연결하기 위해 이웃하는 제2 접촉 전극들을 전기적으로 연결하기 위한 적어도 하나의 제2 전극 연결부; 및 상기 복수의 발광셀들을 직렬 연결하기 위해 이웃하는 제1 접촉 전극과 제2 접촉 전극을 전기적으로 연결하기 위한 제3 전극 연결부들을 더 포함할 수 있다.
제1 내지 제3 전극 연결부들을 통해 복수의 발광셀들이 직병렬 구조로 전기적으로 연결될 수 있다.
한편, 상기 제1 전극 연결부는 상기 제1 패드 전극에 연결되며, 상기 제1 전극 연결부는 절연층에 의해 ZnO 투명 전극으로부터 절연될 수 있다.
또한, 상기 제2 전극 연결부는 절연층에 의해 제1 도전형 반도체층으로부터 절연될 수 있다.
몇몇 실시예들에 있어서, 상기 복수의 발광셀들은 행렬로 배열되고, 동일한 행에 배치된 발광셀들은 제1 도전형 반도체층을 공유하며, 동일한 열에 배치된 발광셀들은 서로 분리된 제1 도전형 반도체층을 가지되, 상기 제1 전극 연결부는 동일한 행에 배치된 발광셀들 상의 제1 접촉 전극들을 전기적으로 연결하고, 상기 제2 전극 연결부는 동일한 행에 배치된 발광셀들 상의 제2 접촉 전극들을 전기적으로 연결하며, 상기 제3 전극 연결부는 동일한 열에 배치된 발광셀들 상의 제1 접촉 전극과제2 접촉 전극을 전기적으로 연결할 수 있다.
발광셀들을 위와 같이 배열함으로써 특정 열에 배치된 발광셀들에 전류가 집중되는 것을 방지할 수 있다.
한편, 상기 제1 패드 전극과 제2 패드 전극은 서로 다른 행에 배열된 발광셀들 상부에 배치될 수 있다.
상기 ZnO 투명 전극들 각각은 거칠어진 표면을 가질 수 있다. 거칠어진 표면은 ZnO 투명 전극을 통한 광 추출 효율을 개선한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 2a 및 도 2b는 각각 도 1의 절취선 A-A 및 B-B를 따라 취해진 단면도들이며, 도 3은 도 1의 발광 다이오드의 개략적인 회로도를 나타낸다.
우선, 도 1, 도 2a 및 도 2b를 참조하면, 상기 발광 다이오드는 기판(21), 복수의 발광셀들(R1C1~R3C3), ZnO 투명 전극들(29), 절연층(31a, 31b, 31aa, 31bb, 31ab), 제1 전극 패드(33a), 제1 접촉 전극들(33b), 제1 전극 연결부들(33ab), 제2 전극 패드(35a), 제2 접촉 전극들(35b), 제2 전극 연결부들(35ab), 및 제3 전극 연결부들(335)을 포함할 수 있다.
기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 제한되지 않는다. 기판(21)의 예로는 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있으며, 패터닝된 사파이어 기판일 수 있다. 기판(21)은 도 1의 평면도에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다.
복수의 발광셀들(R1C1~R3C3)은 기판(21) 상에 배치된다. 각 발광셀은 제1 도전형 반도체층(23), 제2 도전형 반도체층(27) 및 이들 사이에 개재된 활성층(25)을 포함한다. 제1 도전형 반도체층(23)은 기판(21) 상에 배치된다. 제1 도전형 반도체층(23)은 기판(21) 상에서 성장된 층일 수 있으며, 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다.
제1 도전형 반도체층(23) 상에 활성층(25) 및 제2 도전형 반도체층(27)이 배치된다. 활성층(25) 및 제2 도전형 반도체층(27)은 제1 도전형 반도체층(23)보다 작은 면적을 가질 수 있다. 활성층(25) 및 제2 도전형 반도체층(27)은 메사 식각에 의해 형성된 메사(M)로 제1 도전형 반도체층(23) 상에 위치할 수 있다.
활성층(25)은 질화갈륨계 반도체층으로 형성되며, 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다.
한편, 제2 도전형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다.
상기 복수의 발광셀들(R1C1~R3C3)은 메사 식각 영역 및 셀 분리 영역(ISO)에 의해 행렬 구조로 배열될 수 있다. 도면에, 복수의 발광셀들이 3×3 행렬로 배열된 것을 도시하고 있으나, 이에 한정되는 것은 아니며, 2×2 이상의 다양한 행렬로 배열될 수 있다.
한편, 동일한 행에 배열된 발광셀들은 제1 도전형 반도체층(23)을 공유할 수 있다. 예를 들어, 제1행에 배열된 발광셀들(R1C1, R1C2, R1C3)은 제1 도전형 반도체층을 공유하며, 제2행에 배열된 발광셀들(R2C1, R2C2, R2C3) 또한, 제1 도전형 반도체층을 공유하고, 제3행에 배열된 발광셀들(R3C1, R3C2, R3C3) 또한, 제1 도전형 반도체층을 공유한다. 다만, 동일한 행에 배열된 발광셀들은 각각 서로 분리된 활성층(25) 및 제2 도전형 반도체층(27)을 가질 수 있다.
한편, 동일한 열에 배열된 발광셀들은 서로 분리된 제1 도전형 반도체층(23)을 가질 수 있다. 예를 들어, 제1열에 배열된 발광셀들(R1C1, R2C1, R3C1)의 제1 도전형 반도체층들(23)은 셀 분리 영역들(ISO)에 의해 서로 분리되며, 제2열에 배열된 발광셀들(R1C2, R2C2, R3C2)의 제1 도전형 반도체층들(23) 또한, 셀 분리 영역들(ISO)에 의해 서로 분리되며, 제3열에 배열된 발광셀들(R1C3, R2C3, R3C3)의 제1 도전형 반도체층들(23) 또한, 셀 분리 영역들(ISO)에 의해 분리된다.
본 실시예에 있어서, 동일한 행에 배열된 발광셀들이 제1 도전형 반도체층(23)을 공유함으로써 전류가 특정 열을 따라 집중되는 것을 방지할 수 있다. 즉,어느 하나의 행 내에서 특정 발광셀을 통해 전류가 집중되더라도 서로 공유된 제1 도전형 반도체층(23)을 통해 전류가 재분산될 수 있으며, 따라서, 다음 행의 발광셀들에 전류가 균일하게 분산되어 공급될 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 같은 행 내의 발광셀들도 셀 분리 영역에 의해 서로 분리된 제1 도전형ㄴ 반도체층들(23)을 가질 수도 있다.
ZnO 투명 전극들(29)은 발광셀들 상에 배치된다. ZnO 투명 전극(29)은 제2 도전형 반도체층(27)과 대체로 동일한 형상을 가진다. 다만, ZnO 투명 전극(29)이 제2 도전형 반도체층(27)보다 좁은 면적을 가질 수 있다. ZnO 투명 전극(29)의 하부면은 모두 제2 도전형 반도체층(27)의 상면에 접촉할 수 있다.
ZnO 투명 전극(29)은 Zn 및 O가 화합물의 대부분을 구성하고 ZnO의 울짜이트 결정 구조를 보유하는 한 임의의 재료를 포함할 수 있다. ZnO 투명 전극(29)은 알루미늄 도핑된 아연 산화물(AZO), 갈륨 도핑된 아연 산화물(GZO), 및 인디움 도핑된 아연 산화물(IZO)을 포함한다. ZnO 투명 전극(29)은 또한 소량의 다른 도펀트들 및/또는 다른 불순물이나 함유물 재료를 구비하는 재료뿐만 아니라 공공(vacancy) 및 삽입계 재료 결함의 존재에 기인한 비화학양론인 재료를 포함한다.
ZnO 투명 전극(29)은 얇은 연속적인 ZnO 씨드층을 제2 도전형 반도체층(27), 예를 들어, p-형 GaN층 상에 증착하고, 이어서 상기 ZnO 씨드층으로부터 ZnO 벌크층을 성장함으로써 형성될 수 있다. ZnO 투명 전극(29)은 단결정 구조를 가질 수 있다. ZnO 투명 전극(29)은 ITO막의 일반적인 두께의 약 5배 이상의 두께를 가질 수 있다. 예컨대, ITO 막은 흡수율 때문에 통상 약 500Å 두께로 형성되나, ZnO 투명 전극(29)은 흡수율이 낮으므로, 3000Å 이상, 나아가 약 5000Å 이상의 두께로 형성될 수 있다. ZnO 투명 전극(29)의 상한은 특별히 한정되는 것은 아니지만, 약 1um 이하일 수 있다.
한편, 각 발광셀은 제2 도전형 반도체층(27) 및 활성층(27)을 관통하여 제1 도전형 반도체층(23)을 노출시키는 관통홀(30a)을 포함할 수 있다. 관통홀(30a)은 ZnO 투명 전극(29)에도 형성될 수 있다. 따라서, 관통홀(30a)은 ZnO 투명 전극(29), 제2 도전형 반도체층(27) 및 활성층(25)으로 둘러싸인다. 관통홀(30a)은 도시한 바와 같이 발광셀의 일측 가장자리에서 타측 가장자리를 향해 기다란 형상을 가질 수 있다. 예를 들어, 도 1에 도시한 바와 같이, 관통홀들(30a)은 셀 분리 영역(ISO)에 대해 수직한 방향으로 기다란 형상을 가질 수 있다.
발광셀들에 형성되는 관통홀들(30a)은 서로 동일한 크기를 가지며, 따라서 관통홀들(30a)에 의해 노출되는 제1 도전형 반도체층들(23)의 노출 영역들은 서로 동일한 크기를 가진다. 또한, 복수의 발광셀들(R1C1~R3C3)이 서로 동일한 크기를 가지며, 나아가, 관통홀들(30a)이 서로 동일한 크기를 가지므로, 상기 활성층들(25)은 서로 동일한 광 생성 영역을 가질 수 있다. 즉, 상기 활성층들(25)은 서로 동일한 외형을 가질 수 있으며, 나아가 동일한 크기의 관통홀들(30a)이 활성층들(25)을 관통한다. 이에 따라, 활성층들(25)에서 광이 생성될 수 있는 영역들이 서로 동일하게 된다. 활성층들(25)의 광 생성 영역들이 서로 동일하므로, 발광셀들에 전류를 균일하게 분산시킬 수 있다.
한편, 도 1에 도시한 바와 같이, 관통홀들(30a)은 각각 활성층들(25) 내에서 대체로 동일한 위치들에 형성될 수 있으나, 제2 전극 패드(35a)가 형성되는 발광셀(R1C2)의 경우 제2 전극 패드(35a)에 의해 관통홀(30a)의 위치가 약간 변형될 수 있다. 즉, 제2 전극 패드(35a)로부터의 이격 거리를 확보하기 위해 발광셀(R1C2) 에 형성된 관통홀(30a)이 다른 발광셀들에 형성된 관통홀들(30a)에 비해 약간 아래에 배치될 수 있다.
외부로부터 전기 유입을 위해 제1 패드 전극(33a) 및 제2 패드 전극(35a)이 배치된다. 제1 및 제2 패드 전극들(33a, 35a)은 각각 도 1에 도시한 바와 같이 발광셀 상부 영역 내에 한정되어 배치될 수 있다. 예를 들어, 제1 패드 전극(33a)은 발광셀(R3C2) 상에 배치되고, 제2 패드 전극(35a)은 발광셀(R1C2) 상에 배치될 수 있다. 그러나 발광셀들이 짝수 열로 배열된 경우, 제1 및 제2 패드 전극들(33a 35a)은 두 개의 발광셀들에 걸쳐서 배치될 수도 있다.
한편, 제1 패드 전극(33a)은 절연층(31a)에 의해 ZnO 투명 전극(29)으로부터 절연된다. 절연층(31a)은 제1 패드 전극(33a)의 일부 영역 아래에 배치될 수 있으며, 제1 패드 전극(33a)의 일부는 관통홀(30a)을 통해 노출된 제1 도전형 반도체층(23)에 전기적으로 접속되어 제1 접촉 전극(33b)의 일부를 구성할 수 있다.
제2 패드 전극(35a)은 절연층(31b)에 의해 부분적으로 ZnO 투명 전극(29)으로부터 이격될 수 있다. 한편, 제2 패드 전극(35a)의 일부는 ZnO 투명 전극(29)에 접촉하며, 제2 접촉 전극(35b)의 일부를 구성할 수 있다.
제1 접촉 전극들(33b)은 상기 관통홀들(30a) 내에 배치되며, 제1 도전형 반도체층들(23)에 오믹 콘택한다. 각각의 제1 접촉 전극(33b)은 제2 도전형 반도체층(27) 및 활성층(25)으로부터 이격된다. 제1 접촉 전극들(33b)의 크기는 모두 동일할 수 있으며, 제1 접촉 전극들(33b)과 제1 도전형 반도체층이 접촉하는 면적들 또한 서로 동일할 수 있다.
제2 접촉 전극들(35b)은 ZnO 투명 전극들(29) 상에 위치하여 ZnO 투명 전극들(29)에 각각 전기적으로 접촉한다. 제2 접촉 전극들(35b)은 대체로 동일한 형상을 가질 수 있다. 나아가, 제2 전극 패드(35a)가 ZnO 투명 전극(29)에 접촉하는 부분 또한, 제2 접촉 전극의 일부 형상과 동일하게 할 수도 있다.
제2 접촉 전극들(29)은 거울면 대칭 구조로 배열될 수 있다. 이들은 예를 들어, 제1 패드 전극(33a)과 제2 패드 전극(35a)을 가로지르는 면에 대해 대칭일 수 있다. 제1 접촉 전극들(29) 또한 거울면 대칭 구조로 배열될 수 있다. 제1 및 제2 접촉 전극들(33b, 35b)을 거울면 대칭 구조로 형성함으로써, 제1 및 제2 전극 패드들(33a, 35a)의 양측으로 전류를 균일하게 공급할 수 있다.
한편, 제1 전극 연결부(33ab)는 복수의 발광셀들을 병렬 연결하기 위해 이웃하는 제1 접촉 전극들(33b)을 전기적으로 연결한다. 제1 전극 연결부(33ab)는 특히 동일한 행에 배치된 발광셀들 상의 제1 접촉 전극들(33b)을 전기적으로 연결한다. 도 1에 도시한 바와 같이, 제1 전극 연결부(33ab)는 제1 전극 패드(33a)와 제1 전촉 전극들(33b)을 연결할 수 있다. 한편, 절연층(31aa)이 제1 전극 연결부(33ab)와 ZnO 투명 전극(29) 사이에 배치되어 제1 전극 연결부(33ab)를 ZnO 투명 전극(29)으로부터 절연시킨다. 절연층(31aa)은 절연층(31a)으로부터 연속적일 수 있다.
제2 전극 연결부(35ab)는 복수의 발광셀들을 병렬 연결하기 위해 이웃하는 제2 접촉 전극들을 전기적으로 연결한다. 제2 전극 연결부(35ab)는 특히 동일한 행에 배치된 발광셀들 상의 제2 접촉 전극들(35b)을 전기적으로 연결한다. 한편, 절연층(31bb)이 메사 식각 영역에서 제1 도전형 반도체층(23)과 제2 전극 연결부(35ab) 사이에 배치되어 제2 전극 연결부(35ab)를 제1 도전형 반도체층(23)으로부터 절연시킨다.
제3 전극 연결부(335)는 복수의 발광셀들을 직렬 연결하기 위해 이웃하는 제1 접촉 전극과 제2 접촉 전극을 전기적으로 연결한다. 제3 전극 연결부(335)는 동일한 열에 배치된 발광셀들 상의 제1 접촉 전극(33b)과 제2 접촉 전극(35b)을 전기적으로 연결한다. 한편, 절연층(31ab)이 제3 전극 연결부(335)와 ZnO 투명 전극(29) 사이에 개재되어 제3 전극 연결부(335)가 ZnO 투명 전극(29)에 단락되는 것을 방지한다. 절연층(31ab)은 셀 분리 영역(ISO) 영역에도 배치될 수 있으며, 제3 전극 연결부(335)가 제1 도전형 반도체층(23), 활성층(25) 또는 제2 도전형 반도체층(27)에 단락되는 것을 방지한다.
상기 제1 전극 연결부(33ab), 제2 전극 연결부(35ab) 및 제3 전극 연결부(335)를 통해, 도 3에 도시한 바와 같이. 발광셀들이 직병렬 구조로 연결된다. 도 3에서 점선은 서로 공유된 제1 도전형 반도체층(23)에 의한 전기적 연결을 나타낸다.
본 실시예에 따르면, ZnO 투명 전극(29)을 채택함과 아울러, 활성층들(25)의 광 생성 영역들을 동일하게 하고, 제1 접촉 전극들(33b) 및 제2 접촉 전극들(35b)을 대체로 동일하게 형성함으로써, 복수의 발광셀들에 전류를 균일하게 분산시킬 수 있다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도들이다.
도 2a, 도 2b 및 도 4a를 참조하면, 우선 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)이 성장된다. 이들 반도체층들은 금속 유기화학기상 성장, 분자선 에피택시, 수소화물 기상 성장 등의 기술을 이용하여 형성될 수 있다. 이어서, 제2 도전형 반도체층(27) 상에 ZnO 투명 전극(29)이 형성된다. ZnO 투명 전극(29)은 다양한 방법으로 형성될 수 있으나, 특히, ZnO 씨드층을 형성한 수 수용액법을 이용한 ZnO 벌크층을 성장함으로써 울짜이트 구조의 단결정 ZnO 투명 전극(29)이 형성될 수 있다.
그 후, 사진 및 식각 공정을 이용하여 관통홀들(30a) 및 메사(M)가 형성된다. 동일한 포토레지스트 패턴을 이용하여 ZnO 투명 전극(29)과, 제2 도전형 반도체층(27) 및 활성층(25)이 패터닝될 수 있다. 이때, ZnO 투명 전극(29)은 예를 들어 습식 식각을 이용하여 식각될 수 있으며, 제2 도전형 반도체층(27) 및 활성층(25)은 건식 식각을 이용하여 식각될 수 있다. 이에 따라, 행렬 구조로 배열된 복수의 발광셀 영역들이 정의될 수 있다.
나아가, 발광셀 영역들에 형성된 관통홀들(30a)은 모두 동일한 크기를 가지며, 따라서, 각 발광셀 영역 내의 활성층(25)은 일정한 광 생성 영역을 가진다.
도 2a, 도 2b 및 도 4b를 참조하면, 셀 분리 영역들(ISO)이 형성된다. 셀 분리 영역들(ISO)은 사진 및 식각 공정을 이용하여 형성될 수 있으며, 셀 분리 영역들(ISO)에서 기판(21) 상면이 노출될 수 있다. 상기 셀 분리 영역들(ISO)에 의해 발광셀들의 행들이 서로 분리된다.
도 2a, 도 2b 및 도 4c 참조하면, 절연층(31a, 31b, 31aa, 31bb, 31ab)이 형성된다. 절연층은 예를 들어, SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 절연층은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, SiO2막, TiO2막, ZrO2막, MgF2막, 또는 Nb2O5막 등에서 굴절률이 서로 다른 층들을 교대로 적층한 분포브래그 반사기(DBR)를 포함할 수도 있다. 특히, DBR을 채택함으로써 활성층(25)에서 생성된 광이 절연층(31a, 31b, 31aa, 31bb, 31ab) 상에 배치되는 다양한 전극들 및 연결부들에 흡수되어 손실되는 것을 방지한다.
도 2a, 도 2b 및 도 4d 참조하면, 제1 패드 전극(33a), 제1 접촉 전극들(33b), 제2 패드 전극(35a), 제2 접촉 전극들(35ab), 제1 전극 연결부(33ab), 제2 전극 연결부(35ab), 및 제3 전극 연결부들(335)이 형성된다. 이들은 동일한 재료로 동일 공정에서 함께 형성될 수 있다.
이어서, 스크라이빙 공정을 통해 기판(21)을 개별 발광 다이오드로 분할함으로써 도 1의 발광 다이오드가 완성된다.
본 발명의 실시예들에 따르면, ZnO 투명 전극(29)이 제2 도전형 반도체층(27) 상에 전류 블록층을 도입함이 없이 직접 형성된다. 이에 따라, 발광 다이오드 제조 공정이 극히 단순해진다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 6a 및 도 6b는 도 5의 절취선 A-A 및 B-B를 따라 취해진 단면도들이다.
도 5, 도 6a 및 도 6b를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 내지 도 3을 참조하여 설명한 발광 다이오드와 대체로 유사한, ZnO 투명 전극들(29)이 거칠어진 표면(R)을 가지는 것에 차이가 있다.
ZnO 투명 전극들(29)은 평평한 표면과 거칠어진 표면(R)을 가진다. 거칠어진 표면(R)은 광 추출 효율을 향상시킨다. 예를 들어, 제1 전극 패드(33a), 제2 전극 패드(35a), 제2 접촉 전극들(35b) 및 전극 연결부들(33ab, 35ab, 335) 및 절연층(31a, 31b, 31aa, 31bb, 31ab) 등이 형성되는 영역은 평평한 표면을 가지며, 그 주위 영역들에 거칠어진 표면(R)이 형성된다. 또한, ZnO 투명 전극(29)의 가장자리 영역들에 평평한 표면이 형성될 수 있다.
거칠어진 표면(R)은 절연층(31a, 31b, 31aa, 31bb, 31ab)을 형성하기 전에 거칠어진 표면(R)이 형성될 영역을 노출시키는 포토레지스트 패턴을 형성하고, 산 용액을 이용하여 ZnO 표면을 습식 처리함으로써 형성될 수 있다. 습식 처리에 따라 생성되는 거칠어진 표면(R)의 최대 깊이는 대략 200Å~2000Å 범위 내일 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 7을 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 내지 도 3을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 일부 발광셀들에 복수의 관통홀들(130a)이 형성되는 것에 차이가 있다. 제1 접촉 전극(33b)의 접촉 위치를 넓게 분산시키기 위해, 하나의 발광셀 내에 복수의 관통홀들(130a)이 형성될 수 있다. 다만, 제1 전극 패드(33a) 또는 제2 전극 패드(35a)가 형성되는 발광셀들에 제1 접촉 전극(33b)을 넓게 분산시키는 것이 곤란한 경우, 이들 발광셀들에는 각각 하나의 관통홀(30a)이 형성될 수도 있다. 다만, 각 발광셀에 형성되는 복수의 관통홀들(130a)의 크기의 합은 관통홀(30a)의 크기와 동일할 수 있으며, 따라서, 제1 접촉 전극(33b)이 제1 도전형 반도체층(23)에 접촉하는 접촉 면적은 모든 발광셀들에서 동일할 수 있다.
본 실시예에 있어서도, 앞서 도 5, 도 6a 및 도 6b를 참조하여 설명한 바와 같이, ZnO 표면에 거칠어진 표면(R)이 추가로 형성될 수도 있다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 8을 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 내지 도 3을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 앞의 실시예에 있어서, 제2 전극 연결부들(35ab)이 첫번째 행(R1)에 배치된 발광셀들 상에 한정되어 위치하는 것과 달리, 본 실시예에서, 제2 전극 연결부들(35ab)은 모든 행들의 발광셀들 상에 배치된 것에 차이가 있다.
본 실시예에 따르면, 첫번째 행(R1)뿐만 아니라 다른 행들(R2, R3)에도 제2 전극 연결부들(35ab)을 배치함으로써, 첫번째 행(R1) 내의 특정 발광셀을 통해 전류가 집중되더라도 공유된 제1 도전형 반도체층(23)에 의한 전류 분산에 더하여 제2 전극 연결부들(35ab)을 이용하여 전류를 분산시킬 수 있어 다음 행들(R2, R3) 내의 발광셀들에 전류를 더욱 균일하게 분산시킬 수 있다.
나아가, 본 실시예에 있어서도, 앞서 도 5, 도 6a 및 도 6b를 참조하여 설명한 바와 같이, ZnO 표면에 거칠어진 표면(R)이 추가로 형성될 수 있으며, 또한, 도 7을 참조하여 설명한 바와 같이, 하나의 발광셀 내에 복수의 관통홀들(130a)이 형성될 수도 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (16)

  1. 기판;
    상기 기판 상부에 배치되고, 각각 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 복수의 발광셀들;
    상기 발광셀들의 제2 도전형 반도체층들 상에 각각 배치된 ZnO 투명 전극들;
    상기 발광셀들의 제1 도전형 반도체층들에 각각 전기적으로 접촉하는 제1 접촉 전극들;
    상기 ZnO 투명 전극들에 각각 전기적으로 접촉하는 제2 접촉 전극들;
    상기 제1 접촉 전극들 중 일부에 전기적으로 연결된 제1 패드 전극; 및
    상기 제2 접촉 전극들 중 일부에 전기적으로 연결된 제2 패드 전극을 포함하고,
    상기 발광셀들 각각은 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 적어도 하나의 관통홀을 가지며,
    상기 활성층들은 서로 동일한 광 생성 영역을 가지는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 ZnO 투명 전극들과 상기 제2 도전형 반도체층들의 접촉 면적은 서로 동일한 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 ZnO 투명 전극들 각각은 그 하부면 전체가 제2 도전형 반도체층의 상면에 접촉하는 발광 다이오드.
  4. 청구항 1에 있어서,
    상기 제1 접촉 전극과 상기 제1 도전형 반도체층의 접촉 면적은 각 발광셀에 대해 동일한 발광 다이오드.
  5. 청구항 4에 있어서, 상기 제1 접촉 전극들은 서로 동일한 형상을 가지는 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 제1 패드 전극과 ZnO 투명 전극 사이에 개재된 절연층을 더 포함하는 발광 다이오드.
  7. 청구항 6에 있어서,
    상기 제1 패드 전극은 상기 ZnO 투명 전극 상부에 배치되되, 상기 관통홀을 통해 상기 제1 도전형 반도체층에 접촉하는 제1 접촉 전극과 직접 연결된 발광 다이오드.
  8. 청구항 1에 있어서,
    상기 제2 패드 전극과 ZnO 투명 전극 사이에 개재된 절연층을 더 포함하되,
    상기 제2 패드 전극의 일부는 상기 ZnO 투명 전극에 접촉하는 발광 다이오드.
  9. 청구항 1에 있어서,
    상기 제2 접촉 전극들은 거울면 대칭 구조로 배열된 발광 다이오드.
  10. 청구항 9에 있어서,
    상기 제1 접촉 전극들은 거울면 대칭 구조로 배열된 방광 다이오드.
  11. 청구항 1에 있어서,
    상기 복수의 발광셀들을 병렬 연결하기 위해 이웃하는 제1 접촉 전극들을 전기적으로 연결하기 위한 적어도 하나의 제1 전극 연결부;
    상기 복수의 발광셀들을 병렬 연결하기 위해 이웃하는 제2 접촉 전극들을 전기적으로 연결하기 위한 적어도 하나의 제2 전극 연결부; 및
    상기 복수의 발광셀들을 직렬 연결하기 위해 이웃하는 제1 접촉 전극과 제2 접촉 전극을 전기적으로 연결하기 위한 제3 전극 연결부들을 더 포함하는 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 제1 전극 연결부는 상기 제1 패드 전극에 연결되며,
    상기 제1 전극 연결부는 절연층에 의해 ZnO 투명 전극으로부터 절연된 발광 다이오드.
  13. 청구항 11에 있어서,
    상기 제2 전극 연결부는 절연층에 의해 제1 도전형 반도체층으로부터 절연된 발광 다이오드.
  14. 청구항 11에 있어서,
    상기 복수의 발광셀들은 행렬로 배열되고,
    동일한 행에 배치된 발광셀들은 제1 도전형 반도체층을 공유하며,
    동일한 열에 배치된 발광셀들은 서로 분리된 제1 도전형 반도체층을 가지되,
    상기 제1 전극 연결부는 동일한 행에 배치된 발광셀들 상의 제1 접촉 전극들을 전기적으로 연결하고,
    상기 제2 전극 연결부는 동일한 행에 배치된 발광셀들 상의 제2 접촉 전극들을 전기적으로 연결하며,
    상기 제3 전극 연결부는 동일한 열에 배치된 발광셀들 상의 제1 접촉 전극과제2 접촉 전극을 전기적으로 연결하는 발광 다이오드.
  15. 청구항 14에 있어서,
    상기 제1 패드 전극과 제2 패드 전극은 서로 다른 행에 배열된 발광셀들 상부에 배치된 발광 다이오드.
  16. 청구항 1에 있어서,
    상기 ZnO 투명 전극들 각각은 거칠어진 표면을 가지는 발광 다이오드.
KR1020170058394A 2017-05-11 2017-05-11 아연 산화물층을 구비하는 발광 다이오드 KR20180124224A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170058394A KR20180124224A (ko) 2017-05-11 2017-05-11 아연 산화물층을 구비하는 발광 다이오드
PCT/KR2018/004050 WO2018208015A1 (ko) 2017-05-11 2018-04-06 아연 산화물층을 구비하는 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170058394A KR20180124224A (ko) 2017-05-11 2017-05-11 아연 산화물층을 구비하는 발광 다이오드

Publications (1)

Publication Number Publication Date
KR20180124224A true KR20180124224A (ko) 2018-11-21

Family

ID=64105634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170058394A KR20180124224A (ko) 2017-05-11 2017-05-11 아연 산화물층을 구비하는 발광 다이오드

Country Status (2)

Country Link
KR (1) KR20180124224A (ko)
WO (1) WO2018208015A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
KR101636034B1 (ko) * 2010-02-12 2016-07-05 서울바이오시스 주식회사 전극패드들을 갖는 발광 다이오드
KR101786094B1 (ko) * 2011-06-23 2017-10-16 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지, 및 라이트 유닛
KR20160079480A (ko) * 2014-12-26 2016-07-06 서울바이오시스 주식회사 발광 다이오드
KR20160143431A (ko) * 2015-06-05 2016-12-14 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
WO2018208015A1 (ko) 2018-11-15

Similar Documents

Publication Publication Date Title
US8405103B2 (en) Photonic crystal light emitting device and manufacturing method of the same
US20150171274A1 (en) Led structure
US9099614B2 (en) Semiconductor light emitting element
KR102091831B1 (ko) 발광 다이오드 및 그 제조방법
US11437427B2 (en) Light-emitting device and manufacturing method thereof
KR101737981B1 (ko) 마이크로 어레이 형태의 질화물 발광 소자 및 그 제조 방법
US9466642B2 (en) Light emitting diode having multi-junction structure and method of fabricating the same
KR100748247B1 (ko) 질화물계 반도체 발광다이오드 및 그 제조방법
KR20180065700A (ko) 발광 소자
KR20050122600A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20220140748A (ko) 마이크로-led 및 이의 제작 방법
US11784210B2 (en) Light-emitting device and manufacturing method thereof
KR20180007621A (ko) 발광창 전극 구조가 구비된 고효율 발광다이오드 제작 방법
KR20180124224A (ko) 아연 산화물층을 구비하는 발광 다이오드
KR20150043748A (ko) 반도체 소자의 패턴 형성 방법
KR101773582B1 (ko) 고효율 발광 다이오드
KR20200111323A (ko) 반도체 발광소자 및 그 제조 방법
KR102489464B1 (ko) 발광 소자 및 이의 제조 방법
KR20140121802A (ko) 발광 다이오드 및 그 제조 방법
KR20130101299A (ko) 반도체 발광소자 및 그 제조 방법
KR102619665B1 (ko) 발광 장치
TW201929258A (zh) 發光元件
JP2010225945A (ja) 発光素子及びその製造方法
US12002842B2 (en) Light emitting device and manufacturing method thereof
KR20180004457A (ko) 콘택층들을 갖는 발광 다이오드 및 그것을 제조하는 방법