KR20180123452A - Bonding material and manufacturing method thereof - Google Patents

Bonding material and manufacturing method thereof Download PDF

Info

Publication number
KR20180123452A
KR20180123452A KR1020180116865A KR20180116865A KR20180123452A KR 20180123452 A KR20180123452 A KR 20180123452A KR 1020180116865 A KR1020180116865 A KR 1020180116865A KR 20180116865 A KR20180116865 A KR 20180116865A KR 20180123452 A KR20180123452 A KR 20180123452A
Authority
KR
South Korea
Prior art keywords
layer
particles
metal
metal oxide
semiconductor element
Prior art date
Application number
KR1020180116865A
Other languages
Korean (ko)
Other versions
KR102091938B1 (en
Inventor
오철민
홍원식
윤정원
이종현
Original Assignee
전자부품연구원
서울과학기술대학교 산학협력단
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원, 서울과학기술대학교 산학협력단, 한국생산기술연구원 filed Critical 전자부품연구원
Priority to KR1020180116865A priority Critical patent/KR102091938B1/en
Publication of KR20180123452A publication Critical patent/KR20180123452A/en
Application granted granted Critical
Publication of KR102091938B1 publication Critical patent/KR102091938B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • H01L23/4924Bases or plates or solder therefor characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Provided is a semiconductor element mounting member capable of a low-temperature and low-pressure mounting process while using a low-cost material and a manufacturing method thereof. The semiconductor element mounting member according to the present invention comprises: a first layer including a metal film; and a second layer formed on at least one side of the first layer, and including at least one of a metal particle, a metal oxide particle and a composite metal particle including a metal oxide layer on a surface of the composite metal particle.

Description

반도체소자 실장재 및 제조방법{Bonding material and manufacturing method thereof}Technical Field [0001] The present invention relates to a semiconductor device mounting material,

본 발명은 반도체소자 실장재 및 제조방법에 관한 것으로, 보다 상세하게는 저가의 재료를 사용하면서도 저온, 저압 실장공정이 가능한 반도체소자 실장재 및 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor element mounting material and a manufacturing method thereof, and more particularly, to a semiconductor element mounting material and a manufacturing method capable of performing a low temperature and low pressure mounting process while using a low cost material.

전력 모듈은 전기 자동차 등 차세대 자동차의 핵심 전력시스템 및 태양전지 스마트 전력시스템에 들어가는 핵심 부품이다. 전력변환을 위한 전력반도체(Power semi-conductor) 또는 파워 디바이스(Power Device)모듈에는 IGBT(insulated gate bipolar mode transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 또는 IPM(intelligent power module) 등이 있다. Power modules are key components in the core power systems and solar cell smart power systems of next-generation automobiles, such as electric vehicles. Power semi-conductor or power device modules for power conversion include insulated gate bipolar mode transistors (IGBTs), metal oxide semiconductor field effect transistors (MOSFETs) or intelligent power modules (IPMs).

전자제품이나 전기자동차 또는 태양전지 전력시스템 등에 구비되는 전력모듈의 경우, 최근의 전자기기의 소형화 및 고밀도화 경향에 따라 대전력모듈의 경우에도 가능한한 소형화 및 박형화를 이루어 연비 향상 및 스마트화가 중요해지고 있다. 또한 전력변환효율을 극대화시키기 위해 최근에는 Si소자 뿐 아니라 GaN 및 SiC 소자가 사용되고 있는데, 이러한 전력변환소자를 이용하여 전력을 변환시에는 고전압 및 고전류가 장시간 흐르게 되어 많은 양의 열이 발생하게 된다. 따라서, 이러한 전력변환모듈의 제작에 있어서 가장 중요시되는 접합기술은 고온에서 장시간 사용해도 높은 신뢰성을 유지할 수 있는 기술이다. In the case of electric power modules provided in electronic products, electric vehicles, or solar cell power systems, fuel efficiency improvement and smartization have become important in the case of large power modules as well, due to the tendency of downsizing and high density of recent electronic devices . In order to maximize the power conversion efficiency, GaN and SiC devices have been used in recent years as well as Si devices. When power is converted using such a power conversion device, high voltage and high current flow for a long time and a large amount of heat is generated. Therefore, the joining technique, which is most important in the fabrication of such a power conversion module, is a technique that can maintain high reliability even when it is used at a high temperature for a long time.

일반적으로 전력반도체 칩은 은(Ag) 분말이 혼합된 페이스트를 이용하여 기판 상에 위치시키고, 고온에서 은분말간 상호확산을 유도한 소결반응을 통해 기판 상에 실장된다. 그러나, 은소재는 고가이면서, 고온 및 고압공정으로 인하여 제조비용이 상승하고, 소결 후 실장부위의 신뢰성에 문제점이 지적되어 왔다. 따라서, 칩 실장시 접합부의 열전도도와 같은 특성은 유지하면서도 고신뢰성을 가진 실장기술로서 저비용의 효율적인 실장공정 확보가 요청되고 있다. Generally, a power semiconductor chip is mounted on a substrate through a sintering reaction in which a silver paste (Ag) powder is mixed with a paste to place it on a substrate, and a mutual diffusion of silver powder is induced at a high temperature. However, it has been pointed out that the silver material is expensive, the manufacturing cost is increased due to the high temperature and high pressure process, and the reliability of the mounting site after sintering has been pointed out. Therefore, it is required to secure a low-cost and efficient mounting process as a mounting technique with high reliability while maintaining the same characteristics as the thermal conductivity of the junction portion in chip mounting.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 저가의 재료를 사용하면서도 저온, 저압 실장공정이 가능한 반도체소자 실장재 및 제조방법을 제공하는데 있다. It is an object of the present invention to provide a semiconductor element mounting material and a manufacturing method which can perform a low temperature and low pressure mounting process while using a low cost material.

이상과 같은 목적을 달성하기 위한 본 발명의 일측면에 따른 반도체소자를 기판에 실장하기 위한 반도체소자 실장재는 금속막을 포함하는 제1층; 및 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층;을 포함한다.According to an aspect of the present invention, there is provided a semiconductor device mounting material for mounting a semiconductor device on a substrate, comprising: a first layer including a metal film; And a second layer formed on at least one side of the first layer, the second layer comprising metal particles, metal oxide particles and composite metal particles comprising a metal oxide layer on the surface.

제2층은 입자만으로 형성될 수 있다. The second layer may be formed of only particles.

입자는, 일부분은 제1층의 내부에 위치하고, 잔여부분은 제1층의 외부에 위치할 수 있다. Particles may be located within the first layer, and the remaining portion may be located outside the first layer.

입자 중 어느 하나의 입자를 제1입자라 하고, 다른 하나의 입자를 제2입자라 하면, 제1입자 및 제2입자는 서로 이격되어 위치할 수 있다. When any one of the particles is referred to as a first particle and the other particle is referred to as a second particle, the first particle and the second particle may be located apart from each other.

금속산화물입자 및 금속산화물층은 Cu, Ni, Ag, Ti, Al 및 Zn 중 어느 하나의 산화물을 포함할 수 있다. The metal oxide particles and the metal oxide layer may contain an oxide of any one of Cu, Ni, Ag, Ti, Al and Zn.

본 발명의 다른 측면에 따르면, 금속막을 포함하는 제1층을 준비하는 단계; 및 제1층의 일면에 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 도포하여 제2층을 형성하는 단계;를 포함하는 반도체소자를 기판에 실장하기 위한 반도체소자 실장재 제조방법이 제공된다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preparing a first layer including a metal film; And forming a second layer by coating at least one of particles of metal particles, metal oxide particles, and composite metal particles on the surface of the first layer with a metal oxide layer on one surface of the first layer, There is provided a method for manufacturing a semiconductor element mounting material.

제2층을 형성하는 단계는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자의 일부분을 제1층 내부로 임베딩하는 단계일 수 있다. The step of forming the second layer may be a step of embedding a part of at least one particle of the metal particles, the metal oxide particles and the composite metal particles including the metal oxide layer on the surface into the first layer.

제2층을 형성하는 단계는, 스프레이법 또는 롤링법을 이용하여, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 제1층에 도포하는 단계일 수 있고, 또는 제2층을 형성하는 단계는, 프린팅법 또는 닥터블레이드를 이용하여, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 페이스트를 제1층에 도포하고 건조하는 단계일 수 있다. The step of forming the second layer includes the step of applying at least one of the metal particles, the metal oxide particles, and the composite metal particles including the metal oxide layer on the surface to the first layer using a spraying method or a rolling method Or the step of forming the second layer can be performed by using a printing method or a doctor blade to form a paste containing at least one particle of metal particles, metal oxide particles and composite metal particles including a metal oxide layer on the surface Applying to the first layer and drying.

본 발명의 또다른 측면에 따르면, 기판; 및 기판 상에 실장되는 소자;를 포함하고, 소자는 기판 상에 위치한, 금속막을 포함하는 제1층, 및 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층을 포함하는 반도체소자 실장재 상에 위치하여, 반도체소자 실장재의 소결에 의해 기판에 실장되는 것을 특징으로 하는 반도체소자 패키지가 제공된다.According to another aspect of the present invention, And a device mounted on the substrate, the device comprising: a first layer comprising a metal film, the first layer being formed on at least one side of the first layer, the first layer comprising metal particles, metal oxide particles and a metal oxide layer And a second layer comprising at least one of the particles of the composite metal particles, wherein the second layer includes a plurality of particles of the composite metal particles, and is mounted on the substrate by sintering the semiconductor element mounting material .

본 발명의 또다른 측면에 따르면, 기판 상에 금속막을 포함하는 제1층, 및 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층을 포함하는 반도체소자 실장재를 형성하는 반도체소자 실장재 형성단계; 반도체소자 실장재 상에 소자를 위치시키는 단계; 및 반도체소자 실장재를 소결시키는 단계;를 포함하는 소자실장방법이 제공된다. According to another aspect of the present invention, there is provided a method for manufacturing a composite metal particle, comprising the steps of: forming a first layer including a metal film on a substrate; and a second metal layer formed on at least one surface of the first layer, A semiconductor element mounting reformation step of forming a semiconductor element mounting material including a second layer including at least one particle; Positioning an element on a semiconductor element mounting material; And sintering the semiconductor element mounting material.

여기서, 소결시키는 단계는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자의 환원공정을 더 포함할 수 있다. Here, the step of sintering may further include a step of reducing at least one of the metal particles, the metal oxide particles, and the composite metal particles including the metal oxide layer on the surface thereof.

본 발명에 따르면, 저가의 재료를 사용하여 고신뢰성의 실장부 접합특성을 구현할 수 있어서 소자패키지 제조시 저단가로 구현가능한 효과가 있다. According to the present invention, it is possible to realize a highly reliable mounting portion junction characteristic by using a low-cost material, and there is an effect that a device package can be realized at the lower end in manufacturing.

또한, 종래실장공정보다 더 낮은 온도 및 낮은 압력에서 실장이 가능하여 저비용의 공정이 구현가능한 효과가 있다. In addition, since the mounting process can be performed at a lower temperature and a lower pressure than in the conventional mounting process, a low-cost process can be realized.

아울러, 실장재의 열전도특성이 우수하여, EV/HEV, 태양광, 풍력발전용 전력변환 모듈 및 LED 등에서 사용되는 IGBT 또는 MOSFET과 같은 전력소자의 실장 및 접합시 사용하여 우수한 방열특성을 나타낼 수 있다.In addition, the heat conductive property of the mounting material is excellent, and excellent heat dissipation characteristics can be exhibited when a power device such as an IGBT or a MOSFET used in an EV / HEV, a solar power, a power conversion module for wind power generation, and an LED is mounted and bonded.

도 1은 본 발명의 일실시예에 따른 반도체소자 실장재의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체소자 실장재의 단면도이고, 도 3은 본 발명의 또다른 실시예에 따른 반도체소자 실장재의 단면도이며, 도 4는 본 발명의 또다른 실시예에 따른 반도체소자 실장재의 단면도이다.
도 5는 본 발명의 또다른 실시예에 따른 반도체소자 실장재의 확대도이고, 도 6은 본 발명의 또다른 실시예에 따른 반도체소자 실장재의 확대도이다.
도 7은 본 발명의 또다른 실시예에 따른 반도체소자 패키지의 단면도이다.
1 is a cross-sectional view of a semiconductor element mounting material according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of a semiconductor element mounting material according to another embodiment of the present invention, FIG. 3 is a cross-sectional view of a semiconductor element mounting material according to still another embodiment of the present invention, Sectional view of the element mounting material.
FIG. 5 is an enlarged view of a semiconductor element mounting material according to still another embodiment of the present invention, and FIG. 6 is an enlarged view of a semiconductor element mounting material according to still another embodiment of the present invention.
7 is a cross-sectional view of a semiconductor device package according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다. DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to enable those skilled in the art to more fully understand the present invention. It should be understood that while the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein, The present invention is not limited thereto.

도 1은 본 발명의 일실시예에 따른 반도체소자 실장재의 단면도이고, 도 2, 도 3, 및 도 4는 각각 본 발명의 다른 실시예에 따른 반도체소자 실장재의 단면도이다. 본 발명에 따른 반도체소자 실장재(100)는 금속막을 포함하는 제1층(110); 및 제1층(110)의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층(120);을 포함한다. 또한, 반도체소자 실장재(100)는 제1층(110)의 타면에 형성되는 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제3층(130);을 더 포함할 수 있는데, 반도체소자 실장시 제2층(120)은 반도체소자와 접촉하고, 제3층(130)은 기판과 접촉할 수 있다. 이하, 반도체소자를 기판에 실장하기 위한 반도체소자 실장재는 반도체소자 실장재라 하기로 한다. FIG. 1 is a cross-sectional view of a semiconductor element mounting material according to one embodiment of the present invention, and FIGS. 2, 3, and 4 are cross-sectional views of a semiconductor element mounting material according to another embodiment of the present invention, respectively. A semiconductor element mounting material (100) according to the present invention comprises a first layer (110) comprising a metal film; And a second layer (120) formed on at least one side of the first layer (110), the composite layer comprising at least one of metal particles, metal oxide particles and composite metal particles comprising a metal oxide layer on the surface . The semiconductor element mounting material 100 may further include a third layer including at least one of metal particles, metal oxide particles, and metal oxide layers formed on the other surface of the first layer 110, The second layer 120 may be in contact with the semiconductor device, and the third layer 130 may be in contact with the substrate. Hereinafter, the semiconductor element mounting material for mounting the semiconductor element on the substrate will be referred to as a semiconductor element mounting material.

본 발명에 따른 반도체소자 실장재(100)의 제1층(110)은 금속막을 포함한다. 제1층(110)이 금속막을 포함하기 때문에 유기물 등을 포함하는 페이스트 형태의 접합소재보다 방열특성이 우수할 수 있다. 또한, 금속막의 경우, 일정두께로 형성이 가능하여 접합두께의 균일성을 확보할 수 있는데, 이는 특히 대면적 반도체 소자의 경우 유리하다. The first layer 110 of the semiconductor element mounting material 100 according to the present invention includes a metal film. Since the first layer 110 includes a metal film, the heat dissipation property can be superior to that of a paste-type bonded material including an organic material or the like. Further, in the case of a metal film, it is possible to form the metal film with a certain thickness, thereby ensuring the uniformity of the bonding thickness, which is particularly advantageous in the case of a large area semiconductor device.

제1층(110)에 사용될 수 있는 금속막으로는 박막으로 형성될 수 있는 금속이면 어떤 것이든 사용될 수 있다. 예를 들어, 금속막은 Cu, Ni, Ag, Ti, Al 및 Zn 중 어느 하나의 박막일 수 있다. As the metal film that can be used for the first layer 110, any metal that can be formed into a thin film can be used. For example, the metal film may be a thin film of any one of Cu, Ni, Ag, Ti, Al and Zn.

제1층(110)의 적어도 일면에는 제2층(120)이 형성되고, 타면에는 제3층(130)이 형성된다. 제2층(120) 및 제3층(130)은 소자 실장 공정에서 소자와 기판 사이에 위치하여 소자를 기판에 접합하는 기능을 수행한다. 제2층(120) 및 제3층(130)은 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자를 포함할 수 있다. 제2층(120) 및 제3층(130)은 이러한 입자를 포함하여 반도체소자를 기판에 실장할 때, 소정온도 및 소정압력하에서 소결되어 소자 및 기판과의 접합성을 나타낼 수 있다. A second layer 120 is formed on at least one surface of the first layer 110 and a third layer 130 is formed on the other surface. The second layer 120 and the third layer 130 are positioned between the element and the substrate in the element mounting process and serve to bond the element to the substrate. The second layer 120 and the third layer 130 may comprise composite metal particles comprising metal particles, metal oxide particles and a metal oxide layer on the surface. The second layer 120 and the third layer 130 may be sintered at a predetermined temperature and a predetermined pressure when mounting the semiconductor element on the substrate including such particles to exhibit bonding properties with the element and the substrate.

제2층(120)은 금속입자, 금속산화물입자 및 표면에 금속산화물을 포함하는 복합금속입자 중 적어도 하나를 포함하는데, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자의 금속은 Cu, Ni, Ag, Ti, Al 및 Zn 중 어느 하나일 수 있다. 즉, 금속산화물입자 및 금속산화물층은 Cu, Ni, Ag, Ti, Al 및 Zn 중 어느 하나의 산화물을 포함할 수 있다. 예를 들어, 금속이 구리인 경우, 금속산화물입자 및 금속산화물층은 산화구리를 포함할 수 있다. 산화구리로는 Cu2O 및 CuO가 있다. The second layer 120 includes at least one of metal particles, metal oxide particles, and composite metal particles including a metal oxide on the surface thereof. The composite metal particles include metal particles, metal oxide particles and a metal oxide layer on the surface thereof. The metal may be any one of Cu, Ni, Ag, Ti, Al and Zn. That is, the metal oxide particles and the metal oxide layer may include an oxide of any one of Cu, Ni, Ag, Ti, Al and Zn. For example, when the metal is copper, the metal oxide particles and the metal oxide layer may comprise copper oxide. Copper oxides include Cu 2 O and CuO.

금속입자, 금속산화물입자 및 표면에 금속산화물을 포함하는 복합금속입자는 입자크기가 마이크로 사이즈 또는 나노 사이즈일 수 있고, 형상은 구형 또는 플레이크 타입일 수 있다. 이하, 금속입자, 금속산화물입자 및 표면에 금속산화물을 포함하는 복합금속입자를 '입자'라 하기로 한다. The metal particles, the metal oxide particles, and the composite metal particles containing the metal oxide on the surface may have a particle size of micro or nano size, and the shape may be spherical or flake type. Hereinafter, metal particles, metal oxide particles, and composite metal particles containing a metal oxide on the surface will be referred to as "particles".

도 2를 참조하면, 제1층(110)의 상면에 제2층(120)이 형성되어 있는데 제2층(120)은 입자로만 형성되어 있다. 즉, 제2층(120)은 용매나 바인더 등과 같은 입자 이외의 물질이 포함되지 않고 입자만으로 구현될 수 있다. 이러한 입자만으로 형성된 제2층은 불순물이 없어 방열특성이 우수하다. Referring to FIG. 2, a second layer 120 is formed on an upper surface of the first layer 110, and the second layer 120 is formed only of particles. In other words, the second layer 120 may be formed of only particles, not including a material other than particles such as a solvent or a binder. The second layer formed only of such particles has no impurities and is excellent in heat radiation characteristics.

도 3에서는 제1층(110)의 상면에 제2층(120)의 입자들이 형성될 때, 일부분은 제1층(110)의 내부에 위치하고, 잔여부분은 제1층(110)의 외부에 위치할 수 있다. 즉, 입자들은 제1층(110)에 일부분이 박혀있는 형태로 위치할 수 있다. 이렇게 입자들이 제1층(110)의 내부로 박혀있는 경우, 입자들로 형성되는 접합층의 신뢰성이 우수해지고 접합층의 부피가 최소화되어 접합층에서 발생할 수 있는 보이드와 같은 접합공정불량이 최소화될 수 있다. 3, when the particles of the second layer 120 are formed on the upper surface of the first layer 110, a part of the particles is located inside the first layer 110, Can be located. That is, the particles may be positioned in a partially embedded state in the first layer 110. When the particles are embedded in the first layer 110, reliability of the bonding layer formed of the particles is improved, and the volume of the bonding layer is minimized, thereby minimizing the defective bonding process such as voids that may occur in the bonding layer .

이와 함께 제2층(120)의 입자들은 도 2 및 도 3에서 입자 간에 이격되어 위치하는 것으로 도시되어 있다. 즉, 입자 중 어느 하나의 입자를 제1입자라 하고, 다른 하나의 입자를 제2입자라 하면, 제1입자 및 제2입자는 서로 이격되어 위치하고 있다. 제2층(120)의 입자들은 서로 접촉하여 위치할 수도 있고, 입자층이 2층 이상 형성될 수도 있고, 도 2 및 도 3에서와 같이 입자들이 서로 이격되어 위치할 수 있다. 도 2 및 도 3에서와 같이 입자들이 접촉하여 위치하지 않고 서로 이격되어 위치하는 경우에도, 추후 실장공정에서 소결로 인해 상호 확산으로 연결될 수 있으므로 소자실장이 가능하다. 입자들이 이격되어 위치하는 경우에는 입자의 사용량이 최소화되고, 접합층의 부피 또한 최소화되어 전술한 바와 같은 접합공정불량 또한 최소화될 수 있다. In addition, the particles of the second layer 120 are shown as being spaced apart from one another in Figures 2 and 3. That is, when any one of the particles is referred to as a first particle and the other particle is referred to as a second particle, the first particle and the second particle are located apart from each other. The particles of the second layer 120 may be placed in contact with each other, the two or more particle layers may be formed, and the particles may be positioned apart from each other as shown in FIGS. As shown in FIGS. 2 and 3, even when the particles are not in contact with each other but are spaced apart from each other, they can be connected to each other due to sintering in a subsequent mounting process, so that device mounting is possible. When the particles are spaced apart, the amount of particles used is minimized, and the volume of the bonding layer is also minimized, so that the defective bonding process as described above can be minimized.

도 5는 본 발명의 또다른 실시예에 따른 반도체소자 실장재의 확대도이고, 도 6은 본 발명의 또다른 실시예에 따른 반도체소자 실장재의 확대도이다. 즉, 도 5에는 제2층(120)이 복합금속입자(140)를 포함하는 경우가 도시되어 있고 도 6에는 복합금속입자(140)가 제1층(110)의 내부로 임베딩된 상태가 도시되어 있다. 복합금속입자(140)는 표면에 금속산화물층(141)이 형성되어 있다. 복합금속입자(140)의 내부 코어(142)는 제2층(120)의 접합층 형성이 금속산화물층(141)에 의해 형성될 것이므로 특히 한정되지 않으나, 방열특성 등을 고려하여 금속을 포함하는 것이 바람직하다. FIG. 5 is an enlarged view of a semiconductor element mounting material according to still another embodiment of the present invention, and FIG. 6 is an enlarged view of a semiconductor element mounting material according to still another embodiment of the present invention. 5 illustrates a state where the second layer 120 includes the composite metal particles 140 and FIG. 6 illustrates a state where the composite metal particles 140 are embedded in the first layer 110. FIG. . The composite metal particles 140 have a metal oxide layer 141 formed on its surface. The inner core 142 of the composite metal particles 140 is not particularly limited as the formation of the bonding layer of the second layer 120 may be formed by the metal oxide layer 141. However, .

복합금속입자(140)는 금속입자의 표면을 산화시켜 얻을 수 있다. 코어(142)가 금속인 경우, 금속산화물층(141)의 금속은 코어(142)의 금속과 동일한 금속일 수 있으나, 서로 다른 금속일 수 있다. 금속산화물층(141)의 금속산화물은 소자실장 시 환원물질로 인하여 환원되어 금속층으로 변환될 수 있다. 예를 들어, 제2층(120)이 금속입자만을 포함하는 경우, 금속입자의 특성상 공정 중 산화가능하다. 예를 들어, 제2층(120)이 구리입자를 포함하는 경우, 구리입자는 공정 중에서 자연산화도 가능하고, 구리입자의 실장을 위해 가열소결하는 경우 소결시 산화가 가능하다. 이에 따라 반도체소자가 실장된 후에 소자와 기판 사이의 접합된 영역이 산화된 상태가 되므로 접합신뢰성이 낮아지고 열전도도를 포함하여 물성이 악화될 수 있다. The composite metal particles 140 can be obtained by oxidizing the surface of the metal particles. When the core 142 is a metal, the metal of the metal oxide layer 141 may be the same metal as the metal of the core 142, but may be a different metal. The metal oxide of the metal oxide layer 141 may be reduced due to a reducing material when the device is mounted and converted into a metal layer. For example, if the second layer 120 comprises only metal particles, it is possible to oxidize during the process due to the nature of the metal particles. For example, when the second layer 120 contains copper particles, the copper particles can be naturally oxidized in the process, and can be oxidized during sintering when heat-sintering for the mounting of copper particles. As a result, the bonded region between the device and the substrate is oxidized after the semiconductor device is mounted, so that the reliability of bonding is lowered and physical properties including thermal conductivity may be deteriorated.

그러나, 본 실시예에서와 같이 금속입자의 표면에 먼저 금속산화물층을 형성하여 복합금속입자(140)를 얻어 이를 소자 실장에 이용하는 경우, 소자실장공정 중에도 표면에 형성된 금속산화물층 때문에 내부 코어금속입자의 산화를 방지할 수 있고, 소결공정 중에 환원공정을 함께 수행하면 최종 접합층의 접촉면에서의 산화가 발생하지 않는다. However, when the metal oxide layer is first formed on the surface of the metal particles to obtain the composite metal particles 140 and used for device mounting, as in this embodiment, the metal oxide layer formed on the surface during the device mounting process, Oxidation of the final bonding layer is prevented from occurring at the contact surface of the final bonding layer.

복합금속입자(140)는 코어(142)가 금속을 포함하고 있으나, 코어(142)가 금속산화물입자를 포함할 수 있다. 순수한 금속함량이 낮아지면 재료비를 절감할 수 있고, 추후 환원공정에 따라 코어(142)에 포함된 금속산화물도 함께 환원되므로 실장 후에는 금속성분만을 얻게 되므로 재료비 절감효과를 얻을 수 있다. The composite metal particles 140 may include the metal 142, although the core 142 includes the metal. When the pure metal content is lowered, the material cost can be reduced, and since the metal oxide included in the core 142 is also reduced together with the subsequent reduction process, metallic material is obtained after the packaging.

그리고, 복합금속입자(140)의 경우, 제1층(110)의 내부로 임베딩된 상태로 반도체소자 실장에 이용되는 경우, 환원되는 영역이 감소되어 환원시간 및 공정면에서 유리하다. 즉, 도 6을 참조하면, 복합금속입자(140)는 제1층(110)의 내부에 위치한 금속산화물층의 환원이 필요없게 되어 환원시간이 단축되고, 환원공정이 간단해질 수 있다. 복합금속입자(140)는 제1층(110) 외부로 노출된 영역이 환원되고, 환원된 금속이 입자간 소결 등을 통해 접합층이 형성되므로 제1층(110) 내부의 금속산화물층이 환원되지 않아도 접합층 형성이 가능하고 반도체소자 실장이 가능하게 되는 것이다. In the case of using the composite metal particles 140 in a state of being embedded in the first layer 110 in a semiconductor device, the reduction area is reduced, which is advantageous in terms of reduction time and process. That is, referring to FIG. 6, the composite metal particles 140 do not require reduction of the metal oxide layer located inside the first layer 110, shortening the reduction time, and simplifying the reduction process. The metal oxide layer in the first layer 110 is reduced by reducing the region exposed to the outside of the first layer 110 and forming the bonding layer by sintering the reduced metal, The bonding layer can be formed and the semiconductor element can be mounted.

본 발명의 다른 측면에 따르면, 금속막을 포함하는 제1층을 준비하는 단계; 및 제1층의 일면에 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 도포하여 제2층을 형성하는 단계;를 포함하는 반도체소자를 기판에 실장하기 위한 반도체소자 실장재 제조방법이 제공된다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preparing a first layer including a metal film; And forming a second layer by coating at least one of particles of metal particles, metal oxide particles, and composite metal particles on the surface of the first layer with a metal oxide layer on one surface of the first layer, There is provided a method for manufacturing a semiconductor element mounting material.

제1층 상에 제2층을 형성하는 단계는, 스프레이법 또는 롤링법을 이용하여, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 제1층에 도포하여 수행될 수 있다. 즉, 제2층은 제1층에 입자를 기계적 방법으로 코팅하여 입자들만을 층으로 형성할 수 있다. The step of forming the second layer on the first layer may include forming at least one of the metal particles, the metal oxide particles, and the composite metal particles including the metal oxide layer on the surface thereof by a spraying method or a rolling method, As shown in FIG. That is, the second layer can be formed by coating the particles in the first layer mechanically to form only the particles.

또는 프린팅법 또는 닥터블레이드를 이용하여, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 페이스트를 제1층에 도포하고 건조하면 제1층 상에 입자들만을 포함하는 제2층이 형성될 수 있다. 페이스트 형성시, 용매나 바인더를 입자와 혼합하여 형성할 수 있다. 사용될 수 있는 용매는 탄화수소계 용매, 염소화탄화수소계 용매, 고리형 에테르계 용매, 케톤계 용매, 알코올계 용매, 다가알코올계 용매, 아세테이트계 용매, 다가알코올의 에테르계 용매 또는 테르펜계 용매 등이 있다. Alternatively, a paste containing at least one particle of metal particles, metal oxide particles and metal oxide layers on the surface thereof is applied to the first layer and dried using a printing method or a doctor blade to form a first layer A second layer containing only particles can be formed. Upon forming the paste, a solvent or a binder may be mixed with the particles. Examples of the solvent that can be used include a hydrocarbon solvent, a chlorinated hydrocarbon solvent, a cyclic ether solvent, a ketone solvent, an alcohol solvent, a polyhydric alcohol solvent, an acetate solvent, an ether solvent of a polyhydric alcohol or a terpene solvent .

또한, 본 실시예에서 사용될 수 있는 바인더로는 셀룰로오스계 수지, 폴리 염화비닐수지, 공중합 수지, 폴리비닐알코올계 수지, 폴리비닐피롤리돈계 수지, 아크릴 수지, 아세트산비닐-아크릴산에스테르 공중합 수지, 부티랄 수지, 알키드 수지, 에폭시 수지, 페놀 수지, 로진에스테르 수지, 폴리에스테르 수지 또는 실리콘 등이 있다. Examples of the binder that can be used in the present embodiment include a cellulose resin, a polyvinyl chloride resin, a copolymer resin, a polyvinyl alcohol resin, a polyvinyl pyrrolidone resin, an acrylic resin, a vinyl acetate-acrylate copolymer resin, A resin, an alkyd resin, an epoxy resin, a phenol resin, a rosin ester resin, a polyester resin, or silicone.

이 때, 스프레이법이나 롤링법의 경우에는 스프레이 강도를 높이거나 롤러에 압력을 가하여 제2층을 구성하는 입자를 제1층의 내부로 박히도록 형성할 수 있다. 프린팅법이나 닥터블레이드를 이용하는 경우에는 압력을 가하여 페이스트 내의 입자를 제1층으로 임베딩되도록 할 수 있다. At this time, in the case of the spray method or the rolling method, the particles constituting the second layer can be formed so as to be embedded in the first layer by increasing the spray strength or applying pressure to the roller. In the case of using a printing method or a doctor blade, pressure can be applied to cause particles in the paste to be embedded into the first layer.

도 7은 본 발명의 또다른 실시예에 따른 반도체소자 패키지의 단면도이다. 본 실시예에 따른 반도체소자 패키지(1000)는 기판(300); 및 기판(300) 상에 실장되는 반도체 소자(200);를 포함하고, 반도체소자(200)는 기판(300) 상에 위치한, 금속막을 포함하는 제1층, 및 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층을 포함하는 반도체소자 실장재(100) 상에 위치하여, 반도체소자 실장재(100)의 소결에 의해 기판에 실장된다. 7 is a cross-sectional view of a semiconductor device package according to another embodiment of the present invention. A semiconductor device package 1000 according to the present embodiment includes a substrate 300; And a semiconductor device 200 mounted on the substrate 300. The semiconductor device 200 includes a first layer including a metal film and a second layer formed on at least one side of the first layer, And a second layer comprising at least one particle of metal particles, metal oxide particles, and composite metal particles comprising a metal oxide layer on the surface, wherein the semiconductor element mounting material (100) (100).

본 발명의 반도체소자 패키지(1000)에 사용될 수 있는 기판(300)으로는 폴리이미드, 폴리우레탄, PMMA 및 PET 중에서 선택되는 합성수지 기판, 스테인레스, 알루미늄, 금 및 은 중에서 선택되는 금속 기판 또는 ITO(Indium Tin Oxide) 및 Al2O3, AlN, 또는 Si3N4와 같은 세라믹, 유리 및 실리콘중에서 선택되는 비금속 기판 등이 있다. 기판(300)은 반도체소자 실장재(100)의 소결온도에 내열성 있는 기판이라면 어떤 것이든 사용될 수 있다. As the substrate 300 that can be used in the semiconductor device package 1000 of the present invention, a synthetic resin substrate selected from polyimide, polyurethane, PMMA, and PET, a metal substrate selected from stainless steel, aluminum, Tin Oxide) and a non-metallic substrate selected from ceramics such as Al 2 O 3 , AlN, or Si 3 N 4 , glass, and silicon. The substrate 300 can be any substrate that is heat resistant to the sintering temperature of the semiconductor element mounting material 100.

기판(300) 상에 실장될 수 있는 소자(200)로는 다이오드, IC 및 IGBT, MOSFET 등과 같은 전력소자를 예를 들 수 있다. 특히, 본 발명에 사용될 수 있는 소자는 EV/HEV, 태양광, 풍력발전용 전력변환 모듈 및 LED 등에서 사용되는 IGBT 또는 MOSFET과 같은 전력소자인데, 본 발명에 따른 반도체소자 실장재의 높은 열전도도에 따라 방열특성이 접합면에서 우수해지기 때문이다. Examples of the device 200 that can be mounted on the substrate 300 include a diode, an IC, and a power device such as an IGBT, a MOSFET, and the like. Particularly, the device that can be used in the present invention is a power device such as an IGBT or a MOSFET used in an EV / HEV, a solar power, a power conversion module for a wind power generation, an LED, etc. However, according to the high thermal conductivity of the semiconductor device mounting material according to the present invention This is because the heat dissipation characteristics are excellent at the joint surface.

본 발명의 따른 반도체소자 실장방법은 기판 상에 금속막을 포함하는 제1층, 및 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층을 포함하는 반도체소자 실장재를 형성하는 반도체소자 실장재 형성단계; 반도체소자 실장재 상에 소자를 위치시키는 단계; 및 반도체소자 실장재를 소결시키는 단계;를 포함한다. A semiconductor element mounting method according to the present invention is a method for mounting a semiconductor element comprising a first layer including a metal film on a substrate and a second metal layer formed on at least one side of the first layer and including metal particles, A semiconductor element mounting reformation step of forming a semiconductor element mounting material including a second layer including at least one particle; Positioning an element on a semiconductor element mounting material; And sintering the semiconductor element mounting material.

반도체소자 실장재(100)는 기판(300) 상에 위치하며, 반도체소자 실장재(100)의 상면에 소자(200)가 위치하도록 한 후, 소결공정을 수행한다. 소결공정은 환원공정과 동시에 수행될 수 있다. 반도체소자 실장재(100)의 제2층에 금속산화물 입자나 복합금속입자가 포함되는 경우에는 환원공정을 수행하여 환원과 동시에 소결하여 접합층을 형성할 수 있다. 제2층에 금속산화물이 포함되지 않는 경우에도 공정 중에 금속입자가 산화될 수 있으므로 환원공정을 수행하여 접합의 신뢰성을 높이는 것이 바람직하다. The semiconductor element mounting material 100 is placed on the substrate 300 and the device 200 is placed on the upper surface of the semiconductor device mounting material 100 and then the sintering process is performed. The sintering process can be performed simultaneously with the reduction process. In the case where the second layer of the semiconductor element mounting material 100 contains metal oxide particles or composite metal particles, the bonding layer may be formed by performing a reduction process and sintering simultaneously with reduction. Even if the second layer does not contain a metal oxide, since the metal particles may be oxidized during the process, it is preferable to carry out a reduction process to improve the reliability of the bonding.

환원공정은 환원물질의 투입에 따라 수행될 수 있다. 환원물질로는 포름알데하이드, 아세트알데하이드 등의 알데하이드계 화합물, 옥살산(Oxalic acid), 포름산(Formic acid), 아스코르브산(Ascorbic acid), 술폰산(sulfonic acid), 도데실벤젠술폰산(dodecyl benzene sulfonic acid), 말레산(maleic acid), 헥사믹산(hexamic acid), 포스포릭산(phosphoric acid), O-프탈릭산(O-phthalic acid), 또는 아크릴산(acrylic acid) 등의 산이 바람직하게 사용될 수 있다. The reduction process can be performed according to the input of the reducing material. Examples of reducing materials include aldehyde-based compounds such as formaldehyde and acetaldehyde; oxalic acid, formic acid, ascorbic acid, sulfonic acid, dodecyl benzene sulfonic acid, An acid such as maleic acid, hexamic acid, phosphoric acid, O-phthalic acid, or acrylic acid can be preferably used.

금속산화물로 산화구리가 사용되는 경우, 환원물질로는 가스형태의 포름산이 사용될 수 있다. 포름산 가스를 사용하는 경우, 400℃이하의 온도에서 투입하여 환원반응이 진행될 수 있다. 산화구리의 경우 소결온도가 400℃ 이하이므로 소결공정과 함께 포름산 가스를 이용한 환원공정의 수행이 가능하다. 환원물질의 투여는 금속산화물이 모두 환원될 수 있을 정도의 충분한 시간동안 수행된다. When copper oxide is used as the metal oxide, formic acid in gaseous form may be used as the reducing material. When formic acid gas is used, the reduction reaction can be carried out at a temperature of 400 ° C or lower. In the case of copper oxide, since the sintering temperature is below 400 ° C., it is possible to carry out a reduction process using formic acid gas together with the sintering process. Administration of the reducing material is carried out for a sufficient time such that all metal oxides can be reduced.

환원공정과 함께 소결공정이 수행된다. 제2층에 포함된 입자들은 환원과 동시에 소결되어 입자들간의 상호확산을 통해 접합을 이루게 된다. The sintering process is performed together with the reduction process. Particles contained in the second layer are sintered at the same time as the reduction, so that the particles are mutually diffused to form a junction.

이에 따라, 본 발명의 반도체소자 실장재를 사용하면, 금속산화물을 이용하여 비교적 저가의 금속입자를 사용할 수 있어 비용이 절감되고, 400℃ 이하의 비교적 낮은 온도와 40 MPa 이하의 낮은 압력에서 공정수행이 가능하여 제조비용을 낮출 수 있으며, 소자와 기판 사이의 본딩이 신뢰성이 높고, 반도체소자 실장재의 방열특성도 높일 수 있어 사용될 수 있는 소자의 범위를 넓혀 다양한 분야에 적용가능하다. Accordingly, when the semiconductor element mounting material of the present invention is used, it is possible to use relatively inexpensive metal particles by using metal oxides, and the cost is reduced, and the process is performed at a relatively low temperature of 400 DEG C or less and a low pressure of 40 MPa or less It is possible to lower the manufacturing cost and improve the reliability of the bonding between the device and the substrate and the heat dissipation property of the semiconductor device mounting material so that the device can be used in various fields by widening the range of devices that can be used.

이상, 본 발명의 실시예들에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, many modifications and changes may be made by those skilled in the art without departing from the spirit and scope of the invention as defined in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.

100 반도체소자 실장재
110 제1층
120 제2층
130 제3층
140 복합금속입자
141 금속산화물층
142 코어
200 소자
300 기판
1000 반도체소자 패키지
100 Semiconductor device mounting material
110 First Floor
120 Second Floor
130 Third Floor
140 composite metal particles
141 metal oxide layer
142 cores
200 device
300 substrate
1000 semiconductor device package

Claims (10)

금속막을 포함하는 제1층; 및
상기 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층;을 포함하는 반도체소자를 기판에 실장하기 위한 반도체소자 실장재로서,
제2층은 반도체 소자와 접촉하며, 제2층은 상기 입자만으로 형성된 것을 특징으로 하는 반도체 소자를 기판에 실장하기 위한 반도체 소자 실장재.
A first layer comprising a metal film; And
And a second layer formed on at least one surface of the first layer, the second layer including metal particles, metal oxide particles, and composite metal particles comprising a metal oxide layer on the surface, A semiconductor device as set forth in claim 1,
Wherein the second layer is in contact with the semiconductor element and the second layer is formed of only the particles.
청구항 1에 있어서,
상기 입자는,
일부분은 상기 제1층의 내부에 위치하고, 잔여부분은 상기 제1층의 외부에 위치하는 것을 특징으로 하는 반도체소자를 기판에 실장하기 위한 반도체소자 실장재.
The method according to claim 1,
The particles may be,
And the remaining portion is located outside the first layer. 2. The semiconductor device according to claim 1, wherein the first layer is formed on the first layer.
청구항 1에 있어서,
상기 입자 중 어느 하나의 입자를 제1입자라 하고, 다른 하나의 입자를 제2입자라 하면,
상기 제1입자 및 상기 제2입자는 서로 이격되어 위치하는 것을 특징으로 하는 반도체소자를 기판에 실장하기 위한 반도체소자 실장재.
The method according to claim 1,
When any one of the particles is referred to as a first particle and the other particle is referred to as a second particle,
Wherein the first particles and the second particles are spaced apart from each other. ≪ RTI ID = 0.0 > 11. < / RTI >
청구항 1에 있어서,
상기 금속산화물입자 및 상기 금속산화물층은 Cu, Ni, Ag, Ti, Al 및 Zn 중 어느 하나의 산화물을 포함하는 것을 특징으로 하는 반도체소자를 기판에 실장하기 위한 반도체소자 실장재.
The method according to claim 1,
Wherein the metal oxide particles and the metal oxide layer comprise an oxide of any one of Cu, Ni, Ag, Ti, Al, and Zn.
금속막을 포함하는 제1층을 준비하는 단계; 및
상기 제1층의 일면에 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 도포하여 제2층을 형성하는 단계;를 포함하는 반도체소자 실장재 제조방법으로서,
제2층은 반도체 소자와 접촉하며, 제2층은 상기 입자만으로 형성된 것을 특징으로 하는 반도체소자를 기판에 실장하기 위한 반도체소자 실장재 제조방법.
Preparing a first layer comprising a metal film; And
And forming a second layer by coating at least one particle of metal particles, metal oxide particles, and composite metal particles on the surface of the first layer with a metal oxide layer on one surface of the first layer As a result,
Wherein the second layer is in contact with the semiconductor element and the second layer is formed of only the particles.
청구항 5에 있어서,
상기 제2층을 형성하는 단계는,
상기 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자의 일부분을 상기 제1층 내부로 임베딩하는 단계인 것을 특징으로 하는 반도체소자를 기판에 실장하기 위한 반도체소자 실장재 제조방법.
The method of claim 5,
Wherein forming the second layer comprises:
And embedding a part of at least one of the metal particles, the metal oxide particles, and the composite metal particles including the metal oxide layer on the surface into the first layer. A method of manufacturing an element mounting material.
청구항 5에 있어서,
상기 제2층을 형성하는 단계는,
스프레이법 또는 롤링법을 이용하여, 상기 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 상기 제1층에 도포하는 단계인 것을 특징으로 하는 반도체소자를 기판에 실장하기 위한 반도체소자 실장재 제조방법.
The method of claim 5,
Wherein forming the second layer comprises:
Wherein at least one of the metal particles, the metal oxide particles, and the composite metal particles including a metal oxide layer on the surface thereof is applied to the first layer using a spraying method or a rolling method. A method for manufacturing a semiconductor element mounting material for mounting on a substrate.
기판; 및
상기 기판 상에 실장되는 소자;를 포함하고,
상기 소자는 상기 기판 상에 위치한, 금속막을 포함하는 제1층, 및 상기 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층을 포함하는 반도체소자 실장재 상에 위치하여, 상기 반도체소자 실장재의 소결에 의해 상기 기판에 실장되고,
제2층은 상기 소자와 접촉하며, 제2층은 상기 입자만으로 형성된 것을 특징으로 하는 반도체소자 패키지.
Board; And
And an element mounted on the substrate,
The device comprises at least one of a metal layer, a metal oxide particle, and a metal oxide layer on the surface, the metal layer being formed on at least one surface of the first layer, And a second layer including a plurality of grains of the semiconductor element mounting material, the semiconductor element mounting material being mounted on the substrate by sintering the semiconductor element mounting material,
Wherein the second layer is in contact with the device and the second layer is formed of only the particles.
기판 상에 금속막을 포함하는 제1층, 및 상기 제1층의 적어도 일면에 형성되는, 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자를 포함하는 제2층을 포함하는 반도체소자 실장재를 형성하는 반도체소자 실장재 형성단계;
상기 반도체소자 실장재 상에 소자를 위치시키는 단계; 및
상기 반도체소자 실장재를 소결시키는 단계;를 포함하는 소자실장방법으로서,
제2층은 상기 소자와 접촉하며, 제2층은 상기 입자만으로 형성된 것을 특징으로 하는 소자실장방법.
There is provided a method of manufacturing a semiconductor device, comprising: forming a first layer including a metal film on a substrate; and a composite metal particle formed on at least one surface of the first layer, the composite metal particle including metal particles, metal oxide particles, A semiconductor element mounting reformation step of forming a semiconductor element mounting material including two layers;
Positioning an element on the semiconductor element mounting material; And
And sintering the semiconductor element mounting material, the element mounting method comprising:
Wherein the second layer is in contact with the device, and the second layer is formed of only the particles.
청구항 9에 있어서,
상기 소결시키는 단계는, 상기 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 하나의 입자의 환원공정을 더 포함하는 것을 특징으로 하는 소자실장방법.
The method of claim 9,
Wherein the sintering step further comprises a step of reducing at least one of the metal particles, the metal oxide particles, and the composite metal particles including a metal oxide layer on the surface thereof.
KR1020180116865A 2018-10-01 2018-10-01 Bonding material and manufacturing method thereof KR102091938B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180116865A KR102091938B1 (en) 2018-10-01 2018-10-01 Bonding material and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180116865A KR102091938B1 (en) 2018-10-01 2018-10-01 Bonding material and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160151794A Division KR20180054174A (en) 2016-11-15 2016-11-15 Bonding material and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20180123452A true KR20180123452A (en) 2018-11-16
KR102091938B1 KR102091938B1 (en) 2020-03-20

Family

ID=64565141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180116865A KR102091938B1 (en) 2018-10-01 2018-10-01 Bonding material and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102091938B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036277A (en) * 1999-07-23 2001-02-09 Tomoegawa Paper Co Ltd Electromagnetic wave shielding sheet and manufacture thereof
KR20010050963A (en) * 1999-10-12 2001-06-25 구리다 히데유키 Connecting material for anisotropically electroconductive connection
JP2002164481A (en) * 2000-11-13 2002-06-07 Three M Innovative Properties Co Heat conductive sheet
KR20120057285A (en) * 2010-11-26 2012-06-05 삼성전자주식회사 Semiconductor devices and methods for controlling temperature thereof
KR20150099757A (en) * 2012-12-27 2015-09-01 미쓰비시 마테리알 가부시키가이샤 Substrate for power module, substrate for power module having metal member, power module having metal member, method for manufacturing substrate for power module, method for manufacturing substrate for power module having metal member

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036277A (en) * 1999-07-23 2001-02-09 Tomoegawa Paper Co Ltd Electromagnetic wave shielding sheet and manufacture thereof
KR20010050963A (en) * 1999-10-12 2001-06-25 구리다 히데유키 Connecting material for anisotropically electroconductive connection
JP2002164481A (en) * 2000-11-13 2002-06-07 Three M Innovative Properties Co Heat conductive sheet
KR20120057285A (en) * 2010-11-26 2012-06-05 삼성전자주식회사 Semiconductor devices and methods for controlling temperature thereof
KR20150099757A (en) * 2012-12-27 2015-09-01 미쓰비시 마테리알 가부시키가이샤 Substrate for power module, substrate for power module having metal member, power module having metal member, method for manufacturing substrate for power module, method for manufacturing substrate for power module having metal member

Also Published As

Publication number Publication date
KR102091938B1 (en) 2020-03-20

Similar Documents

Publication Publication Date Title
US9520377B2 (en) Semiconductor device package including bonding layer having Ag3Sn
US20160380090A1 (en) GaN SEMICONDUCTOR DEVICE STRUCTURE AND METHOD OF FABRICATION BY SUBSTRATE REPLACEMENT
US10043782B2 (en) Electronic device package having a dielectric layer and an encapsulant
US8492202B2 (en) Semiconductor device and method of manufacturing the same
US10236231B2 (en) Semiconductor device
US20090206456A1 (en) Module including a sintered joint bonding a semiconductor chip to a copper surface
US20150077941A1 (en) Electronic Power Device and Method of Fabricating an Electronic Power Device
KR20120046600A (en) Power module using sintering die attach and manufacturing method thereof
US9153564B2 (en) Power module package and method of manufacturing the same
US7682875B2 (en) Method for fabricating a module including a sintered joint
US9397018B2 (en) Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
US10573618B1 (en) Package structures and methods for fabricating the same
US9147631B2 (en) Semiconductor power device having a heat sink
US20130229777A1 (en) Chip arrangements and methods for forming a chip arrangement
Yan et al. A multichip phase-leg IGBT module using nanosilver paste by pressureless sintering in formic acid atmosphere
Yoon et al. Double-sided nickel-tin transient liquid phase bonding for double-sided cooling
US10937767B2 (en) Chip packaging method and device with packaged chips
CN115954286B (en) Leadless all-copper interconnection packaging structure and preparation method thereof
KR20180123452A (en) Bonding material and manufacturing method thereof
CN116313854A (en) Chip packaging structure and preparation method thereof
KR20180054174A (en) Bonding material and manufacturing method thereof
JP2018098219A (en) Semiconductor device and manufacturing method of the same
CN115312476A (en) Semiconductor package having scratch-resistant layer and method of manufacturing the same
CN108878374B (en) Power semiconductor module arrangement and method for producing the same
KR20180039448A (en) Preform for bonding material and manufacturing method thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant