KR20180119153A - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR20180119153A
KR20180119153A KR1020180127473A KR20180127473A KR20180119153A KR 20180119153 A KR20180119153 A KR 20180119153A KR 1020180127473 A KR1020180127473 A KR 1020180127473A KR 20180127473 A KR20180127473 A KR 20180127473A KR 20180119153 A KR20180119153 A KR 20180119153A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
thickness
conductive
conductive pattern
Prior art date
Application number
KR1020180127473A
Other languages
Korean (ko)
Other versions
KR102426614B1 (en
Inventor
안치욱
김도연
박성현
이재현
조성웅
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160097493A external-priority patent/KR101913394B1/en
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180127473A priority Critical patent/KR102426614B1/en
Publication of KR20180119153A publication Critical patent/KR20180119153A/en
Priority to KR1020220091728A priority patent/KR102546953B1/en
Application granted granted Critical
Publication of KR102426614B1 publication Critical patent/KR102426614B1/en
Priority to KR1020230078242A priority patent/KR20230095047A/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Abstract

A display device includes a display panel and a touch sensing unit disposed on the display panel. The touch sensing unit includes a first conductive pattern disposed on the display panel, an insulating layer covering the first conductive pattern, and a second conductive pattern disposed on the insulating layer and partially crossing the first conductive pattern. The thickness of the first conductive pattern is thinner than the thickness of the second conductive pattern. Accordingly, the present invention can reduce a crack generation rate of the insulating layer.

Description

표시 장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 터치 감지 유닛에 포함되는 절연층의 크랙 발생률이 감소된 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a display device, and more particularly, to a display device in which a crack occurrence rate of an insulating layer included in a touch sensing unit is reduced.

정보화 사회에서 표시 장치는 시각정보 전달매체로서 그 중요성이 대두되고 있다. 현재 알려져 있는 표시 장치에는 액정 표시 장치(liquid crystal display: LCD), 플라즈마 표시 장치(plasma display panel: PDP), 유기 전계 발광 표시 장치(organic light emitting display: OLED), 전계 효과 표시 장치(field effect display: FED), 전기 영동 표시 장치(eletrophoretic display: EPD) 등이 있다.In the information society, display devices are becoming important as visual information delivery media. Currently known display devices include liquid crystal displays (LCDs), plasma display panels (PDPs), organic light emitting displays (OLEDs), field effect displays : FED), and an electrophoretic display (EPD).

표시 장치는 전기적 신호를 인가 받아 활성화된다. 표시 장치는 영상을 표시하는 표시 패널 외부로부터 인가되는 터치를 감지하는 터치 스크린을 포함한다.The display device is activated by receiving an electrical signal. The display device includes a touch screen for sensing a touch applied from outside the display panel for displaying the image.

표시 장치는 전기적 신호에 의해 활성화 되도록 다양한 전극 패턴들을 포함할 수 있다. 전극 패턴들이 활성화된 영역은 정보가 표시되거나 외부로부터 인가되는 터치에 반응한다.The display device may include various electrode patterns to be activated by an electrical signal. The area where the electrode patterns are activated responds to information displayed or touches applied from the outside.

본 발명의 일 목적은 터치 감지 유닛에 포함되는 절연층의 크랙 발생률이 감소된 표시 장치를 제공하는 것이다.It is an object of the present invention to provide a display device in which the cracking rate of the insulating layer included in the touch sensing unit is reduced.

본 발명의 일 목적은 터치 감지 유닛의 쇼트(short) 불량률이 감소된 표시 장치를 제공하는 것이다.It is an object of the present invention to provide a display device in which a short defect rate of a touch sensing unit is reduced.

본 발명의 일 실시예는 표시 패널 및 표시 패널 상에 배치된 터치 감지 유닛을 포함하고, 터치 감지 유닛은 표시 패널 상에 배치된 제1 도전 패턴, 제1 도전 패턴을 커버하는 절연층 및 절연층 상에 배치되고 일부가 제1 도전 패턴과 교차하는 제2 도전 패턴을 포함하고, 제1 도전 패턴의 두께는 제2 도전 패턴의 두께보다 작은 것인 표시 장치를 제공한다.An embodiment of the present invention includes a display panel and a touch sensing unit disposed on the display panel, wherein the touch sensing unit includes a first conductive pattern disposed on the display panel, an insulating layer covering the first conductive pattern, And a second conductive pattern partially disposed on the second conductive pattern and intersecting the first conductive pattern, wherein a thickness of the first conductive pattern is smaller than a thickness of the second conductive pattern.

제1 도전 패턴 및 절연층은 표시 패널의 박막 봉지층 상에 직접 배치되고, 절연층은 제1 도전 패턴 상에 배치되고 박막 봉지층과 이격된 제1 부분, 박막 봉지층과 접하는 제2 부분, 및 제1 부분 및 제2 부분을 연결하는 제3 부분을 포함하는 것일 수 있다.The first conductive pattern and the insulating layer are disposed directly on the thin film encapsulation layer of the display panel, the insulating layer is disposed on the first conductive pattern and has a first portion spaced apart from the thin film encapsulation layer, And a third portion connecting the first portion and the second portion.

제1 도전 패턴의 두께는 절연층의 두께보다 작은 것일 수 있다.The thickness of the first conductive pattern may be smaller than the thickness of the insulating layer.

제1 도전 패턴의 두께는 1800Å 이상 2100Å 이하이고, 제2 도전 패턴의 두께는 2700Å 이상 3500Å 이하인 것일 수 있다.The thickness of the first conductive pattern may be equal to or greater than 1800 ANGSTROM and equal to or less than 2100 ANGSTROM and the thickness of the second conductive pattern may be equal to or greater than 2700 ANGSTROM and equal to or less than 3500 ANGSTROM.

제1 도전 패턴은 표시 패널 상에 배치된 제1 도전층, 제1 도전층 상에 배치된 제2 도전층 및 제2 도전층 상에 배치된 제3 도전층을 포함하며, 제2 도전층은 제1 도전층 및 제3 도전층보다 고유 저항(electrical resistivity)이 작고, 제2 도전층의 두께는 제1 도전층의 두께 및 제3 도전층의 두께보다 큰 것일 수 있다.The first conductive pattern includes a first conductive layer disposed on the display panel, a second conductive layer disposed on the first conductive layer, and a third conductive layer disposed on the second conductive layer, The electrical resistivity of the first conductive layer and the third conductive layer may be smaller and the thickness of the second conductive layer may be larger than the thickness of the first conductive layer and the thickness of the third conductive layer.

제3 도전층의 두께는 제1 도전 패턴의 두께보다 큰 것일 수 있다.The thickness of the third conductive layer may be greater than the thickness of the first conductive pattern.

제3 도전층의 두께는 제1 도전 패턴의 두께의 1.5배 이상 3배 이하인 것일 수 있다.The thickness of the third conductive layer may be 1.5 times or more and 3 times or less the thickness of the first conductive pattern.

제1 도전층의 두께는 50Å 내지 200Å이고, 제2 도전층의 두께는 1000Å 내지 1800Å이며, 제3 도전층의 두께는 250Å 내지 350Å인 것일 수 있다.The thickness of the first conductive layer may be about 50 Å to about 200 Å, the thickness of the second conductive layer may be about 1000 Å to about 1800 Å, and the thickness of the third conductive layer may be about 250 Å to about 350 Å.

제1 도전층 및 제3 도전층은 각각 Ti를 포함하고, 제2 도전층은 Al을 포함하는 것일 수 있다.The first conductive layer and the third conductive layer may each contain Ti, and the second conductive layer may include Al.

제2 도전 패턴은 절연층 상에 배치된 제4 도전층, 제4 도전층 상에 배치된 제5 도전층 및 제5 도전층 상에 배치된 제6 도전층을 포함하고, 제5 도전층은 제4 도전층 및 제6 도전층보다 고유 저항(electrical resistivity)이 작고, 제5 도전층의 두께는 제4 도전층의 두께 및 제6 도전층의 두께보다 큰 것일 수 있다.The second conductive pattern includes a fourth conductive layer disposed on the insulating layer, a fifth conductive layer disposed on the fourth conductive layer, and a sixth conductive layer disposed on the fifth conductive layer, The electrical resistivity of the fourth conductive layer and the sixth conductive layer may be smaller and the thickness of the fifth conductive layer may be larger than the thickness of the fourth conductive layer and the sixth conductive layer.

제2 도전층의 두께는 제5 도전층의 두께보다 작은 것일 수 있다.The thickness of the second conductive layer may be smaller than the thickness of the fifth conductive layer.

제1 도전층의 두께는 제4 도전층의 두께보다 작은 것일 수 있다.The thickness of the first conductive layer may be smaller than the thickness of the fourth conductive layer.

제4 도전층의 두께는 250Å 내지 350Å이고, 제5 도전층의 두께는 2200Å 내지 2800Å이며, 제6 도전층의 두께는 250Å 내지 350Å인 것일 수 있다.The fourth conductive layer may have a thickness of 250 ANGSTROM to 350 ANGSTROM, the fifth conductive layer may have a thickness of 2200 ANGSTROM to 2,800 ANGSTROM, and the sixth conductive layer may have a thickness of 250 ANGSTROM to 350 ANGSTROM.

제4 도전층 및 제6 도전층 각각은 Ti를 포함하고, 제5 도전층은 Al을 포함하는 것일 수 있다.Each of the fourth conductive layer and the sixth conductive layer may include Ti, and the fifth conductive layer may include Al.

제2 도전 패턴은 제1 연결부들, 제1 연결부들에 의해 연결된 제1 터치 센서부들 및 제1 터치 센서부들과 이격된 제2 터치 센서부들을 포함하는 것일 수 있다.The second conductive pattern may include first connection portions, first touch sensor portions connected by first connection portions, and second touch sensor portions spaced apart from the first touch sensor portions.

제1 도전 패턴은 제2 터치 센서부들을 연결하는 제2 연결부들을 포함하고, 제2 연결부들은 제1 연결부들과 교차하는 것일 수 있다.The first conductive pattern may include second connection portions connecting the second touch sensor portions, and the second connection portions may intersect with the first connection portions.

제1 도전 패턴은 제2 터치 센서부들을 연결하는 제2 연결부들을 포함하고, 제1 터치 센서부들 및 제2 터치 센서부들은 각각 복수 개의 메쉬홀들을 정의하는 복수 개의 메쉬선들을 포함하고, 제2 연결부들은 제1 터치 센서부들의 메쉬선들 및 제2 터치 센서부들의 메쉬선들과 교차하는 것일 수 있다.The first conductive pattern includes second connection portions connecting the second touch sensor units, the first touch sensor units and the second touch sensor units each include a plurality of mesh lines defining a plurality of mesh holes, The connection portions may intersect with the mesh lines of the first touch sensor portions and the mesh lines of the second touch sensor portions.

제2 연결부들은 제1 연결부들과 교차하지 않는 것일 수 있다.The second connection portions may not intersect with the first connection portions.

제1 도전 패턴은 제2 터치 센서부들을 연결하는 제2 연결부들을 포함하고, 절연층에 컨택홀이 정의되고, 제2 연결부들이 컨택홀을 통해 제2 터치 센서부들을 연결하는 것일 수 있다.The first conductive pattern may include second connection portions connecting the second touch sensor portions, a contact hole may be defined in the insulating layer, and the second connection portions may connect the second touch sensor portions through the contact holes.

표시 패널은 베이스층, 베이스층 상에 배치된 회로층, 회로층 상에 배치된 유기 발광 소자층 및 유기 발광 소자층 상에 배치된 박막 봉지층을 포함하는 것일 수 있다.The display panel may include a base layer, a circuit layer disposed on the base layer, an organic light emitting element layer disposed on the circuit layer, and a thin film encapsulation layer disposed on the organic light emitting element layer.

본 발명의 일 실시예에 따른 표시 장치에 따르면, 터치 감지 유닛에 포함되는 절연층의 크랙 발생률이 감소되며, 결과적으로 크랙 발생에 따른 터치 감지 유닛의 쇼트(short) 불량을 개선할 수 있다.According to the display device of the embodiment of the present invention, the cracking rate of the insulating layer included in the touch sensing unit is reduced, and as a result, short defects of the touch sensing unit due to cracks can be improved.

도 1a는 본 발명의 일 실시예에 따른 표시 장치의 제1 동작에 따른 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시 장치의 제2 동작에 따른 사시도이다.
도 1c는 본 발명의 일 실시예에 따른 표시 장치의 제3 동작에 따른 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3a 및 3b는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 5a는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 표시 패널의 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 표시 모듈의 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 화소의 등가회로도이다.
도 6b는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 표시 패널의 부분 단면도이다.
도 6c는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 표시 패널의 부분 단면도이다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 박막 봉지층의 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 터치 감지 유닛의 단면도이다.
도 8b 내지 도 8e는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 터치 감지 유닛의 평면도이다.
도 8f는 도 8b의 A1 영역의 부분 확대도이다.
도 9는 도 8b의 A2 영역의 부분 확대도이다.
도 10a 및 도 10b는 도 9의 I-I'선에 대응하는 개략적인 단면도이다.
도 11은 종래 일반적인 표시 장치에 포함되는 터치 감지 유닛의 개략적인 단면도이다.
도 12a 내지 도 12d는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 터치 감지 유닛의 평면도이다.
도 13a 내지 도 13c는 도 12a의 A3 영역의 부분 확대도이다.
도 14은 도 13c의 Ⅱ-Ⅱ'선에 대응하는 개략적인 단면도이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 터치 감지 유닛의 부분 단면도이다.
도 16은 본 발명의 일 실시예에 따른 표시 장치에 포함되는 터치 감지 유닛의 단면도이다.
1A is a perspective view illustrating a first operation of a display apparatus according to an embodiment of the present invention.
1B is a perspective view illustrating a second operation of the display apparatus according to the embodiment of the present invention.
1C is a perspective view illustrating a third operation of the display apparatus according to the embodiment of the present invention.
2 is a cross-sectional view of a display device according to an embodiment of the present invention.
3A and 3B are perspective views of a display device according to an embodiment of the present invention.
4A and 4B are perspective views of a display device according to an embodiment of the present invention.
5A is a plan view of a display panel included in a display device according to an embodiment of the present invention.
5B is a cross-sectional view of a display module included in a display device according to an embodiment of the present invention.
6A is an equivalent circuit diagram of a pixel included in a display device according to an embodiment of the present invention.
6B is a partial cross-sectional view of a display panel included in a display device according to an embodiment of the present invention.
6C is a partial cross-sectional view of a display panel included in a display device according to an embodiment of the present invention.
7A to 7C are sectional views of a thin film encapsulation layer included in a display device according to an embodiment of the present invention.
8A is a cross-sectional view of a touch sensing unit included in a display device according to an embodiment of the present invention.
8B to 8E are plan views of a touch sensing unit included in a display device according to an embodiment of the present invention.
FIG. 8F is a partial enlarged view of the area A1 in FIG. 8B. FIG.
9 is a partial enlarged view of the region A2 in Fig. 8B.
10A and 10B are schematic cross-sectional views corresponding to line I-I 'in FIG.
11 is a schematic cross-sectional view of a touch sensing unit included in a conventional display device.
12A to 12D are plan views of a touch sensing unit included in a display device according to an embodiment of the present invention.
13A to 13C are partial enlarged views of the region A3 in Fig. 12A.
Fig. 14 is a schematic cross-sectional view corresponding to line II-II 'in Fig. 13C.
15 is a partial cross-sectional view of a touch sensing unit included in a display device according to an embodiment of the present invention.
16 is a sectional view of a touch sensing unit included in a display device according to an embodiment of the present invention.

이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features, and advantages of the present invention will become more readily apparent from the following description of preferred embodiments with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.Like reference numerals are used for like elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are shown enlarged from the actual for the sake of clarity of the present invention. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component. The singular expressions include plural expressions unless the context clearly dictates otherwise.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "하부에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof. Also, where a portion such as a layer, film, region, plate, or the like is referred to as being "on" another portion, this includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. On the contrary, when a part such as a layer, film, region, plate or the like is referred to as being "under" another part, it includes not only the case where it is "directly underneath" another part but also another part in the middle.

이하에서는 본 발명의 일 실시예에 따른 표시 장치에 대하여 설명한다.Hereinafter, a display device according to an embodiment of the present invention will be described.

도 1a는 본 발명의 일 실시예에 따른 표시 장치(DD)의 제1 동작에 따른 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시 장치(DD)의 제2 동작에 따른 사시도이다. 도 1c는 본 발명의 일 실시예에 따른 표시 장치(DD)의 제3 동작에 따른 사시도이다. 1A is a perspective view of a first operation of a display device DD according to an embodiment of the present invention. 1B is a perspective view illustrating a second operation of the display device DD according to an exemplary embodiment of the present invention. 1C is a perspective view illustrating a third operation of the display device DD according to the embodiment of the present invention.

도 1a에 도시된 것과 같이 제1 동작 모드에서, 이미지(IM)가 표시되는 표시면(IS)은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 면과 평행한다. 표시면(IS)의 법선 방향, 즉 표시 장치(DD)의 두께 방향은 제3 방향축(DR3)이 지시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다. 1A, the display surface IS on which the image IM is displayed is parallel to the plane defined by the first directional axis DR1 and the second directional axis DR2. The normal direction of the display surface IS, i.e., the thickness direction of the display device DD, is indicated by the third directional axis DR3. The front surface (or the upper surface) and the back surface (or lower surface) of each of the members are separated by the third directional axis DR3. However, the directions indicated by the first to third direction axes DR1, DR2, DR3 can be converted into different directions as relative concepts. Hereinafter, the first to third directions refer to the same reference numerals in the directions indicated by the first to third direction axes DR1, DR2, and DR3, respectively.

도 1a 내지 도 1c는 플렉서블 표시 장치(DD)의 일례로 폴더블 표시 장치를 도시하였다. 그러나, 본 발명은 말려지는 롤러블 표시 장치 또는 벤디드(bended) 표시 장치일 수 있고, 특별히 제한되지 않는다. 또한, 본 실시예에서 플렉서블 표시 장치를 도시하였으나, 본 발명은 이에 제한되지 않는다. 본 실시예에 따른 표시 장치(DD)는 플랫한 리지드 표시 장치일 수도 있다. 본 발명에 따른 플렉서블 표시 장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 휴대 전화, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 사용될 수 있다.1A to 1C show a folder display device as an example of the flexible display device DD. However, the present invention can be a rollered display device or a bended display device to be driven, and is not particularly limited. Although the flexible display device is shown in this embodiment, the present invention is not limited thereto. The display device DD according to the present embodiment may be a flat rigid display device. The flexible display device DD according to the present invention can be used for a large-sized electronic device such as a television, a monitor, etc., and a small-sized electronic device such as a mobile phone, a tablet, a car navigation system, a game machine,

도 1a에 도시된 것과 같이, 플렉서블 표시 장치(DD)의 표시면(IS)은 복수 개의 영역들을 포함할 수 있다. 플렉서블 표시 장치(DD)는 이미지(IM)가 표시되는 표시영역(DD-DA) 및 표시영역(DD-DA)에 인접한 비표시영역(DD-NDA)을 포함한다. 비표시영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 도 1a에는 이미지(IM)의 일 예로 화병을 도시하였다. 일 예로써, 표시영역(DD-DA)은 사각형상일 수 있다. 비표시영역(DD-NDA)은 표시영역(DD-DA)을 둘러쌀 수 있다. 다만, 이에 제한되지 않고, 표시영역(DD-DA)의 형상과 비표시영역(DD-NDA)의 형상은 상대적으로 디자인될 수 있다.As shown in FIG. 1A, the display surface IS of the flexible display device DD may include a plurality of areas. The flexible display device DD includes a display area DD-DA in which an image IM is displayed and a non-display area DD-NDA adjacent to the display area DD-DA. The non-display area (DD-NDA) is an area where no image is displayed. In Fig. 1A, a vase is shown as an example of the image IM. As an example, the display area DD-DA may be rectangular. The non-display area DD-NDA may surround the display area DD-DA. However, the shape of the display area DD-DA and the shape of the non-display area DD-NDA can be relatively designed, without being limited thereto.

도 1a 내지 도 1c에 도시된 것과 같이, 표시 장치(DD)는 동작 형태에 따라 정의되는 복수 개의 영역들을 포함할 수 있다. 표시 장치(DD)는 벤딩축(BX)에 기초하여(on the basis of) 벤딩되는 벤딩영역(BA), 비벤딩되는 제1 비벤딩영역(NBA1), 및 제2 비벤딩영역(NBA2)을 포함할 수 있다. 도 1b에 도시된 것과 같이, 표시 장치(DD)는 제1 비벤딩영역(NBA1)의 표시면(IS)과 제2 비벤딩영역(NBA2)의 표시면(IS)이 마주하도록 내측 벤딩(inner-bending)될 수 있다. 도 1c에 도시된 것과 같이, 표시 장치(DD)는 표시면(IS)이 외부에 노출되도록 외측 벤딩(outer-bending)될 수도 있다.As shown in Figs. 1A to 1C, the display device DD may include a plurality of areas defined according to the operation mode. The display device DD includes a bending area BA bending on the basis of bending axis BX, a first bending unbending area NBA1 and a second unbending area NBA2, . As shown in FIG. 1B, the display device DD is configured so that the display surface IS of the first non-bending area NBA1 and the display surface IS of the second non- -bending. As shown in FIG. 1C, the display device DD may be outer-bending such that the display surface IS is exposed to the outside.

도 1a 내지 도 1c에서는 하나의 벤딩영역(BA) 만을 도시하였으나, 이에 제한되는 것은 아니다. 예컨대, 본 발명의 일 실시예에서 표시 장치(DD)는 복수 개의 벤딩영역(BA)을 포함할 수 있다. 본 발명의 일 실시예에서 표시 장치(DD)는 도 1a 및 도 1b에 도시된 동작 모드만 반복되도록 구성될 수 있다. 하지만, 이에 제한되는 것은 아니고, 사용자가 표시 장치(DD)를 조작하는 형태에 대응하게 벤딩영역(BA)이 정의될 수 있다. 예컨대, 벤딩영역(BA)은 도 1b 및 도 1c와 달리 제1 방향축(DR1)에 평행하게 정의될 수 있고, 대각선 방향으로 정의될 수도 있다. 벤딩영역(BA)의 면적은 고정되지 않고, 곡률반경에 따라 결정될 수 있다.1A to 1C, only one bending area BA is shown, but the present invention is not limited thereto. For example, in one embodiment of the present invention, the display device DD may include a plurality of bending areas BA. In an embodiment of the present invention, the display device DD may be configured to repeat only the operation modes shown in Figs. 1A and 1B. However, the present invention is not limited thereto, and the bending area BA may be defined corresponding to the manner in which the user operates the display device DD. For example, unlike FIGS. 1B and 1C, the bending area BA may be defined parallel to the first directional axis DR1 and may be defined diagonally. The area of the bending area BA is not fixed but can be determined according to the radius of curvature.

도 2는 본 발명의 일 실시예에 따른 표시 장치(DD)의 단면도이다. 도 2는 제2 방향축(DR2)과 제3 방향축(DR3)이 정의하는 단면을 도시하였다.2 is a cross-sectional view of a display device DD according to an embodiment of the present invention. FIG. 2 shows a cross section defined by the second directional axis DR2 and the third directional axis DR3.

도 2에 도시된 것과 같이, 표시 장치(DD)는 보호필름(PM), 표시모듈(DM), 광학부재(LM), 윈도우(WM), 제1 접착부재(AM1), 제2 접착부재(AM2), 및 제3 접착부재(AM3)를 포함할 수 있다. 표시모듈(DM)은 보호필름(PM)과 광학부재(LM) 사이에 배치된다. 광학부재(LM)는 표시모듈(DM)과 윈도우(WM) 사이에 배치된다. 제1 접착부재(AM1)는 표시모듈(DM)과 보호필름(PM)을 결합하고, 제2 접착부재(AM2)는 표시모듈(DM)과 광학부재(LM)를 결합하고, 제3 접착부재(AM3)는 광학부재(LM)와 윈도우(WM)를 결합한다. 필요에 따라, 제1 접착부재(AM1), 제2 접착부재(AM2) 및 제3 접착부재(AM3) 중 적어도 하나는 생략될 수 있다.2, the display device DD includes a protective film PM, a display module DM, an optical member LM, a window WM, a first adhesive member AM1, a second adhesive member AM2, and a third adhesive member AM3. The display module DM is disposed between the protective film PM and the optical member LM. The optical member LM is disposed between the display module DM and the window WM. The first adhesive member AM1 combines the display module DM with the protective film PM while the second adhesive member AM2 combines the display module DM and the optical member LM, (AM3) combines the optical member (LM) and the window (WM). If necessary, at least one of the first adhesive member AM1, the second adhesive member AM2 and the third adhesive member AM3 may be omitted.

보호필름(PM)은 표시모듈(DM)을 보호한다. 보호필름(PM)은 외부에 노출된 제1 외면(OS-L)을 제공하고, 제1 접착부재(AM1)에 접착되는 접착면을 제공한다. 보호필름(PM)은 외부의 습기가 표시모듈(DM)에 침투하는 것을 방지하고, 외부 충격을 흡수하는 역할을 할 수 있다.The protective film PM protects the display module DM. The protective film PM provides a first outer surface OS-L exposed to the outside, and provides an adhesive surface to be bonded to the first adhesive member AM1. The protective film PM can prevent external moisture from penetrating into the display module DM and absorb external shocks.

보호필름(PM)은 플라스틱 필름을 베이스 기판으로써 포함할 수 있다. 보호필름(PM)은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌나프탈레이트(PEN, polyethylenenaphthalate), 폴리에틸렌테레프탈레이트(PET, polyethyleneterephthalate), 폴리페닐렌설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate), 폴리아릴렌에테르술폰(poly(arylene ethersulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함하는 플라스틱 필름을 포함할 수 있다.The protective film PM may include a plastic film as a base substrate. The protective film (PM) may be formed of at least one selected from the group consisting of polyethersulfone (PES), polyacrylate, polyetherimide (PEI), polyethylenenaphthalate (PEN), polyethyleneterephthalate (PET) (PPS), polyarylate, polyimide (PI), polycarbonate (PC), polyarylene ether sulfone (poly (arylene ethersulfone) And a plastic film containing any one selected from the group consisting of

보호필름(PM)을 구성하는 물질은 플라스틱 수지들에 제한되지 않고, 유/무기 복합재료를 포함할 수 있다. 보호필름(PM)은 다공성 유기층 및 유기층의 기공들에 충전된 무기물을 포함할 수 있다. 보호필름(PM)은 플라스틱 필름에 형성된 기능층을 더 포함할 수 있다. 상기 기능층은 수지층을 포함할 수 있다. 상기 기능층은 코팅 방식에 의해 형성될 수 있다. 본 발명의 일 실시예에서 보호필름(PM)은 생략될 수 있다.The material constituting the protective film (PM) is not limited to plastic resins, and may include an organic / inorganic composite material. The protective film PM may comprise a porous organic layer and an inorganic material filled in the pores of the organic layer. The protective film PM may further comprise a functional layer formed on the plastic film. The functional layer may include a resin layer. The functional layer may be formed by a coating method. In one embodiment of the present invention, the protective film PM may be omitted.

윈도우(WM)는 외부 충격으로부터 표시모듈(DM)를 보호하고, 사용자에게 입력면을 제공할 수 있다. 윈도우(WM)은 외부에 노출된 제2 외면(OS-U)을 제공하고, 제2 접착부재(AM2)에 접착되는 접착면을 제공한다. 도 1a 내지 도 1c에 도시된 표시면(IS)이 제2 외면(OS-U)일 수 있다.The window WM protects the display module DM from an external impact and can provide an input surface to the user. The window WM provides a second outer surface OS-U exposed to the outside and provides an adhesive surface to be adhered to the second adhesive member AM2. The display surface IS shown in Figs. 1A to 1C may be a second outer surface OS-U.

윈도우(WM)는 플라스틱 필름을 포함할 수 있다. 윈도우(WM)는 다층구조를 가질 수 있다. 윈도우(WM)는 유리 기판, 플라스틱 필름, 플라스틱 기판으로부터 선택된 다층구조를 가질 수 있다. 윈도우(WM)는 베젤패턴을 더 포함할 수 있다. 상기 다층구조는 연속공정 또는 접착층을 이용한 접착공정을 통해 형성될 수 있다.The window (WM) may comprise a plastic film. The window (WM) can have a multi-layer structure. The window (WM) may have a multilayer structure selected from a glass substrate, a plastic film, and a plastic substrate. The window (WM) may further include a bezel pattern. The multi-layer structure may be formed through a continuous process or an adhesion process using an adhesive layer.

광학부재(LM)는 외부광 반사율을 감소시킨다. 광학부재(LM)는 적어도 편광필름을 포함할 수 있다. 광학부재(LM)는 위상차 필름을 더 포함할 수 있다. 본 발명의 일 실시예에서 광학부재(LM)는 생략될 수 있다.The optical member LM reduces the external light reflectance. The optical member LM may include at least a polarizing film. The optical member (LM) may further include a retardation film. In an embodiment of the present invention, the optical member LM may be omitted.

표시모듈(DM)은 표시 패널(DP) 및 터치 감지 유닛(TS)을 포함할 수 있다. 터치 감지 유닛(TS)은 표시 패널(DP) 상에 직접 배치될 수 있다. 본 명세서에서 "직접 배치된다"는 것은 별도의 접착층을 이용하여 부착하는 것을 제외하며, 연속공정에 의해 형성된 것을 의미한다. 다만, 이에 의하여 한정되는 것은 아니며, 표시 패널(DP) 및 터치 감지 유닛(TS) 사이에 접착층, 기판 등 다른 층이 개재될 수도 있다.The display module DM may include a display panel DP and a touch sensing unit TS. The touch sensing unit TS can be disposed directly on the display panel DP. As used herein, the term " directly disposed " means that it is formed by a continuous process except that it is adhered using a separate adhesive layer. However, the present invention is not limited thereto, and another layer such as an adhesive layer or a substrate may be interposed between the display panel DP and the touch sensing unit TS.

이하에서는 표시 패널(DP)이 유기 발광 표시 패널(DP)인 것을 예를 들어 설명하였으나, 이에 한정되는 것은 아니며, 표시 패널(DP)은 액정 표시 패널(liquid crystal display panel), 플라즈마 표시 패널(plasma display panel), 전기영동 표시 패널(electrophoretic display panel), MEMS 표시 패널(microelectromechanical system display panel) 및 일렉트로웨팅 표시 패널(electrowetting display panel) 등일 수도 있다.Hereinafter, the display panel DP is an organic light emitting display panel (DP), but the present invention is not limited thereto. The display panel DP may be a liquid crystal display panel, a plasma display panel a display panel, an electrophoretic display panel, a microelectromechanical system display panel, and an electrowetting display panel.

유기 발광 표시 패널(DP)은 입력된 영상 데이터에 대응하는 이미지(IM, 도 1a 참조)를 생성한다. 유기 발광 표시 패널(DP)은 두께 방향(DR3)에서 마주하는 제1 표시 패널이면(BS1-L) 및 제2 표시 패널이면(BS1-U)을 제공한다.The organic light emitting display panel DP generates an image IM (see Fig. 1A) corresponding to the input image data. The organic light emitting display panel DP provides a first display panel back face BS1-L and a second display panel back face BS1-U facing in the thickness direction DR3.

터치 감지 유닛(TS)은 외부입력의 좌표정보를 획득한다. 터치 감지 유닛(TS)은 정전용량 방식으로 외부입력을 감지할 수 있다.The touch sensing unit TS acquires the coordinate information of the external input. The touch sensing unit TS can sense an external input in a capacitive manner.

별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시모듈(DM)은 반사방지층을 더 포함할 수도 있다. 반사방지층은 컬러필터 또는 도전층/절연층/도전층의 적층 구조물을 포함할 수 있다. 반사방지층은 외부로부터 입사된 광을 흡수 또는 상쇄간섭 또는 편광시켜 외부광 반사율을 감소시킬 수 있다. 반사방지층은 광학부재(LM)의 기능을 대체할 수 있다.Although not shown separately, the display module DM according to an embodiment of the present invention may further include an anti-reflection layer. The antireflection layer may include a color filter or a laminated structure of a conductive layer / insulating layer / conductive layer. The antireflection layer can reduce the external light reflectance by absorbing or destructively interfering or polarizing light incident from the outside. The antireflection layer can replace the function of the optical member LM.

제1 접착부재(AM1), 제2 접착부재(AM2), 및 제3 접착부재(AM3) 각각은 광학투명접착필름(OCA, Optically Clear Adhesive film) 또는 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)과 같은 유기 접착층일 수 있다. 유기 접착층은 폴리우레탄계, 폴리아크릴계, 폴리에스테르계, 폴리에폭시계, 폴리초산비닐계 등의 접착물질을 포함할 수 있다. Each of the first adhesive member AM1, the second adhesive member AM2 and the third adhesive member AM3 is made of an optically clear adhesive film (OCA) or an optically clear resin (OCR) Or an organic adhesive layer such as a pressure sensitive adhesive film (PSA). The organic adhesive layer may include an adhesive material such as polyurethane, polyacrylic, polyester, polyepoxy, polyvinyl acetate, and the like.

별도로 도시하지 않았으나, 표시 장치(DD)는 도 1a 내지 도 1c에 도시된 상태를 유지하기 위해 상기 기능층들을 지지하는 프레임 구조물을 더 포함할 수 있다. 프레임 구조물은 관절 구조 또는 힌지 구조를 포함할 수 있다.Although not shown separately, the display device DD may further include a frame structure for supporting the functional layers to maintain the state shown in Figs. 1A to 1C. The frame structure may include a joint structure or a hinge structure.

도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시 장치(DD-1)의 사시도이다. 도 3a는 펼쳐진 상태의 표시 장치(DD-1)를 도시하였고, 도 3b는 벤딩된 상태의 표시 장치(DD-1)를 도시하였다. 3A and 3B are perspective views of a display device DD-1 according to an embodiment of the present invention. FIG. 3A shows a display device DD-1 in an unfolded state, and FIG. 3B shows a display device DD-1 in a bent state.

표시 장치(DD-1)는 하나의 벤딩영역(BA)과 하나의 비벤딩영역(NBA)을 포함할 수 있다. 표시 장치(DD-1)의 비표시영역(DD-NDA)이 벤딩될 수 있다. 다만, 본 발명의 일 실시예에서 표시 장치(DD-1)의 벤딩영역은 변경될 수 있다.The display device DD-1 may include one bending area BA and one non-bending area NBA. The non-display area DD-NDA of the display device DD-1 can be bent. However, the bending area of the display device DD-1 may be changed in an embodiment of the present invention.

본 실시예에 따른 표시 장치(DD-1)는, 도 1a 내지 도 1c에 도시된 표시 장치(DD)와 다르게, 하나의 형태로 고정되어 작동할 수 있다. 표시 장치(DD-1)는 도 3b에 도시된 것과 같이 벤딩된 상태로 작동할 수 있다. 표시 장치(DD-1)는 벤딩된 상태로 프레임 등에 고정되고, 프레임이 전자장치의 하우징과 결합될 수 있다.The display device DD-1 according to the present embodiment can be fixedly operated in one form, unlike the display device DD shown in Figs. 1A to 1C. The display device DD-1 can operate in a bent state as shown in Fig. 3B. The display device DD-1 is fixed to a frame or the like in a bent state, and the frame can be engaged with the housing of the electronic device.

본 실시예에 따른 표시 장치(DD-1)는 도 2에 도시된 것과 동일한 단면 구조를 가질 수 있다. 다만, 비벤딩영역(NBA)과 벤딩영역(BA)이 다른 적층 구조를 가질 수 있다. 비벤딩영역(NBA)은 도 2에 도시된 것과 동일한 단면 구조를 갖고, 벤딩영역(BA)은 도 2에 도시된 것과 다른 단면 구조를 가질 수 있다. 벤딩영역(BA)에는 광학부재(LM) 및 윈도우(WM)가 미배치될 수 있다. 즉, 광학부재(LM) 및 윈도우(WM)는 비벤딩영역(NBA)에만 배치될 수 있다. 제2 접착부재(AM2) 및 제3 접착부재(AM3) 역시 벤딩영역(BA)에 미배치될 수 있다.The display device DD-1 according to the present embodiment may have the same cross-sectional structure as that shown in Fig. However, the non-bending region NBA and the bending region BA may have different lamination structures. The non-bending region NBA has the same cross-sectional structure as that shown in Fig. 2, and the bending region BA can have a cross-sectional structure different from that shown in Fig. The optical member LM and the window WM may not be disposed in the bending area BA. That is, the optical member LM and the window WM can be disposed only in the non-bending area NBA. The second adhesive member AM2 and the third adhesive member AM3 may not be disposed in the bending area BA.

도 4a는 본 발명의 일 실시예에 따른 표시 장치(DD-2)의 사시도이다.4A is a perspective view of a display device DD-2 according to an embodiment of the present invention.

표시 장치(DD-2)는 메인 이미지가 전면으로 표시되는 비벤딩영역(NBA, 또는 평면영역)과 서브 이미지가 측면으로 표시되는 벤딩영역(BA, 또는 측면영역)을 포함한다. 별도로 도시하지 않았으나, 서브 이미지는 소정의 정보를 제공하는 아이콘을 포함할 수 있다. 본 실시예에서 "비벤딩영역(NBA)과 벤딩영역(BA)"이라는 용어는 형상으로 구분되는 복수 개의 영역들로 표시 장치(DD-2)를 정의한 것이다. The display device DD-2 includes a non-bending area (NBA, or planar area) where the main image is displayed on the front side and a bending area (BA, or side area) where the sub image is displayed on the side. Although not shown separately, the sub-image may include an icon for providing predetermined information. In the present embodiment, the term "non-bending area (NBA) and bending area (BA)" defines the display device (DD-2) as a plurality of areas divided into shapes.

비벤딩영역(NBA)으로부터 벤딩된 벤딩영역(BA)은 제1 방향축(DR1), 제2 방향축(DR2), 및 제3 방향축(DR3)과 교차하는 제4 방향축(DR4)으로 서브 이미지을 표시한다. 그러나, 상기 제1 내지 제4 방향축들(DR1 내지 DR4)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.The bending region BA bending from the non-bending region NB is formed as a fourth directional axis DR4 intersecting the first directional axis DR1, the second directional axis DR2, and the third directional axis DR3 Display the sub-image. However, the directions indicated by the first to fourth direction axes DR1 to DR4 can be converted into different directions as relative concepts.

도 4b는 본 발명의 일 실시예에 따른 표시장치(DD-3)의 사시도이다.4B is a perspective view of a display device DD-3 according to an embodiment of the present invention.

표시장치(DD-3)는 메인 이미지가 전면으로 표시되는 비벤딩영역(NBA), 서브 이미지가 측면으로 표시되는 제1 벤딩영역(BA1) 및 제2 벤딩영역(BA2)을 포함한다. 제1 벤딩영역(BA1) 및 제2 벤딩영역(BA2)은 비벤딩영역(NBA)의 양측으로부터 벤딩 될 수 있다.The display device DD-3 includes a non-bending area NBA in which the main image is displayed on the front side, a first bending area BA1 and a second bending area BA2 in which the sub image is laterally displayed. The first bending area BA1 and the second bending area BA2 can be bent from both sides of the non-bending area NBA.

도 5a는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 유기 발광 표시 패널(DP)의 평면도이고, 도 5b는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 표시 모듈(DM)의 단면도이다. 예를 들어, 도 5b는 제2 방향(DR2) 및 제3 방향(DR3)으로 정의되는 면과 평행한 면에서의 단면 중 일부를 나타낸 것일 수 있다.FIG. 5A is a plan view of an organic light emitting display panel DP included in a display device according to an embodiment of the present invention, FIG. 5B is a sectional view of a display module DM included in a display device according to an embodiment of the present invention to be. For example, FIG. 5B may show a part of a cross section on a plane parallel to the plane defined by the second direction DR2 and the third direction DR3.

도 5a에 도시된 것과 같이, 유기 발광 표시 패널(DP)은 평면상에서 표시영역(DA)과 비표시영역(NDA)을 포함한다. 유기 발광 표시 패널(DP)의 표시영역(DA) 및 비표시영역(NDA)은 표시장치(DD, 도 1a 참조)의 표시영역(DD-DA, 도 1a 참조) 및 비표시영역(DD-NDA, 도 1a 참조)에 각각 대응한다. 유기 발광 표시 패널(DP)의 표시영역(DA) 및 비표시영역(NDA)은 표시장치(DD, 도 1a 참조)의 표시영역(DD-DA, 도 1a 참조) 및 비표시영역(DD-NDA, 도 1a 참조)과 반드시 동일할 필요는 없고, 유기 발광 표시 패널(DP)의 구조/디자인에 따라 변경될 수 있다.As shown in FIG. 5A, the organic light emitting display panel DP includes a display area DA and a non-display area NDA on a plane. The display area DA and the non-display area NDA of the organic light emitting display panel DP are arranged in the display area DD-DA (see Fig. 1A) and the non-display area DD-NDA , See Fig. 1A), respectively. The display area DA and the non-display area NDA of the organic light emitting display panel DP are arranged in the display area DD-DA (see Fig. 1A) and the non-display area DD-NDA (See Fig. 1A), and may be changed according to the structure / design of the organic light emitting display panel DP.

유기 발광 표시 패널(DP)은 복수 개의 화소들(PX)을 포함한다. 복수 개의 화소들(PX)이 배치된 영역이 표시영역(DA)으로 정의된다. 본 실시예에서 비표시영역(NDA)은 표시영역(DA)의 테두리를 따라 정의될 수 있다. The organic light emitting display panel DP includes a plurality of pixels PX. An area in which a plurality of pixels PX are arranged is defined as a display area DA. In the present embodiment, the non-display area NDA can be defined along the rim of the display area DA.

유기 발광 표시 패널(DP)은 게이트 라인들(GL), 데이터 라인들(DL), 발광 라인들(EL), 제어신호 라인(SL-D), 초기화 전압 라인(SL-Vint), 전압 라인(SL-VDD), 및 패드부(PD)를 포함한다. The organic light emitting display panel DP includes gate lines GL, data lines DL, light emitting lines EL, control signal lines SL-D, initializing voltage lines SL-Vint, SL-VDD), and a pad portion PD.

게이트 라인들(GL)은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 발광 라인들(EL) 각각은 게이트 라인들(GL) 중 대응하는 게이트 라인에 나란하게 배열될 수 있다. 제어신호 라인(SL-D)은 게이트 구동회로(GDC)에 제어신호들을 제공할 수 있다. 초기화 전압 라인(SL-Vint)은 복수 개의 화소들(PX)에 초기화 전압을 제공할 수 있다. 전압 라인(SL-VDD)은 복수 개의 화소들(PX)에 연결되며, 복수 개의 화소들(PX)에 제1 전압을 제공할 수 있다. 전압 라인(SL-VDD)은 제1 방향(DR1)으로 연장하는 복수의 라인들 및 제2 방향(DR2)으로 연장하는 복수의 라인들을 포함할 수 있다. The gate lines GL are connected to the corresponding pixels PX of the plurality of pixels PX and the data lines DL are connected to the corresponding pixels PX of the plurality of pixels PX, do. Each of the light emitting lines EL may be arranged in parallel to a corresponding one of the gate lines GL. The control signal line SL-D may provide control signals to the gate drive circuit GDC. The initialization voltage line SL-Vint may provide an initialization voltage to the plurality of pixels PX. The voltage line SL-VDD is connected to the plurality of pixels PX and can provide the first voltage to the plurality of pixels PX. The voltage line SL-VDD may include a plurality of lines extending in the first direction DR1 and a plurality of lines extending in the second direction DR2.

비표시영역(NDA)의 일측에는 게이트 라인들(GL) 및 발광 라인들(EL)이 연결된 게이트 구동회로(GDC)가 배치될 수 있다. 게이트 라인들(GL), 데이터 라인들(DL), 발광 라인들(EL), 제어신호 라인(SL-D), 초기화 전압 라인(SL-Vint), 전압 라인 중 일부는 동일한 층에 배치되고, 일부는 다른 층에 배치된다. A gate driving circuit GDC connected to the gate lines GL and the light emitting lines EL may be disposed at one side of the non-display area NDA. Some of the gate lines GL, the data lines DL, the light emitting lines EL, the control signal lines SL-D, the initialization voltage lines SL-Vint and the voltage lines are arranged in the same layer, Some are placed on different floors.

패드부(PD)는 데이터 라인들(DL), 제어신호 라인(SL-D), 초기화 전압 라인(SL-Vint), 및 전압 라인(SL-VDD)의 말단에 연결될 수 있다. 도 5b에 도시된 것과 같이, 유기 발광 표시 패널(DP)은 베이스층(SUB), 베이스층(SUB) 상에 배치된 회로층(DP-CL), 회로층(CP-CL) 상에 배치된 유기 발광 소자층(DP-OLED), 및 유기 발광 소자층(DP-OLED) 상에 배치된 박막 봉지층(TFE)을 포함할 수 있다.The pad portion PD may be connected to the ends of the data lines DL, the control signal line SL-D, the initialization voltage line SL-Vint, and the voltage line SL-VDD. 5B, the organic light emitting display panel DP includes a base layer SUB, a circuit layer DP-CL disposed on the base layer SUB, a circuit layer DP-CL disposed on the circuit layer CP- A thin-film encapsulation layer (TFE) disposed on the organic light-emitting device layer (DP-OLED), and the organic light-emitting device layer (DP-OLED).

베이스층(SUB)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 베이스층(SUB)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 플라스틱 기판은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.The base layer (SUB) may comprise at least one plastic film. The base layer (SUB) is a flexible substrate, and may include a plastic substrate, a glass substrate, a metal substrate, or an organic / inorganic composite material substrate. The plastic substrate may be at least one of an acrylic resin, a methacrylic resin, a polyisoprene, a vinyl resin, an epoxy resin, a urethane resin, a cellulose resin, a siloxane resin, a polyimide resin, a polyamide resin, . ≪ / RTI >

회로층(DP-CL)은 복수 개의 절연층들, 복수 개의 도전층들 및 반도체층을 포함할 수 있다. 회로층(DP-CL)의 복수 개의 도전층들은 신호라인들 또는 화소의 제어회로를 구성할 수 있다. The circuit layer DP-CL may include a plurality of insulating layers, a plurality of conductive layers, and a semiconductor layer. The plurality of conductive layers of the circuit layer DP-CL may constitute control circuits of signal lines or pixels.

유기 발광 소자층(DP-OLED)은 유기발광 다이오드들을 포함한다. The organic light emitting device layer (DP-OLED) includes organic light emitting diodes.

박막 봉지층(TFE)은 유기 발광 소자층(DP-OLED)을 밀봉한다. 박막 봉지층(TFE)은 무기 박막과 유기 박막을 포함한다. 박막 봉지층(TFE)은 적어도 2개의 무기층들과 그 사이에 배치된 유기층을 포함할 수 있다. 무기 박막들은 수분/산소로부터 유기 발광 소자층(DP-OLED)을 보호하고, 유기 박막은 먼지 입자와 같은 이물질로부터 유기 발광 소자층(DP-OLED)을 보호한다. 무기층은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 또는 알루미늄 옥사이드층 등을 포함할 수 있다. 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다. 본 발명에서는 유기 박막의 두께를 조절하여 터치 감지 유닛(TS)이 균일한 감도를 제공하도록 할 수 있다. 이에 대한 설명은 이후 구체적으로 설명된다. The thin film encapsulation layer (TFE) seals the organic light emitting element layer (DP-OLED). The thin film encapsulation layer (TFE) includes an inorganic thin film and an organic thin film. The thin film encapsulation layer (TFE) may comprise at least two inorganic layers and an organic layer disposed therebetween. The inorganic thin films protect the organic light emitting element layer (DP-OLED) from moisture / oxygen, and the organic thin film protects the organic light emitting element layer (DP-OLED) from foreign substances such as dust particles. The inorganic layer may include a silicon nitride layer, a silicon oxynitride layer, a silicon oxide layer, a titanium oxide layer, an aluminum oxide layer, or the like. The organic layer may include, but is not limited to, an acrylic based organic layer. In the present invention, the thickness of the organic thin film may be adjusted so that the touch sensing unit (TS) provides a uniform sensitivity. The description thereof will be described later in detail.

터치 감지 유닛(TS)은 박막 봉지층(TFE) 상에 직접 배치되는 것일 수 있다. 다만, 이에 제한되는 것은 아니고, 봉지층(TFE) 상에 무기층이 배치되고, 무기층 위에 터치감지유닛(TS)이 배치될 수도 있다. 무기층은 버퍼층일 수 있다. 무기층은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층 및 실리콘 옥사이드층 중 적어도 어느 하나일 수 있다. 다만, 이는 예시적인 것으로 실시예가 이에 한정되는 것은 아니다. 무기층이 별개의 구성인 것으로 설명하였으나, 무기층은 봉지층(TFE)에 포함되는 구성일 수 있다.The touch sensing unit TS may be disposed directly on the thin film sealing layer (TFE). However, the present invention is not limited thereto. An inorganic layer may be disposed on the sealing layer (TFE), and a touch sensing unit (TS) may be disposed on the inorganic layer. The inorganic layer may be a buffer layer. The inorganic layer may be at least one of a silicon nitride layer, a silicon oxynitride layer, and a silicon oxide layer. However, the present invention is not limited thereto. Although the inorganic layer is described as being a separate structure, the inorganic layer may be included in the sealing layer (TFE).

터치 감지 유닛(TS)은 터치센서들과 터치 신호라인들을 포함한다. 터치센서들과 터치 신호라인들은 단층 또는 다층구조를 가질 수 있다. The touch sensing unit TS includes touch sensors and touch signal lines. The touch sensors and the touch signal lines may have a single layer or a multi-layer structure.

터치센서들과 터치 신호라인들은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 터치센서들과 터치 신호라인들은 금속층, 예컨대 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 터치센서들과 터치 신호라인들은 동일한 층구조를 갖거나, 다른 층구조를 가질 수 있다. 터치 감지 유닛(TS)에 대한 구체적인 내용은 후술한다.The touch sensors and the touch signal lines may include ITO (indium tin oxide), IZO (indium zinc oxide), ZnO (zinc oxide), ITZO (indium tin zinc oxide), PEDOT, metal nanowire, and graphene. The touch sensors and touch signal lines may comprise a metal layer, such as molybdenum, silver, titanium, copper, aluminum, or alloys thereof. The touch sensors and the touch signal lines may have the same layer structure or different layer structures. Details of the touch sensing unit TS will be described later.

도 6a는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 화소(PX)의 등가회로도이다. 6A is an equivalent circuit diagram of a pixel PX included in a display device according to an embodiment of the present invention.

도 6a에는 복수 개의 데이터 라인들(DL) 중 k번째 데이터 라인(DLk)에 연결된 i번째 화소(PXi)를 예시적으로 도시하였다.In FIG. 6A, an i-th pixel PXi connected to a k-th data line DLk among the plurality of data lines DL is exemplarily shown.

i번째 화소(PXi)는 유기발광 다이오드(OLED) 및 유기발광 다이오드를 제어하는 화소 구동회로를 포함한다. 구동회로는 7개의 박막 트랜지스터들(T1~T7) 및 하나의 스토리지 커패시터(Cst)를 포함할 수 있다. 7개의 박막 트랜지스터들(T1~T7) 및 하나의 커패시터(Cst)를 포함하는 화소 구동회로를 예시적으로 도시하였으나, 화소(PXi)는 유기발광 다이오드(OLED)를 구동하기 위한 구동회로로써 제1 트랜지스터(T1, 또는 구동 트랜지스터), 제2 트랜지스터(T2, 또는 스위칭 트랜지스터), 및 커패시터(Cst)를 포함하면 충분하고, 화소 구동회로는 다양하게 변형될 수 있다.The i-th pixel PXi includes an organic light emitting diode (OLED) and a pixel driving circuit for controlling the organic light emitting diode. The driving circuit may include seven thin film transistors (T1 to T7) and one storage capacitor (Cst). A pixel driving circuit including seven thin film transistors T1 to T7 and one capacitor Cst is illustrated as an example. The pixel PXi is a driving circuit for driving the organic light emitting diode OLED, It suffices to include the transistor T1 (or the driving transistor), the second transistor T2 (or the switching transistor), and the capacitor Cst, and the pixel driving circuit may be variously modified.

구동 트랜지스터는 유기발광 다이오드(OLED)에 공급되는 구동전류를 제어한다. 제2 트랜지스터(T2)의 출력전극은 유기발광 다이오드(OLED)와 전기적으로 연결된다. 제2 트랜지스터(T2)의 출력전극은 유기발광 다이오드(OLED)의 애노드와 직접 접촉하거나, 다른 트랜지스터(본 실시예에서 제6 트랜지스터(T6))를 경유하여 연결될 수 있다.The driving transistor controls the driving current supplied to the organic light emitting diode (OLED). The output electrode of the second transistor T2 is electrically connected to the organic light emitting diode OLED. The output electrode of the second transistor T2 may be in direct contact with the anode of the organic light emitting diode OLED or may be connected via another transistor (the sixth transistor T6 in this embodiment).

제어 트랜지스터의 제어 전극은 제어 신호를 수신할 수 있다. i번째 화소(PXi)에 인가되는 제어 신호는 i-1번째 게이트 신호(Si-1), i번째 게이트 신호(Si), i+1번째 게이트 신호(Si+1), 데이터 신호(Dk), 및 i번째 발광 제어 신호(Ei)를 포함할 수 있다. 본 발명의 실시예에서 제어 트랜지스터는 제1 트랜지스터(T1) 및 제3 내지 제7 트랜지스터들(T3~T7)을 포함할 수 있다. The control electrode of the control transistor can receive the control signal. The control signal applied to the i-th pixel PXi is an i-th gate signal Si-1, an i-th gate signal Si, an i + 1-th gate signal Si + 1, a data signal Dk, And an i < th > emission control signal Ei. In an embodiment of the present invention, the control transistor may include a first transistor T1 and third to seventh transistors T3 to T7.

제1 트랜지스터(T1)는 k번째 데이터 라인(DLk)에 접속된 입력전극, i번째 게이트 라인(GLi)에 접속된 제어 전극, 및 제2 트랜지스터(T2)의 출력전극에 접속된 출력전극을 포함한다. 제1 트랜지스터(T1)는 i번째 게이트 라인(GLi)에 인가된 게이트 신호(Si, 이하 i번째 게이트 신호)에 의해 턴-온되고, k번째 데이터 라인(DLk)에 인가된 데이터 신호(Dk)를 스토리지 커패시터(Cst)에 제공한다. The first transistor T1 includes an input electrode connected to the k-th data line DLk, a control electrode connected to the i-th gate line GLi, and an output electrode connected to the output electrode of the second transistor T2 do. The first transistor T1 is turned on by a gate signal Si applied to an i-th gate line GLi and is then turned on by a data signal Dk applied to the k-th data line DLk. To the storage capacitor Cst.

도 6b는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 표시 패널의 부분 단면도이다. 도 6c는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 표시 패널의 부분 단면도이다. 구체적으로, 도 6b는 도 6a에 도시된 등가회로의 제1 트랜지스터(T1)에 대응하는 부분의 단면을 도시하였다. 도 6c는 도 6a에 도시된 등가회로의 제2 트랜지스터(T2), 제6 트랜지스터(T6) 및 유기발광 다이오드(OLED)에 대응하는 부분의 단면을 도시하였다. 6B is a partial cross-sectional view of a display panel included in a display device according to an embodiment of the present invention. 6C is a partial cross-sectional view of a display panel included in a display device according to an embodiment of the present invention. Specifically, FIG. 6B shows a cross section of a portion corresponding to the first transistor T1 of the equivalent circuit shown in FIG. 6A. 6C shows a cross section of a portion corresponding to the second transistor T2, the sixth transistor T6 and the organic light emitting diode OLED of the equivalent circuit shown in Fig. 6A.

도 6b 및 도 6c를 참조하면, 베이스 기판(SUB) 상에 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)가 배치된다. 트랜지스터들의 구조는 실질적으로 동일하므로, 이하 제1 트랜지스터(T1)의 구성이 설명되고, 제2 및 제6 트랜지스터들(T2, T6)의 구성에 대한 설명은 생략될 것이다. 6B and 6C, a first transistor T1, a second transistor T2 and a sixth transistor T6 are disposed on a base substrate SUB. Since the structure of the transistors is substantially the same, the structure of the first transistor T1 will be described below, and the description of the structure of the second and sixth transistors T2 and T6 will be omitted.

베이스 기판(SUB)의 상면은 제1 방향(DR1) 및 제2 방향(DR2)으로 정의된다. 제1 트랜지스터(T1)는 제1 입력 전극(DE1), 제1 출력 전극(SE1), 제1 제어 전극(GE1), 및 제1 산화물 반도체 패턴(OSP1)을 포함한다. The upper surface of the base substrate SUB is defined as a first direction DR1 and a second direction DR2. The first transistor T1 includes a first input electrode DE1, a first output electrode SE1, a first control electrode GE1, and a first oxide semiconductor pattern OSP1.

베이스 기판(SUB)의 상면에 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL)은 베이스 기판(SUB)과 도전성 패턴들 또는 반도체 패턴들의 결합력을 향상시킨다. 버퍼층(BFL)은 무기층을 포함할 수 있다. 별도로 도시되지 않았으나, 이물질이 유입되는 것을 방지하는 배리어층이 베이스 기판(SUB)의 상면에 더 배치될 수도 있다. 버퍼층(BFL)과 배리어층은 선택적으로 배치 또는 생략될 수 있다. The buffer layer BFL may be disposed on the upper surface of the base substrate SUB. The buffer layer BFL improves the bonding force between the base substrate SUB and the conductive patterns or semiconductor patterns. The buffer layer (BFL) may include an inorganic layer. Although not shown separately, a barrier layer for preventing foreign matter from entering may be further disposed on the upper surface of the base substrate SUB. The buffer layer (BFL) and the barrier layer may be selectively arranged or omitted.

베이스 기판(SUB)은 플라스틱 기판, 유리 기판, 금속 기판 등을 포함할 수 있다. 플라스틱 기판은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. The base substrate SUB may include a plastic substrate, a glass substrate, a metal substrate, or the like. The plastic substrate may be at least one of an acrylic resin, a methacrylic resin, a polyisoprene, a vinyl resin, an epoxy resin, a urethane resin, a cellulose resin, a siloxane resin, a polyimide resin, a polyamide resin, . ≪ / RTI >

버퍼층(BFL) 상에 제1 산화물 반도체 패턴(OSP1)이 배치된다. 제1 산화물 반도체 패턴(OSP1)은 인듐-주석 산화물(ITO), 인듐-갈륨-아연 산화물(IGZO), 아연 산화물(ZnO), 인듐-아연 산화물(IZnO) 등을 포함할 수 있다.The first oxide semiconductor pattern OSP1 is disposed on the buffer layer BFL. The first oxide semiconductor pattern OSP1 may include indium-tin oxide (ITO), indium-gallium-zinc oxide (IGZO), zinc oxide (ZnO), indium-zinc oxide (IZnO), and the like.

버퍼층(BFL) 상에 제1 산화물 반도체 패턴(OSP1)을 커버하는 제1 절연층(10)이 배치된다. A first insulating layer 10 covering the first oxide semiconductor pattern OSP1 is disposed on the buffer layer BFL.

제1 절연층(10) 상에 제1 제어 전극(GE1)이 배치되고, 제1 절연층(10) 상에 제1 제어 전극(GE1)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 평탄한 상면을 제공할 수 있다. 제2 절연층(30)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. The first control electrode GE1 is disposed on the first insulating layer 10 and the second insulating layer 20 covering the first control electrode GE1 is disposed on the first insulating layer 10. [ The second insulating layer 20 may provide a flat upper surface. The second insulating layer 30 may include an organic material and / or an inorganic material.

제1 절연층(10) 및 제2 절연층(20)은 무기 물질을 포함할 수 있다. 무기 물질은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. The first insulating layer 10 and the second insulating layer 20 may include an inorganic material. The inorganic material may include at least one of aluminum oxide, titanium oxide, silicon oxide, silicon oxynitride, zirconium oxide, and hafnium oxide.

한편, 제1 산화물 반도체 패턴(OSP1)의 제1 영역과 제2 영역을 노출시키는 제1 컨택홀(CH1) 및 제2 컨택홀(CH2)이 제1 및 제2 절연층들(10, 20)에 정의된다. 제1 컨택홀(CH1) 및 제2 컨택홀(CH2) 각각은 제1 절연층(10)과 제2 절연층(20)을 관통한다.A first contact hole CH1 and a second contact hole CH2 exposing the first region and the second region of the first oxide semiconductor pattern OSP1 are formed on the first and second insulating layers 10 and 20, Lt; / RTI > Each of the first contact hole CH1 and the second contact hole CH2 penetrates the first insulating layer 10 and the second insulating layer 20. [

제1 입력 전극(DE1)과 제1 출력 전극(SE1)은 제2 절연층(20) 상에 배치된다. 제1 입력 전극(DE1)과 제1 출력 전극(SE1)은 제1 컨택홀(CH1) 및 제2 컨택홀(CH2)을 통해 제1 산화물 반도체 패턴(OSP1)의 제1 영역과 제2 영역에 각각 접속된다.The first input electrode DE1 and the first output electrode SE1 are disposed on the second insulating layer 20. [ The first input electrode DE1 and the first output electrode SE1 are connected to the first region and the second region of the first oxide semiconductor pattern OSP1 through the first contact hole CH1 and the second contact hole CH2, Respectively.

제2 절연층(20) 상에 제1 입력 전극(DE1)과 제1 출력 전극(SE1)을 커버하는 제3 절연층(30)이 배치된다. 제3 절연층(30)은 평탄한 상면을 제공할 수 있다. 제3 절연층(30)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 즉, 제3 절연층(30)은 입력 전극들 및 출력 전극들을 커버할 수 있다. A third insulating layer 30 covering the first input electrode DE1 and the first output electrode SE1 is disposed on the second insulating layer 20. [ The third insulating layer 30 may provide a flat upper surface. The third insulating layer 30 may include an organic material and / or an inorganic material. That is, the third insulating layer 30 may cover the input electrodes and the output electrodes.

도 6c는 제2 트랜지스터(T2)와 실질적으로 동일한 구조의 제6 트랜지스터(T6)를 예시적으로 도시하였다. 그러나, 제6 트랜지스터(T6)의 구조는 변형될 수 있다. 제6 트랜지스터(T6)의 입력 전극(DE6)은 제3 절연층(30) 상에서 제2 트랜지스터(T2)의 출력 전극(SE2)에 연결된다.6C exemplarily shows a sixth transistor T6 having substantially the same structure as the second transistor T2. However, the structure of the sixth transistor T6 may be modified. The input electrode DE6 of the sixth transistor T6 is connected to the output electrode SE2 of the second transistor T2 on the third insulating layer 30. [

제3 절연층(30) 상에 화소정의막(PDL) 및 유기발광 다이오드(OLED)가 배치된다. 제3 절연층(30) 상에 애노드(AE)가 배치된다. 애노드(AE)는 제3 절연층(30)을 관통하는 제7 컨택홀(CH7)을 통해 제6 트랜지스터(T6)의 제6 출력 전극(SE6)에 연결된다. 화소정의막(PDL)에는 개구부(OP)가 정의된다. 화소정의막(PDL)의 개구부(OP)는 애노드(AE)의 적어도 일부분을 노출시킨다. A pixel defining layer (PDL) and an organic light emitting diode (OLED) are disposed on the third insulating layer 30. An anode (AE) is disposed on the third insulating layer (30). The anode AE is connected to the sixth output electrode SE6 of the sixth transistor T6 through a seventh contact hole CH7 passing through the third insulating layer 30. [ An opening OP is defined in the pixel definition film PDL. The opening OP of the pixel defining layer PDL exposes at least a part of the anode AE.

화소(PX)는 유기 발광 표시 패널(DP)의 평면상에서 화소 영역에 배치될 수 있다. 화소 영역은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 둘러싸도록 배치될 수 있다. 본 실시예에서 발광영역(PXA)은 애노드(AE)에 대응하게 정의되었다. 그러나, 발광영역(PXA)은 이에 제한되지 않고, 발광영역(PXA)은 광이 발생되는 영역으로 정의되면 충분하다. 발광영역(PXA)은 개구부(OP)에 의해 노출된 애노드(AE)의 일부영역에 대응하게 정의될 수도 있다.The pixel PX may be arranged in the pixel region on the plane of the organic light emitting display panel DP. The pixel region may include a light emitting region PXA and a non-light emitting region NPXA adjacent to the light emitting region PXA. The non-emission area NPXA may be disposed so as to surround the emission area PXA. In this embodiment, the light emitting region PXA is defined corresponding to the anode AE. However, the light emitting region PXA is not limited thereto, and it is sufficient if the light emitting region PXA is defined as a region where light is generated. The light emitting region PXA may be defined corresponding to a part of the region of the anode AE exposed by the opening OP.

정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 별도로 도시되지 않았으나, 정공 제어층(HCL)과 같은 공통층은 복수 개의 화소들(PX)에 공통으로 형성될 수 있다.The hole control layer HCL may be disposed in common to the light emitting region PXA and the non-light emitting region NPXA. Although not separately illustrated, a common layer such as a hole control layer (HCL) may be formed in common to the plurality of pixels PX.

정공 제어층(HCL) 상에 유기발광층(EML)이 배치된다. 유기발광층(EML)은 개구부(OP)에 대응하는 영역에만 배치될 수 있다. 즉, 유기발광층(EML)은 복수 개의 화소들(PX) 각각에 분리되어 형성될 수 있다.An organic light emitting layer (EML) is disposed on the hole control layer (HCL). The organic light emitting layer (EML) may be disposed only in the region corresponding to the opening (OP). That is, the organic light emitting layer (EML) may be formed separately for each of the plurality of pixels PX.

유기발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL) 상에 캐소드(CE)가 배치된다. 캐소드(CE)는 복수 개의 화소들(PX)에 공통적으로 배치된다. An electron control layer (ECL) is disposed on the organic light emitting layer (EML). A cathode CE is disposed on the electron control layer (ECL). The cathode CE is disposed in common to the plurality of pixels PX.

캐소드(CE) 상에 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 복수 개의 화소들(PX)에 공통적으로 배치된다. 박막 봉지층(TFE)은 적어도 하나의 무기층과 적어도 하나의 유기층을 포함한다. 박막 봉지층(TFE)은 교번하게 적층된 복수 개의 무기층들과 복수 개의 유기층들을 포함할 수 있다.A thin film encapsulation layer (TFE) is disposed on the cathode CE. The thin film encapsulation layer (TFE) is disposed in common to the plurality of pixels PX. The thin film encapsulation layer (TFE) comprises at least one inorganic layer and at least one organic layer. The thin film encapsulation layer (TFE) may comprise a plurality of alternately stacked inorganic layers and a plurality of organic layers.

본 실시예에서 패터닝된 유기발광층(EML)을 예시적으로 도시하였으나, 유기발광층(EML)은 복수 개의 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 유기발광층(EML)은 백색 광을 생성할 수 있다. 또한, 유기발광층(EML)은 다층구조를 가질 수 있다.Although the patterned organic light emitting layer (EML) is illustrated as an example in the present embodiment, the organic light emitting layer (EML) may be disposed in common to the plurality of pixels PX. At this time, the organic light emitting layer (EML) can generate white light. Further, the organic light emitting layer (EML) may have a multi-layer structure.

본 실시예에서 박막 봉지층(TFE)은 캐소드(CE)를 직접 커버한다. 본 발명의 일 실시예에서, 캐소드(CE)를 커버하는 캡핑층이 더 배치될 수 있다. 이때 박막 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다.In this embodiment, the thin film encapsulation layer (TFE) directly covers the cathode CE. In an embodiment of the present invention, a capping layer covering the cathode CE may be further disposed. At this time, the thin film encapsulation layer (TFE) can directly cover the capping layer.

도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 박막 봉지층의 단면도이다. 이하, 도 7a 내지 도 7c를 참조하여 박막 봉지층을 설명한다.7A to 7C are sectional views of a thin film encapsulation layer included in a display device according to an embodiment of the present invention. Hereinafter, the thin film encapsulation layer will be described with reference to FIGS. 7A to 7C.

도 7a에 도시된 것과 같이, 박막 봉지층(TFE1)은 캐소드(CE, 도 8b 참조)상에 배치되는 첫번째 무기 박막(IOL1)을 포함하여 n개의 무기 박막들(IOL1 내지 IOLn)을 포함할 수 있다. 또한, 첫번째 무기 박막(IOL1)은 캐소드(CE, 도 6c)에 직접 접촉하여 배치될 수 있다. 첫번째 무기 박막(IOL1)은 하부 무기 박막으로 정의되고, n개의 무기 박막들(IOL1 내지 IOLn) 중 첫번째 무기 박막(IOL1) 이외의 무기 박막들은 상부 무기 박막들으로 정의될 수 있다.7A, the thin film sealing layer TFE1 may include n inorganic thin films IOL1 to IOLn including the first inorganic thin film IOL1 disposed on the cathode CE (see Fig. 8B) have. In addition, the first inorganic thin film IOL1 can be disposed in direct contact with the cathode CE (Fig. 6C). The first inorganic thin film IOL1 is defined as a lower inorganic thin film, and inorganic thin films other than the first inorganic thin film IOL1 among the n inorganic thin films IOL1 to IOLn can be defined as upper inorganic thin films.

박막 봉지층(TFE1)는 n-1개의 유기 박막들(OL1 내지 OLn)을 포함하고, n-1개의 유기 박막들(OL1 내지 OLn)은 n개의 무기 박막들(IOL1 내지 IOLn)과 교번하게 배치될 수 있다. n-1개의 유기 박막들(OL1 내지 OLn)은 평균적으로 n개의 무기 박막들(IOL1 내지 IOLn)보다 더 큰 두께를 가질 수 있다.The thin film encapsulation layer TFE1 includes n-1 organic thin films OL1 to OLn and the n-1 organic thin films OL1 to OLn are arranged alternately with the n inorganic thin films IOL1 to IOLn . the n-1 organic thin films OL1 to OLn may have an average thickness larger than the n inorganic thin films IOL1 to IOLn.

n개의 무기 박막들(IOL1 내지 IOLn) 각각은 1개의 물질을 포함하는 단층이거나, 각각이 다른 물질을 포함하는 복층을 가질 수 있다. n-1개의 유기 박막들(OL1 내지 OLn) 각각은 유기 모노머들을 제공하여 형성될 수 있다. 예를 들어, n-1개의 유기 박막들(OL1 내지 OLn) 각각은 잉크젯 프린팅 방식을 이용하여 형성되거나, 아크릴계 모노머를 포함하는 조성물을 코팅하여 형성될 수 있다. 본 발명의 일 실시예에서 박막 봉지층(TFE1)은 n번째 유기 박막을 더 포함할 수 있다.Each of the n inorganic thin films IOL1 to IOLn may be a single layer containing one material, or may have a multi-layer each containing another material. Each of the n-1 organic thin films OL1 to OLn may be formed by providing organic monomers. For example, each of the n-1 organic thin films OL1 to OLn may be formed using an inkjet printing method or may be formed by coating a composition containing an acrylic monomer. In an embodiment of the present invention, the thin film encapsulation layer (TFE1) may further include an nth organic thin film.

도 7b 및 도 7c에 도시된 것과 같이, 박막 봉지층들(TFE2, TFE3) 각각에 포함된 무기 박막들은 서로 동일하거나 다른 무기물질을 가질 수 있고, 서로 동일하거나 다른 두께를 가질 수 있다. 박막 봉지층들(TFE2, TFE3) 각각에 포함된 유기 박막들은 서로 동일하거나 다른 유기물질을 가질 수 있고, 서로 동일하거나 다른 두께를 가질 수 있다.7B and 7C, the inorganic thin films included in each of the thin film encapsulation layers TFE2 and TFE3 may have the same or different inorganic materials and may have the same or different thicknesses. The organic thin films included in each of the thin film encapsulation layers (TFE2 and TFE3) may have the same or different organic materials and may have the same or different thicknesses.

도 7b에 도시된 것과 같이, 박막 봉지층(TFE2)는 순차적으로 적층된 제1 무기 박막(IOL1), 제1 유기 박막(OL1), 제2 무기 박막(IOL2), 제2 유기 박막(OL2), 및 제3 무기 박막(IOL3)을 포함할 수 있다. 7B, the thin film encapsulation layer TFE2 includes a first inorganic thin film IOL1, a first organic thin film OL1, a second inorganic thin film IOL2, a second organic thin film OL2, , And a third inorganic thin film (IOL3).

제1 무기 박막(IOL1)은 2층 구조를 가질 수 있다. 제1 서브층(S1)과 제2 서브층(S2)은 서로 다른 무기물질을 포함할 수 있다.The first inorganic thin film IOL1 may have a two-layer structure. The first sub-layer S1 and the second sub-layer S2 may comprise different inorganic materials.

도 7c에 도시된 것과 같이, 박막 봉지층(TFE3)는 순차적으로 적층된 제1 무기 박막(IOL10), 제1 유기 박막(OL1) 및 제2 무기 박막(IOL20)을 포함할 수 있다. 제1 무기 박막(IOL10)은 2층 구조를 가질 수 있다. 제1 서브층(S10)과 제2 서브층(S20)은 서로 다른 무기물질을 포함할 수 있다. 제2 무기 박막(IOL20)은 2층 구조를 가질 수 있다. 제2 무기 박막(IOL20)은 서로 다른 증착 환경에서 증착된 제1 서브층(S100)과 제2 서브층(S200)을 포함할 수 있다. 제1 서브층(S100)은 저전원 조건에서 증착되고 제2 서브층(S200)은 고전원 조건에서 증착될 수 있다. 제1 서브층(S100)과 제2 서브층(S200) 은 동일한 무기물질을 포함할 수 있다.As shown in FIG. 7C, the thin film sealing layer TFE3 may include a first inorganic thin film IOL10, a first organic thin film OL1, and a second inorganic thin film IOL20 which are sequentially stacked. The first inorganic thin film IOL10 may have a two-layer structure. The first sub-layer S10 and the second sub-layer S20 may comprise different inorganic materials. The second inorganic thin film IOL20 may have a two-layer structure. The second inorganic thin film IOL20 may include a first sub-layer S100 and a second sub-layer S200 deposited in different deposition environments. The first sub-layer S100 may be deposited under low power conditions and the second sub-layer S200 may be deposited under high power conditions. The first sub-layer S100 and the second sub-layer S200 may comprise the same inorganic material.

도 8a는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 터치 감지 유닛의 단면도이다. 도 8b 내지 도 8e는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 터치 감지 유닛의 평면도이다.8A is a cross-sectional view of a touch sensing unit included in a display device according to an embodiment of the present invention. 8B to 8E are plan views of a touch sensing unit included in a display device according to an embodiment of the present invention.

도 8a에 도시된 것과 같이, 터치 감지 유닛(TS)은 제1 도전 패턴(TS-CP1), 제1 절연층(TS-IL1, 이하 제1 터치 절연층), 제2 도전 패턴(TS-CP2), 및 제2 절연층(TS-IL2, 이하 제2 터치 절연층)을 포함할 수 있다. 제1 도전 패턴(TS-CP1)은 박막 봉지층(TFE) 상에 직접 배치되는 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니고, 제1 도전 패턴(TS-CP1) 및 박막 봉지층(TFE) 사이에는 또 다른 무기층(예컨대, 버퍼층)이 더 배치될 수 있다.8A, the touch sensing unit TS includes a first conductive pattern TS-CP1, a first insulating layer TS-IL1 (hereinafter, referred to as a first touch insulating layer), a second conductive pattern TS- ), And a second insulating layer (TS-IL2, hereinafter referred to as a second touch insulating layer). The first conductive pattern TS-CP1 may be disposed directly on the thin-film encapsulation layer (TFE). However, the present invention is not limited thereto, and another inorganic layer (for example, a buffer layer) may be further disposed between the first conductive pattern TS-CP1 and the thin film sealing layer TFE.

필요에 따라, 제2 절연층(TS-IL2)은 생략될 수도 있다. 제2 도전 패턴(TS-CP2)은 일부가 제1 도전 패턴(TS-CP1)과 교차한다. 제2 도전 패턴(TS-CP2)은 제1 터치 절연층(TS-IL1)을 사이에 두고 일부가 제1 도전 패턴(TS-CP1)과 절연 교차한다.If necessary, the second insulating layer (TS-IL2) may be omitted. A portion of the second conductive pattern TS-CP2 intersects with the first conductive pattern TS-CP1. The second conductive pattern TS-CP2 partially intersects the first conductive pattern TS-CP1 with the first touch insulation layer TS-IL1 interposed therebetween.

제1 도전 패턴(TS-CP1) 및 제2 도전 패턴(TS-CP2) 각각은 단층구조를 갖거나, 제3 방향축(DR3)을 따라 적층된 다층구조를 가질 수 있다.Each of the first conductive pattern TS-CP1 and the second conductive pattern TS-CP2 may have a single layer structure or may have a multilayer structure stacked along the third directional axis DR3.

제1 터치 절연층(TS-IL1) 및 제2 터치 절연층(TS-IL2) 각각은 무기물 또는 유기물을 포함할 수 있다. 무기물은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 또는 실리콘 나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 유기물은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.Each of the first touch insulation layer TS-IL1 and the second touch insulation layer TS-IL2 may include an inorganic material or an organic material. The inorganic material may include at least one of aluminum oxide, titanium oxide, silicon oxide, or silicon nitride, silicon oxynitride, zirconium oxide, and hafnium oxide. The organic material includes at least one of an acrylic resin, a methacrylic resin, a polyisoprene, a vinyl resin, an epoxy resin, a urethane resin, a cellulose resin siloxane resin, a polyimide resin, a polyamide resin and a perylene resin can do.

제1 터치 절연층(TS-IL1)은 제1 도전 패턴(TS-CP1) 및 제2 도전 패턴(TS-CP2)을 절연시키면 충분하고 그 형상은 제한되지 않는다. 제1 터치 절연층(TS-IL1)은 박막 봉지층(TFE)을 전체적으로 커버하거나, 복수 개의 절연 패턴들을 포함할 수 있다. 복수 개의 절연 패턴들은 후술하는 제1 연결부들(BR1) 또는 제2 연결부들(BR2)에 중첩하면 충분하다. The first touch insulation layer TS-IL1 is sufficient to insulate the first conductive pattern TS-CP1 and the second conductive pattern TS-CP2, and the shape thereof is not limited. The first touch insulation layer TS-IL1 may cover the entire thin-film encapsulation layer (TFE) or may include a plurality of insulation patterns. It is sufficient that the plurality of insulation patterns overlap the first connection portions BR1 or the second connection portions BR2 described later.

본 실시예에서 2층형 터치 감지 유닛을 예시적으로 도시하였으나 이에 제한되지 않는다. 단층형 터치 감지 유닛은 도전층 및 도전층을 커버하는 절연층을 포함한다. 도전층은 터치센서들 및 터치센서들에 연결된 터치 신호라인들을 포함한다. 단층형 터치 감지 유닛은 셀프 캡 방식으로 좌표정보를 획득할 수 있다.Although the two-layer type touch sensing unit is exemplarily shown in this embodiment, the present invention is not limited thereto. The single-layer touch sensing unit includes a conductive layer and an insulating layer covering the conductive layer. The conductive layer includes touch sensors and touch signal lines connected to the touch sensors. The single-layered touch sensing unit can acquire coordinate information in a self-capping manner.

도 8b에 도시된 것과 같이, 터치 감지 유닛(TS)은 제1 터치 전극들(TE1) 및 제2 터치 전극들(TE2)을 포함한다. 제1 터치 전극들(TE1)은 제1 연결부들(BR1), 제1 연결부들(BR1)에 의해 연결된 제1 터치 센서부들(SP1) 및 제1 터치 센서부들(SP1)에 연결된 제1 터치 신호라인들(SL1)을 포함한다. 제2 터치 전극들(TE2)은 제2 연결부들(BR2), 제2 연결부들(BR2)에 의해 연결된 제2 터치 센서부들(SP2) 및 제2 터치 센서부들(SP2)에 연결된 제2 터치 신호라인들(SL2)을 포함한다. 또한 제1 터치 전극들(TE1) 및 제2 터치 신호라인들(SL1) 사이, 및 제2 터치 전극들(TE2)에 연결된 제2 터치 신호라인들(SL2) 사이에는 접속 전극들(TSD)이 배치될 수 있다. 접속 전극들(TSD)은 제1 터치 전극들(TE1) 및 제2 터치 전극들(TE2) 각각의 끝단에 연결되어, 신호를 전달할 수 있다. 본 발명의 다른 실시예에서, 접속 전극들(TSD)은 생략될 수도 있다.As shown in FIG. 8B, the touch sensing unit TS includes first touch electrodes TE1 and second touch electrodes TE2. The first touch electrodes TE1 are connected to the first touch sensors SP1 and the first touch sensors SP1 connected to the first connection units BR1, Lines SL1. The second touch electrodes TE2 are connected to the second touch sensors SP2 and the second touch sensors SP2 connected by the second connection units BR2 and the second connection units BR2, Lines SL2. The connection electrodes TSD are connected between the first touch signal lines TE1 and the second touch signal lines SL1 and between the second touch signal lines SL2 connected to the second touch electrodes TE2, . The connection electrodes TSD may be connected to the ends of the first touch electrodes TE1 and the second touch electrodes TE2 to transmit signals. In another embodiment of the invention, the connection electrodes TSD may be omitted.

제1 터치 센서부들(SP1)은 제1 방향(DR1)으로 나열되고, 제2 터치 센서부들(SP2)은 제2 방향(DR2)으로 나열되는 것일 수 있다. 제1 터치 센서부들(SP1) 및 제2 터치 센서부들(SP2)은 서로 이격되어 있다.The first touch sensor units SP1 may be arranged in a first direction DR1 and the second touch sensor units SP2 may be arranged in a second direction DR2. The first touch sensor units SP1 and the second touch sensor units SP2 are spaced apart from each other.

제1 터치 전극들(TE1)은 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 이격되어 있는 것일 수 있다. 제2 터치 전극들(TE2)은 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 이격되어 있는 것일 수 있다.The first touch electrodes TE1 may extend in the first direction DR1 and may be spaced apart in the second direction DR2. The second touch electrodes TE2 may extend in the second direction DR2 and may be spaced apart in the first direction DR1.

제1 연결부들(BR1) 각각은 제1 터치 센서부들(SP1) 중 인접하는 2개의 제1 터치 센서부들(SP1)을 연결한다. 제2 연결부들(BR2) 각각은 제2 터치 센서부들(SP2) 중 인접하는 2개의 제2 터치 센서부들(SP2)을 연결한다. 도 8b에서는 이해를 돕기 위하여, 제1 연결부들(BR1) 및 제2 연결부들(BR2) 중 일부를 굵게 표시하였다.Each of the first connection portions BR1 connects two adjacent first touch sensor units SP1 among the first touch sensor units SP1. Each of the second connection portions BR2 connects the adjacent two second touch sensor units SP2 of the second touch sensor units SP2. 8B, in order to facilitate understanding, some of the first connection portions BR1 and the second connection portions BR2 are shown in bold.

터치 감지 유닛(TS)은 터치 패드부들(TS-PD)을 더 포함할 수 있다. 제1 터치 신호라인들(SL1) 및 제2 터치 신호라인들(SL2) 각각은 터치 패드부들(TS-PD) 중 대응하는 터치 패드부와 연결되는 것일 수 있다.The touch sensing unit TS may further include touch pad units TS-PD. Each of the first touch signal lines SL1 and the second touch signal lines SL2 may be connected to a corresponding one of the touch pad units TS-PD.

제1 터치 센서부들(SP1)과 제2 터치 센서부들(SP2)은 정전 결합된다. 제1 터치 센서부들(SP1)에 터치 감지 신호들이 인가됨에 따라 제1 터치 센서부들(SP1)과 제2 터치 센서부들(SP2) 사이에 커패시터들이 형성된다.The first touch sensor units SP1 and the second touch sensor units SP2 are electrostatically coupled. Capacitors are formed between the first touch sensor units SP1 and the second touch sensor units SP2 as the touch sensing signals are applied to the first touch sensor units SP1.

이하, 도 8c 및 도 8e를 참조하여, 터치 감지 유닛(TS)에 대하여 보다 구체적으로 설명한다.Hereinafter, the touch sensing unit TS will be described in more detail with reference to Figs. 8C and 8E.

도 8c에 도시된 것과 같이, 제1 도전 패턴(TS-CP1)은 제2 연결부들(BR2)을 포함하는 것일 수 있다. 제2 연결부들(BR2)은 유기 발광 표시 패널(DP)의 박막 봉지층(TFE) 상에 직접 패터닝하여 형성할 수 있다. 즉, 제1 도전 패턴(TS-CP1)은 유기 발광 표시 패널(DP)의 박막 봉지층(TFE) 상에 직접 배치될 수 있다.As shown in FIG. 8C, the first conductive pattern TS-CP1 may include the second connection portions BR2. The second connection portions BR2 may be formed by patterning directly on the thin film encapsulation layer (TFE) of the organic light emitting display panel DP. That is, the first conductive pattern TS-CP1 may be disposed directly on the thin film encapsulation layer (TFE) of the organic light emitting display panel DP.

제1 도전 패턴(TS-CP1) 상에는 제1 터치 절연층(TS-IL1)이 배치된다. 제1 터치 절연층(TS-IL1)은 유기 발광 표시 패널(CP)의 박막 봉지층(TFE) 상에 직접 배치되고, 제2 연결부들(BR2) 각각을 커버하는 것일 수 있다. 도 8d에 도시된 것과 같이, 제1 터치 절연층(TS-IL1)에는 제2 연결부들(BR2)을 부분적으로 노출시키는 복수 개의 컨택홀들(CH)이 정의될 수 있다. 포토리소그래피 공정에 의해 컨택홀들(CH)이 형성될 수 있다. 컨택홀들(CH)을 통해 제1 도전 패턴(TS-CP1)의 제2 연결부들(BR2)과 제2 터치 센서부들(SP2)이 전기적으로 연결된다.The first touch insulation layer TS-IL1 is disposed on the first conductive pattern TS-CP1. The first touch insulation layer TS-IL1 may be disposed directly on the thin film sealing layer TFE of the organic light emitting display panel CP and cover each of the second connection portions BR2. As shown in FIG. 8D, a plurality of contact holes CH may be defined in the first touch insulation layer TS-IL1 to partially expose the second connection portions BR2. The contact holes CH can be formed by a photolithography process. The second connection parts BR2 of the first conductive pattern TS-CP1 and the second touch sensor parts SP2 are electrically connected through the contact holes CH.

도 8e를 참조하면, 제2 도전 패턴(TS-CP2)은 제1 터치 절연층(TS-IL1) 상에 배치되고, 제1 연결부들(BR1), 제1 연결부들(BR1)에 의해 연결된 제1 터치 센서부들(SP1) 및 제1 터치 센서부들과 이격 배치된 제2 터치 센서부들(SP2)을 포함할 수 있다. 제2 터치 센서부들(SP2)은 전술한 바와 같이, 제1 도전 패턴(TS-CP1)의 제1 연결부들(BR1)과 제1 터치 절연층(TS-IL1)에 정의된 컨택홀을 통해 전기적으로 연결될 수 있다.Referring to FIG. 8E, the second conductive pattern TS-CP2 is disposed on the first touch insulation layer TS-IL1 and has first and second connection parts BR1 and BR1, 1 touch sensor units SP1 and second touch sensor units SP2 spaced apart from the first touch sensor units. The second touch sensor units SP2 are electrically connected to the first connection parts BR1 of the first conductive pattern TS-CP1 through the contact holes defined in the first touch insulation layer TS- .

도 8f는 도 8b의 A1 영역의 부분 확대도이다. 도 9는 도 8b의 A2 영역의 부분 확대도이다.FIG. 8F is a partial enlarged view of the area A1 in FIG. 8B. FIG. 9 is a partial enlarged view of the region A2 in Fig. 8B.

도 8f 및 도 9를 참조하면, 제1 터치 센서부들(SP1) 및 제2 터치 센서부들(SP2) 각각은 복수 개의 메쉬홀들(MH)을 정의하는 복수 개의 메쉬선들(ML)을 포함하는 것일 수 있다. 메쉬선들(ML) 각각의 선폭은 수 마이크로일 수 있다. 제1 터치 센서부들(SP1) 및 제2 터치 센서부들(SP2) 각각은 메쉬 형상을 갖는 것일 수 있다. 구체적으로 도시하지 않았으나, 제1 터치 신호라인들(SL1) 및 제2 터치 신호라인들(SL2)도 메쉬 형상을 갖는 것일 수 있다. 제1 터치 센서부들(SP1) 및 제2 터치 센서부들(SP2) 각각은 비발광영역(NPXA)에 중첩한다.Referring to FIGS. 8F and 9, each of the first touch sensor units SP1 and the second touch sensor units SP2 includes a plurality of mesh lines ML defining a plurality of mesh holes MH. . The line width of each of the mesh lines ML may be several micro. Each of the first touch sensor units SP1 and the second touch sensor units SP2 may have a mesh shape. Although not specifically shown, the first touch signal lines SL1 and the second touch signal lines SL2 may have a mesh shape. Each of the first touch sensor units SP1 and the second touch sensor units SP2 overlaps the non-light emitting area NPXA.

평면상에서, 메쉬홀들(MH) 각각은 상이한 면적을 갖는 것일 수 있다. 메쉬홀들(MH)이 발광영역들(PXA)에 일대일 대응하는 것으로 도시하였으나, 이에 제한되지 않는다. 하나의 메쉬홀이 2 이상의 발광영역들(PXA)에 대응하는 것일 수도 있다. 발광영역들(PXA) 각각은 필요에 따라, 상이한 면적을 갖는 것일 수 있다. 이에 대응하여, 메쉬홀들(MH) 각각은 평면상에서, 상이한 면적을 갖는 것일 수 있다. 예를 들어, 발광영역들(PXA)은 적색 발광영역, 녹색 발광영역, 청색 발광영역을 포함하는 것일 수 있고, 발광영역 색상별로 면적이 상이한 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니고, 발광영역들(PXA)의 면적은 서로 동일할 수도 있고, 메쉬홀들(MH)의 면적도 서로 동일할 수 있다.In plan view, each of the mesh holes MH may have a different area. Although the mesh holes MH are shown to correspond one-to-one to the light emitting regions PXA, the present invention is not limited thereto. One mesh hole may correspond to two or more light emitting regions PXA. Each of the light emitting regions PXA may have a different area, if necessary. Correspondingly, each of the mesh holes MH may have a different area on a plane. For example, the light emitting regions PXA may include a red light emitting region, a green light emitting region, and a blue light emitting region, and may have different areas depending on the light emitting region colors. However, the present invention is not limited thereto, and the areas of the light emitting regions PXA may be equal to each other, and the areas of the mesh holes MH may be equal to each other.

도 9에 도시된 것과 같이, 제1 연결부들(BR1) 및 제2 연결부들(BR2)은 서로 교차하는 것일 수 있다. 제1 연결부들(BR1) 및 제2 연결부들(BR2)은 제1 터치 절연층(TS-IL1)을 사이에 두고 절연 교차하는 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니다. 도 9에서는 이해를 돕기 위하여, 제1 연결부들(BR1) 및 제2 연결부들(BR2)을 굵게 표시하였으나, 이에 제한되지 않는다. 예를 들어, 제1 연결부들(BR1) 및 제2 연결부들(BR2)은 서로 교차하지 않을 수 있으며, 이에 대해서는 구체적으로 후술하도록 한다.As shown in FIG. 9, the first connection portions BR1 and the second connection portions BR2 may intersect with each other. The first connection portions BR1 and the second connection portions BR2 may be insulated from each other with the first touch insulation layer TS-IL1 interposed therebetween. However, it is not limited thereto. Although the first connection portions BR1 and the second connection portions BR2 are shown in bold in FIG. 9 for the sake of understanding, the present invention is not limited thereto. For example, the first connection portions BR1 and the second connection portions BR2 may not intersect with each other, and this will be described later in detail.

도 9에 도시된 것과 같이, 제1 연결부들(BR1) 및 제2 연결부들(BR2) 각각은 메쉬 형상을 갖는 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니며, 예를 들어, 제2 연결부들(BR2)은 메쉬 형상이 아닐 수도 있다.As shown in FIG. 9, each of the first connection portions BR1 and the second connection portions BR2 may have a mesh shape. However, the present invention is not limited thereto. For example, the second connection portions BR2 may not be mesh-shaped.

도 10a 및 도 10b는 도 9의 I-I'선에 대응하는 개략적인 단면도이다.10A and 10B are schematic cross-sectional views corresponding to line I-I 'in FIG.

도 10a 및 도 10b에 도시된 것과 같이, 제1 도전 패턴(TS-CP1)의 두께(D1)는 제2 도전 패턴(TS-CP2)의 두께(D2)보다 작다. 도 10a 및 도 10b는 제1 도전 패턴(TS-CP1)은 전술한 제2 연결부(BR2)에 대응한다. 제1 도전 패턴(TS-CP1)의 두께(D1)는 제1 터치 절연층(TS-IL1)의 두께(D3)보다 작은 것일 수 있다.10A and 10B, the thickness D1 of the first conductive pattern TS-CP1 is smaller than the thickness D2 of the second conductive pattern TS-CP2. 10A and 10B, the first conductive pattern TS-CP1 corresponds to the above-described second connection portion BR2. The thickness D1 of the first conductive pattern TS-CP1 may be smaller than the thickness D3 of the first touch insulation layer TS-IL1.

본 명세서에서, "두께"는 해당 구성요소가 갖는 두께의 평균값을 의미하는 것일 수 있다.In the present specification, "thickness" may mean an average value of the thickness of the component.

전술한 바와 같이, 제1 도전 패턴(TS-CP1) 및 제1 터치 절연층(TS-IL1)은 유기 발광 표시 패널(DP)의 박막 봉지층(TFE) 상에 직접 배치될 수 있다. 제1 터치 절연층(TS-IL1)은 단차를 갖는 구조이다. 구체적으로, 제1 터치 절연층(TS-IL1)은 제1 도전 패턴(TS-CP1) 상에 배치되고, 박막 봉지층(TFE)과 이격된 제1 부분(IL-SUB1), 박막 봉지층(TFE)과 접하는 제2 부분(IL-SUB2), 및 제1 부분(IL-SUB1) 및 제2 부분(IL-SUB2)을 연결하는 제3 부분(IL-SUB3)을 포함하는 것일 수 있다. 제1 부분(IL-SUB1), 제2 부분(IL-SUB2) 및 제3 부분(IL-SUB3)은 일체로 연결된다.As described above, the first conductive pattern TS-CP1 and the first touch insulation layer TS-IL1 may be disposed directly on the thin film encapsulation layer TFE of the organic light emitting display panel DP. The first touch insulation layer (TS-IL1) has a stepped structure. Specifically, the first touch insulation layer TS-IL1 is disposed on the first conductive pattern TS-CP1 and includes a first portion IL-SUB1 spaced apart from the thin film sealing layer TFE, And a third portion (IL-SUB3) connecting the first portion (IL-SUB1) and the second portion (IL-SUB2). The first portion IL-SUB1, the second portion IL-SUB2 and the third portion IL-SUB3 are integrally connected.

제3 부분(IL-SUB3)의 단면은 직사각형 형상을 갖는 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니며, 제3 부분(IL-SUB3)의 단면은 경사면을 포함하는 다각형 형상일 수도 있다.The cross section of the third portion (IL-SUB3) may have a rectangular shape. However, the present invention is not limited thereto, and the cross section of the third portion (IL-SUB3) may be a polygonal shape including an inclined plane.

도 11은 종래 일반적인 표시 장치에 포함되는 터치 감지 유닛의 개략적인 단면도이다. 구체적으로, 도 11은 표시 패널(100) 상에 터치 감지 유닛(200)을 포함하는 종래의 일반적인 표시 장치의 개략적인 단면도이다.11 is a schematic cross-sectional view of a touch sensing unit included in a conventional display device. 11 is a schematic cross-sectional view of a conventional general display device including the touch sensing unit 200 on the display panel 100. As shown in FIG.

종래 일반적인 표시 장치(1000)의 터치 감지 유닛(200)은 제1 도전 패턴(210), 제1 도전 패턴(210)을 커버하는 절연막(220) 및 절연막(220) 상에 배치된 제2 도전 패턴(230)을 포함하며, 제1 도전 패턴(210)의 두께(K1) 및 제2 도전 패턴(230)의 두께(K2)가 동일하거나 그 차이가 미세하였다. 보다 구체적으로, 제1 도전 패턴(210)의 두께(K1), 절연막(220)의 두께(K3) 및 제2 도전 패턴(230)의 두께(K2)가 동일하거나 그 차이가 미세하였다. 제1 도전 패턴(210)을 커버하는 절연막(220)은 제1 도전 패턴(210)에 의해 단차가 생기게 되고, 도 11의 B 영역을 참조하면, 단차가 있는 부분에 크랙(crack)이 발생하는 문제점이 있었다. 절연막(220)에 발생하는 크랙으로 인해 제1 도전 패턴(210)과 제1 도전 패턴(210)과 교차하는 제2 도전 패턴(230)의 일부가 전기적으로 연결되어 터치 감지 유닛(200)의 쇼트(short) 불량이 발생하였다.A touch sensing unit 200 of a conventional display device 1000 includes a first conductive pattern 210, an insulating layer 220 covering the first conductive pattern 210, and a second conductive pattern 210 disposed on the insulating layer 220. [ The thickness K1 of the first conductive pattern 210 and the thickness K2 of the second conductive pattern 230 are the same or slightly different from each other. More specifically, the thickness K1 of the first conductive pattern 210, the thickness K3 of the insulating film 220, and the thickness K2 of the second conductive pattern 230 are the same or slightly different from each other. A step is formed by the first conductive pattern 210 in the insulating film 220 covering the first conductive pattern 210. Referring to the region B in FIG. 11, cracks are generated in the stepped portion There was a problem. A part of the second conductive pattern 230 intersecting the first conductive pattern 210 and the first conductive pattern 210 is electrically connected due to a crack generated in the insulating layer 220, (short) failure occurred.

이에 본 발명의 일 실시예에 따른 표시 장치(DD)는 제1 도전 패턴(TS-CP1)의 두께(D1)을 종래보다 얇게 설정하여, 제1 터치 절연층(TS-IL1)의 단차를 작게하여 절연층 크랙 발생률을 최소화하였다. 상기의 효과를 효율적으로 구현하기 위해서는, 제1 도전 패턴(TS-CP1)의 두께(D1)는 제1 터치 절연층(TS-IL1)의 두께(D3)보다 작은 것이 바람직하다. 제1 터치 절연층(TS-IL1)의 두께(D3) 및 제2 도전 패턴(TS-CP2)의 두께(D2)는 동일하거나 그 차이가 미세한 것일 수 있다. 즉, 본 발명의 일 실시예에 따른 표시 장치(DD)는 제1 도전 패턴(TS-CP1), 제1 터치 절연층(TS-IL1) 및 제2 도전 패턴(TS-CP2) 중 제1 도전 패턴(TS-CP1)의 두께만을 상대적으로 얇게 설정하여, 제1 터치 절연층(TS-IL1)의 크랙 발생을 억제하거나 최소화할 수 있다.The display device DD according to the embodiment of the present invention is configured such that the thickness D1 of the first conductive pattern TS-CP1 is set to be thinner than that of the conventional device, and the step of the first touch insulation layer TS- Thereby minimizing the cracking rate of the insulating layer. In order to effectively realize the above effect, the thickness D1 of the first conductive pattern TS-CP1 is preferably smaller than the thickness D3 of the first touch insulation layer TS-IL1. The thickness D3 of the first touch insulation layer TS-IL1 and the thickness D2 of the second conductive pattern TS-CP2 may be the same or slightly different from each other. That is, the display device DD according to an embodiment of the present invention includes a first conductive pattern TS-CP1, a first touch insulation layer TS-IL1, and a second conductive pattern TS- Only the thickness of the pattern (TS-CP1) is set to be relatively thin, whereby cracking of the first touch insulation layer (TS-IL1) can be suppressed or minimized.

예를 들어, 제1 도전 패턴(TS-CP1)의 두께(D1)는 1800Å 이상 2100Å 이하이고, 제2 도전 패턴(TS-CP2)의 두께(D2)는 2700Å 이상 3500Å 이하인 것일 수 있다. 예를 들어, 제1 도전 패턴(TS-CP1)의 두께(D1)는 약 1950Å이고, 제2 도전 패턴(TS-CP2)의 두께(D2)는 약 3100Å인 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니다.For example, the thickness D1 of the first conductive pattern TS-CP1 may be 1800 to 2100 and the thickness D2 of the second conductive pattern TS-CP2 may be 2700 to 3500 angstroms. For example, the thickness D1 of the first conductive pattern TS-CP1 may be about 1950 ANGSTROM and the thickness D2 of the second conductive pattern TS-CP2 may be about 3100 ANGSTROM. However, it is not limited thereto.

예를 들어, 제1 터치 절연층(TS-IL1)의 두께(D3)는 2700Å 이상 3500Å 이하인 것일 수 있다. 제1 터치 절연층(TS-IL1)의 두께(D3)는 약 3100Å인 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니다.For example, the thickness D3 of the first touch insulation layer TS-IL1 may be 2700 ANGSTROM or more and 3500 ANGSTROM or less. The thickness D3 of the first touch insulation layer TS-IL1 may be about 3100 ANGSTROM. However, it is not limited thereto.

도 12a 내지 도 12d는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 터치 감지 유닛의 평면도이다. 구체적으로, 도 12a 내지 도 12d는 본 발명의 다른 실시예에 따른 표시 장치에 포함되는 터치 감지 유닛의 평면도이다. 도 13a 내지 도 13c는 도 12a의 A3 영역의 부분 확대도이다. 구체적으로, 도 13a는 도 12a의 A3 영역 중 제1 도전 패턴(TS-CP1)에 포함되는 제2 연결부들(BR2)을 도시한 것이고, 도 13b는 A3 영역 중 제2 도전 패턴(TS-CP2)을 도시한 것이며, 도 13c는 제1 도전 패턴(TS-CP1) 및 제2 도전 패턴(TS-CP2)이 적층된 구조를 도시한 평면도이다.12A to 12D are plan views of a touch sensing unit included in a display device according to an embodiment of the present invention. 12A to 12D are plan views of a touch sensing unit included in a display device according to another embodiment of the present invention. 13A to 13C are partial enlarged views of the region A3 in Fig. 12A. 13A shows the second connection portions BR2 included in the first conductive pattern TS-CP1 of the region A3 in FIG. 12A. FIG. 13B shows the second connection portions BR2 included in the second conductive pattern TS- And FIG. 13C is a plan view showing a structure in which a first conductive pattern TS-CP1 and a second conductive pattern TS-CP2 are stacked.

전술한 바와 같이, 제1 연결부들(BR1) 및 제2 연결부들(BR2)은 서로 교차하지 않는 것일 수 있다. 도 12a 내지 도 12d 를 참조하면, 제2 연결부들(BR2)은 제1 연결부들(BR1)과 교차하지 않으며, 제2 연결부들(BR2)은 제1 터치 센서부들(SP1) 및 제2 터치 센서부들(SP2)과 교차하는 것일 수 있다. 도 13a 내지 도 13c를 참조하면, 제1 터치 센서부들(SP1)은 전술한 바와 같이 복수 개의 메쉬홀들(MH)을 정의하는 복수 개의 메쉬선들(ML)을 포함하고, 제2 연결부들(BR2) 각각은 제1 터치 센서부들(SP1)의 복수 개의 메쉬선들(ML) 중 일부와 교차하는 것일 수 있다. 제2 터치 센서부들(SP2)도 전술한 바와 같이 복수 개의 메쉬홀들(MH)을 정의하는 복수 개의 메쉬선들(ML)을 포함하고, 제2 연결부들(BR2) 각각은 제2 터치 센서부들(SP2)의 복수 개의 메쉬선들(ML) 중 일부와 교차하는 것일 수 있다. 이 경우, 제2 연결부들(BR2)은 메쉬 형상을 갖는 것이 아닐 수 있다.As described above, the first connection portions BR1 and the second connection portions BR2 may not intersect with each other. 12A to 12D, the second connection portions BR2 do not intersect with the first connection portions BR1 and the second connection portions BR2 do not intersect with the first touch sensor units SP1 and the second touch sensors SP1, And may intersect with the parts SP2. 13A to 13C, the first touch sensor units SP1 include a plurality of mesh lines ML defining a plurality of mesh holes MH, and the second connection units BR2 May intersect with a part of the plurality of mesh lines ML of the first touch sensor units SP1. The second touch sensor units SP2 also include a plurality of mesh lines ML defining a plurality of mesh holes MH and each of the second connection units BR2 includes second touch sensor units SP2) of the plurality of mesh lines (ML). In this case, the second connection portions BR2 may not have a mesh shape.

도 12a 내지 도 12d에 관한 설명은 제2 연결부들(BR2)에 관한 상기 설명을 제외하고는 도 8b 내지 도 8e에 관한 설명이 동일하게 적용될 수 있는 바, 구체적인 설명은 생략하도록 한다.12A to 12D can be similarly applied to the description of FIGS. 8B to 8E except for the description of the second connection portions BR2, and a detailed description thereof will be omitted.

도 14은 도 13c의 Ⅱ-Ⅱ'선에 대응하는 개략적인 단면도이다. 도 10a 및 도 10b의 제2 도전 패턴(TS-CP2)은 제2 도전 패턴(TS-CP2)의 구성요소 중 제1 연결부들(BR1)에 대응하며, 도 14의 제2 도전 패턴(TS-CP2)은 제2 도전 패턴(TS-CP2)의 구성요소 중 제1 터치 센서부들(SP1)에 대응한다는 차이점이 있는 것을 제외하고는 도 14에 관한 설명은 도 10a 및 도 10b에 관한 설명이 동일하게 적용될 수 있는 바, 구체적인 설명은 생략하도록 한다.Fig. 14 is a schematic cross-sectional view corresponding to line II-II 'in Fig. 13C. The second conductive pattern TS-CP2 of FIGS. 10A and 10B corresponds to the first connection portions BR1 of the components of the second conductive pattern TS-CP2, and the second conductive pattern TS- CP2 are corresponding to the first touch sensor units SP1 among the constituent elements of the second conductive pattern TS-CP2, the description related to Fig. 14 is the same as that of Figs. 10a and 10b And the detailed description thereof will be omitted.

도 15는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 터치 감지 유닛의 부분 단면도이다.15 is a partial cross-sectional view of a touch sensing unit included in a display device according to an embodiment of the present invention.

제1 도전 패턴(TS-CP1)은 단층구조일 수도 있고, 다층구조일 수도 있다. 도 15에 도시된 바와 같이, 제1 도전 패턴(TS-CP1)은 3층 구조를 갖는 것일 수 있다. 제1 도전 패턴(TS-CP1)은 제1 도전층(CD1), 제2 도전층(CD2) 및 제3 도전층(CD3)을 포함하는 것일 수 있다. 제1 도전층(CD1)은 표시 패널(DP)의 박막 봉지층(TFE) 상에 배치되고, 제2 도전층(CD2)은 제1 도전층(CD1) 상에 배치되며, 제3 도전층(CD3)은 제2 도전층(CD2) 상에 배치될 수 있다. 이 경우, 제1 도전 패턴(TS-CP1)의 전체 두께(D1)는 제1 도전층(CD1)의 두께(G1), 제2 도전층(CD2)의 두께(G2) 및 제3 도전층(CD3)의 두께(D3)를 합한 값이다.The first conductive pattern (TS-CP1) may have a single-layer structure or a multi-layer structure. As shown in FIG. 15, the first conductive pattern TS-CP1 may have a three-layer structure. The first conductive pattern TS-CP1 may include a first conductive layer CD1, a second conductive layer CD2, and a third conductive layer CD3. The first conductive layer CD1 is disposed on the thin film sealing layer TFE of the display panel DP and the second conductive layer CD2 is disposed on the first conductive layer CD1, CD3) may be disposed on the second conductive layer CD2. In this case, the total thickness D1 of the first conductive pattern TS-CP1 is equal to the thickness G1 of the first conductive layer CD1, the thickness G2 of the second conductive layer CD2, CD3) of the light-emitting layer.

제2 도전층(CD2)은 제1 도전층(CD1) 및 제3 도전층(CD3) 각각보다 고유 저항(electrical resistivity)이 작은 것일 수 있다. 즉, 제2 도전층(CD2)은 제1 도전층(CD1) 및 제3 도전층(CD3) 각각보다 전기 전도도가 우수한 것일 수 있다. 제1 도전층(CD1), 제2 도전층(CD2) 및 제3 도전층(CD3) 각각은 상기의 관계를 만족하는 것이라면 당 기술분야에 알려진 일반적인 재료를 채용할 수 있다. 예를 들어, 은, 구리, 알루미늄, 티타늄, 몰리브덴 및 이들의 합금 중에서 선택될 수 있다. 이에 한정되는 것은 아니나, 제1 도전층(CD1) 및 제3 도전층(CD3)은 각각 티타늄(Ti)을 포함하고, 제2 도전층(CD2)은 알루미늄(Al)을 포함하는 것일 수 있다.The second conductive layer CD2 may have a smaller electrical resistivity than the first conductive layer CD1 and the third conductive layer CD3, respectively. That is, the second conductive layer CD2 may have a higher electrical conductivity than the first conductive layer CD1 and the third conductive layer CD3, respectively. Each of the first conductive layer CD1, the second conductive layer CD2 and the third conductive layer CD3 may adopt a general material known in the art as long as it satisfies the above relationship. For example, silver, copper, aluminum, titanium, molybdenum, and alloys thereof. The first conductive layer CD1 and the third conductive layer CD3 may include titanium (Ti) and the second conductive layer CD2 may include aluminum (Al), although the present invention is not limited thereto.

제2 도전층(CD2)의 두께(G2)는 제1 도전층(CD1)의 두께(G1) 및 제3 도전층(CD3)의 두께(G3) 각각보다 큰 것일 수 있다. 제2 도전층(CD2)의 두께(G2)는 제1 도전층(CD1)의 두께(G1)의 두께보다 6배 이상 큰 것일 수 있다. 제2 도전층(CD2)의 두께(G2)는 제3 도전층(CD3)의 두께(G3)의 두께보다 4배 이상 큰 것일 수 있다.The thickness G2 of the second conductive layer CD2 may be greater than the thickness G1 of the first conductive layer CD1 and the thickness G3 of the third conductive layer CD3. The thickness G2 of the second conductive layer CD2 may be at least six times larger than the thickness G1 of the first conductive layer CD1. The thickness G2 of the second conductive layer CD2 may be four times larger than the thickness G3 of the third conductive layer CD3.

제3 도전층(CD3)의 두께(G3)는 제1 도전층의 두께(G1)보다 큰 것일 수 있다. 제3 도전층(CD3)의 두께(G3)는 제1 도전층의 두께(G2)보다 1.5배 이상 큰 것일 수 있다. 제3 도전층(CD3)의 두께(G3)는 제1 도전층의 두께(G2)보다 1.5배 내지 3배로 큰 것일 수 있다.The thickness G3 of the third conductive layer CD3 may be greater than the thickness G1 of the first conductive layer. The thickness G3 of the third conductive layer CD3 may be 1.5 times larger than the thickness G2 of the first conductive layer. The thickness G3 of the third conductive layer CD3 may be 1.5 to 3 times larger than the thickness G2 of the first conductive layer.

제2 도전층(CD2)은 제1 도전 패턴(CP1)이 도전 패턴으로서의 역할을 수행하기 위한 필수 구성요소이고, 제1 도전층(CD1) 및 제3 도전층(CD3)은 공정 안정성 확보를 위해 제2 도전층(CD2)을 보호하는 보호층 역할을 하는 것일 수 있다. 구체적으로, 제1 도전층(CD1)은 터치 감지 유닛(TS) 하부에서 발생하는 요인으로부터 제2 도전층(CD2)을 보호하고, 제3 도전층(CD3)은 식각 공정에서 제2 도전층(CD2)이 손상되는 것을 방지하는 역할을 수행하는 것일 수 있다.The second conductive layer CD2 is an essential element for the first conductive pattern CP1 to serve as a conductive pattern and the first conductive layer CD1 and the third conductive layer CD3 And may serve as a protective layer for protecting the second conductive layer CD2. Specifically, the first conductive layer CD1 protects the second conductive layer CD2 from a factor occurring under the touch sensing unit TS, and the third conductive layer CD3 protects the second conductive layer CD2 in the etching process. CD2) from being damaged.

제1 도전층(CD1) 및 제3 도전층(CD3)의 구체적인 보호 목적이 상이한 바, 요구하는 두께도 상이할 수 있다. 제3 도전층(CD3)은 식각 공정에서 제2 도전층(CD2)을 보호하기 위해, 일정 수준 이상의 두께가 요구되는 바, 제3 도전층(CD3)이 아닌 제1 도전층(CD1)의 두께(G1)만 작게 조절하여, 제1 도전 패턴(CP1)의 전체 두께(D1)를 제2 도전 패턴(CP2)의 전체 두께(D1)보다 작게 조절할 수 있다. 다만, 이 경우에도 제1 도전층(CD1)의 두께(G1)도 일정 수준 이상 요구되며, 예를 들어, 제1 도전층(CD1)의 두께(G1)는 50Å 이상인 것이 바람직하다. 제1 도전층(CD1)의 두께(G1)가 50Å 미만인 경우, 제2 도전층(CD2)을 보호하는 보호층으로 작용하기 어렵다.The specific protection purpose of the first conductive layer CD1 and the third conductive layer CD3 is different, and the required thickness may also be different. The thickness of the third conductive layer CD3 is required to be greater than a certain level in order to protect the second conductive layer CD2 in the etching process and the thickness of the first conductive layer CD1 other than the third conductive layer CD3 The total thickness D1 of the first conductive pattern CP1 can be adjusted to be smaller than the overall thickness D1 of the second conductive pattern CP2 by adjusting only the first thickness G1. In this case, the thickness G1 of the first conductive layer CD1 is also required to be higher than a certain level. For example, the thickness G1 of the first conductive layer CD1 is preferably 50 Å or more. When the thickness G1 of the first conductive layer CD1 is less than 50 ANGSTROM, it is difficult to serve as a protective layer for protecting the second conductive layer CD2.

예를 들어, 제1 도전층(CD1)의 두께(G1)는 50Å 내지 200Å이고, 제2 도전층(CD2)의 두께(G2)는 1000Å 내지 1800Å이며, 제3 도전층(CD3)의 두께(G3)는 250Å 내지 350Å인 것일 수 있다. 예를 들어, 제1 도전층(CD1)의 두께(G1)는 약 150Å이고, 제2 도전층(CD2)의 두께(G2)는 약 1500Å이며, 제3 도전층(CD3)의 두께(G3)는 약 300Å인 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니다.For example, the thickness G1 of the first conductive layer CD1 is 50 to 200 ANGSTROM, the thickness G2 of the second conductive layer CD2 is 1000 ANGSTROM to 1800 ANGSTROM, the thickness of the third conductive layer CD3 G3) may be from 250 ANGSTROM to 350 ANGSTROM. For example, the thickness G1 of the first conductive layer CD1 is about 150 Å, the thickness G2 of the second conductive layer CD2 is about 1500 Å, the thickness G3 of the third conductive layer CD3 is about 150 Å, Lt; RTI ID = 0.0 > 300A. ≪ / RTI > However, it is not limited thereto.

도 16은 본 발명의 일 실시예에 따른 표시 장치에 포함되는 터치 감지 유닛의 단면도이다.16 is a sectional view of a touch sensing unit included in a display device according to an embodiment of the present invention.

도 16에 도시된 바와 같이, 제2 도전 패턴(TS-CP2)도 제1 도전 패턴(TS-CP1)과 같이 다층구조를 갖는 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니며, 제2 도전 패턴(TS-CP2)은 제1 도전 패턴(TS-CP1)보다 두껍다는 조건만 만족하면 단층구조를 갖는 것일 수도 있다.As shown in FIG. 16, the second conductive pattern TS-CP2 may have a multilayer structure like the first conductive pattern TS-CP1. However, the present invention is not limited thereto, and the second conductive pattern TS-CP2 may have a single-layer structure if the condition that the second conductive pattern TS-CP2 is thicker than the first conductive pattern TS-CP1 is satisfied.

제2 도전 패턴(TS-CP2)은 3층 구조를 갖는 것일 수 있다. 제2 도전 패턴(TS-CP2)은 제4 도전층(CD4), 제5 도전층(CD5) 및 제6 도전층(CD6)을 포함하는 것일 수 있다. 제4 도전층(CD4)은 제1 터치 절연층(TS-IL1) 상에 배치되고, 제5 도전층(CD5)은 제4 도전층(CD4) 상에 배치되며, 제6 도전층(CD6)은 제5 도전층(CD5) 상에 배치될 수 있다. 이 경우, 제2 도전 패턴(TS-CP2)의 전체 두께(D2)는 제4 도전층(CD4)의 두께(G4), 제5 도전층(CD5)의 두께(G5) 및 제6 도전층(CD6)의 두께(D6)를 합한 값이다.The second conductive pattern (TS-CP2) may have a three-layer structure. The second conductive pattern TS-CP2 may include a fourth conductive layer CD4, a fifth conductive layer CD5, and a sixth conductive layer CD6. The fourth conductive layer CD4 is disposed on the first touch insulation layer TS-IL1, the fifth conductive layer CD5 is disposed on the fourth conductive layer CD4, the sixth conductive layer CD6, May be disposed on the fifth conductive layer CD5. In this case, the total thickness D2 of the second conductive pattern TS-CP2 is set so that the thickness G4 of the fourth conductive layer CD4, the thickness G5 of the fifth conductive layer CD5, And the thickness (D6) of the CD6.

제5 도전층(CD5)은 제4 도전층(CD4) 및 제6 도전층(CD6) 각각보다 고유 저항(electrical resistivity)이 작은 것일 수 있다. 즉, 제5 도전층(CD5)은 제4 도전층(CD4) 및 제6 도전층(CD6) 각각보다 전기 전도도가 우수한 것일 수 있다. 제4 도전층(CD4), 제5 도전층(CD5) 및 제6 도전층(CD6) 각각은 상기의 관계를 만족하는 것이라면 당 기술분야에 알려진 일반적인 재료를 채용할 수 있다. 예를 들어, 은, 구리, 알루미늄, 티타늄, 몰리브덴 및 이들의 합금 중에서 선택될 수 있다. 이에 한정되는 것은 아니나, 제4 도전층(CD4) 및 제6 도전층(CD6)은 각각 티타늄(Ti)을 포함하고, 제5 도전층(CD5)은 알루미늄(Al)을 포함하는 것일 수 있다.The fifth conductive layer CD5 may have a smaller electrical resistivity than the fourth conductive layer CD4 and the sixth conductive layer CD6, respectively. That is, the fifth conductive layer CD5 may have a higher electrical conductivity than the fourth conductive layer CD4 and the sixth conductive layer CD6, respectively. The fourth conductive layer (CD4), the fifth conductive layer (CD5), and the sixth conductive layer (CD6), respectively, may adopt a general material known in the art as long as the above relationship is satisfied. For example, silver, copper, aluminum, titanium, molybdenum, and alloys thereof. The fourth conductive layer CD4 and the sixth conductive layer CD6 may include titanium (Ti), and the fifth conductive layer CD5 may include aluminum (Al), although the present invention is not limited thereto.

제5 도전층(CD5)의 두께(G5)는 제4 도전층(CD4)의 두께(G4) 및 제6 도전층(CD6)의 두께(G6) 각각보다 큰 것일 수 있다. 제5 도전층(CD5)의 두께(G5)는 제4 도전층(CD4)의 두께(G4)의 두께보다 4배 이상 큰 것일 수 있다. 제5 도전층(CD5)의 두께(G5)는 제6 도전층(CD6)의 두께(G6)의 두께보다 4배 이상 큰 것일 수 있다.The thickness G5 of the fifth conductive layer CD5 may be greater than the thickness G4 of the fourth conductive layer CD4 and the thickness G6 of the sixth conductive layer CD6. The thickness G5 of the fifth conductive layer CD5 may be four times or more larger than the thickness G4 of the fourth conductive layer CD4. The thickness G5 of the fifth conductive layer CD5 may be four times larger than the thickness G6 of the sixth conductive layer CD6.

제5 도전층(CD5)은 제2 도전 패턴(TS-CP2)이 도전 패턴으로서의 역할을 수행하기 위한 필수 구성요소이고, 제4 도전층(CD4) 및 제6 도전층(CD6)은 공정 안정성 확보를 위해 제5 도전층(CD5)을 보호하는 보호층 역할을 하는 것일 수 있다. 구체적으로, 제4 도전층(CD4)은 제2 도전 패턴(CP2)의 하부에서 발생하는 요인으로부터 제5 도전층(CD5)을 보호하고, 제6 도전층(CD6)은 식각 공정에서 제5 도전층(CD5)이 손상되는 것을 방지하는 역할을 수행하는 것일 수 있다.The fifth conductive layer CD5 is an essential component for the second conductive pattern TS-CP2 to function as a conductive pattern and the fourth conductive layer CD4 and the sixth conductive layer CD6 are required to secure process stability (CD5) for protecting the fifth conductive layer (CD5). Specifically, the fourth conductive layer CD4 protects the fifth conductive layer CD5 from a factor generated in the lower portion of the second conductive pattern CP2, and the sixth conductive layer CD6 protects the fifth conductive layer CD5 in the etching process. Lt; RTI ID = 0.0 > CD5 < / RTI >

제2 도전층(CD2)의 두께(G2)는 제5 도전층(CD5)의 두께(G5)보다 작은 것일 수 있다. 즉, 제1 도전 패턴(TS-CP1)은 제2 도전층(CD2)의 두께(G2)를 제2 도전 패턴(TS-CP2)의 제5 도전층(CD5)의 두께(G5)보다 작게 하여, 전체 두께를 제2 도전 패턴(TS-CP2)보다 작게 조절할 수 있다.The thickness G2 of the second conductive layer CD2 may be smaller than the thickness G5 of the fifth conductive layer CD5. That is, the first conductive pattern TS-CP1 is formed such that the thickness G2 of the second conductive layer CD2 is smaller than the thickness G5 of the fifth conductive layer CD5 of the second conductive pattern TS-CP2 , The entire thickness can be adjusted to be smaller than the second conductive pattern (TS-CP2).

제1 도전층(CD1)의 두께(G1)는 제4 도전층(CD4)의 두께보다 작은 것일 수 있다. 즉, 제1 도전 패턴(TS-CP1)은 하부 보호층인 제1 도전층(CD1)의 두께(G1)를 제2 도전 패턴(TS-CP2)의 하부 보호층인 제4 도전층(CD4)의 두께(G4)보다 작게 하여, 전체 두께를 제2 도전 패턴(TS-CP2)보다 작게 조절할 수 있다.The thickness G1 of the first conductive layer CD1 may be smaller than the thickness of the fourth conductive layer CD4. That is, the first conductive pattern TS-CP1 is formed so that the thickness G1 of the first conductive layer CD1, which is the lower protective layer, is smaller than the thickness G4 of the fourth conductive layer CD4, which is the lower protective layer of the second conductive pattern TS- The total thickness can be adjusted to be smaller than the second conductive pattern TS-CP2.

예를 들어, 제4 도전층(CD4)의 두께(G4)는 250Å 내지 350Å이고, 제5 도전층(CD5)의 두께(G5)는 2200Å 내지 2800Å이며, 제6 도전층(CD6)의 두께(G6)는 250Å 내지 350Å인 것일 수 있다. 예를 들어, 제4 도전층(CD4)의 두께(G4)는 약 300Å이고, 제5 도전층(CD5)의 두께(G5)는 약 2500Å이며, 제6 도전층(CD6)의 두께(G6)는 약 300Å인 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니다.For example, the thickness G4 of the fourth conductive layer CD4 is 250 ANGSTROM to 350 ANGSTROM, the thickness G5 of the fifth conductive layer CD5 is 2200 ANGSTROM to 2800 ANGSTROM, the thickness of the sixth conductive layer CD6 G6) may be from 250 ANGSTROM to 350 ANGSTROM. For example, the thickness G4 of the fourth conductive layer CD4 is about 300 ANGSTROM, the thickness G5 of the fifth conductive layer CD5 is about 2500 ANGSTROM, the thickness G6 of the sixth conductive layer CD6, Lt; RTI ID = 0.0 > 300A. ≪ / RTI > However, it is not limited thereto.

본 발명의 일 실시예에 따른 표시 장치(DD)는 터치 감지 유닛(TS)에 포함되는 절연층(제1 터치 절연층, TS-IL1)의 크랙 발생률을 감소시킬 수 있다. 결과적으로, 본 발명의 일 실시예에 따른 표시 장치(DD)는 터치 감지 유닛(TS)의 쇼트(short) 불량을 최소화할 수 있다.The display device DD according to the embodiment of the present invention can reduce the crack occurrence rate of the insulating layer (the first touch insulating layer, TS-IL1) included in the touch sensing unit TS. As a result, the display device DD according to an embodiment of the present invention can minimize a short failure of the touch sensing unit TS.

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징으로 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. It is therefore to be understood that the above-described embodiments are illustrative and non-restrictive in every respect.

TS-CP1: 제1 도전 패턴 TS-IL1: 제1 터치 절연층
TS-CP2: 제2 도전 패턴 D1: 제1 도전 패턴의 두께
D2: 제2 도전 패턴의 두께 D3: 제1 터치 절연층의 두께
TS-CP1: first conductive pattern TS-IL1: first touch insulation layer
TS-CP2: Second conductive pattern D1: Thickness of the first conductive pattern
D2: thickness of the second conductive pattern D3: thickness of the first touch insulation layer

Claims (20)

표시 패널; 및
상기 표시 패널 상에 배치된 터치 감지 유닛을 포함하고,
상기 터치 감지 유닛은
상기 표시 패널 상에 배치된 제1 도전 패턴;
상기 제1 도전 패턴을 커버하는 절연층; 및
상기 절연층 상에 배치되고, 일부가 제1 도전 패턴과 교차하는 제2 도전 패턴을 포함하고,
상기 제1 도전 패턴의 두께는 상기 제2 도전 패턴의 두께보다 작은 것인 표시 장치.
Display panel; And
And a touch sensing unit disposed on the display panel,
The touch sensing unit
A first conductive pattern disposed on the display panel;
An insulating layer covering the first conductive pattern; And
And a second conductive pattern disposed on the insulating layer and partially intersecting the first conductive pattern,
Wherein a thickness of the first conductive pattern is smaller than a thickness of the second conductive pattern.
제1항에 있어서,
상기 표시 패널은 박막 봉지층을 포함하고,
상기 제1 도전 패턴은
상기 박막 봉지층 상에 직접 배치되고,
상기 절연층은
상기 제1 도전 패턴 상에 배치되고, 상기 박막 봉지층과 이격된 제1 부분;
상기 박막 봉지층과 접하는 제2 부분; 및
상기 제1 부분 및 상기 제2 부분을 연결하는 제3 부분을 포함하는 것인 표시 장치.
The method according to claim 1,
Wherein the display panel comprises a thin film sealing layer,
The first conductive pattern
A thin film encapsulation layer disposed directly on the thin encapsulation layer,
The insulating layer
A first portion disposed on the first conductive pattern and spaced apart from the thin film encapsulation layer;
A second portion in contact with the thin film encapsulation layer; And
And a third portion connecting the first portion and the second portion.
제1항에 있어서,
상기 제1 도전 패턴의 두께는
상기 절연층의 두께보다 작은 것인 표시 장치.
The method according to claim 1,
The thickness of the first conductive pattern
Is smaller than the thickness of the insulating layer.
제1항에 있어서,
상기 제1 도전 패턴의 두께는 1800Å 이상 2100Å 이하이고,
상기 제2 도전 패턴의 두께는 2700Å 이상 3500Å 이하인 것인 표시 장치.
The method according to claim 1,
Wherein the first conductive pattern has a thickness of 1800 ANGSTROM or more and 2100 ANGSTROM or less,
And the thickness of the second conductive pattern is not less than 2700 angstroms nor more than 3500 angstroms.
제1항에 있어서,
상기 제1 도전 패턴은
상기 표시 패널 상에 배치된 제1 도전층;
상기 제1 도전층 상에 배치된 제2 도전층; 및
상기 제2 도전층 상에 배치된 제3 도전층을 포함하고,
상기 제2 도전 패턴은
상기 절연층 상에 배치된 제4 도전층;
상기 제4 도전층 상에 배치된 제5 도전층; 및
상기 제5 도전층 상에 배치된 제6 도전층을 포함하는 표시 장치.
The method according to claim 1,
The first conductive pattern
A first conductive layer disposed on the display panel;
A second conductive layer disposed on the first conductive layer; And
And a third conductive layer disposed on the second conductive layer,
The second conductive pattern
A fourth conductive layer disposed on the insulating layer;
A fifth conductive layer disposed on the fourth conductive layer; And
And a sixth conductive layer disposed on the fifth conductive layer.
제5항에 있어서,
상기 제2 도전층의 두께는
상기 제1 도전층의 두께 및 상기 제3 도전층의 두께보다 큰 표시 장치.
6. The method of claim 5,
The thickness of the second conductive layer
The thickness of the first conductive layer and the thickness of the third conductive layer.
제5항에 있어서,
상기 제5 도전층의 두께는
상기 제4 도전층의 두께 및 상기 제6 도전층의 두께보다 큰 표시 장치.
6. The method of claim 5,
The thickness of the fifth conductive layer
The thickness of the fourth conductive layer and the thickness of the sixth conductive layer.
제5항에 있어서,
상기 제3 도전층의 두께는
상기 제1 도전층의 두께의 1.5배 이상 3배 이하인 것인 표시 장치.
6. The method of claim 5,
The thickness of the third conductive layer
Wherein the thickness of the first conductive layer is 1.5 times or more and 3 times or less the thickness of the first conductive layer.
제5항에 있어서,
상기 제1 도전층의 두께는 50Å 내지 200Å이고,
상기 제2 도전층의 두께는 1000Å 내지 1800Å이며,
상기 제3 도전층의 두께는 250Å 내지 350Å인 것인 표시 장치.
6. The method of claim 5,
Wherein the thickness of the first conductive layer is 50 ANGSTROM to 200 ANGSTROM,
Wherein the thickness of the second conductive layer is 1000 ANGSTROM to 1800 ANGSTROM,
And the third conductive layer has a thickness of 250 ANGSTROM to 350 ANGSTROM.
제5항에 있어서,
상기 제1 도전층 및 상기 제3 도전층은 각각 Ti를 포함하고,
상기 제2 도전층은 Al을 포함하는 것인 표시 장치.
6. The method of claim 5,
Wherein the first conductive layer and the third conductive layer each comprise Ti,
And the second conductive layer includes Al.
제5항에 있어서,
상기 제2 도전층의 두께는
상기 제5 도전층의 두께보다 작은 것인 표시 장치.
6. The method of claim 5,
The thickness of the second conductive layer
Is smaller than the thickness of the fifth conductive layer.
제5항에 있어서,
상기 제1 도전층의 두께는
상기 제4 도전층의 두께보다 작은 것인 표시 장치.
6. The method of claim 5,
The thickness of the first conductive layer
Is smaller than the thickness of the fourth conductive layer.
제5항에 있어서,
상기 제4 도전층의 두께는 250Å 내지 350Å이고,
상기 제5 도전층의 두께는 2200Å 내지 2800Å이며,
상기 제6 도전층의 두께는 250Å 내지 350Å인 것인 표시 장치.
6. The method of claim 5,
The thickness of the fourth conductive layer is 250 ANGSTROM to 350 ANGSTROM,
The thickness of the fifth conductive layer is in a range of 2200 ANGSTROM to 2800 ANGSTROM,
And the sixth conductive layer has a thickness of 250 ANGSTROM to 350 ANGSTROM.
제5항에 있어서,
상기 제4 도전층 및 상기 제6 도전층 각각은 Ti를 포함하고,
상기 제5 도전층은 Al을 포함하는 것인 표시 장치.
6. The method of claim 5,
Each of the fourth conductive layer and the sixth conductive layer includes Ti,
And the fifth conductive layer includes Al.
제1항에 있어서,
상기 제2 도전 패턴은
제1 연결부들;
상기 제1 연결부들에 의해 연결된 제1 터치 센서부들; 및
상기 제1 터치 센서부들과 이격된 제2 터치 센서부들을 포함하는 것인 표시 장치.
The method according to claim 1,
The second conductive pattern
First connecting portions;
First touch sensor parts connected by the first connection parts; And
And second touch sensor units spaced apart from the first touch sensor units.
제15항에 있어서,
상기 제1 도전 패턴은
상기 제2 터치 센서부들을 연결하는 제2 연결부들을 포함하고,
상기 제2 연결부들은 상기 제1 연결부들과 교차하는 것인 표시 장치.
16. The method of claim 15,
The first conductive pattern
And second connection portions connecting the second touch sensor portions,
And the second connection portions intersect with the first connection portions.
제15항에 있어서,
상기 제1 도전 패턴은
상기 제2 터치 센서부들을 연결하는 제2 연결부들을 포함하고,
상기 제1 터치 센서부들 및 상기 제2 터치 센서부들은 각각 복수 개의 메쉬홀들을 정의하는 복수 개의 메쉬선들을 포함하고,
상기 제2 연결부들은
상기 제1 터치 센서부들의 메쉬선들 및 제2 터치 센서부들의 메쉬선들과 교차하는 것인 표시 장치.
16. The method of claim 15,
The first conductive pattern
And second connection portions connecting the second touch sensor portions,
Wherein the first touch sensor units and the second touch sensor units each include a plurality of mesh lines defining a plurality of mesh holes,
The second connection portions
And intersects the mesh lines of the first touch sensor units and the mesh lines of the second touch sensor units.
제17항에 있어서,
상기 제2 연결부들은
상기 제1 연결부들과 교차하지 않는 것인 표시 장치.
18. The method of claim 17,
The second connection portions
And does not intersect with the first connection portions.
제15항에 있어서,
상기 제1 도전 패턴은
상기 제2 터치 센서부들을 연결하는 제2 연결부들을 포함하고,
상기 절연층에 컨택홀이 정의되고,
상기 제2 연결부들이 상기 컨택홀을 통해 상기 제2 터치 센서부들을 연결하는 것인 표시 장치.
16. The method of claim 15,
The first conductive pattern
And second connection portions connecting the second touch sensor portions,
A contact hole is defined in the insulating layer,
And the second connection portions connect the second touch sensor portions through the contact hole.
제1항에 있어서,
상기 표시 패널은 유기 발광 소자층을 포함하는 표시 장치.
The method according to claim 1,
Wherein the display panel includes an organic light emitting element layer.
KR1020180127473A 2016-07-29 2018-10-24 Display device KR102426614B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180127473A KR102426614B1 (en) 2016-07-29 2018-10-24 Display device
KR1020220091728A KR102546953B1 (en) 2018-10-24 2022-07-25 Display device
KR1020230078242A KR20230095047A (en) 2018-10-24 2023-06-19 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160097493A KR101913394B1 (en) 2016-07-29 2016-07-29 Display device
KR1020180127473A KR102426614B1 (en) 2016-07-29 2018-10-24 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160097493A Division KR101913394B1 (en) 2016-07-29 2016-07-29 Display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220091728A Division KR102546953B1 (en) 2018-10-24 2022-07-25 Display device

Publications (2)

Publication Number Publication Date
KR20180119153A true KR20180119153A (en) 2018-11-01
KR102426614B1 KR102426614B1 (en) 2022-07-29

Family

ID=82606391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180127473A KR102426614B1 (en) 2016-07-29 2018-10-24 Display device

Country Status (1)

Country Link
KR (1) KR102426614B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231114A1 (en) * 2022-05-31 2023-12-07 武汉华星光电半导体显示技术有限公司 Display panel and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140133401A (en) * 2013-05-10 2014-11-19 삼성전기주식회사 Touch Sensor
KR20150022215A (en) * 2013-08-22 2015-03-04 삼성전기주식회사 Touch panel and mtthod of manufacturing of the same
KR20160017830A (en) * 2014-08-06 2016-02-17 삼성디스플레이 주식회사 Touch screen panel and fabrication method of touch screen panel
KR20160043211A (en) * 2014-10-10 2016-04-21 삼성디스플레이 주식회사 Display device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140133401A (en) * 2013-05-10 2014-11-19 삼성전기주식회사 Touch Sensor
KR20150022215A (en) * 2013-08-22 2015-03-04 삼성전기주식회사 Touch panel and mtthod of manufacturing of the same
KR20160017830A (en) * 2014-08-06 2016-02-17 삼성디스플레이 주식회사 Touch screen panel and fabrication method of touch screen panel
KR20160043211A (en) * 2014-10-10 2016-04-21 삼성디스플레이 주식회사 Display device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231114A1 (en) * 2022-05-31 2023-12-07 武汉华星光电半导体显示技术有限公司 Display panel and display device

Also Published As

Publication number Publication date
KR102426614B1 (en) 2022-07-29

Similar Documents

Publication Publication Date Title
KR101913394B1 (en) Display device
KR101998831B1 (en) Display apparatus
KR101974377B1 (en) Display apparatus
KR101964934B1 (en) Display device and method for fabricating the same
EP3276463B1 (en) Display device
TWI750570B (en) Display device
KR101913395B1 (en) Display apparatus
KR101929452B1 (en) Display apparatus
KR20180014396A (en) Display apparatus
KR20190084012A (en) Display apparatus
KR102426614B1 (en) Display device
KR20180134802A (en) Display apparatus
KR102546953B1 (en) Display device
KR20190037211A (en) Display device and method for fabricating the same
KR20180121436A (en) Display apparatus
KR20190045899A (en) Display apparatus
KR20190054042A (en) Display apparatus

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant