KR20180119095A - Method for manufacturing inspection device - Google Patents
Method for manufacturing inspection device Download PDFInfo
- Publication number
- KR20180119095A KR20180119095A KR1020180006092A KR20180006092A KR20180119095A KR 20180119095 A KR20180119095 A KR 20180119095A KR 1020180006092 A KR1020180006092 A KR 1020180006092A KR 20180006092 A KR20180006092 A KR 20180006092A KR 20180119095 A KR20180119095 A KR 20180119095A
- Authority
- KR
- South Korea
- Prior art keywords
- flexible sheet
- hole
- conductive
- inspection
- conductive material
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Non-Insulated Conductors (AREA)
Abstract
Description
본 기술은, 웨이퍼, 칩, 패키지 등의 전자 부품의 검사 지그의 제조 방법에 관한 것이다.The present technology relates to a method of manufacturing an inspection jig for electronic components such as wafers, chips, packages, and the like.
현재, 웨이퍼 레벨에서의 반도체 장치의 전기 특성 평가는, 프로브 카드를 이용하여, 웨이퍼의 표면이나 이면에 형성된 도전 패드나 범프에, 직접 프로브를 접촉시켜 실시하고 있다(예를 들어, 특허 문헌 1 참조).Currently, evaluation of electrical characteristics of a semiconductor device at a wafer level is carried out by directly contacting probes with conductive pads or bumps formed on the front surface or back surface of the wafer using a probe card (see, for example, Patent Document 1 ).
이 방법에 의하면, 패키지 전이나 삼차원 실장 전의 검사가 가능해진다.According to this method, inspection before the package or before the three-dimensional mounting becomes possible.
그러나, 웨이퍼의 패드 표면의 산화막을 제거하기 위해서, 표면에 상처를 내어 프로브 검사를 실시하기 때문에, 검사 합격품을 실장한 후에, 검사에 기인하는 손상에 의해 불합격품을 발생시키는 경우가 있다. 또 패드 사이즈가 작아짐에 따라, 범프 형성이나 실장시의 오류의 원인이 되는 검사시의 상처의 영향이 커진다. 특히 근래에는, 반도체칩의 파인 피치화가 점점 진행되고 있기 때문에, 검사시의 상처는 점점 큰 문제가 된다.However, in order to remove the oxide film on the pad surface of the wafer, scratches are made on the surface of the wafer to conduct probe inspection. Therefore, there is a case where an unacceptable product is generated due to damage caused by the inspection after mounting the inspection acceptance product. Also, as the pad size becomes smaller, the influence of scratches at the time of inspection, which causes errors in bump formation and mounting, increases. Particularly in recent years, since the fine pitch of a semiconductor chip is progressively increasing, scratches at the time of inspection become increasingly serious.
베어 칩이나 패키지에 대해서는, 러버 커넥터를 이용한 핸들러 테스트가 행해지고 있다. 검사 프로브 시트가 되는 러버 커넥터로는, 예를 들어, 자장 배향시킨 도전성 입자를, 앨라스토머 시트의 두께 방향으로 관통하도록 배치한 이방성 도전 시트가 제안되어 있다(예를 들어, 특허 문헌 2 참조).For a bare chip or package, a handler test using a rubber connector is performed. As an example of a rubber connector serving as a test probe sheet, there has been proposed an anisotropic conductive sheet in which magnetic particles oriented in a manner to penetrate the conductive particles in the thickness direction of the alaseramic sheet (see, for example, Patent Document 2) .
특허 문헌 2에 기재된 검사 프로브 시트는, 고무 탄성 앨라스토머 수지 중에 도전성 입자를 자장 배향시킬 때에 면내 방향으로 도전성 입자가 연결되어 버리기 때문에, 파인 피치로의 대응이 어렵다. 또, 내구성을 향상시키는 목적으로 주위를 둘러싸도록 프레임이 붙어 있지만, 프레임 내측의 앨라스토머 수지는 열팽창에 의해 신축하기 쉬운 물질이기 때문에, 내구성 저하의 문제나, 접점 어긋남(위치 어긋남)에 의한 검사 오류의 원인이 된다. 특히, 히트 사이클 시험 등에 있어서의 위치 어긋남은 치명적이고, 향후의 더 나은 파인 피치화에 있어서는, 대응이 어려워진다.In the test probe sheet described in Patent Document 2, since conductive particles are connected in the in-plane direction when the conductive particles are oriented in the magnetic field in the rubber elastic all-elastomer resin, it is difficult to cope with the fine pitch. In addition, although the frame is attached so as to surround the periphery for the purpose of improving durability, the alistomer resin on the inner side of the frame is a substance which is likely to expand and contract due to thermal expansion. Therefore, there is a problem of durability deterioration and a problem of contact deviation (positional deviation) It causes an error. Particularly, the positional deviation in the heat cycle test and the like is fatal, and it becomes difficult to cope with a future fine pitch.
또, 일반적으로 앨라스토머 수지 중에 도전성 물질을 배치하는 러버 커넥터는, 파인 피치가 되는 커넥터의 제조는 어렵고, 예를 들어, 200㎛P 이하 레벨의 검사용 커넥터는 제조하기 어려운 상황이다. 이로 인해, 조립 후의 패키지에 대해 검사를 실시하고 있는 것이 실정이며, 결과적으로 수율이 극단적으로 악화되어, 가격을 저감할 수 없는 요인으로 되어 있다.In general, it is difficult to manufacture a connector having a fine pitch in a rubber connector in which a conductive material is disposed in the all-elastomer resin. For example, a connector for inspection at a level of 200 mu m or less is difficult to manufacture. As a result, the package is inspected after the assembly, and as a result, the yield is extremely deteriorated, which is a factor that the price can not be reduced.
본 기술은, 상기 서술한 과제를 해결하는 것이며, 전기 특성의 검사시에 검사 대상물을 손상시키지 않고, 파인 피치로의 대응이 가능한 검사 지그의 제조 방법을 제공한다.The present invention solves the above-described problems and provides a method of manufacturing an inspection jig capable of handling at a fine pitch without damaging an object to be inspected at the time of inspection of electrical characteristics.
본 기술의 발명자들은, 열심히 검토를 행한 결과, 플렉시블 시트의 두께 방향으로 관통 구멍을 형성하고, 관통 구멍에 도전 입자를 포함하는 도전 재료를 충전함으로써, 전기 특성의 검사시에 검사 대상물을 손상시키지 않고, 파인 피치로의 대응이 가능한 검사 지그를 제조 가능한 것을 찾아냈다.The inventors of the present invention have conducted intensive studies and found that by forming a through hole in the thickness direction of the flexible sheet and filling the through hole with a conductive material containing conductive particles, , A test jig capable of handling at a fine pitch can be manufactured.
즉, 본 기술에 따르는 검사 지그의 제조 방법은, 플렉시블 시트의 두께 방향으로 관통하는 관통 구멍을 형성하는 관통 구멍 형성 공정과, 상기 플렉시블 시트의 관통 구멍에 도전 입자를 포함하는 도전 재료를 충전하는 도전 입자 충전 공정을 갖는다.That is, a manufacturing method of a test jig according to the present invention includes: a through hole forming step of forming a through hole penetrating in the thickness direction of the flexible sheet; a step of forming a through hole in the through hole of the flexible sheet, And a particle filling process.
또, 본 기술에 따르는 검사 지그는, 원하는 패턴으로 배열된 복수의 관통 구멍을 갖는 플렉시블 시트와, 상기 관통 구멍에 충전되고, 도전 입자를 함유하는 도전 재료를 구비한다.The inspection jig according to the present technology includes a flexible sheet having a plurality of through holes arranged in a desired pattern, and a conductive material filled in the through holes and containing conductive particles.
본 기술에 의하면, 플렉시블 시트의 관통 구멍에 도전 입자를 포함하는 도전 재료를 충전함으로써, 전기 특성의 검사시에 검사 대상물을 손상시키지 않고, 파인 피치로의 대응이 가능한 검사 지그를 제조할 수 있다.According to this technology, by filling the through hole of the flexible sheet with the conductive material including the conductive particles, it is possible to manufacture the inspection jig capable of coping with the fine pitch without damaging the object to be inspected at the time of inspection of the electric characteristics.
도 1은, 검사 지그의 제조 방법의 일례를 모식적으로 도시하는 단면도이며, 도 1(A)는, 수지 도포 공정을 도시하고, 도 1(B)는, 노광 공정을 도시하며, 도 1(C)는, 현상 공정을 도시하고, 도 1(D)는, 도전 입자 충전 공정을 도시하며, 도 1(E)는, 건조 공정을 도시하고, 도 1(F)는, 베이스재 박리 공정을 도시한다.
도 2는, 검사 지그의 구성예를 도시하는 단면도이다.1 (A), 1 (B) and 1 (B) show a resin coating process, an exposure process and an exposure process, respectively. Fig. 1 is a sectional view schematically showing an example of a manufacturing method of a test jig. 1 (E) shows a drying step, and FIG. 1 (F) shows a step of peeling a base material, and FIG. 1 Respectively.
Fig. 2 is a sectional view showing a configuration example of the inspection jig.
이하, 본 기술의 실시 형태에 대해, 하기 순서에서 상세하게 설명한다.Hereinafter, embodiments of the present technology will be described in detail in the following procedure.
1. 검사 지그의 제조 방법1. Manufacturing method of inspection jig
2. 검사 지그2. Inspection jig
<1. 검사 지그의 제조 방법><1. Manufacturing method of inspection jig>
본 기술에 따르는 검사 지그의 제조 방법은, 플렉시블 시트의 두께 방향으로 관통하는 관통 구멍을 형성하는 관통 구멍 형성 공정과, 플렉시블 시트의 관통 구멍에 도전 입자를 포함하는 도전성 수지를 충전하는 도전 입자 충전 공정을 갖는다. 이것에 의해, 전기 특성의 검사시에 검사 대상물을 손상시키지 않고, 파인 피치로의 대응이 가능한 검사 지그를 제조할 수 있다.A manufacturing method of a test jig according to the present invention includes a through hole forming step of forming a through hole penetrating in a thickness direction of a flexible sheet, a conductive particle filling step of filling a through hole of the flexible sheet with a conductive resin containing conductive particles Respectively. Thereby, it is possible to manufacture a test jig capable of coping with a fine pitch without damaging the object to be inspected at the time of inspection of electrical characteristics.
도 1은, 검사 지그의 제조 방법의 일례를 모식적으로 도시하는 단면도이며, 도 1(A)는, 수지 도포 공정을 도시하고, 도 1(B)는, 노광 공정을 도시하며, 도 1(C)는, 현상 공정을 도시하고, 도 1(D)는, 도전 입자 충전 공정을 도시하며, 도 1(E)는, 건조 공정을 도시하고, 도 1(F)는, 베이스재 박리 공정을 도시한다. 이하, 도 1을 참조하여, 관통 구멍 형성 공정 및 도전 입자 충전 공정에 대해 설명한다.1 (A), 1 (B) and 1 (B) show a resin coating process, an exposure process and an exposure process, respectively. Fig. 1 is a sectional view schematically showing an example of a manufacturing method of a test jig. 1 (E) shows a drying step, and Fig. 1 (F) shows a step of peeling a base material, and Fig. 1 Respectively. Hereinafter, the through-hole forming step and the conductive particle filling step will be described with reference to Fig.
[관통 구멍 형성 공정][Process for Forming Through Hole]
먼저, 도 1(A)에 도시한 바와 같이, 베이스재(11) 상에 감광성 수지 조성물을 도포하고, 플렉시블 시트가 되는 감광성 수지막(12)을 형성한다.First, as shown in Fig. 1 (A), a photosensitive resin composition is coated on a
베이스재(11)는, 내열성, 내약품성이 뛰어난 것이면 되고, 예를 들어, 폴리에틸렌텔레프탈레이트(PET:polyethylene terephthalate)를 이용할 수 있다. 또, 베이스재(11)는, 검사 지그 사용시에는 불필요해지기 때문에, 박리 처리가 이루어져 있는 것이 바람직하다.The
감광성 수지막(12)은, 패턴 가공 후도 절연 재료로서 이용되는, 이른바 영구 레지스트막이며, 내열성의 관점으로부터 폴리이미드 전구체를 함유하는 것이 바람직하다.The
다음에, 도 1(B)에 도시한 바와 같이, 포토마스크(13) 등을 이용하여 감광성 수지막(12)을 노광하고, 현상하여, 관통 구멍이 배열된 패턴을 형성하며, 도 1(C)에 도시한 바와 같이, 관통 구멍이 형성된 플렉시블 시트(15)를 제작한다.Next, as shown in Fig. 1 (B), the
관통 구멍은, 검사 대상물의 패드나 범프의 형상에 맞추어 패턴 형성되며, 관통 구멍의 구경은, 1~100㎛인 것이 바람직하고, 관통 구멍간의 거리는, 10~100㎛인 것이 바람직하다.The through-holes are pattern-formed in conformity with the shapes of the pads or bumps of the object to be inspected. The diameter of the through-holes is preferably 1 to 100 mu m, and the distance between the through-holes is preferably 10 to 100 mu m.
플렉시블 시트(15)는, 가요성 및 절연성을 갖고, 열팽창 계수가 낮으며, 내열성이 높은 것이 바람직하다. 플렉시블 시트(15)로는, 내열성의 관점으로부터 폴리이미드를 포함하는 것이 바람직하다.The
플렉시블 시트(15)의 두께는, 너무 얇으면 내구성이 뒤떨어지기 때문에, 바람직하게는 5㎛ 이상, 보다 바람직하게는 10㎛ 이상, 더 바람직하게는 20㎛ 이상이다. 또, 플렉시블 시트(15)의 두께는, 너무 두꺼우면 관통 구멍의 형성이 어려워지기 때문에, 바람직하게는 500㎛ 이하, 보다 바람직하게는 100㎛ 이하, 더 바람직하게는 50㎛ 이하이다.The thickness of the
이와 같이 감광성 수지막의 노광에 의한 패터닝에 의해 관통 구멍을 형성함으로써, 고해상도의 원하는 패턴을 형성할 수 있다.By forming through-holes by patterning by exposure of the photosensitive resin film as described above, a desired pattern of high resolution can be formed.
[도전 입자 충전 공정][Conductive particle filling step]
다음에, 도 1(D), (E)에 도시한 바와 같이, 미량 디스펜서(16)를 이용하여, 플렉시블 시트(15)의 관통 구멍에 도전 입자를 포함하는 도전 재료(17)를 충전하고, 건조시킨다.Next, as shown in Fig. 1 (D) and Fig. 1 (E), the
도전 재료(17)는, 건조 후에 어느 정도의 강성을 가져, 변형하기 어려운 것인 것이 바람직하고, 에폭시 수지, 또는 실리콘 수지를 포함하는 것이 바람직하다. 이것에 의해, 열경화나 자외선 경화에 의해, 어느 정도의 강성을 부여할 수 있고, 검사시에 있어서 프로브 핀을 몇번이고 누를 수 있다.It is preferable that the
플렉시블 시트(15)에 평면에서 봤을 때 배치되는 도전 재료(17)의 위치는, 특정의 형상을 갖고 규칙성을 가지고 있는 것이 바람직하고, 격자형상, 지그재그형상 등의 규칙적인 배열로 하는 것이 바람직하다. 격자형상으로는, 사방(斜方)격자, 육방 격자, 정방 격자, 직사각형 격자, 평행체 격자 등을 들 수 있다. 또, 필름의 길이 방향에 대해 소정의 배열 형상으로 규칙성을 갖고 있어도 된다.It is preferable that the position of the
도전 입자는, 이방성 도전 필름으로 사용되는 일반적인 것을 이용할 수 있다. 예를 들어, 니켈, 코발트, 철 등의 금속 입자, 수지 코어 입자나 무기 코어 입자의 표면에 도전성 금속이 도금된 입자를 이용할 수 있다. 또, 도전성 금속 도금으로는, Ni/Au 도금, Ni/Pd 도금, Ni/Pd/Au 도금 등을 들 수 있다. 이들 중에서도, 검사 대상으로의 데미지 경감이나 시트의 내구성의 관점으로부터, 수지 코어 입자의 표면에 도전성 금속이 도금된 입자를 이용하는 것이 바람직하다.As the conductive particles, a general one used as an anisotropic conductive film can be used. For example, metal particles such as nickel, cobalt, and iron, and particles coated with a conductive metal on the surface of resin core particles or inorganic core particles can be used. Examples of the conductive metal plating include Ni / Au plating, Ni / Pd plating, Ni / Pd / Au plating, and the like. Among them, from the viewpoint of reducing the damage to the inspection object and durability of the sheet, it is preferable to use particles coated with a conductive metal on the surface of the resin core particles.
또, 도전 입자의 평균 입자 지름은, 관통 구멍의 평균 지름의 1/4 이하인 것이 바람직하다. 이것에 의해, 관통 구멍에 도전 입자를 고충전시킬 수 있고, 저항값을 저하시킬 수 있다. 도전 입자의 평균 입자 지름은, 작을수록 미소한 패드나 범프에 대응할 수 있기 때문에, 바람직하게는 20㎛ 이하, 보다 바람직하게는 10㎛ 이하, 더 바람직하게는 5㎛ 이하이다.The average particle diameter of the conductive particles is preferably 1/4 or less of the average diameter of the through holes. As a result, the through holes can be filled with the conductive particles at a high rate, and the resistance value can be lowered. The average particle diameter of the conductive particles is preferably 20 占 퐉 or less, more preferably 10 占 퐉 or less, and even more preferably 5 占 퐉 or less since the smaller the average particle diameter of the conductive particles, the smaller the number of pads or bumps.
검사 지그의 사용시에는, 도 1(F)에 도시한 바와 같이, 베이스재(11)를 플렉시블 시트(15)로부터 박리하고, 플렉시블 시트(15)의 한쪽 면을 웨이퍼, 칩, 패키지 등의 전자 부품에 붙여, 도전 재료(17)와 전자 부품의 전극과 접촉시키고, 플렉시블 시트(15)의 다른쪽 면으로부터 도전 재료(17)에 프로브를 눌러, 전기 특성을 검사한다.1 (F), the
이러한 검사 지그의 제조 방법에 의하면, 전기 특성의 검사시에 검사 대상물을 손상시키지 않고, 파인 피치로의 대응이 가능한 검사 지그를 얻을 수 있다.According to this manufacturing method of the inspection jig, it is possible to obtain the inspection jig capable of coping with the fine pitch without damaging the inspection object at the time of inspection of the electrical characteristics.
<2. 검사 지그><2. Inspection Jig>
도 2는, 검사 지그의 구성예를 도시하는 단면도이다. 도 2에 도시한 바와 같이, 검사 지그는, 원하는 패턴으로 배열된 복수의 관통 구멍을 갖는 플렉시블 시트(21)와, 관통 구멍에 충전되고, 도전 입자를 함유하는 도전 재료(22)를 구비한다. 이러한 검사 지그는, 예를 들어 상기 서술한 검사 지그의 제조 방법에 의해 얻을 수 있다.Fig. 2 is a sectional view showing a configuration example of the inspection jig. As shown in Fig. 2, the inspection jig includes a
플렉시블 시트(21)는, 상기 서술한 플렉시블 시트(15)와 동일하게, 가요성 및 절연성을 갖고, 열팽창 계수가 낮으며, 내열성이 높은 것이 바람직하다. 플렉시블 시트(21)로는, 내열성의 관점으로부터 폴리이미드를 포함하는 것이 바람직하다. 또, 플렉시블 시트(21)의 두께는, 너무 얇으면 내구성이 뒤떨어지기 때문에, 바람직하게는 5㎛ 이상, 보다 바람직하게는 10㎛ 이상, 더 바람직하게는 20㎛ 이상이다. 또, 플렉시블 시트(21)의 두께는, 너무 두꺼우면 관통 구멍의 형성이 어려워지기 때문에, 바람직하게는 500㎛ 이하, 보다 바람직하게는 100㎛ 이하, 더 바람직하게는 50㎛ 이하이다.Like the above-described
도전 재료(22)는, 상기 서술한 도전 재료(17)와 동일하게, 어느 정도의 강성을 가져, 변형하기 어려운 것인 것이 바람직하고, 에폭시 수지, 또는 실리콘 수지를 포함하는 것이 바람직하다. 이것에 의해, 열경화나 자외선 경화에 의해, 어느 정도의 강성을 부여할 수 있으며, 검사시에 있어서 프로브 핀을 몇번이고 누를 수 있다.Like the
관통 구멍에 충전된 도전 재료(22)는, 플렉시블 시트(21)의 두께 방향으로 도통하고 있고, 플렉시블 시트(21) 중 적어도 한쪽 면으로부터 돌출되어 있어도 된다.The
도전 입자는, 상기 서술한 도전 입자와 동일하게, 이방성 도전 필름으로 사용되는 일반적인 것을 이용할 수 있다. 또, 도전 입자의 평균 입자 지름은, 관통 구멍의 평균 지름의 1/4 이하인 것이 바람직하다. 이것에 의해, 관통 구멍에 도전 입자를 고충전시킬 수 있고, 저항값을 저하시킬 수 있다.As the conductive particles, the same conductive particles as those described above can be used as the anisotropic conductive film. The average particle diameter of the conductive particles is preferably 1/4 or less of the average diameter of the through holes. As a result, the through holes can be filled with the conductive particles at a high rate, and the resistance value can be lowered.
이러한 검사 지그에 의하면, 전기 특성의 검사시에 반도체 웨이퍼의 패드나 범프를 손상시키지 않고, 파인 피치화에 대응할 수 있다.According to the inspection jig, it is possible to cope with fine pitching without damaging the pads or bumps of the semiconductor wafer at the time of inspection of electrical characteristics.
11 베이스재, 12 감광성 수지막, 13 포토마스크, 14 미량 디스펜서, 15 플렉시블 시트, 16 미량 디스펜서, 17 도전 재료, 21 플렉시블 시트, 22 도전 재료 11 base material, 12 photosensitive resin film, 13 photomask, 14 minute dispenser, 15 flexible sheet, 16 minute dispenser, 17 conductive material, 21 flexible sheet, 22 conductive material
Claims (7)
상기 플렉시블 시트의 관통 구멍에 도전 입자를 포함하는 도전 재료를 충전하는 도전 입자 충전 공정을 갖는, 검사 지그의 제조 방법.A through hole forming step of forming a through hole penetrating in the thickness direction of the flexible sheet,
And a conductive particle filling step of filling the through hole of the flexible sheet with a conductive material containing conductive particles.
상기 관통 구멍 형성 공정에서는, 감광성 수지막의 노광에 의한 패터닝에 의해 관통 구멍을 형성하는, 검사 지그의 제조 방법.The method according to claim 1,
Wherein the through-hole forming step forms the through-hole by patterning by exposure of the photosensitive resin film.
상기 도전 입자의 평균 입자 지름이, 상기 관통 구멍의 평균 지름의 1/4 이하인, 검사 지그의 제조 방법.The method according to claim 1 or 2,
Wherein the average particle diameter of the conductive particles is 1/4 or less of the average diameter of the through holes.
상기 감광성 수지막이 폴리이미드 전구체를 함유하고,
상기 도전 재료가, 에폭시 수지 또는 실리콘 수지를 포함하는, 검사 지그의 제조 방법.The method according to claim 2 or 3,
Wherein the photosensitive resin film contains a polyimide precursor,
Wherein the conductive material comprises an epoxy resin or a silicone resin.
상기 관통 구멍에 충전되고, 도전 입자를 함유하는 도전 재료를 구비하는, 검사 지그.A flexible sheet having a plurality of through holes arranged in a desired pattern,
And a conductive material filled in the through hole and containing conductive particles.
상기 도전 입자의 평균 입자 지름이, 상기 관통 구멍의 평균 지름의 1/4 이하인, 검사 지그.The method of claim 5,
Wherein an average particle diameter of the conductive particles is not more than 1/4 of an average diameter of the through holes.
상기 플렉시블 시트가 폴리이미드를 포함하고,
상기 도전 재료가, 에폭시 수지 또는 실리콘 수지를 포함하는, 검사 지그.
The method according to claim 5 or 6,
Wherein the flexible sheet comprises polyimide,
Wherein the conductive material comprises an epoxy resin or a silicone resin.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017085499A JP2018185170A (en) | 2017-04-24 | 2017-04-24 | Method for manufacturing inspection jig |
JPJP-P-2017-085499 | 2017-04-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20180119095A true KR20180119095A (en) | 2018-11-01 |
Family
ID=64355894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180006092A KR20180119095A (en) | 2017-04-24 | 2018-01-17 | Method for manufacturing inspection device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2018185170A (en) |
KR (1) | KR20180119095A (en) |
TW (1) | TW201840077A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021012041A (en) * | 2019-07-03 | 2021-02-04 | デクセリアルズ株式会社 | Inspection tool for inspecting electrical characteristics |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4838828B2 (en) * | 2001-04-27 | 2011-12-14 | 旭化成株式会社 | Conductive adhesive sheet having anisotropy and method for producing the same |
JP4479477B2 (en) * | 2003-11-17 | 2010-06-09 | Jsr株式会社 | Anisotropic conductive sheet, manufacturing method thereof, and applied product thereof |
JP2007266165A (en) * | 2006-03-28 | 2007-10-11 | Matsushita Electric Ind Co Ltd | Manufacturing method of multilayer wiring board |
JP6289831B2 (en) * | 2013-07-29 | 2018-03-07 | デクセリアルズ株式会社 | Manufacturing method of conductive adhesive film, conductive adhesive film, and manufacturing method of connector |
KR20160046621A (en) * | 2014-10-21 | 2016-04-29 | 삼성전자주식회사 | Test socket for testing semiconductor chip package and manufacturing method of the same |
-
2017
- 2017-04-24 JP JP2017085499A patent/JP2018185170A/en active Pending
- 2017-12-22 TW TW106145254A patent/TW201840077A/en unknown
-
2018
- 2018-01-17 KR KR1020180006092A patent/KR20180119095A/en unknown
Also Published As
Publication number | Publication date |
---|---|
TW201840077A (en) | 2018-11-01 |
JP2018185170A (en) | 2018-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6918518B2 (en) | Electrical property inspection jig | |
US9891273B2 (en) | Test structures and testing methods for semiconductor devices | |
KR20010085477A (en) | IC socket for surface-mounting semiconductor device | |
KR100980369B1 (en) | Probe Needle Structure and Manufacturing Method of The Same | |
JP2006032593A (en) | Probe cassette, semiconductor tester and method for manufacturing semiconductor device | |
JP2005322921A (en) | Flip-chip semiconductor package for testing bumps and method of fabricating same | |
US9258890B2 (en) | Support structure for stacked integrated circuit dies | |
JP2010021362A (en) | Method of manufacturing semiconductor device | |
JP7042037B2 (en) | Manufacturing method of inspection jig | |
KR101708487B1 (en) | Test socket having double wire in silicon rubber and method for manufacturing thereof | |
KR20180119095A (en) | Method for manufacturing inspection device | |
TW200828482A (en) | Method for fabricating semiconductor device to which test is performed at wafer level and apparatus for testing semiconductor device | |
KR101800812B1 (en) | Test socket having through hole in silicon rubber and method for manufacturing thereof | |
KR101800952B1 (en) | Jig for micro contact pin array assembly and method for manufacturing micro contact pin array assembly | |
US6404214B1 (en) | Substrate for inspecting electronic device, method of manufacturing substrate, and method of inspecting electronic device | |
KR102124550B1 (en) | Method of inspection of electrical properties | |
WO2020095656A1 (en) | Method for manufacturing conductive member | |
TW202129280A (en) | Probe sheet and manufacturing method for thereof | |
US20050156614A1 (en) | Semiconductor inspection device and method for manufacturing contact probe | |
KR101347875B1 (en) | Method for manufacturing touching structure for testing semiconductor package, touching structure for testing semiconductor package and socket for testing semiconductor package including the same | |
KR102336112B1 (en) | Method of multilayer polymer films including magnetically dispersed and vertically stacked conductive particles | |
JP4877465B2 (en) | Semiconductor device, semiconductor device inspection method, semiconductor wafer | |
JP2002176082A (en) | Semiconductor inspection equipment and method for inspecting and manufacturing semiconductor device using it | |
JP3128200B2 (en) | Electronic circuit board inspection method | |
JP2021012040A (en) | Inspection tool for inspecting electrical characteristics |