KR20180104263A - 전반적인 건강상태 파악을 위한 대표 페이지를 갖는 비휘발성 메모리 시스템 및 그 비휘발성 메모리 시스템에서의 건강 상태 파악 방법 - Google Patents

전반적인 건강상태 파악을 위한 대표 페이지를 갖는 비휘발성 메모리 시스템 및 그 비휘발성 메모리 시스템에서의 건강 상태 파악 방법 Download PDF

Info

Publication number
KR20180104263A
KR20180104263A KR1020170030849A KR20170030849A KR20180104263A KR 20180104263 A KR20180104263 A KR 20180104263A KR 1020170030849 A KR1020170030849 A KR 1020170030849A KR 20170030849 A KR20170030849 A KR 20170030849A KR 20180104263 A KR20180104263 A KR 20180104263A
Authority
KR
South Korea
Prior art keywords
error
page
nonvolatile memory
representative page
bit
Prior art date
Application number
KR1020170030849A
Other languages
English (en)
Inventor
김동건
김용주
홍도선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170030849A priority Critical patent/KR20180104263A/ko
Priority to US15/821,155 priority patent/US10475522B2/en
Publication of KR20180104263A publication Critical patent/KR20180104263A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

비휘발성 메모리 시스템은, 비휘발성 메모리 소자와, 대표 페이지 열화부와, 그리고 건강 상태 파악부를 포함한다. 비휘발성 메모리 소자는, 복수개의 저장 페이지들 및 적어도 하나의 대표 페이지를 갖는 메모리 블록을 포함한다. 대표 페이지 열화부는, 에러가 발생된 저장 페이지의 비트와 동일한 대표 페이지의 비트를 열화시킨다. 그리고 건강 상태 파악부는, 대표 페이지에 대한 쓰기 및 읽기 동작을 수행하고, 쓰기 및 읽기 동작 과정에서 발생되는 에러 정보를 분석하여 비휘발성 메모리 소자의 전반적인 건강 상태를 파악한다.

Description

전반적인 건강상태 파악을 위한 대표 페이지를 갖는 비휘발성 메모리 시스템 및 그 비휘발성 메모리 시스템에서의 건강 상태 파악 방법{Nonvolatile memory chip having delegate page for detecting status of overall health of the nonvolatile memory chip and method of detecting the status of overall health of the nonvolatile memory chip}
본 개시의 여러 실시예들은 비휘발성 메모리 칩에 관한 것으로서, 특히 전반적인 건강상태 파악을 위한 대표 페이지를 갖는 비휘발성 메모리 시스템 및 그 비휘발성 메모리 시스템에서의 건강 상태 파악 방법에 관한 것이다.
차세대 메모리 소자로 주목받고 있는 PRAM(Phase change RAM), FRAM(Ferroelectric RAM), MRAM(Magnetic RAM) 등과 같은 비휘발성 메모리(NVRAM)는, 구동에 필요한 전력이 매우 낮으며, 바이트 단위로 액세스(access)가 가능하다는 장점을 가지면서 비휘발성이라는 저장매체의 특성을 갖고 있다. 현재 비휘발성 메모리로서 NAND 플래시 메모리가 널리 사용되고 있지만, 낸드 플래시(NAND flash) 메모리는 페이지 단위로 읽기 및 쓰기 동작이 이루어지고 블록 단위로 지우기 동작이 이루어져야 한다는 한계를 갖고 있다. 이에 따라 비트(bit) 단위로 읽기 및 쓰기 동작이 이루어지는 비휘발성 메모리의 응용 분야는 점점 확대될 것으로 기대되고 있다.
그런데 이와 같은 비휘발성 메모리는, 일반적으로 쓰기 횟수를 나타내는 지표인 쓰기 내구성(write endurance)이 휘발성 메모리에 비하여 열악하며, 따라서 휘발성 메모리에 비해 수명이 짧은 것으로 알려져 있다. 비트 단위로 데이터를 액세스할 수 있는 비휘발성 메모리를 사용하는 과정에서, 에러가 발생되는 특정 비트들(bits)이 다수 발생되는 경우, 이로 인해 비휘발성 메모리 자체를 폐기해야 할 상황이 생길 수 있다. 사용자의 데이터 보호를 위해, 이와 같이 비휘발성 메모리를 폐기해야 할 상황이 발생되기 이전에 비휘발성 메모리 내에서의 에러 발생 비트들과 관련된 상태를 파악하고, 이를 통해 비휘발성 메모리의 전반적인 건강 상태(health status)를 모니터링할 필요가 있다.
본 출원이 해결하고자 하는 과제는, 대표 페이지(delegate pate)를 이용하여 적은 하드웨어 자원(hardware resources)을 요구하면서 전반적인 건강상태 파악을 할 수 있도록 구성된 비휘발성 메모리 시스템을 제공하는 것이다.
본 출원이 해결하고자 하는 다른 과제는, 이와 같은 비휘발성 메모리 시스템에서의 건강 상태 파악 방법를 제공하는 것이다.
본 개시의 일 예에 따른 비휘발성 메모리 시스템은, 비휘발성 메모리 소자와, 대표 페이지 열화부와, 그리고 건강 상태 파악부를 포함한다. 비휘발성 메모리 소자는, 복수개의 저장 페이지들 및 적어도 하나의 대표 페이지를 갖는 메모리 블록을 포함한다. 대표 페이지 열화부는, 에러가 발생된 저장 페이지의 비트와 동일한 대표 페이지의 비트를 열화시킨다. 그리고 건강 상태 파악부는, 대표 페이지에 대한 쓰기 및 읽기 동작을 수행하고, 쓰기 및 읽기 동작 과정에서 발생되는 에러 정보를 분석하여 비휘발성 메모리 소자의 전반적인 건강 상태를 파악한다.
본 개시의 일 예에 따른 비휘발성 메모리 소자의 건강 상태 파악 방법은, 비휘발성 메모리 소자의 메모리 블록을 복수개의 저장 페이지들 및 적어도 하나의 대표 페이지를 갖도록 구성하는 단계와, 비휘발성 메모리 소자의 저장 페이지들에 대한 쓰기 및 읽기 동작에서 에러가 발생되는 경우, 에러가 발생된 저장 페이지의 비트와 동일한 대표 페이지의 비트를 열화시키는 단계와, 그리고 대표 페이지에 대한 쓰기 및 읽기 동작을 수행하고, 쓰기 및 읽기 동작 과정에서 발생되는 에러 정보를 분석하여 비휘발성 메모리 소자의 전반적인 건강 상태를 파악하는 단계를 포함한다.
여러 실시예들에 따르면, 복수개의 저장 페이지들을 갖는 블록 내에 저장 페이지들 각각과 동일한 용량의 대표 페이지를 할당하고, 이 대표 페이지의 상태를 저장 페이지들 각각의 에러 발생 상태에 연동시킨 후, 대표 페이지의 상태 분석을 통해 비휘발성 메모리의 전반적인 건강 상태를 판정함으로써, 에러 관련 정보를 별도로 저장하는 일반적인 방법과 비교하여 상대적으로 적은 하드웨어 자원으로 비휘발성 메모리의 전반적인 건강 상태를 판정할 수 있다는 이점이 제공된다.
도 1은 본 개시의 일 예에 따른 비휘발성 메모리 시스템을 나타내 보인 블록도이다.
도 2는 도 1의 비휘발성 메모리 소자의 내부 구성을 나타내 보인 도면이다.
도 3은 본 개시의 일 예에 따른 비휘발성 메모리 시스템의 건강상태 파악 방법을 나타내 보인 플로 챠트이다.
도 4는 도 3의 비휘발성 메모리 시스템의 건강상태 파악 방법에서 대표 페이지 열화 단계를 설명하기 위해 나타내 보인 블록도이다.
도 5는 도 3의 비휘발성 메모리 시스템의 건강상태 파악 방법에서 단계 350을 구체적으로 설명하기 위해 나타내 보인 플로 챠트이다.
도 6은 도 3의 비휘발성 메모리 시스템의 건강상태 파악 방법에서 단계 350을 구체적으로 설명하기 위해 나타내 보인 블록도이다.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", 또는 "측면"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다.
도 1은 본 개시의 일 예에 따른 비휘발성 메모리 시스템을 나타내 보인 블록도이다. 그리고 도 2는 도 1의 비휘발성 메모리 소자의 내부 구성을 나타내 보인 도면이다. 도 1을 참조하면, 본 예에 따른 비휘발성 메모리 시스템(100)은, 비휘발성 메모리 소자(NVM)(110) 및 메모리 컨트롤러(120)를 포함할 수 있다. 일 예에서 비휘발성 메모리 소자(NVM)(110)는, PRAM, FRAM, MRAM, NFGM(Nano Floating Gate Memory), 또는 폴리머 램(Polymer RAM) 등과 같이 비트 단위(또는 셀 단위)로의 액세스가 가능한 비휘발성 메모리 소자일 수 있다. 도 2에 나타낸 바와 같이, 비휘발성 메모리 소자(100)는, 복수개, 예컨대 M개의 블록들(Block-1, Block-2, …, Block-M)을 포함할 수 있다. 본 예에 따른 비휘발성 메모리 소자(100)는 하나의 칩(chip) 형태로 구성될 수 있다. 각각의 블록은 1개의 대표 페이지와 N개의 저장 페이지들을 포함할 수 있다. 예컨대 첫번째 블록(Block-1)은 1개의 첫번째 대표 페이지(DP-1)와 N개의 첫번째 저장 페이지들(P-11, P-12, P-13, …, P-1N)을 포함하여 구성될 수 있다. 두번째 블록(Block-2)은 1개의 두번째 대표 페이지(DP-2)와 N개의 두번째 저장 페이지들(P-21, P-22, P-23, …, P-2N)을 포함하여 구성될 수 있다. 마찬가지로 M번째 블록(Block-M)은 1개의 M번째 대표 페이지(DP-M)와 N개의 M번째 저장 페이지들(P-M1, P-M2, P-M3, …, P-MN)을 포함하여 구성될 수 있다.
각각의 대표 페이지(DP-1, DP-2, …, DP-M)는, 그 블록 내의 다른 저장 페이지들 각각과 동일한 메모리 셀 구조를 갖는다. 예컨대 첫번째 블록(Block-1)의 첫번째 대표 페이지(DP-1)는, 첫번째 블록(Block-1)의 첫번째 저장 페이지들(P-11, P-12, P-13, …, P-1N) 각각과 동일한 메모리 셀 구조를 갖는다. 이에 따라 저장 페이지들(P-11, P-12, P-13, …, P-1N) 각각의 용량과 대표 페이지(DP-1)의 용량은 실질적으로 동일하다. 저장 페이지들(P-11, P-12, P-13, …, P-1N) 중 어느 한 저장 페이지의 제1 위치(즉 제1 단위 셀)에 비트 데이터가 쓰여지거나 읽어질 경우, 대표 페이지(DP-1) 내에서 제1 위치와 동일한 위치에 비트 데이터가 쓰여지거나 읽어지는 동작은 저장 페이지와 실질적으로 동일한 조건으로 수행될 수 있다.
다시 도 1을 참조하면, 메모리 컨트롤러(120)는, 호스트(Host)로부터의 쓰기/읽기 명령에 응답하여, 비휘발성 메모리 소자(NVM)(110)로 데이터를 쓰거나, 비휘발성 메모리 소자(NVM)(110)로부터 데이터를 읽는 동작을 제어한다. 이 외에 메모리 컨트롤러(120)는, 비휘발성 메모리 소자(NVM)(110)의 전반적인 건강 상태를 파악하기 위한 일련의 제어 동작도 수행할 수 있다. 이와 같은 제어 동작의 수행을 위해, 메모리 컨트롤러(120)는, 대표 페이지 열화부(Delegate Page Attacker)(210) 및 건강 상태 파악부(Health Status Analyzer)(220)를 포함하여 구성될 수 있다.
대표 페이지 열화부(210)는, 비휘발성 메모리 소자(NVM)(110)의 저장 페이지들에 대한 정상적인 데이터 쓰기 및 읽기 동작 과정에서 저장 페이지의 특정 비트에 에러가 발생되는 경우, 동일한 블록 내의 대표 페이지의 비트들 중 저장 페이지의 에러가 발생된 비트와 동일한 비트를 열화시킨다. 이에 따라 저장 페이지에 대한 정상적인 데이터 쓰기 및 읽기 동작시에 발생되는 에러는 대표 페이지의 동일 위치에 실질적으로 동일하게 반영된다.
건강 상태 파악부(220)는, 대표 페이지에 대한 쓰기 및 읽기 동작 과정에서 발생되는 에러 정보를 분석하여 비휘발성 메모리 소자(NVM)(110)의 전반적인 건강 상태를 파악한다. 이를 위해 건강 상태 파악부(220)는, 데이터 패턴을 발생시키는 데이터 패턴 발생부(221)와, 대표 페이지에 대한 데이터 패턴의 쓰기 및 읽기 동작 과정에서 발생되는 에러를 검출하는 에러 검출부(222)와, 그리고 에러 검출부(222)에 의해 검출된 에러를 분석하여 비휘발성 메모리 소자(NVM)(110)의 전반적인 건강 상태를 파악하는 에러 분석부(223)를 포함할 수 있다. 이와 같은 건강 상태 파악부(220)의 구체적인 동작에 대해서는 아래의 건강 상태 파악 방법을 설명하면서 상세하게 설명하기로 한다.
본 예에 따른 비휘발성 메모리 시스템(100)에 있어서, 대표 페이지 열화부(210) 및 건강 상태 파악부(220)의 하드웨어 자원을 통해 비휘발성 메모리 장치의 전반적인 건강 상태를 판정할 수 있다. 즉 복수개의 저장 페이지들을 갖는 블록 내에 저장 페이지들 각각과 동일한 용량의 대표 페이지를 할당하고, 이 대표 페이지의 상태를 저장 페이지들 각각의 에러 발생 상태에 연동시킨 후, 대표 페이지의 상태 분석을 통해 비휘발성 메모리 소자(NVM)(110)의 전반적인 건강 상태를 판정한다. 이에 따라 비휘발성 메모리 소자(NVM)(110)의 각각의 블록 내의 저장 페이지들 각각에 대해 독립적으로 에러 발생 상태를 모니터링하는 방법이나 에러 관련 정보를 별도로 저장하는 일반적인 방법에 비해 상대적으로 적은 하드웨어 자원으로 비휘발성 메모리 소자(NVM)(110)의 전반적인 건강 상태를 판정할 수 있다는 이점이 제공된다.
도 3은 본 개시의 일 예에 따른 비휘발성 메모리 시스템의 건강상태 파악 방법을 나타내 보인 플로 챠트이다. 그리고 도 4는 도 3의 비휘발성 메모리 시스템의 건강상태 파악 방법에서 대표 페이지 열화 단계를 설명하기 위해 나타내 보인 블록도이다. 도 3을 도 1 및 도 2와 함께 참조하면, 비휘발성 메모리 소자(NVM)(110)의 저장 페이지에 대한 쓰기/읽기 동작을 수행한다(단계 310). 이 단계는, 호스트(Host)로부터의 정상적인 쓰기/읽기 명령에 의해 수행될 수 있다. 다른 예에서, 이 단계는 메모리 컨트롤러(120) 자체의 알고리즘에 의해 수행되는 비휘발성 메모리 소자(NVM)(110)에 대한 웨어-레벨링 과정 중에 수행될 수도 있다. 단계 310에서, 호스트로부터 전송되는 블록 어드레스에 의해 비휘발성 메모리 소자(NVM)(110)의 M개의 블록들(Block-1, Block-2, …, Block-M) 중 어느 하나의 블록이 데이터 쓰기/읽기 동작의 대상 블록으로 선택될 수 있다. 또한 호스트로부터 전송되는 페이지 어드레스에 의해 대상 블록의 N개의 저장 페이지들 중 어느 하나의 저장 페이지가 데이터 쓰기/읽기 동작의 대상 저장 페이지로 선택될 수 있다. 대상 저장 페이지 내에서 데이터 쓰기/읽기 동작의 대상이 되는 단위 셀들은, 호스트로부터 전송되는 데이터 어드레스에 의해 선택될 수 있다.
다음에 비휘발성 메모리 소자(NVM)(110)의 저장 페이지에 대한 쓰기/읽기 동작을 수행하는 과정에서 에러가 발생했는지 여부를 판단한다(단계 320). 에러 발생 여부는 메모리 컨트롤러(120) 내의 에러정정코드(Error Correction Code; 이하 ECC)를 통해 수행될 수 있다. 잘 알려진 바와 같이, ECC 는, 쓰기 데이터에 대한 ECC 인코딩 과정과, 읽기 데이터에 대한 ECC 디코딩 과정을 통해 에러 발생 여부와, 에러가 발생된 경우에서의 에러 위치를 파악할 수 있다. 단계 320에서의 판단 결과, 에러가 발생되지 않은 경우 단계 340을 진행한다. 단계 320에서의 판단 결과, 에러가 발생된 경우, 대표 페이지에 대한 열화 과정을 수행한다(단계 330).
단계 330에 대한 설명을 도 4를 참조하여 구체적으로 설명하기로 한다. 도 4에 나타낸 바와 같이, 비휘발성 메모리 소자(NVM)(400)는 4개의 저장 페이지들(421-424)과 1개의 대표 페이지(410)를 갖는 경우를 예로 들기로 한다. 도 4에 나타낸 바와 같이, 첫번째 저장 페이지(421)에 대한 정상적인 데이터 쓰기/읽기 동작시 제1 비트(EB1)에 에러가 발생하는 경우, 메모리 컨트롤러(120)의 대표 페이지 열화기(Delegate Page Attacker)(210)는, 대표 페이지(410)의 비트 영역들 중 첫번째 저장 페이지(421)의 제1 비트(EB1)와 동일한 위치의 대표 페이지(410) 비트(DB1)에 대한 열화 동작을 수행한다. 일 예에서 열화 동작은, 플립(flip) 기법을 사용하여 수행될 수 있다. 플립 기법은, 새로 쓰려는 데이터 값과 기존의 메모리 값과 비교한 후에 절반 이상의 비트가 값이 다른 경우, 새로 쓰려는 데이터 값을 모두 반전시킨 후에 쓰기 동작을 수행하는 방법이다. 즉 대표 페이지(410)의 열화 대상 비트(DB1)에 저장된 값을 반전시키는 쓰기 동작을 수행함으로써 열화 동작을 수행할 수 있다. 다른 예에서 열화 동작은, 플립 기법을 적용하지 않고, 그 비트(DB1)에 대해 특정 데이터, 예컨대 "1" 또는 "0"을 쓰는 동작을 통해 구현되도록 할 수도 있다.
이와 같은 대표 페이지 열화를 위한 쓰기 동작은 1회 수행될 수 있지만, 복수회 수행될 수도 있다. 대표 페이지 열화를 위한 쓰기 동작의 횟수는, 사전에 수행되는 테스트 과정을 통해 후속의 건강 상태 판정이 적절하게 이루어질 수 있도록 하는 조건에서 결정될 수 있다. 예컨대 쓰기 동작이 10회 수행되는 경우, 첫번째 저장 페이지(421)의 제1 비트(EB1)의 에러 정도에 비해 대표 페이지(410)의 동일 위치의 비트(DB1)의 에러 정도가 낮고, 반면에 쓰기 동작이 12회 수행되는 경우, 첫번째 저장 페이지(421)의 제1 비트(EB1)의 에러 정도에 비해 대표 페이지(410)의 동일 위치의 비트(DB1)의 에러 정도가 높으며, 열화 동작을 위한 쓰기 동작은 11회로 결정될 수 있다.
세번째 저장 페이지(423)에 대한 정상적인 데이터 쓰기/읽기 동작시 제2 비트(EB2) 및 제3 비트(EB3)에 각각 에러가 발생하는 경우, 메모리 컨트롤러(120)의 대표 페이지 열화기(210)는, 대표 페이지(410)의 비트 영역들 중 제2 비트(EB2) 및 제3 비트(EB3)와 각각 동일한 위치의 비트들(DB2, DB3)에 대한 열화 동작을 수행한다. 마찬가지로 네번째 저장 페이지(424)에 대한 정상적인 데이터 쓰기/읽기 동작시 제4 비트(EB4)에 각각 에러가 발생하는 경우, 대표 페이지 열화기(210)는, 대표 페이지(410)의 비트 영역들 중 제4 비트(EB4)와 동일한 위치의 비트(DB4)에 대한 열화 동작을 수행한다. 이와 같이, 첫번째 저장 페이지(410), 세번째 저장 페이지(423), 및 네번째 저장 페이지(424)에 대한 데이터 쓰기/읽기 동작 과정에서 에러가 발생되는 비트 위치 및 에러 정도는 모두 대표 페이지(410)의 동일한 비트에 반영된다.
단계 330의 대표 페이지 열화 동작을 수행한 후에, 메모리 컨트롤러(120)는 저장 페이지에 대한 쓰기/읽기 요청이 존재하는지 여부를 판단한다(단계 340). 즉 비휘발성 메모리(NVM)(400)가 아이들(idle) 상태인지 여부를 판단한다. 단계 340의 판단 결과, 저장 페이지에 대한 쓰기/읽기 요청이 있는 경우, 단계 310을 수행하여 저장 페이지에 대한 정상적인 쓰기/읽기 동작을 수행한다. 반면에 단계 340의 판단 결과, 저장 페이지에 대한 쓰기/읽기 요청이 없는 경우, 즉 비휘발성 메모리(NVM)(400)가 아이들(idle) 상태이면 비휘발성 메모리(NVM)(400)의 건강 상태 파악 단계를 수행한다(단계 350).
도 5는 도 3의 비휘발성 메모리 시스템의 건강상태 파악 방법에서 단계 350을 구체적으로 설명하기 위해 나타내 보인 플로 챠트이다. 그리고 도 6은 도 3의 비휘발성 메모리 시스템의 건강상태 파악 방법에서 단계 350을 구체적으로 설명하기 위해 나타내 보인 블록도이다. 도 5 및 도 6을 참조하면, 비휘발성 메모리 시스템의 건강 상태 파악을 위해, 먼저 데이터 패턴을 발생한다(단계 351). 데이터 패턴 발생은 건상 상태 파악부(220)의 데이터 패턴 발생부(221)에 의해 이루어질 수 있다. 데이터 패턴은, 랜덤(random)하게 구성될 수 있지만, 특정 값, 예컨대 "0" 또는 "1"의 일정한 이진 값을 가질 수도 있다.
다음에 대표 페이지에 대한 데이터 패턴의 쓰기 및 읽기 동작을 수행한다(단계 352). 구체적으로 데이터 패턴 발생부(221)에 의해 데이터 패턴이 발생되면, 메모리 컨트롤러(120)는, 대표 페이지(410)의 모든 영역에 대해 데이터 패턴의 쓰기 및 읽기 동작을 수행한다. 예컨대 데이터 패턴이 "0"(또는 "1")의 값으로만 구성되는 이진 데이터 스트림(binary data stream)인 경우, 대표 페이지(410)의 모든 비트들에 대해 값 "0"(또는 "1")을 쓰고, 쓰기 동작이 완료되면 대표 페이지(410)의 모든 비트들에 대한 읽기 동작을 수행한다. 이 과정은, 데이터 패턴이 랜덤하게 구성되는 이진 데이터 스트림인 경우에도 동일하게 적용될 수 있다. 대표 페이지(410)에 대한 데이터 패턴의 쓰기 및 읽기 과정에서, 메모리 컨트롤러(120)는 ECC 동작을 일시적으로 중단시킴으로써 ECC 동작에 의한 에러 정정은 수행되지 않도록 한다.
다음에 대표 페이지(410)에 대한 데이터 패턴의 쓰기 및 읽기 과정에서 에러가 발생했는지의 여부를 판단한다(단계 354). 대표 페이지(410)에 대한 데이터 패턴의 쓰기 및 읽기 과정에서, 에러 정정 과정을 수행하지 않았으므로, 대표 페이지(410)의 셀 어레이 및 단위 셀의 상태에 따라 에러 발생 유무가 결정될 수 있다. 단계 354에서 에러가 발생되지 않은 경우, 비휘발성 메모리 소자(NVM)(400)가 정상적인 상태를 유지하고 있는 것으로 판단하여 비휘발성 메모리 시스템의 건강 상태 파악 단계를 종료한다. 반면에 단계 354에서 에러가 발생되는 경우, 에러 발생 비트수가 설정값보다 큰지의 여부를 판단한다(단계 355).
단계 355의 판단에서 에러 발생 비트수가 설정값보다 큰 경우, 단계 357을 진행하여 비휘발성 메모리 소자(NVM)(400)에 대한 고장 여부를 최종 판정한다. 반면에 단계 355의 판단에서 에러 발생 비트수가 설정값보다 크지 않은 경우 에러 발생 비트의 에러 정도가 임계값(th)(threshold value)을 넘는지의 여부를 판단한다(단계 356). 일 예에서 에러 발생 비트의 에러 정도는, 비트 셀에 흐르는 전류량을 센싱하고 센싱된 전류량의 크기에 따라 복수의 레벨들로 구분될 수 있다. 일 예에서 에러 발생 비트의 에러 정도가 임계값(th)을 넘는 경우는, 에러 발생 비트에 데이터의 쓰기 및 읽기 동작이 수행되지 않는 상태를 의미할 수 있다. 단계 356의 판단에서 에러 발생 비트의 에러 정도가 임계값(th)을 넘는 경우, 단계 357을 진행하여 비휘발성 메모리 소자(NVM)(400)에 대한 고장 여부를 최종 판정한다. 반면에 단계 356의 판단에서 에러 발생 비트의 에러 정도가 임계값(th)을 넘지 않는 경우, 비휘발성 메모리 소자(NVM)(400)가 정상적인 상태를 유지하고 있는 것으로 판단하여 비휘발성 메모리 시스템의 건강 상태 파악 단계를 종료한다.
단계 355의 판단 및 단계 356의 판단은 에러 분석부(223)에 의해 수행될 수 있다. 또한 에러 분석부(223)는, 단계 355에서 에러 발생 비트수가 설정값보다 큰 경우와, 단계 356의 판단에서 에러 발생 비트의 에러 정도가 임계값(th)을 넘는 경우 모두 비휘발성 메모리 소자(NVM)(400)가 고장이라는 판정 결과를 발생시킨다(단계 357). 즉 에러 발생 비트수가 설정값보다 큰 경우는, 저장 페이지들(421-424) 중 적어도 어느 하나의 저장 페이지나, 또는 대부분의 저장 페이지에서 불량 단위 셀이 설정값 이상으로 발생된 경우이며, 이는 비휘발성 메모리 소자(NVM)(400)가 정상적으로 동작하지 않을 수 있다는 것을 의미한다. 따라서 이 경우 에러 분석부(223)는 비휘발성 메모리 소자(NVM)(400)이 고장 상태인 것으로 판정하고, 이를 사용자에게 경고하여 저장 매체 이상으로 인한 데이터 손실이 예방되도록 한다. 마찬가지로 에러 발생 비트수가 설정값보다 작더라도, 에러 발생 비트의 에러 정도가 임계값(th)을 넘는 경우는, 저장 페이지들(421-424) 중 적어도 어느 하나의 저장 페이지나, 또는 대부분의 저장 페이지에서 불량 단위 셀이 심하게 손상된 경우이며, 이 경우에도 비휘발성 메모리 소자(NVM)(400)가 정상적으로 동작하지 않을 수 있다. 따라서 이 경우에도 에러 분석부(223)는 비휘발성 메모리 소자(NVM)(400)가 고장 상태인 것으로 판정하고, 이를 사용자에게 경고하여 저장 매체 이상으로 인한 데이터 손실이 예방되도록 한다.
도 4를 참조하여 설명한 바와 같이, 비휘발성 메모리 소자(NVM)(400)에 대한 정상적인 쓰기/읽기 동작 과정에서, 저장 페이지들(421, 423, 424)의 에러 발생 비트들(EB1, EB2, EB3, EB4)에서 에러가 발생되는 경우를 예로 들면, 이 경우 에러 발생 비트들(EB1, EB2, EB3, EB4) 각각에 대응되는 대표 페이지(410)의 비트들(DB1, DB2, DB3, DB4)은 모두 열화되어 있는 상태에 있다. 따라서 대표 페이지(410)에 대한 데이터 패턴의 쓰기 및 읽기 동작 과정에서, 에러 검출부(222)는 대표 페이지(410)의 비트들(DB1, DB2, DB3, DB4)에서 발생되는 에러를 검출하게 된다. 이 경우 에러 검출부(222)에 의해 에러 발생 비트수는 4비트로 검출된다.
일 예에서 단계 355에서 사용되는 설정값이 3비트로 설정되는 경우, 에러 분석부(223)는 검출된 에러 발생 비트수인 4비트와 설정값인 3비트를 비교하고 비휘발성 메모리 소자(NVM(400)가 고장 상태인 것으로 최종 판정한다. 다른 예에서 단계 355에서 사용되는 설정값이 5비트로 설정되는 경우, 에러 분석부(223)는 검출된 에러 발생 비트수인 4비트와 설정값인 5비트를 비교하고 단계 356의 판단 과정을 수행한다. 일 예에서 단계 356에서 비휘발성 메모리 소자(NVM)(400)가 에러 발생 비트들(DB1-DB4) 중 적어도 어느 하나의 비트에 데이터의 쓰기 및 읽기 동작이 수행되지 않을 정도의 에러 정도인 것으로 판정되는 경우, 에러 분석부(223)는 비휘발성 메모리 소자(NVM(400)가 고장 상태인 것으로 최종 판정한다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다.
100...비휘발성 메모리 시스템 110...비휘발성 메모리(NVM)
120...메모리 컨트롤러 210...대표 페이지 열화기
220...건강 상태 파악부

Claims (20)

  1. 복수개의 저장 페이지들 및 적어도 하나의 대표 페이지를 갖는 메모리 블록을 포함하는 비휘발성 메모리 소자;
    에러가 발생된 상기 저장 페이지의 비트와 동일한 상기 대표 페이지의 비트를 열화시키는 대표 페이지 열화부; 및
    상기 대표 페이지에 대한 쓰기 및 읽기 동작을 수행하고, 상기 쓰기 및 읽기 동작 과정에서 발생되는 에러 정보를 분석하여 상기 비휘발성 메모리 소자의 전반적인 건강 상태를 파악하는 건강 상태 파악부를 포함하는 비휘발성 메모리 시스템.
  2. 제1항에 있어서,
    상기 비휘발성 메모리 소자는, 비트 단위로의 액세스가 가능한 비휘발성 메모리 소자인 비휘발성 메모리 시스템.
  3. 제1항에 있어서,
    상기 저장 페이지들 각각과 상기 대표 페이지는 동일한 메모리 셀 구조를 갖는 비휘발성 메모리 시스템.
  4. 제1항에 있어서,
    상기 저장 페이지들 각각과 상기 대표 페이지는 동일한 저장 용량을 갖는 비휘발성 메모리 시스템.
  5. 제1항에 있어서,
    상기 비휘발성 메모리 소자는, 복수개의 메모리 블록들을 포함하고, 각각의 메모리 블록은 상기 저장 페이지들 및 대표 페이지를 갖는 비휘발성 메모리 시스템.
  6. 제1항에 있어서,
    상기 대표 페이지 열화부는, 상기 에러가 발생된 저장 페이지의 비트와 동일한 상기 대표 페이지의 비트에 대해 저장된 값을 반전시키는 쓰기 동작을 반복적으로 수행하는 비휘발성 메모리 시스템.
  7. 제1항에 있어서,
    상기 건강 상태 파악부는, 상기 비휘발성 메모리 소자가 아이들(idle) 상태인 경우 동작하는 비휘발성 메모리 시스템.
  8. 제1항에 있어서, 상기 건강 상태 파악부는,
    상기 대표 페이지에 대한 쓰기 및 읽기 동작 수행을 위한 데이터 패턴을 발생시키는 데이터 패턴 발생부;
    상기 대표 페이지에 대한 상기 데이터 패턴의 쓰기 및 읽기 동작 과정에서 발생되는 에러를 검출하는 에러 검출부; 및
    상기 에러 검출부에 의해 검출된 에러를 분석하여 상기 비휘발성 메모리 소자의 전반적인 건강 상태를 파악하는 에러 분석부를 포함하는 비휘발성 메모리 시스템.
  9. 제8항에 있어서,
    상기 데이터 패턴은, 랜덤(random)하게 구성되거나, "0" 또는 "1"의 일정한 이진 값으로 구성되는 비휘발성 메모리 시스템.
  10. 제8항에 있어서,
    상기 에러 검출부는, 에러 정정 동작이 중단된 상태에서 상기 에러를 검출하는 과정을 수행하는 비휘발성 메모리 시스템.
  11. 제8항에 있어서,
    상기 에러 분석부는, 상기 에러 검출부에 의해 검출된 에러가 발생된 비트수 및 에러 정도를 분석하여 상기 건강 상태를 파악하는 비휘발성 메모리 시스템.
  12. 비휘발성 메모리 소자의 메모리 블록을 복수개의 저장 페이지들 및 적어도 하나의 대표 페이지를 갖도록 구성하는 단계;
    상기 비휘발성 메모리 소자의 상기 저장 페이지들에 대한 쓰기 및 읽기 동작에서 에러가 발생되는 경우, 에러가 발생된 상기 저장 페이지의 비트와 동일한 상기 대표 페이지의 비트를 열화시키는 단계; 및
    상기 대표 페이지에 대한 쓰기 및 읽기 동작을 수행하고, 상기 쓰기 및 읽기 동작 과정에서 발생되는 에러 정보를 분석하여 상기 비휘발성 메모리 소자의 전반적인 건강 상태를 파악하는 단계를 포함하는 비휘발성 메모리 시스템의 건강 상태 파악 방법.
  13. 제12항에 있어서,
    상기 비휘발성 메모리 소자는 비트 단위로의 액세스가 가능한 비휘발성 메모리 시스템의 건강 상태 파악 방법.
  14. 제12항에 있어서,
    상기 대표 페이지는 상기 저장 페이지들 각각과 동일한 저장 용량을 갖도록 하는 비휘발성 메모리 시스템의 건강 상태 파악 방법.
  15. 제12항에 있어서,
    상기 대표 페이지의 비트를 열화시키는 단계는, 상기 에러가 발생된 저장 페이지의 비트와 동일한 상기 대표 페이지의 비트에 대해 저장된 값을 반전시키는 쓰기 동작을 반복하여 수행하는 비휘발성 메모리 시스템의 건강 상태 파악 방법.
  16. 제12항에 있어서,
    상기 건강 상태를 파악하는 단계는, 상기 비휘발성 메모리 소자가 아이들(idle) 상태에서 수행되도록 하는 비휘발성 메모리 시스템의 건강 상태 파악 방법.
  17. 제12항에 있어서, 상기 건강 상태를 파악하는 단계는,
    상기 대표 페이지에 대한 쓰기 및 읽기 동작 수행을 위한 데이터 패턴을 발생시키는 단계;
    상기 대표 페이지에 대한 상기 데이터 패턴의 쓰기 및 읽기 동작 과정에서 발생되는 에러를 검출하는 단계; 및
    상기 검출된 에러를 분석하여 상기 비휘발성 메모리 소자의 전반적인 건강 상태를 파악하는 단계를 포함하는 비휘발성 메모리 시스템의 건강 상태 파악 방법.
  18. 제17항에 있어서,
    상기 데이터 패턴은, 랜덤(random)하게 구성되거나, "0" 또는 "1"의 일정한 이진 값으로 구성되는 비휘발성 메모리 시스템의 건강 상태 파악 방법.
  19. 제17항에 있어서,
    상기 에러를 분석하는 단계는, 에러 정정 동작이 중단된 상태에서 수행되도록 하는 비휘발성 메모리 시스템의 건강 상태 파악 방법.
  20. 제17항에 있어서,
    상기 에러를 분석하는 단계는, 상기 검출된 에러가 발생된 비트수 및 에러 정도를 분석하여 상기 건강 상태를 파악하는 비휘발성 메모리 시스템의 건강 상태 파악 방법.
KR1020170030849A 2017-03-10 2017-03-10 전반적인 건강상태 파악을 위한 대표 페이지를 갖는 비휘발성 메모리 시스템 및 그 비휘발성 메모리 시스템에서의 건강 상태 파악 방법 KR20180104263A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170030849A KR20180104263A (ko) 2017-03-10 2017-03-10 전반적인 건강상태 파악을 위한 대표 페이지를 갖는 비휘발성 메모리 시스템 및 그 비휘발성 메모리 시스템에서의 건강 상태 파악 방법
US15/821,155 US10475522B2 (en) 2017-03-10 2017-11-22 Memory system including a delegate page and method of identifying a status of a memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170030849A KR20180104263A (ko) 2017-03-10 2017-03-10 전반적인 건강상태 파악을 위한 대표 페이지를 갖는 비휘발성 메모리 시스템 및 그 비휘발성 메모리 시스템에서의 건강 상태 파악 방법

Publications (1)

Publication Number Publication Date
KR20180104263A true KR20180104263A (ko) 2018-09-20

Family

ID=63445554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170030849A KR20180104263A (ko) 2017-03-10 2017-03-10 전반적인 건강상태 파악을 위한 대표 페이지를 갖는 비휘발성 메모리 시스템 및 그 비휘발성 메모리 시스템에서의 건강 상태 파악 방법

Country Status (2)

Country Link
US (1) US10475522B2 (ko)
KR (1) KR20180104263A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10740026B2 (en) * 2018-05-18 2020-08-11 Micron Technology, Inc. Time indicator of super block operations

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8219776B2 (en) * 2009-09-23 2012-07-10 Lsi Corporation Logical-to-physical address translation for solid state disks
US8750042B2 (en) * 2011-07-28 2014-06-10 Sandisk Technologies Inc. Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures
US20150103593A1 (en) * 2013-10-14 2015-04-16 Skymedi Corporation Method of Writing Data in Non-Volatile Memory and Non-Volatile Storage Device Using the Same

Also Published As

Publication number Publication date
US20180261298A1 (en) 2018-09-13
US10475522B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
US11586679B2 (en) Proactive corrective actions in memory based on a probabilistic data structure
US8910002B2 (en) NAND flash-based storage device with built-in test-ahead for failure anticipation
TWI455145B (zh) 用於非依電性記憶體中之資料錯誤復原之方法、裝置及物品
US8719662B2 (en) Memory device with error detection
US10657014B2 (en) Methods for monitoring and managing memory devices
US9691485B1 (en) Storage system and method for marginal write-abort detection using a memory parameter change
WO2016057228A1 (en) System and method for refreshing data in a memory device
TWI566252B (zh) 非揮發性記憶體裝置進行耗損管理之方法
US11579972B2 (en) Non-volatile memory device, controller for controlling the same, storage device having the same, and reading method thereof
US9875810B2 (en) Self-identifying memory errors
US11914474B2 (en) Efficient management of failed memory blocks in memory sub-systems
CN115938458A (zh) 存储装置、控制器以及存储装置的操作方法
US20220383962A1 (en) Selective read disturb sampling
US20170344295A1 (en) System and method for fast secure destruction or erase of data in a non-volatile memory
US9312029B2 (en) Memory device and associated controlling method
KR20180104263A (ko) 전반적인 건강상태 파악을 위한 대표 페이지를 갖는 비휘발성 메모리 시스템 및 그 비휘발성 메모리 시스템에서의 건강 상태 파악 방법
KR20130136341A (ko) 반도체 장치 및 그 동작 방법
EP4099329A1 (en) Method of operating a storage device and method of operating a controller
US11908531B2 (en) Detecting and managing under-program failures in non-volatile memory
US20240069765A1 (en) Two-tier defect scan management
US20240006010A1 (en) Storage System and Method for Proactive Die Retirement by Fatal Wordline Leakage Detection
US20240126452A1 (en) Storage device and operating method of controller
US11183267B2 (en) Recovery management of retired super management units
US20240071528A1 (en) Managing defective blocks during multi-plane programming operations in memory devices
US20240185935A1 (en) Bitline voltage adjustment for program operation in a memory device with a defective deck