KR20180100538A - Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic - Google Patents

Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic Download PDF

Info

Publication number
KR20180100538A
KR20180100538A KR1020180105454A KR20180105454A KR20180100538A KR 20180100538 A KR20180100538 A KR 20180100538A KR 1020180105454 A KR1020180105454 A KR 1020180105454A KR 20180105454 A KR20180105454 A KR 20180105454A KR 20180100538 A KR20180100538 A KR 20180100538A
Authority
KR
South Korea
Prior art keywords
clock signal
nfc
semiconductor substrate
interface
frequency divider
Prior art date
Application number
KR1020180105454A
Other languages
English (en)
Inventor
김성완
이평한
박광범
천성훈
류창호
이상훈
Original Assignee
쓰리에이로직스(주)
주식회사 웨이브피아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리에이로직스(주), 주식회사 웨이브피아 filed Critical 쓰리에이로직스(주)
Priority to KR1020180105454A priority Critical patent/KR20180100538A/ko
Publication of KR20180100538A publication Critical patent/KR20180100538A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

NFC IC가 게시된다. 본 발명의 실시 예들에 따른 NFC IC는 반도체 기판, 상기 반도체 기판 위에 형성되고, 기준 클락 신호를 생성하는 CMOS 오실레이터, 상기 반도체 기판 위에 형성되고, 상기 기준 클락 신호를 이용하여 서로 다른 주파수를 가지는 제1클락 신호와 제2클락 신호를 생성하는 주파수 분주기, 상기 반도체 기판 위에 형성되고, 상기 제1클락 신호를 수신하고 상기 제1클락 신호에 따라, NFC 방식을 이용하여 무선 신호들을 송수신하는 RF 인터페이스 및 상기 반도체 기판 위에 형성되고, 상기 제2클락 신호를 수신하고 상기 제2클락 신호에 따라 상기 RF 인터페이스의 작동을 제어하는 MCU를 포함한다.

Description

CMOS 오실레이터를 포함하는 크리스탈-프리 NFC IC{CRYSTAL-FREE NFC INTEGRATED CHIP (IC) INCLUDING CMOS OSCILLATOR}
본 발명의 개념에 따른 실시 예는 NFC 집적회로(integrated circuit(IC))에 관한 것으로, 특히 CMOS 오실레이터를 포함하는 크리스탈-프리(crystal-free) NFC IC에 관한 것이다.
NFC(near field communication)는 무선 태그(RFID) 기술들 중의 하나로 일반적으로 13.56MHz의 주파수 대역을 사용하는 비접촉식 통신기술이다. 상기 NFC는 통신 거리가 짧기 때문에 상대적으로 보안이 우수하고, 가격이 저렴해 차세대 근거리 통신 기술로서 주목받고 있다. 또한, 블루투스(bluetooth) 등과 같은 기존의 근거리 통신 기술은 기기들 사이의 페어링 (pairing)이 필수적이었지만, NFC는 페어링을 수행하지 않는 장점이 있다.
도 1은 종래의 NFC 모듈을 개념적으로 나타낸다. 도 1을 참조하면, NFC 모듈 (10)은 NFC IC(11), 제1크리스털 오실레이터(crystal oscillator; 12), MCU(micro controller unit; 13), 제2크리스털 오실레이터(14), 및 안테나(15)를 포함한다.
NFC 모듈(10)은 안테나(15)를 이용하여 RF(radio) 신호들을 송수신할 수 있다. NFC IC(11)는 NFC 방식을 이용하여 RF 통신을 할 수 있다.
NFC IC(11)는 제1크리스털 오실레이터(12)로부터 출력되고 제1주파수를 갖는 제1클락 신호(X1)에 따라 작동한다.
MCU(13)는 NFC IC(11)를 제어할 수 있다. MCU(13)는 제2크리스털 오실레이터(14)로부터 출력되고 상기 제1주파수와 다른 제2주파수를 갖는 클락 신호(X2)에 따라 작동한다.
각 크리스털 오실레이터(12와 14)는 클락 신호(X1과 X2)를 발생하는 클락 신호 생성 장치로서, 결정 물질을 포함하고, 상기 결정 물질이 진동할 때 발생하는 공명 현상을 이용하여 클락 신호(X1과 X2)를 생성한다.
제1크리스털 오실레이터(12)는 NFC IC(11)의 외부에 배치되어, NFC IC(11)로 제1클락 신호(X1)를 전송하고, 제2크리스털 오실레이터(14)는 MCU(13)의 외부에 배치되어 MCU(13)로 제2클락 신호(X2)를 전송한다.
종래의 NFC 모듈(10)은 크리스털 오실레이터들(12와 14)을 이용하여 클락 신호들(X1과 X2)을 생성하고, 크리스털 오실레이터들(12와 14)은 NFC IC(11)와 MCU(13)의 외부에 배치되므로, 종래의 NFC 모듈(10)의 사이즈는 크고, 각 장치(11, 12, 13, 및 14)의 기판은 서로 분리되고 서로 다르다.
본 발명이 이루고자 하는 기술적인 과제는 반도체 기판에 형성된 하나의 CMOS 오실레이터를 포함하고, 상기 하나의 CMOS 오실레이터로부터 생성된 기준 클락 신호를 이용하여 작동하는 NFC IC와 이를 포함하는 NFC 모듈을 제공하는 것이다.
본 발명의 실시 예들에 따른 NFC IC는 반도체 기판; 상기 반도체 기판 위에 형성되고, 기준 클락 신호를 생성하는 CMOS 오실레이터; 상기 반도체 기판 위에 형성되고, 상기 CMOS 오실레이터에 의해 생성된 상기 기준 클락 신호를 이용하여 서로 다른 주파수를 가지는 제1클락 신호와 제2클락 신호를 생성하는 주파수 분주기; 상기 반도체 기판 위에 형성되고, 상기 주파수 분주기로부터 출력된 상기 제1클락 신호를 수신하고 상기 제1클락 신호에 따라, NFC 방식을 이용하여 무선 신호들을 송수신하는 RF 인터페이스; 상기 반도체 기판 위에 형성되고, 상기 주파수 분주기로부터 출력된 상기 제2클락 신호를 수신하여 작동 클락 신호로서 사용하고, 상기 RF 인터페이스의 작동을 제어하는 MCU; 상기 반도체 기판 위에 형성된 메모리; 및 상기 메모리에 저장된 데이터를 이용하여 송신 메시지를 생성하고 생성된 송신 메시지를 상기 RF 인터페이스로 전송하고 상기 RF 인터페이스로부터 전송된 수신 메시지를 수신하고 상기 수신 메시지를 디코드하고 상기 디코드의 결과에 따라 생성된 수신 데이터를 상기 메모리에 저장하는 로직 회로를 포함하고, 상기 주파수 분주기는 상기 제2클락 신호를 상기 로직 회로로 전송하고, 상기 로직 회로는 상기 NFC IC에서 사용하는 프로토콜을 정의하고, 상기 CMOS 오실레이터는 상기 CMOS 오실레이터의 외부로부터 입력된 입력 전압을 레귤레이팅하여 출력 전압을 생성하는 LDO 레귤레이터; 제어 신호를 출력하는 제어 회로; 및 상기 출력 전압과 상기 제어 신호에 기초하여 상기 기준 클락 신호를 생성하는 코어를 포함하고, 상기 코어는 상기 제어 신호에 응답하여 상기 기준 클락 신호의 생성 타이밍을 제어한다.
본 발명의 실시 예들에 따른 NFC IC는 CMOS 오실레이터, MCU, 및 RF 인터페이스가 하나의 반도체 기판에 형성되므로, 상기 NFC IC와 상기 NFC IC를 포함하는 모듈의 사이즈가 소형화되는 효과가 있다.
도 1은 종래의 NFC(near field communication) 모듈을 개념적으로 나타낸다.
도 2는 본 발명의 실시 예들에 따른 NFC IC(integrated circuit)를 포함하는 NFC 모듈을 개념적으로 나타낸다.
도 3은 본 발명의 실시 예들에 따른 NFC IC를 포함하는 웨이퍼를 개념적으로 나타낸다.
도 4는 본 발명의 실시 예들에 따른 NFC IC를 개념적으로 나타낸다.
도 5는 도 4에 도시된 CMOS 오실레이터를 개념적으로 나타낸다.
도 6과 도 7은 본 발명의 실시 예들에 따른 주파수 분주기의 구조를 나타낸다.
도 8은 본 발명의 실시 예들에 따른 NFC IC를 제조하는 방법을 나타내는 플로우 차트이다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
도 2는 본 발명의 실시 예들에 따른 NFC IC를 포함하는 NFC 모듈을 개념적으로 나타낸다. 도 1의 종래의 NFC 모듈(10)과 달리 크리스탈 오실레이터-프리 NFC 모듈(1000)은 NFC IC(200)와 안테나(300)를 포함한다.
NFC 모듈(1000)은 외부의 호스트(미도시)와 통신할 수 있고, 안테나(300)를 이용하여 RF 신호들을 주거나 받을 수 있다. 도 4 내지 도 6을 참조하여 설명되는 것처럼, 도 2에 도시된 NFC IC(200)는 NFC IC(200)의 내부에 MCU(Micro Controller Unit), 오실레이터, 및 RF 인터페이스를 포함하는 일체형(all-in-one) NFC IC(200)이므로, 도 1에 도시된 NFC 모듈(10)과 달리 소형화가 가능하다.
도 2에 도시된 NFC IC(200)는 크리스털 오실레이터를 사용하지 않으므로, 도 1에 도시된 NFC 모듈(10)에 비해 가격이 저렴하다.
후술하는 바와 같이, 도 2에 도시된 NFC IC(200)는 하나의 공정(예컨대, CMOS 공정)에 의해 제조가 가능하다.
도 3은 본 발명의 실시 예들에 따른 NFC IC를 포함하는 웨이퍼를 개념적으로 나타낸다. 도 3을 참조하면, 웨이퍼(100)는 복수의 다이들 (dies; 집합적으로 110라 표시)을 포함할 수 있다.
웨이퍼(100)는 반도체 칩(예컨대, IC)의 재료로서, 실리콘(Si)을 주성분으로 한다. 즉, 웨이퍼(100)를 이용하여 복수의 전기 소자들(예컨대, 트랜지스터, 저항, 다이오드, 및 콘덴서 등)을 포함하고, 특정 기능을 수행하는 회로를 만들 수 있다.
각 다이(110)는 웨이퍼 다이싱(wafer dicing)을 통해 웨이퍼(100)로부터 분리될 수 있다. 각 다이(110)에는 NFC IC(200)가 생성될 수 있다.
NFC IC(200)는 하나의 반도체 기판(예컨대, 실리콘 기판; 205)을 포함할 수 있다. 반도체 기판(205)은 웨이퍼(100)로부터 분리된 일부일 수 있다. 실시 예들에 따라, NFC IC(200)에 포함되는 각 구성들은 하나의 반도체 기판(205) 위에 생성될 수 있다.
본 명세서에서 어떤 구성이 반도체 기판 위(on)에 생성된다는 것은, 상기 어떤 구성이 상기 반도체 기판의 위(on or above)에 생성되는 경우, 상기 어떤 구성이 상기 반도체 기판의 안(in)에 형성되는 경우, 및 상기 어떤 구성과 상기 반도체 기판 사이에 하나 또는 그 이상의 레이어들(layers)이 형성되는 경우도 포함할 수 있다.
도 4는 본 발명의 실시 예들에 따른 NFC IC를 개념적으로 나타낸다. 도 2 및 도 4를 참조하면, 하나의 반도체 칩으로 구현된 NFC IC(200)는 CMOS 오실레이터 (210), 주파수 분주기(220), RF 인터페이스(230), MCU(240), 로직(logic; 250), 호스트 인터페이스(260) 및 메모리(270)를 포함한다.
NFC IC(200)는 NFC 방식을 이용하여 다른 NFC 단말기와 통신할 수 있다. 상기 NFC는 RFID(radio frequency identification(RFID)) 방식들 중의 하나로 13.56MHz의 주파수 대역을 사용하는 비접촉식 통신 기술을 의미한다.
NFC IC(200)는 온-칩 CMOS 오실레이터(210)를 포함하므로, NFC IC(200)를 포함하는 NFC 모듈(1000)은 도 1에 도시된 종래의 NFC 모듈(10)과 달리, 별도의 크리스털 오실레이터를 포함하지 않는다.
반도체 기판(205) 위에 형성된 CMOS 오실레이터(210)는 기준 클락 신호 (CLK_REF)를 생성할 수 있다.
CMOS 오실레이터(210)는 일반적인 크리스탈 오실레이터(X-OSC)와 달리, 결정 물질을 포함하지 않는다. 따라서, 제조 단가가 낮고 소형화가 가능하다.
CMOS 오실레이터(210)는 CMOS(complementary metal oxide silicon) 제조 공정으로 제조될 수 있다. 따라서, CMOS 오실레이터(210)는 NFC IC(200)에 포함된 반도체 기판(205) 위에 생성(또는 배치)될 수 있다.
실시 예들에 따라, 기준 클락 신호(CLK_REF)의 주파수는 13.56MHz의 정수배일 수 있으나, 이에 한정되는 것은 아니다.
CMOS 오실레이터(210)는 기준 클락 신호(CLK_REF)를 주파수 분주기(220)로 전송할 수 있다.
주파수 분주기(220)는 CMOS 오실레이터(210)로부터 전송된 기준 클락 신호 (CLK_REF)를 수신하고, 기준 클락 신호(CLK_REF)를 이용하여 제1주파수를 갖는 제1클락 신호(CLK1)와 제2주파수를 갖는 제2클락 신호(CLK2)를 생성할 수 있다. 상기 제1주파수와 상기 제2주파수는 서로 다르다.
실시 예들에 따라, 주파수 분주기(220)는 기준 클락 신호(CLK_REF)를 각 분주비(division ratio)로 분주하여 제1클락 신호(CLK1)와 제2클락 신호(CLK2)를 생성할 수 있다. 예컨대, 제1클락 신호(CLK1)의 제1주파수와 제2클락 신호(CLK2)의 제2주파수는 기준 클락 신호(CLK_REF)의 주파수보다 낮을 수 있다.
주파수 분주기(220)는 제1주파수를 갖는 제1클락 신호(CLK1)를 RF 인터페이스(230)로 전송할 수 있고, 주파수 분주기(220)는 제2주파수를 갖는 제2클락 신호 (CLK2)를 MCU(240)로 전송할 수 있다. 실시 예들에 따라, 주파수 분주기(220)는 제2클락 신호(CLK2)를 로직(또는 로직 회로; 250)으로도 전송할 수 있으나, 로직(250)으로 전송되는 클락 신호의 주파수와 MCU(240)로 전송되는 클락 신호의 주파수는 다를 수 있다.
제1클락 신호(CLK1)의 제1주파수와 제2클락 신호(CLK2)의 제2주파수는 다를 수 있다. 실시 예들에 따라, 제1클락 신호(CLK1)의 제1주파수는 NFC 표준에 따른 주파수(예컨대, 13.56MHz)일 수 있다.
RF 인터페이스(230)는 RF 신호들을 송신하거나 수신할 수 있다. 실시 예들에 따라, RF 인터페이스(230)는 NFC 방식을 이용하여 RF 신호들을 송수신할 수 있다.
RF 인터페이스(230)는 안테나(300)를 이용하여 RF 신호들을 송신하거나 수신할 수 있다.
실시 예들에 따라, RF 인터페이스(230)는 수신된 RF 신호들을 처리(예컨대, 정류하거나 복조)하기 위한 밴드 갭 레퍼런스(bandgap reference) 회로, 복수의 전압 비교기들, 및 슈미트 트리거 등과 같은 회로들을 포함할 수 있다.
RF 인터페이스(230)는 주파수 분주기(220)로부터 출력된 제1클락 신호(CLK1)를 수신하고, 제1클락 신호(CLK1)를 이용하여 RF 신호들을 생성하고, 생성된 RF 신호들을 송신할 수 있다.
RF 인터페이스(230)는 NFC IC(200)에 포함된 CMOS 오실레이터(210)로부터 제1클락 신호(CLK1)를 수신하고, 제1클락 신호(CLK1)를 작동 클락 신호로 사용하여 작동하므로, NFC IC(200)는 별도의 크리스탈 오실레이터로부터 클락 신호를 수신할 필요가 없다.
MCU(240)는 NFC IC(200)의 전반적인 작동을 제어할 수 있다. 실시 예들에 따라, MCU(240)는 RF 인터페이스(230)의 작동을 제어할 수 있다.
MCU(240)는 주파수 분주기(220)로부터 전송된 제2클락 신호(CLK2)를 수신하고, 제2클락 신호(CLK2)를 이용하여 NFC IC(200)의 전반적인 작동을 제어할 수 있다. 제2클락 신호(CLK2)는 시스템 클락 신호로서 사용될 수 있다.
MCU(240)는 NFC IC(200)에 포함된 CMOS 오실레이터(210)로부터 제2클락 신호 (CLK2)를 수신하고, 제2클락 신호(CLK2)를 작동 클락 신호로서 사용하므로, NFC IC(200)는 별도의 크리스탈 오실레이터로부터 클락 신호를 수신할 필요가 없다.
로직(250)은 NFC IC(200)에서 사용되는 프로토콜(protocol)을 정의한다. 실시 예들에 따라, 로직(250)은 ISO/IEC 18092 NFC IP(interface protocol)-1 표준에 따른 카드 에뮬레이션(card emulation) 모드 및 P2P(peer to peer) 모드를 정의할 수 있다. 상기 P2P 모드는 이니씨에이터 모드(initiator mode)와 타겟 모드(target mode)를 포함한다.
실시 예들에 따라, 로직(250)은 메모리(270)에 저장된 데이터를 이용하여 송신 메시지를 생성하고, 상기 송신 메시지를 RF 인터페이스(230)로 전송할 수 있다.
실시 예들에 따라, 로직(250)은 RF 인터페이스(230)로부터 전송된 수신 메시지를 수신하고, 상기 수신 메시지를 디코드하고, 상기 디코드의 결과에 따라 생성된 수신 데이터를 메모리(270)에 저장할 수 있다.
실시 예들에 따라, 로직(250)은 CRC(cyclic redundancy check)를 수행할 수 있다.
호스트 인터페이스(260)는 NFC IC(200)와 호스트(미도시) 사이에 주고받는 신호들을 인터페이싱 할 수 있다. 실시 예들에 따라, 호스트 인터페이스(260)는 UART(universal asynchronous receiver/transmitter) 방식, I2C(inter integrated circuit) 방식, 또는 SPI(serial peripheral interface) 방식을 이용하여 상기 호스트와 통신할 수 있다.
메모리(270)는 NFC IC(200)의 작동에 필요한 데이터를 저장할 수 있다. 실시 예들에 따라, 메모리(270)는 수신한 신호로부터 생성된 데이터 또는 송신할 신호에 포함될 데이터를 저장할 수 있다.
메모리(270)는 불휘발성 메모리 장치 및/또는 휘발성 메모리 장치를 포함할 수 있다. 예컨대, 휘발성 메모리는 RAM(random access memory), SRAM(static RAM) 또는 DRAM(dynamic RAM)으로 구현될 수 있으나 이에 한정되는 것은 아니다. 불휘발성 메모리는 ROM(read only memory), 플래시 메모리, 또는 저항성 RAM으로 구현될 수 있으나 이에 한정되는 것은 아니다.
도 3 및 도 4를 참조하여 설명된 것처럼, 본 발명의 실시 예들에 따른 NFC IC(200)는 하나의 반도체 기판(205) 위에 형성된 CMOS 오실레이터(210)와 MCU(240)을 포함하므로, 종래의 NFC 모듈(10)처럼 별도의 MCU 및/또는 별도의 크리스탈 오실레이터가 필요하지 않으므로, NFC IC(200)의 크기는 작아질 수 있고, 웨이퍼(100)에는 더 많은 NFC IC들이 형성될 수 있으므로, 웨이퍼(100)의 수율(yield)은 향상될 수 있다.
도 5는 도 4에 도시된 CMOS 오실레이터를 개념적으로 나타낸다. 도 4 및 도 5를 참조하면, CMOS 오실레이터(210)는 LDO 레귤레이터(low drop out regulator; 212), 코어(core; 214), 및 제어 회로(216)를 포함할 수 있다.
LDO 레귤레이터(212)는 입력 전압(VIN)을 수신하고, 입력 전압(VIN)을 레귤레이팅(또는 안정화)하여 출력 전압(VREG)을 생성하고, 출력 전압(VREG)을 코어(214)로 전송한다.
코어(214)는 LDO 레귤레이터(212)로부터 출력된 출력 전압(VREG)을 수신하고, 제어 회로(216)로부터 출력된 제어 신호(CTRL)를 수신할 수 있다.
코어(214)는 출력 전압(VREG)과 제어 신호(CTRL)에 기초하여 기준 클락 신호 (CLK_REF)를 생성할 수 있다. 실시 예들에 따라, 코어(214)는 출력 전압(VREG)의 크기(amplitude)에 기초하여 기준 클락 신호(CLK_REF)의 주파수를 결정할 수 있다.
실시 예들에 따라, 코어(214)는 제어 신호(CTRL)에 응답하여 기준 클락 신호 (CLK_REF)의 생성 여부 또는 생성 타이밍을 제어할 수 있다.
제어 회로(216)는 CMOS 오실레이터(210)의 전반적인 작동을 제어할 수 있다. 실시 예들에 따라, 제어 회로(216)는 코어(214)의 작동을 제어할 수 있다.
제어 회로(216)는 기준 클락 신호(CLK_REF)를 생성하기 위한 제어 신호 (CTRL)를 생성하고, 제어 신호(CTRL)를 코어(214)로 전송할 수 있다.
도 6은 본 발명의 실시 예들에 따른 주파수 분주기의 구조를 나타낸다. 도 5를 참조하면, 주파수 분주기(220A)는 직렬로 연결된 제1주파수 분주기(222A)와 제2주파수 분주기(224A)를 포함한다.
제1주파수 분주기(222A)는 기준 클락 신호(CLK_REF)를 수신하고, 기준 클락 신호(CLK_REF)를 이용하여 제1주파수를 갖는 제1클락 신호(CLK1)를 생성할 수 있다. 실시 예들에 따라, 제1주파수 분주기(222A)는 기준 클락 신호(CLK_REF)를 제1분주비로 분주하여 상기 제1주파수를 갖는 제1클락 신호(CLK1)를 생성할 수 있다.
제1주파수 분주기(222A)는 제1클락 신호(CLK1)를 RF 인터페이스(230)로 전송하고, 제1클락 신호(CLK1)를 제2주파수 분주기(DVI2)로 전송할 수 있다.
제2주파수 분주기(224A)는 제1클락 신호(CLK1)를 수신하고, 제1클락 신호 (CLK1)를 이용하여 제2주파수를 갖는 제2클락 신호(CLK2)를 생성할 수 있다. 실시 예들에 따라, 제2주파수 분주기(224A)는 제1클락 신호(CLK1)의 제1주파수를 제2분주비로 분주하여 제2주파수를 갖는 제2클락 신호(CLK2)를 생성할 수 있다.
실시 예들에 따라, 상기 제2분주비는 상기 제1분주비와 다를 수 있다.
제2주파수 분주기(224A)는 제2클락 신호(CLK2)를 MCU(240)로 전송할 수 있다. 실시 예들에 따라, 제2주파수 분주기(224A)는 제2클락 신호(CLK2)를 로직(250)으로 전송할 수 있다.
도 7은 본 발명의 실시 예들에 따른 주파수 분주기의 구조를 나타낸다. 도 7을 참조하면, 주파수 분주기(220B)는 병렬로 연결된 제1주파수 분주기(222B) 및 제2주파수 분주기(224B)를 포함한다.
제1주파수 분주기(222B)는 기준 클락 신호(CLK_REF)를 수신하고, 제1주파수를 갖는 제1클락 신호(CLK1)를 생성할 수 있다. 실시 예들에 따라, 제1주파수 분주기(222B)는 기준 클락 신호(CLK_REF)의 주파수를 제1분주비로 분주하여 제1주파수를 갖는 제1클락 신호(CLK1)를 생성할 수 있다.
제1주파수 분주기(222B)는 제1클락 신호(CLK1)를 RF 인터페이스(230)로 전송할 수 있다.
제2주파수 분주기(224B)는 기준 클락 신호(CLK_REF)를 수신하고, 제2주파수를 갖는 제2클락 신호(CLK2)를 생성할 수 있다. 실시 예들에 따라, 제2주파수 분주기(224B)는 기준 클락 신호(CLK_REF)의 주파수를 제2분주비로 분주하여 제2주파수를 갖는 제2클락 신호(CLK2)를 생성할 수 있다.
실시 예들에 따라, 상기 제2분주비는 상기 제1분주비와 다를 수 있다.
제2주파수 분주기(224A)는 제2클락 신호(CLK2)를 MCU(240)로 전송할 수 있다. 실시 예들에 따라, 제2주파수 주기(224A)는 제2클락 신호(CLK2)를 로직(250)으로 전송할 수 있다.
도 5 내지 도 7을 참조하여 설명한 것처럼, NFC IC(200)는 기준 클락 신호 (CLK_REF)를 생성하는 CMOS 오실레이터(210), 및 제1클락 신호(CLK1)와 제2클락 신호(CLK2)를 생성하는 주파수 분주기를 포함하므로, NFC IC(200)는 외부 클락을 수신하지 않더라도 NFC를 수행할 수 있다.
도 8은 본 발명의 실시 예들에 따른 NFC IC를 제조하는 방법을 나타내는 플로우 차트이다. 도 3 내지 도 8을 참조하면, NFC IC(200)는 웨이퍼(100)에 포함된 다이(110) 위에 생성될 수 있다.
NFC IC(200)는 복수의 마스크들(masks)을 이용하여 생성될 수 있다. 마스크는, 반도체 공정 중, 웨이퍼(100)에 상기 마스크에 설계된 회로 패턴에 따라 회로를 형성하는 포토 공정에 사용된다.
제1마스크를 이용하여 하나의 반도체 기판(205) 위에 CMOS 오실레이터(210)가 형성될 수 있다(S110). 실시 예들에 따라, 상기 제1마스크를 이용하여 CMOS 오실레이터(210)에 해당하는 제1마스크 패턴이 형성되고, 상기 제1마스크 패턴을 식각(etch)하여 CMOS 오실레이터(210)가 형성될 수 있다.
제2마스크를 이용하여 하나의 반도체 기판(205) 위에 주파수 분주기(220)가 생성될 수 있다(S120). 실시 예들에 따라, 상기 제2마스크를 이용하여 주파수 분주기(220)에 해당하는 제2마스크 패턴이 형성되고, 상기 제2마스크 패턴을 식각하여 주파수 분주기(220)가 형성될 수 있다.
제3마스크를 이용하여 하나의 반도체 기판(205) 위에 RF 인터페이스(230)가 형성될 수 있다(S130). 실시 예들에 따라, 상기 제3마스크를 이용하여 RF 인터페이스(230)에 해당하는 제3마스크 패턴이 형성되고, 상기 제3마스크 패턴을 식각하여 RF 인터페이스(230)가 형성될 수 있다.
제4마스크를 이용하여 하나의 반도체 기판(205) 위에 MCU(240)가 형성될 수 있다(S140). 실시 예들에 따라, 상기 제4마스크를 이용하여 MCU(240)에 해당하는 제4마스크 패턴이 형성되고, 상기 제4마스크 패턴을 식각하여 MCU(240)가 형성될 수 있다.
제5마스크를 이용하여 하나의 반도체 기판(205) 위에 로직(250)이 형성할 수 있다(S150). 실시 예들에 따라, 상기 제5마스크를 이용하여 로직(250)에 해당하는 제5마스크 패턴이 형성하고, 상기 제5마스크 패턴을 식각하여 로직(250)이 형성될 수 있다.
실시 예들에 따라, 제6마스크를 이용하여 반도체 기판(205) 위에 호스트 인터페이스(260)가 형성될 수 있고, 제7마스크를 이용하여 반도체 기판(205) 위에 메모리(270)가 형성될 수 있다.
실시 예들에 따라, 상기 제6마스크 및 상기 제7마스크를 이용하여 호스트 인터페이스(260) 및 메모리(270)에 해당하는 제6마스크 패턴과 제7마스크 패턴이 각각 형성되고, 상기 제6마스크 패턴과 상기 제7마스크 패턴 각각을 식각하여 호스트 인터페이스(260) 및 메모리(270) 각각이 형성될 수 있다.
비록 도 8에서는 단계 S110 내지 S150이 순서대로 도시되어 있으나, 본 발명의 실시 예에 따른 제조 방법은 상기 순서에 한정되는 것이 아니다. 또한, 마스크는 복수의 마스크들을 포함하는 마스크들의 세트를 의미할 수 있고, 마스크를 이용하여 패턴이 반도체 기판(205) 위에 형성된다 함은 복수의 마스크들을 이용하여 패턴들을 반도체 기판(205) 위에 형성하는 것을 포함한다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1000: NFC 모듈
200: NFC IC
210: CMOS 오실레이터
220: 주파수 분주기
230: RF 인터페이스
240: MCU
250: 로직
260: 호스트 인터페이스
270: 메모리

Claims (2)

  1. NFC IC에 있어서,
    반도체 기판;
    상기 반도체 기판 위에 형성되고, 기준 클락 신호를 생성하는 CMOS 오실레이터;
    상기 반도체 기판 위에 형성되고, 상기 CMOS 오실레이터에 의해 생성된 상기 기준 클락 신호를 이용하여 서로 다른 주파수를 가지는 제1클락 신호와 제2클락 신호를 생성하는 주파수 분주기;
    상기 반도체 기판 위에 형성되고, 상기 주파수 분주기로부터 출력된 상기 제1클락 신호를 수신하고 상기 제1클락 신호에 따라, NFC 방식을 이용하여 무선 신호들을 송수신하는 RF 인터페이스;
    상기 반도체 기판 위에 형성되고, 상기 주파수 분주기로부터 출력된 상기 제2클락 신호를 수신하여 작동 클락 신호로서 사용하고, 상기 RF 인터페이스의 작동을 제어하는 MCU;
    상기 반도체 기판 위에 형성된 메모리; 및
    상기 메모리에 저장된 데이터를 이용하여 송신 메시지를 생성하고 생성된 송신 메시지를 상기 RF 인터페이스로 전송하고 상기 RF 인터페이스로부터 전송된 수신 메시지를 수신하고 상기 수신 메시지를 디코드하고 상기 디코드의 결과에 따라 생성된 수신 데이터를 상기 메모리에 저장하는 로직 회로를 포함하고,
    상기 주파수 분주기는 상기 제2클락 신호를 상기 로직 회로로 전송하고,
    상기 로직 회로는 상기 NFC IC에서 사용하는 프로토콜을 정의하고,
    상기 CMOS 오실레이터는,
    상기 CMOS 오실레이터의 외부로부터 입력된 입력 전압을 레귤레이팅하여 출력 전압을 생성하는 LDO 레귤레이터;
    제어 신호를 출력하는 제어 회로; 및
    상기 출력 전압과 상기 제어 신호에 기초하여 상기 기준 클락 신호를 생성하는 코어를 포함하고,
    상기 코어는 상기 제어 신호에 응답하여 상기 기준 클락 신호의 생성 타이밍을 제어하는 NFC IC.
  2. 제1항에 있어서,
    상기 코어는 상기 출력 전압의 크기에 기초하여 상기 기준 클락 신호의 주파수를 결정하는 NFC IC.
KR1020180105454A 2018-09-04 2018-09-04 Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic KR20180100538A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180105454A KR20180100538A (ko) 2018-09-04 2018-09-04 Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180105454A KR20180100538A (ko) 2018-09-04 2018-09-04 Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160160750A Division KR20180060813A (ko) 2016-11-29 2016-11-29 Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic

Publications (1)

Publication Number Publication Date
KR20180100538A true KR20180100538A (ko) 2018-09-11

Family

ID=63596393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180105454A KR20180100538A (ko) 2018-09-04 2018-09-04 Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic

Country Status (1)

Country Link
KR (1) KR20180100538A (ko)

Similar Documents

Publication Publication Date Title
Tabesh et al. A power-harvesting pad-less millimeter-sized radio
US9515842B2 (en) RF bus controller
US8588685B2 (en) RFID system with RF bus
JP6670452B2 (ja) アンテナ及び通信装置
US7809329B2 (en) Shared RF bus structure
US8593254B2 (en) Semiconductor integrated circuit, card comprising the same, and operating method of semiconductor integrated circuit
US7751790B2 (en) Hybrid on-chip-off-chip transformer
US8265558B2 (en) Intra-device RF bus and control thereof
US20080181287A1 (en) RF transceiver device with RF bus
US20080182613A1 (en) RF bus access protocol and transceiver
US20080003963A1 (en) Self-powered radio integrated circuit with embedded antenna
EP1251458A3 (en) Semiconductor integrated circuit
EP3748853A1 (en) Voltage monitoring device and electronic device including the same
Tang et al. A novel method to improve the subcarrier frequency accuracy for UHF RFID sensing system
KR20180060813A (ko) Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic
JP2001160122A (ja) 非接触ｉｃカード
KR20180100538A (ko) Cmos 오실레이터를 포함하는 크리스탈-프리 nfc ic
US8923383B2 (en) Transmitter and transmitting method using delay locked loop
US10872730B2 (en) Electronic device including variable capacitor including photo-conductive material and method for controlling the same
JP2003271914A (ja) Ｉｃモジュール及びｉｃモジュールを内蔵した非接触情報媒体
JP2002152080A (ja) タグ及びそれに用いる半導体集積回路
JP2008225927A (ja) 非接触型ｉｃカード内蔵携帯端末及びその制御方法
KR101907647B1 (ko) Cmos 오실레이터를 포함하는 크리스털-프리 블루투스 ic, 및 상기 블루투스 ic를 포함하는 블루투스 패키지
KR101896902B1 (ko) Nfc 장치로부터 전송된 전력을 이용하는 ble 모듈 및 이의 작동 방법
US11694050B2 (en) Internal voltage generator and smart card including the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2019101000476; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190211

Effective date: 20200210