KR20180100025A - Semiconductor devices comprising metal-insulator transition materials - Google Patents

Semiconductor devices comprising metal-insulator transition materials Download PDF

Info

Publication number
KR20180100025A
KR20180100025A KR1020170026696A KR20170026696A KR20180100025A KR 20180100025 A KR20180100025 A KR 20180100025A KR 1020170026696 A KR1020170026696 A KR 1020170026696A KR 20170026696 A KR20170026696 A KR 20170026696A KR 20180100025 A KR20180100025 A KR 20180100025A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
transition
foreign material
metal
Prior art date
Application number
KR1020170026696A
Other languages
Korean (ko)
Other versions
KR102317203B1 (en
Inventor
김성현
이수재
황치선
조경익
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020170026696A priority Critical patent/KR102317203B1/en
Publication of KR20180100025A publication Critical patent/KR20180100025A/en
Application granted granted Critical
Publication of KR102317203B1 publication Critical patent/KR102317203B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field effect transistors
    • H01L49/003—
    • H01L49/02—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

The present invention relates to a semiconductor element including a metal-insulator transition (MIT) material. The semiconductor element comprises a gate electrode; an insulating layer on the gate electrode; first and second conductive patterns disposed on the insulating layer and spaced apart from each other; a semiconductor layer between the first and second conductive patterns; and a transition material layer disposed between the gate electrode and the insulating layer. The transition material layer includes an MIT material. Therefore, a leakage current is reduced.

Description

금속-절연체 전이 물질을 포함하는 반도체 소자{Semiconductor devices comprising metal-insulator transition materials}TECHNICAL FIELD [0001] The present invention relates to a semiconductor device including a metal-insulator transition material,

본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 금속 절연체 전이 물질을 포함하는 반도체 소자에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a semiconductor device including a metal insulator transition material.

트랜지스터는 전자 기기 분야에서 스위칭소자(switching device)나 구동소자(driving device)로 널리 사용되고 있다. 특히, 박막 트랜지스터(Thin film transistor)는 유리 기판이나 플라스틱 기판 상에 제조할 수 있기 때문에, 액정표시장치 또는 유기발광표시장치 등과 같은 평판표시장치 분야에서 유용하게 사용된다.Transistors are widely used as switching devices or driving devices in the field of electronic devices. In particular, since a thin film transistor can be manufactured on a glass substrate or a plastic substrate, it is useful in the field of flat panel display devices such as a liquid crystal display device or an organic light emitting display device.

트랜지스터는 반도체 기판에 서로 이격되어 형성된 소스 및 드레인과, 소스 및 드레인 사이의 채널을 덮는 게이트를 포함한다. 소스 및 드레인은 도펀트를 반도체 기판에 주입하여 형성되고, 게이트는 반도체 기판과 게이트 사이에 개재된 게이트 절연막에 의하여 채널과 절연된다. 게이트 절연막의 전기적 특성은 트랜지스터의 전력 소모 및 스위칭 속도에 영향을 미친다. 따라서, 우수한 전기적 특성을 갖는 게이트 절연막 및 이를 포함하는 트랜지스터에 대한 연구가 필요하다.The transistor includes a source and a drain formed to be spaced apart from each other on a semiconductor substrate, and a gate covering a channel between the source and the drain. The source and the drain are formed by implanting a dopant into the semiconductor substrate, and the gate is insulated from the channel by the gate insulating film interposed between the semiconductor substrate and the gate. The electrical characteristics of the gate insulating film affect the transistor power consumption and switching speed. Therefore, there is a need for research on a gate insulating film having excellent electrical characteristics and a transistor including the same.

본 발명이 이루고자 하는 과제는 정전용량의 조절이 가능한, 금속-절연체 전이 물질을 포함하는 반도체 소자를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention provides a semiconductor device including a metal-insulator transition material capable of controlling capacitance.

상기 과제를 달성하기 위한 본 발명의 실시예들에 따른 반도체 소자 게이트 전극; 상기 게이트 전극 상의 절연층; 상기 절연층 상에 배치되고, 서로 이격된 제1 및 제2 도전 패턴들; 상기 제1 및 제2 도전 패턴들 사이의 반도체층; 및 상기 게이트 전극 및 상기 절연층 사이에 배치되는 전이물질층을 포함하되, 상기 전이물질층은 금속-절연체 전이(Metal-Insulator Transition:MIT)물질을 포함할 수 있다.A semiconductor device gate electrode according to embodiments of the present invention; An insulating layer on the gate electrode; First and second conductive patterns disposed on the insulating layer and spaced apart from each other; A semiconductor layer between the first and second conductive patterns; And a front dielectric layer disposed between the gate electrode and the insulating layer, wherein the front dielectric layer may include a metal-insulator transition (MIT) material.

본 발명의 실시예들에 따른 반도체 소자는 두 도전체 사이에 금속-절연체 전이 물질을 포함하는 전이물질층을 포함할 수 있다. 이에 따라, 누설전류가 감소되고, 금속-절연체 전이조건에 따른 스위칭 동작이 가능한 반도체 소자가 제공될 수 있다.A semiconductor device according to embodiments of the present invention may include a layer of a foreign material that includes a metal-insulator transition material between two conductors. Thereby, a leakage current is reduced, and a semiconductor device capable of switching operation in accordance with the metal-insulator transition condition can be provided.

도 1은 본 발명의 실시예들에 따른 커패시터를 설명하기 위한 도면이다.
도 2는 본 발명의 실시예들에 따른 절연층을 설명하기 위한 도면이다.
도 3은 본 발명의 실시예들에 따른 전이물질층을 설명하기 위한 도면이다.
도 4는 전이물질층의 저항의 온도의존성을 설명하기 위한 그래프이다.
도 5은 전이물질층에 인가된 레이저의 세기에 따른 전이전압의 변화를 설명하기 위한 그래프이다.
도 6은 본 발명의 실시예들에 따른 트랜지스터를 설명하기 위한 도면이다.
도 7은 실험예 1에 따라 제조된 트랜지스터의 주파수에 따른 정전용량의 변화를 설명하기 위한 그래프이다.
도 8은 실험예 1 따라 제조된 트랜지스터의 온도에 따른 정전용량의 변화를 설명하기 위한 그래프이다.1 is a view for explaining a capacitor according to embodiments of the present invention.
2 is a view for explaining an insulating layer according to embodiments of the present invention.
3 is a view for explaining a total foreign matter layer according to embodiments of the present invention.
4 is a graph for explaining the temperature dependency of the resistance of the entire foreign matter layer.
5 is a graph for explaining a change in the transition voltage depending on the intensity of the laser applied to the entire foreign matter layer.
6 is a view for explaining a transistor according to embodiments of the present invention.
7 is a graph for explaining a change in capacitance according to a frequency of a transistor manufactured according to Experimental Example 1. FIG.
8 is a graph for explaining a change in capacitance according to a temperature of a transistor manufactured according to Experimental Example 1. FIG.

이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features, and advantages of the present invention will become more readily apparent from the following description of preferred embodiments with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art.

본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께 및 형태는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. In this specification, when an element is referred to as being on another element, it may be directly disposed on another element, or a third element may be interposed therebetween. Also, in the drawings, thickness and form of components are exaggerated for an effective description of the technical content.

본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms "comprises" and / or "comprising" used in the specification do not exclude the presence or addition of one or more other elements.

이하 도면을 참고하여 본 발명의 실시예들에 대해 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 1은 본 발명의 실시예들에 따른 커패시터를 설명하기 위한 도면이다. 도 2는 본 발명의 실시예들에 따른 절연층을 설명하기 위한 도면이다. 도 3은 본 발명의 실시예들에 따른 전이물질층을 설명하기 위한 도면이다.1 is a view for explaining a capacitor according to embodiments of the present invention. 2 is a view for explaining an insulating layer according to embodiments of the present invention. 3 is a view for explaining a total foreign matter layer according to embodiments of the present invention.

도 1을 참조하면, 본 발명의 실시예들에 따른 커패시터(1)는 순차적으로 배치되는 제1 전극(10), 전이물질층(20), 절연층(30) 및 제2 전극(40)을 포함할 수 있다. 제1 전극(10) 및 제2 전극(40)은 서로 대향하도록 배치될 수 있다. 절연층(30) 및 전이물질층(20)은 제1 전극(10) 및 제2 전극(40) 사이에 배치될 수 있다. 1, a capacitor 1 according to embodiments of the present invention includes a first electrode 10, an electrostatic particle layer 20, an insulating layer 30, and a second electrode 40, which are sequentially disposed. . The first electrode 10 and the second electrode 40 may be arranged to face each other. The insulating layer 30 and the foreign material layer 20 may be disposed between the first electrode 10 and the second electrode 40.

일 실시예에 따르면, 도 2에 도시된 바와 같이, 절연층(30)은 순차적으로 배치되는 제1 절연층(31) 및 제2 절연층(32)를 포함할 수 있다. 제1 절연층(31)은 SiO2, SiN, Al2O3, AlON, HfO 등의 무기 절연체를 포함할 수 있다. 제2 절연층(32)은 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 폴리에테르술폰(PES), 폴리비닐피로리돈(PVP), 폴리비닐알콜(PVA) 등 단분자 또는 고분자 유기물 절연체를 포함할 수 있다. 다른 실시예에 따르면, 절연층(30)은 제1 절연층(31) 또는 제2 절연층(32) 중 하나로 구성된 단일 절연층일 수 있다. 또 다른 실시예에 따르면, 절연층(30)은 제1 절연층(31) 또는 제2 절연층(32)이 적어도 세 층 이상 교번적으로 적층된 것일 수도 있다.According to one embodiment, as shown in FIG. 2, the insulating layer 30 may include a first insulating layer 31 and a second insulating layer 32 that are sequentially disposed. The first insulating layer 31 may include an inorganic insulator such as SiO 2, SiN, Al 2 O 3, AlON, HfO, or the like. The second insulating layer 32 may be formed of a single molecule or a polymer organic insulator such as polyethylene naphthalate (PEN), polyethylene terephthalate (PET), polyethersulfone (PES), polyvinyl pyrrolidone (PVP), or polyvinyl alcohol . ≪ / RTI > According to another embodiment, the insulating layer 30 may be a single insulating layer composed of either the first insulating layer 31 or the second insulating layer 32. [ According to another embodiment, the insulating layer 30 may be formed by stacking at least three layers of the first insulating layer 31 or the second insulating layer 32 alternately.

일 실시예에 따르면, 도 3에 도시된 바와 같이, 전이물질층(20)은 순차적으로 적층된 제1 전이물질층(21) 및 제2 전이물질층(22)을 포함할 수 있다. 제1 전이물질층(21)은 금속-절연체 전이물질을 포함할 수 있다. 예컨대, 금속-절연체 전이물질은 VO2, V2O3, Ti2O3, Pr1-xCaxMnO3, SrTiO3, LaCu3Fe4O12, LaSrTiO, LaSrCuO, YBaCuO, GdNiO3, GdSmNi2O6, SmNiO3, SmNdNi2O6, NdNiO3 및 q-(BEDT-TTF)2CsCo(SCN)4 중 적어도 하나를 포함할 수 있다. 나아가, 제1 전이물질층(21)은 GaAs, GaN, AlAs, InAs, InP, GaSb, SiC, Si, SiGe, Graphene, FeMnSi, FeCoSi 등의 반도체물질을 더 포함할 수 있다. 제2 전이물질층(22)은 상술한 금속-절연체 전이물질을 포함하되, 제1 전이물질층(21)과는 다른 물질을 포함할 수 있다. According to one embodiment, as shown in FIG. 3, the foreign substance layer 20 may include a first foreign substance layer 21 and a second foreign substance layer 22 which are sequentially stacked. The first precursor layer 21 may include a metal-insulator precursor. For example, the metal-insulator around the foreign matter is VO 2, V 2 O 3, Ti2O3, Pr1-xCaxMnO 3, SrTiO 3, LaCu 3 Fe 4 O 12, LaSrTiO, LaSrCuO, YBaCuO, GdNiO 3, GdSmNi 2 O 6, SmNiO 3, SmNdNi 2 O 6 , NdNiO 3, and q- (BEDT-TTF) 2 CsCo (SCN) 4 . The first dielectric layer 21 may further include a semiconductor material such as GaAs, GaN, AlAs, InAs, InP, GaSb, SiC, Si, SiGe, Graphene, FeMnSi or FeCoSi. The second precursor layer 22 includes the above-described metal-insulator precursor, but may include a material different from the first precursor layer 21.

전이물질층(20)은 외부 조건에 따라, 금속에서 절연체로 또는 절연체에서 금속으로 전이(transition)될 수 있다. 예컨대, 전이물질층(20)은 빛, 전류, 전압 및/또는 열에 의해서 저항이 급격하게 달라질 수 있다. 이에 따라, 전이물질층(20)은 제1 외부 조건 하에서 절연층의 기능을 수행할 수 있다. 전이물질층(20)은 제2 외부 조건 하에서 전극의 기능을 수행할 수 있다.The precursory layer 20 may transition from metal to insulator or from insulator to metal, depending on external conditions. For example, the resistance of the entire foreign matter layer 20 may be drastically changed by light, current, voltage, and / or heat. Accordingly, the foreign material layer 20 can perform the function of the insulating layer under the first external condition. The foreign material layer 20 may perform the function of the electrode under the second external condition.

예컨대, 제 1 외부조건은 전이온도(transition temperature) 이하의 온도일 수 있다. 또한, 제 1 외부조건은 전이물질층(20)에 전이전압(transition voltage) 이하의 전압이 인가되는 상태일 수 있다. 이외 달리, 제 2 외부조건은 전이온도 이상의 온도일 수 있다. 또한, 제 2 외부조건은 전이물질층(20)에 전이전압 이상의 전압이 인가되는 상태일 수 있다. 전이온도 및 전이전압에 대해서는 이하 도 4 및 도 5를 참조하여 후술한다.For example, the first external condition may be a temperature below the transition temperature. In addition, the first external condition may be a state in which a voltage lower than the transition voltage is applied to the foreign substance layer 20. Alternatively, the second external condition may be a temperature above the transition temperature. In addition, the second external condition may be a state where a voltage higher than the transition voltage is applied to the foreign substance layer 20. The transition temperature and the transition voltage will be described later with reference to Fig. 4 and Fig.

도 4는 전이물질층의 저항의 온도의존성을 설명하기 위한 그래프이다. 도 5은 전이물질층에 인가된 레이저의 세기에 따른 전이전압의 변화를 설명하기 위한 그래프이다. 도 4 및 도 5에서, 전이물질층은 바나듐 옥사이드(VO2)를 포함한다.4 is a graph for explaining the temperature dependency of the resistance of the entire foreign matter layer. 5 is a graph for explaining a change in the transition voltage depending on the intensity of the laser applied to the entire foreign matter layer. In Figures 4 and 5, the precursor layer comprises vanadium oxide (VO 2 ).

도 4를 참조하면, 전이물질층(20)은 특정 온도구간에서 저항이 급격하게 변할 수 있다. 전이물질층(20)의 저항이 급격하게 변하는 온도구간은 전이온도(transition temperature)로 정의될 수 있다. 구체적으로, 도 4에 도시된 바와 같이, 전이물질층(20)의 전이온도는 340K 내지 345K일 수 있다. 좀 더 구체적으로, 102nm의 두께를 갖고, 바나듐 옥사이드를 포함하는 전이물질층(20)을 두개의 전극 사이에 배치하고, 온도를 상승시키면서 저항을 측정하였다. 전이물질층(20)은, 300K 내지 340K 의 온도구간에서 저항이 선형적으로 서서히 감소할 수 있다. 전이물질층(20)은, 340K 내지 345K 의 온도구간에서 저항이 비선형적으로 급격히 감소할 수 있다.Referring to FIG. 4, the resistance of the entire foreign matter layer 20 may be abruptly changed at a specific temperature interval. The temperature range in which the resistance of the entire foreign matter layer 20 is abruptly changed may be defined as a transition temperature. Specifically, as shown in Fig. 4, the transition temperature of the foreign material layer 20 may be 340K to 345K. More specifically, a precursor layer 20 having a thickness of 102 nm and containing vanadium oxide was placed between the two electrodes, and the resistance was measured while raising the temperature. The entire foreign matter layer 20 can gradually decrease in resistance linearly in a temperature range of 300K to 340K. The entire foreign matter layer 20 can be drastically reduced in resistance nonlinearly in the temperature range of 340K to 345K.

도 5를 참조하면, 전이물질층(20)은 전이물질층(20)에 인가되는 전압에 따라 전이물질층(20)에 흐르는 전류가 급격하게 변할 수 있다. 즉, 전이물질층(20)은 전이물질층(20)에 인가되는 전압에 따라 저항이 급격하게 변할 수 있다. 전이물질층(20)의 저항을 급격하게 변화시키는 전압 구간은 전이전압(transition voltage)으로 정의될 수 있다. Referring to FIG. 5, the electric current flowing through the foreign material layer 20 may be abruptly changed according to the voltage applied to the foreign material layer 20 in the foreign material layer 20. That is, the resistance of the front foreign material layer 20 may be abruptly changed according to the voltage applied to the front foreign material layer 20. [ The voltage section that abruptly changes the resistance of the entire foreign material layer 20 can be defined as a transition voltage.

전이물질층(20)의 전이전압(transition voltage)은 전이물질층(20)에 조사되는 레이저의 세기에 따라 달라질 수 있다. 구체적으로, 전이물질층(20)의 전이전압은 전이물질층(20)에 조사되는 레이저의 세기가 강해질수록 증가할 수 있다. 예컨대, 전이물질층(20)에 레이저를 조사하지 않는 경우, 전이전압은 약 68V일 수 있다. 전이물질층(20)에 1550nm의 파장을 갖고, -40.56dBm/(0.088μW)의 세기를 갖는 레이저를 조사하는 경우 전이물질층(20)의 전이전압은 약 72V일 수 있다. 이와 달리, 1550nm의 파장을 갖고, -30dBm/(1.000μW)의 세기를 갖는 레이저를 조사하는 경우, 전이물질층(20)의 전이전압은 약 93V일 수 있다.The transition voltage of the pre-foreign material layer 20 may be varied depending on the intensity of the laser beam irradiated to the foreign material layer 20. Specifically, the transition voltage of the foreign material layer 20 may increase as the intensity of the laser beam irradiated on the foreign material layer 20 increases. For example, when no laser is irradiated to the foreign material layer 20, the transition voltage may be about 68V. When a laser having a wavelength of 1550 nm is irradiated on the entire foreign material layer 20 and an intensity of -40.56 dBm / (0.088 mu W) is applied, the transition voltage of the foreign material layer 20 may be about 72V. Alternatively, when irradiating a laser having a wavelength of 1550 nm and an intensity of -30 dBm / (1.000 μW), the transition voltage of the foreign material layer 20 may be about 93V.

일 실시예에 따르면, 전이물질층(20)의 온도를 변화시킴에 따라 커패시터(1)의 정전용량이 가변적으로 조절될 수 있다. 구체적으로, 제1 전극(10)에 전이전압 이하의 전압을 인가하면 전이물질층(20)은 절연체로 기능하게 된다. 이 때 전이물질층(20)의 유전율을 kMIT, 절연층(30)의 유전율을 kI라고 하고, 이에 해당하는 정전용량을 각각 CMIT, CI라고 하면, 이 커패시터(1)의 정전용량 CTol은 According to one embodiment, the capacitance of the capacitor 1 can be variably controlled as the temperature of the entire foreign material layer 20 is changed. Specifically, when a voltage lower than the transition voltage is applied to the first electrode 10, the foreign matter layer 20 functions as an insulator. The dielectric constant of the dielectric layer 20 is k MIT and the dielectric constant of the dielectric layer 30 is k I and the corresponding capacitances are C MIT and C I respectively. C Tol

Figure pat00001
Figure pat00001

로 나타낼 수 있다..

이 상태에서 온도를 높여 전이물질층(20)의 온도를 전이온도 이상으로 변화시키면, 전이물질층(20)은 절연체에서 금속 상태로 전이 될 수 있다. 즉, 전이물질층(20)은 전이온도 이상에서 제1 전극(10)의 일부로 기능할 수 있다. 이에 따라, 커패시터(1)의 정전용량 CTol은 CI과 같아질 수 있다. 전이물질층(20)에 전이온도 이상의 온도를 인가하면, 전이물질층(20)의 유전율이 증가할 수 있다. 전이물질층(20)의 상전이는 외부 조건이 충족됨에 따라 즉시 이루어 질 수 있으나, 커패시터(1)의 정전용량의 변화는 전이물질층(20)의 상전이 시점을 기준으로 커패시터(1)의 RC delay 만큼 지연될 수 있다.In this state, when the temperature is raised to change the temperature of the front foreign material layer 20 to be higher than the transition temperature, the foreign material layer 20 can be transferred from the insulator to the metal state. That is, the foreign material layer 20 can function as a part of the first electrode 10 at a transition temperature or higher. Accordingly, the capacitance C Tol of the capacitor 1 can be equal to C I. By applying a temperature equal to or higher than the transition temperature to the front foreign material layer 20, the dielectric constant of the front foreign material layer 20 can be increased. The change of the capacitance of the capacitor 1 may be controlled by the RC delay of the capacitor 1 based on the phase transition time of the foreign material layer 20, . ≪ / RTI >

도 6은 본 발명의 실시예들에 따른 트랜지스터(2)를 설명하기 위한 도면이다.6 is a view for explaining the transistor 2 according to the embodiments of the present invention.

도2, 도3 및 도 6을 참조하면, 트랜지스터(2)는 게이트 전극(110), 게이트 절연막(120), 제1 도전패턴(141), 제2 도전패턴(142) 및 반도체층(150)을 포함할 수 있다. 기판(미도시) 상에 게이트 전극(110)이 배치될 수 있다. 게이트 전극(110)은 Au, Ag, Al, Pt, Ti, Cr, W, Pd 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 게이트 전극(110) 상에 게이트 절연막(120)이 배치될 수 있다. 게이트 절연막(120)은 절연층(30) 및 전이물질층(20)을 포함할 수 있다. 구체적으로, 절연층(30)이 게이트 전극(110) 상에 배치될 수 있다. 전이물질층(20)이 절연층(30)과 게이트 전극(110) 사이에 배치될 수 있다. 2, 3 and 6, the transistor 2 includes a gate electrode 110, a gate insulating layer 120, a first conductive pattern 141, a second conductive pattern 142, and a semiconductor layer 150, . ≪ / RTI > A gate electrode 110 may be disposed on a substrate (not shown). The gate electrode 110 may include at least one of Au, Ag, Al, Pt, Ti, Cr, W, Pd and an alloy thereof. A gate insulating layer 120 may be disposed on the gate electrode 110. The gate insulating layer 120 may include an insulating layer 30 and a precursor layer 20. [ Specifically, the insulating layer 30 may be disposed on the gate electrode 110. [ The entire foreign material layer 20 may be disposed between the insulating layer 30 and the gate electrode 110.

일 실시예에 따르면, 도 2에 도시된 것과 같이, 절연층(30)은 제1 절연층(31) 및 제2 절연층(32)을 포함할 수 있다. 구체적으로, 제1 절연층(31) 및 제2 절연층(32)은 전이물질층(20) 상에 순차적으로 적층될 수 있다.According to one embodiment, as shown in FIG. 2, the insulating layer 30 may include a first insulating layer 31 and a second insulating layer 32. Specifically, the first insulating layer 31 and the second insulating layer 32 may be sequentially stacked on the foreign substance layer 20.

일 실시예에 따르면, 도 3에 도시된 것과 같이, 전이물질층(20)은 제1 전이물질층(21) 및 제1 전이물질층(22)을 포함할 수 있다. 구체적으로, 제1 전이물질층(21) 및 제1 전이물질층(22)은 게이트 전극(110) 상에 순차적으로 적층될 수 있다. 전이물질층(20)이 다층 구조를 가짐에 따라, 전이물질층은 다양한 금속-절연체 전이 조건을 가질 수 있고, 이에 따라, 다양한 금속-절연체 전이 조건을 갖는 트랜지스터(2)가 제공될 수 있다.According to one embodiment, as shown in FIG. 3, the foreign material layer 20 may include a first precursor layer 21 and a first precursor layer 22. Specifically, the first precursor layer 21 and the first precursor layer 22 may be sequentially stacked on the gate electrode 110. As the entire foreign material layer 20 has a multi-layer structure, the entire foreign material layer can have various metal-insulator transition conditions, so that the transistor 2 having various metal-insulator transition conditions can be provided.

게이트 절연막(120) 상에 제1 도전패턴(141) 및 제2 도전패턴(142)이 배치될 수 있다. 제1 도전패턴(141) 및 제2 도전패턴(142)은 서로 이격될 수 있다. 제1 도전패턴(141) 및 제2 도전패턴(142)은 Au, Ag, Al, Pt, Ti, Cr, W, Pd 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 제1 도전패턴(141) 및 제2 도전패턴(142) 중 하나는 소스 전극이고, 다른 하나는 드레인 전극일 수 있다. The first conductive pattern 141 and the second conductive pattern 142 may be disposed on the gate insulating layer 120. [ The first conductive pattern 141 and the second conductive pattern 142 may be spaced apart from each other. The first conductive pattern 141 and the second conductive pattern 142 may include at least one of Au, Ag, Al, Pt, Ti, Cr, W, Pd and their alloys. One of the first conductive pattern 141 and the second conductive pattern 142 may be a source electrode and the other may be a drain electrode.

제1 및 제2 도전층 패턴들(141, 142) 사이에 반도체층(150)이 배치될 수 있다. 반도체층(150)은 반도체 물질을 포함할 수 있다. 예컨대, 반도체층(150)은 무기반도체로서, Si, GaN 및 GaAs 등을 포함할 수 있다. 또는, 반도체층(150)은 유기물 및 고분자 반도체로서, 펜타센(pentacene) 및 폴리티온펜 유도체(P3HT)를 포함할 수 있다.The semiconductor layer 150 may be disposed between the first and second conductive layer patterns 141 and 142. The semiconductor layer 150 may comprise a semiconductor material. For example, the semiconductor layer 150 may include Si, GaN, and GaAs as an inorganic semiconductor. Alternatively, the semiconductor layer 150 may include organic compounds and polymer semiconductors, such as pentacene and polythionane phenol derivatives (P3HT).

트랜지스터(2)는 게이트 전극(110)에 인가되는 전계에 따라 반도체층(150)에 축적층(accumulation layer) 또는 공핍층(depletion layer)이 생길 수 있고, 이에 따라 제1 및 제2 도전패턴들(141, 142) 사이에 흐르는 전류가 제어될 수 있다. 일실시예에 따르면, 전이물질층(20)에 전압을 인가하거나, 전이물질층(20)의 온도를 변화시켜 제1 및 제2 도전패턴들(141, 142) 사이에 흐르는 전류를 제어할 수 있다.The transistor 2 may have an accumulation layer or a depletion layer in the semiconductor layer 150 according to an electric field applied to the gate electrode 110, The currents flowing between the electrodes 141 and 142 can be controlled. According to one embodiment, it is possible to control the current flowing between the first and second conductive patterns 141 and 142 by applying a voltage to the entire foreign material layer 20 or by changing the temperature of the foreign material layer 20 have.

구체적으로, 전이물질층(20)은 소정의 임계전압(즉, 전이전압) 이상의 전압이 인가되거나 및/또는 소정의 임계온도(즉, 전이온도) 이상으로 가열되면, 급격한 금속-절연체 전이(Metal-Insulator Transition:MIT)가 발생할 수 있다. 도 5에 도시된 바와 같이, 전이물질층(20)은 전이전압에서 저항이 급격하게 감소할 수 있고, 유전율이 급격하게 증가될 수 있다. 이에 따라, 제1 및 제2 도전패턴들(141, 142) 사이에 흐르는 전류가 제어될 수 있다.Specifically, when the total foreign matter layer 20 is heated to a voltage equal to or higher than a predetermined threshold voltage (i.e., a transition voltage) and / or a predetermined threshold temperature (i.e., a transition temperature), a sudden metal- -Insulator Transition: MIT) can occur. As shown in Fig. 5, the resistance of the entire foreign material layer 20 at the transition voltage can be drastically reduced, and the permittivity can be rapidly increased. Accordingly, the current flowing between the first and second conductive patterns 141 and 142 can be controlled.

(실험예 1)(Experimental Example 1)

실리콘(Si) 기판 상에 Cr 및 Au를 포함하는 게이트 전극, 바나듐 옥사이드를 포함하는 전이물질층, SIO2를 포함하는 절연층을 순차적으로 적층하였다. 절연층 상에 Cr 및 Au를 포함하고, 서로 이격되는 제1 및 제2 도전패턴들을 형성하였다. 제1 및 제2 도전패턴들 사이에 실리콘(Si)을 포함하는 반도체 물질을 형성하였다. 상기와 같이 트랜지스터를 형성한 후, 주파수 및 온도를 변화시키면서 트랜지스터 내의 정전용량을 측정하였다.A gate electrode including Cr and Au, a precursor layer containing vanadium oxide, and an insulating layer including SIO2 were sequentially stacked on a silicon (Si) substrate. Thereby forming first and second conductive patterns containing Cr and Au on the insulating layer and spaced apart from each other. A semiconductor material containing silicon (Si) was formed between the first and second conductive patterns. After forming the transistor as described above, the capacitance in the transistor was measured while changing the frequency and the temperature.

도 7은 실험예 1에 따라 제조된 트랜지스터의 주파수에 따른 정전용량의 변화를 측정한 그래프이다. 도 8은 실험예 1 따라 제조된 트랜지스터의 온도에 따른 정전용량의 변화를 측정한 그래프이다.FIG. 7 is a graph showing changes in capacitance according to the frequency of a transistor manufactured according to Experimental Example 1. FIG. FIG. 8 is a graph showing a change in capacitance according to temperature of a transistor manufactured according to Experimental Example 1. FIG.

도 7 및 도 8을 참조하면, 실험예 1에 따른 트랜지스터는 주파수대역이 높아짐에 따라 정전용량이 감소하는 것을 알 수 있다. 이는 바나듐 옥사이드 전이물질층 내의 전하 이동도가 작기 때문일 수 있다. 또한, 실험예 1에 따른 트랜지스터는 온도가 높아질수록 정전용량이 커질 수 있다. 이는 온도가 증가함에 따라 바나듐 옥사이드 전이물질층 내의 전하 이동도가 높아지기 때문일 수 있다. 구체적으로, 도 8에 도시된 바와 같이, 실험예 1에 따른 트랜지스터는 약 66.85 ℃ (340K) 내지 약 71.85 ℃ (345K) 사이에서 정전용량이 불연속적으로 증가하는 것을 알 수 있다. Referring to FIGS. 7 and 8, it can be seen that the capacitance of the transistor according to Experimental Example 1 decreases as the frequency band increases. This may be because the charge mobility in the vanadium oxide precursor layer is small. In addition, the capacitance of the transistor according to Experimental Example 1 may increase as the temperature increases. This may be because the charge mobility in the vanadium oxide precursory layer increases as the temperature increases. Specifically, as shown in FIG. 8, it can be seen that the capacitance according to Experimental Example 1 discontinuously increases between about 66.85 占 폚 (340K) and about 71.85 占 폚 (345K).

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. It is therefore to be understood that the above-described embodiments are illustrative and not restrictive in every respect.

Claims (1)

게이트 전극;
상기 게이트 전극 상의 절연층;
상기 절연층 상에 배치되고, 서로 이격된 제1 및 제2 도전 패턴들;
상기 제1 및 제2 도전 패턴들 사이의 반도체층; 및
상기 게이트 전극 및 상기 절연층 사이에 배치되는 전이물질층을 포함하되,
상기 전이물질층은 금속-절연체 전이(Metal-Insulator Transition: MIT)물질을 포함하는 반도체 소자. A gate electrode;
An insulating layer on the gate electrode;
First and second conductive patterns disposed on the insulating layer and spaced apart from each other;
A semiconductor layer between the first and second conductive patterns; And
And a front dielectric layer disposed between the gate electrode and the insulating layer,
Wherein the pre-foreign material layer comprises a metal-insulator transition (MIT) material.
KR1020170026696A 2017-02-28 2017-02-28 Semiconductor devices comprising metal-insulator transition materials KR102317203B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170026696A KR102317203B1 (en) 2017-02-28 2017-02-28 Semiconductor devices comprising metal-insulator transition materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170026696A KR102317203B1 (en) 2017-02-28 2017-02-28 Semiconductor devices comprising metal-insulator transition materials

Publications (2)

Publication Number Publication Date
KR20180100025A true KR20180100025A (en) 2018-09-06
KR102317203B1 KR102317203B1 (en) 2021-10-26

Family

ID=63593736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170026696A KR102317203B1 (en) 2017-02-28 2017-02-28 Semiconductor devices comprising metal-insulator transition materials

Country Status (1)

Country Link
KR (1) KR102317203B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080047238A (en) * 2006-11-23 2008-05-28 한국전자통신연구원 Oscillation circuit based on metal-insulator transition(mit) device and method of driving the same oscillation circuit
US20110235390A1 (en) * 2010-03-23 2011-09-29 International Business Machines Corporation High density memory device
KR20140008999A (en) * 2012-07-05 2014-01-22 한국전자통신연구원 Thermocouple for using metal-insulation transition
US9412860B2 (en) * 1998-06-30 2016-08-09 Intel Corporation Multi-layer gate dielectric
KR20160143908A (en) * 2015-06-04 2016-12-15 한국화학연구원 Bilayer organic insulator containing polyimide and polyvinyl alcohol and thin-film transistor using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412860B2 (en) * 1998-06-30 2016-08-09 Intel Corporation Multi-layer gate dielectric
KR20080047238A (en) * 2006-11-23 2008-05-28 한국전자통신연구원 Oscillation circuit based on metal-insulator transition(mit) device and method of driving the same oscillation circuit
US20110235390A1 (en) * 2010-03-23 2011-09-29 International Business Machines Corporation High density memory device
KR20140008999A (en) * 2012-07-05 2014-01-22 한국전자통신연구원 Thermocouple for using metal-insulation transition
KR20160143908A (en) * 2015-06-04 2016-12-15 한국화학연구원 Bilayer organic insulator containing polyimide and polyvinyl alcohol and thin-film transistor using the same

Also Published As

Publication number Publication date
KR102317203B1 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
KR101680768B1 (en) Transistor and electronic device including the same
JP4717855B2 (en) Electrostatically controlled tunneling transistor
US7408217B2 (en) Metal-insulator transition switching transistor and method for manufacturing the same
US7714386B2 (en) Carbon nanotube field effect transistor
US20120154025A1 (en) Dual-gate transistors
US20020171125A1 (en) Organic semiconductor devices with short channels
KR20150043237A (en) Organic field effect transistor and method for producing the same
TWI236146B (en) Field effect transistor using insulator-semiconductor transition material layer as channel material and method of manufacturing the same
KR960002292B1 (en) Superconducting field-effect transistor and the manufacturing
KR101439259B1 (en) Variable gate field-effect transistor(FET) and, electrical and electronic apparatus comprising the same FET
US20080224125A1 (en) Semiconductor Device
KR100467330B1 (en) Field effect transistor using Vanadium dioxide layer as channel material
KR102100927B1 (en) High electron mobility transistor, method of manufacturing the same and electronic device including transistor
KR102317203B1 (en) Semiconductor devices comprising metal-insulator transition materials
Lee et al. Systematic investigation on the effect of contact resistance on the performance of a‐IGZO thin‐film transistors with various geometries of electrodes
KR20130098739A (en) Thin film transistor inverter device and method for manufacturing thereof
KR101743987B1 (en) Semiconductor device
KR101318418B1 (en) Thin film transistor and the manufacturing method thereof
EP2790238B1 (en) Organic field effect transistor and method for production
KR102109712B1 (en) Graphene-Silicon Junction Transistor
Nwaeze Solution-Processed Conducting Films for Organic Field-Effect Transistors (OFETs)
Srivastava et al. Possibilities of HfO 2 for Double-Pole Four-Throw Double-Gate RF CMOS switch
Hashim et al. Effect of Organic/Inorganic Gate Materials on the Organic Field-Effect Transistors Performance
Uno et al. Short-channel and high-mobility p-and n-type organic single-crystal transistors with air-gap structures
KR20180039588A (en) Organic field effect transistor and method for fabricating thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant