KR20180092731A - micro LED module and method for fabricating the same - Google Patents

micro LED module and method for fabricating the same Download PDF

Info

Publication number
KR20180092731A
KR20180092731A KR1020170018842A KR20170018842A KR20180092731A KR 20180092731 A KR20180092731 A KR 20180092731A KR 1020170018842 A KR1020170018842 A KR 1020170018842A KR 20170018842 A KR20170018842 A KR 20170018842A KR 20180092731 A KR20180092731 A KR 20180092731A
Authority
KR
South Korea
Prior art keywords
led
micro
substrate
sub
electrode pads
Prior art date
Application number
KR1020170018842A
Other languages
Korean (ko)
Other versions
KR102657114B1 (en
Inventor
김대원
신은성
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020170018842A priority Critical patent/KR102657114B1/en
Priority to PCT/KR2017/007812 priority patent/WO2018117361A1/en
Priority to CN201780079503.4A priority patent/CN110100309A/en
Priority to EP17883279.6A priority patent/EP3561870A4/en
Priority to JP2017145248A priority patent/JP6374062B2/en
Priority to US15/814,157 priority patent/US10410998B2/en
Priority to JP2018134883A priority patent/JP6636098B2/en
Publication of KR20180092731A publication Critical patent/KR20180092731A/en
Priority to US16/524,790 priority patent/US11069664B2/en
Application granted granted Critical
Publication of KR102657114B1 publication Critical patent/KR102657114B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

Disclosed is a micro LED module capable of suppressing a connection failure between electrode pads of a micro LED and electrodes of a sub-mount substrate. The micro LED module comprises a micro LED including a plurality of LED cells each of which includes a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; a sub-mount substrate on which the micro LED is mounted; a plurality of electrode pads formed on the micro LED cell; a plurality of electrodes formed on the sub-mount substrate to correspond to the plurality of electrode pads; a plurality of connection units connecting the plurality of electrode pads and the plurality of electrodes; and a gap filling layer formed in a gap between the micro LED and the sub-mount substrate and having bonding force with respect to the micro LED and the sub-mound substrate.

Description

마이크로 엘이디 모듈 및 그 제조방법{micro LED module and method for fabricating the same}[0001] The present invention relates to a micro LED module and a fabrication method thereof,

본 발명은 마이크로 엘이디와 및 그 마이크로 엘이디가 마운팅되는 서브마운트 기판을 포함하는 마이크로 엘이디 모듈에 관한 것으로서, 더 상세하게는, 마이크로 엘이디와 서브마운트 기판의 사이의 간극이 영역에 따라 달라지는 것 것을 억제하여, 마이크로 엘이디의 전극패드들과 서브마운트의 전극들 사이를 연결하는 연결부들의 연결 불량을 억제할 수 있는 마이크로 엘이디 모듈 및 그 제조방법을 제공하는 것이다.The present invention relates to a micro-LED module including a micro-LED and a sub-mount substrate on which the micro-LED is mounted, and more particularly, to a micro-LED module including a micro- A micro-LED module capable of suppressing a connection failure between electrode pads of the micro-LED and connection portions connecting the electrodes of the sub-mount, and a method of manufacturing the same.

마이크로 엘이디 모듈을 이용하는 디스플레이 장치가 알려져 있다. 통상, 마이크로 엘이디 모듈은 다수의 엘이디 셀을 포함하는 마이크로 엘이디를 서브마운트 기판 상에 플립 본딩하여 제작된다.A display device using a micro-LED module is known. Generally, a micro-LED module is manufactured by flip-bonding a micro-LED including a plurality of LED cells on a sub-mount substrate.

마이크로 엘이디는 투광성 사파이어 기판과, 상기 투광성 사파이어 기판 상에 형성되고 다수의 엘이디 셀을 갖는 질화갈륨계 반도체 발광부를 포함한다. 반도체 발광부는 식각에 의해 형성된 n형 반도체층 노출 영역을 포함하며, 상기 n형 반도체층 노출 영역 상에 상기 다수의 엘이디 셀이 매트릭스 배열로 형성된다. 각 엘이디 셀은 n형 반도체층, 활성층 및 p형 도전형 반도체층을 포함하고, 각 엘이디 셀의 p형 반도체층에는 p형 전극패드가 형성된다. 또한 상기 n형 반도체층 노출 영역에는 n형 전극패드가 형성된다.The micro-LED includes a light-transmitting sapphire substrate and a gallium nitride-based semiconductor light-emitting portion formed on the light-transmitting sapphire substrate and having a plurality of LED cells. The semiconductor light emitting portion includes an n-type semiconductor layer exposed region formed by etching, and the plurality of LED cells are formed in a matrix array on the n-type semiconductor layer exposed region. Each LED cell includes an n-type semiconductor layer, an active layer and a p-type conductivity-type semiconductor layer, and a p-type electrode pad is formed in the p-type semiconductor layer of each LED cell. An n-type electrode pad is formed in the n-type semiconductor layer exposed region.

한편, 서브마운트 기판은 마이크로 엘이디의 전극패드들에 대응되게 마련된 다수의 전극들을 포함한다. 솔더 범프를 이용하여 마이크로 엘이디를 마운드 기판에 플립 본딩함으로써, 마이크로 엘이디의 전극패드들이 서브마운트 기판의 전극들과 연결된다. 마이크로 엘이디를 서브마운트 기판에 플립 본딩하기 위해서는, 솔더 범프의 적어도 일부를 구성하는 솔더를 용융점 근처의 온도로 가열하여야 한다. 이때, Si 기반 서브마운트 기판의 열팽창계수와 엘이디 기판인 사파이어 기판간의 열팽창 계수의 차이가 크기 때문에, 플립 본딩 공정 중의 가열 및 냉각시, Si 서브마운트 기판과 사파이어 기판 사이에는 팽창 변형량 및 수축 변형량에 있어서 큰 차이를 나타내며, 이 차이로 인해 서브마운트 기판과 마이크로 엘이디 사이에는 심각한 미스얼라인먼트(misalignment)이 발생한다.On the other hand, the submount substrate includes a plurality of electrodes corresponding to the electrode pads of the micro-LED. By flip-bonding the micro-LED to the mound substrate using the solder bumps, the electrode pads of the micro-LED are connected to the electrodes of the sub-mount substrate. In order to flip-bond the micro-LED to the sub-mount substrate, the solder constituting at least a part of the solder bump must be heated to a temperature near the melting point. At this time, since the difference between the thermal expansion coefficient of the Si-based submount substrate and the sapphire substrate as the LED substrate is large, it is preferable that, in heating and cooling during the flip bonding process, the expansion amount and the shrinkage deformation amount between the Si submount substrate and the sapphire substrate This difference causes a serious misalignment between the submount substrate and the micro-LED.

이와 같은 미스얼라인먼트는 마이크로 엘이디의 전극패드들과 서브마운트 기판의 전극들이 연결되지 못하거나, 더 심각하게는, 잘못 연결되어 쇼트 등과 같은 심각한 불량을 초래한다.Such misalignment results in failure of the electrode pads of the micro-LEDs and the electrodes of the submount substrate to be connected, or more seriously, to improper connection, resulting in serious defects such as short-circuiting.

예컨대 마이크로 엘이디의 기반이 되는 사파이어 기판의 열팽창계수가 7.6㎛m-1K이고, Si 기반 서브마운트 기판의 열팽창 계수가 2.6㎛m-1K이므로, 온도에 따라, S사파이어 기판의 열팽창계수가 Si 기반 서브마운트 기판의 열팽창계수의 대략 2.5배에 이른다. 플립 본딩에 사용하는 범프가 용융점이 높은 솔더를 사용하면, 본딩 온도가 높아지는데, 이때, 열팽창계수의 심각한 차이로 인해 마이크로 엘이디와 서브마운트 기판 사이에 미스얼라인먼트가 발생되어 본딩이 안될 수 있다. 예컨대, 260℃ 솔더 용융점 온도를 본딩 온도로 설정하면, 1cm 기판 기준으로, 약 5~6um 미스얼라인먼트가 발생되어 마이크로 엘이디의 플립 본딩과 같이 2um 본딩 정밀도가 요구되는 공정에서는 실질적으로 이용이 어렵게 된다.For example, the thermal expansion coefficient of the sapphire substrate on which the micro-LED is based is 7.6 占 퐉 m-1K and the thermal expansion coefficient of the Si-based submount substrate is 2.6 占 퐉 m-1K. Which is approximately 2.5 times the thermal expansion coefficient of the mount substrate. When the solder having a high melting point of the bump used for the flip bonding is used, the bonding temperature becomes high. In this case, misalignment may occur between the micro-LED and the sub-mount substrate due to a serious difference in the thermal expansion coefficient. For example, if the melting point temperature of the solder at 260 캜 is set to the bonding temperature, misalignment of about 5 to 6 μm is generated on the basis of 1 cm substrate, which is practically difficult to use in a process requiring 2um bonding precision like flip bonding of micro-LEDs.

통상 마이크로 엘이디를 이용하여 고해상도, 미세 픽셀 피치(10um이하)의 디스플레이 장치를 제작할 경우에는, 전술한 것과 같은 플립 본딩 공정이 이용되지만, 정밀도가 2um이하의 경우, 사파이어 재질의 엘이디 기판과 Si를 기반으로 한 서브마운트 기판의 열팽창계수가 다르기 때문에 본딩이 쉽지 않다. Au 또는 SnAg와 같은 고용융점 솔더를 이용할 경우에는 높은 온도로 가열하는 것이 수반되어 열팽창계수로 인한 변형량 차이가 더 확대되어 본딩 자체가 실질적으로 불가능하며, 용융점이 상대적으로 낮은 인듐(Indium)을 솔더 재료로 이용하면 본딩이 가능하겠지만 그럼에도 불구하고 미스얼라인먼트가 발생한다.When a display device having a high resolution and a fine pixel pitch (10um or less) is fabricated by using micro-LEDs, the flip bonding process as described above is used. However, when the precision is less than 2um, the LED substrate made of sapphire and Si Bonding is difficult because the sub-mount substrate has different thermal expansion coefficients. Au or SnAg is used, it is accompanied by heating at a high temperature, so that the difference in deformation amount due to the thermal expansion coefficient is further enlarged, so that the bonding itself is substantially impossible, and indium, which has a relatively low melting point, , Bonding may be possible but nevertheless misalignment occurs.

또한, 마이크로 엘이디의 엘이디 기판과 마운트 기판의 열팽창계수 차이로 인한 변형량 차이를 억제하여 미스얼라인먼트를 줄인다 하더라도, 엘이디 기판과 서브마운트 기판 사이에는 영역에 따라 미세한 간극의 차이가 있을 수 밖에 없고, 이는 서브마운트 기판의 전극 사이를 연결하는 연결부들의 연결 불량을 초래한다. 특히, 엘이디 기판과 서브마운트기판 사이에 열팽창계수가 큰 경우일수록, 엘이디 기판과 마운트 기판 사이의 간극이 불균일해져, 전술한 문제점이 심각하게 발생한다.Even if the misalignment is reduced by suppressing the difference in the amount of deformation due to the difference in the thermal expansion coefficient between the LED substrate and the mount substrate of the microdevice, there is a slight gap between the LED substrate and the submount substrate, Resulting in poor connection of the connecting portions connecting the electrodes of the mount substrate. Particularly, the larger the thermal expansion coefficient between the LED substrate and the submount substrate, the more the gap between the LED substrate and the mount substrate becomes uneven, and the above-mentioned problem seriously occurs.

대한민국등록특허10-1150861(2012.05.22. 등록)Korean Registered Patent No. 10-1150861 (Registered May 22, 2012) 대한민국등록특허10-0470904(2005.01.31.등록)Korean Registered Patent No. 10-0470904 (Registered on January 31, 2005)

본 발명이 해결하고자 하는 과제는, 마이크로 엘이디와 서브마운트 기판의 사이의 간극이 영역에 따라 달라지는 것을 억제하여, 마이크로 엘이디의 전극패드들과 서브마운트의 전극들 사이를 연결하는 연결부들의 연결 불량을 억제할 수 있는 마이크로 엘이디 모듈 및 그 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to suppress the gap between the micro-LED and the sub-mount substrate from varying depending on the region, thereby suppressing the connection failure between the electrode pads of the micro-LED and the electrodes of the sub- And a method of manufacturing the same.

본 발명의 일측면에 따른 마이크로 엘이디 모듈은, 다수의 엘이디 셀을 포함하되, 각 엘이디 셀이 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는, 마이크로 엘이디; 상기 마이크로 엘이디가 마운팅되는 서브마운트 기판; 상기 마이크로 엘이디 셀에 형성된 다수의 전극패드; 상기 다수의 전극패드에 대응되게 상기 서브마운트 기판 상에 형성된 다수의 전극; 상기 다수의 전극패드와 상기 다수의 전극 사이를 연결하는 다수의 연결부; 및A micro-LED module according to an aspect of the present invention includes: a micro-LED including a plurality of LED cells, each LED cell including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A submount substrate on which the micro-LED is mounted; A plurality of electrode pads formed on the micro-LED cell; A plurality of electrodes formed on the submount substrate so as to correspond to the plurality of electrode pads; A plurality of connection portions connecting the plurality of electrode pads and the plurality of electrodes; And

상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 갭에 채워져 형성되며, 상기 마이크로 엘이디와 상기 서브마운트 기판에 대해 접합력을 갖는 갭 채움층을 포함한다.And a gap filling layer formed in the gap between the micro-LED and the sub-mount substrate and having a bonding force with respect to the micro-LED and the sub-mount substrate.

일 실시예에 따라, 상기 갭 채움층은 상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 채워진 액상 또는 겔상의 갭 채움물질이 경화되어 형성된다.According to one embodiment, the gap filling layer is formed by curing liquid filled or gel filled gap filling material between the micro-LED and the sub-mount substrate.

일 실시예에 따라, 상기 갭 채움층은 상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 분말 상태로 채워진 갭 채움물질이 용융 및 경화되어 형성된다.According to one embodiment, the gap filling layer is formed by melting and curing a gap filling material filled in a powder state between the micro-LED and the sub-mount substrate.

일 실시예에 따라, 상기 갭 채움층은 상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 형성되어 상기 다수의 연결부 각각의 주변을 모두 덮는다.According to one embodiment, the gap fill layer is formed between the micro-LED and the sub-mount substrate to cover the periphery of each of the plurality of connection portions.

일 실시예에 따라, 상기 마이크로 엘이디는 안쪽에 상기 다수의 엘이디 셀이 매트릭스 배열로 형성되고 바깥쪽에 제1 도전형 반도체층 노출 영역이 형성된 구조를 포함한다.According to an exemplary embodiment, the micro-LED includes a structure in which the plurality of LED cells are formed in a matrix array on the inner side and the first conductive semiconductor layer exposed region is formed on the outer side.

일 실시예에 따라, 상기 다수의 전극패드는 상기 다수의 엘이디 셀 각각의 제2 도전형 반도체층과 연결되어 매트릭스 배열로 형성되는 다수의 개별 전극패드와, 상기 제1 도전형 반도체층 노출 영역에서 상기 제1 도전형 반도체층과 연결되는 외곽 측 공통 전극패드를 포함하고, 상기 다수의 전극은 상기 다수의 개별 전극패드와 연결되는 다수의 제1 전극과 상기 공통 전극패드와 연결되는 제2 전극을 포함하고, 상기 다수의 연결부는 다수의 개별 전극패드와 상기 다수의 제1 전극을 연결하는 다수의 내측 연결부와 상기 공통 전극패드와 상기 제2 전극을 연결하는 외곽 연결부를 포함한다.The plurality of electrode pads may include a plurality of individual electrode pads connected to the second conductivity type semiconductor layer of each of the plurality of LED cells in a matrix array, And an outer common electrode pad connected to the first conductive semiconductor layer, wherein the plurality of electrodes include a plurality of first electrodes connected to the plurality of individual electrode pads and a second electrode connected to the common electrode pad, The plurality of connection portions include a plurality of individual electrode pads, a plurality of inner connection portions connecting the plurality of first electrodes, and an outer connection portion connecting the common electrode pads and the second electrodes.

일 실시예에 따라, 상기 갭 채움층은, 상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 내측 영역을 점유하며 상기 다수의 내측 연결부 각각의 주위를 덮는 내측 채움부와, 상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 외곽 영역을 점유하며 상기 외곽 연결부 주위를 덮는 외곽 채움부를 포함한다.According to one embodiment, the gap fill layer includes an inner filling portion occupying an inner region between the micro-LED and the sub-mount substrate and covering the periphery of each of the plurality of inner connection portions, And an outer filling part which covers the outer periphery of the outer connection part.

일 실시예에 따라, 상기 갭 채움층은 상기 서브마운트 기판의 외곽 빈 영역 상에서 상기 마이크로 엘이디의 외곽 측면을 덮는 둘레부를 더 포함한다.According to one embodiment, the gap fill layer further includes a peripheral portion covering an outer side surface of the micro-LED on an outer peripheral region of the sub-mount substrate.

일 실시예에 따라, 상기 다수의 연결부 각각은 용융 후 경화되어 상기 다수의 전극패드 각각과 상기 다수의 전극 각각의 사이를 전기적으로 연결하는 솔더를 포함한다.According to an embodiment, each of the plurality of connection portions includes a solder that is cured after melting to electrically connect each of the plurality of electrode pads and each of the plurality of electrodes.

일 실시예에 따라, 상기 다수의 연결부 각각은 상기 전극패드와 상기 전극 중 어느 하나에 연결되는 금속 필라와 상기 금속 필라에 형성되는 솔더를 포함한다.According to one embodiment, each of the plurality of connection portions includes a metal pillar connected to one of the electrode pad and the electrode, and a solder formed on the metal pillar.

일 실시예에 따라, 상기 다수의 연결부 각각은 상기 전극패드와 상기 전극 중 어느 하나에 접하여 형성된 도전성 소프트 블록과, 수직 방향 힘에 의해 상기 도전성 소프트 블록에 삽입되어 전기적으로 연결되는 도전성 삽입로드를 포함한다.According to one embodiment, each of the plurality of connection portions includes a conductive soft block formed in contact with one of the electrode pad and the electrode, and a conductive insertion rod inserted into the conductive soft block by a vertical force to be electrically connected thereto do.

일 실시예에 따라, 상기 갭 채움층은, 상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 영역 중 상기 다수의 마이크로 엘이디 셀이 존재하는 내측 영역을 점유하는 내측 채움부와, 상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 영역 중 상기 다수의 마이크로 엘이디 셀이 존재하지 않는 외곽 영역을 점유하는 외곽 채움부를 포함할 수 있다.According to one embodiment, the gap fill layer may include an inner filling portion occupying an inner region in which a plurality of the MIC cells exist in a region between the microdrive and the submount substrate, And an outline filling part occupying an outer area of the area between the substrates where the plurality of micro-LED cells do not exist.

일 실시예에 따라, 상기 갭 채움층은 상기 마이크로 엘이디와 상기 서브마운트 기판 사이를 점유하는 채움부와, 상기 서브마운트 기판의 외곽 빈 영역 상에서 상기 마이크로 엘이디의 외곽 측면을 덮는 둘레부를 포함할 수 있다. 여기에서 채움부는 전술한 내측 채움부와 외측 채움부를 모두 포함하는 의미일 수 있다.According to one embodiment, the gap fill layer may include a filling portion occupying between the micro-LED and the sub-mount substrate, and a peripheral portion covering the outer side surface of the micro-LED on the sub-mount region of the sub-mount substrate . Here, the filler may be meant to include both the inner filler and the outer filler described above.

본 발명의 다른 측면에 따른 마이크로 엘이디 모듈 제조방법은, 다수의 전극패드가 형성된 마이크로 엘이디를 준비하는 단계; 다수의 전극이 형성된 서브마운트 기판을 준비하는 단계; 상기 다수의 전극패드와 상기 다수의 전극을 이용하는 다수의 연결부를 이용하여, 상기 마이크로 엘이디를 상기 서브마운트 기판과 마주하도록 마운팅하는 단계; 및 상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 상기 마이크로 엘이디와 상기 서브마운트 기판과 접합력을 갖는 갭 채움층을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a micro-LED module, comprising: preparing a micro-LED having a plurality of electrode pads; Preparing a submount substrate on which a plurality of electrodes are formed; Mounting the micro-LEDs to face the sub-mount substrate using the plurality of electrode pads and a plurality of connection portions using the plurality of electrodes; And forming a gap fill layer having a bonding force with the micro-LED and the sub-mount substrate between the micro-LED and the sub-mount substrate.

일 실시예에 따라, 상기 다수의 연결부 각각은 용융 후 경화되어 상기 다수의 전극패드 각각과 상기 다수의 전극 각각을 전기적으로 연결하는 솔더를 포함하되, 상기 갭 채움층을 형성하는 단계는 상기 솔더의 융융 및 경화 후에 상기 마이크로 엘이디와 상기 서브마운트 기판 사이로 액상, 겔상 또는 분말 상의 갭 채움물질을 채운다.According to one embodiment, each of the plurality of connection portions includes a solder that is cured after melting to electrically connect each of the plurality of electrode pads and each of the plurality of electrodes, wherein the step of forming the gap filling layer comprises: After melting and curing, a liquid filler, a gel filler, or a powder filler is filled between the micro-LED and the submount substrate.

일 실시예에 따라, 상기 다수의 연결부 각각은 용융 후 경화되어 상기 다수의 전극패드 각각과 상기 다수의 전극 각각을 전기적으로 연결하는 솔더를 포함하되, 상기 갭 채움층을 형성하는 단계는 상기 솔더의 융융 전에 상기 마이크로 엘이디와 상기 서브마운트 기판 사이로 액상, 겔상 또는 분말 상의 갭 채움물질을 채운다.According to one embodiment, each of the plurality of connection portions includes a solder that is cured after melting to electrically connect each of the plurality of electrode pads and each of the plurality of electrodes, wherein the step of forming the gap filling layer comprises: A gap fill material in liquid, gel or powder form is filled between the micro-LED and the submount substrate before melting.

일 실시예에 따라, 상기 다수의 전극패드는 상기 다수의 엘이디 셀 각각의 제2 도전형 반도체층과 연결되어 매트릭스 배열로 형성되는 다수의 개별 전극패드와, 상기 제1 도전형 반도체층 노출 영역에서 상기 제1 도전형 반도체층과 연결되는 외곽 측 공통 전극패드를 포함하고, 상기 다수의 전극은 상기 다수의 개별 전극패드와 연결되는 다수의 제1 전극과 상기 공통 전극패드와 연결되는 제2 전극을 포함하고, 상기 다수의 연결부는 다수의 개별 전극패드와 상기 다수의 제1 전극을 연결하는 다수의 내측 연결부와 상기 공통 전극패드와 상기 제2 전극을 연결하는 외곽 연결부를 포함한다.The plurality of electrode pads may include a plurality of individual electrode pads connected to the second conductivity type semiconductor layer of each of the plurality of LED cells in a matrix array, And an outer common electrode pad connected to the first conductive semiconductor layer, wherein the plurality of electrodes include a plurality of first electrodes connected to the plurality of individual electrode pads and a second electrode connected to the common electrode pad, The plurality of connection portions include a plurality of individual electrode pads, a plurality of inner connection portions connecting the plurality of first electrodes, and an outer connection portion connecting the common electrode pads and the second electrodes.

일 실시예에 따라, 상기 마운팅 하는 단계는, 솔더를 포함하는 연결부를 이용하여 상기 전극패드와 상기 전극을 연결하되, 상기 솔더를 용융시키는 가열 및 상기 솔더를 경화시키는 냉각 과정에서, 상기 서브마운트 기판과 상기 마이크로 엘이디의 엘이디 기판을 서로 다른 가열-냉각 곡선으로 제어한다.According to one embodiment, the mounting step may include connecting the electrode pad and the electrode using a connection portion including solder, wherein during the heating process for melting the solder and the cooling process for curing the solder, And the LED substrate of the micro-LED are controlled to have different heating-cooling curves.

본 발명에 따르면, 서브마운트 기판과 마아크로 엘이디 측 엘이디 기판 사이에 일정 접합력을 갖는 갭 채움층을 형성하여, 적어도 상기 마이크로 엘이디가 상기 서브마운트 기판에 마운팅된 후, 엘이디 기판과 서브마운트 기판의 사이의 간극이 영역에 따라 달라지는 것 것을 억제할 수 있고, 이를 통해, 솔더 범들과 같은 다수의 연결부들이 마이크로 엘이디의 전극패드들과 서브마운트 기판의 전극들을 보다 더 신뢰성 있게 연결하는 것을 가능하게 해준다.According to the present invention, a gap filling layer having a constant bonding force is formed between the submount substrate and the MAGLO LED-side LED substrate so that at least the micro-LED is mounted on the submount substrate, and then the gap between the LED substrate and the submount substrate Can be prevented from varying depending on the region, and through this, a plurality of connection portions such as solder bumps can more reliably connect the electrode pads of the micro-LED and the electrodes of the sub-mount substrate.

도 1은 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈을 설명하기 위한 도면이다.
도 2a 내지 도 2e는 마이크로 엘이디를 제작하는 공정을 설명하기 위한 도면이다.
도 3 및 도 4는 서브마운트 기판에 범프를 형성하여 준비하는 공정을 설명하기 위한 도면들이다.
도 5는 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈 제조방법의 마운팅 공정을 설명하기 위한 도면이다.
도 6은 도 5에 도시된 플립 본딩을 이용한 마이크로 엘이디의 마운팅 공정의 가열-냉각 곡선 그래프를 보인 도면이다.
도 7은 도 5 및 도 6에 도시된 마운팅 공정 후 갭 채움층을 형성하는 공정을 설명하기 위한 도면이다.
도 8 및 도 9는 본 발명의 다른 실시예들을 설명하기 위한 도면들이다. 1 is a view for explaining a micro-LED module according to an embodiment of the present invention.
2A to 2E are views for explaining a process of manufacturing a micro-LED.
FIGS. 3 and 4 are views for explaining a step of preparing bumps on the submount substrate.
5 is a view illustrating a mounting process of a method of manufacturing a micro-LED module according to an embodiment of the present invention.
FIG. 6 is a graph showing a heating-cooling curve of the mounting process of the micro-LED using the flip bonding shown in FIG.
FIG. 7 is a view for explaining a process of forming a gap filling layer after the mounting process shown in FIGS. 5 and 6. FIG.
8 and 9 are views for explaining another embodiment of the present invention.

이하에서는 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 첨부된 도면들 및 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 사람이 용이하게 이해할 수 있도록 간략화되고 예시된 것이므로, 도면들 및 실시예들이 본 발명의 범위를 한정하는 것으로 해석되어서는 아니 될 것이다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. It is to be understood that both the foregoing description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. Accordingly, the drawings and embodiments are to be considered as illustrative and not restrictive, No, it will be.

[일 실시예][Example]

도 1을 참조하면, 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈은, 매트릭스 배열로 형성된 복수의 엘이디 셀(130)을 포함하는 하나 이상의 마이크로 엘이디(100)와, 상기 마이크로 엘이디(100)가 마운팅되는 서브마운트 기판(200)을 포함한다. 마이크로 엘이디(100)는, 외곽 가장자리 영역 측에 하나 이상의 공통 전극패드(140)를 구비하고, 안쪽에는 매트릭스 배열의 엘이디 셀(100)들 각각에 대응되는 개별 전극패드(150)가 다수개로 형성된다. 상기 서브마운트 기판(200)은 상기 공통 전극패드(140)와 상기 개별 전극패드(150)들에 대응되게 형성된 패드형 전극(240, 240')을 포함한다. 본 명세서에서 용어 개별 전극패드는 하나의 엘이디 셀에 구비된 n형 반도체층 또는 p형 반도체층에 개별 접속된 전극패드를 의미하는 것이고, 공통 전극패드는 여러 개의 엘이디 셀의 n형 또는 p형 반도체층에 공통적으로 접속되는 전극패드를 의미한다. Referring to FIG. 1, a micro-LED module according to an embodiment of the present invention includes at least one micro-LED 100 including a plurality of LED cells 130 formed in a matrix array, And a submount substrate 200 on which the submount substrate 200 is mounted. The micro LED 100 has one or more common electrode pads 140 on the side of the outer edge region and a plurality of individual electrode pads 150 corresponding to each of the matrix cells 100 . The submount substrate 200 includes pad electrodes 240 and 240 'formed to correspond to the common electrode pad 140 and the individual electrode pads 150. In this specification, the term "individual electrode pad" means an electrode pad connected to an n-type semiconductor layer or a p-type semiconductor layer provided in one LED cell, and the common electrode pad is an n-type or p- Quot; means an electrode pad commonly connected to a layer.

상기 마이크로 엘이디(100)는 사파이어 기판(131)의 주면 상에 하나의 n형 반도체층(132)이 형성되며, 상기 n형 반도체층(132) 상에는 다수의 엘이디 셀(130)들이 행렬 배열로 형성된다. 상기 다수의 엘이디 셀(130)은 상기 n형 반도체층(132)으로부터 일 방향으로 차례대로 성장된 활성층(133)과, p형 반도체층(134)을 포함한다. 이러한 구조에 의해, 상기 엘이디 셀(130)들 전체의 주변을 둘러싸는 외곽에 n형 반도체층 노출 영역이 형성되고, 이웃하는 엘이디 셀들(130) 사이에는 n형 반도체층(132)을 노출시키는 도랑이 형성된다.Type semiconductor layer 132 is formed on the main surface of the sapphire substrate 131 and a plurality of LED cells 130 are formed in a matrix array on the n-type semiconductor layer 132. The micro- do. The plurality of LED cells 130 includes an active layer 133 and a p-type semiconductor layer 134 sequentially grown from the n-type semiconductor layer 132 in one direction. With such a structure, an n-type semiconductor layer exposed region is formed in an outer periphery surrounding the entirety of the LED cells 130, and a ditch exposing the n-type semiconductor layer 132 is formed between neighboring LED cells 130 .

또한, 상기 마이크로 엘이디(100)는 상기 다수의 엘이디 셀(130)과 상기 n형 반도체층(132)의 노출면을 덮도록 형성된 전기 절연성의 셀 커버층(160)을 포함하며, 상기 셀 커버층(160)은 상기 전극패드(140, 150)들을 노출시키는 패드 노출홀들을 포함한다. 상기 패드 노출홀은 엘이디 셀(130)들 각각의 p형의 개별 전극패드(150)를 노출시키는 복수의 제1 패드 노출홀과 n형의 공통 전극패드(140)를 노출시키는 제2 패드 노출홀을 포함한다.In addition, the micro-LED 100 includes an electrically insulating cell cover layer 160 formed to cover the plurality of LED cells 130 and the exposed surface of the n-type semiconductor layer 132, (160) includes pad exposure holes exposing the electrode pads (140, 150). The pad exposure hole includes a plurality of first pad exposure holes exposing the p-type individual electrode pad 150 of each of the LED cells 130 and a second pad exposure hole exposing the n-type common electrode pad 140. [ .

상기 서브마운트 기판(200)은 상기 마이크로 엘이디(100)에 구비된 다수의 엘이디 셀(130)에 상응하는 다수의 CMOS셀(미도시됨)들과, 마이크로 엘이디(100)의 전극패드들에 대응되는 다수의 전극(240, 240')을 포함하는 액티브 매트릭스 기판인 것이 바람직하다. 또한, 상기 서브마운트 기판(200) 측에는 상기 전극(240, 240')을 덮도록 전기 절연성의 전극 커버층(250)이 형성되며, 상기 전극 커버층(250)은 상기 전극(240, 240')을 노출시키는 전극 노출홀을 포함한다.The submount substrate 200 includes a plurality of CMOS cells (not shown) corresponding to the plurality of LED cells 130 provided in the micro-LED 100 and a plurality of CMOS cells (not shown) corresponding to the electrode pads of the micro- And an active matrix substrate including a plurality of electrodes 240 and 240 '. An electrode cover layer 250 is formed on the submount substrate 200 so as to cover the electrodes 240 and 240 'and the electrode cover layer 250 covers the electrodes 240 and 240' And an electrode exposing hole for exposing the electrode.

또한, 본 실시예에 따른 마이크로 엘이디 모듈은 상기 서브마운트 기판(200) 측 전극들(240', 240) 각각을 상기 마이크로 엘이디(100) 측 전극패드(140, 150)들에 연결하는 다수의 연결부(270, 260)들을 포함한다.The microdevice module according to the present embodiment includes a plurality of connection portions 240 and 240 connecting the electrodes 240 and 240 on the submount substrate 200 to the electrode pads 140 and 150 on the micro- (270, 260).

본 실시예에서, 상기 다수의 연결부(270, 260)들 각각은 상기 서브마운트 기판(200)의 전극들 각각에 연결된 채 수직 방향으로 돌출된 범프(270 또는 260)를 포함한다. 본 실시예에 있어서, 상기 범프(270, 260) 각각은 Cu 필라(272, 262)와, 상기 Cu 필라(272, 262) 상단에 형성된 솔더(274, 264)을 포함한다. Cu 필라를 포함하는 범프(270, 260)를 대신하여 다른 금속 재료를 포함하는 범프가 이용될 수도 있다.In this embodiment, each of the plurality of connection portions 270 and 260 includes vertically protruded bumps 270 and 260 connected to the electrodes of the submount substrate 200. In this embodiment, each of the bumps 270 and 260 includes Cu pillars 272 and 262 and solders 274 and 264 formed on top of the Cu pillars 272 and 262. Instead of bumps 270, 260 comprising Cu pillars, bumps comprising other metallic materials may be used.

상기 솔더(274, 264)는, SnAg 솔더 재료로 형성된 것으로서, 원래 반구 형태를 유지하지만, 반용융 상태로 상기 패드 노출홀에 삽입된 후 압축되어 상기 패드 노출홀 내에서 변형된 상태로 상기 전극패드(140, 150)에 접합된다.The solders 274 and 264 are formed of a SnAg solder material and are originally hemispherical. However, the solder 274 and 264 are inserted into the pad exposure hole in a semi-molten state, (140, 150).

상기 솔더(264, 274)는 반용융 상태로 상기 패드 노출홀에 일부 삽입된 후 경화되므로, 미끄러짐 없이 정확한 위치에서 Cu 필라(262, 272)와 전극패드(150, 140) 사이를 단단하게 고정한다. 압축 변형 후 경화된 솔더(264, 274)는 상기 패드 노출홀 내에 삽입되어 패드 노출홀의 직경 또는 최대폭과 동일한 직경 또는 최대폭을 갖는 내부 솔더부와, 상기 패드 노출홀 바깥쪽에서 상기 패드 노출홀의 주변 셀 커버층(160) 표면에 접해 있는 있는 외부 솔더부를 포함한다.The solders 264 and 274 are hardly inserted between the Cu pillars 262 and 272 and the electrode pads 150 and 140 at a precise position without slipping since the solder pieces 264 and 274 are partly inserted into the pad exposure holes in a semi-molten state and then hardened . The solder 264 and 274 cured after the compression and compression are inserted into the pad exposure hole and have an inner solder portion having a diameter or a maximum width equal to the diameter or the maximum width of the pad exposure hole, And an outer solder portion that is in contact with the surface of layer 160.

본 실시예에 있어서, 마이크로 엘이디(100)의 엘이디 기판(131)이 열팽창계수 7.6㎛m-1K인 사파이어 기판(131)이고 서브마운트 기판(200)이 열팽창계수 2.6㎛m-1K인 Si 기반의 서브마운트 기판이므로, 마이크로 엘이디(100)를 서브마운트 기판(200)에 플립 본딩하기 위한 솔더 가열 및 냉각 과정에서 마이크로 엘이디(100)와 서브마운트 기판(200) 사이에는 열팽창계수 차이에 따른 변형량의 차이가 있을 수 있다. 이러한 변형량의 억제를 위해, 엘이디 기판(131)의 온도와 서브마운트 기판(200)의 온도를 서로 다른 가열-냉각 곡선으로 제어하는 플립 본딩 방법이 이용되는 것이 좋다.In this embodiment, the LED substrate 131 of the micro-LED 100 is a sapphire substrate 131 having a thermal expansion coefficient of 7.6 m-1 K and the sub-mount substrate 200 is a Si-based substrate having a thermal expansion coefficient of 2.6 m- The micro-LED 100 and the sub-mount substrate 200 are subjected to the solder heating and cooling process for flip-bonding the micro-LED 100 to the sub-mount substrate 200, . In order to suppress such a deformation amount, it is preferable to use a flip bonding method in which the temperature of the LED substrate 131 and the temperature of the submount substrate 200 are controlled to different heating-cooling curves.

또한, 본 실시예에 따른 마이크로 엘이디 모듈은 마이크로 엘이디(100)와 서브마운트 기판(200) 사이에 채워지는 갭 채움층(700)을 포함한다. 상기 갭 채움층(700)은, 예컨대 에폭시 또는 실리콘 등과 같이 접착력을 갖는 절연성 접착 재료로 형성된 것으로서, 상기 적어도 마이크로 엘이디(100)가 서브마운트 기판(200)에 마운팅된 후에 마이크로 엘이디(100)와 서브마운트 기판(200)의 사이의 간극이 영역에 따라 달라지는 것 것을 억제하여 마이크로 엘이디(100)의 전극패드들과 서브마운트의 전극들 사이를 연결하는 연결부들(260, 270)의 연결 불량을 억제한다. In addition, the micro-LED module according to the present embodiment includes a gap filling layer 700 filled between the micro-LED 100 and the sub-mount substrate 200. The gap filling layer 700 is formed of an insulating adhesive material having an adhesive force such as epoxy or silicone and is formed on the submount substrate 200 after the micro-LED 100 is mounted on the submount substrate 200, The gap between the mount substrate 200 and the electrode pad of the micro-LED 100 is prevented from varying according to the region, thereby preventing the connection failure between the electrode pads of the micro-LED 100 and the connection portions 260 and 270 connecting the electrodes of the sub- .

상기 갭 채움층(700)은, 상기 마이크로 엘이디(100)와 상기 서브마운트 기판(200) 사이에 전체적으로 채워져, 전극패드(150, 140)와 전극(240, 240')을 연결하는 연결부(260, 270)들 각각의 측면을 전체적으로 덮는다. 또한, 상기 갭 채움층(700)은 내측 채움부(710)과 외곽 채움부(720)을 포함하며, 내측 채움부(710)는 개별 전극패드(150)와 개별 전극(240)들 사이를 연결하는 내측 연결부(260)들 주위를 덮고 있고, 외곽 채움부(720)는 공통 전극패드(140)가 있는 n형 반도체층 노출영역에서 공통 전극패드(140)와 공통 전극(240') 사이를 연결하는 외곽 연결부(270) 주위를 덮고 있다,The gap filling layer 700 is entirely filled between the micro-LED 100 and the sub-mount substrate 200 and is connected to the connection portions 260 and 260 'for connecting the electrode pads 150 and 140 to the electrodes 240 and 240' 270, respectively. The gap filling layer 700 includes an inner filling portion 710 and an outer filling portion 720. The inner filling portion 710 connects the individual electrode pad 150 and the individual electrodes 240 And the outer filled portion 720 covers the periphery of the inner connection portions 260. The outer filled portion 720 connects the common electrode pad 140 and the common electrode 240 'in the n-type semiconductor layer exposed region having the common electrode pad 140 And the outer circumferential connection portion 270,

또한, 상기 서브마운트 기판(200)은 상기 마이크로 엘이디(100)가 실장되는 영역 외곽에 빈 영역을 포함한다. 그리고, 상기 갭 채움층(700)은 상기 서브마운트 기판(200)의 외곽 빈 영역 상에서 상기 마이크로 엘이디(100)의 외곽 측면을 덮는 둘레부(730)를 더 포함하는 것이 바람직하다.In addition, the submount substrate 200 includes an empty area outside the area where the micro-LED 100 is mounted. The gap filling layer 700 may further include a peripheral portion 730 covering an outer side surface of the micro-LED 100 on an outer peripheral region of the sub-mount substrate 200.

상기 갭 채움층(700)은, 에폭시 또는 실리콘 접착제와 같은 접착 물질로 이루어져, 상기 서브마운트 기판(200)과 상기 엘이디 기판(131) 사이를 단단하게 고정해주며, 이 때문에, 상기 서브마운트 기판(200)과 상기 엘이디 기판(100) 사이의 갭이 영역적으로 뷸균일함으로 인해, 전극패드와 전극 사이를 연결하는 연결부, 즉, 범프의 솔더가 파손되는 불량을 막아줄 수 있다. 더 나아가, 상기 외곽 채움부(720) 및 둘레부(730)의 접합력이 내측 채움부(710)의 접합력보다 더 커지도록 채움 물질의 채움량을 영역에 따라 조절하는 것이 가능하다.The gap filling layer 700 is made of an adhesive material such as epoxy or silicone adhesive to firmly fix the submount substrate 200 and the LED substrate 131. Therefore, 200 and the LED substrate 100 can be prevented from being damaged due to the irregularity of the gap between the electrode pad and the electrode substrate 100, that is, the connection portion connecting the electrode pad and the electrode, that is, the bump solder. Further, it is possible to adjust the fill amount of the filling material according to the area so that the bonding force of the outer filling part 720 and the peripheral part 730 is greater than the bonding strength of the inner filling part 710.

예컨대, 엘이디 기판과 마운트 기판 사이의 들뜸 현상이 상대적으로 더 많은 외곽 측에 채움 물질의 체적당 채움량을 늘려 접합력을 더 증가시킬 수 있다.For example, it is possible to further increase the bonding force by increasing the filling amount of the filler material on the outer periphery side where the lift-off phenomenon between the LED substrate and the mount substrate is relatively greater.

이하에서는, 마이크로 엘이디 제작 공정과, 마이크로 엘이디를 서브마운트 기판에 마운팅하는 공정에 대해 차례로 설명한다.
Hereinafter, the micro-LED manufacturing process and the step of mounting the micro-LED on the sub-mount substrate will be described in order.

마이크로 엘이디 제작Micro LED production

도 2a 내지 도 2e를 참조하여 마이크로 엘이디를 제작하는 공정에 대하여 설명한다.2A to 2E, a process of manufacturing a micro LED will be described.

먼저, 도 2a에 도시된 바와 같이, 열팽창 계수가 대략 7.6㎛m-1K인 엘이디 기판인 투광성 사파이어 기판(131)의 주면(primary surface) 상에 n형 반도체층(132), 활성층(133) 및 p형 반도체층(134)을 포함하는 에피층이 형성된다.2A, an n-type semiconductor layer 132, an active layer 133, and an n-type semiconductor layer 132 are formed on a primary surface of a transparent sapphire substrate 131, which is an LED substrate having a thermal expansion coefficient of approximately 7.6 m- an epi layer including the p-type semiconductor layer 134 is formed.

다음, 도 2b에 도시된 바와 같이, 마스크 패턴을 이용하여 상기 에피층을 일정 깊이 식각하여, 엘이디 셀(130)들을 분리하는 도랑(101)들과, 적어도 상기 엘이디 셀(130)들의 외곽을 둘러싸는 n형 반도체층(132)의 노출 영역(102)을 형성하며, 이에 의해, n형 반도체층(132) 상에 활성층(133) 및 p형 반도체층(134)을 모두 포함하는 다수의 엘이디 셀(130)들이 형성된다. 도시하지 않았지만, n형 반도체층(132)과 사파이어 기판(131) 사이에는 버퍼층이 형성될 수 있다. 그리고, 상기 n형 반도체층(132)과 활성층(133) 사이, 상기 활성층(133)과 p형 반도체층(134) 사이, 그리고, p형 반도체층(134)의 노출 표면 상에는 임의의 기능들을 수행하는 다른 반도체층들이 개재될 수 있다.Next, as shown in FIG. 2B, ditches 101 for etching the epi layer to a predetermined depth using a mask pattern to separate the LED cells 130, and at least surrounding the LED cells 130 Type semiconductor layer 132. The active layer 133 and the p-type semiconductor layer 134 are formed on the n-type semiconductor layer 132, (130) are formed. Although not shown, a buffer layer may be formed between the n-type semiconductor layer 132 and the sapphire substrate 131. The active layer 133 and the p-type semiconductor layer 134 and the exposed surface of the p-type semiconductor layer 134 perform certain functions Other semiconductor layers may be interposed.

다음, 도 2c에 도시된 바와 같이, 엘이디 셀(130)들 각각의 p형 반도체층(134) 상에 p형 개별 전극패드(150)를 형성하고, n형 반도체층(132) 노출 영역(102) 중 외곽 영역에 n형 공통 전극패드(140)를 형성한다. 상기 p형 개별 전극패드(150)와 상기 n형 공통 전극패드(140)의 두께를 다르게 함으로써, 상기 p형 반도체층(134)과 n형 반도체층(132)의 단차를 보상하고, 이에 의해, 상기 p형 개별 전극패드(150)와 상기 n형 공통 전극패드(140)가 해당 도전성 소프트 블록과 접하는 면이 동일 평면 상에 있도록 해줄 수도 있다.Next, as shown in FIG. 2C, a p-type discrete electrode pad 150 is formed on the p-type semiconductor layer 134 of each of the LED cells 130, and an n-type semiconductor layer 132 exposed region 102 The n-type common electrode pad 140 is formed in the outer region. The step difference between the p-type semiconductor layer 134 and the n-type semiconductor layer 132 is compensated for by making the thicknesses of the p-type individual electrode pad 150 and the n-type common electrode pad 140 different from each other, The p-type individual electrode pad 150 and the n-type common electrode pad 140 may be on the same plane in contact with the conductive soft block.

다음, 도 2d에 도시된 바와 같이, 상기 엘이디 셀(130)들과 상기 n형 반도체층(132)의 노출 영역(102)을 모두 덮도록 전기 절연성 셀 커버층(160)을 형성한다.Next, as shown in FIG. 2D, an electrically insulating cell cover layer 160 is formed so as to cover both the LED cells 130 and the exposed region 102 of the n-type semiconductor layer 132.

다음, 도 2e에 도시된 바와 같이, 상기 p형 개별 전극패드(150)를 노출시키는 제1 패드 노출 홀(162)과 상기 n형 공통 전극패드(140)를 노출시키는 제2 패드 노출 홀(164)을 형성한다. 제1 패드 노출 홀(162)과 상기 제2 패드 노출홀(164)은 마스크 패턴을 이용한 식각에 의해 형성될 수 있다. 본 실시예에서, 상기 셀 커버층(160)은 상기 엘이디 셀(130)들의 단면 프로파일을 따라 거의 일정 두께로 형성되어, 이웃하는 엘이디 셀(130) 사이의 골(101)의 폭 및 깊이를 감소시키지만, 그 골이 그대로 유지되도록 함을 알 수 있다. 그러나, 상기 셀 커버층(160)이 상기 골(101)을 완전히 메우도록 형성될 수도 있다.2E, a first pad exposure hole 162 for exposing the p-type individual electrode pad 150 and a second pad exposure hole 164 for exposing the n-type common electrode pad 140 are formed, ). The first pad exposure hole 162 and the second pad exposure hole 164 may be formed by etching using a mask pattern. The cell cover layer 160 is formed to have a substantially constant thickness along the sectional profile of the LED cells 130 to reduce the width and the depth of the valleys 101 between the neighboring LED cells 130. In other words, However, it can be seen that the goal remains unchanged. However, the cell cover layer 160 may be formed to completely fill the trough 101.

제작된 마이크로 엘이디(100)의 엘이디 셀(130) 크기는 5㎛ 이하인 것이 바람직하며, 따라서, 각 엘이디 셀(130)에 형성된 p형 개별 전극패드(150)의 크기는 5㎛ 미만인 것이 바람직하다.
The size of the LED cell 130 of the manufactured microdevice 100 is preferably 5 μm or less and the size of the p-type individual electrode pad 150 formed in each LED cell 130 is preferably less than 5 μm.

서브마운트 기판 준비 및 범프 형성Submount board preparation and bump formation

먼저 도 3를 참조하면, 필라 범프 형성 단계 전에, 대략 15,000㎛×10,000㎛ 크기를 가지며 엘이디 셀들에 대응되는 CMOS셀들이 형성된 Si 기반 서브마운트 기판(200)이 준비된다. 상기 서브마운트 기판(200)은 전술한 다수의 엘이디 셀에 상응하는 복수의 CMOS셀들과, 마이크로 엘이디의 p형 전극패드들에 대응되는 다수의 개별 전극(240)들과, 마이크로 엘이디의 n형 전극패드에 대응되는 공통 전극(미도시됨)을 포함할 수 있다. 상기 서브마운트 기판(200)은 Si 기반 기판 모재(201) 상에 행렬 배열로 형성되어 CMOS셀들과 연결되는 다수의 전극(240)들과, 상기 전극(240)들을 덮도록 형성된 절연성 전극 커버층(250)을 포함하며, 이 절연성 전극 커버층(250)에는 개별 전극(240)들을 노출시키는 전극 노출홀(252)들이 형성된다.First, referring to FIG. 3, before the pillar bump forming step, an Si-based submount substrate 200 having a size of approximately 15,000 μm × 10,000 μm and having CMOS cells corresponding to LED cells is prepared. The submount substrate 200 includes a plurality of CMOS cells corresponding to the plurality of LED cells, a plurality of discrete electrodes 240 corresponding to the p-type electrode pads of the micro-LED, And a common electrode (not shown) corresponding to the pad. The submount substrate 200 includes a plurality of electrodes 240 formed in a matrix array on the Si-based substrate base material 201 and connected to the CMOS cells, and an insulating electrode cover layer Electrode exposing holes 252 are formed in the insulating electrode cover layer 250 to expose the individual electrodes 240.

한편, 상기 범프를 형성하는 공정은 제1 세척 단계, UBM(Under Bump Metallurgy) 형성 단계, 포토리소그래피 단계, 스컴 제거 단계, Cu 플레이팅 단계, 솔더 금속 플레이팅 단계, PR 제거 단계, UBM 식각 단계, 제2 세척 단계, 리플로우 단계 및 제3 세척 단계를 포함할 수 있다.The step of forming the bumps may include a first cleaning step, an under bump metallurgy forming step, a photolithography step, a scum removing step, a Cu plating step, a solder metal plating step, a PR removing step, a UBM etching step, A second cleaning step, a reflow step, and a third cleaning step.

제1 세척 단계는 스크러버(scrubber)를 이용하여 도 4의 (a)와 같이 도입된 서브마운트 기판(200)에 대하여 세척을 수행한다. 서브마운트 기판(200)은 CMOS 공정에 의해 CMOS셀이 형성된 기판 모재(201)에 Al 또는 Cu 재료에 의해 형성된 패드형 전극(240)과, 상기 전극(240)의 일 영역을 노출시키는 전극 노출홀(252)을 구비한 채 상기 기판 모재(201)에 형성된 전극 커버층(250)을 포함한다.In the first cleaning step, the submount substrate 200 introduced as shown in FIG. 4A is cleaned using a scrubber. The submount substrate 200 includes a pad-shaped electrode 240 formed of Al or Cu material on a substrate base material 201 on which a CMOS cell is formed by a CMOS process and an electrode exposing hole 240 exposing a region of the electrode 240. [ And an electrode cover layer 250 formed on the substrate base material 201 with the electrode cover layer 252 therebetween.

UBM 형성 단계는, 도 4의 (b)에 도시된 바와 같이, 전극(240)과 Cu 필라 사이의 접착성을 높이고 솔더의 확산을 방지하기 위한 UBM(261)을 상기 전극 커버층(250)과 상기 전극(240)을 덮도록 서브마운트 기판(200) 상에 형성한다. 본 실시예에서 UBM(261)은 Ti/Cu 적층 구조로 형성되는 것이며, 해당 금속의 스퍼터링에 의해 형성될 수 있다. 여기에서, UBM(261)은 넓은 의미에서 전극(240)의 일부일 수 있다는 점에 유의한다.4B, the UBM 261 for enhancing the adhesion between the electrode 240 and the Cu pillars and preventing the diffusion of the solder may be formed on the electrode cover layer 250 Is formed on the submount substrate (200) so as to cover the electrode (240). In this embodiment, the UBM 261 is formed of a Ti / Cu laminated structure and can be formed by sputtering the metal. Note that the UBM 261 may be part of the electrode 240 in a broad sense.

포토리소그래피 단계(103)는, 도 4의 (c) 에 도시된 바와 같이, 서브마운트 기판(200) 상의 UBM(261)을 전체적으로 덮도록 감광성 PR(Photoresist; 300)을 형성한 후, 그 위에 마스크 패턴(미도시됨)을 올려놓고 빛을 가해 전극(240) 직상의 UBM(261) 일 영역만을 노출시키는 전극 노출홀(302)을 형성한다. 다음, 포토리소그래피 단계 수행 중 발생한 스컴을 제거하는 스컴 제거 단계가 수행된다. The photolithography step 103 is a step of forming a photosensitive PR (photoresist) 300 so as to entirely cover the UBM 261 on the submount substrate 200, as shown in FIG. 4C, An electrode exposure hole 302 for exposing only one region of the UBM 261 immediately above the electrode 240 is formed by placing a pattern (not shown) and irradiating light. Next, a scum removing step for removing the scum generated during the photolithography step is performed.

다음, Cu 플레이팅(plating) 단계(S105)와 솔더 금속 플레이팅 단계(S106)가 차례로 수행되어, 도 4의 (d)에 도시된 바와 같이, PR(300)의 오프닝(302)을 통해 먼저 Cu가 플레이팅되어 Cu 필라(262)가 형성되며, 상기 Cu 필라(262) 상에 솔더 금속으로서 SnAg가 플레이팅되어 SnAg 솔더(263)가 일정 두께의 층상으로 형성된다. 본 명세서에서, Cu가 Cu 또는 Cu를 포함하는 Cu합금일 수 있다는 것에 유의한다.Next, a Cu plating step (S105) and a solder metal plating step (S106) are performed one after another to form an opening (302) of the PR (300), as shown in Cu is plated to form a Cu pillar 262, and SnAg is plated as solder metal on the Cu pillar 262 to form a SnAg solder 263 in a layer having a certain thickness. Note that in this specification, Cu may be Cu alloy containing Cu or Cu.

다음, PR 제거 단계가 수행되어, 도 4의 (e)에 도시된 바와 같이, Cu 필라(262)와 솔더(263)를 포함하는 범프의 상면과 측면이 노출된다.Next, the PR removing step is performed to expose the upper and side surfaces of the bumps including the Cu pillar 262 and the solder 263, as shown in Fig. 4 (e).

다음, UBM 식각 단계이 수행되어, 도 4의 (f)에 도시된 바와 같이, Cu 필라(262) 직하 영역에 위치하는 UBM(261)을 제외한 나머지 UBM이 식각으로 제거된다. 다음, 잔류물을 제거하는 제2 세척 단계가 수행된다. UBM 식각 단계 후, 서브마운트 기판(200)의 전극(240) 상의 UBM(261) 상에 Cu 필라(262) 및 솔더 캡(263)이 차례로 적층된 범프(260)가 형성된다. 다음, 리플로우 단계가 수행되어, 층상의 솔더(263)가 용융 후 경화되어, 그 솔더(263)이 도 4의 (g)에 도시된 것과 같은 반구형 또는 반원 단면 형상으로 형성한다. 급속 열처리(RTP; Rapid Thermal Processing)가 유용하게 이용될 수 있다. 다음, 리플로우 단계 후에 다시 잔류물을 제거하는 제3 세척 단계가 수행된다.Next, the UBM etching step is performed to remove the remaining UBM except for the UBM 261 located under the Cu pillar 262, as shown in FIG. 4 (f), by etching. Next, a second cleaning step is performed to remove the residue. After the UBM etching step, a bump 260 is formed on the UBM 261 on the electrode 240 of the submount substrate 200, in which the Cu pillar 262 and the solder cap 263 are sequentially stacked. Next, a reflow step is performed, and the layered solder 263 is melted and cured, and the solder 263 is formed into a hemispherical or semicircular cross-sectional shape as shown in Fig. 4 (g). Rapid Thermal Processing (RTP) can be usefully used. Then, a third cleaning step is performed to remove the residue again after the reflow step.

상기 서브마운트 기판(200) 상의 Cu 필라 범프(260)들 간격은 Cu 필라(262)의 직경과 거의 같은 것이 바람직하며, Cu 필라 범프(260)의 간격이 5㎛를 초과하지 않는 것이 좋다. 만일 Cu 필라 범프(260)의 간격이 5㎛을 초과하면 Cu 필라 범프(260)의 직경 및 그에 상응하는 엘이디 셀의 크기도 커져야 하므로 마이크로 엘이디를 포함하는 디스플레이 장치의 정밀도를 떨어뜨릴 수 있게 된다.
The interval between the Cu pillar bumps 260 on the submount substrate 200 is preferably approximately the same as the diameter of the Cu pillar 262 and the interval between the Cu pillar bumps 260 should not exceed 5 μm. If the interval between the Cu pillar bumps 260 is more than 5 μm, the diameter of the Cu pillar bumps 260 and the size of the corresponding LED cell must be increased. As a result, the precision of the display device including the micro-LED can be reduced.

마운팅Mounting

도 5의 (a) 및 (b)에 도시된 바와 같이, 2.6㎛m-1K의 열팽창 계수를 갖는 Si 기판 모재를 기반으로 하는 서브마운트 기판(200)에 Si 기판 모재의 열팽창 계수의 약 2.5배에 이르는 7.6㎛m-1K의 열팽창 계수를 갖는 사파이어 기판(131)을 기반으로 한 마이크로 엘이디(100) 간의 플립 본딩이 수행된다.As shown in FIGS. 5A and 5B, on the submount substrate 200 based on the Si substrate base material having the thermal expansion coefficient of 2.6 mu m-1K, the thermal expansion coefficient of the Si substrate base material is about 2.5 times Flip bonding between the micro-LEDs 100 based on the sapphire substrate 131 having the thermal expansion coefficient of 7.6 m-1K is performed.

앞에서 언급한 바와 같이, 서브마운트 기판(200)은 마이크로 엘이디(100)의 전극패드(150)들에 대응되게 마련된 다수의 전극들을 포함하며, 상기 다수의 전극들 각각에는 Cu 필라(262)와 SnAg 솔더(263)로 구성된 범프(260)가 미리 형성된다.As described above, the submount substrate 200 includes a plurality of electrodes corresponding to the electrode pads 150 of the micro-LED 100, and each of the plurality of electrodes includes a Cu pillar 262 and a SnAg A bump 260 composed of solder 263 is formed in advance.

위와 같은 범프를 이용해 마이크로 엘이디(100)를 서브마운트 기판(200)에 플립 본딩함으로써, 마이크로 엘이디(100)의 전극패드(150)들이 서브마운트 기판(200)의 전극들과 연결된다.The electrode pads 150 of the micro LED 100 are connected to the electrodes of the submount substrate 200 by flip-bonding the micro LED 100 to the sub mount substrate 200 using the bumps described above.

마이크로 엘이디(100)를 서브마운트 기판(200)에 플립 본딩하기 위해서는, 범프(260)의 적어도 일부를 구성하는 솔더(263)를 용융점 근처의 온도로 가열하여야 한다. 이때, Si 기반 서브마운트 기판(200)의 열팽창계수와 마이크로 엘이디(100)의 사파이어 기판(131)의 열팽창 계수의 차이가 크기 때문에, 마이크로 엘이디(100)와 서브마운트 기판(200)의 온도를 별도로 제어하지 않고 기존과 같이 플립 본딩 공정을 수행할 경우, Si 기반 서브마운트 기판(200)과 사파이어 기판(131) 사이에는 변형량 차이가 생기며, 이는 플립 본딩되는 서브마운트 기판(200)과 마이크로 엘이디(100) 사이에 심각한 미스얼라인먼트를 발생시킨다.In order to flip-bond the micro-LED 100 to the submount substrate 200, the solder 263 constituting at least a part of the bumps 260 should be heated to a temperature near the melting point. Since the difference between the thermal expansion coefficient of the Si-based sub-mount substrate 200 and the thermal expansion coefficient of the sapphire substrate 131 of the micro-LED 100 is large, the temperatures of the micro- When the conventional flip bonding process is performed without controlling the submount substrate 200, a difference in deformation is generated between the Si-based submount substrate 200 and the sapphire substrate 131. This is because the submount substrate 200 and the micro- ). ≪ / RTI >

일예로, 솔더를 용융시키는 250℃ 온도 조건으로 1cm 길이의 사파이어 기판(131)을 기반으로 하는 마이크로 엘이디(100)와 1cm 길이를 갖는 Si 기반 서브마운트 기판(200)을 플립 본딩하는 경우, 서브마운트 기판(200)은 Si의 열팽창 계수에 의해 5.85㎛의 길이 변화량이 있게 되고, 사파이어 기판(131)은 사파이어의 열팽창 계수에 의해 17.1㎛의 길이 변화량이 있게 되어, 상기 두 기판의 본딩 공정시 나타나는 길이 변화는 11.25 ㎛가 된다. 결국, 이 길이 변화량의 차이는 셀 얼라인먼트 심하게 틀어지는 현상을 야기한다. For example, in the case of flip-bonding a Si-based submount substrate 200 having a length of 1 cm and a micro-LED 100 based on a sapphire substrate 131 having a length of 1 cm at a temperature of 250 ° C to melt solder, The substrate 200 has a length variation amount of 5.85 mu m due to the thermal expansion coefficient of Si and the sapphire substrate 131 has a length variation amount of 17.1 mu m due to the thermal expansion coefficient of sapphire, The change is 11.25 탆. As a result, the difference in the amount of change in length causes a phenomenon in which the cell alignment is severely distorted.

이와 같이 셀 얼라인먼트가 틀어지는 현상을 막기 위해, 본 발명은, 구동 IC 및 회로가 구비된 Si 기반 서브마운트 기판(200)과 사파이어 기판(131)의 열팽창계수를 고려하여, Si 기반 서브마운트 기판(200)과 사파이어 기판(131)을 서로 다른 온도로 제어하면서, 마이크로 엘이디(100)와 서브마운트 기판(200) 사이의 솔더(264), 더 구체적으로는, 마이크로 엘이디(100)의 각 엘이디 셀(130)에 형성된 전극패드(150)와 서브마운트 기판(200) 사이에 개재된 범프(260)의 솔더(264)를 가열하여, 마이크로 엘이디(100)와 서브마운트 기판(200)을 플립 본딩한다.In consideration of the thermal expansion coefficient of the Si-based submount substrate 200 having the drive IC and the circuit and the sapphire substrate 131, the Si-based submount substrate 200 The solder 264 between the micro-LED 100 and the sub-mount substrate 200, more specifically, each LED cell 130 of the micro-LED 100, while controlling the sapphire substrate 131 and the sapphire substrate 131 at different temperatures, The microdriver 100 and the submount substrate 200 are flip-bonded by heating the solder 264 of the bump 260 interposed between the electrode pad 150 formed on the submount substrate 200 and the submount substrate 200.

상기 사파이어 기판(131)의 온도는 사파이어 기판(131)과 면하여 마이크로 엘이디(100)를 지지하는 제1 척(5a)에 구비된 제1 온도조절부(5b)에 의해 제어되고, Si 기반 서브마운트 기판(200)의 온도는 상기 서브마운트 기판(200)을 지지하는 제2 척(6a)에 구비된 제2 온도조절부(6b)에 의해 제어된다.The temperature of the sapphire substrate 131 is controlled by a first temperature control unit 5b provided on the first chuck 5a supporting the micro LED 100 facing the sapphire substrate 131, The temperature of the mount substrate 200 is controlled by the second temperature regulating unit 6b provided on the second chuck 6a supporting the submount substrate 200. [

플립 본딩 공정 중 서브마운트 기판(200)과 마이크로 엘이디(100)의 사파이어 기판(131)에 대한 온도는, 도 6에 가장 잘 도시된 바와 같이, 승온 구간(A1)과, 가열 온도 유지 구간(A2)과, 냉각 구간(A3) 각각에서 서로 다르게 제어된다.The temperature of the submount substrate 200 and the sapphire substrate 131 of the micro LED 100 in the flip bonding process is set to be the temperature rising section A1 and the heating temperature maintaining section A2 ) And the cooling section A3, respectively.

승온 구간(A1)에서는, 제1 척(5a)에 구비된 제1 온도 조절부(5b)에 의해 사파이어 기판(131)의 온도가 상온으로부터 제1 유지 온도인 대략 170℃~180℃까지 제1 가열 기울기로 선형적으로 상승하고, 제2 척(6a)에 구비된 제2 온도 조절부(6b)에 의해 Si 기반 서브마운트 기판(200)의 온도가 상온으로부터 제2 유지 온도인 350℃~400℃까지 제1 기울기보다 큰 제2 가열 기울기로 선형적으로 상승한다. The temperature of the sapphire substrate 131 is changed from room temperature to about 170 deg. C to 180 deg. C, which is the first holding temperature, by the first temperature adjusting unit 5b provided in the first chuck 5a, And the temperature of the Si-based submount substrate 200 is increased from room temperature to 350 deg. C to 400 deg., Which is the second holding temperature, by the second temperature regulating portion 6b provided on the second chuck 6a, Lt; RTI ID = 0.0 > ° C. ≪ / RTI >

가열 온도 유지 구간에서(A2)는 용융 상태의 솔더(264)를 사이에 두고 서브마운트 기판(200)과 마이크로 엘이디(100)를 수직 방향으로 가압하는 힘이 가해지며, 사파이어 기판(131)의 온도는 제1 유지 온도인 170℃~180℃로 일정 시간 유지되고, Si 기반 서브마운트 기판(200)의 온도는 제2 유지 온도인 350℃~400℃로 일정 시간 유지된다.In the heating temperature holding period, a force for pressing the submount substrate 200 and the micro LED 100 in the vertical direction is applied to the sapphire substrate 131 via the solder 264 in a melted state, And the temperature of the Si-based submount substrate 200 is maintained at a second holding temperature of 350 ° C to 400 ° C for a certain period of time.

사파이어 기판(131)의 가열 온도 유지 구간 시작 시점과 서브마운트 기판(200)의 가열 온도 유지 구간 시작 시점은 a1으로 같고 사파이어 기판(131)의 가열 온도 유지 구간 종료 시점과 서브마운트 기판(200)의 가열 온도 유지 구간 종료 시점은 a2로 같다.The heating temperature holding period start point of the sapphire substrate 131 and the heating temperature holding period starting point of the submount substrate 200 are the same as a1 and the heating temperature holding period end point of the sapphire substrate 131 and the The end point of the heating temperature maintenance section is the same as a2.

냉각 구간(A3)에서는 사파이어 기판(131)이 제1 유지 온도로부터 상온까지 냉각되는 한편 Si 기반 서브마운트 기판(200)은 제2 유지 온도로부터 상온까지 냉각된다. 이때, 냉각 구간(A3)에서의 사파이어 기판(131)의 냉각 기울기와 Si 기판 서브마운트 기판(200)의 냉각 기울기는 동일한 것이 바람직하다. 이로 인해, 상기 냉각 구간에서, 상기 사파이어 기판(131)의 냉각이 완료되어 상온에 이르는 시점은 상기 서브마운트 기판(200)의 냉각이 완료되어 상온에 이르는 시점보다 앞에 있게 된다.In the cooling section A3, the sapphire substrate 131 is cooled from the first holding temperature to room temperature while the Si-based submount substrate 200 is cooled from the second holding temperature to room temperature. At this time, the cooling slope of the sapphire substrate 131 in the cooling section A3 and the cooling slope of the Si substrate submount substrate 200 are preferably the same. Therefore, at the cooling section, the temperature at which the sapphire substrate 131 is cooled down to the room temperature is earlier than the time when the temperature of the submount substrate 200 reaches the room temperature after the cooling of the submount substrate 200 is completed.

만일, 사파이어 기판(131)과 서브마운트 기판(200)의 냉각 완료 시점을 같게 하기 위해, 사파이어 기판(131)의 냉각 기울기와 서브마운트 기판(200)의 냉각 기울기를 과하게 다르게 할 경우, 상기 사파이어 기판(131)과 상기 서브마운트 기판(200) 사이에는 심각한 수축 변형량 차이가 발생하여, 솔더에 의한 연결부가 끊어지고, 엘이디 셀의 얼라인먼트가 틀어지게 될 수 있다.
If the cooling slope of the sapphire substrate 131 and the cooling slope of the submount substrate 200 are made to be different from each other so as to equalize the cooling completion times of the sapphire substrate 131 and the submount substrate 200, A significant difference in shrinkage deformation is generated between the sub-mount substrate 200 and the sub-mount substrate 200, the connection portion due to the solder is broken, and the alignment of the LED cell can be interrupted.

갭 채움층 형성Gap filling layer formation

다음, 도 7에 도시된 바와 같이 마이크로 엘이디(100)와 상기 서브마운트 기판(200) 사이에 갭 채움층(700)이 형성된다. 상기 갭 채움층(700)은 에폭시 또는 실리콘 접착제와 같이 접착성을 갖는 접착물질을 상기 마이크로 엘이디(100)와 서브마운트 기판(200) 사이에 채워 넣은 후 경화시켜 형성된다. 시간에 따라 그리고 온도 변화에 따라 갭 크기의 변화가 예상되는 영역, 예컨대, 가장자리 영역에, 갭 채움 물질의 채움량을 증가시킬 수 있다.
Next, as shown in FIG. 7, a gap filling layer 700 is formed between the micro-LED 100 and the submount substrate 200. The gap filling layer 700 is formed by filling an adhesive material having adhesiveness such as an epoxy or a silicone adhesive between the micro-LED 100 and the sub-mount substrate 200, and curing the adhesive material. It is possible to increase the fill amount of the gap filling material in the region where the gap size is expected to change with time and according to the temperature change, for example, the edge region.

[다른 실시예][Other Embodiments]

도 8은 본 발명의 다른 실시예를 보여주는 도면으로서, 도 8을 참조하면, 마이크로 엘이디(100)의 전극패드(150)가 서브마운트 기판(200) 상의 범프(260)와 맞대어지도록 마이크로 엘이디(100)를 플레이싱하는 단계의 전 또는 후에 절연성과 접착성을 갖는 갭 채움 물질(700')이 분말상, 액상 또는 겔상으로 마이크로 엘이디(100)와 서브마운트 기판(200) 사이의 갭에 채워지며, 그 다음, 범프(260)에 구비된 솔더(264)를 가열하여, 마이크로 엘이디(100)를 서브마운트 기판(200)에 플립 본딩한다. 이 경우, 플립 본딩을 위한 가열 및 냉각 과정에서도, 갭 채움 물질(700') 또는 그 갭 채움 물질(700')이 용융 후 경화되어 형성된 갭 채움층(700)이 서로 열팽창계수가 마이크로 엘이디(100)과 서브마운트 기판(200) 사이를 소정 힘 이상의 접착력으로 잡아주어, 마이크로 엘이디(100)과 서브마운트 기판(200) 간에 과도한 차이로 변형되는 것을 억제하는데 기여한다. Referring to FIG. 8, the electrode pad 150 of the micro-LED 100 is connected to the bumps 260 on the sub-mount substrate 200, The gap filling material 700 'having the insulating property and the adhesive property is filled in the gap between the micro-LED 100 and the sub-mount substrate 200 in the form of powder, liquid or gel, Next, the solder 264 provided in the bump 260 is heated to flip-bond the micro-LED 100 to the submount substrate 200. In this case, even in the heating and cooling process for flip bonding, the gap filling material 700 'or the gap filling material 700' formed by melting and curing the gap filling material 700 'has mutual thermal expansion coefficient with respect to the micro LED 100 ) And the submount substrate 200 with an adhesive force equal to or greater than a predetermined force so as to suppress deformation of the microdevice 100 and the submount substrate 200 by an excessive difference.

[또 다른 실시예][Another Embodiment]

본 발명의 또 다른 실시예에 따르면, 도 9에 도시된 바와 같이, 도전성 소프트 블록(2)과 상기 도전성 소프 블록(2)에 삽입되어 고정되는 도전성 삽입로드(3)를 포함하는 연결부를 이용하여, 상온에서 마이크로 엘이디(100)의 전극패드(150)와 서브마운트 기판(200)의 전극(240)을 연결하는 경우에도, 서브마운트 기판(200)과 마이크로 엘이디(100) 사이에 갭 채움층(700)을 형성하여, 마이크로 엘이디(100)와 서브마운트 기판(200)의 갭을 일정하게 유지하면서 단단하게 고정시키는 역할을 할 수도 있다.
According to another embodiment of the present invention, as shown in FIG. 9, by using a connection portion including a conductive soft block 2 and a conductive insertion rod 3 inserted and fixed in the conductive soft block 2 Even when the electrode pad 150 of the micro LED 100 and the electrode 240 of the sub mount substrate 200 are connected to each other at room temperature, a gap fill layer (not shown) is formed between the sub mount substrate 200 and the micro LED 100 700 may be formed to firmly fix the gap between the micro-LED 100 and the sub-mount substrate 200 while maintaining a constant gap therebetween.

100..............................마이크로 엘이디
130..............................엘이디 셀
131..............................엘이디 기판(또는, 사파이어 기판)
200..............................서브마운트 기판
700...............................갭 채움층100 .............................. Micro LED
130 .............................. LED cell
131 ...................... LED substrate (or sapphire substrate)
200 .............................. Submount substrate
700 ......................... gap fill layer

Claims (17)

다수의 엘이디 셀을 포함하되, 각 엘이디 셀이 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는, 마이크로 엘이디;
상기 마이크로 엘이디가 마운팅되는 서브마운트 기판;
상기 마이크로 엘이디 셀에 형성된 다수의 전극패드;
상기 다수의 전극패드에 대응되게 상기 서브마운트 기판 상에 형성된 다수의 전극;
상기 다수의 전극패드와 상기 다수의 전극 사이를 연결하는 다수의 연결부; 및
상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 갭에 채워져 형성되며, 상기 마이크로 엘이디와 상기 서브마운트 기판에 대해 접합력을 갖는 갭 채움층을 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.A plurality of LED cells, each LED cell including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer;
A submount substrate on which the micro-LED is mounted;
A plurality of electrode pads formed on the micro-LED cell;
A plurality of electrodes formed on the submount substrate so as to correspond to the plurality of electrode pads;
A plurality of connection portions connecting the plurality of electrode pads and the plurality of electrodes; And
And a gap filling layer formed in the gap between the micro-LED and the sub-mount substrate and having a bonding force with respect to the micro-LED and the sub-mount substrate. 청구항 1에 있어서, 상기 갭 채움층은 상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 형성되어 상기 다수의 연결부 각각의 주변을 모두 덮는 것을 특징으로 하는 마이크로 엘이디 모듈.The micro-LED module according to claim 1, wherein the gap fill layer is formed between the micro-LED and the sub-mount substrate to cover the periphery of each of the plurality of connection portions. 청구항 1에 있어서, 상기 갭 채움층은 상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 채워진 액상 또는 겔상의 갭 채움물질이 경화되어 형성되는 것을 특징으로 하는 마이크로 엘이디 모듈.[2] The micro-LED module according to claim 1, wherein the gap filling layer is formed by curing liquid filled or gel filled gap filling material between the micro-LED and the sub-mount substrate. 청구항 1에 있어서, 상기 갭 채움층은 상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 분말 상태로 채워진 갭 채움물질이 용융 및 경화되어 형성되는 것을 특징으로 하는 마이크로 엘이디 모듈.The micro-LED module according to claim 1, wherein the gap filling layer is formed by melting and curing a gap filling material filled in a powder state between the micro-LED and the sub-mount substrate. 청구항 1 에 있어서, 상기 마이크로 엘이디는 안쪽에 상기 다수의 엘이디 셀이 매트릭스 배열로 형성되고 바깥쪽에 제1 도전형 반도체층 노출 영역이 형성된 구조를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.[2] The micro-LED module of claim 1, wherein the micro-LED comprises a structure in which the plurality of LED cells are formed in a matrix array on the inner side and the first conductive semiconductor layer exposed region is formed on the outer side. 청구항 5에 있어서, 상기 다수의 전극패드는 상기 다수의 엘이디 셀 각각의 제2 도전형 반도체층과 연결되어 매트릭스 배열로 형성되는 다수의 개별 전극패드와, 상기 제1 도전형 반도체층 노출 영역에서 상기 제1 도전형 반도체층과 연결되는 외곽 측 공통 전극패드를 포함하고, 상기 다수의 전극은 상기 다수의 개별 전극패드와 연결되는 다수의 제1 전극과 상기 공통 전극패드와 연결되는 제2 전극을 포함하고, 상기 다수의 연결부는 다수의 개별 전극패드와 상기 다수의 제1 전극을 연결하는 다수의 내측 연결부와 상기 공통 전극패드와 상기 제2 전극을 연결하는 외곽 연결부를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.[7] The method of claim 5, wherein the plurality of electrode pads include a plurality of individual electrode pads connected to the second conductivity type semiconductor layer of each of the plurality of LED cells in a matrix array, And an outer common electrode pad connected to the first conductive semiconductor layer, wherein the plurality of electrodes include a plurality of first electrodes connected to the plurality of individual electrode pads and a second electrode connected to the common electrode pads And the plurality of connection portions include a plurality of individual electrode pads, a plurality of inner connection portions connecting the plurality of first electrodes, and an outer connection portion connecting the common electrode pads and the second electrodes. module. 청구항 6에 있어서, 상기 갭 채움층은, 상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 내측 영역을 점유하며 상기 다수의 내측 연결부 각각의 주위를 덮는 내측 채움부와, 상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 외곽 영역을 점유하며 상기 외곽 연결부 주위를 덮는 외곽 채움부를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.7. The liquid crystal display of claim 6, wherein the gap filling layer comprises an inner filling portion occupying an inner region between the micro-LED and the sub-mount substrate and covering the periphery of each of the plurality of inner connection portions, And an outer filling part which covers an outer periphery of the outer connection part and occupies the outer periphery of the outer connection part. 청구항 7에 있어서, 상기 갭 채움층은 상기 서브마운트 기판의 외곽 빈 영역 상에서 상기 마이크로 엘이디의 외곽 측면을 덮는 둘레부를 더 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.[7] The micro-LED module of claim 7, wherein the gap fill layer further includes a peripheral portion covering an outer side surface of the micro-LED on an outer peripheral region of the sub-mount substrate. 청구항 1에 있어서, 상기 다수의 연결부 각각은 상기 전극패드와 상기 전극 중 어느 하나에 연결되는 금속 필라와 상기 금속 필라에 형성되는 솔더를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.The micro-LED module of claim 1, wherein each of the plurality of connection portions includes a metal pillar connected to one of the electrode pad and the electrode, and a solder formed on the metal pillar. 청구항 1에 있어서, 상기 다수의 연결부 각각은 상기 전극패드와 상기 전극 중 어느 하나에 접하여 형성된 도전성 소프트 블록과, 수직 방향 힘에 의해 상기 도전성 소프트 블록에 삽입되어 전기적으로 연결되는 도전성 삽입로드를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.[4] The method of claim 1, wherein each of the plurality of connection portions includes a conductive soft block formed in contact with one of the electrode pad and the electrode, and a conductive insertion rod inserted into the conductive soft block by a vertical force, A micro-LED module. 청구항 1에 있어서, 상기 갭 채움층은, 상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 영역 중 상기 다수의 마이크로 엘이디 셀이 존재하는 내측 영역을 점유하는 내측 채움부와, 상기 마이크로 엘이디와 상기 서브마운트 기판 사이의 영역 중 상기 다수의 마이크로 엘이디 셀이 존재하지 않는 외곽 영역을 점유하는 외곽 채움부를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.2. The liquid crystal display of claim 1, wherein the gap filling layer comprises: an inner filling portion occupying an inner region in which a plurality of the MIC cells exist in a region between the microelectrode and the submount substrate; And an outline filling unit occupying an outer area in which the plurality of micro-LED cells do not exist. 청구항 1에 있어서, 상기 갭 채움층은 상기 마이크로 엘이디와 상기 서브마운트 기판 사이를 점유하는 채움부와, 상기 서브마운트 기판의 외곽 빈 영역 상에서 상기 마이크로 엘이디의 외곽 측면을 덮는 둘레부를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.[2] The liquid crystal display according to claim 1, wherein the gap filling layer includes a filling portion occupying between the micro-LED and the sub-mount substrate, and a peripheral portion covering an outer side surface of the micro-LED on the sub- A micro-LED module. 다수의 전극패드가 형성된 마이크로 엘이디를 준비하는 단계;
다수의 전극이 형성된 서브마운트 기판을 준비하는 단계;
상기 다수의 전극패드와 상기 다수의 전극을 이용하는 다수의 연결부를 이용하여, 상기 마이크로 엘이디를 상기 서브마운트 기판과 마주하도록 마운팅하는 단계; 및
상기 마이크로 엘이디와 상기 서브마운트 기판 사이에 상기 마이크로 엘이디와 상기 서브마운트 기판과 접합력을 갖는 갭 채움층을 형성하는 단계를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.Preparing a micro-LED having a plurality of electrode pads;
Preparing a submount substrate on which a plurality of electrodes are formed;
Mounting the micro-LEDs to face the sub-mount substrate using the plurality of electrode pads and a plurality of connection portions using the plurality of electrodes; And
And forming a gap filling layer having a bonding force between the micro-LED and the sub-mount substrate between the micro-LED and the sub-mount substrate. 청구항 13에 있어서, 상기 다수의 연결부 각각은 용융 후 경화되어 상기 다수의 전극패드 각각과 상기 다수의 전극 각각을 전기적으로 연결하는 솔더를 포함하되, 상기 갭 채움층을 형성하는 단계는 상기 솔더의 융융 및 경화 후에 상기 마이크로 엘이디와 상기 서브마운트 기판 사이로 액상, 겔상 또는 분말 상의 갭 채움물질을 채우는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.[14] The method of claim 13, wherein each of the plurality of connection portions includes a solder that is cured after melting to electrically connect each of the plurality of electrode pads and each of the plurality of electrodes, And filling a gap fill material in a liquid, gel or powder form between the micro-LED and the sub-mount substrate after curing. 청구항 13에 있어서, 상기 다수의 연결부 각각은 용융 후 경화되어 상기 다수의 전극패드 각각과 상기 다수의 전극 각각을 전기적으로 연결하는 솔더를 포함하되, 상기 갭 채움층을 형성하는 단계는 상기 솔더의 융융 전에 상기 마이크로 엘이디와 상기 서브마운트 기판 사이로 액상, 겔상 또는 분말 상의 갭 채움물질을 채우는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.[14] The method of claim 13, wherein each of the plurality of connection portions includes a solder that is cured after melting to electrically connect each of the plurality of electrode pads and each of the plurality of electrodes, Wherein a gap filling material in a liquid, gel or powder form is filled between the micro-LED and the sub-mount substrate. 청구항 13에 있어서, 상기 다수의 전극패드는 상기 다수의 엘이디 셀 각각의 제2 도전형 반도체층과 연결되어 매트릭스 배열로 형성되는 다수의 개별 전극패드와, 상기 제1 도전형 반도체층 노출 영역에서 상기 제1 도전형 반도체층과 연결되는 외곽 측 공통 전극패드를 포함하고, 상기 다수의 전극은 상기 다수의 개별 전극패드와 연결되는 다수의 제1 전극과 상기 공통 전극패드와 연결되는 제2 전극을 포함하고, 상기 다수의 연결부는 다수의 개별 전극패드와 상기 다수의 제1 전극을 연결하는 다수의 내측 연결부와 상기 공통 전극패드와 상기 제2 전극을 연결하는 외곽 연결부를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.[14] The method of claim 13, wherein the plurality of electrode pads include a plurality of individual electrode pads connected to the second conductivity type semiconductor layer of each of the plurality of LED cells in a matrix array, And an outer common electrode pad connected to the first conductive semiconductor layer, wherein the plurality of electrodes include a plurality of first electrodes connected to the plurality of individual electrode pads and a second electrode connected to the common electrode pads And the plurality of connection portions include a plurality of individual electrode pads, a plurality of inner connection portions connecting the plurality of first electrodes, and an outer connection portion connecting the common electrode pads and the second electrodes. Method of manufacturing a module. 청구항 13에 있어서, 상기 마운팅 하는 단계는, 솔더를 포함하는 연결부를 이용하여 상기 전극패드와 상기 전극을 연결하되, 상기 솔더를 용융시키는 가열 및 상기 솔더를 경화시키는 냉각 과정에서, 상기 서브마운트 기판과 상기 마이크로 엘이디의 엘이디 기판을 서로 다른 가열-냉각 곡선으로 제어하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.[14] The method of claim 13, wherein the step of mounting comprises the steps of: connecting the electrode pad and the electrode using a connection portion including solder, wherein during heating to melt the solder and to cure the solder, Wherein the LED substrate of the micro-LED is controlled by different heating-cooling curves.
KR1020170018842A 2016-12-23 2017-02-10 micro LED module and method for fabricating the same KR102657114B1 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020170018842A KR102657114B1 (en) 2017-02-10 2017-02-10 micro LED module and method for fabricating the same
PCT/KR2017/007812 WO2018117361A1 (en) 2016-12-23 2017-07-20 Micro led module and manufacturing method therefor
CN201780079503.4A CN110100309A (en) 2016-12-23 2017-07-20 Miniature LED module and its manufacturing method
EP17883279.6A EP3561870A4 (en) 2016-12-23 2017-07-20 Micro led module and manufacturing method therefor
JP2017145248A JP6374062B2 (en) 2016-12-23 2017-07-27 Micro LED module and manufacturing method thereof
US15/814,157 US10410998B2 (en) 2016-12-23 2017-11-15 Micro-LED module and method for fabricating the same
JP2018134883A JP6636098B2 (en) 2016-12-23 2018-07-18 Micro LED module and manufacturing method thereof
US16/524,790 US11069664B2 (en) 2016-12-23 2019-07-29 Micro-LED module and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170018842A KR102657114B1 (en) 2017-02-10 2017-02-10 micro LED module and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20180092731A true KR20180092731A (en) 2018-08-20
KR102657114B1 KR102657114B1 (en) 2024-04-15

Family

ID=63443157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170018842A KR102657114B1 (en) 2016-12-23 2017-02-10 micro LED module and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR102657114B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020246855A1 (en) * 2019-06-05 2020-12-10 한양대학교 에리카산학협력단 Method for transferring micro led

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232129A (en) * 1999-02-10 2000-08-22 Sony Corp Semiconductor mounting device, its manufacture and electronic unit
JP2001298046A (en) * 2000-04-14 2001-10-26 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board, and electronic apparatus
US6455878B1 (en) * 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
KR100470904B1 (en) 2002-07-20 2005-03-10 주식회사 비첼 High brightness nitride micro size light emitting diode and method of manufacturing the same
JP2010251807A (en) * 2010-08-09 2010-11-04 Toshiba Corp Light-emitting device
KR101150861B1 (en) 2010-08-16 2012-06-13 한국광기술원 Light emitting diode having multi-cell structure and its manufacturing method
US20150340346A1 (en) * 2014-05-24 2015-11-26 Chen-Fu Chu Structure of a semiconductor array

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232129A (en) * 1999-02-10 2000-08-22 Sony Corp Semiconductor mounting device, its manufacture and electronic unit
JP2001298046A (en) * 2000-04-14 2001-10-26 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board, and electronic apparatus
US6455878B1 (en) * 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
KR100470904B1 (en) 2002-07-20 2005-03-10 주식회사 비첼 High brightness nitride micro size light emitting diode and method of manufacturing the same
JP2010251807A (en) * 2010-08-09 2010-11-04 Toshiba Corp Light-emitting device
KR101150861B1 (en) 2010-08-16 2012-06-13 한국광기술원 Light emitting diode having multi-cell structure and its manufacturing method
US20150340346A1 (en) * 2014-05-24 2015-11-26 Chen-Fu Chu Structure of a semiconductor array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020246855A1 (en) * 2019-06-05 2020-12-10 한양대학교 에리카산학협력단 Method for transferring micro led

Also Published As

Publication number Publication date
KR102657114B1 (en) 2024-04-15

Similar Documents

Publication Publication Date Title
JP6374062B2 (en) Micro LED module and manufacturing method thereof
JP6366799B1 (en) Micro LED module and manufacturing method thereof
US8319246B2 (en) Semiconductor device and method for manufacturing same
US7867793B2 (en) Substrate removal during LED formation
US9585254B2 (en) Electronic device
TW201143044A (en) Wafer level compliant packages for rear-face illuminated solid state image sensors
KR20190060525A (en) method for making high efficiency micro LED module
WO2010058503A1 (en) Semiconductor device and method of manufacturing same
KR20180103624A (en) micro LED module and method for making the same
US7868336B2 (en) Semiconductor device and method of manufacturing the same
KR20180092731A (en) micro LED module and method for fabricating the same
KR20180092719A (en) micro LED module and method for fabricating the same
KR20180075856A (en) micro LED module and its fabricating method
KR102657122B1 (en) flip boding method of micro LED
KR20120031423A (en) Semiconductor device and method of manufacturing the same
KR100832895B1 (en) Chip on glass and manufacturing method thereof and camera module having the same
JP5013681B2 (en) Semiconductor packaging body, semiconductor packaging body semi-finished product, and manufacturing method thereof
JP2019102599A (en) Semiconductor device manufacturing method
JP2019140343A (en) Semiconductor device and manufacturing method of the same
JP2011151104A (en) Method for manufacturing semiconductor device and intermediate structure of the semiconductor device
JP2016139729A (en) Electronic device and method of manufacturing electronic device
JP2021022591A (en) Method for manufacturing semiconductor device and semiconductor device
JP2005116879A (en) Semiconductor device and its manufacturing method
JP2009253171A (en) Electronic component mounting substrate, and method for manufacturing thereof
JP2008187152A (en) Circuit device and manufacturing method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant