KR20180087658A - 실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법 - Google Patents

실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법 Download PDF

Info

Publication number
KR20180087658A
KR20180087658A KR1020170011957A KR20170011957A KR20180087658A KR 20180087658 A KR20180087658 A KR 20180087658A KR 1020170011957 A KR1020170011957 A KR 1020170011957A KR 20170011957 A KR20170011957 A KR 20170011957A KR 20180087658 A KR20180087658 A KR 20180087658A
Authority
KR
South Korea
Prior art keywords
silicon wafer
fine pattern
etching
oxide film
forming
Prior art date
Application number
KR1020170011957A
Other languages
English (en)
Inventor
박상준
Original Assignee
주식회사 에스제이컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스제이컴퍼니 filed Critical 주식회사 에스제이컴퍼니
Priority to KR1020170011957A priority Critical patent/KR20180087658A/ko
Publication of KR20180087658A publication Critical patent/KR20180087658A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 바이오 칩의 바이오 채널을 형성하기 위해 이용되는 몰드 실리콘 웨이퍼 상에 바이오 채널 패턴에 대응하는 미세 패턴을 형성하는 방법에 관한 것이다. 본 발명에 따르면, 실리콘 웨이퍼를 준비하는 단계; 준비된 실리콘 웨이퍼를 건식 식각하여 경사진 프로파일을 갖는 미세 패턴을 형성하는 단계; 경사진 프로파일을 가진 미세 패턴을 포함하는 실리콘 웨이퍼에 실리콘 산화막을 형성하는 단계; 실리콘 산화막이 형성된 실리콘 웨이퍼에서 습식 식각을 이용하여 실리콘 산화막 및 경사진 프로파일을 가진 미세 패턴의 에지부를 제거하는 단계;를 포함하는 것을 특징으로 하는 실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법이 제공된다.

Description

실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법{METHOD FOR FORMING FINE PATTERNS ON SILICON WAFER}
본 발명은 실리콘 웨이퍼의 가공 방법에 관한 것으로 보다 구체적으로는 바이오 채널 등을 형성하는데 이용되는 몰드 실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법에 관한 것이다.
바이오칩은 단백질, DNA, 바이오색소, 세포 등의 생체물질을 칩 상에 고집적으로 배열하여 구성된 바이오 디바이스로서 생물학 및 생화학적 연구, 약물의 개발 및 테스트 등 다양한 연구에서 이용되고 있다. 이러한 바이오칩은 일반적인 동물실험용 또는 배양용의 접시 또는 판(petri dish, well plate)에서는 볼 수 없는 물질 및 세포의 동적 거동 및 영향을 볼 수 있게 하며, 미량의 세포 및 약물로도 실험이 가능하여 다량의 실험을 경제적으로 할 수 있는 등 다양한 장점을 가지고 있다.
이와 같은 바이오칩은 미세한 바이오 패턴을 포함하는데, 이런 바이오 패턴은 바이오 패턴에 대응하는 미세한 패턴을 가진 평판을 포함하는 몰드에 액상의 고분자 용액을 채운 후 이를 고화하여 평판 및 평판 상의 패턴이 전사하여 형성된다. 통상적으로 몰드 패턴은 실리콘 웨이퍼에 식각공정으로 패턴을 생성하여 사용하는 것이 일반적이다.
실리콘 웨이퍼의 식각공정으로서 습식 식각(wet etching) 및 건식 식각(dry etching)이 알려져 있다. 습식 식각의 경우 값이 저렴하고 동시적인 식각이 가능하기 때문에 생산성이 높다는 이점이 있지만 상대적으로 정밀한 패턴 형성이 곤란하며, 따라서 바이오 패턴과 같은 미세 패턴을 형성하기 위해는 습식 식각에 비해 비용이 비싸지만 정밀도가 좋은 건식 식각이 이용되고 있다.
건식 식각(dry etching)은 미세가공에서, 습식 식각과 다르게 기체 플라즈마나 활성화된 기체에 의한 반응을 이용하여 식각을 수행하는데, 스퍼터링을 이용한 스퍼터 식각, 반응성 이온 식각(reactive ion etching, RIE), 증기상 식각(vapor phase etching), ICP(inductively coupled plasma) 식각 등이 알려져 있다. 증기상 식각의 경우 플루오린화 수소(HF)와 이플루오린화 제논(XeF2)이 주로 이용된다.
도 1은 통상적으로 이용되는 건식 식각 공정의 일례를 나타낸 도면이다. 도 1의 (a)에 도시한 바와 같이, 먼저 실리콘 웨이퍼에 포토레지스트(120)를 전면에 스핀 코팅 등의 방법으로 도포하고, 이후 포토레지스트(120)를 선택적으로 패터닝하여 실리콘 웨이퍼 상에 포토레지스트 패턴(120a)을 형성한다.
이어서 실리콘 웨이퍼 상에 형성된 포토레지스트 패턴(120a)을 마스크로서 이용하여 실리콘 웨이퍼를 드라이 에칭 챔버 내에 투입하고 챔버 내에서 건식 식각 공정을 통해 실리콘 웨이퍼에 미세 패턴(130)이 선택적으로 식각된다.
이후 포토레지스트 패턴(120a)을 적당한 제거 공정을 통해 제거하고 나면 도 1의 (d)에 도시된 바와 같이 실리콘 웨이퍼(110) 상에는 미세 패턴(130)이 형성된 몰드 실리콘 웨이퍼가 형성된다.
바이오 채널을 가진 바이오 칩을 형성하는 경우 고분자 물질을 포함한 용액을 상기 몰드 실리콘 웨이퍼(110a)에 체운 후 경화시키고 경화된 고분바 물질층을 몰드로부터 떼어 냄으로써 형성된다.
그러나 이와 같이 형성된 몰드 실리콘 웨이퍼(110)는 도 1의 (d)에 도시한 바와 같이 입구측보다 좁은 보잉 현상(bowing effect)과 함께, 실리콘 웨이퍼가 드라이 에칭 챔버의 하단으로부터 플라즈마 소스가 위치된 챔버의 상측에 위치으로 단계적으로 이동함에 따라 측벽에 발생되는 스캘롭 현상(Scallop effect)이 나타나게 된다. 이와 같이 보잉과 스캘럽인한 프로파일을 가진 몰드 실리콘 웨이퍼(110)를 이용하여 바이오 채널로 이용되는 미세 채널을 형성한 경우, 도 2에 도시한 바와 같이, 몰드 실리콘 웨이퍼(110)의 보잉과 스캘럽 측면으로 인해 미세 패턴이 형성된 고분자 물질 레이어(210)을 몰드 실리콘 웨이퍼(110)로부터 분리할 때 미세 패턴이 훼손되는 문제점이 발생하게 된다.
본 발명은 전술한 바와 같이 미세패턴이 형성된 고분자 물질 레이어을 분리할 때 몰드 실리콘 웨이퍼에 생성된 보잉과 스캘럽으로 인한 프로파일(이하 돌출 융기를 가진 프로파일 이라고 함)로 인해 발생되는 문제점을 해결하는 것을 목적으로 한다.
전술한 목적을 달성하기 위해, 본 발명에 따르면 실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법이 제공된다. 이 방법은,
실리콘 웨이퍼를 준비하는 단계;
준비된 실리콘 웨이퍼를 건식 식각하여 실리콘 웨이퍼 상에 미세 패턴을 형성하는 단계 - 여기서 미세 패턴에는 보잉 효과 및 스캘럽 효과에 의한 돌출 융기들이 형성되어 있음 - ;
미세 패턴을 포함하는 실리콘 웨이퍼에 실리콘 산화막을 형성하는 단계;
실리콘 산화막이 형성된 실리콘 웨이퍼 상에서 습식 식각을 이용하여 실리콘 산화막 및 미세 패턴의 돌출 융기를 제거하는 단계;를 포함한다.
전술한 양태에서 건식 식각은, 스퍼터링을 이용한 스퍼터 식각, 반응성 이온 식각(reactive ion etching, RIE), 증기상 식각(vapor phase etching), 플라즈마 식각 및 ICP(inductively coupled plasma) 식각 중 선택될 수 있다.
또한 전술한 양태에서 실리콘 산화막을 형성하기 전 경사진 프로파일을 갖는 실리콘 웨이퍼를 세척하여 실리콘 웨이퍼의 표면으로부터 오염물질 등을 제거하는 단계를 더 포함한다.
실리콘 산화막은 800~1200℃의 고온에서 산소나 수증기를 실리콘 웨이퍼 표면과 화학반응시켜 성장시킬 수 있으며, 다른 공지된 방법을 이용하여 성장될 수도 있다.
습식 식각에 이용되는 식각 용액은 HF와 NH4F의 혼합액 또는 H2O와 HF의 혼합액 중 하나인 것이 바람직하고, 상기 식각 용액은, P, As, CH3COOH 또는 HNO3 어느 하나 이상을 더 포함할 수도 있다.
전술한 본 발명에 따르면 실리콘 웨이퍼의 드라이 에칭 공정에서 발생되는 미세 패턴의 경사 프로파일을 완화시켜 최종적으로 바이오 채널로 이용되는 미세 패턴의 품질을 향상시키는 것을 목적으로 한다.
도 1은 종래 기술에 따른 실리콘 웨이퍼 상에 미세 패턴을 형성하는 단계를 나타낸 도면.
도 2는 종래 기술에 따라 형성된 미세 패턴에 고분자 물질을 충진한 상태를 나타낸 도면.
도 3은 종래와 같은 미세 패턴이 형성된 실리콘 웨이퍼 상에 실리콘 산화막을 성장시킨 것을 나타낸 도면.
도 4는 본 발명에 따라 실리콘 웨이퍼 상에 형성된 돌출 융기들이 산화막의 제거와 함께 완화된 것을 나타낸 도면.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시예를 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이다.
본 명세서에서 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 그리고 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예들에서, 잘 알려진 구성 요소, 잘 알려진 동작 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 그리고, 본 명세서에서 사용된(언급된) 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, '포함(또는, 구비)한다'로 언급된 구성 요소 및 동작은 하나 이상의 다른 구성요소 및 동작의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하 첨부된 도면을 참조하여 본 발명에 따른 실리콘 웨이퍼의 가공 방법에 대해 설명한다.
본 발명에 따른 실리콘 웨이퍼의 가공 방법은 크게
1. 도 1을 참조하여 전술하여 설명한 바와 같이, 건식 식각을 이용하여 몰드 실리콘 웨이퍼 상에, 도 2에 도시한 바와 같이 돌출 융기를 가진 프로파일을 갖는 미세 패턴을 형성하는 단계;
2. 돌출 융기를 가진 프로파일의 미세 패턴에 실리콘 옥사이드를 성장시키는 단계; 및
3. 성장된 옥사이드를 세정함으로서 미세패턴의 경사를 완화시키는 단계를 포함한다.
1. 실리콘 웨이퍼 상에 건식 식각을 이용하여 미세 패턴의 형성하는 단계
실리콘 웨이퍼 상에 미세 패턴을 형성하기 위해 공지되어 있는 건식 식각 공정을 이용한다. 이와 같은 건식 식각 공정은, 진공 상태의 RF 플라즈마 반응관 내부의 전극에 실리콘 웨이퍼를 투입하는 웨이퍼 투입 단계; RF 플라즈마 반응관 내부에 불화유황(SF6)과 산소(O2) 가스를 주입하는 가스 주입 단계; 가스가 주입된 RF 플라즈마 반응관 내부에 RF 전력을 인가하여 플라즈마를 발생시키는 플라즈마 발생 단계; 투입되는 불화유황(SF6)과 산소(O2)가스의 유량을 조절하기 위한 가스 분압 조정 단계; 플라즈마 반응관 내부에 인가되는 RF 전력을 조정함으로서 조정된 플라즈마를 통하여 실리콘 웨이퍼에 미세 패턴이 형성되도록 실리콘 웨이퍼 표면을 식각하는 식각 단계; 및 미세 패턴이 형성된 실리콘 웨이퍼 상에서 포토레지스터 층을 제거하는 제거 단계를 포함한다.
통상적으로 건식 식각 공정에서, 실리콘 웨이퍼를 RF 플라즈마 반응관 내부의 전극에 삽입한 후, RF 플라즈마 반응관 내부를 진공인 상태로 형성하고, 질량유량계 등을 사용하여 전용의 배관 라인을 통하여 RF 플라즈마 반응관 내부로 불화유황(SF6) 및 산소(O2) 가스를 주입한다, 가스를 주입하고 나서 케이블 등을 통해 RF전력발생장치에서 발생된 RF전력을 인가하면 RF 플라즈마 반응관 내부에서는 고밀도 플라즈마가 발생된다.
이후 RF 플라즈마 반응관 내부의 발생된 고밀도 플라즈마를 최적의 조건으로 조정하여 RF 플라즈마 반응관 내부로 인입된 실리콘 웨이퍼의 표면이 최대한 직사각형 형상을 갖도록 건식 식각하게 된다.
이때 RF 플라즈마 반응관 내부로 투입되는 불화유황(SF6) 가스와 산소(O2)가스의 유량은 적당한 분압을 가지도록 조절되고 RF 플라즈마 반응관 내부에 인가되는 RF 전력 역시 형성하고자 미세 패턴의 종별에 따라 상이하게 조절될 수 있다.
RF 플라즈마 반응관 내에서 불화유황(SF6)과 산소(O2)가스를 사용하여 생성된 플라즈마 활성종은 SFx*, F*, O* 등이며, 이때 불화유황 가스로부터 생성된 활성종들은 RF 플라즈마 반응관의 전극에 인입된 실리콘 웨이퍼 표면과 반응하여 사불화규소(SiF4) 기체를 발생시키는 등방성 식각을 유도하여 실리콘 웨이퍼 표면을 식각하게 된다.
이와 같은 건식 식각 공정에 의해 도 1의 (d)에 도시한 바와 같은 돌출 융기를 가진 몰드 실리콘 웨이퍼(110a)가 얻어진다.
2. 돌출 융기를 가진 프로파일의 미세 패턴에 옥사이드를 성장시키는 단계
도 3에 도시된 바와 같이, 몰드 실리콘 웨이퍼(110)의 돌출 융기를 가진 프로파일의 경사를 완화시키기 위해, 몰드 실리콘 웨이퍼(110) 상에서 옥사이드 성장 처리가 수행된다. 도 3은 본 발명에 따른 실리콘 웨이퍼 가공 공정에서 돌출 융기를 가진 미세 패턴에 옥사이드 층(140a)를 성장시키는 단계를 나타낸 도면이다.
(1) 예비세척
산화막(140a)을 성장시키기 이전에 몰드 실리콘 웨이퍼의 표면이 오염되지 않아야 한다. 표면 오염은 산화막의 성장을 방해할 뿐만 아니라 결정결함 및 소자의 특성을 불안정하게 한다.
몰드 실리콘 웨이퍼는 먼지나 이물질의 파편가루(particles), 기름(oils)등과 같은 유기물질과 무기물질 등에 의해서 오염될 수 있다. 먼지나 이물질에 의한 파편가루 등은 황산이나 기계적 문지름(scrubbeR)에 의해 제거될 수 있다. 유기물질은 솔벤트(solvent), 황산, 과산화수소(H2O2) 등으로 무기물질은 염산(HCL), 과산화수소로서 제거된다. 세척과정 중에 생긴 100Å~200Å 정도의 얇은 산화막은 10:1 불화수소(HF)로서 제거된다. 그리고 탈이온수(DI water)도 세척후 건조과정에서 물방울 자국이 웨이퍼표면에 남지 않도록 주의하여야 한다.
(2) 산화막성장 공정
실리콘산화막 형성은 여러가지 방법으로 행해진다. 특히 대기압에서 개방상태의 석영관(open tube)으로 하거나 기압을 상승시켜 닫힌 상태의 석영관(closed tube)으로 하는 방법이 알려져 있으며, 800~1200℃의 고온에서 산소나 수증기를 실리콘 웨이퍼표면과 화학반응시켜 얇고 균일한 실리콘산화막(SiO2)을 형성할 수도 있다.
실리콘산화막 성장은 전기로에서 크게 3가지 단계로 분류된다. 첫째, 웨이퍼를 석영관으로 투입하는 단계, 둘째, 산화막 성장 단계, 셋째, 웨이퍼를 석영관으로부터 취출하는 단계이다. 첫째와 셋째 단계는 주로 N2분위기와 소량의 O2분위기에서 행하며, 산화막의 두께조절은 둘째과정에서 이루어진다. 또한 산화막의 균일도를 향상시키기 위해 공정 웨이퍼는 가스주입방향에 대해 수직으로 놓는 것이 바람직하다.
3. 성장된 산화막을 제거하여 미세패턴의 돌출 융기를 완화시키는 단계
도 3에 도시한 바와 같이 산화막이 성장된 실리콘 웨이퍼(110) 상에서 산화막을 제거하는 공정이 수행된다. 산화막 제거 공정에서 HF와 NH4F의 혼합액 또는 H2O와 HF의 혼합액을 이용한 습식 식각을 통해 이루어진다.
성장된 산화막은 제거하기 위해 상온에서 전술한 바와 같은 식각 용액 내에 일정 시간 동안 침지시켜 실리콘산화막을 제거한다. 이때 식각 속도를 조절하기 위해 인(P) 또는 비소(As)와 같은 불순물이 상기 식각 용액 내에 투입될 수도 있다.
또한 식각 용액을 사용하지 않고 산화막이 형성된 실리콘 웨이퍼(110)을 증기상의 HF 용액에 노출시킴으로써 실리콘 산화막을 제거할 수도 있다.
이와 같은 습식 식각에 의한 산화막의 제거는 부수적으로 실리콘 웨이퍼의 마모를 동반하게 된다. 이와 같은 실리콘 웨이퍼의 마모는 도 4의 (a)에 나타낸 도시한 바와 같이 실리콘 웨이퍼 상의 미세패턴 중 특히 보잉에 의한 상부 에지부분과 스캘럽에 의한 측면의 에지 부분에서 마모가 다른 부분에 비해 쉽게 발생된다.
또한 필요에 따라서 상기 식각 용액에는 실리콘의 식각성능을 향상시키기 위해 CH3COOH 또는 HNO3와 같은 성분을 더 포함할 수도 있다.
따라서 도 4의 (a)에 도시한 바와 같이, 실리콘 산화막(140a)이 제거된 몰드 실리콘 웨이퍼(110a) 상의 돌출 융기들이 완화되고, 도 4의(b)와 같이 미세패턴이 형성된 몰드 실리콘 웨이퍼(110a)에 고분자 물질(210)을 충진시켜 경화한 후 고분자 물질 레이어(210)를 몰드 실리콘 웨이퍼(110a)로부터 분리시키더라도 고분자 물질 레이어에서 바이오 채널로 동작하는 미세패턴들이 온전하게 유지될 수 있게 된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 갖는 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 게시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아닌 설명을 위한 것이고, 이런 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
따라서 본 발명의 보호 범위는 전술한 실시예에 의해 제한되기 보다는 아래의 청구범위에 의하여 해석되어야하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110: 실리콘 웨이퍼
120: 포토레지스트 레이어
120a: 포토레지스트 패턴
130: 미세 패턴
140a: 실리콘산화막
210: 고분자 물질층

Claims (6)

  1. 실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법에 있어서,
    실리콘 웨이퍼를 준비하는 단계;
    준비된 실리콘 웨이퍼를 건식 식각하여 실리콘 웨이퍼 상에 미세 패턴을 형성하는 단계 - 여기서 미세 패턴에는 보잉 효과 및 스캘럽 효과에 의한 돌출 융기들이 형성되어 있음 - ;
    미세 패턴을 포함하는 실리콘 웨이퍼에 실리콘 산화막을 형성하는 단계;
    실리콘 산화막이 형성된 실리콘 웨이퍼 상에서 습식 식각을 이용하여 실리콘 산화막 및 미세 패턴의 돌출 융기를 제거하는 단계;
    를 포함하는 것을 특징으로 하는 실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법.
  2. 상기 건식 식각은,
    스퍼터링을 이용한 스퍼터 식각, 반응성 이온 식각(reactive ion etching, RIE), 증기상 식각(vapor phase etching), 플라즈마 식각 및 ICP(inductively coupled plasma) 식각 중 선택된 어느 하나인 것을 특징으로 하는
    실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법.
  3. 제1항에 있어서,
    상기 실리콘 산화막을 형성하기 미세 패턴이 형성된 실리콘 웨이퍼를 세척하는 단계를 더 포함하는
    실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법.
  4. 제3항에 있어서,
    상기 실리콘 산화막은 800~1200℃의 고온에서 산소나 수증기를 실리콘 웨이퍼 표면과 화학반응시켜 성장되는 것을 특징으로 하는
    실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법.
  5. 제1항에 있어서,
    상기 습식 식각에 이용되는 식각 용액은 HF와 NH4F의 혼합액 또는 H2O와 HF의 혼합액 중 하나인 것을 특징으로 하는
    실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법.
  6. 제5항에 있어서,
    상기 식각 용액은,
    P, As, CH3COOH 또는 HNO3 어느 하나 이상을 더 포함하는 것을 특징으로 하는 실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법.
KR1020170011957A 2017-01-25 2017-01-25 실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법 KR20180087658A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170011957A KR20180087658A (ko) 2017-01-25 2017-01-25 실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170011957A KR20180087658A (ko) 2017-01-25 2017-01-25 실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법

Publications (1)

Publication Number Publication Date
KR20180087658A true KR20180087658A (ko) 2018-08-02

Family

ID=63251558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170011957A KR20180087658A (ko) 2017-01-25 2017-01-25 실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법

Country Status (1)

Country Link
KR (1) KR20180087658A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102097218B1 (ko) 2018-11-16 2020-04-03 한국세라믹기술원 하이브리드 금속 닷 패턴의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102097218B1 (ko) 2018-11-16 2020-04-03 한국세라믹기술원 하이브리드 금속 닷 패턴의 제조방법

Similar Documents

Publication Publication Date Title
US7736998B2 (en) Silicon-on insulator substrate and method for manufacturing the same
JP5524453B2 (ja) シリコンウェーハのエッチング方法及びエッチング装置
JP2012521075A (ja) 基板処理装置および基板処理方法
JPH11350169A (ja) ウエットエッチング装置およびウエットエッチングの方法
US20080280099A1 (en) Silicon Substrates with Thermal Oxide Windows for Transmission Electron Microscopy
KR20180099857A (ko) 미량 금속 분석을 위한 반도체 웨이퍼의 기상 에칭을 위한 방법
KR102677642B1 (ko) 가스 공급관의 클리닝 방법 및 처리 시스템
US10818511B1 (en) Plane polishing method of silicon wafer and processing method of silicon wafer
KR20180087658A (ko) 실리콘 웨이퍼 상에 미세 패턴을 형성하는 방법
US8906808B2 (en) Etching method
US20080096393A1 (en) Apparatus and method of etching a semiconductor substrate
KR19980018805A (ko) 실리콘 기판의 건식 에칭 방법 (Method for dry-etching of silicon substrate)
CN110211870A (zh) 晶圆减薄方法
CN116092922B (zh) 碳化硅晶圆沟槽刻蚀方法
US6440638B2 (en) Method and apparatus for resist planarization
CN107359113B (zh) 一种使用RIE设备刻蚀InP材料的方法及刻蚀InP材料
KR100363755B1 (ko) 기판 처리 방법
KR20150010779A (ko) 퇴적물 제거 방법 및 가스 처리 장치
US20110226725A1 (en) Pattern forming method
KR101595461B1 (ko) 임프린트용 몰드의 제조 방법 및 그 임프린트용 몰드를 이용한 액정 표시 패널의 제조 방법
KR20100131703A (ko) 저진공 축전 결합형 플라즈마를 이용한 건식 식각 공정
US8038893B2 (en) Method for producing semiconductor optical device
KR101546290B1 (ko) 반도체 소자의 식각공정
CN110668393A (zh) 基片的刻蚀方法
US9048011B2 (en) Method of obtaining patters in an antireflective layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application