KR20180087595A - 다결정 실리콘 박막 형성 방법 - Google Patents

다결정 실리콘 박막 형성 방법 Download PDF

Info

Publication number
KR20180087595A
KR20180087595A KR1020170011764A KR20170011764A KR20180087595A KR 20180087595 A KR20180087595 A KR 20180087595A KR 1020170011764 A KR1020170011764 A KR 1020170011764A KR 20170011764 A KR20170011764 A KR 20170011764A KR 20180087595 A KR20180087595 A KR 20180087595A
Authority
KR
South Korea
Prior art keywords
thin film
oxide layer
polycrystalline silicon
metal layer
silicon oxide
Prior art date
Application number
KR1020170011764A
Other languages
English (en)
Other versions
KR101919086B1 (ko
Inventor
윤종환
Original Assignee
강원대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강원대학교산학협력단 filed Critical 강원대학교산학협력단
Priority to KR1020170011764A priority Critical patent/KR101919086B1/ko
Priority to PCT/KR2017/002623 priority patent/WO2018139704A1/ko
Publication of KR20180087595A publication Critical patent/KR20180087595A/ko
Application granted granted Critical
Publication of KR101919086B1 publication Critical patent/KR101919086B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 다결정 실리콘 박막을 형성하기 위한 촉매로 작용하는 금속을 기판 상에 증착하는 금속층 증착단계; 상기 금속층 증착단계에서 증착된 금속층 상에 산화실리콘층을 증착하는 산화실리콘층 증착단계; 및 상기 금속층 증착단계 및 상기 산화실리콘층 증착단계를 통해 상기 금속층 및 산화실리콘층이 증착된 기판 상에 다결정 실리콘 박막층이 형성되도록 열처리하는 어닐링 단계;를 포함하는 다결정 실리콘 박막 형성 방법을 제공한다.

Description

다결정 실리콘 박막 형성 방법 {METHOD FOR FORMING POLYCRYSTALLINE SILICON FILMS}
본 발명은 다결정 실리콘 박막 형성 방법에 관한 것이다.
실리콘은 원료 자체의 경제적 이점과 기존 소자와의 집적이 용이한 장점을 가지고 있어 전자소자에서는 반도체 소자로 널리 응용되고 있으며, 특히, 다결정 실리콘 박막은 금속과의 접촉저항 및 열전자적(thermoelectric)광전적(photoelectronic) 성질의 특성과 높은 변환효율을 가지기에 태양전지나 트랜지스터 등의 소자 제조에 그 응용 가능성이 대두되고 있다.
그렇기에, 다결정 실리콘 박막을 제조하기 위한 다양한 연구가 수행되고 있으며, 이러한 연구의 일환으로 대한민국 등록특허공보 제10-1011806호(출원일 : 2009. 04. 30, 공고일 : 2011. 01. 24, 이하 ‘선행기술’이라 칭함)에서 비정질 실리콘을 이용하여 다결정 실리콘 박막을 형성하는 기술을 제시한 바 있다.
여기서, 선행기술은 금속유도결정화법(MIC, Metal Induced Crystallization)을 이용하여 비정질 실리콘에 금속 촉매 즉, 금속층을 코팅한 후 열처리하여 비정질 실리콘의 결정화를 유도하고 있다.
이때, 금속유도결정화법(MIC)의 일 예로, 알루미늄(Aluminum; Al)으로 이루어진 금속층과 비정질 실리콘층 간의 층교환을 통해 다결정 실리콘 박막을 형성하는 방법이 있다.
여기서, 알루미늄층과 비정질 실리콘층 사이 계면에는 알루미늄층과 비정질 실리콘층 간의 층교환을 위해 SiO2 또는 Al2O3 중 하나로 형성될 수 있는 산화물층이 필수적으로 요구된다.
이 경우, 다결정 실리콘 박막을 형성하기 위하여 기판 상에 증착된 알루미늄층과 비정질 실리콘층으로 이루어진 이중층을 Al-Si 합금 계 공융온도(~557℃) 이하의 온도에서 어닐링(Annealing)하며, 이때, 비정질 실리콘층으로부터 분리된 Si 원자는 알루미늄층과 비정질 실리콘층 사이 계면에 위치한 상기 산화물층을 가로질러 알루미늄층으로 확산된 후, Al 층 내에서 Si 결정핵생성(nucleation)이 이루어진다.
그러나, 이 공정의 문제점은 알루미늄층 상에 형성되는 산화물층 즉, 산화알루미늄층 형성 제어의 어려움과 비정질 실리콘층을 제조하는데 고비용이 수반되는 것이다.
또한, 산화물층이 포함되지 않을 경우, 비정질 실리콘층과 금속층 간의 층교환이 이루어지지 않아 비정질 실리콘의 결정화가 원활하게 이루어지지 않는다.
그렇기에, 선행기술을 포함한 종래기술은 다결정 실리콘 박막을 형성하는데 있어서 금속층과 비정질 실리콘층 간의 층교환이 이루어지기 위하여 기판 상에 금속층 및 비정질 실리콘층을 증착하는 단계와 별도로 산화물층을 형성하는 단계가 반드시 포함되어야 하였다.
본 발명은 상술한 문제점을 해결하기 위한 것으로 비정질 실리콘을 대체하여 형성 과정이 단순화된 다결정 실리콘 박막의 형성 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위하여 본 발명의 일 실시예에 다결정 실리콘 박막 형성 방법은 다결정 실리콘 박막을 형성하기 위한 촉매로 작용하는 금속을 기판 상에 증착하는 금속층 증착단계; 상기 금속층 증착단계에서 증착된 금속층 상에 산화실리콘층을 증착하는 산화실리콘층 증착단계; 및 상기 금속층 증착단계 및 상기 산화실리콘층 증착단계를 통해 상기 금속층 및 산화실리콘층이 증착된 기판 상에 다결정 실리콘 박막층이 형성되도록 열처리하는 어닐링 단계;를 포함할 수 있다.
이때, 상기 금속층 증착단계에서, 상기 금속층은 알루미늄(Al)일 수 있다.
그리고, 상기 산화실리콘층 증착단계는, 플라즈마 화학기상증착(plasma enhanced chemical vapor deposition ;PECVD, 이하 ‘PECVD’라 칭함) 방법을 사용할 수 있다.
또한, 상기 산화실리콘층 증착단계는, 상기 금속층 증착단계에서 상기 금속층이 증착된 기판을 PECVD 반응기 내에 위치시키고, 상기 PECVD 반응기 내에 혼합가스를 공급하여 상기 금속층 상에 산화실리콘층을 증착하며,상기 혼합가스는 사일렌(SiH4) 및 아산화질소(N2O)를 포함할 수 있다.
그리고, 상기 산화실리콘층 증착단계에서 상기 산화실리콘층을 증착하는 동안 상기 금속층이 상기 혼합가스에 포함된 산소 원자에 의해 발생하는 산소 플라즈마에 노출되어 상기 금속층과 상기 산화실리콘층 사이 계면에 산화물층이 형성될 수 있다.
또한, 상기 산화실리콘층 증착단계에서, 상기 산화실리콘층은 SiOx인 Si 풍부 산화물(Si-rich oxide)이고, 여기서, 0<x<2일 수 있다.
그리고, 상기 어닐링 단계는, Al-Si 합금 계 공융온도 범위 이하의 온도에서 어닐링(Annealing)할 수 있다.
또한, 상기 어닐링 단계는, 500℃ 내지 600℃ 범위 내 온도에서 어닐링할 수 있다.
한편, 상술한 다결정 실리콘 박막 형성 방법으로 다결정 실리콘 박막이 형성된 기판을 제조할 수 있다.
이때, 다결정 실리콘 박막이 형성된 기판을 사용하여 태양전지를 제조할 수 있다.
또한, 다결정 실리콘 박막이 형성된 기판을 사용하여 트랜지스터를 제조할 수 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 플라즈마 화학 기상 증착(PECVD) 방법을 통해 산화실리콘층(SiOx)을 금속층 상부에 증착하는 과정에서 공급되는 혼합가스(SiH4+N2O)에 포함된 산소원자에 의해 발생되는 산소 플라즈마에 의해 금속층 상부에 산화물층이 자연스럽게 생성되며, 이는 산화실리콘층 증착단계에서 산화실리콘이 형성되는 동안 산화물층이 자연스럽게 생성되기에 다결정 실리콘 박막을 형성하는데 있어서 형성 과정이 간소화될 수 있으며, 혼합가스(SiH4+NO2)를 사용함으로 고가의 사일렌(SiH4) 가스의 사용량을 줄일 수 있으며, 독성의 사일렌 가스를 무독성의 아산화규소(N2O)로 혼합하여 사용함으로 사일렌 가스의 독성을 저감하는 장치가 필요가 없기 때문에 그 제조비용이 절감될 수 있는 효과가 있다.
아울러, 본 발명의 다결정 실리콘 박막 형성 방법으로 다결정 실리콘 박막이 형성된 기판을 이용하여 제조되는 태양전지나 트랜지스터의 제조비용 또한 절감할 수 있는 효과가 있다.
도1은 본 발명의 일 실시예에 따른 다결정 실리콘 박막 형성 방법을 도시한 흐름도이다.
도2는 본 발명의 일 실시예에 따른 다결정 실리콘 박막 형성 방법을 개략적으로 도시한 개략도이다.
도3은 본 발명의 일 실시예에 따른 다결정 실리콘 박막을 형성하기 위하여 금속층, 산화물층, 산화실리콘층이 증착된 기판을 개략적으로 도시한 개략도이다.
도4(a)는 550℃에서 5시간 동안 어닐링 한 후 EDX (energy dispersive x-ray spectroscopy) 측정을 위한 SiO1 .45(220nm)/Al (60nm)/글래스로 이루어진 샘플의 단면 TEM(transmission electron microscope) 이미지이다. 도시된 I, II, III, 및 IV는 층을 식별하기 위한 식별기호이다. 도4(b), 도4(c) 및 도4(d)는 각각 Si, O, Al 원자의 EDX(energy dispersive x-ray spectroscopy) 맵핑 분포를 나타낸 것이다. 도4(e)는 도4(a)에 도시된 라인을 따라 EDX 라인 스캐닝에 의해 결정된 Si, O, Al 원자의 위치 분포를 나타낸 것이다.
도5(a)는 550℃에서 5시간 동안 어닐링 한 후 SiO1 .45(220nm)/Al (60nm)/글래스로 이루어진 샘플의 광학 현미경 이미지(optical microscopic image)이다. 붉은 점과 표식들은 라만(Raman) 측정지점을 나타낸 것이다. 도5(b)는 도5(a)에 도시된 다른 지점들에서 측정된 라만스펙트럼(Raman spectra)을 나타낸 것이다.
도6은 550℃에서 5시간 동안 어닐링 한 후 SiO1 .45(220nm)/Al (60nm)/글래스로 이루어진 샘플의 XRD 스펙트럼(x-ray diffraction spectrum)을 나타낸 것이다.
본 발명의 바람직한 실시 예에 대하여 첨부된 도면을 참조하여 더 구체적으로 설명하되, 이미 주지되어진 기술적 부분에 대해서는 설명의 간결함을 위해 생략하거나 압축하기로 한다.
도1은 본 발명의 일 실시예에 따른 다결정 실리콘 박막 형성 방법을 도시한 흐름도이며, 도2는 본 발명의 일 실시예에 따른 다결정 실리콘 박막 형성 방법을 개략적으로 도시한 개략도이고, 도3은 본 발명의 일 실시예에 따른 다결정 실리콘 박막을 형성하기 위하여 금속층, 산화물층, 산화실리콘층이 증착된 기판을 개략적으로 도시한 개략도이다.
도1 내지 도3을 참조하면, 본 발명의 일 실시예에 따른 산화실리콘 박막을 이용한 다결정 실리콘 박막 형성 방법은 금속층 증착단계(S100), 산화실리콘층 증착단계(S200) 및 어닐링 단계(S300)를 포함할 수 있다.
금속층 증착단계(S100)는 기판(110) 상에 금속층(120)을 증착하는 단계이다.
이때, 금속층(120)은 다결정 실리콘 박막을 형성하기 위한 촉매로 작용할 수 있다.
그리고, 본 발명의 일 실시예에 따른 다결정 실리콘 박막 형성 방법에서 금속층(120)은 알루미늄(Aluminum; Al)으로 이루어질 수 있다.
또한, 금속층(120)의 증착은 실온에서 열 증착법(thermal vaperation method)을 통해 수행될 수 있으나 이에 한정되지 않는다.
그리고, 금속층(120)은 60nm 정도의 두께를 가질 수 있다.
또한, 기판(110)은 글래스기판이 사용될 수 있으며, 기판(110)으로 글래스기판이 사용되는 경우, 그 예로서 코닝(corning)사 No. 7059 글래스기판이 사용될 수 있다.
그리고, 금속층 증착단계(S100) 이전에 완충층 증착단계(미도시)가 선행될 수 있으나, 완충층(SiO2)은 유리(glass)와 같은 성분이므로 완충층 증착단계(미도시)는 생략할 수 있다.
산화실리콘층 증착단계(S200)는 상술한 금속층 형성단계(S100)에서 기판(110) 상에 증착된 금속층(120) 상에 산화실리콘층(140)을 증착하는 단계이다.
여기서, 산화실리콘층 증착단계(S200)는 PECVD 방법을 이용하여 형성될 수 있다.
먼저, 산화실리콘층 증착단계(S200)는 상술한 금속층 증착단계(S100)에서 금속층(110)이 코팅된 기판을 진공 형성이 가능한 PECVD 반응기 내에 위치시키고, PECVD 반응기 내에 혼합가스를 공급한다.
그리고, PECVD 반응기 내에서 플라즈마를 발생시키는 전극에 의해 혼합가스는 이온화되며, 이온화된 혼합가스는 PECVD 반응기 내에 위치한 금속층이 증착된 기판 상에 도달하여 산화실리콘층(140)을 증착한다.
이때, 산화실리콘층(140)은 220nm 정도의 두께를 가질 수 있다.
여기서, 혼합가스는 질소로 희석된 5 % 사일렌(SiH4) 및 아산화질소(N2O)로 이루어질 수 있으며, 두 가스의 혼합비율에 따라 x값이 상이한 SiOx(0<x<2) 즉,산화실리콘층(140)을 형성할 수 있다.
이때, 혼합가스는 고가의 사일렌(SiH4) 가스를 아산화질소(N2O)로 혼합하여 사용함으로써 소량의 사일렌(SiH4) 가스가 사용되어 다결정 실리콘 박막 형성의 제조 비용이 절감될 수 있다.
또한, 독성 물질인 사일렌(SiH4) 가스를 무독성인 아산화질소(N2O)로 혼합하여 사용함으로써, 사일렌(SiH4) 가스를 단독으로 사용할 경우에 필요하던 독성 저감 장치가 불필요하기에 다결정 실리콘 박막 형성의 제조 비용이 절감될 수 있다.
이때, 본 발명의 일 실시예에서는 x=1.45인, SiO1 .45에 한해서 설명이 이루어지나 이에 한정되지 않는다.
그리고, PECVD 방법을 수행하는 동안 기판(110)의 온도는 200 ℃ 내지 400 ℃로 유지될 수 있고, 바람직하게는 약 300℃ 일 수 있다.
또한, 산화실리콘층(140)은 잉여 Si를 포함하는 산화물 즉, SiOx (0<x<2)인 Si 풍부(rich) 산화물인 것이 바람직하다.
그리고, 이온화된 혼합가스가 산화실리콘 박막층(150)을 증착하는 동안 이와 동시에 PECVD 반응기 내에서 아산화질소(N2O)의 이온화로 발생한 플라즈마 상태의 산소이온은 기판 상에 증착된 금속층(120) 즉, 알루미늄(Al)과 반응할 수 있다.
여기서, Al-O, Si-O 간의 이온 결합 각각의 결합해리 에너지에 차이가 있어 상대적으로 결합에너지가 낮은 Al-O 이온 결합이 우선적으로 발생하며, 이에 알루미늄(Al)이 우선적으로 산화가 이루어지게 된다.
그렇기에, 알루미늄(Al) 즉, 금속층(120) 상부에는 산화알루미늄(Al2O3) 즉, 산화물층(130)이 형성된다.
이를 통해, 산화실리콘층(140)이 증착되는 동안 산화알루미늄이 형성되고, 산화알루미늄(Al2O3)의 상부에 산화실리콘층(140)이 형성될 수 있다.
이때, 기존 비정질실리콘을 이용하여 다결정 실리콘 박막층을 형성하는 경우, 산화물층 형성과정이 필연적으로 포함되어야 하였으나, 본 발명은 별도의 산화물층(130) 형성과정 없이 산화실리콘층 증착단계(S200)에서 금속층(120)과 산화실리콘 박막층(150) 사이 계면에 산화물층(130)이 형성될 수 있다.
즉, 본 발명의 일 실시예에 따른 다결정 실리콘 박막 형성방법은 하나의 단계, 산화실리콘층 증착단계(S200)에서 산화물층(130)과 산화실리콘층(140)을 형성하는 것이 가능하다.
어닐링 단계(S300)는 상술한 금속층 증착단계 및 산화실리콘층 증착단계를 통해 금속층(120), 산화실리콘층(140)이 증착된 기판(110) 상에 다결정 실리콘 박막층(220)을 형성하도록 열처리하는 단계이다.
여기서, 산화실리콘층(140), 금속층(120) 등이 증착된 기판(110)을 고순도 질소(99.999%)를 주변가스로 사용하는 석영관 반응기 내에 위치시키고, Al-Si 합금 계 공융온도(~577℃) 이하의 온도로 열처리 즉, 어닐링(Annealing)한다.
이때, 상술한 산화실리콘층 증착단계(S200)에서 산화실리콘층(140)이 증착되면서 형성된 산화물층(130) 즉, 산화알루미늄은 금속층(120)의 금속원자 즉, 알루미늄(Al)이 촉매로 작용하여 산화실리콘층(140)에 확산되는 확산 경로로 작용할 수 있으며, 산화물층(130)은 산화실리콘층(140)과 금속층(120) 간의 층교환에 기여할 수 있다.
그리고, 어닐링 단계(S300)에서 가열 속도는 일 예로 5℃/min 으로 일정하게 유지되었으며, 산화실리콘층(140), 금속층(120) 등이 증착된 기판(110)을 500℃ 내지 600℃ 범위 내 온도에서 열처리하였다.
이때, 상술한 범위보다 온도가 현저히 낮은 경우, 산화물층(130)을 통한 물질의 확산이 잘 이루어지지 않을 수 있으며, 이와 반대로 상술한 범위보다 온도가 높은 경우, 산화실리콘층(140), 금속층(120) 등이 증착된 기판(110)의 손상을 야기할 수 있다.
즉, 상술한 범위는 어닐링을 통해 형성되는 다결정 실리콘 박막층(220)의 결정성과 직결될 수 있으며, 본 발명의 일 실시예에서는 550℃에서 5시간동안 열처리한 경우, 형성되는 다결정 실리콘 박막층(220)의 결정성이 우수하였다.
그리고, 냉각 속도 또한 상술한 가열속도와 같게 5℃/min으로 유지될 수 있으며, 산화실리콘층(140), 금속층(120) 등이 증착된 기판(110)의 온도가 100℃ 미만인 경우 석영관 반응기 내에서 꺼내질 수 있다.
이때, 도2에 도시된 바와 같이, 기판 상에 산화실리콘층(140), 금속층(120) 등의 다수의 층이 증착된 기판(100)은 어닐링 단계(S300)를 거친 후 기판(210) 상에 다결정 실리콘 박막층(220)이 형성될 수 있다.
이때, 상술한 다결정 실리콘 박막 형성 방법으로 다결정 실리콘 박막이 형성된 기판(200)을 제조할 수 있으며, 이와 같이 다결정 실리콘 박막이 형성된 기판(200)을 사용하여 태양전지, 트랜지스터 등을 제조할 수 있다.
한편, 도4 내지 도6을 참조하여 상술한 다결정 실리콘 박막의 형성 방법에 의해 형성된 다결정 실리콘 박막의 특성에 대해 설명하고자 한다.
도4(a)는 550℃에서 5시간 동안 어닐링 한 후 EDX (energy dispersive x-ray spectroscopy) 측정을 위한 SiO1 .45(220nm)/Al (60nm)/글래스로 이루어진 샘플의 단면 TEM(transmission electron microscope) 이미지이다. 도시된 I, II, III, 및 IV는 층을 식별하기 위한 식별기호이다. 도4(b), 도4(c) 및 도4(d)는 각각 Si, O, Al 원자의 EDX(energy dispersive x-ray spectroscopy) 맵핑 분포를 나타낸 것이다. 도4(e)는 도4(a)에 도시된 라인을 따라 EDX 라인 스캐닝에 의해 결정된 Si, O, Al 원자의 위치 분포를 나타낸 것이다.
도4(a)는 어닐링 이후의 4층 구조를 명확하게 보여주며, 도시된 I, II, III, 및 IV는 층을 식별하기 위한 식별기호이다.
도4(b) 내지 도4(d)에 도시된 바와 같이, Si 원자의 경우, 전체영역에 분포하지만 II층에 더 많이 분포함을 보여주며, II층에는 O 원자가 거의 분포하지 않지만, II를 제외한 다른 층에는 O가 관찰되었다.
이는, 도4(e)에 도시된 결과에 의해 추가적으로 확인이 가능하다.
이때, II층의 Si 원자가 상술한 어닐링 단계(S300)에서 수행되는 열처리에 의해 유도되었음을 알 수 있으며, EDX 맵핑과 라인 스캐닝 결과 II층이 더 이상 금속층(120)이 아님을 보여준다.
여기서, Al 원자의 경우에는 주로 I층과 II층 사이 계면에 분포함을 보여주며, 이러한 결과는 Al원자가 Al층으로부터 Si상을 가진 II층으로 확산 이동하는 것에 기인한다.
참고로, 본 발명의 일 실시예에 따른 다결정 실리콘 박막 형성방법의 실험조건에서는 I층이 확인되지만, 어닐링 시간을 증가시키는 등 어닐링 조건을 변경함으로써, I층은 결정화되어 다결정 실리콘 박막을 형성할 수 있다.
도5(a)은 550℃에서 5시간 동안 어닐링 한 후 SiO1 .45(220nm)/Al (60nm)/글래스로 이루어진 샘플의 광학 현미경 이미지(optical microscopic image)이다. 붉은 점과 표식들은 라만(Raman) 측정지점을 나타낸 것이다. 도5(b)은 도5(a)에 도시된 다른 지점들에서 측정된 라만스펙트럼(Raman spectra)을 나타낸 것이다.
여기서, 도5(a)은 마이크로 라만 분광기(micro-Raman spectrometer)에 부착된 빌트인 광학 현미경을 사용하여 촬영하였으며, 도8(a)는 결정성 및 입자의 결정 방위에 따라 상이한 색상을 나타낸다.
또한, 도5(b)은 도5(a)에 a 내지 f로 표시된 각각 상이한 위치에서 측정한 것이며, 도5(b)에 도시된 바와 같이, 측정위치에 관계없이, 결정질 실리콘의 특성이라 할 수 있는 520cm- 1 부근에 피크가 있는 대칭형 스펙트럼이 확인되었다.
이는, 도4(a)에 도시된 II층이 전체 영역에서 완전히 결정화되었음을 의미한다.
도6은 550℃에서 5시간 동안 어닐링 한 후 SiO1 .45(220nm)/Al (60nm)/글래스로 이루어진 샘플의 XRD 스펙트럼(x-ray diffraction spectrum)을 나타낸 것이다.
상기 데이터에서 몇몇 특징적인 피크를 보여주며, 이때, 2θ = 28.4°의 회절 각에서 위치하는 가장 큰 피크와 2θ = 47.4°, 56.3°, 및 76.6°에서 작은 피크들이 관찰되고, 이는, 각각 실리콘 결정의 (111), (220), (311), (331) 면에서의 회절 피크 값과 일치함을 보인다.
또한, 상술한 데이터는 생성된 다결정 실리콘이 (111) 방향으로 우선적인 배향성을 가지는 것을 의미하며, 도7에 도시된 결과와도 일치함을 보인다.
이때, 2θ = 45.8° 및 67.1°에서 관찰된 추가 피크는 각각 γ-Al2O3 결정의 (400) 및 (440)면에 해당한다.
여기서, γ-Al2O3 상과 관련된 회절 피크가 나타난 것은 SiOx로 이루어진 산화실리콘층(140)과 알루미늄으로 이루이진 금속층(120)에서 알루미늄과 산소 사이의 반응에 의한 것이다.
이때, 다결정 실리콘 박막의 형성은 일반적으로 알루미늄 유도 층 교환(Al induced layer exchange; ALILE)에 의해 진행될 수 있으며, 본 발명의 일 실시예에 따른 다결정 실리콘 박막 형성 방법에서 산화실리콘층 증착단계(S200)에서 생성되는 산화물층(130) 즉, Al2O3는 산화실리콘층(140)과 금속층(120) 사이 계면에 생성되어 금속층(120)으로 확산되는 Si 원자의 확산 경로로 작용한다.
여기서, 상술한 구조의 열처리 즉, 어닐링 단계(S300)를 수행하는 경우, 금속층(120)의 Al 원자가 산화실리콘층(140)으로 확산되고, 산화실리콘층(140)의 Si-O 결합은 해리되어 새로운 Al2O3와 자유 Si 원자를 만들게 된다.
이때, Al 원자에 의해 생성된 Si 원자와 산화실리콘층(140)에 존재하는 기존의 과잉 Si 원자는 산화물층(130)을 가로질러 금속층(120)으로 확산되어 Si 결정핵을 생성하고, 후속적으로, 우선적인 (111) 배향을 가진 다결정 실리콘 입자들이 성장한다.
이 경우, (111) 방향으로 배향된 Si 원자를 유도하는 γ-Al2O3 층이 우선적으로 형성되어 산화실리콘층(140)과 다결정 실리콘 박막층(220) 사이의 계면에 위치한다.
이는, 도4에 나타난 데이터에 의해 뒷받침될 수 있으며, Al원자는 주로 도4(a)에서 산화실리콘층(130)에 해당하는 I층과 다결정 실리콘 박막층(220)에 해당하는 II층 사이 계면에 분포함을 확인할 수 있다.
결국, 본 발명은, 플라즈마 화학 기상 증착(PECVD) 방법을 통해 산화실리콘층(SiOx)을 금속층 상부에 증착하는 과정에서 공급되는 혼합가스(SiH4+N2O)에 포함된 산소원자에 의해 발생되는 산소 플라즈마에 의해 금속층 상부에 산화물층이 자연스럽게 생성되며, 이는 산화실리콘층 증착단계에서 산화실리콘이 형성되는 동안 산화물층이 자연스럽게 생성되기에 다결정 실리콘 박막을 형성하는데 있어서 형성 과정이 간소화될 수 있으며, 혼합가스(SiH4+NO2)를 사용함으로 고가의 사일렌(SiH4) 가스의 사용량을 줄일 수 있으며, 독성의 사일렌 가스를 무독성의 아산화규소(N2O)로 혼합하여 사용함으로 사일렌 가스의 독성을 저감하는 장치가 필요가 없기 때문에 그 제조비용이 절감될 수 있는 다결정 실리콘 박막 형성 방법을 제공할 수 있다.
위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시 예에 의해서 이루어졌지만, 상술한 실시 예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시 예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 균등개념으로 이해되어져야 할 것이다.
100 : 다수의 층이 증착된 기판
110 : 기판
120 : 금속층
130 : 산화물층
140 : 산화실리콘층
200 : 다결정 실리콘 박막이 형성된 기판
210 : 기판
220 : 다결정 실리콘 박막층

Claims (10)

  1. 다결정 실리콘 박막을 형성하기 위한 촉매로 작용하는 금속을 기판 상에 증착하는 금속층 증착단계;
    상기 금속층 증착단계에서 증착된 금속층 상에 산화실리콘층을 증착하는 산화실리콘층 증착단계; 및
    상기 금속층 증착단계 및 상기 산화실리콘층 증착단계를 통해 상기 금속층 및 산화실리콘층이 증착된 기판 상에 다결정 실리콘 박막층이 형성되도록 열처리하는 어닐링 단계;를 포함하는 것을 특징으로 하는
    다결정 실리콘 박막 형성 방법.
  2. 제1항에 있어서,
    상기 금속층 증착단계에서, 상기 금속층은 알루미늄(Al)인 것을 특징으로 하는
    다결정 실리콘 박막 형성 방법.
  3. 제2항에 있어서,
    상기 산화실리콘층 증착단계는, 플라즈마 화학기상증착(plasma enhanced chemical vapor deposition ;PECVD, 이하 ‘PECVD’라 칭함) 방법을 사용하는 것을 특징으로 하는
    다결정 실리콘 박막 형성 방법.
  4. 제3항에 있어서,
    상기 산화실리콘층 증착단계는, 상기 금속층 증착단계에서 상기 금속층이 증착된 기판을 PECVD 반응기 내에 위치시키고, 상기 PECVD 반응기 내에 혼합가스를 공급하여 상기 금속층 상에 산화실리콘층을 증착하며,
    상기 혼합가스는 사일렌(SiH4) 및 아산화질소(N2O)를 포함하고,
    상기 산화실리콘층 증착단계에서 상기 산화실리콘층을 증착하는 동안 상기 금속층이 상기 혼합가스에 포함된 산소 원자에 의해 발생하는 산소 플라즈마에 노출되어 상기 금속층과 상기 산화실리콘층 사이 계면에 산화물층이 형성되는 것을 특징으로 하는
    다결정 실리콘 박막 형성 방법.
  5. 제4항에 있어서,
    상기 산화실리콘층 증착단계에서, 상기 산화실리콘층은 SiOx인 Si 풍부 산화물(Si-rich oxide)이고, 여기서, 0<x<2인 것을 특징으로 하는
    다결정 실리콘 박막 형성 방법.
  6. 제2항에 있어서,
    상기 어닐링 단계는, Al-Si 합금 계 공융온도 범위 이하의 온도에서 어닐링(Annealing)하는 것을 특징으로 하는
    다결정 실리콘 박막 형성 방법.
  7. 제6항에 있어서,
    상기 어닐링 단계는, 500℃ 내지 600℃ 범위 내 온도에서 어닐링하는 것을 특징으로 하는
    다결정 실리콘 박막 형성 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 다결정 실리콘 박막 형성 방법으로 다결정 실리콘 박막이 형성된 기판.
  9. 제8항에 따른 다결정 실리콘 박막이 형성된 기판을 사용하여 제조된 태양전지.
  10. 제8항에 따른 다결정 실리콘 박막이 형성된 기판을 사용하여 제조된 트랜지스터.


KR1020170011764A 2017-01-25 2017-01-25 다결정 실리콘 박막 형성 방법 KR101919086B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170011764A KR101919086B1 (ko) 2017-01-25 2017-01-25 다결정 실리콘 박막 형성 방법
PCT/KR2017/002623 WO2018139704A1 (ko) 2017-01-25 2017-03-10 다결정 실리콘 박막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170011764A KR101919086B1 (ko) 2017-01-25 2017-01-25 다결정 실리콘 박막 형성 방법

Publications (2)

Publication Number Publication Date
KR20180087595A true KR20180087595A (ko) 2018-08-02
KR101919086B1 KR101919086B1 (ko) 2018-11-16

Family

ID=62977991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170011764A KR101919086B1 (ko) 2017-01-25 2017-01-25 다결정 실리콘 박막 형성 방법

Country Status (2)

Country Link
KR (1) KR101919086B1 (ko)
WO (1) WO2018139704A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102601668B1 (ko) 2019-07-01 2023-11-10 주식회사 엘지화학 실리콘 웨이퍼 제조 방법
KR102708283B1 (ko) 2019-07-01 2024-09-20 주식회사 엘지화학 실리콘 웨이퍼 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4105811B2 (ja) * 1998-09-30 2008-06-25 京セラ株式会社 多結晶シリコン膜の形成方法
KR20040051075A (ko) * 2002-12-11 2004-06-18 엘지.필립스 엘시디 주식회사 다결정 실리콘의 형성 방법
US7687334B2 (en) * 2006-03-23 2010-03-30 Board Of Trustees Of The University Of Arkansas Fabrication of large grain polycrystalline silicon film by nano aluminum-induced crystallization of amorphous silicon
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR100994236B1 (ko) * 2009-05-22 2010-11-12 노코드 주식회사 다결정 실리콘 박막의 제조방법
KR101057147B1 (ko) 2010-03-23 2011-08-16 노코드 주식회사 다결정 실리콘 박막의 제조방법

Also Published As

Publication number Publication date
KR101919086B1 (ko) 2018-11-16
WO2018139704A1 (ko) 2018-08-02

Similar Documents

Publication Publication Date Title
TWI751115B (zh) 形成矽鍺錫膜的方法
Yoon et al. Low temperature metal induced crystallization of amorphous silicon using a Ni solution
Matsumura Formation of silicon-based thin films prepared by catalytic chemical vapor deposition (Cat-CVD) method
CN1264180A (zh) 半导体器件及其制造方法
US5177578A (en) Polycrystalline silicon thin film and transistor using the same
US7557375B2 (en) Method for fabricating crystalline silicon
KR20140135645A (ko) 저온다결정 실리콘 박막의 제조방법
TW201346060A (zh) 形成鍺薄膜之方法
KR101919086B1 (ko) 다결정 실리콘 박막 형성 방법
Zamchiy et al. Aluminum-induced crystallization of silicon suboxide thin films
CN109941991B (zh) 一种直接在绝缘衬底表面制备石墨烯的方法
KR101972056B1 (ko) 비정질 실리콘을 이용한 실리카 나노와이어의 제조방법
JPS59138332A (ja) 半導体装置の製造方法
JP2001110750A5 (ko)
US7485560B2 (en) Method for fabricating crystalline silicon thin films
KR20030008752A (ko) 액정디스플레이용 다결정 실리콘 형성 방법
JP4527090B2 (ja) 半導体基材の製造方法
US11837635B2 (en) Method of forming graphene on a silicon substrate
KR100425857B1 (ko) 비정질실리콘박막의결정화방법
TW201203319A (en) Manufacturing method for thin film of poly-crystalline silicon
KR20040087238A (ko) 구리와 니켈을 사용하여 측면성장 유도방식으로폴리실리콘 박막을 제조하는 방법
KR100233146B1 (ko) 다결정 실리콘의 제조 방법
TWI277139B (en) Improved process for deposition of semiconductor filme
WO2012161265A1 (ja) 半導体薄膜結晶の製造方法および装置
KR100738659B1 (ko) 니켈 할로겐 화합물 분위기를 이용한 다결정 규소박막의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)