KR20180083441A - 공간적 원자 층 증착을 이용한 인-시튜 막 어닐링 - Google Patents

공간적 원자 층 증착을 이용한 인-시튜 막 어닐링 Download PDF

Info

Publication number
KR20180083441A
KR20180083441A KR1020187019610A KR20187019610A KR20180083441A KR 20180083441 A KR20180083441 A KR 20180083441A KR 1020187019610 A KR1020187019610 A KR 1020187019610A KR 20187019610 A KR20187019610 A KR 20187019610A KR 20180083441 A KR20180083441 A KR 20180083441A
Authority
KR
South Korea
Prior art keywords
substrate surface
gas
deposition
environment
annealing
Prior art date
Application number
KR1020187019610A
Other languages
English (en)
Other versions
KR102676605B1 (ko
Inventor
케이치 타나카
앤드류 쇼트
만디얌 스리람
스리니바스 간디코타
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20180083441A publication Critical patent/KR20180083441A/ko
Application granted granted Critical
Publication of KR102676605B1 publication Critical patent/KR102676605B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

반도체 피쳐의 갭을 충전하기 위한 방법은, 증착되는 막의 습식 에칭률 비를 감소시키면서 갭을 충전하기 위해, 전구체 및 반응물에 대한 기판 표면의 노출, 및 어닐링 환경에 대한 기판 표면의 노출을 포함한다.

Description

공간적 원자 층 증착을 이용한 인-시튜 막 어닐링
[0001] 본 개시내용은 일반적으로, 박막(thin film)들을 증착하는 방법들에 관한 것이다. 특히, 본 개시내용은, 인-시튜 어닐링(in-situ annealing)을 이용한 공간적 ALD에 의한 막들의 증착을 위한 프로세스들에 관한 것이다.
[0002] 마이크로전자 디바이스 제조에서, 많은 애플리케이션들에 대해, 보이딩(voiding)이 없는 좁은 트렌치(trench)들(10:1 초과의 AR들)을 충전(fill)할 필요성이 존재한다. 하나의 그러한 애플리케이션은 STI(shallow trench isolation)이다. STI에서, 막은, 매우 낮은 누설(leakage)과 함께 트렌치(즉, 약 2 미만의 습식 에칭률 비(wet etch rate ratio)를 가짐) 전체에 걸쳐 높은 품질을 가질 필요가 있다.
[0003] 가능한 해결책들 중 하나는 공간적 원자 층 증착(ALD; Atomic Layer Deposition)이다. 공간적 ALD는, 합리적인 생산성으로 트렌치들의 보이드 없는 충전을 가능하게 하는, 원자 층 증착과 플라즈마 에칭의 시퀀스(sequence)를 사용한다. 컨포멀한(conformal) 보이드 없는 증착을 제공함에 있어 열적 ALD 및 플라즈마 강화(PE; plasma enhanced) ALD 둘 모두가 사용될 수 있다. 그러나, 열적 ALD가 구조에서는 균일한 막 품질을 갖지만 평균 막 품질이 상대적으로 불량해서, 스팀(steam) 어닐링 및 UV-경화(cure)들과 같은 부가적인 사후(post) 프로세스들을 요구한다. 반면, PEALD는, 플라즈마 분포의 성질에 기인하여, 충전되는 트렌치들 전체에 걸쳐 그렇지는 않지만 특히 표면 피쳐(feature)의 최상부 부분 상에서 양호한 막 품질을 제공할 수 있다. 따라서, 사후 프로세스들이 또한 요구된다. 부가적인 사후 처리 프로세스들은, 전체 디바이스 프로세스들에 추가 비용을 부가한다.
[0004] 따라서, 결함 없는 막으로 반도체 피쳐들을 갭 충전(gap fill)하기 위한 프로세스들에 대한 당업계의 필요성이 존재한다.
[0005] 본 개시내용의 하나 이상의 실시예들은, 그 위에 적어도 하나의 피쳐를 갖는 기판 표면을, 막을 증착하기 위한 증착 환경에 노출시키는 단계를 포함하는 프로세싱 방법들에 관한 것이다. 기판 표면은, 막의 특성을 개선하기 위해 어닐링 환경에 노출된다.
본 개시내용의 부가적인 실시예들은, 프로세싱 챔버 내에 기판 표면을 포지셔닝(position)하는 단계를 포함하는 프로세싱 방법들에 관한 것이다. 기판 표면은, 그 위에 적어도 하나의 피쳐를 갖는다. 적어도 하나의 피쳐는, 최하부, 최상부, 및 측벽들을 갖는 갭을 생성한다. 기판 표면은, 적어도 하나의 피쳐 상에 실리콘 산화물 막을 형성하기 위해, 실리콘 전구체(precursor) 및 산소 함유 반응물(reactant)의 적어도 하나의 사이클을 포함하는 증착 환경에 노출된다. 기판 표면은, 실리콘 산화물 막의 습식 에칭률 비를 개선하기 위해 어닐링 환경에 노출된다. 피쳐의 갭을 충전하기 위해, 증착 환경 및 선택적으로는 어닐링 환경에 대한 노출이 반복된다.
[0006] 본 개시내용의 추가적인 실시예들은, 프로세싱 챔버 내에, 피쳐가 있는 기판 표면을 갖는 기판을 배치하는 단계를 포함하는 프로세싱 방법에 관한 것이다. 프로세싱 챔버는 복수의 프로세스 영역들을 포함하며, 각각의 프로세스 영역은 가스 커튼(gas curtain)에 의해 인접 프로세스 영역들로부터 분리된다. 기판 표면의 적어도 일부분은, 프로세싱 챔버의 제1 프로세스 영역에서 제1 프로세스 조건에 노출된다. 제1 프로세스 조건은 실리콘 전구체를 포함한다. 기판 표면은, 가스 커튼을 통해 프로세싱 챔버의 제2 프로세스 영역으로 측방향으로 이동된다. 기판 표면은, 프로세싱 챔버의 제2 프로세스 영역에서 제2 프로세스 조건에 노출된다. 제2 프로세스 조건은, 실리콘 산화물 막을 형성하기 위한 산소 함유 반응물을 포함한다. 기판 표면은, 가스 커튼을 통해 프로세싱 챔버의 제3 프로세스 영역으로 측방향으로 이동된다. 기판 표면은, 프로세싱 챔버의 제3 프로세스 영역에서 제3 프로세스 조건에 노출된다. 제3 프로세스 조건은 어닐링 환경을 포함한다. 피쳐를 충전하기 위해 제1 프로세스 조건 및 제2 프로세스 조건에 대한 노출이 반복된다.
[0007] 본 개시내용의 상기 인용된 특징들이 상세하게 이해될 수 있는 방식으로, 위에서 간략하게 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이러한 실시예들 중 일부가 첨부된 도면들에 예시되어 있다. 하지만, 첨부된 도면들은 본 개시내용의 단지 통상적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 유의되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0008] 도 1은 본 개시내용의 하나 이상의 실시예에 따른 배치(batch) 프로세싱 챔버의 횡단면도를 도시한다.
[0009] 도 2는 본 개시내용의 하나 이상의 실시예에 따른 배치 프로세싱 챔버의 부분 사시도를 도시한다.
[0010] 도 3은 본 개시내용의 하나 이상의 실시예에 따른 배치 프로세싱 챔버의 개략도를 도시한다.
[0011] 도 4는 본 개시내용의 하나 이상의 실시예에 따른, 배치 프로세싱 챔버에서 사용하기 위한 웨지 형상(wedge shaped) 가스 분배 어셈블리(assembly)의 부분의 개략도를 도시한다.
[0012] 도 5는 본 개시내용의 하나 이상의 실시예에 따른 배치 프로세싱 챔버의 개략도를 도시한다.
[0013] 도 6a 및 도 6b는 각각 샘플들 A 및 B의 SEM 이미지들을 도시한다.
[0014] 본 개시내용의 몇몇 예시적인 실시예들을 설명하기 전에, 본 개시내용은 하기의 설명에서 기술되는 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않음이 이해되어야 한다. 본 개시내용은 다른 실시예들이 가능하며, 다양한 방식들로 실시되거나 수행될 수 있다.
[0015] 본원에서 사용되는 바와 같은 "기판"은, 제조 프로세스 동안 막 프로세싱이 수행되는, 임의의 기판, 또는 기판 상에 형성된 재료 표면을 지칭한다. 예컨대, 프로세싱이 수행될 수 있는 기판 표면은, 애플리케이션에 의존하여, 실리콘, 실리콘 산화물, 스트레인드 실리콘(strained silicon), SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물들, 비정질 실리콘, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어와 같은 재료들, 및 임의의 다른 재료들, 이를테면 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 재료들을 포함한다. 기판들은, 비제한적으로 반도체 웨이퍼들을 포함한다. 기판들은, 기판 표면을 연마(polish), 에칭, 환원, 산화, 히드록실화(hydroxylate), 어닐링 및/또는 베이킹(bake)하기 위해 전처리 프로세스에 노출될 수 있다. 본 개시내용에서, 기판 자체의 표면 상에 직접적으로 막 프로세싱을 하는 것에 부가하여, 개시되는 막 프로세싱 단계들 중 임의의 막 프로세싱 단계는 또한, 아래에서 더 상세히 개시되는 바와 같이, 기판 상에 형성된 하부-층(under-layer) 상에 수행될 수 있으며, "기판 표면"이라는 용어는 문맥이 표시하는 바에 따라 그러한 하부-층을 포함하도록 의도된다. 따라서, 예컨대, 막/층 또는 부분적인 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다.
[0016] 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "전구체", "반응물", "반응성 가스" 등과 같은 용어들은, 기판 표면과 반응할 수 있는 임의의 가스상 종(gaseous species)을 지칭하기 위해 상호교환가능하게 사용된다.
[0017] 본 개시내용의 일부 실시예들은, 상이한 화학물질(chemical)들 또는 플라즈마 가스들의 도입에 사용될 수 있는 다수의 가스 유입 채널들을 갖는 반응 챔버를 사용하는 프로세스들에 관한 것이다. 공간적으로, 이러한 채널들은, 원치 않는 가스 상(gas phase) 반응들을 피하기 위해, 상이한 채널들로부터의 가스들의 혼합을 최소화하거나 제거하는 가스 커튼을 생성하기 위한 불활성 퍼징 가스(inert purging gas)들 및/또는 진공 펌핑 홀(pumping hole)들에 의해 분리된다. 이러한 상이한 공간적으로 분리된 채널들을 통해 이동하는 웨이퍼들에, 상이한 화학적 환경 또는 플라즈마 환경에 대한 순차적인 여러 번의 표면 노출들이 이루어짐으로써, 공간적 ALD 모드 또는 표면 에칭 프로세스에서 층단위(layer by layer) 막 성장이 발생한다. 일부 실시예들에서, 프로세싱 챔버는 가스 분배 컴포넌트들 상에 모듈러(modular) 아키텍쳐들을 가지며, 각각의 모듈러 컴포넌트는, 예컨대, 가스 유동 및/또는 RF 노출을 제어함에 있어 유연성을 제공하도록 파라미터(예컨대, RF 또는 가스 유동)를 독립적으로 제어한다.
[0018] 본 개시내용의 일부 실시예들은 공간적 아키텍쳐들을 사용하며, 기판 표면 상의 제1 화학물 도우징(dosing), 이에 후속하는, 도우징된 화학물과 반응하여 막을 형성하기 위한 제2 화학물질 노출, 및 이에 후속하는, 제3 부가적인 사후 처리 프로세스들을 포함한다. 사용 시, 본 개시내용의 실시예들은, 인-시튜 사후 처리에 노출될 수 있는 ALD 층을 갖는다. 일부 실시예들에서, 그러한 처리는 한 번 이루어진다. 일부 실시예들에서, 그러한 처리는 매 사이클마다 이용될 수 있다. 처리의 최소량은 매 1 내지 100 증착 사이클들 또는 그 초과의 범위 내에 있을 수 있다.
[0019] 증착되는 막은, 어떤 타입의 처리가 사용되는지를 결정할 수 있다. 예를 들면, BDEAS 및 O2 플라즈마를 사용하는 SiO2의 ALD의 경우, 처리는, H2O 플라즈마를 사용하는 스팀 어닐링 단계를 이용하거나, H2O를 열적 유동시킴으로써 수행될 수 있다. 예컨대 버블러(bubbler) 또는 DLI(direct liquid injection)에 의해, 물이 증기로서 주입기(injector)에 전달될 수 있다. 그런 다음, 제어된 수증기가 주입기 모듈을 통해 유동될 수 있고, 주입기 모듈은, 가스 분배 기능을 구성하고 그리고 일부 경우들에서는 플라즈마 능력을 갖는다.
[0020] 본 개시내용의 실시예들은, 반도체 피쳐의 갭을 충전하기 위한 방법들에 관한 것이다. 이와 관련하여 사용되는 바와 같이, 피쳐는, 최하부 및 측벽들을 갖는 트렌치일 수 있다. 갭 충전은, 트렌치를 충전하기 위해 막을 증착한다. 기판은, 막을 증착하기 위해 전구체 및 반응물에 노출된다. 그런 다음, 기판은, 막 파라미터들 중 적어도 하나를 변경하기 위한 어닐링 환경으로 이동된다. 다양한 실시예들의 방법들은, 낮은 습식 에칭률 비들로, 연속적인 그리고/또는 결함 없는 막들의 형성을 허용한다.
[0021] 다양한 실시예들의 프로세스가 실리콘 산화물 막들의 증착과 관련하여 설명되었지만, 당업자들은, 본 개시내용의 범위가 그렇게 제한되지 않음을 이해할 것이다. 본 개시내용의 실시예들은, 금속들 및 유전체들과 같은(그러나 이들로 제한되지 않음) 다른 재료들의 형성에서 사용될 수 있다. 본 개시내용의 일부 실시예들은, SiO2, TiN, AlOx, SiN 및/또는 TiOx 중 하나 이상을 포함하는 막을 형성하는 데 사용된다.
[0022] 본 개시내용의 하나 이상의 실시예들은, 기판 표면을, 막을 형성하기 위한 전구체 및 반응물, 및 막을 처리하기 위한 어닐링 환경에 순차적으로 노출시키는 단계를 포함하는 프로세싱 방법들에 관한 것이다. 일부 실시예들에서, 전구체는 실리콘 전구체를 포함한다. 일부 실시예들에서, 증착은, 웨이퍼 온도를 최소화하면서 실리콘 전구체의 분압을 최대화함으로써 달성될 수 있다. 적절한 실리콘 전구체들은, 비스(디에틸아미노)실란(BDEAS), 테트라키스(디메틸아미노)실란(TDMAS), 및/또는 비스(3차-부틸아미노)실란(BTBAS)을 포함하지만 이들로 제한되지 않는다.
[0023] 프로세싱 챔버 또는 프로세싱 챔버의 영역 내의 압력은, 전구체 노출, 반응물 노출, 및 어닐링 환경에 대해 독립적으로 제어될 수 있다. 일부 실시예들에서, 전구체, 반응물, 및 어닐링 환경 각각에 대한 노출은, 약 50 mTorr 내지 약 200 Torr의 범위, 또는 약 50 mTorr 내지 약 100 Torr의 범위 내의 압력에서 발생한다. 일부 실시예들에서, 실리콘 전구체는, 약 500 mTorr와 동일하거나 그 초과의 압력, 또는 약 1 Torr와 동일하거나 그 초과의 압력, 또는 약 5 Torr와 동일하거나 그 초과의 압력, 또는 약 10 Torr와 동일하거나 그 초과의 압력, 또는 약 20 Torr와 동일하거나 그 초과의 압력, 또는 약 30 Torr와 동일하거나 그 초과의 압력에서 기판에 노출된다.
[0024] 기판 표면이 전구체, 반응물, 또는 어닐링 환경에 노출되는 온도는, 예컨대, 형성되는 디바이스의 열 버짓(thermal budget) 및 전구체에 의존하여 변할 수 있다. 일부 실시예들에서, 전구체, 반응물, 및 어닐링 환경 각각에 대한 노출은, 약 350 ℃ 내지 약 700 ℃의 범위 내의 온도에서 발생한다. 하나 이상의 실시예들에서, 약 375 ℃ 내지 약 600 ℃의 범위, 또는 약 400 ℃ 내지 약 550 ℃의 범위 내의 온도에서 실리콘 할로겐화물 전구체가 기판에 노출된다. 일부 실시예들에서, 증착 온도는 어닐링 온도와 거의 동일하다. 하나 이상의 실시예들에서, 어닐링 온도는, 증착 온도의 ±25 ℃ 내에서 유지된다.
[0025] 본 개시내용의 일부 실시예들은, 공간적 프로세싱 챔버로 또한 지칭되는 배치 프로세싱 챔버를 사용하는 갭 충전 프로세스들에 관한 것이다. 도 1은, 주입기들 또는 주입기 어셈블리로 또한 지칭되는 가스 분배 어셈블리(120), 및 서셉터(susceptor) 어셈블리(140)를 포함하는 프로세싱 챔버(100)의 횡단면을 도시한다. 가스 분배 어셈블리(120)는, 프로세싱 챔버에서 사용되는 임의의 타입의 가스 전달 디바이스이다. 가스 분배 어셈블리(120)는, 서셉터 어셈블리(140)에 대면하는 전방 표면(121)을 포함한다. 전방 표면(121)은, 서셉터 어셈블리(140)를 향해 가스들의 유동을 전달하기 위해 임의의 수의 또는 다양한 개구(opening)들을 가질 수 있다. 가스 분배 어셈블리(120)는 또한, 도시된 실시예들에서는 실질적으로 원형(round)인 외측 에지(outer edge)(124)를 포함한다.
[0026] 사용되는 가스 분배 어셈블리(120)의 특정 타입은, 사용되는 특정 프로세스에 의존하여 변할 수 있다. 본 개시내용의 실시예들은, 서셉터와 가스 분배 어셈블리 사이의 갭이 제어되는 임의의 타입의 프로세싱 시스템에 대해 사용될 수 있다. 다양한 타입들의 가스 분배 어셈블리들(예컨대, 샤워헤드(showerhead)들)이 이용될 수 있지만, 본 개시내용의 실시예들은 특히, 복수의 실질적으로 평행한 가스 채널들을 갖는 공간적 가스 분배 어셈블리들에 유용할 수 있다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "실질적으로 평행한"이라는 용어는, 가스 채널들의 세장형 축(elongate axis)이 동일한 일반적인 방향으로 연장됨을 의미한다. 가스 채널들의 평행도(parallelism)에 약간의 불완전성들이 존재할 수 있다. 바이너리 반응에서, 복수의 실질적으로 평행한 가스 채널들은, 적어도 하나의 제1 반응성 가스 A 채널, 적어도 하나의 제2 반응성 가스 B 채널, 적어도 하나의 퍼지(purge) 가스 P 채널 및/또는 적어도 하나의 진공 V 채널을 포함할 수 있다. 제1 반응성 가스 A 채널(들), 제2 반응성 가스 B 채널(들) 및 퍼지 가스 P 채널(들)로부터 유동하는 가스들은 웨이퍼의 최상부 표면을 향해 지향된다. 가스 유동 중 일부는, 웨이퍼의 표면을 거쳐 수평으로 이동하여, 퍼지 가스 P 채널(들)을 통해 프로세스 영역 밖으로 이동한다. 가스 분배 어셈블리의 일 단부로부터 다른 단부로 이동하는 기판은, 프로세스 가스들 각각에 차례로 노출되어, 기판 표면 상에 층을 형성할 것이다.
[0027] 일부 실시예들에서, 가스 분배 어셈블리(120)는, 단일 주입기 유닛으로 제조되는 강성의 고정식 바디(rigid stationary body)이다. 하나 이상의 실시예들에서, 도 2에 도시된 바와 같이, 가스 분배 어셈블리(120)는 복수의 개별적인 섹터(sector)들(예컨대, 주입기 유닛들(122))로 구성된다. 설명되는 본 개시내용의 다양한 실시예들에 단일 피스(piece) 바디 또는 다중-섹터 바디가 사용될 수 있다.
[0028] 서셉터 어셈블리(140)는 가스 분배 어셈블리(120) 아래에 포지셔닝된다. 서셉터 어셈블리(140)는, 최상부 표면(141), 및 최상부 표면(141)에 있는 적어도 하나의 리세스(142)를 포함한다. 서셉터 어셈블리(140)는 또한 최하부 표면(143) 및 에지(144)를 갖는다. 리세스(142)는, 프로세싱되는 기판들(60)의 형상 및 사이즈에 의존하여, 임의의 적절한 형상 및 사이즈일 수 있다. 도 1에 도시된 실시예에서, 리세스(142)는 웨이퍼의 최하부를 지지하기 위한 평평한 최하부를 갖지만, 리세스의 최하부는 변할 수 있다. 일부 실시예들에서, 리세스는 리세스의 외측 둘레 에지 주위에 스텝 영역(step region)들을 가지며, 이 스텝 영역들은 웨이퍼의 외측 둘레 에지를 지지하도록 사이즈가 정해진다. 스텝들에 의해 지지되는, 웨이퍼의 외측 둘레 에지의 양(amount)은, 예컨대, 웨이퍼의 후면측 상에 이미 존재하는 피쳐들의 존재, 및 웨이퍼의 두께에 의존하여 변할 수 있다.
[0029] 일부 실시예들에서, 도 1에 도시된 바와 같이, 서셉터 어셈블리(140)의 최상부 표면(141)의 리세스(142)는, 리세스(142) 내에 지지되는 기판(60)이 서셉터(140)의 최상부 표면(141)과 실질적으로 동일 평면 상에 있는 최상부 표면(61)을 갖도록, 사이즈가 정해진다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "실질적으로 동일 평면 상에 있는"이라는 용어는, 웨이퍼의 최상부 표면과 서셉터 어셈블리의 최상부 표면이 ±0.2 mm 내에서 동일 평면 상에 있다는 것을 의미한다. 일부 실시예들에서, 최상부 표면들은, ±0.15 mm, ±0.10 mm, 또는 ±0.05 mm 내에서 동일 평면 상에 있다.
[0030] 도 1의 서셉터 어셈블리(140)는, 서셉터 어셈블리(140)를 상승, 하강, 및 회전시킬 수 있는 지지 포스트(post)(160)를 포함한다. 서셉터 어셈블리는, 지지 포스트(160)의 중심 내에 가열기, 또는 가스 라인들, 또는 전기 컴포넌트들을 포함할 수 있다. 지지 포스트(160)는, 서셉터 어셈블리(140)와 가스 분배 어셈블리(120) 사이의 갭을 증가시키거나 감소시켜서 서셉터 어셈블리(140)를 적절한 포지션으로 이동시키는 주요 수단일 수 있다. 서셉터 어셈블리(140)는 또한, 서셉터 어셈블리(140)와 가스 분배 어셈블리(120) 사이에 미리결정된 갭(170)을 생성하기 위해 서셉터 어셈블리(140)에 대해 미세-조정(micro-adjustment)들을 행할 수 있는 정밀 튜닝 액추에이터(fine tuning actuator)들(162)을 포함할 수 있다.
[0031] 일부 실시예들에서, 갭(170) 거리는, 약 0.1 mm 내지 약 5.0 mm의 범위, 또는 약 0.1 mm 내지 약 3.0 mm의 범위, 또는 약 0.1 mm 내지 약 2.0 mm의 범위, 또는 약 0.2 mm 내지 약 1.8 mm의 범위, 또는 약 0.3 mm 내지 약 1.7 mm의 범위, 또는 약 0.4 mm 내지 약 1.6 mm의 범위, 또는 약 0.5 mm 내지 약 1.5 mm의 범위, 또는 약 0.6 mm 내지 약 1.4 mm의 범위, 또는 약 0.7 mm 내지 약 1.3 mm의 범위, 또는 약 0.8 mm 내지 약 1.2 mm의 범위, 또는 약 0.9 mm 내지 약 1.1 mm의 범위 내에 있거나, 약 1 mm 이다.
[0032] 도면들에 도시된 프로세싱 챔버(100)는, 서셉터 어셈블리(140)가 복수의 기판들(60)을 홀딩(hold)할 수 있는 캐러셀-타입 챔버(carousel-type chamber)이다. 도 2에 도시된 바와 같이, 가스 분배 어셈블리(120)는 복수의 별개의 주입기 유닛들(122)을 포함할 수 있고, 각각의 주입기 유닛(122)은, 웨이퍼가 주입기 유닛 아래로 이동됨에 따라, 웨이퍼 상에 막을 증착할 수 있다. 2개의 파이-형상(pie-shaped) 주입기 유닛들(122)이, 서셉터 어셈블리(140) 위에 그리고 서셉터 어셈블리(140)의 대략적 대향 측들 상에 포지셔닝된 것으로 도시된다. 이러한 수의 주입기 유닛들(122)은 단지 예시적인 목적들을 위해 도시된다. 더 많거나 더 적은 주입기 유닛들(122)이 포함될 수 있다는 것이 이해될 것이다. 일부 실시예들에서, 서셉터 어셈블리(140)의 형상과 일치하는 형상을 형성하기에 충분한 수의 파이-형상 주입기 유닛들(122)이 존재한다. 일부 실시예들에서, 개별적 파이-형상 주입기 유닛들(122) 각각은, 다른 주입기 유닛들(122) 중 어느 것에도 영향을 미치지 않으면서, 독립적으로 이동, 제거, 및/또는 교체될 수 있다. 예컨대, 로봇이 기판들(60)을 로딩(load)/언로딩(unload)하기 위해 서셉터 어셈블리(140)와 가스 분배 어셈블리(120) 사이의 영역에 액세스하는 것을 허용하기 위하여, 하나의 세그먼트(segment)가 상승될 수 있다.
[0033] 웨이퍼들이 동일한 프로세스 흐름을 경험하도록, 다수의 웨이퍼들을 동시에 프로세싱하기 위해, 다수의 가스 주입기들을 갖는 프로세싱 챔버들이 사용될 수 있다. 예컨대, 도 3에 도시된 바와 같이, 프로세싱 챔버(100)는 4개의 가스 주입기 어셈블리들 및 4개의 기판들(60)을 갖는다. 프로세싱의 착수 시에, 기판들(60)은 주입기 어셈블리들(30) 사이에 포지셔닝될 수 있다. 서셉터 어셈블리(140)를 45°만큼 회전시키는 것(17)은, 주입기 어셈블리들(120) 아래의 점선 원에 의해 예시된 바와 같이, 주입기 어셈블리들(120) 사이에 있는 각각의 기판(60)이, 막 증착을 위해 주입기 어셈블리(120)로 이동되는 것을 초래할 것이다. 부가적인 45° 회전은 기판들(60)을 주입기 어셈블리들(30)로부터 멀어지게 이동시킬 것이다. 기판들(60) 및 가스 분배 어셈블리들(120)의 수는 동일하거나 상이할 수 있다. 일부 실시예들에서, 존재하는 가스 분배 어셈블리들과 동일한 수의 프로세싱되는 웨이퍼들이 존재한다. 하나 이상의 실시예들에서, 프로세싱되는 웨이퍼들의 수는, 가스 분배 어셈블리들의 수의 분율(fraction) 또는 정수배이다. 예컨대, 4개의 가스 분배 어셈블리들이 존재하는 경우, 프로세싱되는 4x개의 웨이퍼들이 존재하며, 여기서, x는 1과 동일하거나 그 초과인 정수 값이다. 일 예시적인 실시예에서, 가스 분배 어셈블리(120)는 가스 커튼들에 의해 분리되는 8개의 프로세스 영역들을 포함하며, 서셉터 어셈블리(140)는 6개의 웨이퍼들을 홀딩할 수 있다.
[0034] 도 3에 도시된 프로세싱 챔버(100)는 단지 하나의 가능한 구성을 나타낼 뿐이며, 본 개시내용의 범위를 제한하는 것으로 고려되지 않아야 한다. 여기서, 프로세싱 챔버(100)는 복수의 가스 분배 어셈블리들(120)을 포함한다. 도시된 실시예에서, 프로세싱 챔버(100) 둘레에 균등하게 이격된 4개의 가스 분배 어셈블리들(주입기 어셈블리들(30)로 또한 지칭됨)이 존재한다. 도시된 프로세싱 챔버(100)는 팔각형이지만, 이는 하나의 가능한 형상이고, 본 개시내용의 범위를 제한하는 것으로 고려되지 않아야 한다는 것을 당업자들은 이해할 것이다. 도시된 가스 분배 어셈블리들(120)은 사다리꼴이지만, 단일 원형 컴포넌트이거나 또는 도 2에 도시된 것과 같이 복수의 파이-형상 세그먼트들로 구성될 수 있다.
[0035] 도 3에 도시된 실시예는 로드 록(load lock) 챔버(180), 또는 버퍼 스테이션과 같은 보조 챔버를 포함한다. 이러한 챔버(180)는, 예컨대 기판들(기판들(60)로 또한 지칭됨)이 챔버(100)로 로딩되는 것/챔버(100)로부터 언로딩되는 것을 허용하기 위해, 프로세싱 챔버(100)의 측면에 연결된다. 기판을 서셉터 상으로 이동시키기 위해, 웨이퍼 로봇이 챔버(180)에 포지셔닝될 수 있다.
[0036] 캐러셀(예컨대, 서셉터 어셈블리(140))의 회전은 연속적이거나 단속적(intermittent)(불연속적)일 수 있다. 연속적인 프로세싱에서, 웨이퍼들은, 웨이퍼들이 주입기들 각각에 차례로 노출되도록, 끊임없이 회전한다. 불연속적인 프로세싱에서, 웨이퍼들은, 주입기 영역으로 이동되어 정지될 수 있으며, 그런 다음, 주입기들 사이의 영역(84)으로 이동되어 정지될 수 있다. 예컨대, 캐러셀은, 웨이퍼들이 주입기를 거쳐 주입기-간(inter-injector) 영역으로부터 이동하고(또는, 주입기 근처에서 정지함) 그리고 캐러셀이 다시 일시정지될 수 있는 다음 주입기-간 영역으로 이동하도록, 회전할 수 있다. 주입기들 사이에서 일시정지되는 것은, 각각의 층 증착 사이의 부가적의 프로세싱 단계들(예컨대, 플라즈마에 대한 노출)을 위한 시간을 제공할 수 있다.
[0037] 도 4는, 주입기 유닛(122)으로 지칭될 수 있는 가스 분배 어셈블리(220)의 섹터 또는 부분을 도시한다. 주입기 유닛들(122)은 개별적으로 또는 다른 주입기 유닛들과 결합되어 사용될 수 있다. 예컨대, 도 5에 도시된 바와 같이, 도 4의 주입기 유닛(122)들 4개가 결합되어, 단일 가스 분배 어셈블리(220)를 형성한다. (명확성을 위해, 4개의 주입기 유닛들을 분리하는 라인들은 도시되지 않음) 도 4의 주입기 유닛(122)이, 퍼지 가스 포트들(155) 및 진공 포트들(145)에 부가하여, 제1 반응성 가스 포트(125) 및 제2 가스 포트(135) 둘 모두를 갖지만, 주입기 유닛(122)이 이들 컴포넌트들 전부를 필요로 하지는 않는다.
[0038] 도 4 및 도 5 둘 모두를 참조하면, 하나 이상의 실시예에 따른 가스 분배 어셈블리(220)는, 복수의 섹터들(또는 주입기 유닛들(122))을 포함할 수 있고, 각각의 섹터는 동일하거나 상이하다. 가스 분배 어셈블리(220)는 프로세싱 챔버 내에 포지셔닝되며, 가스 분배 어셈블리(220)의 전방 표면(121)에 복수의 세장형 가스 포트들(125, 135, 145)을 포함한다. 복수의 세장형 가스 포트들(125, 135, 145, 155)은, 가스 분배 어셈블리(220)의 내측 둘레 에지(123)에 인접한 영역으로부터 외측 둘레 에지(124)에 인접한 영역을 향해 연장된다. 도시된 복수의 가스 포트들은, 제1 반응성 가스 포트(125), 제2 가스 포트(135), 제1 반응성 가스 포트들 및 제2 반응성 가스 포트들 각각을 둘러싸는 진공 포트(145), 및 퍼지 가스 포트(155)를 포함한다.
[0039] 도 4 또는 도 5에 도시된 실시예들을 참조하면, 포트들이 적어도 내측 둘레 영역 주위로부터 적어도 외측 둘레 영역 주위로 연장되는 것으로 서술되지만, 포트들은 내측 영역으로부터 외측 영역으로 단지 방사상으로 연장되는 것 이상으로 연장될 수 있다. 포트들은, 진공 포트(145)가 반응성 가스 포트(125) 및 반응성 가스 포트(135)를 둘러쌈에 따라, 접선방향으로(tangentially) 연장될 수 있다. 도 4 및 도 5에 도시된 실시예에서, 웨지 형상 반응성 가스 포트들(125, 135)은, 내측 둘레 영역 및 외측 둘레 영역에 인접해 있는 것을 포함하는 모든 에지들이 진공 포트(145)에 의해 둘러싸인다.
[0040] 도 4를 참조하면, 기판이 경로(127)를 따라 이동함에 따라, 기판 표면의 각각의 부분은 다양한 반응성 가스들에 노출된다. 경로(127)를 따르기 위해, 기판은, 퍼지 가스 포트(155), 진공 포트(145), 제1 반응성 가스 포트(125), 진공 포트(145), 퍼지 가스 포트(155), 진공 포트(145), 제2 가스 포트(135) 및 진공 포트(145)에 노출되거나 또는 이들을 "겪을(see)" 것이다. 따라서, 도 4에 도시된 경로(127)의 종단에서, 기판은 제1 반응성 가스(125) 및 제2 반응성 가스(135)에 노출되어 층을 형성한다. 도시된 주입기 유닛(122)은 사분원(quarter circle)을 구성하지만, 더 크거나 더 작을 수 있다. 도 5에 도시된 가스 분배 어셈블리(220)는, 도 4의 주입기 유닛(122) 4개가 연속해서 연결되어 결합된 것으로 고려될 수 있다.
[0041] 도 4의 주입기 유닛(122)은, 반응성 가스들을 분리하는 가스 커튼(150)을 도시한다. "가스 커튼"이라는 용어는, 혼합으로부터 반응성 가스들을 분리하는, 가스 유동들 또는 진공의 임의의 조합을 설명하기 위해 사용된다. 도 4에 도시된 가스 커튼(150)은, 제1 반응성 가스 포트(125) 옆의 진공 포트(145)의 부분, 중간의 퍼지 가스 포트(155), 및 제2 가스 포트(135) 옆의 진공 포트(145)의 부분을 포함한다. 가스 유동 및 진공의 이러한 조합은, 제1 반응성 가스와 제2 반응성 가스의 가스 상 반응들을 방지하거나 최소화하는 데 사용될 수 있다.
[0042] 도 5를 참조하면, 가스 분배 어셈블리(220)로부터의 가스 유동들 및 진공의 조합은, 복수의 프로세스 영역들(250)로의 분리(separation)를 형성한다. 프로세스 영역들은, 프로세스 영역들(250) 사이의 가스 커튼(150)과 함께, 개별적인 가스 포트들(125, 135) 주위에 개략적으로 정의된다. 도 5에 도시된 실시예는 8개의 별개의 프로세스 영역들(250)을 구성하며, 이들 사이에 8개의 별개의 가스 커튼들(150)이 있다. 프로세싱 챔버는 적어도 2개의 프로세스 영역을 가질 수 있다. 일부 실시예들에서, 적어도 3개, 4개, 5개, 6개, 7개, 8개, 9개, 10개, 11개 또는 12개의 프로세스 영역들이 존재한다.
[0043] 프로세싱 동안, 기판은 임의의 주어진 시간에서 하나 초과의 프로세스 영역(250)에 노출될 수 있다. 그러나, 상이한 프로세스 영역들에 노출되는 부분들은 그 둘을 분리하는 가스 커튼을 가질 것이다. 예컨대, 기판의 리딩 에지(leading edge)가, 제2 가스 포트(135)를 포함하는 프로세스 영역에 진입하는 경우, 기판의 중간 부분은 가스 커튼(150) 아래에 있을 것이며, 기판의 트레일링 에지(trailing edge)는 제1 반응성 가스 포트(125)를 포함하는 프로세스 영역 내에 있을 것이다.
[0044] 예컨대, 로드 록 챔버일 수 있는 팩토리 인터페이스(factory interface)(280)가 프로세싱 챔버(100)에 연결된 것으로 도시되어 있다. 기판(60)은, 레퍼런스 프레임(frame of reference)을 제공하기 위해 가스 분배 어셈블리(220) 위에 겹쳐져 있는 것으로 도시된다. 기판(60)은 종종, 가스 분배 플레이트(120)의 전방 표면(121) 근처에 홀딩될 서셉터 어셈블리 상에 놓일 수 있다. 기판(60)은, 팩토리 인터페이스(280)를 통해 프로세싱 챔버(100) 내로, 기판 지지부 또는 서셉터 어셈블리(도 3 참조) 상에 로딩된다. 기판(60)은 프로세스 영역 내에 포지셔닝되는 것으로 도시될 수 있는데, 이는, 기판이 제1 반응성 가스 포트(125)에 인접하게 그리고 2개의 가스 커튼들(150a, 150b) 사이에 로케이팅되기 때문이다. 경로(127)를 따라 기판(60)을 회전시키는 것은, 기판을 프로세싱 챔버(100) 주위로 반시계방향으로 이동시킬 것이다. 따라서, 기판(60)은 제1 프로세스 영역(250a) 내지 8번째 프로세스 영역(250h)(이들 사이의 모든 프로세스 영역들을 포함함)에 노출될 것이다.
[0045] 본 개시내용의 실시예들은, 복수의 프로세스 영역들(250a 내지 250h)을 갖는 프로세싱 챔버(100)를 포함하는 프로세싱 방법들에 관한 것이며, 각각의 프로세스 영역은 가스 커튼(150)에 의해 인접 영역으로부터 분리된다. 예컨대, 프로세싱 챔버는 도 5에 도시된다. 프로세싱 챔버 내의 가스 커튼들 및 프로세스 영역들의 수는, 가스 유동들의 어레인지먼트(arrangement)에 따라 임의의 적절한 수일 수 있다. 도 5에 도시된 실시예는 8개의 가스 커튼들(150) 및 8개의 프로세스 영역들(250a-250h)을 갖는다. 가스 커튼들의 수는 일반적으로, 프로세스 영역들의 수와 동일하거나 그 초과이다.
[0046] 복수의 기판들(60)이, 기판 지지부, 예컨대, 도 1 및 도 2에 도시된 서셉터 어셈블리(140) 상에 포지셔닝된다. 복수의 기판들(60)은 프로세싱을 위해 프로세스 영역들 주위로 회전된다. 일반적으로, 가스 커튼들(150)은, 챔버 내로 어떠한 반응성 가스도 유동하지 않는 기간들을 포함하여 프로세싱 전반에 걸쳐 인게이징(engage)된다(가스가 유동하고 진공이 온(on) 됨).
[0047] 제1 반응성 가스 A는 프로세스 영역들(250) 중 하나 이상 내로 유동되는 한편, 불활성 가스는, 제1 반응성 가스 A가 그 내부로 유동되지 않는 임의의 프로세스 영역(250) 내로 유동된다. 예컨대, 제1 반응성 가스가 프로세스 영역들(250b) 내지 프로세스 영역(250h) 내로 유동되는 경우, 불활성 가스는 프로세스 영역(250a) 내로 유동될 것이다. 불활성 가스는 제1 반응성 가스 포트(125) 또는 제2 가스 포트(135)를 통해 유동될 수 있다.
[0048] 프로세스 영역들 내에서의 불활성 가스 유동은 일정하거나 또는 변할 수 있다. 일부 실시예들에서, 반응성 가스는 불활성 가스와 공동-유동(co-flow)된다. 불활성 가스는 캐리어(carrier) 및 희석제로서 작용할 것이다. 캐리어 가스에 비해 반응성 가스의 양이 적으므로, 공동-유동은 인접 영역들 간의 압력 차이들을 감소시킴으로써 프로세스 영역들 간의 가스 압력들을 더 용이하게 밸런싱(balance)하게 할 수 있다.
[0049] 따라서, 본 개시내용의 하나 이상의 실시예들은, 도 5에 도시된 것과 같은 배치 프로세싱 챔버를 활용하는 프로세싱 방법들에 관한 것이다. 기판(60)은 복수의 섹션들(250)을 갖는 프로세싱 챔버 내에 배치되며, 각각의 섹션은 가스 커튼(150)에 의해 인접 섹션으로부터 분리된다.
[0050] 본 방법의 일부 실시예들은, 그 위에 피쳐를 갖는 기판 표면을, 막을 증착하기 위한 증착 환경에 노출시키는 단계를 포함한다. 이와 관련하여 사용되는 바와 같이, "증착 환경"은, 막을 증착하는 하나 이상의 프로세스 영역들 또는 프로세스 조건들을 포함한다.
[0051] 기판 표면의 적어도 일부분은 프로세싱 챔버의 제1 섹션(250a)에서 제1 프로세스 조건에 노출된다. 일부 실시예들의 제1 프로세스 조건은, 실리콘 층을 형성하기 위한 실리콘 전구체를 포함한다.
[0052] 기판 표면은, 가스 커튼(150)을 통해 제2 섹션(250b)으로 측방향으로 이동된다. 실리콘 층은 제2 섹션(250b)에서 제2 프로세스 조건에 노출된다. 일부 실시예들의 제2 프로세스 조건은, 기판 표면과 반응할 수 있는 반응물을 포함한다. 일부 실시예들에서, 반응물은, 산화물 막을 형성하기 위한 산소-함유 반응물을 포함한다. 적절한 산소-함유 반응물들은, 물, 과산화물, 이산화탄소, 분자 산소, 및 오존을 포함하지만 이들로 제한되지 않는다. 일부 실시예들에서, 제2 프로세스 조건은, 질화물 막을 형성하기 위한 질소-함유 화합물, 예컨대, 분자 질소, 암모니아, 또는 히드라진을 포함한다.
[0053] 기판 표면은, 제2 프로세스 영역으로부터, 제1 프로세스 조건 또는 어닐링 환경을 가질 수 있는 다른 프로세스 영역으로 측방향으로 이동된다. 제1 프로세스 조건 및 제2 프로세스 조건에 대한 각각의 순차적인 노출이 막 층을 증착하므로, 반복되는 노출은, 다수의 막 층들을 증착할 수 있다.
[0054] 일부 실시예들의 증착 환경은, 프로세싱 챔버의 별개의 프로세스 영역들에서의 제1 프로세스 조건 및 제2 프로세스 조건을 포함한다. 달리 언급하자면, 일부 실시예들의 증착 환경은, 프로세스 영역들 중 어느 하나 또는 둘 모두에 인접한 임의의 가스 커튼들을 포함하는 제1 프로세스 영역 및 제2 프로세스 영역을 포함한다. 일부 실시예들에서, 막을 증착하는 것은, 피쳐를 충전하기 위해 증착 환경에 대한 기판 표면의 노출을 반복하는 것을 포함한다. 기판 표면을 증착 환경에 노출시키는 것은, 기판 표면을, 제1 프로세스 조건을 갖는 제1 프로세스 영역으로부터 제2 프로세스 조건을 갖는 제2 프로세스 영역으로 측방향으로 이동시키는 것을 포함한다. 일부 실시예들에서, 증착 환경에 대한 노출은, 제1 프로세스 영역과 제2 프로세스 영역 사이에서의 가스 커튼을 통한 기판 표면의 측방향 이동을 포함한다.
[0055] 미리결정된 횟수의 증착 사이클들 이후, 기판 표면은, 어닐링 환경을 갖는 프로세스 영역으로 측방향으로 이동된다. 어닐링 환경은, 증착되는 막의 특성을 개선할 수 있는 임의의 조건들(예컨대, 가스, 온도, 압력)이다. 예컨대, 어닐링 환경은, 증착되는 막의 습식 에칭률을 개선할 수 있다. 일부 실시예들에서, 어닐링 환경은 스팀(수증기)을 포함한다. 일부 실시예들에서, 다른 가스들이 어닐링 환경에서 사용될 수 있다. 적절한 가스들은, H2O2, CO2, O2, O3 및/또는 H2를 포함하지만 이들로 제한되지 않는다. 일부 실시예들에서, 어닐링 환경은 플라즈마를 포함하며, 어닐링 가스가 그 플라즈마 내로 유동된다. 적절한 플라즈마들은, Ar, O2, O3 및/또는 N2를 포함하지만 이들로 제한되지 않는다. 플라즈마는, 예컨대, 직접 플라즈마 또는 원격 플라즈마 소스일 수 있고, 그리고 예컨대, 용량성으로(capacitively) 커플링되거나 유도성으로(inductively) 커플링된다.
[0056] 기판 표면이 어닐링 환경에 노출되는 시간은 변할 수 있다. 시간이 변하는 것은, 기판의 이동 속도를 변경하거나 어닐링 환경의 사이즈를 증가시킴으로써 이루어질 수 있다. 일부 실시예들에서, 기판 표면은, 약 30 초 내지 약 10 분의 범위 또는 약 1 분 내지 약 8분의 범위 내의 시간 동안, 또는 60초 초과, 90초 초과, 또는 120초 초과의 시간 동안 어닐링 환경에 노출된다.
[0057] 어닐링 후에, 기판 표면은, 미리결정된 막 두께를 갖는 막을 형성하기 위해, 부가적인 제1 프로세스 조건들 및 제2 프로세스 조건들에 노출될 수 있다.
[0058] 일부 실시예들에서, 기판 표면은, 프로세싱 챔버의 하나의 섹션에서 전구체에, 프로세싱 챔버의 하나의 섹션에서 반응물에, 그리고 프로세싱 챔버의 다른 섹션에서 어닐링 환경에 반복적으로 노출된다. 이러한 유형의 실시예에서, 제1 프로세스 영역(250a) 및 제5 프로세스 영역(250e)은 제1 프로세스 조건을 가질 수 있는 한편, 제2 프로세스 영역(250b) 및 제6 프로세스 영역(250f)은 제2 프로세스 조건을 갖고, 그리고 제3 프로세스 영역(250c) 및 제7 프로세스 영역(250g)은 어닐링 환경을 갖는다. 프로세스 영역들을 설명하기 위해 "제1" 및 "제2"와 같은 서수들을 사용하는 것이 프로세싱 챔버 내의 특정 위치 또는 프로세싱 챔버 내에서의 노출 순서를 암시하지 않음을 당업자들은 이해할 것이다. 예컨대, 기판은 먼저 어닐링 환경에 노출되고 그에 후속하여 제2 프로세스 영역에서 제1 프로세스 조건에 노출될 수 있다.
[0059] 일부 실시예들에서, 어닐링 환경은, 각각의 제1 프로세스 조건 및 제2 프로세스 조건에 대해 하나 초과의 프로세스 영역에 있다. 예컨대, 제1 프로세스 영역(250a)은 제1 프로세스 조건을 가질 수 있고, 제2 프로세스 영역(250b)은 제2 프로세스 조건을 가질 수 있고, 그리고 제3 프로세스 영역(250c) 및 제4 프로세스 영역(250d)은 어닐링 환경을 가질 수 있다. 이러한 유형의 실시예들에서, 제3 프로세스 영역(250c)과 제4 프로세스 영역(250d) 사이의 가스 커튼이 디스에이블링(disable)될 수 있다.
[0060] 어닐링 환경에 대한 노출 이전에 전구체 및 반응물로 형성된 막의 두께는, 수정될 수 있다. 일부 실시예들에서, 기판 표면은, 약 10 Å 내지 약 300 Å의 범위, 또는 약 20 Å 내지 약 250 Å의 범위, 또는 최대 약 400 Å, 또는 350 Å, 또는 300 Å, 또는 250 Å, 또는 200 Å, 또는 150 Å, 또는 100 Å의 두께를 갖는 막의 형성 이후에 어닐링 환경에 노출된다. 일부 실시예들에서, 기판 표면은, 1 사이클 내지 약 200 사이클의 범위, 또는 약 1 사이클 내지 약 100 사이클의 범위 내의 횟수의 다수의 전구체/반응물 노출의 사이클들 이후에 어닐링 환경에 노출된다.
[0061] 일부 실시예들에서, 불활성 가스만이 프로세스 영역 내로 유동하도록, 어닐링 환경이 디스에이블링된다. 이는, 막을 성장시키기 위한 전구체 및 반응물에 대한 반복되는 노출을 허용하도록 이루어질 수 있다. 일단 미리결정된 두께의 막이 증착되었다면, 어닐링 환경이 턴 온(turn on)되고 기판이 통과될 수 있다. 일부 실시예들에서, 일단 미리결정된 두께의 막이 증착되었다면, 기판이 더 긴 어닐링에 노출될 수 있는 어닐링 환경이 생성되는 동안 전구체/반응물 유동들이 중단된다.
[0062] 샘플 A
[0063] 트렌치를 갖는 기판 표면 상에 실리콘 산화물 막이 증착되었다. 약 200-300 Å의 SiO2의 증착 이후, 1 % HF를 사용하여 트렌치에서의 습식 에칭률이 측정되었다. 열 산화물에 대해 측정된 습식 에칭률 비(WER)는, 더 타이트한(tight) 트렌치들에서 3.6-11.4인 것으로 계산되었다. 도 6a는 샘플 A의 SEM 이미지를 도시한다.
[0064] 샘플 B
[0065] 샘플 A에서와 같이 SiO2 막이 증착되었다. 막은, 막의 증착의 온도와 동일한 온도에서 수증기를 포함하는 어닐링 환경을 겪었다. 1 % HF를 사용하여 습식 에칭률이 측정되었다. 열 산화물에 대한 습식 에칭률 비는, 더 타이트한 트렌치들에서 0.9-1.3인 것으로 계산되었다. 도 6b는 샘플 B의 SEM 이미지를 도시한다.
[0066] 하나 이상의 실시예들에 따르면, 기판은, 층을 형성하기 전에 그리고/또는 층을 형성한 후에, 프로세싱을 겪는다. 이러한 프로세싱은, 동일한 챔버에서 또는 하나 이상의 별개의 프로세싱 챔버들에서 수행될 수 있다. 일부 실시예들에서, 기판은, 추가적인 프로세싱을 위해, 제1 챔버로부터 별개의 제2 챔버로 이동된다. 기판은, 제1 챔버로부터 별개의 프로세싱 챔버로 직접적으로 이동될 수 있거나, 또는 기판은, 제1 챔버로부터 하나 이상의 이송 챔버들로 이동될 수 있고, 그 후에, 별개의 프로세싱 챔버로 이동될 수 있다. 따라서, 프로세싱 장치는 이송 스테이션과 통신하는 다수의 챔버들을 포함할 수 있다. 이러한 종류의 장치는 "클러스터 툴(cluster tool)" 또는 "클러스터형 시스템" 등으로 지칭될 수 있다.
[0067] 일반적으로, 클러스터 툴은, 기판 중심-발견 및 배향, 어닐링, 어닐링, 증착, 및/또는 에칭을 포함하는 다양한 기능들을 수행하는 다수의 챔버들을 포함하는 모듈러 시스템이다. 하나 이상의 실시예들에 따르면, 클러스터 툴은, 적어도 제1 챔버 및 중앙 이송 챔버를 포함한다. 중앙 이송 챔버는, 로드 록 챔버들과 프로세싱 챔버들 사이에서 그리고 이들 간에서 기판들을 셔틀링(shuttle)할 수 있는 로봇을 하우징(house)할 수 있다. 이송 챔버는 통상적으로, 진공 조건에서 유지되고, 기판들을, 하나의 챔버로부터 다른 챔버로, 그리고/또는 클러스터 툴의 전방 단부에 포지셔닝된 로드 록 챔버로 셔틀링하기 위한 중간 스테이지를 제공한다. 본 개시내용에 대해 적응될 수 있는 2개의 잘-알려진 클러스터 툴들은 Centura® 및 Endura®이고, 이들 둘 모두는, 캘리포니아 주 Santa Clara의 Applied Materials, Inc.로부터 입수가능하다. 하지만, 챔버들의 정확한 어레인지먼트 및 조합은, 본원에서 설명되는 바와 같은 프로세스의 특정 단계들을 수행하는 목적들을 위해 변경될 수 있다. 사용될 수 있는 다른 프로세싱 챔버들은, 주기적 층 증착(CLD; cyclical layer deposition), 원자 층 증착(ALD), 화학 기상 증착(CVD; chemical vapor deposition), 물리 기상 증착(PVD; physical vapor deposition), 에칭, 사전-세정, 화학 세정, RTP와 같은 열 처리, 플라즈마 질화(nitridation), 어닐링, 배향, 히드록실화(hydroxylation), 및 다른 기판 프로세스들을 포함하지만 이들로 제한되지 않는다. 클러스터 툴 상의 챔버에서 프로세스들을 수행함으로써, 대기 불순물들에 의한 기판의 표면 오염이, 후속 막을 증착하기 전의 산화 없이, 회피될 수 있다.
[0068] 하나 이상의 실시예들에 따르면, 기판은 지속적으로 진공 또는 "로드 록" 조건들 하에 있고, 하나의 챔버로부터 다음 챔버로 이동될 때, 주변 공기에 노출되지 않는다. 따라서, 이송 챔버들은 진공 하에 있고, 진공 압력 하에서 "펌핑 다운(pump down)"된다. 불활성 가스들이 프로세싱 챔버들 또는 이송 챔버들에 존재할 수 있다. 일부 실시예들에서, 불활성 가스는, 반응물들의 일부 또는 전부를 제거하기 위해, 퍼지 가스로서 사용된다. 하나 이상의 실시예들에 따르면, 퍼지 가스는, 반응물들이 증착 챔버로부터 이송 챔버로 그리고/또는 부가적인 프로세싱 챔버로 이동하는 것을 방지하기 위해, 증착 챔버의 출구에서 주입된다. 따라서, 불활성 가스의 유동은 챔버의 출구에서 커튼을 형성한다.
[0069] 기판은, 단일 기판이 로딩되고, 프로세싱되고, 그리고 다른 기판이 프로세싱되기 전에 언로딩되는, 단일 기판 증착 챔버들에서 프로세싱될 수 있다. 기판은 또한, 다수의 기판이 챔버의 제1 부분 내로 개별적으로 로딩되고, 챔버를 통해 이동하고, 그리고 챔버의 제2 부분으로부터 언로딩되는, 컨베이어 시스템과 유사하게, 연속적인 방식으로 프로세싱될 수 있다. 챔버 및 연관된 컨베이어 시스템의 형상은 직선 경로 또는 곡선 경로를 형성할 수 있다. 부가적으로, 프로세싱 챔버는, 다수의 기판들이 중심 축을 중심으로 이동되고 그리고 캐러셀 경로 전반에 걸쳐 증착, 에칭, 어닐링, 세정 등의 프로세스들에 노출되는, 캐러셀일 수 있다.
[0070] 프로세싱 동안, 기판은 가열 또는 냉각될 수 있다. 그러한 가열 또는 냉각은, 기판 지지부의 온도를 변화시키는 것 및 가열된 또는 냉각된 가스들을 기판 표면으로 유동시키는 것을 포함하는(그러나 이에 제한되지 않음) 임의의 적절한 수단에 의해 달성될 수 있다. 일부 실시예들에서, 기판 지지부는, 기판 온도를 전도식으로(conductively) 변화시키도록 제어될 수 있는 가열기/냉각기를 포함한다. 하나 이상의 실시예들에서, 이용되는 가스들(반응성 가스들 또는 불활성 가스들)은, 기판 온도를 국부적으로 변화시키도록 가열 또는 냉각된다. 일부 실시예들에서, 가열기/냉각기는, 기판 온도를 대류식으로(convectively) 변화시키기 위해, 챔버 내에서 기판 표면에 인접하게 포지셔닝된다.
[0071] 기판은 또한, 프로세싱 동안, 고정식일 수 있거나 또는 회전될 수 있다. 회전되는 기판은, 연속적으로 또는 불연속적인 단계들로 회전될 수 있다. 예컨대, 기판은 전체 프로세스 전반에 걸쳐 회전될 수 있거나, 또는 기판은, 상이한 반응성 또는 퍼지 가스들에 대한 노출들 사이에서 작은 양만큼 회전될 수 있다. (연속적으로 또는 단계들로) 프로세싱 동안 기판을 회전시키는 것은, 예컨대, 가스 유동 기하학적 구조들에서의 국부적인 변동성의 영향을 최소화함으로써, 더 균일한 증착 또는 에칭을 생성하는 것을 도울 수 있다.
[0072] 원자 층 증착 타입 챔버들에서, 기판은, 공간적으로 또는 시간적으로 분리된 프로세스들에서 제1 및 제2 전구체들에 노출될 수 있다. 시간적(temporal) ALD는, 제1 전구체가 챔버 내로 유동하여 표면과 반응하는 전통적인 프로세스이다. 제2 전구체를 유동시키기 전에, 제1 전구체가 챔버로부터 퍼징된다. 공간적 ALD에서, 제1 및 제2 전구체들 둘 모두가 동시에 챔버로 유동되지만, 공간적으로 분리되어서, 전구체들의 혼합을 방지하는 영역이 유동들 사이에 존재한다. 공간적 ALD에서, 기판이 가스 분배 플레이트에 대해 이동되거나, 또는 그 반대도 가능하다.
[0073] 방법들의 부분들 중 하나 이상이 하나의 챔버에서 발생하는 실시예들에서, 프로세스는 공간적 ALD 프로세스일 수 있다. 위에서 설명된 화학물들 중 하나 이상이 호환가능하지 않을 수 있지만(즉, 챔버 상에서의 증착 및/또는 기판 표면 상에서가 아닌 반응을 초래함), 공간적 분리는 시약들이 가스 상에서 각각에 노출되지 않는다는 것을 보장한다. 예컨대, 시간적 ALD는 증착 챔버를 퍼징하는 것을 수반한다. 그러나, 실제로, 추가의 시약을 유동시키기 전에 과잉 시약을 챔버로부터 퍼징하는 것은 때때로 불가능하다. 따라서, 챔버 내의 임의의 남아있는 시약이 반응할 수 있다. 공간적 분리를 이용하면, 과잉 시약이 퍼징될 필요가 없으며, 교차-오염이 제한된다. 또한, 챔버를 퍼징하기 위해서는 많은 시간이 사용될 수 있으며, 따라서, 퍼지 단계를 제거함으로써 스루풋이 증가될 수 있다.
[0074] 본 명세서 전반에 걸쳐 "일 실시예", "특정 실시예들", "하나 이상의 실시예들" 또는 "실시예"에 대한 언급은, 실시예와 관련하여 설명되는 특정 피쳐, 구조, 재료, 또는 특징이 본 개시내용의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 위치들에서의 "하나 이상의 실시예들에서", "특정 실시예들에서", "일 실시예에서" 또는 "실시예에서"와 같은 문구들의 출현들은 반드시 본 개시내용의 동일한 실시예를 지칭하는 것은 아니다. 또한, 특정 피쳐들, 구조들, 재료들, 또는 특징들은 하나 이상의 실시예들에서 임의의 적절한 방식으로 조합될 수 있다.
[0075] 본원에서의 개시내용이 특정 실시예들을 참조하여 설명되었지만, 이러한 실시예들은 단지 본 개시내용의 원리들 및 애플리케이션들을 예시하는 것임이 이해되어야 한다. 본 개시내용의 사상 및 범위를 벗어나지 않으면서 본 개시내용의 방법 및 장치에 대해 다양한 수정들 및 변형들이 이루어질 수 있음이 당업자에게 자명할 것이다. 따라서, 본 개시내용은 첨부된 청구항들 및 그 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하는 것으로 의도된다.

Claims (15)

  1. 프로세싱 방법으로서,
    프로세싱 챔버에서, 기판 표면을, 증착 온도에서, 막을 증착하기 위한 증착 환경에 노출시키는 단계 -- 상기 기판 표면 상에 적어도 하나의 피쳐(feature)가 있음 --; 및
    상기 막의 특성을 개선하기 위해, 상기 프로세싱 챔버와 동일한 프로세싱 챔버에서 상기 기판 표면을 어닐링(anneal) 환경에 노출시키는 단계를 포함하며,
    상기 어닐링 환경은 어닐링 온도에서 수증기를 포함하고,
    상기 어닐링 온도는 상기 증착 온도 근처로 유지되는, 프로세싱 방법.
  2. 제1항에 있어서,
    상기 피쳐를 충전(fill)하기 위해 상기 증착 환경에 대한 노출을 반복하는 단계를 더 포함하는, 프로세싱 방법.
  3. 제2항에 있어서,
    상기 기판 표면을 상기 증착 환경에 노출시키는 단계는, 상기 기판 표면을, 전구체(precursor)를 포함하는 제1 프로세스 조건 및 반응물(reactant)을 포함하는 제2 프로세스 조건에 순차적으로 노출시키는 단계를 포함하는, 프로세싱 방법.
  4. 제3항에 있어서,
    상기 기판 표면을 상기 증착 환경에 노출시키는 단계는, 상기 기판 표면을, 상기 제1 프로세스 조건을 갖는 제1 프로세스 영역으로부터 상기 제2 프로세스 조건을 갖는 제2 프로세스 영역으로 측방향으로 이동시키는 단계를 더 포함하는, 프로세싱 방법.
  5. 제4항에 있어서,
    상기 기판 표면을 상기 증착 환경에 노출시키는 단계는, 상기 기판 표면을, 상기 제1 프로세스 영역과 상기 제2 프로세스 영역 사이에서 가스 커튼(gas curtain)을 통해 측방향으로 이동시키는 단계를 더 포함하는, 프로세싱 방법.
  6. 제5항에 있어서,
    상기 가스 커튼은, 순서대로, 진공, 퍼지(purge) 가스, 및 진공을 포함하는, 프로세싱 방법.
  7. 제5항에 있어서,
    상기 기판 표면은, 상기 증착 환경에 대한 약 1회 내지 약 200회의 범위 내의 노출들 이후에 상기 어닐링 환경에 노출되는, 프로세싱 방법.
  8. 제5항에 있어서,
    상기 기판 표면은, 상기 증착 환경에 대한 반복되는 노출이 약 10 Å 내지 약 300 Å의 범위 내의 두께를 갖는 막을 형성한 이후에 상기 어닐링 환경에 노출되는, 프로세싱 방법.
  9. 제5항에 있어서,
    상기 막의 특성을 개선하는 것은, 습식 에칭률 비(wet etch rate ratio)를 낮추는 것을 포함하는, 프로세싱 방법.
  10. 제5항에 있어서,
    상기 증착 온도는, 약 400 ℃ 내지 약 550 ℃의 범위 내에 있는, 프로세싱 방법.
  11. 제10항에 있어서,
    상기 어닐링 온도는, 상기 증착 온도의 ±25 ℃에서 유지되는, 프로세싱 방법.
  12. 제5항에 있어서,
    상기 제1 프로세스 조건은 실리콘 전구체를 포함하고, 상기 제2 프로세스 조건은 산소-함유 반응물을 포함하고, 그리고 상기 막은 SiO2인, 프로세싱 방법.
  13. 제12항에 있어서,
    상기 어닐링 환경은, 수증기를 포함하고 그리고 상기 막의 특성을 개선하며,
    상기 막의 특성은 습식 에칭률 비를 포함하는, 프로세싱 방법.
  14. 제13항에 있어서,
    상기 습식 에칭률 비는, 약 0.8 Å/min 내지 약 1.5 Å/min의 범위 내로 감소되는, 프로세싱 방법.
  15. 제13항에 있어서,
    상기 어닐링 환경은 플라즈마를 포함하는, 프로세싱 방법.
KR1020187019610A 2015-12-10 2016-12-09 공간적 원자 층 증착을 이용한 인-시튜 막 어닐링 KR102676605B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562265982P 2015-12-10 2015-12-10
US62/265,982 2015-12-10
PCT/US2016/065906 WO2017100630A1 (en) 2015-12-10 2016-12-09 In-situ film annealing with spatial atomic layer deposition

Publications (2)

Publication Number Publication Date
KR20180083441A true KR20180083441A (ko) 2018-07-20
KR102676605B1 KR102676605B1 (ko) 2024-06-18

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210048565A (ko) * 2018-09-21 2021-05-03 어플라이드 머티어리얼스, 인코포레이티드 알루미늄 함유 막들을 이용한 갭충전

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210048565A (ko) * 2018-09-21 2021-05-03 어플라이드 머티어리얼스, 인코포레이티드 알루미늄 함유 막들을 이용한 갭충전

Also Published As

Publication number Publication date
US20170170009A1 (en) 2017-06-15
WO2017100630A1 (en) 2017-06-15
CN108369896A (zh) 2018-08-03
US11515144B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
US10319583B2 (en) Selective deposition of silicon nitride films for spacer applications
US10134581B2 (en) Methods and apparatus for selective dry etch
KR102527897B1 (ko) 표면 포이즈닝 처리에 의한 바텀 업 갭-충전
US20170053792A1 (en) High Temperature Thermal ALD Silicon Nitride Films
US20180312966A1 (en) Methods For Spatial Metal Atomic Layer Deposition
US10147599B2 (en) Methods for depositing low K and low wet etch rate dielectric thin films
US11702742B2 (en) Methods of forming nucleation layers with halogenated silanes
US20170114453A1 (en) Deposition Of Conformal And Gap-Fill Amorphous Silicon Thin-Films
TWI732846B (zh) 透過控制前驅物混合來強化金屬的空間ald
KR102462467B1 (ko) 배치 프로세싱을 위한 인젝터 및 사용 방법들
US11515144B2 (en) In-situ film annealing with spatial atomic layer deposition
KR102676605B1 (ko) 공간적 원자 층 증착을 이용한 인-시튜 막 어닐링
US11015246B2 (en) Apparatus and methods for depositing ALD films with enhanced chemical exchange
US12018363B2 (en) Gap-fill with aluminum-containing films
WO2020061417A1 (en) Gap-fill with aluminum-containing films

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right