KR20180081360A - 파장 가변 레이저 다이오드의 파장이 변환되는 시간에 기초하여 포토닉 프레임을 전송할 시간을 결정하는 포토닉 프레임 스위칭 시스템 - Google Patents

파장 가변 레이저 다이오드의 파장이 변환되는 시간에 기초하여 포토닉 프레임을 전송할 시간을 결정하는 포토닉 프레임 스위칭 시스템 Download PDF

Info

Publication number
KR20180081360A
KR20180081360A KR1020170002504A KR20170002504A KR20180081360A KR 20180081360 A KR20180081360 A KR 20180081360A KR 1020170002504 A KR1020170002504 A KR 1020170002504A KR 20170002504 A KR20170002504 A KR 20170002504A KR 20180081360 A KR20180081360 A KR 20180081360A
Authority
KR
South Korea
Prior art keywords
photonic frame
photonic
time slot
wrapper
frame
Prior art date
Application number
KR1020170002504A
Other languages
English (en)
Other versions
KR102524579B1 (ko
Inventor
나용욱
김윤주
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020170002504A priority Critical patent/KR102524579B1/ko
Priority to US15/658,374 priority patent/US10110977B2/en
Publication of KR20180081360A publication Critical patent/KR20180081360A/ko
Application granted granted Critical
Publication of KR102524579B1 publication Critical patent/KR102524579B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H04B10/503—Laser transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/70—Photonic quantum communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/02—Wavelength-division multiplex systems
    • H04J14/0227—Operation, administration, maintenance or provisioning [OAMP] of WDM networks, e.g. media access, routing or wavelength allocation
    • H04J14/0254—Optical medium access
    • H04J14/0256—Optical medium access at the optical channel layer
    • H04J14/0258—Wavelength identification or labelling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H04L5/0055—Physical resource allocation for ACK/NACK
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0066—Provisions for optical burst or packet networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08—Time only switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0016—Construction using wavelength multiplexing or demultiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0018—Construction using tunable transmitters or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/002—Construction using optical delay lines or optical buffers or optical recirculation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0033—Construction using time division switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0037—Operation
    • H04Q2011/0045—Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0037—Operation
    • H04Q2011/005—Arbitration and scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0064—Arbitration, scheduling or medium access control aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Optical Communication System (AREA)

Abstract

본 발명의 일실시예에 따른 포토닉 스위칭 시스템은 메인 컨트롤러 및 하나 이상의 포토닉 프레임 래퍼 라인 카드를 포함할 수 있다. 메인 컨트롤러는 포토닉 프레임 래퍼 라인 카드로 타임 슬롯을 할당함으로써, 포토닉 프레임 래퍼 라인 카드가 포토닉 프레임을 전송할 시점을 결정할 수 있다. 포토닉 스위칭 시스템이 복수의 포토닉 프레임 래퍼 라인 카드를 포함하는 경우, 복수의 포토닉 프레임 래퍼 라인 카드들이 포토닉 프레임을 전송하는 시점이 서로 동기화될 수 있다. 특히, 복수의 포토닉 프레임 래퍼 라인 카드들 중 일부가 서로 다른 목적지를 가지는 복수의 포토닉 프레임을 전송하는 경우, 복수의 포토닉 프레임 래퍼 라인 카드들 전부가 포토닉 프레임을 전송하는 시점은 목적지의 변경에 따른 지연을 고려하여 조절될 수 있다.

Description

파장 가변 레이저 다이오드의 파장이 변환되는 시간에 기초하여 포토닉 프레임을 전송할 시간을 결정하는 포토닉 프레임 스위칭 시스템{PHOTONIC FRAME SWITCHING SYSTEM DETERMINING MOMENT OF TRANSMITTING PHOTONIC FRAME BASED ON TIME USED FOR CHANGING WAVELENGTH OF TUNABLE LASER DIODE}
본 발명은 포토닉 프레임(Photonic Frame)을 처리하는 포토닉 프레임 스위칭 시스템 및 상기 시스템이 수행하는 방법에 관한 것이다.
네트워크 스위치(Network Switch) 관련 연구들은, 전기적 스위치 및 라우터 중심으로 구성되는 데이터 센터에서의 전력 소모량 급증, 네트워크 지연 시간 증가, 네트워킹 비용 증가 및 확장성 한계 등과 같은 문제를 해결하기 위하여, 인터넷 프로토콜 트래픽에 대한 처리량 및 지연시간 향상에 집중하고 있다.
패킷이 집중되는 데이터 센터의 인터넷 프로토콜(IP, Internet Protocol) 트래픽은 수 제타 바이트(Zeta Byte)에 다다를 것으로 예상된다. 또한, 서비스를 제공하는 각종 서버들도 폭발적으로 증가하여, 초대용량의 네트워크 스위치가 요구된다. 현재 포토닉 스위칭 기술을 기반으로 한 데이터 센터를 구축함으로써, 초대용량의 프레임을 스위칭하는 것에 대한 연구가 활발히 수행되고 있다.
본 발명은 고용량(high throughput)의 포토닉 프레임 스위칭을 지원하는 포토닉 프레임 스위칭 시스템을 제안한다.
본 발명은 TLD(Tunable Laser Diode)의 지연에도 불구하고 포토닉 프레임을 송신하는 시점을 동기화할 수 있는 복수의 포토닉 프레임 래퍼 라인 카드들을 포함하는 포토닉 프레임 스위칭 시스템을 제안한다.
본 발명의 일실시예에 따르면, 복수의 패킷들을 목적지에 따라 병합함으로써, 포토닉 프레임을 생성하는 복수의 포토닉 프레임 래퍼 라인 카드 및 상기 복수의 포토닉 프레임 래퍼 라인 카드들이 상기 포토닉 프레임을 동시에 송신할 시간을 나타내는 타임 슬롯에 대한 정보를 포함하는 스케쥴링 승인 신호를, 상기 복수의 포토닉 프레임 래퍼 라인 카드들로 전달하는 메인 컨트롤러를 포함하고, 상기 복수의 포토닉 프레임 래퍼 라인 카드들 각각은, 상기 목적지가 서로 다른 복수의 포토닉 프레임을 송신하는 경우, 상기 복수의 포토닉 프레임 각각에 대응하는 복수의 타임 슬롯들 사이에 미리 설정된 가드 타임을 삽입하는 포토닉 프레임 스위칭 시스템이 제공된다.
일실시예에 따르면, 상기 복수의 포토닉 프레임 래퍼 라인 카드들 각각은, 상기 목적지에 대응하는 파장을 이용하여 상기 포토닉 프레임을 출력하는 파장 가변 레이저 다이오드 및 상기 목적지가 서로 다른 복수의 포토닉 프레임을 송신하는 경우, 상기 복수의 포토닉 프레임 래퍼 라인 카드들로, 상기 파장 가변 레이저 다이오드가 상기 파장을 변경하는 시간에 따라 설정된 상기 가드 타임을 삽입할 것을 요청하는 포토닉 프레임 래퍼 장치를 포함하는 포토닉 프레임 스위칭 시스템이 제공된다.
일실시예에 따르면, 상기 포토닉 프레임 래퍼 장치는, 상기 복수의 패킷들 각각의 헤더를 파싱하여, 상기 복수의 패킷들 각각의 목적지를 식별하고, 상기 식별된 목적지에 대응하는 출력 포트에 따라 상기 복수의 패킷들을 분류하고, 상기 분류된 복수의 패킷들을 패킷 메모리에 저장하고, 상기 분류된 복수의 패킷들 각각에 대응하는 출력 포트, 상기 분류된 복수의 패킷들 각각이 저장된 메모리상의 주소 및 상기 분류된 복수의 패킷들 각각의 길이 중 적어도 하나를 가상 출력 큐 메모리에 저장하는 포토닉 프레임 스위칭 시스템이 제공된다.
일실시예에 따르면, 상기 포토닉 프레임 래퍼 장치는, 상기 가상 출력 큐 메모리에 저장된 상기 복수의 패킷들의 수가 미리 설정된 임계값을 초과하는 경우, 상기 메인 컨트롤러로 상기 스케쥴링 승인 신호를 생성할 것을 요청하는 포토닉 프레임 스위칭 시스템이 제공된다.
일실시예에 따르면, 상기 포토닉 프레임 래퍼 장치는, 상기 스케쥴링 승인 신호에 기초하여 타임 슬롯 카운터를 초기화하고, 상기 스케쥴링 승인 신호에 포함된 타임 슬롯 값과 상기 타임 슬롯 카운터가 일치하는 경우, 상기 포토닉 프레임을 생성하는데 사용되는 정보를 포함하는 타임 슬롯 큐를 생성하고, 상기 생성된 타임 슬롯 큐에 기초하여 상기 포토닉 프레임을 생성하고, 상기 타임 슬롯의 시작을 알리는 타이밍 신호를 수신하면, 상기 파장 가변 레이저 다이오드로, 상기 생성된 포토닉 프레임을 출력 하는 포토닉 프레임 스위칭 시스템이 제공된다.
일실시예에 따르면, 상기 포토닉 프레임 래퍼 장치는, 상기 타임 슬롯 값과 상기 타임 슬롯 카운터가 일치하지 않는 경우, 상기 타이밍 신호의 수신에 기초하여 상기 타임 슬롯 카운터의 값을 증가시킨 다음, 상기 타임 슬롯 값과 상기 타임 슬롯 카운터가 일치하는지를 결정하는 포토닉 프레임 스위칭 시스템이 제공된다.
일실시예에 따르면, 상기 포토닉 프레임 래퍼 장치는, 상기 목적지가 서로 다른 복수의 포토닉 프레임을 송신하는 경우, 상기 서로 다른 목적지에 기초하여 생성된 포토닉 프리앰블을, 상기 복수의 포토닉 프레임 중 나중에 전송하는 포토닉 프레임에 삽입하는 포토닉 프레임 스위칭 시스템이 제공된다.
일실시예에 따르면, 상기 복수의 포토닉 프레임 래퍼 라인 카드는, 상기 메인 컨트롤러로부터 스케쥴링 승인 신호를 가장 먼저 수신하는 경우, 상기 복수의 포토닉 프레임 래퍼 라인 카드로, 상기 수신한 스케쥴링 승인 신호에 기초하여 상기 타임 슬롯의 시작을 알리는 타이밍 신호를 송신하는 포토닉 프레임 스위칭 시스템이 제공된다.
일실시예에 따르면, 상기 복수의 포토닉 프레임 래퍼 라인 카드는, 파장별로 스위칭 경로가 결정된 포토닉 스위치 패브릭 장치로, 상기 생성된 포토닉 프레임을 상기 타임 슬롯에 따라 출력하는 포토닉 프레임 스위칭 시스템이 제공된다.
일실시예에 따르면, 상기 복수의 포토닉 프레임 래퍼 라인 카드들 각각은, 상기 포토닉 프레임 스위칭 시스템으로 전달된 포토닉 프레임에 포함된 패킷을 추출하고, 상기 추출된 패킷을 대응하는 서버로 송신하는 포토닉 프레임 스위칭 시스템이 제공된다.
일실시예에 따르면, 상기 메인 컨트롤러는, 상기 복수의 포토닉 프레임 래퍼 라인 카드들이 동일한 목적지로 포토닉 프레임을 송신하는 경우, 상기 복수의 포토닉 프레임 래퍼 라인 카드들이 서로 다른 타임 슬롯에서 상기 포토닉 프레임을 송신하도록 상기 스케쥴링 승인 신호를 생성하는 포토닉 프레임 스위칭 시스템이 제공된다.
본 발명의 일실시예에 따르면, 포토닉 프레임 래퍼 장치에 있어서, 복수의 패킷들에 기초하여 포토닉 프레임을 생성하는 포토닉 프레임 래퍼 입력부 및 상기 포토닉 프레임 래퍼 장치에 연결된 메인 컨트롤러로, 상기 생성된 포토닉 프레임을 송신할 타임 슬롯을 할당할 것을 요청하는 동기화 처리기를 포함하는 포토닉 프레임 래퍼 장치가 제공된다.
일실시예에 따르면, 상기 포토닉 프레임 래퍼 입력부는, 상기 복수의 패킷들 각각의 헤더를 파싱하여, 상기 복수의 패킷들 각각의 목적지를 식별하는 헤더 파싱부, 상기 식별된 목적지에 대응하는 출력 포트에 따라 상기 복수의 패킷들을 분류하는 패킷 분류부, 상기 분류된 복수의 패킷들 각각에 대응하는 출력 포트, 상기 분류된 복수의 패킷들 각각이 저장된 메모리상의 주소 및 상기 분류된 복수의 패킷들 각각의 길이 중 적어도 하나를 가상 출력 큐 메모리에 저장하는 가상 출력 큐 메모리 컨트롤러, 상기 분류된 복수의 패킷들을 병합하여 포토닉 프레임을 생성하는 포토닉 프레임 생성부 및 상기 할당된 타임 슬롯에 기초하여, 상기 포토닉 프레임 생성부로 상기 포토닉 프레임을 생성할 것을 요청하는 스케쥴링 처리부를 포함하는 포토닉 프레임 래퍼 장치가 제공된다.
일실시예에 따르면, 상기 동기화 처리기는, 상기 가상 출력 큐 메모리에 저장된 상기 복수의 패킷들의 수가 미리 설정된 임계값을 초과하는 경우, 상기 메인 컨트롤러로 상기 타임 슬롯을 할당할 것을 요청하는 포토닉 프레임 래퍼 장치가 제공된다.
일실시예에 따르면, 상기 동기화 처리기는, 상기 메인 컨트롤러가 상기 요청에 대응하여 스케쥴링 승인 신호를 송신한 경우, 상기 스케쥴링 승인 신호에 포함된 상기 타임 슬롯에 대한 정보를 상기 스케쥴링 처리부로 전달하는 포토닉 프레임 래퍼 장치가 제공된다.
일실시예에 따르면, 상기 스케쥴링 처리부는, 상기 메인 컨트롤러가 할당한 타임 슬롯에 대한 정보를 수신하는 경우, 타임 슬롯 카운터를 초기화하고, 상기 수신한 정보에 포함된 타임 슬롯 값과 상기 타임 슬롯 카운터가 일치하는 경우, 상기 포토닉 프레임을 생성하는데 사용되는 정보를 포함하는 타임 슬롯 큐를 생성하고, 상기 포토닉 프레임 생성부로, 상기 생성된 타임 슬롯 큐에 기초하여 상기 포토닉 프레임을 생성할 것을 요청하고, 상기 타임 슬롯의 시작을 알리는 타이밍 신호를 수신하면, 상기 포토닉 프레임 생성부로, 상기 생성한 포토닉 프레임의 전송을 시작할 것을 요청하는 포토닉 프레임 래퍼 장치가 제공된다.
일실시예에 따르면, 상기 스케쥴링 처리부는, 상기 타임 슬롯 값과 상기 타임 슬롯 카운터가 일치하지 않는 경우, 상기 타이밍 신호의 수신에 기초하여 상기 타임 슬롯 카운터의 값을 증가시킨 다음, 상기 타임 슬롯 값과 상기 타임 슬롯 카운터가 일치하는지를 결정하는 포토닉 프레임 래퍼 장치가 제공된다.
일실시예에 따르면, 상기 목적지가 서로 다른 복수의 포토닉 프레임을 송신하는 경우, 상기 복수의 포토닉 프레임 각각에 대응하는 복수의 타임 슬롯들 사이에 미리 설정된 가드 타임을 삽입하는 파장 변환 컨트롤러를 더 포함하는 포토닉 프레임 래퍼 장치가 제공된다.
일실시예에 따르면, 상기 가드 타임은, 상기 포토닉 프레임을 출력하는 파장 가변 레이저 다이오드가 상기 목적지에 대응하여 파장을 변경하는 시간에 기초하여 결정되는 포토닉 프레임 래퍼 장치가 제공된다.
일실시예에 따르면, 포토닉 프레임을 수신하는 경우, 상기 수신된 포토닉 프레임으로부터 추출된 패킷을 대응하는 서버로 출력하는 포토닉 프레임 출력부를 더 포함하는 포토닉 프레임 래퍼 장치가 제공된다.
본 발명의 일실시예에 따르면, 고용량(high throughput)의 포토닉 프레임 스위칭을 수행할 수 있다.
본 발명의 일실시예에 따르면, TLD의 지연에도 불구하고 포토닉 프레임을 송신하는 시점을 동기화할 수 있다.
도 1은 본 발명의 일실시예에 따른 포토닉 프레임 스위칭 시스템의 구조를 설명하기 위한 개념적인 도면이다.
도 2는 일실시예에 따른 포토닉 프레임 스위칭 시스템에 포함된 복수의 포토닉 프레임 래퍼 라인 카드들이 타임 슬롯 및 가드 타임에 따라 포토닉 프레임을 어떻게 송신하는지를 설명하기 위한 예시적인 도면이다.
도 3은 일실시예에 따른 포토닉 프레임 래퍼 장치의 구조를 개념적으로 도시한 도면이다.
도 4는 일실시예에 따른 포토닉 프레임 래퍼 장치의 보다 상세한 구조를 개념적으로 도시한 도면이다.
도 5는 일실시예에 따른 포토닉 프레임 래퍼 장치가 패킷 인터페이스를 통하여 수신한 패킷을 외부 메모리로 저장하는 동작을 설명하기 위한 흐름도이다.
도 6은 일실시예에 따른 포토닉 프레임 래퍼 장치가 포토닉 프레임을 생성하는 동작을 설명하기 위한 흐름도이다.
도 7은 일실시예에 따른 포토닉 프레임 래퍼 장치가 생성한 포토닉 프레임의 구조를 설명하기 위한 개념적인 도면이다.
도 8은 일실시예에 따른 포토닉 프레임 스위칭 시스템에 포함된 각각의 디바이스가 수행하는 동작을 설명하기 위한 예시적인 흐름도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 “연결되어” 있다거나 “접속되어” 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 “직접 연결되어” 있다거나 “직접 접속되어” 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 “~사이에”와 “바로~사이에” 또는 “~에 직접 이웃하는” 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, “포함하다” 또는 “가지다” 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 포토닉 프레임 스위칭 시스템의 구조를 설명하기 위한 개념적인 도면이다.
일실시예에 따른 포토닉 프레임 스위칭 시스템은 포토닉 프레임을 처리하는 적어도 하나의 포토닉 프레임 래퍼 라인 카드를 포함할 수 있다. 도 1을 참고하면, N개의 포토닉 프레임 래퍼 라인 카드(120)가 도시된다.
포토닉 프레임 래퍼 라인 카드(120)는 포토닉 프레임 래퍼 장치 및 파장 가변 레이저 다이오드(TLD, Tunable Laser Diode)를 포함할 수 있다. 포토닉 프레임 래퍼 장치는 패킷을 수신하는 경우, 수신한 패킷에 기초하여 포토닉 프레임을 생성할 수 있다. 보다 구체적으로, 포토닉 프레임 래퍼 장치는 복수의 패킷들을 목적지에 따라 병합함으로써, 포토닉 프레임을 생성할 수 있다. 목적지는 포토닉 프레임에 포함된 패킷을 수신하는 서버, 단말을 의미한다. 목적지는 패킷을 수신할 서버, 단말에 도달하기 위해 경유하는 네트워크 스위치를 포함할 수 있다. 포토닉 프레임 래퍼 장치는 생성한 포토닉 프레임을 TLD로 전송할 수 있다.
포토닉 프레임 래퍼 장치는 포토닉 프레임을 수신하는 경우, 수신한 포토닉 프레임을 하나 이상의 패킷으로 분할할 수 있다. 포토닉 프레임 래퍼 장치는 분할된 하나 이상의 패킷들을 대응하는 서버로 전송할 수 있다.
도 1을 참고하면, 일실시예에 따른 포토닉 프레임 스위칭 시스템은 포토닉 프레임 래퍼 라인 카드(120)를 제어하는 메인 컨트롤러(110)를 포함할 수 있다. 포토닉 프레임 스위칭 시스템이 복수의 포토닉 프레임 래퍼 라인 카드를 포함하는 경우, 메인 컨트롤러(110)는 복수의 포토닉 프레임 래퍼 라인 카드들의 포토닉 프레임을 송신하는 시점을 제어할 수 있다.
타임 슬롯은 시간을 1 개의 포토닉 프레임을 송신하는 시구간에 따라 구분한 시간의 단위를 의미한다. 메인 컨트롤러(110)는 하나 이상의 타임 슬롯에 대한 정보를 포함하는 스케쥴링 승인 신호를 이용하여, 포토닉 프레임 래퍼 라인 카드(120)가 포토닉 프레임을 송신하는 시점을 제어할 수 있다. 스케쥴링 승인 신호에 포함된 하나 이상의 타임 슬롯들을 타임 슬롯 그룹이라 한다.
메인 컨트롤러(110)는 스케쥴링 승인 신호를 이용하여, 포토닉 프레임을 동시에 송신하도록 복수의 포토닉 프레임 래퍼 라인 카드들을 제어할 수 있다. 바꾸어 말하면, 복수의 포토닉 프레임 프레임 래퍼 라인 카드들은 메인 컨트롤러(110)가 제공한 스케쥴링 승인 신호에 따라 포토닉 프레임을 동시에 송신할 수 있다. 바꾸어 말하면, 타임 슬롯은 복수의 포토닉 프레임 래퍼 라인 카드들이 상기 포토닉 프레임을 동시에 송신할 시간을 나타낼 수 있다.
보다 구체적으로, 도 1을 참고하면, 복수의 포토닉 프레임 래퍼 라인 카드들 각각의 포토닉 프레임 래퍼 장치는 패킷을 수신하면, 메인 컨트롤러(120)로 포토닉 프레임의 생성 및 전송과 관련된 스케쥴링을 수행할 것을 요청할 수 있다.
메인 컨트롤러(120)는 미리 설정된 시간 동안 하나 이상의 포토닉 프레임 래퍼 장치의 스케쥴링 요청을 수신할 수 있다. 메인 컨트롤러(120)는 수신한 스케쥴링 요청에 대응하여, 포토닉 프레임을 송신할 타임 슬롯을 결정할 수 있다. 메인 컨트롤러(120)는 복수의 포토닉 프레임 래퍼 장치로부터 미리 정해진 수 이상의 스케쥴링 요청을 수신하면, 포토닉 프레임을 송신할 타임 슬롯을 결정할 수 있다. 다른 실시예에 따르면, 메인 컨트롤러(120)는 첫 번째 스케쥴링 요청을 수신한 시점을 기준으로 미리 설정된 시간 이내에 수신된 스케쥴링 요청들 만으로 포토닉 프레임을 송신할 타임 슬롯을 결정할 수 있다.
메인 컨트롤러(120)는 포토닉 프레임에 포함된 패킷의 우선순위 및 QoS (Quality of Service) 정책등을 고려하여 서비스되는 타임 슬롯을 결정할 수 있다. 메인 컨트롤러(120)는 수신한 스케쥴링 요청에 대응하여, 포토닉 프레임 래퍼 라인 카드로 타임 슬롯을 할당할 수 있다. 메인 컨트롤러(120)는 스케쥴링을 수행할 것을 요청한 포토닉 프레임 래퍼 장치로, 결정된 타임 슬롯에 대한 정보를 포함하는 스케쥴링 승인 신호를 송신할 수 있다. 스케쥴링 승인 신호는 포토닉 프레임 래퍼 라인 카드별로 할당된 타임 슬롯에 대한 정보를 포함할 수 있다.
복수의 포토닉 프레임 래퍼 라인 카드들 중에서, 스케쥴링 승인 신호를 가장 먼저 수신한 포토닉 프레임 래퍼 라인 카드의 포토닉 프레임 래퍼 장치는 나머지 포토닉 프레임 래퍼 라인 카드로, 타임 슬롯의 시작을 알리는 타이밍 신호를 송신할 수 있다. 타이밍 신호를 이용하여, 복수의 포토닉 프레임 래퍼 라인 카드들은 포토닉 프레임을 동시에 송신할 수 있다. 스케쥴링 승인 신호를 가장 먼저 수신한 포토닉 프레임 래퍼 라인 카드의 포토닉 프레임 래퍼 장치는 나머지 포토닉 프레임 래퍼 라인 카드로, 타임 슬롯의 동기를 맞추기 위한 스케쥴링 시작 신호를 송신할 수 있다. 스케쥴링 시작 신호를 이용하여, 복수의 포토닉 프레임 래퍼 라인 카드들이 포토닉 프레임을 송신할 시점을 동기화할 수 있다.
일실시예에 따르면, 메인 컨트롤러(120)는 스케쥴링 승인 신호를 복수의 포토닉 프레임 래퍼 라인 카드로 브로드캐스팅할 수 있다. 복수의 포토닉 프레임 래퍼 라인 카드들 각각은 수신한 스케쥴링 승인 신호로부터, 복수의 포토닉 프레임 래퍼 라인 카드들 각각에 할당된 하나 이상의 타임 슬롯을 식별할 수 있다. 복수의 포토닉 프레임 래퍼 라인 카드들 각각의 포토닉 프레임 래퍼 장치는 동기화된 타임 슬롯 카운터를 기준으로, 할당된 타임 슬롯을 식별할 수 있다. 포토닉 프레임 래퍼 장치는 할당된 타임 슬롯에서, TLD로 포토닉 프레임을 송신할 수 있다. TLD는 포토닉 프레임의 목적지에 따라 포토닉 프레임의 파장을 결정하고, 결정된 파장을 가진 포토닉 프레임을 포토닉 스위치 패브릭 장치(130)로 송신할 수 있다. 즉, TLD는 목적지에 대응하는 파장을 이용하여 상기 포토닉 프레임을 출력할 수 있다.
도 1을 참고하면, 일실시예에 따른 포토닉 프레임 스위칭 시스템은 파장별로 스위칭 경로가 결정된 포토닉 스위치 패브릭 장치(130)를 포함할 수 있다. 포토닉 스위치 패브릭 장치(130)는 복수의 포토닉 프레임 래퍼 라인 카드들 각각에 대응하는 복수의 입력 포트 및 복수의 출력 포트를 포함할 수 있다. 복수의 출력 포트들 각각은 포토닉 프레임 스위칭 시스템이 포토닉 프레임을 전송할 목적지로 연결될 수 있다. 복수의 포토닉 프레임 래퍼 라인 카드들의 포토닉 프레임의 송신할 시점이 스케쥴링 시작 신호 또는 타이밍 신호에 따라 동기화됨으로써, 포토닉 스위치 패브릭 장치(130)의 출력 포트들의 충돌이 방지 될 수 있다.
포토닉 스위치 패브릭 장치(130)는 포토닉 프레임 래퍼 라인 카드(120)로부터 수신한 포토닉 프레임을, 포토닉 프레임의 파장에 따라 복수의 출력 포트들 중 어느 하나로 스위칭할 수 있다. 포토닉 스위치 패브릭 장치(130)의 스위칭 경로가 파장별로 결정되므로, 포토닉 프레임 래퍼 라인 카드(120)는 포토닉 프레임의 파장을 조절함으로써, 포토닉 프레임을 특정한 목적지로 송신할 수 있다. 포토닉 프레임의 파장은 TLD가 사용하는 파장에 따라 결정될 수 있다.
포토닉 프레임 래퍼 라인 카드(120)가 전송할 복수의 포토닉 프레임들이 서로 다른 목적지로 전송되어야 하는 경우, TLD는 포토닉 프레임들 각각의 목적지에 따라 사용하는 파장을 변경할 수 있다. TLD가 파장을 변경하는 동안, 시간이 소요될 수 있다. 복수의 포토닉 프레임 래퍼 라인 카드들 중 일부의 TLD가 파장을 변경하는 경우, 파장이 변경된 일부 포토닉 프레임 래퍼 라인 카드가 포토닉 프레임을 송신하는 시점은 파장이 변경되지 않은 다른 포토닉 프레임 래퍼 라인 카드의 그것과 달라질 수 있다.
복수의 포토닉 프레임 래퍼 라인 카드들 중 어느 하나의 TLD가 파장을 변경하더라도, 일실시예에 따른 복수의 포토닉 프레임 래퍼 라인 카드들은 가드 타임을 이용하여 포토닉 프레임을 송신할 시점을 동기화할 수 있다. 가드 타임은 TLD가 파장을 변경하는 시간 이상으로 결정될 수 있다. 즉, 복수의 포토닉 프레임 래퍼 라인 카드들 중 일부의 TLD가 파장을 변경하는 경우, 복수의 포토닉 프레임 래퍼 라인 카드 전부는 포토닉 프레임을 송신하는 시점을 가드 타임만큼 지연시킬 수 있다. 보다 구체적으로, TLD의 파장을 변경하는 포토닉 프레임 래퍼 라인 카드는 나머지 포토닉 프레임 래퍼 라인 카드로, 나머지 포토닉 프레임 래퍼 라인 카드의 포토닉 프레임을 송신하는 시점을 가드 타임만큼 지연시킬 것을 요청할 수 있다.
예를 들어, 도 1의 포토닉 프레임 래퍼 라인카드 1이 이전에 송신한 포토닉 프레임과 다른 목적지를 가진 포토닉 프레임을 송신하기 위하여, 포토닉 프레임 래퍼 라인카드 1의 TLD 1의 파장을 변경하는 것으로 가정하자. 이 경우, 포토닉 프레임 래퍼 라인카드 1의 포토닉 프레임 래퍼 장치 1은 포토닉 프레임 래퍼 라인 카드 2 내지 포토닉 프레임 래퍼 라인 카드 N으로, TLD 1의 파장이 변경됨을 알리는 파장 변경 알림 신호를 송신할 수 있다. 즉, 파장 변경 알림 신호는 하나의 포토닉 프레임 래퍼 장치가 타임 슬롯 그룹 내의 인접한 타임 슬롯에서, 목적지가 서로 다른 포토닉 프레임을 전송할 때 생성될 수 있다.
포토닉 프레임 래퍼 라인 카드 2 내지 포토닉 프레임 래퍼 라인 카드 N의 포토닉 프레임 래퍼 라인 장치들은 파장 변경 알림 신호를 수신하면, 타임 슬롯들 사이에 가드 타임을 삽입할 수 있다. 포토닉 프레임 래퍼 장치 1 또한 타임 슬롯들 사이에 가드 타임을 삽입할 수 있다. 가드 타임이 타임 슬롯들 사이에 동시에 삽입됨으로써, 포토닉 프레임 래퍼 라인 카드 1 내지 N의 포토닉 프레임을 송신하는 시점이 TLD 1의 파장을 변경하는 시점을 고려하여 동기화될 수 있다.
종합하면, 일실시예에 따른 포토닉 프레임 스위칭 시스템에 포함된 복수의 포토닉 프레임 래퍼 라인 카드들은 포토닉 프레임을 송신하는 시점을 메인 컨트롤러(110)가 할당한 타임 슬롯에 따라 동기화할 수 있다. 더 나아가서, 복수의 포토닉 프레임 래퍼 라인 카드들 중 일부가 인접한 타임 슬롯에서 서로 다른 목적지를 가지는 포토닉 프레임을 송신하는 경우, 복수의 포토닉 프레임 래퍼 라인 카드들 전부는 목적지의 변경에 따라 소요되는 시간을 고려하여, 포토닉 프레임을 송신하는 시점을 다시 동기화할 수 있다. 이로써, 포토닉 프레임 스위칭 시스템은 전송 대역폭의 효율을 높이면서 고용량(high throughput) 스위칭 처리를 지원할 수 있다.
도 2는 일실시예에 따른 포토닉 프레임 스위칭 시스템에 포함된 복수의 포토닉 프레임 래퍼 라인 카드들이 타임 슬롯 및 가드 타임에 따라 포토닉 프레임을 어떻게 송신하는지를 설명하기 위한 예시적인 도면이다. 설명의 편의를 위하여, 포토닉 프레임 스위칭 시스템은 4 개의 포토닉 프레임 래퍼 라인 카드들을 포함하는 것으로 가정한다.
도 2를 참고하면, 포토닉 프레임 래퍼 라인 카드 x가 타임 슬롯 y에서 송신하는 포토닉 프레임이 포토닉 프레임 x-y로 도시된다. 포토닉 프레임 래퍼 라인 카드 1 내지 4 중 적어도 하나가 메인 컨트롤러로, 스케쥴링 승인 신호를 생성할 것을 요청할 수 있다. 메인 컨트롤러는 스케쥴링 승인 신호의 생성을 요청한 포토닉 프레임 래퍼 라인 카드로 타임 슬롯을 할당할 수 있다. 타임 슬롯을 할당한 결과가 스케쥴링 승인 신호에 포함될 수 있다. 메인 컨트롤러가 포토닉 프레임 래퍼 라인 카드로 일련의 타임 슬롯을 할당한 경우, 스케쥴링 승인 신호는 일련의 타임 슬롯의 그룹(타임 슬롯 그룹)에 대한 정보를 포함할 수 있다. 도 2를 참고하면, 메인 컨트롤러가 N개의 타임 슬롯을 할당한 것으로 가정한다. 동일한 출력 포트를 가지는 복수의 패킷들이 하나 이상의 타임 슬롯을 사용하여 송신될 수 있다.
스케쥴링 승인 신호를 가장 먼저 수신한 포토닉 프레임 래퍼 라인 카드는 다른 포토닉 프레임 래퍼 라인 카드로, 수신한 스케쥴링 승인 신호에 기초하여 타임 슬롯의 시작을 알리는 타이밍 신호를 송신할 수 있다. 포토닉 프레임 래퍼 라인 카드 1이 스케쥴링 승인 신호를 가장 먼저 수신한 것으로 가정한다. 포토닉 프레임 래퍼 라인 카드 1은 포토닉 프레임 래퍼 라인 카드 2 내지 4로 타임 슬롯의 시작을 알리는 타이밍 신호를 송신할 수 있다.
도 2를 참고하면, 타이밍 신호는 기준 펄스를 기반으로 생성된 펄스 신호로써, 복수의 포토닉 프레임 래퍼 장치들이 포토닉 프레임의 전송의 동기를 타임 슬롯 별로 맞추기 위하여 생성된 신호이다. 포토닉 프레임 래퍼 라인 카드 1 내지 4는 타이밍 신호에 기초하여, 포토닉 프레임을 송신할 수 있다. 도 2를 참고하면, 타이밍 신호가 타임 슬롯 1(210)이 시작되는 시점에 생성되고, 포토닉 프레임 래퍼 라인 카드 1 내지 4들 각각은 타이밍 신호에 기초하여 포토닉 프레임 1-1, 포토닉 프레임 2-1, 포토닉 프레임 3-1, 포토닉 프레임 4-1을 송신할 수 있다.
일실시예에 따른 포토닉 프레임 래퍼 라인 카드는 연속적으로 할당된 타임 슬롯을 따라 복수의 포토닉 프레임들을 송신하는 경우, 연속적으로 송신할 포토닉 프레임들의 목적지가 동일한지를 결정할 수 있다. 연속적으로 송신할 포토닉 프레임들의 목적지가 동일한 경우, 포토닉 프레임 래퍼 라인 카드는 타임 슬롯을 지연시키지 않고 포토닉 프레임을 송신할 수 있다.
도 2를 참고하면, 연속적으로 할당된 타임 슬롯 1(210) 및 타임 슬롯 2(220)에서, 포토닉 프레임 래퍼 라인 카드 1 내지 4들 각각이 동일한 목적지를 가지는 복수의 포토닉 프레임들을 연속적으로 송신하는 것으로 가정한다. 예를 들어, 포토닉 프레임 1-1 및 포토닉 프레임 1-2의 목적지가 일치하고, 포토닉 프레임 3-1 및 포토닉 프레임 3-2의 목적지가 서로 일치할 수 있다. 이 경우, 타임 슬롯 1(210)이 종료된 다음, 타임 슬롯 2(220)가 지연 없이 시작될 수 있다. 즉, 포토닉 프레임 래퍼 라인 카드 1은 타임 슬롯 1(210)이 종료된 다음, 타임 슬롯 2(220)에 대한 타이밍 신호를 생성할 수 있다.
연속적으로 송신할 포토닉 프레임들의 목적지가 서로 다른 경우, 포토닉 프레임 래퍼 라인 카드는 타임 슬롯을 가드 타임 만큼 지연시킨 다음, 지연된 타임 슬롯에서 포토닉 프레임을 송신할 수 있다. 즉, 타임 슬롯에 대한 타이밍 신호가 가드 타임만큼 슬라이딩될 수 있다.
도 2를 참고하면, 포토닉 프레임 래퍼 라인 카드 2가 전송하는 포토닉 프레임 2-2 및 포토닉 프레임 2-3의 목적지가 서로 다른 것으로 가정하자. 포토닉 프레임 래퍼 라인 카드 2는 포토닉 프레임 2-2의 전송이 완료되는 시점에서(즉, 타임 슬롯 2(220) 및 타임 슬롯 3(230) 사이], TLD가 사용하는 파장을, 포토닉 프레임 2-2의 목적지에 대응하는 파장에서 포토닉 프레임 2-3의 목적지에 대응하는 파장으로 변경할 수 있다. 이 경우, 포토닉 프레임 래퍼 라인 카드 2는 포토닉 프레임 래퍼 라인 카드 1, 3, 4로, 파장 변경 알림 신호를 송신할 수 있다.
포토닉 프레임 래퍼 라인 카드 1, 3, 4는 파장 변경 알림 신호를 수신하면, 타임 슬롯 2(220) 및 타임 슬롯 3(230) 사이에 가드 타임(240)을 삽입할 수 있다. 이로써, 포토닉 프레임 래퍼 라인 카드 1, 3, 4는 포토닉 프레임 래퍼 라인 카드 2에 포함된 TLD의 파장의 변경에 기초하여, 포토닉 프레임을 전송할 시점을 다시 동기화할 수 있다. 즉, 가드 타임(240)은 포토닉 프레임 래퍼 라인 카드에 포함된 TLD가 파장을 변경하는 시간에 기초하여 결정될 수 있다.
도 2를 참고하면, 가드 타임(240)이 타임 슬롯 2(220) 및 타임 슬롯 3(230) 사이에 삽입됨으로써, 포토닉 프레임 래퍼 라인 카드 1은 타임 슬롯 3(230)에 대한 타이밍 신호를 가드 타임(240)만큼 지연시켜 생성할 수 있다. 포토닉 프레임 래퍼 라인 카드 1 내지 4는 지연되어 생성된 타임 슬롯 3(230)에 대한 타이밍 신호에 기초하여 포토닉 프레임 1-3 내지 포토닉 프레임 4-3을 송신할 수 있다.
상술한 포토닉 프레임 래퍼 라인 카드의 동작은 포토닉 프레임 래퍼 라인 카드에 포함된 포토닉 프레임 래퍼 장치에 의해 제어될 수 있다. 이하에서는 도 3을 참고하여 포토닉 프레임 래퍼 장치의 구조 및 그 동작을 상세히 설명한다.
도 3은 일실시예에 따른 포토닉 프레임 래퍼 장치(300)의 구조를 개념적으로 도시한 도면이다.
도 3을 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 장치(300)의 인터페이스는 데이터 센터 또는 서버와 패킷을 송 수신하는 패킷 인터페이스(301)를 포함할 수 있다. 패킷은 Layer 2 프레임으로써, 포토닉 프레임의 부 프레임(Sub-frame)이 될 수 있다. 서버는 네트워크를 통하여 포토닉 프레임 래퍼 장치(300)를 포함하는 포토닉 프레임 스위칭 시스템과 연결될 수 있다.
도 3을 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 장치(300)의 인터페이스는 포토닉 스위치 패브릭 장치와 연결되고, 포토닉 프레임을 송 수신하는 포토닉 프레임 인터페이스(311)를 포함할 수 있다. 더 나아가서, 포토닉 프레임 래퍼 장치(300)의 인터페이스는 메인 컨트롤러로 타임 슬롯에 대한 스케쥴링을 요청할 수 있고, 메인 컨트롤러로부터 스케쥴링 승인 신호를 수신할 수 있다.
도 3을 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 장치(300)는 포토닉 프레임을 생성할 때 필요한 프로세싱 시간(Processing Time) 동안 패킷을 저장하는 내부 메모리(305)를 포함할 수 있다. 내부 메모리(305)는 DPRAM(Dual-Port Random Access Memory)을 포함할 수 있다. 내부 메모리(305)는 FIFO(First In First Out) 방식에 따라 패킷을 저장할 수 있다. 내부 메모리(305)는 브로드 캐스트 또는 멀티캐스트와 같은 패킷 복사가 필요한 경우, 패킷을 일시적으로 저장할 수 있다.
도 3을 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 장치(300)는 제어 레지스터 처리기(304)를 포함할 수 있다. 제어 레지스터 처리기(304)는 포토닉 프레임 래퍼 장치(300)의 동작을 제어하고, 포토닉 프레임 래퍼 장치(300)의 상태 정보들을 관리할 수 있다. 도 3을 참고하면, 제어 레지스터 처리기(304)는 포토닉 프레임 래퍼 입력부(306) 및 포토닉 프레임 래퍼 출력부(303)들이 교환하는 제어 정보를 전달할 수 있다.
도 3을 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 장치(300)는 포토닉 프레임을 수신하는 경우, 수신된 포토닉 프레임으로부터 추출된 패킷을 대응하는 서버로 출력하는 포토닉 프레임 출력부(303)를 포함할 수 있다. 이하에서는 포토닉 프레임 래퍼 장치(300)가 포토닉 스위치 패브릭 장치로부터 수신한 포토닉 프레임을 처리하는 동작을 설명한다. 포토닉 프레임 출력부(303)는 포토닉 프레임 인터페이스(311)를 통하여 포토닉 프레임을 수신할 수 있다. 포토닉 프레임 출력부(303)는 수신한 포토닉 프레임을 하나 이상의 패킷으로 분할할 수 있다. 포토닉 프레임 출력부(303)는 분할한 하나 이상의 패킷을 포토닉 프레임 래퍼 장치(300)를 포함하는 포토닉 프레임 래퍼 라인 카드의 외부 메모리에 저장할 수 있다.
도 3을 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 장치(300)는 포토닉 프레임 래퍼 출력부(303)에서 분해된 패킷을 외부 메모리로 저장하는 출력 패킷 메모리 컨트롤러(302)를 포함할 수 있다. 포토닉 프레임 출력부(303)는 패킷을 외부 메모리에 저장하기 위하여, 패킷을 출력 패킷 메모리 컨트롤러(302)로 전달할 수 있다.
포토닉 프레임 출력부(303)는 패킷을 대응하는 서버로 전달하는 경우, 외부 메모리로부터 가져온 패킷을 패킷 인터페이스(301)를 통해 대응하는 서버로 출력할 수 있다. 포토닉 프레임 출력부(303)는 출력 패킷 메모리 컨트롤러(302)를 이용하여, 외부 메모리로부터 패킷을 가져올 수 있다. 출력 패킷 메모리 컨트롤러(302)는 서버로 전달해야 하는 패킷을 외부 메모리로부터 가져온 다음, 포토닉 프레임 래퍼 출력부(303)로 가져온 패킷을 출력할 수 있다.
이하에서는 포토닉 프레임 래퍼 장치(300)가 패킷 인터페이스(301)를 통하여 수신한 패킷을 처리하는 동작을 설명한다. 도 3을 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 장치(300)는 패킷 인터페이스(301)를 통하여 수신한 적어도 하나의 패킷들에 기초하여 포토닉 프레임을 생성하는 포토닉 프레임 래퍼 입력부(306)를 포함할 수 있다.
포토닉 프레임 래퍼 입력부(306)는 패킷 인터페이스부(301)로부터 수신한 패킷의 목적지를 식별할 수 있다. 포토닉 프레임 래퍼 입력부(306)는 식별된 목적지에 대응하는 포토닉 스위치 패브릭 장치의 출력 포트를 결정할 수 있다. 포토닉 프레임 래퍼 입력부(306)는 결정된 출력 포트 별로 패킷을 분류할 수 있다.
도 3을 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 장치(300)는 포토닉 프레임 래퍼 입력부(306)에 의해 출력 포트가 결정된 패킷을 외부 메모리로 저장하는 입력 패킷 메모리 컨트롤러(307)를 포함할 수 있다. 즉, 포토닉 프레임 래퍼 입력부(306)는 분류된 패킷을 입력 패킷 메모리 컨트롤러(307)로 전달할 수 있다.
도 3을 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 장치(300)는 연결된 메인 컨트롤러로, 포토닉 프레임을 송신할 타임 슬롯을 할당할 것을 요청하는 동기화 처리기(308)를 포함할 수 있다. 보다 구체적으로, 포토닉 프레임 래퍼 입력부(306)가 미리 설정된 임계값을 초과하는 정보(패킷과 관련된 정보)를 수신하면, 동기화 처리기(308)는 메인 컨트롤러로 타임 슬롯을 할당할 것을 요청하는 스케쥴링 요청 신호를 송신할 수 있다. 동기화 처리기(308)는 메인 컨트롤러로부터 스케쥴링 승인 신호를 수신하는 경우, 수신한 스케쥴링 승인 신호를 포토닉 프레임 래퍼 입력부(306)로 전달할 수 있다. 동기화 처리기(308)는 스케쥴링 시작 신호를 수신하는 경우, 수신한 스케쥴링 시작 신호를 포토닉 프레임 래퍼 입력부(306)로 전달할 수 있다.
포토닉 프레임 래퍼 입력부(306)는 동기화 처리기(308)로부터 수신한 스케쥴링 승인 신호 또는 스케쥴링 시작 신호에 기초하여 타임 슬롯 카운터를 초기화할 수 있다. 포토닉 프레임 래퍼 입력부(306)는 스케쥴링 승인 신호 또는 스케쥴링 시작 신호에 포함된 타임 슬롯의 값을 식별할 수 있다. 타임 슬롯 카운터의 값이 식별된 타임 슬롯의 값과 동일하면, 포토닉 프레임 래퍼 입력부(306)는 입력 패킷 메모리 컨트롤러(307)를 통해 외부 메모리에 저장된 패킷을 수신할 수 있다. 보다 구체적으로, 타임 슬롯이 시작되기 전에, 입력 패킷 메모리 컨트롤러(307)는 외부 메모리에 저장된 패킷을 가져올 수 있다. 입력 패킷 메모리 컨트롤러(307)는 가져온 패킷을 포토닉 프레임 래퍼 입력부(306)로 전달할 수 있다. 포토닉 프레임 래퍼 입력부(306)는 수신한 패킷에 기초하여 포토닉 프레임을 생성하고, 생성한 포토닉 프레임을 포토닉 프레임 인터페이스(311)로 전달할 수 있다.
메인 컨트롤러에 복수의 포토닉 프레임 래퍼 장치가 연결되고, 포토닉 프레임 래퍼 장치(300)가 메인 컨트롤러로부터 스케쥴링 승인 신호를 가장 먼저 수신하는 경우, 동기화 처리기(308)는 다른 포토닉 프레임 래퍼 장치의 동기화 처리기가 스케쥴링 시작 신호를 송신하지 않도록 제어할 수 있다. 더 나아가서, 동기화 처리기(308)는 다른 포토닉 프레임 래퍼 장치로 스케쥴링 시작 신호를 송신할 수 있다.
도 3을 참고하면, 목적지가 서로 다른 복수의 포토닉 프레임을 송신하는 경우, 일실시예에 따른 포토닉 프레임 래퍼 장치(300)는 복수의 포토닉 프레임 각각에 대응하는 복수의 타임 슬롯들 사이에 미리 설정된 가드 타임을 삽입하는 파장 변환 컨트롤러(309)를 포함할 수 있다. 보다 구체적으로, 포토닉 프레임 래퍼 장치(300)에 연결된 TLD가 사용하는 파장이 변경되는 경우, 파장 변환 컨트롤러(309)는 다른 포토닉 프레임 래퍼 장치로 파장 변경 알림 신호를 송신할 수 있다. 더 나아가서, 타임 슬롯이 변경되는 시점에 파장을 변경해야 하는 포토닉 프레임 래퍼 장치가 있는 경우, 파장 변환 컨트롤러(309)는 해당 포토닉 프레임 래퍼 장치로, 파장을 변경할 것을 요청하는 파장 변경 제어 신호를 송신할 수 있다.
도 3을 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 장치(300)는 파장 변경 제어 신호 또는 파장 변경 알림 신호를 교환하는 TLD 인터페이스(310)를 포함할 수 있다.
도 4는 일실시예에 따른 포토닉 프레임 래퍼 장치(300)의 보다 상세한 구조를 개념적으로 도시한 도면이다. 특히, 포토닉 프레임 래퍼 입력부(306) 및 포토닉 프레임 래퍼 출력부(303)의 상세한 구조를 도 4를 참고하여 설명한다.
포토닉 프레임 래퍼 장치(300)는 수신한 포토닉 프레임에서 추출한 패킷을 대응하는 목적지(즉, 서버)로 전송할 수 있다. 이하에서는 포토닉 프레임 래퍼 장치(300)가 수신한 포토닉 프레임을 처리하는 동작을 도 4를 참고하여 상세히 설명한다.
도 4를 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 출력부(303)는 포토닉 스위치 패브릭 장치를 통해 수신한 포토닉 프레임을 저장하는 포토닉 프레임 버퍼(404)를 포함할 수 있다. 포토닉 프레임 버퍼(404)는 포토닉 프레임을 일시적으로 저장할 수 있다. 포토닉 프레임 버퍼(404)는 저장된 포토닉 프레임을 포토닉 프레임 분할부(403)로 전송할 수 있다.
도 4를 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 출력부(303)는 포토닉 프레임을 하나 이상의 부 프레임으로 분할하는 포토닉 프레임 분할부(403)를 포함할 수 있다. 바꾸어 말하면, 포토닉 프레임 분할부(403)는 포토닉 프레임으로부터 하나 이상의 패킷을 추출하거나 또는 복원할 수 있다. 포토닉 프레임 분할부(403)는 패킷의 목적지를 식별할 수 있다. 포토닉 프레임 분할부(403)는 포토닉 프레임으로부터 복수의 패킷을 추출한 경우, 복수의 패킷들 각각의 목적지에 따라 복수의 패킷들을 분류할 수 있다. 포토닉 프레임 분할부(403)는 분류된 패킷들을 출력 패킷 메모리 컨트롤러(302)를 이용하여 외부 메모리에 저장할 수 있다.
도 4를 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 출력부(303)는 분류된 패킷과 관련된 정보를 목적지에 따라 저장하는 출력 가상 출력 큐 메모리(402)를 포함할 수 있다. 예를 들어, 출력 가상 출력 큐 메모리(402)는 분류된 패킷들 각각의 외부 메모리 상의 시작 주소(Start Address) 또는 분류된 패킷들 각각의 길이를 저장할 수 있다.
도 4를 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 출력부(303)는 외부 메모리로부터 수신한 패킷을 대응하는 목적지로 송신하는 패킷 송신 컨트롤러(401)를 포함할 수 있다. 패킷 송신 컨트롤러(401)는 출력 가상 출력 큐 메모리(402)에 저장된 패킷의 시작 주소(Start Address) 및 길이에 기초하여, 패킷을 전송할 것을 외부 메모리로 요청할 수 있다. 패킷 송신 컨트롤러(401)는 외부 메모리로부터 패킷을 수신하면, 수신한 패킷을 패킷 인터페이스(301)로 출력할 수 있다.
포토닉 프레임 래퍼 장치(300)는 수신한 복수의 패킷들을 목적지 별로 그룹핑하여 포토닉 프레임을 생성하고, 생성한 포토닉 프레임을 목적지로 송신할 수 있다. 이하에서는 포토닉 프레임 래퍼 장치(300)가 수신한 패킷으로부터 포토닉 프레임을 생성하는 동작을 도 4를 참고하여 상세히 설명한다.
도 4를 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 장치(300)는 패킷 인터페이스(301)를 통하여 패킷을 수신할 수 있다. 수신된 패킷은 패킷 인터페이스(301)에서 포토닉 프레임 래퍼 입력부(306)로 전달될 수 있다.
도 4를 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 입력부(306)는 패킷의 헤더를 파싱하여, 패킷의 목적지를 식별하는 헤더 파싱부(405)를 포함할 수 있다. 헤더 파싱부(405)는 패킷 인터페이스(301)로부터 패킷을 수신할 수 있다. 헤더 파싱부(405)는 패킷의 목적지의 주소 또는 -패킷의 길이를 식별할 수 있다.
도 4를 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 입력부(306)는 헤더 파싱부(405)에 의해 식별된 목적지에 대응하는 출력 포트에 따라, 패킷을 분류하는 패킷 분류부(406)를 포함할 수 있다. 패킷 분류부(406)는 식별된 목적지의 주소에 기초하여, 패킷이 스위칭될 포토닉 프레임 스위치 패브릭 장치의 출력 포트를 탐색할 수 있다. 패킷 분류부(406)는 목적지에 대응하는 포토닉 프레임 스위치 패브릭 장치의 출력 포트를 식별할 수 있다.
패킷 분류부(406)는 외부 메모리에 패킷을 출력 포트를 기준으로 저장하기 위한 저장 요청 신호를 생성할 수 있다. 패킷 분류부(406)는 생성한 저장 요청 신호를 입력 패킷 메모리 컨트롤러(307)로 송신할 수 있다. 입력 패킷 메모리 컨트롤러(307)는 저장 요청 신호에 따라, 외부 메모리에 패킷을 출력 포트를 기준으로 저장할 수 있다. 따라서, 외부 메모리는 패킷을 대응하는 목적지 또는 출력 포트에 따라 저장할 수 있다.
도 4를 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 입력부(306)는 패킷에 대응하는 출력 포트, 패킷이 저장된 메모리상의 주소 및 패킷의 길이 중 적어도 하나를 저장하는 입력 가상 출력 큐 메모리(407)를 포함할 수 있다. 입력 가상 출력 큐 메모리(407)는 헤더 파싱부(405)로부터 패킷의 길이를 수신할 수 있다. 입력 가상 출력 큐 메모리(407)는 입력 패킷 메모리 컨트롤러(407)로부터 패킷이 저장된 외부 메모리 상의 시작 주소(Start Address)를 수신할 수 있다. 입력 가상 출력 큐 메모리(407)는 수신한 패킷의 길이 및 시작 주소에 기초하여, 패킷에 대한 정보를 출력 포트를 따라 저장할 수 있다.
도 4를 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 입력부(306)는 동기화 처리기(308)와 스케쥴링 요청 신호 및 스케쥴링 승인 신호를 교환하는 스케쥴링 처리부(408)를 포함할 수 있다. 스케쥴링 처리부(408)는 포토닉 프레임을 생성하는데 사용되는 정보를 포함하는 타임 슬롯 큐를 제어할 수 있다. 스케쥴링 처리부(408)는 타임 슬롯 카운터 및 포토닉 프레임의 송신 시점을 제어할 수 있다.
보다 구체적으로, 스케쥴링 처리부(408)는 입력 가상 출력 큐 메모리(407)에 저장된 패킷의 수가 미리 설정된 임계값을 초과하는지 결정할 수 있다. 패킷의 수가 미리 설정된 임계값을 초과하는 경우, 스케쥴링 처리부(408)는 동기화 처리기(308)로 스케쥴링 요청에 필요한 입력 가상 출력 큐 메모리(407)의 정보를 송신할 수 있다.
스케쥴링 처리부(408)는 동기화 처리기(308)로부터 스케쥴링 승인 신호 또는 스케쥴링 시작 신호를 수신하면, 이에 대응하여 타임 슬롯 카운터를 초기화할 수 있다. 포토닉 프레임 래퍼 장치(300)가 메인 컨트롤러로부터 스케쥴링 승인 신호를 가장 먼저 수신한 경우, 타임 슬롯 카운터는 펄스 생성부(410)가 생성한 타이밍 신호에 따라 1씩 증가할 수 있다. 포토닉 프레임 래퍼 장치(300)가 메인 컨트롤러로부터 스케쥴링 승인 신호를 가장 먼저 수신하지 않은 경우, 타임 슬롯 카운터는 다른 포토닉 프레임 래퍼 장치가 브로드캐스트한 타이밍 신호에 따라 1씩 증가할 수 있다.
스케쥴링 처리부(408)는 동기화 처리기(308)로부터 수신한 스케쥴링 승인 신호로부터, 포토닉 프레임 래퍼 장치(300)에 할당된 타임 슬롯의 값을 식별할 수 있다. 스케쥴링 처리부(408)는 식별한 타임 슬롯에서 전송할 포토닉 프레임에 대응하는 출력 포트를 식별할 수 있다. 스케쥴링 처리부(408)는 식별된 출력 포트에 따라, 입력 가상 출력 큐 메모리(407)에 저장된 패킷의 정보를 타임 슬롯 큐로 이동시킬 수 있다. 스케쥴링 처리부(408)는 패킷의 정보를 타임 슬롯 큐로 이동시킴으로써, 식별한 타임 슬롯에서 포토닉 프레임을 송신할 준비를 시작할 수 있다.
스케쥴링 처리부(408)는 타임 슬롯 카운터의 값이 직전 송신 타임 슬롯의 정해진 임계치(Threshold)에 도달하면, 포토닉 프레임 생성부(409)로 다음에 전송할 포토닉 프레임을 생성 및 전송할 준비를 할 것을 요청할 수 있다. 바꾸어 말하면, 스케쥴링 처리부(408)는 타임 슬롯내에서 미리 설정된 시점에 도달하면, 다음 타임 슬롯에 대응하는 포토닉 프레임의 전송을 준비할 것을 포토닉 프레임 생성부(409)로 요청할 수 있다. 스케쥴링 처리부(408)는 포토닉 프레임 생성 트리거를 포토닉 프레임 생성부(409)로 전달함으로써, 다음 타임 슬롯에 대응하는 포토닉 프레임의 전송을 준비할 것을 요청할 수 있다.
도 4를 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 입력부(306)는 복수의 패킷들을 병합하여 포토닉 프레임을 생성하는 포토닉 프레임 생성부(409)를 포함할 수 있다. 포토닉 프레임 생성부(409)는 스케쥴링 처리부(408)로부터 포토닉 프레임의 생성 및 전송에 대한 준비 요청을 수신할 수 있다. 포토닉 프레임 생성부(409)는 타임 슬롯 큐에 저장된 패킷의 정보를 입력 패킷 메모리 컨트롤러(307)로 전달할 수 있다.
현재 타임 슬롯에서 전송할 포토닉 프레임의 목적지가 직전 타임 슬롯에서 전송한 포토닉 프레임의 목적지와 다른 경우, 포토닉 프레임 래퍼 장치(300)의 TLD는 포토닉 프레임 스위치 패브릭 장치의 출력 포트를 변경하기 위하여, 파장을 변경할 수 있다. 이 경우, 포토닉 프레임 생성부(409)는 현재 타임 슬롯에서 전송할 포토닉 프레임에 대응하는 포토닉 프리앰블을 생성할 수 있다. 포토닉 프레임 생성부(409)는 생성한 포토닉 프리앰블을, 포토닉 프레임의 첫 번째 전달 개체로써 포토닉 프레임 인터페이스(311)로 송신할 수 있다.
포토닉 프레임 생성부(409)는 입력 패킷 메모리 컨트롤러(307)를 통하여 외부 메모리에 저장된 패킷을 수신할 수 있다. 포토닉 프레임 생성부(409)는 수신한 패킷으로부터 부 프레임을 생성한 다음, 생성한 부 프레임을 병합하여 포토닉 프레임을 생성할 수 있다. 즉, 포토닉 프레임 생성부(409)는 부 프레임을 포토닉 프레임으로 캡슐화할 수 있다. 포토닉 프레임 생성부(409)는 포토닉 프리앰블과 동일한 타임 슬롯에서, 포토닉 프리앰블을 송신한 다음, 캡슐화된 포토닉 프레임을 포토닉 프레임 인터페이스(311)로 송신할 수 있다.
도 4를 참고하면, 일실시예에 따른 포토닉 프레임 래퍼 입력부(306)는 포토닉 프레임 스위칭 시스템의 클럭 소스로부터 수신한 동기 클럭(Synchronization Clock)에 기초하여 펄스 신호를 생성하는 펄스 생성부(410)를 포함할 수 있다. 펄스 생성부(410)는 복수의 포토닉 프레임 래퍼 장치들이 포토닉 프레임을 송신할 시점을 동기화하는데 사용되는 펄스 신호를 생성할 수 있다. 포토닉 프레임 래퍼 장치(300)가 메인 컨트롤러로부터 스케쥴링 승인 신호를 가장 먼저 수신한 경우, 펄스 생성부(410)는 타이밍 신호를 생성할 수 있다. 포토닉 프레임 래퍼 장치(300)가 서로 다른 목적지를 가지는 포토닉 프레임을 송신하는 경우, 펄스 생성부(410)는 다른 포토닉 프레임 래퍼 장치가 가드 타임을 삽입할 수 있도록 파장 변경 알림 신호를 생성할 수 있다. 펄스 생성부(410)는 펄스 신호를 미리 설정한 간격에 기초하여 생성할 수 있다.
도 5는 일실시예에 따른 포토닉 프레임 래퍼 장치가 패킷 인터페이스를 통하여 수신한 패킷을 외부 메모리로 저장하는 동작을 설명하기 위한 흐름도이다. 보다 구체적으로, 포토닉 프레임 래퍼 장치의 포토닉 프레임 래퍼 입력부가 도 5의 동작을 수행할 수 있다.
도 5를 참고하면, 단계(510)에서, 포토닉 프레임 래퍼 장치는 패킷 인터페이스를 통하여 패킷을 수신할 수 있다. 포토닉 프레임 래퍼 장치는 패킷을 수신 하는 경우, 단계(520)에서, 패킷의 목적지를 식별할 수 있다. 보다 구체적으로, 포토닉 프레임 래퍼 장치는 패킷의 헤더를 파싱하여 패킷의 목적지의 주소를 식별할 수 있다. 목적지의 주소는 Layer 2 포워딩을 수행할 때 사용되는 주소로써, MAC 주소 또는 터널(tunnel) 방식에 의해 할당된 주소일 수 있다. 목적지의 주소는 MPLS (Multiprotocol Label Switching) 라벨 일 수 있다. 목적지의 주소는 패킷을 목적지별 출력 포트 또는 목적지 서버에 기초하여 설정된 VLAN(Virtual Local Area Network)의 ID일 수 있다. VLAN의 ID는 입력 포트 번호 또는 MAC 주소에 기초하여 프로비져닝될 수 있다.
도 5를 참고하면, 단계(530)에서, 일실시예에 따른 포토닉 프레임 래퍼 장치는 목적지에 대응하는 출력 포트가 존재하는지를 결정할 수 있다. 보다 구체적으로, 포토닉 프레임 래퍼 장치는 목적지 주소에 기초하여, 포토닉 스위치 패브릭 장치의 출력 포트를 탐색할 수 있다.
목적지 주소에 대응하는 출력 포트가 존재하는 경우, 단계(540)에서, 일실시예에 따른 포토닉 프레임 래퍼 장치는 패킷을 대응하는 출력 포트로 분류할 수 있다. 목적지 주소에 대응하는 출력 포트가 존재하지 않는 경우, 단계(570)에서, 일실시예에 따른 포토닉 프레임 래퍼 장치는 패킷을 브로드 캐스트 프레임으로 분류할 수 있다.
도 5를 참고하면, 단계(550)에서, 일실시예에 따른 포토닉 프레임 래퍼 장치는 분류된 패킷을 외부 메모리에 저장할 수 있다. 외부 메모리는 포토닉 프레임 장치에 대응하는 포토닉 프레임 래퍼 라인 카드에 포함될 수 있다.
도 5를 참고하면, 단계(560)에서, 일실시예에 따른 포토닉 프레임 래퍼 장치는 패킷과 관련된 정보를 가상 출력 큐에 저장할 수 있다. 가상 출력 큐에 저장되는 패킷과 관련된 정보는 패킷에 대응하는 출력 포트, 패킷이 저장된 외부 메모리의 주소, 패킷의 길이를 포함할 수 있다.
도 6은 일실시예에 따른 포토닉 프레임 래퍼 장치가 포토닉 프레임을 생성하는 동작을 설명하기 위한 흐름도이다. 보다 구체적으로, 포토닉 프레임 래퍼 장치의 포토닉 프레임 래퍼 입력부에 포함된 스케쥴링 처리부가 도 6의 동작을 수행할 수 있다.
도 6을 참고하면, 단계(601)에서, 포토닉 프레임 래퍼 장치는 메인 컨트롤러의 스케쥴링 승인 신호 또는 스케쥴링 승인 신호를 가장 먼저 수신한 다른 포토닉 프레임 래퍼 장치의 스케쥴링 시작 알림 신호의 수신을 대기할 수 있다. 포토닉 프레임 래퍼 장치의 동기화 처리기는 수신한 스케쥴링 승인 신호 또는 스케쥴링 시작 알림 신호를 포토닉 프레임 래퍼 입력부의 스케쥴링 처리부(도 4의 스케쥴링 처리부(408))로 전달할 수 있다.
도 6을 참고하면, 단계(602)에서, 일실시예에 따른 포토닉 프레임 래퍼 장치는 수신한 스케쥴링 승인 신호 또는 스케쥴링 시작 알림 신호에 기초하여 타임 슬롯 카운터를 초기화할 수 있다. 즉, 타임 슬롯 카운터의 값을 '0'으로 변경할 수 있다.
도 6을 참고하면, 단계(603)에서, 일실시예에 따른 포토닉 프레임 래퍼 장치는 수신한 스케쥴링 승인 신호 또는 스케쥴링 시작 알림 신호로부터 타임 슬롯 값 및 출력 포트를 식별할 수 있다. 메인 컨트롤러는 포토닉 프레임 래퍼 장치로 타임 슬롯을 할당하면서, 포토닉 프레임 래퍼 장치가 할당된 타임 슬롯에서 사용할 출력 포트를 결정할 수 있다. 스케쥴링 승인 신호는 할당된 타임 슬롯 및 결정된 출력 포트에 대한 정보를 포함할 수 있다.
도 6을 참고하면, 단계(604)에서, 일실시예에 따른 포토닉 프레임 래퍼 장치는 식별된 타임 슬롯 값과 타임 슬롯 카운터가 일치하는지를 결정할 수 있다.
식별된 타임 슬롯 값과 타임 슬롯 카운터가 일치하지 않는 경우, 단계(611)에서, 포토닉 프레임 래퍼 장치는 타임 슬롯의 시작을 알리는 타이밍 신호를 기다릴 수 있다. 타이밍 신호가 도착하는 경우, 단계(612)에서, 포토닉 프레임 래퍼 장치는 타임 슬롯 카운터를 '1' 만큼 증가 시킬 수 있다. 타임 슬롯 카운터를 '1' 만큼 증가 시킨 다음, 포토닉 프레임 래퍼 장치는 타임 슬롯 값과 타임 슬롯 카운터가 일치하는지를 다시 결정할 수 있다(단계(604)).
식별된 타임 슬롯 값과 타임 슬롯 카운터가 일치하는 경우, 단계(605)에서, 포토닉 프레임 래퍼 장치는 포토닉 프레임을 생성하는데 사용되는 정보를 포함하는 타임 슬롯 큐를 생성할 수 있다. 포토닉 프레임 래퍼 장치는 가상 출력 큐로부터 타임 슬롯 큐의 생성에 필요한 패킷의 정보를 수신할 수 있다. 포토닉 프레임 래퍼 장치는 다음 타임 슬롯에서 송신할 포토닉 프레임에 포함될 패킷의 정보를 타임 슬롯 큐에 저장할 수 있다.
도 6을 참고하면, 단계(606)에서, 일실시예에 따른 포토닉 프레임 래퍼 장치는 포토닉 프레임 생성 트리거의 생성 여부를 판단할 수 있다. 포토닉 프레임 생성 트리거는 타임 슬롯내에서 미리 설정된 시점에 도달하면, 스케쥴링 처리부에 의해 생성될 수 있다. 타임 슬롯이 시작되기 이전에 타임 슬롯에 대응하는 포토닉 프레임의 생성이 완료되기 위하여, 포토닉 프레임 생성 트리거는 포토닉 프레임에 대응하는 타임 슬롯이 시작되기 이전의 시점에 생성될 수 있다. 즉, 타임 슬롯 그룹에서 특정 타임 슬롯에 대한 포토닉 프레임 생성 트리거는 특정 타임 슬롯 직전의 타임 슬롯에서 생성될 수 있다.
포토닉 프레임 생성 트리거가 생성되지 않은 경우, 포토닉 프레임 래퍼 장치는 가상 출력 큐로부터 패킷의 정보를 추가로 수신한 다음, 추가로 수신한 패킷의 정보를 타임 슬롯 큐에 저장할 수 있다.
포토닉 프레임 생성 트리거가 생성된 경우, 단계(607)에서, 포토닉 프레임 래퍼 장치는 포토닉 프레임 생성 트리거가 생성된 시점의 타임 슬롯 큐에 저장된 패킷의 정보에 기초하여, 포토닉 프레임을 생성할 것을 요청할 수 있다. 보다 구체적으로, 도 4의 스케쥴링 처리부(408)는 포토닉 프레임 생성부(409)로, 타임 슬롯 큐를 이용하여 포토닉 프레임을 생성할 것을 요청할 수 있다.
도 6을 참고하면, 단계(608)에서, 일실시예에 따른 포토닉 프레임 래퍼 장치는 타이밍 신호의 도착 여부를 판단할 수 있다. 타이밍 신호가 도착한 경우, 단계(609)에서, 포토닉 프레임 래퍼 장치는 타임 슬롯 카운터를 '1' 만큼 증가시킬 수 있다. 도 6을 참고하면, 단계(609)에서, 포토닉 프레임 래퍼 장치는 포토닉 프레임을 전송할 것을 요청할 수 있다. 보다 구체적으로, 도 4의 스케쥴링 처리부(408)는 포토닉 프레임 생성부(409)로, 생성한 포토닉 프레임을 TLD로 출력할 것을 요청할 수 있다. TLD는 생성한 포토닉 프레임에 대응하는 파장을 이용하여, 포토닉 프레임을 포토닉 스위치 패브릭 장치로 출력할 수 있다.
도 6을 참고하면, 단계(610)에서, 일실시예에 따른 포토닉 프레임 래퍼 장치는 스케쥴링 승인 신호에 포함된 타임 슬롯 그룹내에서, 할당 받은 타임 슬롯을 모두 처리하였는지를 판단할 수 있다.
할당 받은 타임 슬롯을 모두 처리하지 않은 경우, 단계(613)에서, 일실시예에 따른 포토닉 프레임 래퍼 장치는 타임 슬롯 값을 할당된 다음 타임 슬롯의 값으로 업데이트할 수 있다. 포토닉 프레임 래퍼 장치는 다음 타임 슬롯을 처리하기 위하여, 단계(603)의 동작을 수행할 수 있다.
도 7은 일실시예에 따른 포토닉 프레임 래퍼 장치가 생성한 포토닉 프레임(700)의 구조를 설명하기 위한 개념적인 도면이다. 포토닉 프레임 래퍼 라인 카드가 목적지가 동일한 N개의 패킷을 수신한 것으로 가정한다. 포토닉 프레임 래퍼 라인 카드는 패킷을 부 프레임으로 캡슐화할 수 있다. 도 7을 참고하면, 포토닉 프레임 래퍼 라인 카드는 N개의 패킷을 캡슐화하여, 부 프레임 1 내지 부 프레임 N을 생성할 수 있다. 포토닉 프레임 래퍼 라인 카드는 생성한 부 프레임 1 내지 부 프레임 N을 결합하여, 포토닉 프레임(700)을 생성할 수 있다.
도 7을 참고하면, 포토닉 프레임(700)은 포토닉 프레임 헤더를 포함하는 포토닉 프리앰블 및 적어도 하나의 부 프레임을 포함할 수 있다. 포토닉 프레임(700)의 길이는 타임 슬롯의 길이에 따라 결정될 수 있다. 포토닉 프리앰블은 포토닉 프레임(700)의 목적지가 이전 타임 슬롯에서 송신된 포토닉 프레임의 목적지와 다른 경우에만 삽입될 수 있다. 따라서, 포토닉 프레임(700)의 길이는 포토닉 프리앰블의 삽입 여부에 따라 변경될 수 있다.
바꾸어 말하면, 포토닉 프레임 래퍼 라인 카드가 연속적으로 송신하는 포토닉 프레임들의 목적지가 변경되는 경우에만, 포토닉 프리앰블이 삽입될 수 있다. 포토닉 프리앰블의 삽입 여부가 목적지의 변경 여부에 기초하여 결정됨으로써, 포토닉 프리앰블의 삽입에 따른 오버 헤드가 감소할 수 있다. 포토닉 프리앰블의 삽입에 따른 오버 헤드가 감소함으로써, 포토닉 프레임 스위칭 시스템을 사용하는 데이터 센터의 내부 전달망에서, 포토닉 프레임의 전송 효율이 증가할 수 있다.
도 8은 일실시예에 따른 포토닉 프레임 스위칭 시스템에 포함된 각각의 디바이스가 수행하는 동작을 설명하기 위한 예시적인 흐름도이다. 도 8을 참고하면, 일실시예에 따른 포토닉 프레임 스위칭 시스템은 메인 컨트롤러(801), N 개의 포토닉 프레임 래퍼 라인 카드 및 포토닉 스위치 패브릭 장치(804) 중에서 적어도 하나를 포함할 수 있다.
도 8을 참고하면, 포토닉 프레임 래퍼 라인 카드 1 내지 N은 가상 출력 큐에 저장된 패킷에 기초하여, 메인 컨트롤러(801)로 스케쥴링 요청 신호(805)를 송신할 수 있다. 스케쥴링 요청 신호(805)는 대응하는 포토닉 프레임 래퍼 라인 카드의 가상 출력 큐에 저장된 패킷의 정보를 포함할 수 있다. 패킷의 정보는 패킷의 길이, 패킷이 통과해야 하는 포토닉 스위치 패브릭 장치(804)의 출력 포트 등을 포함할 수 있다.
도 8을 참고하면, 단계(806)에서, 메인 컨트롤러(801)는 수신한 하나 이상의 스케쥴링 요청 신호(805)에 기초하여 스케쥴링을 수행할 수 있다. 보다 구체적으로, 메인 컨트롤러(801)는 타임 슬롯을 포토닉 프레임 래퍼 라인 카드 1 내지 N에 할당할 수 있다. 즉, 메인 컨트롤러(801)는 타임 슬롯을 이용하여, 포토닉 프레임 래퍼 라인 카드 1 내지 N이 패킷을 송신할 시점을 결정할 수 있다.
메인 컨트롤러(801)는 복수의 포토닉 프레임 래퍼 라인 카드 들이 동일한 타임 슬롯에서 서로 다른 출력 포트로 포토닉 프레임을 송신하도록 타임 슬롯을 할당할 수 있다. 이로써, 복수의 포토닉 프레임 래퍼 라인 카드 들이 동시에 송신한 포토닉 프레임들 간의 충돌이 방지될 수 있다. 복수의 포토닉 프레임 래퍼 라인 카드들이 동일한 목적지로 포토닉 프레임을 송신하는 경우, 메인 컨트롤러(801)는 복수의 포토닉 프레임 래퍼 라인 카드들이 서로 다른 타임 슬롯에서 포토닉 프레임을 송신하도록 타임 슬롯을 할당할 수 있다. 즉, 포토닉 스위치 패브릭 장치(804)의 출력 포트들 각각은 하나의 타임 슬롯에서 하나의 포토닉 프레임만을 스위칭할 수 있다. 바꾸어 말하면, 복수의 포토닉 프레임 래퍼 라인 카드들이 사용하는 파장은 모든 타임 슬롯에서 서로 다를 수 있다.
메인 컨트롤러(801)는 스케쥴링 승인 신호(807)를 이용하여, 타임 슬롯을 할당한 결과를 포토닉 프레임 래퍼 라인 카드 1 내지 N으로 송신할 수 있다.
포토닉 프레임 래퍼 라인 카드 1(802)이 스케쥴링 승인 신호(807)를 가장 먼저 수신한 것으로 가정한다. 도 8을 참고하면, 단계(808)에서, 포토닉 프레임 래퍼 라인 카드 1(802)은 타임 슬롯 카운터를 초기화할 수 있다. 포토닉 프레임 래퍼 라인 카드 1(802)은 포토닉 프레임 래퍼 라인 카드 2 내지 N(803)으로, 스케쥴링 승인 신호(807)에 기초하여 생성한 스케쥴링 시작 신호(809)를 송신할 수 있다.
도 8을 참고하면, 단계(809)에서, 포토닉 프레임 래퍼 라인 카드 2 내지 N(803)은 수신한 스케쥴링 시작 신호(809)에 대응하여 타임 슬롯 카운터를 초기화할 수 있다. 포토닉 프레임 래퍼 라인 카드 1 내지 N의 타임 슬롯 카운터의 값은 포토닉 프레임 래퍼 라인 카드 1의 타이밍 신호에 기초하여 증가할 수 있다.
포토닉 프레임 래퍼 라인 카드 1 내지 N 각각은 메인 컨트롤러(801)로부터 제공된 스케쥴링 승인 신호(807)에 기초하여, 할당된 타임 슬롯 및 할당된 타임 슬롯에 대응 하는 출력 포트를 식별할 수 있다. 스케쥴링 승인 신호(807)가 일련의 타임 슬롯들의 그룹(타임 슬롯 그룹)에 대한 정보를 포함하는 경우, 포토닉 프레임 래퍼 라인 카드 1 내지 N 각각은 포토닉 프레임을 출력할 하나 이상의 타임 슬롯을 식별할 수 있다.
도 8을 참고하면, 포토닉 프레임 래퍼 라인 카드 1(802)은 스케쥴링 시작 신호(809)에 포함된 타임 슬롯에 대한 정보에 기초하여, 타임 슬롯의 시작을 나타내는 타이밍 신호(811)를 브로드캐스팅할 수 있다. 즉, 타이밍 신호(811)는 포토닉 프레임 래퍼 라인 카드 2 내지 N(803)으로 송신될 수 있다. 포토닉 프레임 래퍼 라인 카드 1 내지 N은 타이밍 신호(811)를 이용하여 포토닉 프레임(813)을 동시에 송신할 수 있다.
포토닉 프레임 래퍼 라인 카드 1 내지 N 각각은 목적지가 서로 다른 복수의 포토닉 프레임을 송신하는 경우, 복수의 포토닉 프레임 각각에 대응하는 복수의 타임 슬롯들 사이에 미리 설정된 가드 타임을 삽입할 수 있다. 특히, 포토닉 프레임 래퍼 라인 카드 1 내지 N은 가드 타임의 삽입에 대한 정보를 공유함으로써, 포토닉 프레임을 전송하는 시점을 리타이밍할 수 있다.
예를 들어, 포토닉 프레임(813)이 송신된 다음, 포토닉 프레임 래퍼 라인 카드 1 내지 N 중 어느 하나가 다음에 송신할 포토닉 프레임(818)의 목적지에 따라 TLD의 파장을 변경하는 것으로 가정한다. 파장이 변경되는 포토닉 프레임 래퍼 라인 카드는, TLD가 파장을 변경하는 시간을 고려하여 결정된 가드 타임을 삽입할 것을 나머지 포토닉 프레임 래퍼 라인 카드로 요청할 수 있다. 도 8을 참고하면, 파장이 변경되는 포토닉 프레임 래퍼 라인 카드는 파장 변경 알림 신호(814)를 나머지 포토닉 프레임 래퍼 라인 카드로 송신함으로써, TLD의 파장이 변경됨을 알릴 수 있다.
도 8을 참고하면, 단계(815)에서, 파장 변경 알림 신호(814)를 수신한 포토닉 프레임 래퍼 라인 카드는 가드 타임을 타임 슬롯들 사이에 삽입할 수 있다. 즉, 파장 변경 알림 신호(814)를 수신한 포토닉 프레임 래퍼 라인 카드가 포토닉 프레임(818)을 송신하는 시점은 가드 타임만큼 지연될 수 있다. 파장이 변경되는 포토닉 프레임 래퍼 라인 카드가 포토닉 프레임(818)을 송신하는 시점 또한 TLD가 파장을 변경하는 시간(즉, 가드 타임)만큼 지연될 수 있다. 결론적으로, 포토닉 프레임 래퍼 라인 카드 1 내지 N 모두가 포토닉 프레임(818)을 송신하는 시점을 가드 타임만큼 지연시킬 수 있다.
가드 타임은 타이밍 신호(816)를 송신하는 시점을 변경할 수 있다. 도 8을 참고하면, 포토닉 프레임 래퍼 라인 카드 1은 가드 타임만큼 지연된 시점에서 타이밍 신호(816)를 송신할 수 있다. 포토닉 프레임 래퍼 라인 카드 1 내지 N이 가드 타임만큼 지연된 타이밍 신호(816)에 따라 포토닉 프레임(818)을 송신할 수 있다. 이로써, 포토닉 프레임 래퍼 라인 카드 1 내지 N 중 일부의 포토닉 프레임의 전송 시점이 목적지의 변경에 따라 지연됨에도 불구하고, 포토닉 프레임 래퍼 라인 카드 1 내지 N 전부는 포토닉 프레임을 동시에 송신할 수 있다. 이로써, 포토닉 프레임들이 포토닉 스위치 패브릭 장치(804)에서 서로 충돌하지 않을 수 있다.
더 나아가서, 포토닉 프레임 래퍼 라인 카드 1 내지 N은 패킷들을 목적지 별로 캡슐화하여 포토닉 프레임을 생성함으로써, 전송 대역폭의 효율이 증가할 수 있다. 특히, 포토닉 프레임의 포토닉 프리앰블은 이전에 전송된 포토닉 프레임의 목적지와 이후 전송할 포토닉 프레임의 목적지가 다른 경우에만, 이후 전송할 포토닉 프레임에 삽입될 수 있다. 이전에 전송된 포토닉 프레임의 목적지와 이후 전송할 포토닉 프레임의 목적지가 동일한 경우, 포토닉 프리앰블이 포토닉 프레임에 삽입되지 않음으로써, 타임 슬롯을 통해 전송할 수 있는 패킷의 양이 증가할 수 있다. 포토닉 프리앰블이 포토닉 프레임에 삽입되지 않음으로써, 포토닉 프리앰블의 생성에 따른 오버헤드가 감소할 수 있다. 따라서, 일실시예에 따른 포토닉 프레임 스위칭 시스템은 보다 고용량(high throughput)의 포토닉 프레임 스위칭을 지원할 수 있다.
실시예들에서 설명된 구성요소들은 하나 이상의 DSP (Digital Signal Processor), 프로세서 (Processor), 컨트롤러 (Controller), ASIC (Application Specific Integrated Circuit), FPGA (Field Programmable Gate Array)와 같은 프로그래머블 논리 소자 (Programmable Logic Element), 다른 전자 기기들 및 이것들의 조합 중 하나 이상을 포함하는 하드웨어 구성 요소들(hardware components)에 의해 구현될 수 있다. 실시예들에서 설명된 기능들(functions) 또는 프로세스들(processes) 중 적어도 일부는 소프트웨어(software)에 의해 구현될 수 있고, 해당 소프트웨어는 기록 매체(recording medium)에 기록될 수 있다. 실시예들에서 설명된 구성요소들, 기능들 및 프로세스들은 하드웨어와 소프트웨어의 조합에 의해 구현될 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
110 : 메인 컨트롤러
120 : 포토닉 프레임 래퍼 라인 카드
130 : 포토닉 스위치 패브릭 장치

Claims (20)

  1. 복수의 패킷들을 목적지에 따라 병합함으로써, 포토닉 프레임을 생성하는 복수의 포토닉 프레임 래퍼 라인 카드; 및
    상기 복수의 포토닉 프레임 래퍼 라인 카드들이 상기 포토닉 프레임을 동시에 송신할 시간을 나타내는 타임 슬롯에 대한 정보를 포함하는 스케쥴링 승인 신호를, 상기 복수의 포토닉 프레임 래퍼 라인 카드들로 전달하는 메인 컨트롤러
    를 포함하고,
    상기 복수의 포토닉 프레임 래퍼 라인 카드들 각각은,
    상기 목적지가 서로 다른 복수의 포토닉 프레임을 송신하는 경우, 상기 복수의 포토닉 프레임 각각에 대응하는 복수의 타임 슬롯들 사이에 미리 설정된 가드 타임을 삽입하는 포토닉 프레임 스위칭 시스템.
  2. 제1항에 있어서,
    상기 복수의 포토닉 프레임 래퍼 라인 카드들 각각은,
    상기 목적지에 대응하는 파장을 이용하여 상기 포토닉 프레임을 출력하는 파장 가변 레이저 다이오드; 및
    상기 목적지가 서로 다른 복수의 포토닉 프레임을 송신하는 경우, 상기 복수의 포토닉 프레임 래퍼 라인 카드들로, 상기 파장 가변 레이저 다이오드가 상기 파장을 변경하는 시간에 따라 설정된 상기 가드 타임을 삽입할 것을 요청하는 포토닉 프레임 래퍼 장치
    를 포함하는 포토닉 프레임 스위칭 시스템.
  3. 제2항에 있어서,
    상기 포토닉 프레임 래퍼 장치는,
    상기 복수의 패킷들 각각의 헤더를 파싱하여, 상기 복수의 패킷들 각각의 목적지를 식별하고,
    상기 식별된 목적지에 대응하는 출력 포트에 따라 상기 복수의 패킷들을 분류하고,
    상기 분류된 복수의 패킷들을 패킷 메모리에 저장하고,
    상기 분류된 복수의 패킷들 각각에 대응하는 출력 포트, 상기 분류된 복수의 패킷들 각각이 저장된 메모리상의 주소 및 상기 분류된 복수의 패킷들 각각의 길이 중 적어도 하나를 가상 출력 큐 메모리에 저장하는
    포토닉 프레임 스위칭 시스템.
  4. 제3항에 있어서,
    상기 포토닉 프레임 래퍼 장치는,
    상기 가상 출력 큐 메모리에 저장된 상기 복수의 패킷들의 수가 미리 설정된 임계값을 초과하는 경우, 상기 메인 컨트롤러로 상기 스케쥴링 승인 신호를 생성할 것을 요청하는 포토닉 프레임 스위칭 시스템.
  5. 제2항에 있어서,
    상기 포토닉 프레임 래퍼 장치는,
    상기 스케쥴링 승인 신호에 기초하여 타임 슬롯 카운터를 초기화하고,
    상기 스케쥴링 승인 신호에 포함된 타임 슬롯 값과 상기 타임 슬롯 카운터가 일치하는 경우, 상기 포토닉 프레임을 생성하는데 사용되는 정보를 포함하는 타임 슬롯 큐를 생성하고,
    상기 생성된 타임 슬롯 큐에 기초하여 상기 포토닉 프레임을 생성하고,
    상기 타임 슬롯의 시작을 알리는 타이밍 신호를 수신하면, 상기 파장 가변 레이저 다이오드로, 상기 생성된 포토닉 프레임을 출력하는 포토닉 프레임 스위칭 시스템.
  6. 제5항에 있어서,
    상기 포토닉 프레임 래퍼 장치는,
    상기 타임 슬롯 값과 상기 타임 슬롯 카운터가 일치하지 않는 경우,
    상기 타이밍 신호의 수신에 기초하여 상기 타임 슬롯 카운터의 값을 증가시킨 다음, 상기 타임 슬롯 값과 상기 타임 슬롯 카운터가 일치하는지를 결정하는 포토닉 프레임 스위칭 시스템.
  7. 제2항에 있어서,
    상기 포토닉 프레임 래퍼 장치는,
    상기 목적지가 서로 다른 복수의 포토닉 프레임을 송신하는 경우, 상기 서로 다른 목적지에 기초하여 생성된 포토닉 프리앰블을, 상기 복수의 포토닉 프레임 중 나중에 전송하는 포토닉 프레임에 삽입하는 포토닉 프레임 스위칭 시스템.
  8. 제1항에 있어서,
    상기 복수의 포토닉 프레임 래퍼 라인 카드는,
    상기 메인 컨트롤러로부터 스케쥴링 승인 신호를 가장 먼저 수신하는 경우, 상기 복수의 포토닉 프레임 래퍼 라인 카드로, 상기 수신한 스케쥴링 승인 신호에 기초하여 상기 타임 슬롯의 시작을 알리는 타이밍 신호를 송신하는 포토닉 프레임 스위칭 시스템.
  9. 제1항에 있어서,
    상기 복수의 포토닉 프레임 래퍼 라인 카드는,
    파장별로 스위칭 경로가 결정된 포토닉 스위치 패브릭 장치로, 상기 생성된 포토닉 프레임을 상기 타임 슬롯에 따라 출력하는 포토닉 프레임 스위칭 시스템.
  10. 제1항에 있어서,
    상기 복수의 포토닉 프레임 래퍼 라인 카드들 각각은,
    상기 포토닉 프레임 스위칭 시스템으로 전달된 포토닉 프레임에 포함된 패킷을 추출하고,
    상기 추출된 패킷을 대응하는 서버로 송신하는 포토닉 프레임 스위칭 시스템.
  11. 제1항에 있어서,
    상기 메인 컨트롤러는,
    상기 복수의 포토닉 프레임 래퍼 라인 카드들이 동일한 목적지로 포토닉 프레임을 송신하는 경우, 상기 복수의 포토닉 프레임 래퍼 라인 카드들이 서로 다른 타임 슬롯에서 상기 포토닉 프레임을 송신하도록 상기 스케쥴링 승인 신호를 생성하는 포토닉 프레임 스위칭 시스템.
  12. 포토닉 프레임 래퍼 장치에 있어서,
    복수의 패킷들에 기초하여 포토닉 프레임을 생성하는 포토닉 프레임 래퍼 입력부; 및
    상기 포토닉 프레임 래퍼 장치에 연결된 메인 컨트롤러로, 상기 생성된 포토닉 프레임을 송신할 타임 슬롯을 할당할 것을 요청하는 동기화 처리기;
    를 포함하는 포토닉 프레임 래퍼 장치.
  13. 제12항에 있어서,
    상기 포토닉 프레임 래퍼 입력부는,
    상기 복수의 패킷들 각각의 헤더를 파싱하여, 상기 복수의 패킷들 각각의 목적지를 식별하는 헤더 파싱부;
    상기 식별된 목적지에 대응하는 출력 포트에 따라 상기 복수의 패킷들을 분류하는 패킷 분류부;
    상기 분류된 복수의 패킷들 각각에 대응하는 출력 포트, 상기 분류된 복수의 패킷들 각각이 저장된 메모리상의 주소 및 상기 분류된 복수의 패킷들 각각의 길이 중 적어도 하나를 가상 출력 큐 메모리에 저장하는 가상 출력 큐 메모리 컨트롤러;
    상기 분류된 복수의 패킷들을 병합하여 포토닉 프레임을 생성하는 포토닉 프레임 생성부; 및
    상기 할당된 타임 슬롯에 기초하여, 상기 포토닉 프레임 생성부로 상기 포토닉 프레임을 생성할 것을 요청하는 스케쥴링 처리부
    를 포함하는 포토닉 프레임 래퍼 장치.
  14. 제13항에 있어서,
    상기 동기화 처리기는,
    상기 가상 출력 큐 메모리에 저장된 상기 복수의 패킷들의 수가 미리 설정된 임계값을 초과하는 경우, 상기 메인 컨트롤러로 상기 타임 슬롯을 할당할 것을 요청하는 포토닉 프레임 래퍼 장치.
  15. 제13항에 있어서,
    상기 동기화 처리기는,
    상기 메인 컨트롤러가 상기 요청에 대응하여 스케쥴링 승인 신호를 송신한 경우, 상기 스케쥴링 승인 신호에 포함된 상기 타임 슬롯에 대한 정보를 상기 스케쥴링 처리부로 전달하는 포토닉 프레임 래퍼 장치.
  16. 제13항에 있어서,
    상기 스케쥴링 처리부는,
    상기 메인 컨트롤러가 할당한 타임 슬롯에 대한 정보를 수신하는 경우, 타임 슬롯 카운터를 초기화하고,
    상기 수신한 정보에 포함된 타임 슬롯 값과 상기 타임 슬롯 카운터가 일치하는 경우, 상기 포토닉 프레임을 생성하는데 사용되는 정보를 포함하는 타임 슬롯 큐를 생성하고,
    상기 포토닉 프레임 생성부로, 상기 생성된 타임 슬롯 큐에 기초하여 상기 포토닉 프레임을 생성할 것을 요청하고,
    상기 타임 슬롯의 시작을 알리는 타이밍 신호를 수신하면, 상기 포토닉 프레임 생성부로, 상기 생성한 포토닉 프레임의 전송을 시작할 것을 요청하는 포토닉 프레임 래퍼 장치.
  17. 제16항에 있어서,
    상기 스케쥴링 처리부는,
    상기 타임 슬롯 값과 상기 타임 슬롯 카운터가 일치하지 않는 경우,
    상기 타이밍 신호의 수신에 기초하여 상기 타임 슬롯 카운터의 값을 증가시킨 다음, 상기 타임 슬롯 값과 상기 타임 슬롯 카운터가 일치하는지를 결정하는 포토닉 프레임 래퍼 장치.
  18. 제12항에 있어서,
    상기 목적지가 서로 다른 복수의 포토닉 프레임을 송신하는 경우, 상기 복수의 포토닉 프레임 각각에 대응하는 복수의 타임 슬롯들 사이에 미리 설정된 가드 타임을 삽입하는 파장 변환 컨트롤러
    를 더 포함하는 포토닉 프레임 래퍼 장치.
  19. 제18항에 있어서,
    상기 가드 타임은,
    상기 포토닉 프레임을 출력하는 파장 가변 레이저 다이오드가 상기 목적지에 대응하여 파장을 변경하는 시간에 기초하여 결정되는 포토닉 프레임 래퍼 장치.
  20. 제12항에 있어서,
    포토닉 프레임을 수신하는 경우, 상기 수신된 포토닉 프레임으로부터 추출된 패킷을 대응하는 서버로 출력하는 포토닉 프레임 출력부
    를 더 포함하는 포토닉 프레임 래퍼 장치.
KR1020170002504A 2017-01-06 2017-01-06 파장 가변 레이저 다이오드의 파장이 변환되는 시간에 기초하여 포토닉 프레임을 전송할 시간을 결정하는 포토닉 프레임 스위칭 시스템 KR102524579B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170002504A KR102524579B1 (ko) 2017-01-06 2017-01-06 파장 가변 레이저 다이오드의 파장이 변환되는 시간에 기초하여 포토닉 프레임을 전송할 시간을 결정하는 포토닉 프레임 스위칭 시스템
US15/658,374 US10110977B2 (en) 2017-01-06 2017-07-24 Photonic frame switching system determining moment of transmitting photonic frame based on time used for changing wavelength of tunable laser diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170002504A KR102524579B1 (ko) 2017-01-06 2017-01-06 파장 가변 레이저 다이오드의 파장이 변환되는 시간에 기초하여 포토닉 프레임을 전송할 시간을 결정하는 포토닉 프레임 스위칭 시스템

Publications (2)

Publication Number Publication Date
KR20180081360A true KR20180081360A (ko) 2018-07-16
KR102524579B1 KR102524579B1 (ko) 2023-04-24

Family

ID=62783575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170002504A KR102524579B1 (ko) 2017-01-06 2017-01-06 파장 가변 레이저 다이오드의 파장이 변환되는 시간에 기초하여 포토닉 프레임을 전송할 시간을 결정하는 포토닉 프레임 스위칭 시스템

Country Status (2)

Country Link
US (1) US10110977B2 (ko)
KR (1) KR102524579B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115361088A (zh) * 2019-01-09 2022-11-18 菲尼萨公司 对光学网络中的光电收发器进行调谐的方法
US11165711B2 (en) * 2019-04-30 2021-11-02 Huawei Technologies Co., Ltd. Methods and apparatuses for transparent embedding of photonic switching into electronic chassis for scaling data center cloud system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140334819A1 (en) * 2013-05-10 2014-11-13 Futurewei Technologies, Inc. System and Method for Photonic Switching
US20140334821A1 (en) * 2013-05-10 2014-11-13 Futurewei Technologies, Inc. System and Method for Photonic Switching
US20150312659A1 (en) * 2014-04-25 2015-10-29 Futurewei Technologies, Inc. System and Method for Photonic Switching

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0150021B1 (ko) 1994-09-10 1998-12-15 양승택 광 패킷 교환기의 광섬유 어드레스 검출기 및 그의 제조방법
US6934471B1 (en) 1999-06-03 2005-08-23 Avici Systems, Inc. Photonic switch using time-slot interchange
KR100819035B1 (ko) 2006-09-29 2008-04-03 한국전자통신연구원 광회선분배기 시스템, 그 광회선분배기 시스템을 이용한ｗｄｍ 시스템 및 그 ｗｄｍ 시스템을 기반으로 하는광통신망
KR101149988B1 (ko) 2009-11-27 2012-05-31 정제명 데이터 입력속도에 적응적인 ｔｄｍ 통신장치 및 방법
US20170094378A1 (en) * 2015-09-25 2017-03-30 Mohammad KIAEI Switching Fabric Interface and Scheduling
US9835800B2 (en) * 2016-03-11 2017-12-05 Huawei Technologies Co., Ltd. Polarization control for a photonic platform

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140334819A1 (en) * 2013-05-10 2014-11-13 Futurewei Technologies, Inc. System and Method for Photonic Switching
US20140334821A1 (en) * 2013-05-10 2014-11-13 Futurewei Technologies, Inc. System and Method for Photonic Switching
JP2016527737A (ja) * 2013-05-10 2016-09-08 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． フォトニックスイッチのためのシステムおよび方法
US20150312659A1 (en) * 2014-04-25 2015-10-29 Futurewei Technologies, Inc. System and Method for Photonic Switching

Also Published As

Publication number Publication date
US10110977B2 (en) 2018-10-23
US20180199118A1 (en) 2018-07-12
KR102524579B1 (ko) 2023-04-24

Similar Documents

Publication Publication Date Title
US9967638B2 (en) Optical switching
EP2684321B1 (en) Data blocking system for networks
US10798012B2 (en) Jitter elimination and latency compensation at DetNet transport egress
JP4790289B2 (ja) 非同期ネットワークでパケット送達時間を保証する方法、装置、およびシステム
JP7231749B2 (ja) パケットスケジューリング方法、スケジューラ、ネットワーク装置及びネットワークシステム
US10560383B2 (en) Network latency scheduling
US7933202B2 (en) Bounded minimal latency for network resources without synchronization
US10361962B2 (en) Packet processing technique for a communication network
US8929216B2 (en) Packet scheduling method and apparatus based on fair bandwidth allocation
US11206219B2 (en) Method and apparatus for managing transport of delay-sensitive packets
KR102524579B1 (ko) 파장 가변 레이저 다이오드의 파장이 변환되는 시간에 기초하여 포토닉 프레임을 전송할 시간을 결정하는 포토닉 프레임 스위칭 시스템
CN115643220A (zh) 基于抖动时延的确定性业务传输方法和装置
US20230239068A1 (en) Time-Division Multiplexing (TDM) Scheduling in a Network Adapter
KR102501159B1 (ko) 포토닉 프레임 스위칭 방법 및 포토닉 프레임 스위칭 시스템
US9853909B2 (en) Methods and apparatus for traffic management in a communication network
KR20180051799A (ko) 포토닉 프레임 스위칭 시스템에서의 패킷 제어 방법 및 패킷 제어 장치
KR20190117970A (ko) 포토닉 프레임 처리 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant