KR20180078793A

KR20180078793A - 플렉서블 양면형 표시장치 및 그 제조방법

Info

Publication number: KR20180078793A
Application number: KR1020160183933A
Authority: KR
Inventors: 권오남
Original assignee: 엘지디스플레이 주식회사
Priority date: 2016-12-30
Filing date: 2016-12-30
Publication date: 2018-07-10

Abstract

본 발명에 따른 양면형 표시장치는 공유 기판, 제1 표시부, 및 제2 표시부를 포함한다. 제1 표시부는 공유 기판의 상부에 구비되며, 제1 박막 트랜지스터 및 제1 박막트랜지스터와 연결된 제1 유기발광 다이오드를 갖는 제1 픽셀들을 포함한다. 제2 표시부는 공유 기판의 하부에 구비되며, 제2 박막 트랜지스터 및 제2 박막트랜지스터와 연결된 제2 유기발광 다이오드를 갖는 제2 픽셀들을 포함한다.

Description

플렉서블 양면형 표시장치 및 그 제조방법{FLEXIBLE DUAL-TYPE DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}

본 발명은 플렉서블 양면형 표시장치 및 그 제조방법에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기발광 다이오드 표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.

그 중 유기발광 다이오드 표시장치는 자발광소자이기 때문에 백라이트가 필요한 액정표시장치에 비하여 소비전력이 낮고, 더 얇게 제작될 수 있다. 또한, 유기 발광 다이오드 표시장치는 시야각이 넓고 응답속도가 빠른 장점이 있다. 유기 발광 다이오드 표시장치는 대화면 양산 기술 수준까지 공정 기술이 발전되어 액정표시장치와 경쟁하면서 시장을 확대하고 있다.

유기발광 다이오드 표시장치의 픽셀들은 자발광 소자인 유기발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함한다. 유기발광 다이오드 표시장치는 발광재료의 종류, 발광방식, 발광구조, 구동방식 등에 따라 다양하게 나뉠 수 있다. 유기발광 다이오드 표시장치는 발광방식에 따라 형광발광, 인광발광으로 나뉠 수 있고, 발광구조에 따라 전면발광(Top Emission) 구조와 배면발광 (Bottom Emission) 구조로 나뉠 수 있다. 또한, 유기발광 다이오드 표시장치는 구동방식에 따라 PMOLED(Passive Matrix OLED)와 AMOLED(Active Matrix OLED)로 나뉠 수 있다.

최근에는, 전술한 유기발광 다이오드 표시장치의 장점에 의해, 유기발광 다이오드 표시장치를 양면형으로 구현하기 위한 시도가 증가하고 있다. 양면형 표시장치는 서로 다른 방향으로 영상 정보를 표시하는 표시장치이다. 양면형 표시장치는, 퍼블릭 디스플레이(public display), 프라이빗 디스플레이(private display), 디지털 사이니지(digital signage) 등 다양한 분야에서, 그 수요가 증가하고 있다.

다만, 종래의 양면형 표시장치는, 단순히 서로 다른 방향으로 입력 영상을 표시하는 두 개의 표시장치를 접합하는 방식으로 구현되었기 때문에, 그 두께 및 무게를 줄이는 데 한계가 있었다. 또한, 종래의 양면형 표시장치는, 그 두께에 의해 유연한 특성을 갖기 어려워 플렉서블 장치로 구현되는 데 한계가 있었다.

본 발명의 목적은 경량화, 박형화된 플렉서블 양면형 표시장치 및 그 제조방법을 제공하는 데 있다.

본 발명에 따른 양면형 표시장치 제조방법은, 지지 기판을 마련하는 제1 단계, 지지 기판 상부에 제2-1 전극, 및 제2-1 전극을 덮는 제2 절연층을 형성하는 제2 단계, 제2 절연층 상부에 제2 절연층을 관통하는 제2 픽셀 콘택홀을 통해 제2-1 전극과 연결되는 제2 드레인 전극, 및 제2 드레인 전극과 이격 배치된 제2 소스 전극을 형성하는 제3 단계, 제2 소스 전극 및 제2 드레인 전극 상부에 제2 소스 전극 및 제2 드레인 전극과 접촉하는 제2 반도체층, 및 제2 반도체층을 덮는 제2 게이트 절연층을 형성하는 제4 단계, 제2 게이트 절연층 상부에 제2 반도체층과 중첩되는 제2 게이트 전극을 형성하는 단계, 제2 게이트 전극 상부에 제2 버퍼층, 공유 기판, 제1 버퍼층을 차례로 형성하는 제6 단계, 제1 버퍼층 상부에 제1 TFT 및 제1 TFT와 연결된 제1 OLED를 차례로 형성하는 제7 단계, 지지 기판을 제거하여, 제2-1 전극을 외부에 노출시키는 제8 단계, 제2-1 전극 하부에 제2 유기발광층을 형성하는 제9 단계, 제2 유기발광층 하부에 제2-2 전극을 형성하는 제10 단계를 포함한다.

본 발명에 따른 양면형 표시장치는, 하나의 기판을 공유하며, 서로 다른 방향으로 광을 방출하는 제1 표시부 및 제2 표시부를 포함한다. 이에 따라, 본 발명은 그 두께를 현저히 줄일 수 있어, 경량화 박형화된 양면형 표시장치를 제공할 수 있다. 또한, 본 발명은 충분한 유연성을 갖는 플렉서블 양면형 표시장치를 제공할 수 있다.

도 1은 본 발명의 실시예에 따른 양면형 표시장치를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 양면형 표시장치의 사용 예를 나타낸 도면이다.
도 3은 비교예에 따른 양면형 표시장치를 개략적으로 나타낸 도면이다.
도 4는 본 발명의 제1 실시예에 따른 제1 표시부의 제1 픽셀 구조를 나타낸 단면도이다.
도 5는 본 발명의 제1 실시예에 따른 제2 표시부의 제2 픽셀 구조를 나타낸 단면도이다.
도 6은 본 발명의 제1 실시에에 따른 제2 표시부의 패드 구조를 나타낸 단면도들이다.
도 7a 내지 도 7l은 본 발명의 제2 실시예에 따른 양면형 표시장치의 제조방법을 시계열적으로 나타낸 단면도들이다.
도 8a 내지 도 8d는 본 발명의 제2 실시예에 따른 제2 게이트 패드부의 제조방법을 시계열적으로 나타낸 단면도들이다.
도 9a 내지 도 9c는 본 발명의 제2 실시예에 따른 제2 데이터 패드부의 제조방법을 시계열적으로 나타낸 단면도들이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 여러 실시예들을 설명함에 있어서, 동일한 구성요소에 대하여는 서두에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

도 1은 본 발명의 실시예에 따른 양면형 표시장치를 개략적으로 나타낸 도면이다. 도 2는 본 발명의 실시예에 따른 양면형 표시장치의 사용 예를 나타낸 도면이다. 도 3은 비교예에 따른 양면형 표시장치를 개략적으로 나타낸 도면이다.

도 1을 참조하면, 본 발명의 실시예에 따른 양면형 표시장치는, 하나의 공유 기판(SSUB)을 포함하며, 하나의 공유 기판(SSUB)을 기준으로 발광 방향이 서로 상이한 제1 표시부(DP1), 및 제2 표시부(DP2)를 포함한다. 제1 표시부(DP1)는 공유 기판(SSUB)의 상면 방향으로 광을 방출한다. 사용자는, 공유 기판(SSUB)의 상면 방향에 위치하여, 제1 표시부(DP1)로부터 제공되는 영상을 시청할 수 있다. 제2 표시부(DP2)는 공유 기판(SSUB)의 하면 방향으로 광을 방출한다. 사용자는, 공유 기판(SSUB)의 하면 방향에 위치하여, 제2 표시부(DP2)로부터 제공되는 영상을 시청할 수 있다.

공유 기판(SSUB)은 구부러질 수 있는 유연한 재질로 이루어질 수 있다. 예를 들어, 공유 기판(SSUB)은 PI(Polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate), PES(polyethersulfone), PAR(polyarylate), PSF(polysulfone), COC(ciclic-olefin copolymer) 등의 재질로 형성될 수 있다.

제1 표시부(DP1)는 공유 기판(SSUB)의 상부에 구비된 제1 픽셀 어레이(PIX1), 제1 봉지층(ENC1), 및 제1 패드부(PD1)를 포함한다. 제1 표시부(DP1)는 공유 기판(SSUB)의 상면에 정의된 제1 표시 영역 및 제1 비 표시 영역을 포함한다.

제1 픽셀 어레이(PIX1)는 다수의 제1 픽셀(P1)들을 포함한다, 제1 픽셀(P1)들 각각은 제1 박막 트랜지스터(Thin Film Transistor, 이하 “TFT”라 함), 제1 TFT에 연결된 제1 유기발광 다이오드(Organic Light Emitting Diode, 이하, “OLED”라 함)를 포함한다. 제1 TFT는 탑 게이트(top gate) 구조, 바텀 게이트(bottom gate) 구조, 더블 게이트(double gate) 구조 등 다양한 구조로 구현될 수 있다.

제1 픽셀(P1)은 제1 표시 영역 내에서, R(red), G(green), B(blue) 또는 R, G, B, W(white) 방식으로 배열되어 풀 컬러를 구현한다. 제1 픽셀(P1)들은 서로 교차하는 제1 게이트 라인과 제1 데이터 라인에 의해 구획될 수 있다.

제1 봉지(encapsulation)층은 제1 픽셀 어레이(PIX1) 상부에 위치한다. 제1 봉지층(ENC1)은 제1 픽셀 어레이(PIX1) 내부로 유입될 수 있는 수분이나 산소를 차단하기 위해, 제1 픽셀 어레이(PIX1)를 덮도록 구비된다. 일 예로, 제1 봉지층(ENC1)은 금속 물질을 포함할 수 있다. 이 경우, 제1 봉지층(ENC1)은, 열 팽창계수가 낮은 철(Fe), 니켈(Ni) 합금인 인바(invar), 또는 SUS(Steel Use Stainless)로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 다른 예로, 제1 봉지층(ENC1)은 유기 물질과 무기 물질을 포함할 수 있다. 이 경우, 제1 봉지층(ENC1)은 유기 물질과 무기 물질이 교번하여 적층된 다중 층일 수 있으나, 이에 한정되는 것은 아니다.

제1 패드부(PD1)는 제1 비 표시 영역에 위치한다. 제1 패드부(PD1)에는 제1 패드들이 구비되며, 제1 패드들은 제1 표시 영역의 제1 픽셀 어레이(PIX1)에 구동 신호를 전달하기 위한 신호 라인들과 연결된다. 제1 패드부(PD1)는 COF(Chip on film) 또는 TCP(Tape Carrier Package) 등으로 구현될 수 있는 제1 연성 필름(FF1)에 접합되어, 제1 PCB(Printed Circuit Board, 미도시)로부터 신호를 전달받는다.

제1 연성 필름(FF1)은 제1 베이스 필름(BF1), 및 제1 베이스 필름(BF1) 상에 실장된 제1 구동 IC(Driver Integrated Circuit)(IC1)를 포함한다. 제1 연성 필름(FF1)의 일단은 제1 패드부(PD1)와 접합되고, 타단은 제1 PCB(미도시)와 연결된다.

도시하지는 않았으나, 제1 표시부는 제1 봉지층 상부에 위치하는 제1 보호 필름을 더 포함할 수 있다. 제1 보호 필름은 PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate) 등의 재질로 형성될 수 있으나, 이에 한정되는 것은 아니다.

제2 표시부(DP2)는 공유 기판(SSUB)의 하부에 구비된 제2 픽셀 어레이(PIX2), 제2 봉지층(ENC2), 제2 패드부(PD2)를 포함한다. 제2 표시부(DP2)는 공유 기판(SSUB)의 하면에 구비된 제2 표시 영역 및 제2 비 표시 영역을 포함한다.

제2 픽셀 어레이(PIX2)는 다수의 제2 픽셀(P2)들을 포함한다, 제2 픽셀(P2)들 각각은 제2 TFT, 제2 TFT에 연결된 제2 OLED를 포함한다. 제2 TFT는 탑 게이트(top gate) 구조, 바텀 게이트(bottom gate) 구조, 더블 게이트(double gate) 구조 등 다양한 구조로 구현될 수 있다.

제2 픽셀(P2)은 표시 영역 내에서, R(red), G(green), B(blue) 또는 R, G, B, W(white) 방식으로 배열되어 풀 컬러를 구현한다. 제2 픽셀(P2)들은 서로 교차하는 제2 게이트 라인과 제2 데이터 라인에 의해 구획될 수 있다.

제2 봉지(encapsulation)층은 제2 픽셀 어레이(PIX2) 하부에 위치한다. 제2 봉지층(ENC2)은 제2 픽셀 어레이(PIX2) 내부로 유입될 수 있는 수분이나 산소를 차단하기 위해, 제2 픽셀 어레이(PIX2)를 덮도록 구비된다. 일 예로, 제2 봉지층(ENC2)은 금속 물질을 포함할 수 있다. 이 경우, 제2 봉지층(ENC2)은, 열 팽창계수가 낮은 철(Fe), 니켈(Ni) 합금인 인바(invar), 또는 SUS(Steel Use Stainless)로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 다른 예로, 제2 봉지층(ENC2)은 유기 물질과 무기 물질을 포함할 수 있다. 이 경우, 제2 봉지층(ENC2)은 유기 물질과 무기 물질이 교번하여 적층된 다중 층일 수 있으나, 이에 한정되는 것은 아니다.

제2 패드부(PD2)는 제2 비 표시 영역에 위치한다. 제2 패드부(PD2)에는 제2 패드들이 구비되며, 제2 패드들은 제2 표시 영역의 제2 픽셀 어레이(PIX2)에 구동 신호를 전달하기 위한 신호 라인들과 연결된다. 제2 패드부(PD2)는 COF(Chip on film) 또는 TCP(Tape Carrier Package) 등으로 구현될 수 있는 제2 연성 필름(FF2)에 접합되어, 제2 PCB(Printed Circuit Board, 미도시)로부터 신호를 전달받는다.

제2 연성 필름(FF2)은 제2 베이스 필름(BF2), 및 제2 베이스 필름(BF2) 상에 실장된 제2 구동 IC(IC2)를 포함한다. 제2 연성 필름(FF2)의 일단은 제2 패드부(PD2)와 접합되고, 타단은 제2 PCB(미도시)와 연결된다.

도시하지는 않았으나, 제2 표시부는 제2 봉지층 하부에 위치하는 제2 보호 필름을 더 포함할 수 있다. 제2 보호 필름은 PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate) 등의 재질로 형성될 수 있으나, 이에 한정되는 것은 아니다.

도 2를 참조하면, 본 발명의 실시예에 따른 양면형 표시장치는, 권취 및 권출될 수 있다. 즉, 양면형 표시장치는 소정의 연성이 부여되어 감거나(rolling), 접거나(folding), 펴는(unrolling, 또는 unfolding) 동작이 용이하게 반복적으로 수행될 수 있다. 양면형 표시장치는 필요에 따라 다양한 방향으로 권취될 수 있다. 예를 들어, 양면형 표시장치는 수평 및/또는 수직 방향으로 권취될 수 있고, 사선 방향으로 권취될 수도 있다. 양면형 표시장치는, 양면형 표시장치의 전면(前面) 방향 및/또는 배면(背面) 방향으로 권취될 수 있다.

양면형 표시장치의 상태 변화(권취 및 권출)는 사용자에 의해 직접적으로 제공되는 물리적인 외력에 의한 것일 수 있다. 예를 들어, 사용자는 양면형 표시장치의 일단을 파지하고 이에 힘을 제공하여, 양면형 표시장치의 상태 변화를 구현할 수 있다. 양면형 표시장치의 상태 변화는 기 설정된 특정 신호에 응답하여, 제어부를 통해 제어되는 것일 수 있다. 즉, 양면형 표시장치의 상태 변화는 선택된 구동 장치 및 구동 회로 등에 의해 제어될 수 있다.

본 발명은, 상면 방향으로 광을 방출하여 상면 방향으로 입력 영상을 구현하는 제1 표시부(DP1c), 및 하면 방향으로 광을 방출하여 하면 방향으로 입력 영상을 구현하는 제2 표시부(DP2c)가 유연한 하나의 공유 기판(SSUBc)을 공유하는 것을 특징으로 한다. 본 발명의 실시예는, 도 3과 같이, 제1 기판(SUB1)을 갖는 제1 표시부(DP1c)와 제2 기판(SUB2)을 갖는 제2 표시부(DP2c)를 상호 접합하여 양면형 표시장치를 구현하는 구조 대비, 그 두께를 현저히 줄일 수 있어, 경량화 박형화된 양면형 표시장치를 제공할 수 있다.

또한, 제1 기판(SUB1)을 갖는 제1 표시부(DP1c)와 제2 기판(SUB2)을 갖는 제2 표시부(DP2c)가 상호 접합된 구조를 갖는 양면형 표시장치의 경우, 제1 기판(SUB1), 제2 기판(SUB2), 및 제1 기판(SUB1)과 제2 기판(SUB1) 사이에 개재되는 접착층(ADL)이 적층된 구조를 갖기 때문에, 제1 기판(SUB1) 및 제2 기판(SUB2)이 각각 소정의 유연성을 갖더라도, 그 적층 두께에 의해 양면형 표시장치의 유연성 특성이 저하된다. 본 발명의 실시예는, 제1 표시부(DP1)와 제2 표시부(DP2)가 하나의 기판을 공유함으로써 그 두께를 상대적으로 줄일 수 있기 때문에, 양면형 표시장치의 충분한 유연성을 확보할 수 있다.

<제1 실시예>

도 4는 본 발명의 제1 실시예에 따른 제1 표시부의 제1 픽셀 구조를 나타낸 단면도이다. 도 5는 본 발명의 제1 실시예에 따른 제2 표시부의 제2 픽셀 구조를 나타낸 단면도이다. 도 6은 본 발명의 제1 실시에에 따른 제2 표시부의 패드 구조를 나타낸 단면도들이다.

도 4를 참조하면, 본 발명의 제1 실시예에 따른 제1 표시부(DP1)의 제1 픽셀(P1) 구조는, 공유 기판(SSUB), 및 공유 기판(SSUB) 상에 구비되는 제1 TFT(T1), 제1 OLED(OLE1)를 포함한다.

제1 TFT(T1)는 공유 기판(SSUB) 상부에 배치된다. 제1 TFT(T1)는 제1 게이트 전극(G1), 제1 반도체층(A1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)을 포함한다. 제1 게이트 전극(G1)은 공유 기판(SSUB) 상부에 구비된다. 제1 반도체층(A1)은 제1 게이트 전극(G1)을 덮는 제1 게이트 절연층(GI1) 상부에 구비된다. 제1 반도체층(A1)은 제1 게이트 전극(G1)과 적어도 일부 중첩되도록 구비된다. 제1 드레인 전극(D1)은 제1 반도체층(A1)의 일측에 접촉된다. 제1 소스 전극(S1)은 제1 반도체층(A1)의 타측에 접촉되며, 제1 드레인 전극(D1)과 이격 배치된다.

공유 기판(SSUB)과 제1 TFT(T1) 사이에는 제1 버퍼층(BUF1)이 더 개재된다. 제1 버퍼층(BUF1)은 공유 기판(SSUB)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 제1 TFT(T1)를 보호하는 역할을 한다. 제1 버퍼층(BUF1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중 층일 수 있다.

제1 OLED(OLE1)는 제1 TFT(T1)를 덮는 제1 졀연층 상부에 구비된다. 제1 절연층은 도시한 바와 같이 제1 보호막(PAS1) 및 제1 평탄화막(OC1) 중 적어도 어느 하나를 포함할 수 있다. 제1 보호막(PAS1)은 무기 절연 물질을 포함할 수 있고, 제1 평탄화막(OC1)은 유기 절연 물질을 포함할 수 있다. 제1 평탄화막(OC1)은 유기 절연 물질을 포함하여 평탄화층으로써 기능할 수 있다.

제1 OLED(OLE1)는 제1-1 전극(E1-1), 제1 유기발광층(EM1), 제1-2 전극(E1-2)을 포함한다. 제1-1 전극(E1-1)은 제1 절연층을 관통하는 제1 픽셀 콘택홀(PH1)을 통해 제1 TFT(T1)의 드레인 전극에 연결된다. 제1-1 전극(E1-1)은 애노드일 수 있다. 제1-1 전극(E1-1) 상부에는 제1 뱅크층(BN1)이 더 구비될 수 있다. 제1 뱅크층(BN1)은 제1-1 전극(E1-1)의 대부분을 노출시킨다. 제1 뱅크층(BN1)에 의해 노출된 제1-1 전극(E1-1) 부분은 발광 영역으로 정의될 수 있다.

제1 유기발광층(EM1)은 뱅크층에 의해 노출된 제1-1 전극(E1-1) 상부에 구비된다. 제1 유기발광층(EM1)은 전자와 정공이 결합하여 발광하는 층으로, 발광층(Emission layer, EML)을 포함하고, 정공주입층(Hole injection layer, HIL), 정공수송층(Hole transport layer, HTL), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron injection layer, EIL) 중 어느 하나 이상을 더 포함할 수 있다.

제1-2 전극(E1-2)은 제1 유기발광층(EM1) 상부에 구비되며, 제1-1 전극(E1-1)과 대향 배치 된다. 제1-2 전극(E1-2)은 캐소드일 수 있다.

도 5를 참조하면, 본 발명의 제1 실시예에 따른 제2 표시부(DP2)의 제2 픽셀(P2) 구조는, 공유 기판(SSUB), 및 공유 기판(SSUB) 하부에 구비되는 제2 TFT(T2), 제2 OLED(OLE2)를 포함한다.

제2 OLED(OLE2)는 공유 기판(SSUB) 하부에 배치된다. 제2 OLED(OLE2)는 제2-1 전극(E2-1), 제2 유기발광층(EM2), 제2-2 전극(E2-2)을 포함한다.

제2-1 전극(E2-1)은 애노드일 수 있다. 제2-1 전극(E2-1) 하부에는 제2 뱅크층(BN2)이 더 구비될 수 있다. 제2 뱅크층(BN2)은 제2-1 전극(E2-1)의 대부분을 노출시킨다. 제2 뱅크층(BN2)에 의해 노출된 제2-1 전극(E2-1) 부분은 발광 영역으로 정의될 수 있다.

제2 유기발광층(EM2)은 뱅크층에 의해 노출된 제2-1 전극(E2-1) 하부에 구비된다. 제2 유기발광층(EM2)은 전자와 정공이 결합하여 발광하는 층으로, 발광층(Emission layer, EML)을 포함하고, 정공주입층(Hole injection layer, HIL), 정공수송층(Hole transport layer, HTL), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron injection layer, EIL) 중 어느 하나 이상을 더 포함할 수 있다.

제2-2 전극(E2-2)은 제2 유기발광층(EM2) 하부에 구비되며, 제2-1 전극(E2-1)과 대향 배치 된다. 제2-2 전극(E2-2)은 캐소드일 수 있다.

제2 TFT(T2)는 제2 OLED(OLE2)를 덮는 제2 졀연층 상부에 구비된다. 제2 절연층은 도시한 바와 같이 제2 보호막(PAS2) 및 제2 평탄화막(OC2) 중 적어도 어느 하나를 포함할 수 있다. 제2 보호막(PAS2)은 무기 절연 물질을 포함할 수 있고, 제2 평탄화막(OC2)은 유기 절연 물질을 포함할 수 있다. 제2 평탄화막(OC2)은 유기 절연 물질을 포함하여 평탄화층으로써 기능할 수 있다.

제2 TFT(T2)는 제2 게이트 전극(G2), 제2 반도체층(A2), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)을 포함한다. 제2 드레인 전극(D2) 및 제2 소스 전극(S2)은 제2 절연층 상부에 구비된다. 제2 드레인 전극(D2) 및 제2 소스 전극(S2)은 이격 배치된다. 제2 드레인 전극(D2)은 제2 절연층을 관통하는 제2 픽셀 콘택홀(PH2)을 통해 제2-1 전극(E2-1)에 연결된다. 제2 반도체층(A2)은 제2 드레인 전극(D2) 및 제2 소스 전극(S2)을 덮도록 형성된다. 제2 게이트 전극(G2)은 제2 반도체층(A2)을 덮는 제2 게이트 절연층(GI2) 상부에 구비된다. 제2 게이트 전극(G2)은 제2 반도체층(A2)과 적어도 일부 중첩되도록 구비된다.

공유 기판(SSUB)과 제2 TFT(T2) 사이에는 제2 버퍼층(BUF2)이 더 개재된다. 제2 버퍼층(BUF2)은 공유 기판(SSUB)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 제2 TFT(T2)를 보호하는 역할을 한다. 제2 버퍼층(BUF2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중 층일 수 있다.

도 6을 더 참조하면, 제2 표시부(DP2)는 공유 기판(SSUB)의 하부에 구비된 제2 패드부(PD2)를 포함한다. 제2 패드부(PD2)는 제2 게이트 패드부, 및 제2 데이터 패드부 중 적어도 어느 하나를 포함할 수 있다. 도 6의 (a)는 제1 실시예에 따른 제2 게이트 패드부의 제2 게이트 패드(GPD) 구조를 개략적으로 나타낸 단면도이다. 도 6의 (b)는 제1 실시예에 따른 제2 데이터 패드부의 제2 데이터 패드(DPD) 구조를 개략적으로 나타낸 단면도이다.

도 6의 (a)를 참조하면, 제2 게이트 패드(GPD)는, 제1 게이트 패드 전극(GPE1), 제2 게이트 패드 전극(GPE2), 및 제3 게이트 패드 전극(GPE3)을 포함한다.

제1 게이트 패드 전극(GPE1)은 제2 OLED(OLE2)의 제2-1 전극(E2-1)과 동일층에 형성된다. 제1 게이트 패드 전극(GPE1)은 외부에 노출되어, 본딩(bonding) 공정을 통해 제2 연성 필름(FF2, 도 1)과 접합될 수 있다.

제2 게이트 패드 전극(GPE2)은 제1 게이트 패드 전극(GPE1)을 덮는 제2 절연층을 사이에 두고 제1 게이트 패드 전극(GPE1) 상부에 구비된다. 제2 게이트 패드 전극(GPE2)은 제2 소스 전극(S2) 및 제2 드레인 전극(D2)과 동일층에 형성된다. 제2 게이트 패드 전극(GPE2)은 제2 절연층을 관통하는 제1 게이트 콘택홀(GH1)을 통해 제1 게이트 패드 전극(GPE1)에 연결된다.

제3 게이트 패드 전극(GPE3)은 제2 게이트 패드 전극(GPE2)을 덮는 제2 게이트 절연층(GI2)을 사이에 두고 제2 게이트 패드 전극(GPE2) 상부에 구비된다. 제3 게이트 패드 전극(GPE3)은 제2 게이트 전극(G2)과 동일층에 형성된다. 제3 게이트 패드 전극(GPE3)은 제2 게이트 절연층(GI2)을 관통하는 제2 게이트 콘택홀(GH2)을 통해 제2 게이트 패드 전극(GPE2)에 연결된다. 제3 게이트 패드 전극(GPE3)은 제2 표시 영역의 제2 게이트 라인과 연결된다. 제3 게이트 패드 전극(GPE3)과 공유 기판(SSUB) 사이에는 제2 버퍼층(BUF2)에 개재된다.

이에 따라, 제1 게이트 패드 전극(GPE1), 제2 게이트 패드 전극(GPE2), 제3 게이트 패드 전극(GPE3), 제2 게이트 라인(미도시)으로 이어지는 신호 경로가 형성된다. 제2 게이트 패드(GPD)는, 외부에 노출되어 제2 연성 필름(FF2, 도 1)에 접합되는 제1 게이트 패드 전극(GPE1)을 통해, 게이트 신호를 전달받을 수 있다.

도 6의 (b)를 참조하면, 제2 데이터 패드(DPD)는, 제1 데이터 패드 전극(DPE1), 및 제2 데이터 패드 전극(DPE2)을 포함한다.

제1 데이터 패드 전극(DPE1)은 제2 OLED(OLE2)의 제2-1 전극(E2-1)과 동일층에 형성된다. 제1 데이터 패드 전극(DPE1)은 외부에 노출되어, 본딩(bonding) 공정을 통해 제2 연성 필름(FF2, 도 1)과 접합될 수 있다.

제2 데이터 패드 전극(DPE2)은 제1 데이터 패드 전극(DPE1)을 덮는 제2 절연층을 사이에 두고 제1 데이터 패드 전극(DPE1) 상부에 구비된다. 제2 데이터 패드 전극(DPE2)은 제2 소스 전극(S2) 및 제2 드레인 전극(D2)과 동일층에 형성된다. 제2 데이터 패드 전극(DPE2)은 제2 절연층을 관통하는 데이터 콘택홀(DH)을 통해 제1 데이터 패드 전극(DPE1)에 연결된다. 제2 데이터 패드 전극(DPE2)은 제2 표시 영역의 제2 데이터 라인과 연결된다. 제2 데이터 패드 전극(DPE2)과 공유 기판(SSUB) 사이에는 제2 게이트 절연층(GI2) 및 제2 버퍼층(BUF2)에 개재된다.

이에 따라, 제1 데이터 패드 전극(DPE1), 제2 데이터 패드 전극(DPE2), 및 제2 데이터 라인(미도시)으로 이어지는 신호 경로가 형성된다. 제2 데이터 패드(DPD)는, 외부에 노출되어 제2 연성 필름(FF2, 도 1)에 접합되는 제1 데이터 패드 전극(DPE1)을 통해, 데이터 신호를 전달받을 수 있다.

<제2 실시예>

도 7a 내지 도 7l은 본 발명의 제2 실시예에 따른 양면형 표시장치의 제조방법을 시계열적으로 나타낸 단면도들이다.

본 발명의 제2 실시예에 따른 양면형 표시장치의 제조 방법은, 제1 단계 내지 제10 단계를 포함할 수 있다. 본 발명의 제2 실시예에 따른 제조 방법을 설명함에 있어서, 제1, 제2 등의 서수를 포함하는 용어를 이용하여 단계를 구분하고 있으나, 이는 설명의 편의를 위한 것으로, 각 단계들이 더 세분화될 수 있음에 주의하여야 한다.

제1 단계는 지지 기판(SS)을 마련하는 단계이다. 제2 단계는, 지지 기판(SS) 상부에, 제2-1 전극(E2-1) 및 2-1 전극(E2-1)을 덮는 제2 절연층을 형성하는 단계이다. 제3 단계는 제2 절연층 상부에, 제2 절연층을 관통하는 제2 픽셀 콘택홀(PH2)을 통해 제2-1 전극(E2-1)과 연결되는 제2 드레인 전극(D2), 및 제2 드레인 전극(D2)과 이격 배치된 제2 소스 전극(S2)을 형성하는 단계이다. 제4 단계는 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 상부에, 제2 소스 전극(S2) 및 제2 드레인 전극(D2)과 접촉하는 제2 반도체층(A2), 및 제2 반도체층(A2)을 덮는 제2 게이트 절연층(GI2)을 형성하는 단계이다. 제5 단계는 제2 게이트 절연층(GI2) 상부에, 제2 반도체층(A2)과 중첩되는 제2 게이트 전극(G2)을 형성하는 단계이다. 제6 단계는, 제2 게이트 전극(G2) 상부에, 제2 버퍼층(BUF2), 공유 기판(SSUB), 및 제1 버퍼층(BUF1)을 차례로 형성하는 단계이다. 제7 단계는 제1 버퍼층(BUF1) 상부에, 제1 TFT(T1) 및 제1 TFT(T1)와 연결된 제1 OLED(OLE1)를 차례로 형성하여 제1 표시부(DP1)를 완성하는 단계이다. 제1 표시부(DP1)는 제1 TFT(T1)와 제1 OLED(OLE1)를 덮는 제1 봉지층(ENC1)을 포함할 수 있다. 제 8 단계는 지지 기판(SS)을 제거하여, 2-1 전극(E2-1)을 외부에 노출시키는 단계이다. 제9 단계는 제2-1 전극(E2-1) 하부에, 제2 유기발광층(EM2)을 형성하는 단계이다. 제10 단계는 제2 유기발광층(EM2) 하부에, 제2-2 전극(E2-2)을 형성하여 제2 표시부(DP2)를 완성하는 단계이다. 제2 표시부(DP2)는 제2 TFT(T2)와 제2 OLED(OLE2)를 덮는 제2 봉지층(ENC2)을 포함할 수 있다.

좀 더 구체적으로, 도 7a를 참조하면, 양면형 표시장치를 제조 하기 위해, 유리(glass)와 같이 소정의 강성을 갖는 지지 기판(SS)이 마련된다. 지지 기판(SS) 상부에는, 공정의 마무리 단계에서 지지 기판(SS)의 제거를 용이하게 하기 위한 희생층(SF)이 더 구비될 수 있다.

지지 기판(SS) 상부에는, 제2-1 전극(E2-1)이 형성된다. 제2-1 전극(E2-1)은 픽셀 내에 하나씩 구비될 수 있다. 제2-1 전극(E2-1)은 애노드일 수 있다. 제2-1 전극(E2-1)은 일함수 값이 비교적 높은 물질로 이루어진 단일층 또는 다중층일 수 있다. 제2-1 전극(E2-1)은 반사 전극으로써 기능할 수 있다.

도 7b를 참조하면, 제2-1 전극(E2-1) 상부에는, 제2 절연층이 형성된다. 제2 절연층은 제2 보호막(PAS2) 및 제2 평탄화막(OC2)을 포함할 수 있다. 제2 보호막(PAS2)은 하부의 소자를 보호하는 절연막으로, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 제2 평탄화막(OC2)은 하부 구조의 단차를 완화시키기 위한 절연막으로, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어질 수 있다.

제2 절연층 상부에는 제2 소스 전극(S2) 및 제2 드레인 전극(D2)이 형성된다. 제2 소스 전극(S2) 및 제2 드레인 전극(D2)은 서로 이격된다. 제2 드레인 전극(D2)은 제2 픽셀 콘택홀(PH2)을 통해 제2-1 전극(E2-1)과 연결된다. 제2 픽셀 콘택홀(PH2)은 제2 절연층을 관통하여 제2-1 전극(E2-1)의 일부를 노출시킨다. 제2 소스 전극(S2) 및 제2 드레인 전극(D2)은 단일층 또는 다중층으로 이루어질 수 있으며, 제2 소스 전극(S2) 및 제2 드레인 전극(D2)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 제2 소스 전극(S2) 및 제2 드레인 전극(D2)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 제2 소스 전극(S2) 및 제2 드레인 전극(D2)은 제2 데이터 라인(미도시)과 함께 형성될 수 있다.

도 7c를 참조하면, 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 상부에는, 제2 반도체층(A2)이 형성된다. 제2 반도체층(A2)은 제2 소스 전극(S2) 및 제2 드레인 전극(D2)과 접촉된다. 제2 반도체층(A2)은 실리콘 반도체나 산화물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다.

제2 반도체층(A2) 상부에는, 제2 게이트 절연층(GI2)이 형성된다. 제2 게이트 절연층(GI2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.

도 7d를 참조하면, 제2 게이트 절연층(GI2) 상부에는, 제2 게이트 전극(G2)이 형성된다. 제2 게이트 전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 제2 게이트 전극(G2)은 제2 반도체층(A2)과 적어도 일부 중첩되도록 형성된다. 제2 게이트 전극(G2)은 제2 게이트 라인과 함께 형성되며, 제2 게이트 전극(G2)은 제2 게이트 라인(미도시)으로부터 분기된 형태를 가질 수 있다. 이로써, 제2 TFT(T2)가 완성된다.

제2 게이트 전극(G2) 상부에는, 제2 버퍼층(BUF2)이 형성된다. 제2 버퍼층(BUF2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 일 예로, 제2 버퍼층(BUF2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)이 교번하여 적층된 다중층일 수 있다.

도 7e를 참조하면, 제2 버퍼층(BUF2) 상부에는, 공유 기판(SSUB)이 형성된다. 공유 기판(SSUB)은 PI(Polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate), PES(polyethersulfone), PAR(polyarylate), PSF(polysulfone), COC(ciclic-olefin copolymer) 중 선택된 어느 하나로 이루어질 수 있다.

도 7f를 참조하면, 공유 기판(SSUB) 상부에는, 제1 버퍼층(BUF1)이 형성된다. 제1 버퍼층(BUF1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 일 예로, 제2 버퍼층(BUF2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)이 교번하여 적층된 다중층일 수 있다.

제1 버퍼층(BUF1) 상부에는, 제1 게이트 전극(G1)이 형성된다. 제1 게이트 전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 제1 게이트 전극(G1)은 제1 게이트 라인과 함께 형성되며, 제1 게이트 전극(G1)은 제1 게이트 라인(미도시)으로부터 분기된 형태를 가질 수 있다.

도 7g를 참조하면, 제1 게이트 전극(G1) 상부에는, 제1 게이트 절연층(GI1)이 형성된다. 제1 게이트 절연층(GI1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.

제1 게이트 절연층(GI1) 상부에는, 제1 반도체층(A1)이 형성된다. 제1 반도체층(A1)은 제1 게이트 전극(G1)과 적어도 일부 중첩되도록 형성된다. 제1 반도체층(A1)은 실리콘 반도체나 산화물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다.

도 7h를 참조하면, 제1 소스 전극(S1) 및 제1 드레인 전극(D1)이 형성된다. 제1 소스 전극(S1)은 제1 반도체층(A1)의 일측에 접촉된다. 제1 드레인 전극(D1)은 제1 반도체층(A1)의 타측에 접촉된다. 제1 소스 전극(S1) 및 제1 드레인 전극(D1)은 서로 이격된다. 제1 소스 전극(S1) 및 제1 드레인 전극(D1)은 단일층 또는 다중층으로 이루어질 수 있으며, 제1 소스 전극(S1) 및 제1 드레인 전극(D1)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 제1 소스 전극(S1) 및 제1 드레인 전극(D1)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 제1 소스 전극(S1) 및 제1 드레인 전극(D1)은 제1 데이터 라인(미도시)과 함께 형성될 수 있다. 이로써, 제1 TFT(T1)가 완성된다.

제1 소스 전극(S1) 및 제1 드레인 전극(D1) 상부에는, 제1 절연층이 형성된다. 제1 절연층은 제1 보호막(PAS1) 및 제1 평탄화막(OC1)을 포함할 수 있다. 제1 보호막(PAS1)은 하부의 소자를 보호하는 절연막으로, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 제1 평탄화막(OC1)은 하부 구조의 단차를 완화시키기 위한 절연막으로, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어질 수 있다.

도 7i를 참조하면, 제1 절연층 상부에는, 제1-1 전극(E1-1)이 형성된다. 제1-1 전극(E1-1)은 제1 픽셀 콘택홀(PH1)을 통해 제1 드레인 전극(D1)과 연결된다. 제1 픽셀 콘택홀(PH1)은 제1 절연층을 관통하여 제1 드레인 전극(D1)의 일부를 노출시킨다. 제1-1 전극(E1-1)은 애노드일 수 있다. 제1-1 전극(E1-1)은 일함수 값이 비교적 높은 물질로 이루어진 단일층 또는 다중층일 수 있다. 제1-1 전극(E1-1)은 반사 전극으로써 기능할 수 있다.

제1-1 전극(E1-1) 상부에는, 제1 뱅크층(BN1)이 형성된다. 제1 뱅크층(BN1)은 제1-1 전극(E1-1)의 대부분을 노출시킨다. 제1 뱅크층(BN1)은 픽셀을 구획하는 픽셀 정의막으로 지칭될 수 있다. 제1-1 전극(E1-1)에서 노출된 부분은 해당 픽셀의 발광 영역으로 정의될 수 있다. 제1 뱅크층(BN1)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어질 수 있다.

도 7j를 참조하면, 제1-1 전극(E1-1) 상부에는, 제1 유기발광층(EM1)이 형성된다. 제1 유기발광층(EM1)은 전자와 정공이 결합하여 발광하는 층으로, 발광층(Emission layer, EML)을 포함하고, 정공주입층(Hole injection layer, HIL), 정공수송층(Hole transport layer, HTL), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron injection layer, EIL) 중 어느 하나 이상을 더 포함할 수 있다.

제1 유기발광층(EM1) 상부에는, 제1-2 전극(E1-2)이 형성된다. 제1-2 전극(E1-2)은 캐노드일 수 있다. 제1-2 전극(E1-2)은 일함수 값이 비교적 낮은 물질로 이루어진 단일층 또는 다중층일 수 있다. 제1-2 전극(E1-2)은 투과 전극으로써 기능할 수 있다. 이로써, 제1 TFT(T1)와 연결된 제1 OLED(OLE1)가 완성된다. 도시하지는 않았으나, 제1 TFT(T1) 및 제1 OLED(OLE1) 상부에는, 제1 TFT(T1) 및 제1 OLED(OLE1)를 덮는 제1 봉지층(ENC1)이 더 형성된다.

도 7k을 참조하면, 지지 기판(SS)을 제거하기 위한, 레이저 리프트 오프(Laser Lift Off : LLO) 공정이 수행된다. 이에 따라, 제2-1 전극(E2-1)은 외부에 노출된다.

도 7l을 참조하면, 제2-1 전극(E2-1) 하부에는, 제2 뱅크층(BN2)이 형성된다. 제2 뱅크층(BN2)은 제2-1 전극(E2-1)의 대부분을 노출시킨다. 제1 뱅크층(BN1)은 픽셀을 구획하는 픽셀 정의막으로 지칭될 수 있다. 제1-1 전극(E1-1)에서 노출된 부분은 해당 픽셀의 발광 영역으로 정의될 수 있다. 제1 뱅크층(BN1)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어질 수 있다.

제2 유기발광층(EM2) 하부에는, 제2-2 전극(E2-2)이 형성된다. 제2-2 전극(E2-2)은 캐노드일 수 있다. 제2-2 전극(E2-2)은 일함수 값이 비교적 낮은 물질로 이루어진 단일층 또는 다중층일 수 있다. 제2-2 전극(E2-2)은 투과 전극으로써 기능할 수 있다. 이로써, 제2 TFT(T2)와 연결된 제2 OLED(OLE2)가 완성된다. 도시하지는 않았으나, 제2 TFT(T2) 및 제2 OLED(OLE2) 하부에는, 제2 TFT(T2) 및 제2 OLED(OLE2)를 덮는 제2 봉지층(ENC2)이 더 형성된다.

도 8a 내지 도 8d는 본 발명의 제2 실시예에 따른 제2 게이트 패드부의 제조방법을 시계열적으로 나타낸 단면도들이다.

도 8a를 참조하면, 지지 기판(SS) 상부에는, 제1 게이트 패드 전극(GPE1)이 형성된다. 제1 게이트 패드 전극(GPE1)은 제2-1 전극(E2-1)과 함께, 제2-1 전극(E2-1)과 동일층에 형성된다. 따라서, 제1 게이트 패드 전극(GPE1)과 제2-1 전극(E2-1)은 동일 물질로 형성될 수 있다. 제1 게이트 패드 전극(GPE1) 상부에는, 제2 절연층이 형성된다.

도 8b를 참조하면, 제2 절연층 상부에는, 제2 게이트 패드 전극(GPE2)이 형성된다. 제2 게이트 패드 전극(GPE2)은 제2 소스 전극(S2) 및 제2 드레인 전극(D2)과 함께, 제2 소스 전극(S2) 및 제2 드레인 전극(D2)과 동일층에 형성된다. 따라서, 제2 게이트 패드 전극(GPE2)은 제2 소스 전극(S2) 및 제2 드레인 전극(D2)과 동일 물질로 형성될 수 있다.

제2 게이트 패드 전극(GPE2)은 제1 게이트 콘택홀(GH1)을 통해 제1 게이트 패드 전극(GPE1)과 연결된다. 제1 게이트 콘택홀(GH1)은 제2 절연층을 관통하여 제1 게이트 패드 전극(GPE1)의 일부를 노출시킨다. 제1 게이트 콘택홀(GH1)은 제2 절연층을 관통하는 제2 픽셀 콘택홀(PH2) 형성 시, 함께 형성될 수 있다. 제2 게이트 패드 전극(GPE2) 상부에는, 제2 게이트 절연층(GI2)이 형성된다.

도 8c를 참조하면, 제2 게이트 절연층(GI2) 상부에는, 제3 게이트 패드 전극(GPE3)이 형성된다. 제3 게이트 패드 전극(GPE3)은 제2 게이트 전극(G2)과 함께, 제2 게이트 전극(G2)과 동일층에 형성된다. 따라서, 제3 게이트 패드 전극(GPE3)은 제2 게이트 전극(G2)과 동일 물질로 형성될 수 있다.

제3 게이트 패드 전극(GPE3)은 제2 게이트 콘택홀(GH2)을 통해 제2 게이트 패드 전극(GPE2)과 연결된다. 제2 게이트 콘택홀(GH2)은 제2 게이트 절연층(GI2)을 관통하여 제2 게이트 패드 전극(GPE2)의 일부를 노출시킨다. 제3 게이트 패드 전극(GPE3)은 제2 게이트 라인(미도시)과 연결된다. 이에 따라, 제2 게이트 라인(미도시), 제3 게이트 패드 전극(GPE3), 제2 게이트 패드 전극(GPE2), 제1 게이트 패드 전극(GPE1)으로 이어지는 신호 경로가 형성된다. 제3 게이트 패드 전극(GPE3) 상부에는, 제2 버퍼층(BUF2)이 형성된다.

도 8d를 참조하면, 제2 버퍼층(BUF2) 상부에는 공유 기판(SSUB)과 제1 표시부(DP1)가 차례로 형성되고, 이어서 지지 기판(SS)을 제거하기 위한 레이저 리프트 오프(Laser Lift Off : LLO) 공정이 수행된다. 이에 따라, 제1 게이트 패드 전극(GPE1)은 외부에 노출된다. 도시하지는 않았으나, 외부에 노출된 제1 게이트 패드 전극(GPE1)은, 본딩 공정을 통해, COF 또는 TCP 형태로 구현되는 제2 연성 필름(FF2, 도 1)과 접합될 수 있다.

도 9a 내지 도 9c는 본 발명의 제2 실시예에 따른 제2 데이터 패드부의 제조방법을 시계열적으로 나타낸 단면도들이다.

도 9a를 참조하면, 지지 기판(SS) 상부에는, 제1 데이터 패드 전극(DPE1)이 형성된다. 제1 데이터 패드 전극(DPE1)은 제2-1 전극(E2-1)과 함께, 제2-1 전극(E2-1)과 동일층에 형성된다. 따라서, 제1 데이터 패드 전극(DPE1)과 제2-1 전극(E2-1)은 동일 물질로 형성될 수 있다. 제1 데이터 패드 전극(DPE1) 상부에는, 제2 절연층이 형성된다.

도 9b를 참조하면, 제2 절연층 상부에는, 제2 데이터 패드 전극(DPE2)이 형성된다. 제2 데이터 패드 전극(DPE2)은 제2 소스 전극(S2) 및 제2 드레인 전극(D2)과 함께, 제2 소스 전극(S2) 및 제2 드레인 전극(D2)과 동일층에 형성된다. 따라서, 제2 데이터 패드 전극(DPE2)은 제2 소스 전극(S2) 및 제2 드레인 전극(D2)과 동일 물질로 형성될 수 있다.

제2 데이터 패드 전극(DPE2)은 데이터 콘택홀(DH)을 통해 제1 데이터 패드 전극(DPE1)과 연결된다. 데이터 콘택홀(DH)은 제2 절연층을 관통하여 제1 데이터 패드 전극(DPE1)의 일부를 노출시킨다. 데이터 콘택홀(DH)은 제2 절연층을 관통하는 제2 픽셀 콘택홀(PH2) 형성 시, 함께 형성될 수 있다.

제2 데이터 패드 전극(DPE2)은 제2 데이터 라인(미도시)과 연결된다. 이에 따라, 제2 데이터 라인(미도시), 제2 데이터 패드 전극(DPE2), 제1 데이터 패드 전극(DPE1)으로 이어지는 신호 경로가 형성된다. 제2 데이터 패드 전극(DPE2) 상부에는, 제2 게이트 절연층(GI2) 및 제2 버퍼층(BUF2)이 형성된다.

도 9c를 참조하면, 제2 버퍼층(BUF2) 상부에는 공유 기판(SSUB)과 제1 표시부(DP1)가 차례로 형성되고, 이어서 지지 기판(SS)을 제거하기 위한 레이저 리프트 오프(Laser Lift Off : LLO) 공정이 수행된다. 이에 따라, 제1 데이터 패드 전극(DPE1)은 외부에 노출된다. 도시하지는 않았으나, 외부에 노출된 제1 데이터 패드 전극(DPE1)은, 본딩 공정을 통해, COF 또는 TCP 형태로 구현되는 제2 연성 필름(FF2, 도 1)과 접합될 수 있다.

본 발명의 바람직한 실시예에 따른 양면형 표시장치는 하나의 기판(SSUB)을 공유하며, 서로 다른 방향으로 광을 방출하는 제1 표시부(DP1) 및 제2 표시부(DP2)를 포함한다. 이에 따라, 그 두께를 현저히 줄일 수 있어, 경량화 박형화된 양면형 표시장치를 제공할 수 있다. 또한, 충분한 유연성을 갖는 플렉서블 양면형 표시장치를 제공할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.

SSUB : 공유 기판 DP1 : 제1 표시부
P1 : 제1 픽셀 T1 : 제1 TFT
OLE1 : 제1 OLED DP2 : 제2 표시부
P2 : 제2 픽셀 T2 : 제2 TFT
OLE2 : 제2 OLED

Claims

공유 기판;
상기 공유 기판의 상부에 구비되며, 제1 박막 트랜지스터 및 상기 제1 박막트랜지스터와 연결된 제1 유기발광 다이오드를 갖는 제1 픽셀들을 포함하는 제1 표시부; 및
상기 공유 기판의 하부에 구비되며, 제2 박막 트랜지스터 및 상기 제2 박막트랜지스터와 연결된 제2 유기발광 다이오드를 갖는 제2 픽셀들을 포함하는 제2 표시부를 포함하는 양면형 표시장치.
제 1 항에 있어서,
상기 제1 유기발광 다이오드는,
상기 제1 박막 트랜지스터와 연결된 제1-1 전극;
상기 제1-1 전극 상부에 배치된 제1 유기발광층; 및
상기 제1 유기발광층 상부에 배치된 제1-2 전극을 포함하는 양면형 표시장치.
제 2 항에 있어서,
상기 제1 박막 트랜지스터는,
상기 공유 기판 상부에 구비되는 제1 게이트 전극;
상기 제1 게이트 전극을 덮는 제1 게이트 절연층 상부에 구비되며, 상기 제1 게이트 전극과 중첩되는 제1 반도체층;
상기 제1 반도체층의 일측에 접촉된 제1 드레인 전극;
상기 제1 반도체층의 타측에 접촉되며 상기 제1 드레인 전극과 이격 배치된 제1 소스 전극을 포함하고,
상기 제1 유기발광 다이오드는,
상기 제1 드레인 전극 및 상기 제1 소스 전극을 덮는 제1 절연층을 관통하는 제1 픽셀 콘택홀을 통해, 상기 제1 드레인 전극과 연결되는, 양면형 표시장치.
제 3 항에 있어서,
상기 공유 기판 및 상기 제1 게이트 전극 사이에 개재되는 제1 버퍼층을 더 포함하는, 양면형 표시장치.
제 1 항에 있어서,
상기 제2 유기발광 다이오드는,
상기 제2 박막 트랜지스터와 연결된 제2-1 전극;
상기 제2-1 전극 하부에 배치된 제2 유기발광층; 및
상기 제2 유기발광층 하부에 배치된 제2-2 전극을 포함하는, 양면형 표시장치.
제 5 항에 있어서,
상기 제2 유기발광 다이오드를 덮는 제2 절연층 상부에 구비되며, 상기 제2 절연층을 관통하는 제2 픽셀 콘택홀을 통해 상기 제2 유기발광 다이오드와 연결되는 제2 드레인 전극;
상기 제2 절연층 상에서 구비되며, 상기 제2 드레인 전극과 이격 배치된 제2 소스 전극;
상기 제2 소스 전극 및 상기 제2 드레인 전극을 덮는 제2 반도체층; 및
상기 제2 반도체층을 덮는 제2 게이트 절연층 상에 구비되며, 상기 제2 반도체층의 적어도 일부와 중첩되는 제2 게이트 전극을 포함하는, 양면형 표시장치.
제 6 항에 있어서,
상기 제2 게이트 전극을 덮도록, 상기 공유 기판과 상기 제2 게이트 전극 사이에 개재되는 제2 버퍼층을 더 포함하는, 양면형 표시장치.
제 6 항에 있어서,
상기 제2 표시부는,
상기 제2 픽셀들에 게이트 신호를 전달하는 제2 게이트 패드부를 포함하고,
상기 제2 게이트 패드부는,
상기 제2-1 전극과 동일층에 배치된 제1 게이트 패드 전극;
상기 제2 소스 전극 및 상기 제2 드레인 전극과 동일층에 배치되며, 상기 제2 절연층을 관통하는 제1 게이트 콘택홀을 통해 상기 제1 게이트 패드 전극과 연결된 제2 게이트 패드 전극; 및
상기 제2 게이트 전극과 동일층에 배치되며, 상기 제2 게이트 절연층을 관통하는 제2 게이트 콘택홀을 통해 상기 제2 게이트 패드 전극과 연결된 제3 게이트 패드 전극을 포함하는, 양면형 표시장치.
제 8 항에 있어서,
상기 제2 픽셀은,
제2 게이트 라인과 제2 데이터 라인에 의해 구획되며,
상기 제2 게이트 라인은,
상기 제3 게이트 패드 전극과 동일층에 배치되어, 상기 제3 게이트 패드 전극과 연결되는, 양면형 표시장치.
제 6 항에 있어서,
상기 제2 표시부는,
상기 제2 픽셀들에 데이터 신호를 전달하는 제2 데이터 패드부를 포함하고,
상기 제2 데이터 패드부는,
상기 제2-1 전극과 동일층에 배치된 제1 데이터 패드 전극; 및
상기 제2 소스 전극 및 상기 제2 드레인 전극과 동일층에 배치되며, 상기 제2 절연층을 관통하는 데이터 콘택홀을 통해 상기 제1 게이트 패드 전극과 연결된 제2 게이트 패드 전극을 포함하는, 양면형 표시장치.
제 10 항에 있어서,
상기 제2 픽셀은,
제2 게이트 라인과 제2 데이터 라인에 의해 구획되며,
상기 제2 데이터 라인은,
상기 제2 데이터 패드 전극과 동일층에 배치되어, 상기 제2 데이터 패드 전극과 연결되는, 양면형 표시장치.
제 1 항에 있어서,
상기 제1 표시부는,
상기 제1 픽셀들을 덮는 제1 봉지층을 더 포함하고,
상기 제2 표시부는,
상기 제2 픽셀들을 덮는 제2 봉지층을 더 포함하는, 양면형 표시장치.
지지 기판을 마련하는 제1 단계;
지지 기판 상부에, 제2-1 전극, 및 상기 제2-1 전극을 덮는 제2 절연층을 형성하는 제2 단계;
상기 제2 절연층 상부에, 상기 제2 절연층을 관통하는 제2 픽셀 콘택홀을 통해 상기 제2-1 전극과 연결되는 제2 드레인 전극, 및 상기 제2 드레인 전극과 이격 배치된 제2 소스 전극을 형성하는 제3 단계;
상기 제2 소스 전극 및 상기 제2 드레인 전극 상부에, 상기 제2 소스 전극 및 상기 제2 드레인 전극과 접촉하는 제2 반도체층, 및 상기 제2 반도체층을 덮는 제2 게이트 절연층을 형성하는 제4 단계;
상기 제2 게이트 절연층 상부에, 상기 제2 반도체층과 중첩되는 제2 게이트 전극을 형성하는 제5 단계;
상기 제2 게이트 전극 상부에, 제2 버퍼층, 공유 기판, 제1 버퍼층을 차례로 형성하는 제6 단계;
상기 제1 버퍼층 상부에, 제1 TFT 및 상기 제1 TFT와 연결된 제1 OLED를 차례로 형성하는 제7 단계;
상기 지지 기판을 제거하여, 상기 제2-1 전극을 외부에 노출시키는 제8 단계;
상기 제2-1 전극 하부에, 제2 유기발광층을 형성하는 제9 단계; 및
상기 제2 유기발광층 하부에, 제2-2 전극을 형성하는 제10 단계를 포함하는, 양면형 표시장치 제조방법.
제 13 항에 있어서,
상기 제1 단계는,
상기 제2-1 전극과 함께, 제1 게이트 패드 전극을 형성하는 단계이고,
상기 제2 단계는,
상기 제2 소스 전극 및 상기 제2 드레인 전극과 함께, 제2 게이트 패드 전극을 형성하는 단계이며,
상기 4 단계는,
상기 제2 게이트 전극과 함께, 제3 게이트 패드 전극을 형성하는 단계이고,
상기 제2 게이트 패드 전극은,
상기 제2 절연층을 관통하는 제1 게이트 콘택홀을 통해 상기 제1 게이트 패드 전극과 연결되며,
상기 제3 게이트 패드 전극은,
상기 제2 게이트 절연층을 관통하는 제2 게이트 콘택홀을 통해, 상기 제2 게이트 패드 전극에 연결되는, 양면형 표시장치 제조방법.
제 13 항에 있어서,
상기 제1 단계는,
상기 제2-1 전극과 함께, 제1 데이터 패드 전극을 형성하는 단계이고,
상기 제2 단계는,
상기 제2 소스 전극 및 상기 제2 드레인 전극과 함께, 제2 데이터 패드 전극을 형성하는 단계이며,
상기 제2 데이터 패드 전극은,
상기 제2 절연층을 관통하는 데이터 콘택홀을 통해, 상기 제1 데이터 패드 전극에 연결되는, 양면형 표시장치 제조방법.