KR20180078700A - 문턱 전압 센싱 회로 및 이를 포함하는 표시 장치 - Google Patents

문턱 전압 센싱 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20180078700A
KR20180078700A KR1020160183720A KR20160183720A KR20180078700A KR 20180078700 A KR20180078700 A KR 20180078700A KR 1020160183720 A KR1020160183720 A KR 1020160183720A KR 20160183720 A KR20160183720 A KR 20160183720A KR 20180078700 A KR20180078700 A KR 20180078700A
Authority
KR
South Korea
Prior art keywords
capacitor
reference voltage
voltage source
sample
switch
Prior art date
Application number
KR1020160183720A
Other languages
English (en)
Other versions
KR102617949B1 (ko
Inventor
황태호
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020160183720A priority Critical patent/KR102617949B1/ko
Priority to US15/620,580 priority patent/US10223977B2/en
Publication of KR20180078700A publication Critical patent/KR20180078700A/ko
Application granted granted Critical
Publication of KR102617949B1 publication Critical patent/KR102617949B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

실시 예는 유기 발광 다이오드의 문턱 전압이 입력되는 제1 입력단, 상기 유기 발광 다이오드의 문턱 전압을 샘플링하는 제1 커패시터, 및 상기 제1 커패시터에 샘플링된 전압을 차지 쉐어링하는 제2 커패시터, 및 상기 제2 커패시터에 차지 쉐어링된 전압을 출력하는 제1 출력단을 포함하는 제1 샘플앤홀드부, 및 상기 제1 샘플앤홀드부의 제1 출력단과 접속되는 제1 입력 단자를 포함하는 증폭부를 포함하고, 상기 제1 샘플앤홀드부는 상기 제1 입력단과 상기 제1 커패시터의 일단 사이, 상기 제1 커패시터의 일단과 상기 제2 커패시터의 일단 사이, 상기 제1 커패시터의 타단과 제1 기준 전압원 사이, 상기 제1 커패시터의 타단과 제2 기준 전압원 사이, 상기 제2 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제2 커패시터의 일단과 제3 기준 전압원 사이, 및 상기 제2 커패시터의 타단과 상기 제1 출력단 사이를 선택적으로 연결하도록 스위칭되는 제1 스위칭부를 포함한다.

Description

문턱 전압 센싱 회로 및 이를 포함하는 표시 장치{A CIRCUIT FOR SENSING A THRESHOLD VOLTAGE AND DISPLAY DEVICE INCLUDING THE SAME}
실시 예는 문턱 전압 센싱 회로 및 이를 포함하는 표시 장치에 관한 것이다.
OLED(Organic Light-Emitting Diode)를 이용한 디스플레이 장치의 화소는 게이트 라인에 신호가 공급될 때, 데이터 라인으로부터 공급되는 데이터 신호에 희애 점등되어 빛을 발생한다.
고유의 색상, 예컨대, 적색(Red), 녹색(Green), 및 청색(Blue)을 나타내는 유기발광다이오드가 표시 패널의 단위 화소를 이룰 수 있고, 단위 화소들의 색상 조합에 의하여 원하는 색상이 구현될 수 있다.
표시 패널의 유기 발광 다이오드들은 사용 시간이 경과됨에 따라 점차 열화되어 문턱 전압의 값이 변화될 수 있고, 이로 인하여 유기 발광 다이오드에 동일한 구동 신호가 제공되더라도 사용 시간이 경과될수록 유기 발광 다이오드의 밝기가 변화될 수 있다. 따라서 사용 시간이 경과에 따른 유기 발광 다이오드의 문턱 전압의 변화에 상관없이 유기 발광 다이오드가 일정한 밝기로 발광할 수 있도록 하는 보상 처리가 필요하다.
실시 예는 샘플앤홀드 회로의 기생 커패시터에 기인하는 오프셋을 줄이고, 유기 발광 다이오드의 문턱 전압의 센싱에 관한 신뢰성 및 감도를 향상시킬 수 있는 문턱 전압 센싱 회로 및 이를 포함하는 표시 장치를 제공한다.
실시 예는 유기 발광 다이오드를 포함하는 표시 패널의 상기 유기 발광 다이오드의 문턱 전압 센싱 회로에 관한 것으로, 상기 유기 발광 다이오드의 문턱 전압이 입력되는 제1 입력단, 상기 유기 발광 다이오드의 문턱 전압을 샘플링하는 제1 커패시터, 및 상기 제1 커패시터에 샘플링된 전압을 차지 쉐어링하는 제2 커패시터, 및 상기 제2 커패시터에 차지 쉐어링된 전압을 출력하는 제1 출력단을 포함하는 제1 샘플앤홀드부; 및 상기 제1 샘플앤홀드부의 제1 출력단과 접속되는 제1 입력 단자를 포함하는 증폭부를 포함하고, 상기 제1 샘플앤홀드부는 상기 제1 입력단과 상기 제1 커패시터의 일단 사이, 상기 제1 커패시터의 일단과 상기 제2 커패시터의 일단 사이, 상기 제1 커패시터의 타단과 제1 기준 전압원 사이, 상기 제1 커패시터의 타단과 제2 기준 전압원 사이, 상기 제2 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제2 커패시터의 일단과 제3 기준 전압원 사이, 및 상기 제2 커패시터의 타단과 상기 제1 출력단 사이를 선택적으로 연결하도록 스위칭되는 제1 스위칭부를 포함한다.
상기 제1 스위칭부는 상기 제1 입력단과 상기 제1 커패시터의 일단 사이에 접속되는 제1 스위치; 상기 제1 커패시터의 일단과 상기 제2 커패시터의 일단 사이에 접속되는 제2 스위치; 상기 제1 커패시터의 타단과 제1 기준 전압원 사이에 접속되는 제3 스위치; 상기 제1 커패시터의 타단과 제2 기준 전압원 사이에 접속되는 제4 스위치; 상기 제2 커패시터의 타단과 상기 제2 기준 전압원 사이에 접속되는 제5 스위치; 상기 제2 커패시터의 일단과 제3 기준 전압원 사이에 접속되는 제6 스위치; 및 상기 제2 커패시터의 타단과 상기 제1 출력단 사이에 접속되는 제7 스위치를 더 포함한다.
상기 제2 기준 전압원의 전압은 상기 제3 기준 전압원의 전압보다 낮을 수 있다.
상기 문턱 전압 센싱 회로는 상기 제1 기준 전압원에 접속되는 제2 입력단; 제3 커패시터; 제4 커패시터; 제2 출력단; 및 상기 제2 입력단과 상기 제3 커패시터의 일단 사이, 상기 제3 커패시터의 일단과 상기 제4 커패시터의 일단 사이, 상기 제3 커패시터의 타단과 상기 제1 기준 전압원 사이, 상기 제3 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제4 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제4 커패시터의 일단과 제4 기준 전압원 사이, 및 상기 제4 커패시터의 타단과 상기 제2 출력단 사이를 선택적으로 연결하도록 스위칭되는 제2 스위칭부를 포함하는 제2 샘플앤홀드부를 더 포함할 수 있다.
상기 제2 스위칭부는 상기 제2 입력단과 상기 제3 커패시터의 일단 사이에 접속되는 제8 스위치; 상기 제3 커패시터의 일단과 상기 제4 커패시터의 일단 사이에 접속되는 제9 스위치; 상기 제3 커패시터의 타단과 상기 제1 기준 전압원 사이에 접속되는 제10 스위치; 상기 제3 커패시터의 타단과 상기 제2 기준 전압원 사이에 접속되는 제11 스위치; 상기 제4 커패시터의 일단과 상기 제4 기준 전압원 사이에 접속되는 제12 스위치; 상기 제4 커패시터의 타단과 상기 제2 기준 전압원 사이에 접속되는 제13 스위치; 상기 증폭부의 제2 입력 단자와 접속되는 제2 출력단; 및 상기 제4 커패시터의 타단과 상기 제2 출력단 사이에 접속되는 제14 스위치를 포함할 수 있다.
상기 문턱 전압 센싱 회로는 상기 증폭부는 상기 제2 출력단과 접속되는 제2 입력 단자; 및 상기 제1 및 제2 입력 단자들로부터 입력된 신호를 증폭하고, 증폭된 결과를 출력하는 제1 출력 단자 및 제2 출력 단자를 더 포함할 수 있다.
상기 증폭부는 상기 제1 입력 단자와 상기 제1 출력 단자 사이에 접속되는 제1 피드백 커패시터; 및 상기 제2 입력 단자와 상기 제2 출력 단자 사이에 접속되는 제2 피드백 커패시터를 더 포함할 수 있다.
상기 문턱 전압 센싱 회로는 상기 제1 및 제2 출력 단자들로부터 출력되는 신호를 아날로그-디지털 변환하고, 변환된 결과에 따른 디지털 신호를 출력하는 아날로그-디지털 변환부를 더 포함할 수 있다.
상기 문턱 전압 센싱 회로는 상기 아날로그-디지털 신호를 저장하는 메모리부를 더 포함할 수 있다.
상기 제1 커패시터의 커패시턴스는 상기 제3 커패시터의 커패시턴스와 동일하고, 상기 제2 커패시터의 커패시턴스는 상기 제4 커패시터의 커패시턴스와 동일할 수 있다.
상기 제1 및 제3 스위치들과 상기 제8 및 제10 스위치들은 동시에 턴 온 또는 턴 오프되고, 상기 제2, 제4, 제6, 제9, 제11, 제13 스위치들은 동시에 턴 온 또는 턴 오프되고, 상기 제5 및 제7 스위치들과 상기 제12 및 제14 스위치들은 동시에 턴 온 또는 턴 오프될 수 있다.
문턱 전압 샘플링 동작을 위하여 상기 제1 스위치, 상기 제3 스위치, 상기 제8 스위치, 및 상기 제10 스위치는 턴 온되고, 상기 제2 스위치, 제4 내지 제7 스위치들, 상기 제9 스위치, 및 상기 제11 내지 제14 스위치들은 턴 오프될 수 있다.
상기 문턱 전압 샘플링 동작 완료 후 차지 쉐어링 동작을 위하여 상기 제2 및 제9 스위치들, 상기 제4 및 제11 스위치들, 및 상기 제6 및 제13 스위치들은 턴 온되고, 상기 제1 및 제8 스위치들, 상기 제3 및 제10 스위치들, 상기 제5 및 제12 스위치들, 및 상기 제7 및 제14 스위치들은 턴 오프될 수 있다.
상기 차지 쉐어링 동작 완료 후 신호 전달 동작을 위하여 상기 제5 및 제12 스위치들과 상기 제7 및 제14 스위치들은 턴 온되고, 상기 제1 내지 제4 스위치들, 상기 제8 내지 제11 스위치들, 및 제6 및 제13 스위치들은 턴 오프될 수 있다.
다른 실시 예는 유기 발광 다이오드를 포함하는 표시 패널의 상기 유기 발광 다이오드의 문턱 전압 센싱 회로에 관한 것으로, 상기 유기 발광 다이오드의 문턱 전압이 입력되는 제1 입력단; 상기 유기 발광 다이오드의 문턱 전압을 샘플링하는 제1 커패시터; 상기 제1 커패시터에 샘플링된 전압을 차지 쉐어링하는 제2 커패시터; 상기 제2 커패시터에 차지 쉐어링된 전압을 출력하는 제1 출력단; 상기 제1 입력단과 상기 제1 커패시터의 일단 사이, 상기 제1 커패시터의 일단과 상기 제2 커패시터의 일단 사이, 상기 제1 커패시터의 타단과 제1 기준 전압원 사이, 상기 제1 커패시터의 타단과 제2 기준 전압원 사이, 상기 제2 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제2 커패시터의 일단과 제3 기준 전압원 사이, 및 상기 제2 커패시터의 타단과 상기 제1 출력단 사이를 선택적으로 연결하도록 스위칭되는 제1 스위칭부; 및 상기 제1 출력단과 접속되는 제1 입력 단자를 포함하는 증폭부를 포함한다.
또 실시 예에 따른 표시 장치는 복수의 단위 화소들, 및 상기 복수의 단위 화소들에 접속되는 게이트 라인들과 데이터 라인들을 포함하고, 상기 복수의 단위 화소들 각각은 유기 발광 다이오드를 포함하는 표시 패널; 및 상기 데이터 라인들을 통하여 상기 유기 발광 다이오드들의 문턱 전압들을 센싱하는 문턱 전압 센싱 회로를 포함하는 소스 드라이버를 포함하고, 상기 문턱 전압 센싱 회로는 상기 데이터 라인들을 통하여 상기 유기 발광 다이오드들의 문턱 전압들을 샘플링(sampling)하고 홀드(hold)하는 복수의 샘플앤홀드 회로들; 및 상기 샘플앤홀드 회로들의 출력을 증폭하는 증폭부를 포함하고, 상기 복수의 샘플앤홀드 회로들 각각은 상기 데이터 라인들 중 대응하는 어느 하나에 연결되는 제1 입력단, 상기 유기 발광 다이오드의 문턱 전압을 샘플링하는 제1 커패시터, 상기 제1 커패시터에 샘플링된 전압을 차지 쉐어링하는 제2 커패시터, 상기 제2 커패시터에 차지 쉐어링된 전압을 출력하는 제1 출력단, 및 제1 스위칭부를 포함하는 제1 샘플앤홀드부; 및 상기 제1 출력단과 접속되는 제1 입력 단자를 포함하는 증폭부를 포함하고, 상기 제1 스위칭부는 상기 제1 입력단과 상기 제1 커패시터의 일단 사이, 상기 제1 커패시터의 일단과 상기 제2 커패시터의 일단 사이, 상기 제1 커패시터의 타단과 제1 기준 전압원 사이, 상기 제1 커패시터의 타단과 제2 기준 전압원 사이, 상기 제2 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제2 커패시터의 일단과 제3 기준 전압원 사이, 및 상기 제2 커패시터의 타단과 상기 제1 출력단 사이를 선택적으로 연결하도록 스위칭된다.
상기 제1 스위칭부는 상기 제1 입력단과 상기 제1 커패시터의 일단 사이에 접속되는 제1 스위치; 상기 제1 커패시터의 일단과 상기 제2 커패시터의 일단 사이에 접속되는 제2 스위치; 상기 제1 커패시터의 타단과 제1 기준 전압원 사이에 접속되는 제3 스위치; 상기 제1 커패시터의 타단과 제2 기준 전압원 사이에 접속되는 제4 스위치; 상기 제2 커패시터의 타단과 상기 제2 기준 전압원 사이에 접속되는 제5 스위치; 상기 제2 커패시터의 일단과 제3 기준 전압원 사이에 접속되는 제6 스위치; 및 상기 제2 커패시터의 타단과 상기 제1 출력단 사이에 접속되는 제7 스위치를 더 포함할 수 있다.
상기 문턱 전압 센싱 회로는 상기 복수의 샘플앤홀드 회로들 중 어느 하나를 선택하고, 선택된 어느 하나의 출력을 상기 증폭부의 제1 입력 단자에 제공하는 멀티플렉서를 더 포함할 수 있다.
상기 문턱 전압 센싱 회로는 상기 증폭부로부터 출력되는 신호를 아날로그-디지털 변환하고, 변환된 결과에 따른 디지털 신호를 출력하는 아날로그-디지털 변환부; 및 상기 아날로그-디지털 신호를 저장하는 메모리부를 더 포함할 수 있다.
상기 문턱 전압 센싱 회로는 제1-2 샘플앤홀드부 및 제2-2 샘플앤홀드부를 더 포함할 수 있고, 상기 제1-2 샘플앤홀드부 및 제2-2 샘플앤홀드부 각각은 상기 제1 기준 전압원에 접속되는 제2 입력단; 제3 커패시터 및 제4 커패시터; 제2 출력단; 및 상기 제2 입력단과 상기 제3 커패시터의 일단 사이, 상기 제3 커패시터의 일단과 상기 제4 커패시터의 일단 사이, 상기 제3 커패시터의 타단과 상기 제1 기준 전압원 사이, 상기 제3 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제4 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제4 커패시터의 일단과 제4 기준 전압원 사이, 및 상기 제4 커패시터의 타단과 상기 제2 출력단 사이를 선택적으로 연결하도록 스위칭되는 제2 스위칭부를 포함할 수 있다.
실시 예는 샘플앤홀드 회로의 기생 커패시터에 기인하는 오프셋을 줄이고, 유기 발광 다이오드의 문턱 전압의 센싱에 관한 신뢰성 및 감도를 향상시킬 수 있다.
도 1은 실시 예에 따른 표시 장치의 구성도를 나타낸다.
도 2는 도 1에 도시된 제1 샘플앤홀드 회로의 일 실시 예를 나타낸다.
도 3은 도 1에 도시된 증폭부 및 아날로그 디지털 변환부의 일 실시 예를 나타낸다.
도 4는 도 2에 도시된 제1 샘플앤홀드 회로의 기생 커패시턴스 성분을 도시한다.
도 5(a) 및 도 5(b)는 샘플앤홀드 회로의 기준 전압원의 전압 변화에 따른 증폭부의 출력 범위의 변화를 나타낸다.
도 6은 도 1에 도시된 제1 샘플앤홀드 회로의 다른 실시 예를 나타낸다.
도 7은 도 6에 도시된 제1 샘플앤홀드부의 샘플링 동작을 나타낸다.
도 8은 도 6에 도시된 제1 샘플앤홀드부의 차지 쉐어링 동작을 나타낸다.
도 9는 도 6에 도시된 제1 샘플앤홀드부의 신호 전달 동작을 나타낸다.
도 10은 도 6의 실시 예에 따른 샘플앤홀드 회로들의 동작 타이밍도를 나타낸다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 개의 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 “제1” 및 “제2”, “상/상부/위” 및 “하/하부/아래” 등과 같은 관계적 용어들은 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다. 또한 동일한 참조 번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
또한, 이상에서 기재된 "포함하다", "구성하다", 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다.
도 1은 실시 예에 따른 표시 장치(100)의 구성도를 나타낸다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 게이트 드라이버(120), 소스 드라이버(130), 및 문턱 전압 센싱 제어부(140)를 포함한다.
표시 패널(110)은 복수의 단위 화소들(예컨대, P1 내지 Pn)을 포함하며, 복수의 단위 화소들(예컨대, P1 내지 Pn)은 매트릭스 형태로 배열된다.
단위 화소들(예컨대, P1 내지 Pn) 각각은 스위칭 트랜지스터(TFT-S), 구동 트랜지스터(TFT_D), 커패시터(C), 문턱 전압 센싱용 트랜지스터(TFT_V), 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
스위칭 트랜지스터(TFT-S)는 게이트 라인들(GL1 내지 GLn) 중 대응하는 어느 하나에 연결되는 게이트, 및 데이터 라인들(DL1 내지 DLn) 중 대응하는 어느 하나와 구동 트랜지스터(TFT_D)의 게이트 사이에 연결되는 소스 및 드레인을 포함할 수 있다. 스위칭 트랜지스터(TFT_S)는 데이터 라인들을 통하여 입력되는 데이터 신호를 구동 트랜지스터(TFT_D)의 게이트에 전달할 수 있다.
구동 트랜지스터(TFT_D)는 스위칭 트랜지스터(TFT-S)의 소스에 연결되는 게이트, 제1 전원(PVDD)과 유기 발광 다이오드(OLED)의 양극 단자 사이에 연결되는 소스 및 드레인을 포함할 수 있다.
구동 트랜지스터(TFT_D)는 스위칭 트랜지스터(TFT-S)를 통하여 공급되는 데이터 신호에 상응하는 구동 전류를 유기 발광 다이오드(OLED)에 공급할 수 있다.
커패시터(C)는 구동 트랜지스터(TFT_D)의 게이트와 제1 전원에 연결되는 일 측 단자(예컨대, 소스) 사이에 연결된다. 커패시터(C)는 구동 트랜지스터(TFT-D)한 프레임 동안 턴 온 상태를 유지하도록 함으로써, 유기 발광 다이오드(OLED)가 한 프레임 동안 발광 상태를 유지하도록 하는 역할을 할 수 있다.
유기 발광 다이오드(OLED)는 구동 트랜지스터(TFT_D)의 타측 단자(예컨대, 드레인)에 연결되는 양극 단자(예컨대, P형 전극 단자), 및 제2 전원(PVSS)에 연결되는 음극 단자(예컨대, N형 전극 단자)를 포함한다.
문턱 전압 센싱용 트랜지스터(TFT_V)는 데이터 라인들 중 대응하는 어느 하나와 유기 발광 다이오드(OLED)의 양극 단자 사이에 연결되는 소스 및 드레인, 및 문턱 전압 센싱 제어부에 의하여 제어되는 게이트를 포함한다.
게이트 드라이버(120)는 게이트 라인들(GL1 내지 GLn)을 구동한다.
소스 드라이버(130)는 데이터 라인들에 데이터 신호를 제공하는 출력 버퍼들(BUF1 내지 BUFn), 기준 전압 발생부(106), 및 표시 패널(110)의 OLED의 문턱 전압을 감지하는 문턱 전압 센싱 회로(135)를 포함한다.
도 1에 도시되지 않았지만, 소스 드라이버(130)는 쉬프트 신호를 발생하는 쉬프트 레지스터, 쉬프트 신호에 응답하여 데이터 신호를 저장하는 래치부, 래치부에 저장된 데이터 신호의 레벨을 변환하는 레벨 쉬프터부, 및 레벨 쉬프터의 출력인 디지털 데이터를 아날로그 신호로 변환하는 디지털 아날로그 변환부를 더 포함할 수 있다. 출력 버퍼들(BUF1 내지 BUFn)은 디지털 아날로그 변환부로부터 출력되는 아날로그 신호를 버퍼링하고, 버퍼링된 아날로그 신호를 데이터 라인들(DL1 내지 DLn)로 출력한다.
기준 전압 발생부(106)는 서로 다른 전압을 갖는 기준 전압원들(예컨대, VREF1, VREF2, VREF3, VREF12, VREF22, VREF23)을 발생할 수 있고, 기준 전압원들 중 적어도 하나를 샘플앤홀드 회로(SH1 내지 SHn)에 제공할 수 있다.
문턱 전압 센싱 제어부(140)는 문턱 전압 센싱용 트랜지스터(TFT_V)를 제어하는 제어 신호를 발생한다.
예컨대, 문턱 전압 센싱 제어부(140)에 의하여 표시 패널(110)의 행(row)에 속하는 단위 화소들에 포함되는 문턱 전압 센싱용 트랜지스터들(TFT_V)이 동시에 턴 온될 수 있다.
도 1에 도시된 실시 예에서 문턱 전압 센싱 회로(135)는 소스 드라이버 내에 구현되지만, 이에 한정되는 것은 아니다. 다른 실시 예에서는 문턱 전압 센싱 회로(135)는 소스 드라이버(130)와 별도의 IC로 구현될 수 있다.
문턱 전압 센싱 회로(135)는 샘플앤홀드 블록(101), 멀티플렉서(102), 증폭부(103), 및 아날로그-디지털 변환부(104)를 포함한다.
문턱 전압 센싱 회로(135)는 메모리부(104)를 더 포함할 수 있다.
샘플앤홀드 블록(101)은 표시 패널(110)의 유기 발광 다이오드들(OLED)의 문턱 전압을 샘플링(sampling)하고, 샘플링된 문턱 전압을 홀딩(holding)한다.
샘플앤홀드 블록(101)은 복수의 샘플앤홀드 회로들(SH1 내지 SHn)을 포함할 수 있다. 복수의 샘플앤홀드 회로들(SH1 내지 SHn) 각각은 데이터 라인들 중 대응하는 어느 하나에 접속되고, 대응하는 어느 하나의 데이터 라인에 접속된 표시 패널(110)의 유기 발광 다이오드의 문턱 전압을 샘플링(sampling)하고, 샘플링된 문턱 전압을 홀딩(holding)한다.
도 2는 도 1에 도시된 제1 샘플앤홀드 회로(SH1)의 일 실시 예를 나타낸다.
도 2를 참조하면, 제1 샘플앤홀드 회로(SH1)는 제1 샘플앤홀드부(201), 및 제2 샘플앤홀드부(202)를 포함한다.
제1 샘플앤홀드부(201)는 데이터 라인들(DL1 내지 DLn) 중 대응하는 어느 하나에 연결되는 표시 패널(110)의 유기 발광 다이오드(OLED)의 문턱 전압을 샘플링하고, 샘플링된 문턱 전압의 전압 범위를 증폭부(103)의 입력 전압 범위 내로 변경시킨다.
제1 샘플앤홀드부(201)는 제1 입력단(210), 제1 커패시터(215), 제2 커패시터(225), 제1 스위칭부, 및 제1 출력단(241)을 포함한다.
제1 입력단(210)은 데이터 라인들(DL1 내지 DLn) 중 대응하는 어느 하나에 연결될 수 있다.
제1 커패시터(215)는 제1 샘플링 커패시터(sampling capacitor)로 대체하여 사용될 수 있고, 제2 커패시터는 제1 차지 쉐어링 커패시터(charge sharing capacitor)로 대체하여 사용될 수 있다.
제1 스위칭부는 제1 입력단과 제1 커패시터의 일단 사이, 제1 커패시터의 일단과 제2 커패시터의 일단 사이, 및 제2 커패시터의 일단과 제1 출력단(241) 사이를 선택적으로 연결하도록 스위칭될 수 있다.
예컨대, 제1 스위칭부는 제1 스위치(211), 제2 스위치(221), 및 제3 스위치(231)를 포함할 수 있다.
제1 스위치(211)는 표시 패널(110)의 유기 발광 다이오드(OLED)의 문턱 전압을 샘플링하기 위한 역할을 한다.
제1 스위치(211)는 제1 입력단(210)과 제1 커패시터(215)의 일단 사이에 접속된다. 제1 스위치(211)는 데이터 라인(DL1)을 통하여 표시 패널(110)의 유기 발광 다이오드(OLED)의 문턱 전압을 제1 커패시터(215)에 전달한다.
예컨대, 제1 스위치(211)의 일 단은 제1 입력단(210)에 접속될 수 있고, 제1 스위치(211)의 타 단은 제1 커패시터(215)의 일단에 접속될 수 있다.
제1 커패시터(215)는 제1 스위치(211)의 타단과 기준 전압원(VREF1) 사이에 접속되고, 제1 입력단(210)을 통하여 전송되는 유기 발광 다이오드(OLED)의 문턱 전압을 샘플링한다.
제2 스위치(221)는 제1 커패시터(211)의 일단과 제2 커패시터(225)의 일단 사이에 접속된다. 제2 스위치(221)는 제1 커패시터(211)에 샘플링된 유기 발광 다이오드(OLED)의 문턱 전압을 제2 커패시터(225)에 전달한다.
제2 커패시터(225)는 제2 스위치(221)의 일단과 기준 전압원(VREF2) 사이에 접속된다. 제2 스위치(221)에 의하여 제1 커패시터(211)에 샘플링된 유기 발광 다이오드(OLED)의 문턱 전압이 제2 커패시터(225)에 전달됨에 의하여, 유기 발광 다이오드(OLED)의 문턱 전압은 제1 커패시터(215)와 제2 커패시터(225)에 차지 쉐어링된다. 제2 커패시터(225)는 차지 쉐어링을 역할을 할 수 있다.
제3 스위치(231)는 제2 커패시터(225)의 일단과 제1 출력단(241) 사이에 접속되고, 제2 커패시터(225)에 차지된(charged) 전압을 제1 출력단(241)에 전달한다.
제2 샘플앤홀드부(202)는 증폭부(103)에 차동 입력을 공급하기 위한 것으로, 제3 커패시터(216)에 접속된 기준 전압원(VREF1)과 제4 커패시터(226)에 접속된 기준 전압원(VREF3)을 제3 커패시터(216)와 제4 커패시터(226)를 이용하여 차지 쉐어링하고, 그 결과를 출력할 수 있다.
제2 샘플앤홀드부(202)는 제2 입력단(210a), 제3 커패시터(216), 제4 커패시터(226), 제2 스위칭부, 및 제2 출력단(242)을 포함한다.
제2 입력단(210a)은 기준 전압원(VREF1)에 연결된다.
제3 커패시터(216)는 제2 샘플링 커패시터(sampling capacitor)로 대체하여 사용될 수 있고, 제4 커패시터(226)는 제2 차지 쉐어링 커패시터(charge sharing capacitor)로 대체하여 사용될 수 있다.
제2 스위칭부는 제2 입력단(210a)과 제3 커패시터(216)의 일단 사이, 제3 커패시터(216)의 일단과 제4 커패시터(226)의 일단 사이, 제4 커패시터(226)의 일단과 제2 출력단(242) 사이를 선택적으로 연결하도록 스위칭한다.
예컨대, 제2 스위칭부는 제4 스위치(212), 제5 스위치(222), 및 제6 스위치(232)를 포함할 수 있다.
제4 스위치(212)는 기준 전압원(VREF1)과 제3 커패시터(216)의 일단 사이에 접속된다. 제3 커패시터(216)는 제4 스위치(212)의 타측 단자와 기준 전압원(VREF1) 사이에 접속된다. 제5 스위치(222)는 제3 커패시터(216)의 일단과 제4 커패시터(226)의 일단 사이에 접속된다. 제4 커패시터(226)는 제5 스위치(222)의 일단과 기준 전압원(VREF3) 사이에 접속된다. 제6 스위치(232)는 제4 커패시터(226)의 일단과 제2 출력단(242) 사이에 접속된다.
기준 전압원(VREF3)의 전압은 기준 전압원(VREF2)의 전압과 동일하거나 또는 다를 수 있다.
제2 샘플앤홀드부(202)의 제4 내지 제6 스위치들(212, 222, 232)의 스위칭 동작은 제1 샘플앤홀드부(201)의 제1 내지 제3 스위치들(211,221,231)의 스위칭 동작과 동기될 수 있다.
예컨대, 제1 및 제4 스위치들(211, 212)은 동시에 턴 온 또는 턴 오프될 수 있고, 제2 및 제5 스위치들(221, 222)은 동시에 턴 온 또는 턴 오프될 수 있고, 제3 및 제6 스위치들(231,232)은 동시에 턴 온 또는 턴 오프될 수 있다.
예컨대, 제1 샘플앤홀드부(201)의 샘플링 동작은 제2 샘플앤홀드부(202)의 샘플링 동작과 동시에 수행될 수 있고, 제1 샘플앤홀드부(201)의 차지 쉐어링 동작은 제2 샘플앤홀드부(202)의 차지 쉐어링 동작과 동시에 수행될 수 있고, 제1 샘플앤홀드부(201)의 신호 전달 동작은 제2 샘플앤홀드부(202)의 신호 전달 동작과 동시에 수행될 수 있다.
샘플앤홀드 회로들(SH1 내지 SHn) 각각은 도 2에 도시된 실시 예와 동일한 구성을 포함하도록 구현될 수 있고, 도 2에서 설명한 내용이 동일하게 적용될 수 있다.
멀티플렉서(102)는 복수 개의 샘플앤홀드 회로들(SH1 내지 SHn) 중 어느 하나를 선택하고, 선택된 어느 하나의 출력을 증폭부(103)로 전송한다.
예컨대, n(n>1인 자연수)개의 샘플앤홀드 회로들(SH1 내지 SHn)은 n개 채널 또는 n개의 데이터 라인들(DL1 내지 DLn)을 통하여 표시 패널(110)의 유기 발광 다이오드들의 문턱 전압들을 샘플링하고, 홀딩할 수 있다. 그 다음으로 멀티플렉서(102)는 샘플앤홀드 회로들(SH1 내지 SHn)에 홀딩된 n개의 문턱 전압들을 순차적으로 증폭부(103)의 제1 및 제2 입력 단자들(251, 252)로 전송할 수 있다.
도 3은 도 1에 도시된 증폭부(103) 및 아날로그 디지털 변환부(104)의 일 실시 예를 나타낸다. 도 3에서는 샘플앤홀드 회로들(SH1 내지 SHn)과 증폭부(103) 사이에 접속되는 멀티플렉서(102)를 생략하여 도시한다.
도 3을 참조하면, 증폭부(103)는 증폭기(250), 제1 피드백 커패시터(260), 및 제2 피드백 커패시터(270)를 포함할 수 있다.
증폭기(250)는 제1 입력 단자(251), 제2 입력 단자(252), 제1 출력 단자(253), 및 제2 출력 단자(254)를 포함할 수 있다. 예컨대, 증폭기(250)는 차동 연산 증폭기일 수 있으나, 이에 한정되는 것은 아니다.
증폭기(250)의 제1 입력 단자(251)는 멀티플렉서(102)에 의해 선택된 샘플앤홀드 회로(예컨대, SH1)의 제1 출력단(241)에 접속될 수 있다.
증폭기(250)의 제2 입력 단자(252)는 멀티플렉서(102)에 의해 선택된 샘플앤홀드 회로(예컨대, SH1)의 제1 출력단(241)에 접속될 수 있다.
제1 피드백 커패시터(260)는 증폭기(250)의 제1 입력 단자(251)와 제1 출력 단자(253) 사이에 접속되고, 제2 피드백 커패시터(270)는 증폭기(250)의 제2 입력 단자(252)와 제2 출력 단자(254) 사이에 접속된다.
증폭부(250)는 증폭기(250)의 제1 및 제2 입력 단자들(251, 252)로 입력되는 신호를 증폭하고, 증폭된 결과를 증폭기(250)의 제1 및 제2 출력 단자들(253,254)로 출력할 수 있다.
예컨대, 증폭부(250)는 샘플앤홀드 회로(예컨대, SH1)의 제1 출력단(241)의 제1 출력과 제2 출력단(242)의 제2 출력을 차동 증폭할 수 있다.
여기서 제1 출력은 표시 패널(110)의 유기 발광 다이오드의 문턱 전압을 센싱한 결과에 따른 제1 샘플앤홀드부(201)의 출력일 수 있다. 제2 출력은 제2 샘플앤홀드부(202)의 출력일 수 있다.
아날로그-디지털 변환부(104)는 증폭부(250)의 출력을 아날로그-디지털 변환하고, 변환된 결과에 따른 디지털 신호(Dig)를 출력한다. 디지털 신호(Dig)는 표시 패널(110)의 유기 발광 다이오드의 문턱 전압에 상응하는 디지털 값을 가질 수 있다.
메모리부(104)는 아날로그-디지털 변환부(104)로부터 출력되는 디지털 신호(Dig)를 저장한다.
소스 드라이버(130)는 메모리부(104)에 저장된 디지털 신호(Dig)에 기초하여, 데이터 라인을 통하여 유기 발광 다이오드에 제공되는 데이터 신호의 크기를 조절할 수 있다. 예컨대, 소스 드라이버(130)는 유기 발광 다이오드의 본래의 문턱 전압에 대응하는 디지털 값과 메모리부(104)에 저장된 디지털 신호(Dig)의 디지털 값의 차이를 보상하기 위하여 데이터 라인에 제공하는 데이터 신호의 크기를 제어할 수 있다. 따라서 실시 예는 유기 발광 다이오드의 문턱 전압의 변화에 관계없이 일정한 밝기로 유기 발광 다이오드를 구동할 수 있다.
도 4는 도 2에 도시된 샘플앤홀드 회로(SH1)의 기생 커패시턴스 성분을 도시한다.
도 4를 참조하면, 샘플앤 홀드 회로(SH1)의 제1 커패시터(215)의 일단과 접지(GND) 사이에는 제1 기생 커패시터(228-1)가 발생될 수 있고, 제2 커패시터(225)의 일단과 접지(GND) 사이에는 제2 기생 제2 커패시터(229-1)가 발생될 수 있다.
또한 샘플앤 홀드 회로(SH1)의 제3 커패시터(216)의 일단과 접지(GND) 사이에는 제3 기생 커패시터(228-2)가 발생될 수 있고, 제4 커패시터(226)의 일단과 접지(GND) 사이에는 제4 기생 제2 커패시터(229-2)가 발생될 수 있다.
샘플앤 홀드 회로(SH1)의 제1 출력단(241)로 출력되는 전압(VA1)은 수학식 1로 표현될 수 있다.
Figure pat00001
Vin은 샘플앤홀드 회로(SH1)의 제1 입력단(210)으로 수신되는 유기 발광 다이오드(OLED)의 문턱 전압을 나타내고, VR1은 기준 전압원(VREF1)의 전압을 나타내고, VR2는 기준 전압원(VREF2)의 전압을 나타낸다. 이때 기준 전압원(VREF3)의 전압은 기준 전압원(VREF2)의 전압과 동일할 수 있다.
Cp1은 제1 기생 커패시터(228-1) 및 제3 기생 커패시터(228-2) 각각의 기생 커패시턴스를 나타내고, Cp2는 제2 기생 커패시터(229-1) 및 제4 기생 커패시터(229-2) 각각의 기생 커패시턴스를 나타낸다.
Cs는 제1 커패시터(215) 및 제3 커패시터(216) 각각의 커패시턴스를 나타내고, Csh는 제2 커패시터(225) 및 제4 커패시터(226) 각각의 커패시턴스를 나타낸다.
예컨대, 제1 커패시터(215)의 커패시턴스와 제3 커패시터(216)의 커패시턴스는 동일할 수 있고, 제2 커패시터(225)의 커패시턴스와 제4 커패시터(226)의 커패시턴스는 동일할 수 있다.
샘플앤홀드 회로(SH1)의 제2 출력 단자(241)로 출력되는 전압(VA2)은 수학식 2로 표현될 수 있다.
Figure pat00002
그리고 증폭부(103)의 증폭기(250)의 제1 입력 단자(251) 및 제2 입력 단자(252)의 차동 입력 전압(Vamp)은 수학식 3으로 표현될 수 있다.
Figure pat00003
일반적으로 샘플앤홀드 회로에는 도 4에 도시된 바와 같이, 기생 커패시터들(Cp1, Cp2)이 발생될 수 있으며, 이러한 기생 커패시터들(Cp1, Cp2)의 영향에 의하여 센싱된 유기 발광 다이오드의 문턱 전압에는 오프셋(offset)이 발생될 수 있고, 이로 인하여 문턱 전압의 정확한 센싱이 어려울 수 있어 센싱된 문턱 전압에 관한 신뢰성이 떨어질 수 있다.
그러나 실시 예에 따른 샘플앤홀드 회로들(SH1 내지 SHn) 각각은 제1 샘플앤홀드부(201)와 동일한 구성을 갖는 제2 샘플앤홀드부(202)를 별도로 구비하고, 제1 샘플앤홀드부(201)의 출력을 증폭부(103)의 제1 입력 단자(251)에 제공하고, 제2 샘플앤홀드부(202)의 출력을 증폭부(103)의 제2 입력 단자(252)에 제공함으로써, 상술한 기생 커패시터들(Cp1, Cp2)에 기인하는 오프셋(offset)을 제거할 수 있다.
수학식 3을 참조하면, 증폭부(103)의 이득은 변화하더라도, 제2 기생 커패시터(Cp2)에 의한 오프셋이 서로 상쇄됨으로써, 기생 커패시터에 의한 오프셋의 영향을 줄일 수 있다. 따라서 실시 예는 표시 패널(110)의 유기 발광 다이오드의 문턱 전압의 센싱에 관한 신뢰성 및 감도를 향상시킬 수 있고, 이로 인하여 문턱 전압의 변화에 관계없이 원하는 밝기로 유기 발광 다이오드를 구동할 수 있다.
도 5a 및 도 5b는 샘플앤홀드 회로(SH1)의 기준 전압원의 전압 변화에 따른 증폭부의 출력 범위의 변화를 나타낸다.
도 5a는 샘플앤홀드 회로(SH1)의 기준 전압원(VREF2)의 전압 및 기준 전압원(VREF3)의 전압이 동일할 때, 증폭부(103)의 출력을 나타낸다.
도 5a를 참조하면, 샘플앤 홀드 회로(예컨대, SH1)의 제2 및 제3 기준 전압원들(VREF2, VREF3)의 전압이 제1 전압일 때, 증폭부(103)는 0.4[V] ~ 1.4[V]의 출력 범위를 가질 수 있다. Vpp는 하한치에서 상한치 간의 전압(peak to peak voltage)을 의미한다.
도 5b는 샘플앤홀드 회로(SH1)의 기준 전압원(VREF2)의 전압과 기준 전압원(VREF3)의 전압이 서로 다를 때, 증폭부(103)의 출력을 나타낸다.
도 5b를 참조하면, 샘플앤 홀드 회로(예컨대, SH1)의 기준 전압원(VREF2)의 전압이 제1 전압이고, 기준 전압원(VREF3)의 전압이 제1 전압과 다른 제2 전압일 때, 증폭부(103)는 0.65[V] ~ 1.15[V]의 출력 범위를 가질 수 있다. 기준 전압원(VREF3)의 전압 기준 전압원(VREF2)의 전압과 다르게 조절됨으로써, 증폭부(103)의 출력의 범위가 변경될 수 있다.
도 2에 도시된 샘플앤홀드 회로(SH1)는 제1 샘플앤홀드부(201)와 동일한 구성을 갖는 제2 샘플앤홀드부(202)를 구비함으로써, 실시 예는 기생 커패시터들(Cp1, Cp2)에 기인하는 유기 발광 다이오드(OLED)의 문턱 전압의 오프셋을 줄일 수 있다.
또한 제2 샘플앤홀드부(202)의 제2 기준전압원(VREF2)의 전압 레벨을 조정함으로써, 실시 예는 증폭부(103)의 출력 전압의 범위를 아날로그-디지털 변환부(104)의 입력 범위 내가 되도록 조절할 수 있다.
도 6은 도 1에 도시된 샘플앤홀드 회로(SH1)의 다른 실시 예(SH1')를 나타낸다. 도 1의 나머지 샘플앤홀드 회로들(SH2 내지 SHn)도 다른 실시 예(SH1')과 동일한 구성을 포함할 수 있다. 도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 6을 참조하면, 샘플앤홀드 회로(SH1')는 제1 샘플앤홀드부(201a), 및 제2 샘플앤홀드부(202a)를 포함한다.
제1 샘플앤홀드부(201a)는 제1 입력단(210), 제1 및 제2 커패시터들(215a, 225a), 제1 스위칭부, 및 제1 출력단(241)을 포함할 수 있다.
제1 입력단(210)에는 유기 발광 다이오드의 문턱 전압이 입력될 수 있다.
제1 커패시터(215a)는 유기 발광 다이오드의 문턱 전압을 샘플링할 수 있다.
제2 커패시터(225a)는 제1 커패시터(215a)에 샘플링된 전압을 차지 쉐어링할 수 있다.
제1 스위칭부는 제1 입력단(210)과 제1 커패시터(215a))의 일단 사이, 제1 커패시터(215a)의 일단과 제2 커패시터(225a)의 일단 사이, 제1 커패시터(215a)의 타단과 기준 전압원(VREF1) 사이, 제1 커패시터(215a)의 타단과 기준 전압원(VREF21) 사이, 제2 커패시터(225a)의 타단과 기준 전압원(VREF21) 사이, 제2 커패시터(225a)의 일단과 기준 전압원(VREF22) 사이, 제2 커패시터(225a)의 타단과 제1 출력단(241), 및 제2 커패시터(225a)의 일단과 기준 전압원(VREF21) 사이를 선택적으로 연결하도록 스위칭될 수 있다.
제1 출력단(241)은 제2 커패시터(225a)에 차지 쉐어링된 전압을 출력할 수 있다.
제1 스위칭부는 제1 내지 제7 스위치들(611 내지 617) 및 제1 리셋 스위치(618)을 포함할 수 있다.
제1 스위치(611)는 데이터 라인(DL1)과 연결된 제1 입력단(210)과 제1 커패시터(215a)의 일단 사이에 접속될 수 있다. 제1 커패시터(215a)의 일단은 제1 스위치(611)의 타측 단자에 접속될 수 있다.
제2 스위치(612)는 제1 커패시터(611)의 일단과 제2 커패시터(225a)의 일단 사이에 접속될 수 있다. 제2 스위치(612)의 일단은 제1 커패시터(215a)의 일단에 접속되고, 제2 스위치(612)의 타단은 제2 커패시터(225a)의 일단에 접속될 수 있다.
제3 스위치(613)는 제1 커패시터(215a)의 타단과 기준 전압원(VREF1) 사이에 접속될 수 있다.
제4 스위치(614)는 제1 커패시터(215a)의 타단과 기준 전압원(VREF21) 사이에 접속될 수 있다.
제5 스위치(615)는 제2 커패시터(225a)의 타단과 기준 전압원(VREF21) 사이에 접속될 수 있다.
제6 스위치(616)는 제2 커패시터(225a)의 일단과 기준 전압원(VREF22) 사이에 접속될 수 있다.
제7 스위치(617)는 제2 커패시터(225a)의 타단과 제2 출력 단자(241) 사이에 접속될 수 있다.
제1 리셋 스위치(618)는 제2 커패시터(225a)의 타단과 기준 전압원(VREF21) 사이에 접속될 수 있다.
기준 전압원(VREF21)의 전압은 기준 전압원(VREF22)의 전압보다 낮다.
또한 기준 전압원(VREF22)의 전압은 기준 전압원(VREF23)의 전압과 동일하거나 또는 다를 수 있다.
제2 샘플앤홀드부(202a)는 제2 입력단(210a), 제3 및 제4 커패시터들(216a, 226a), 제2 스위칭부, 및 제2 출력단(242)을 포함한다.
제2 입력단(210a)은 기준 전압원(VREF1)에 접속될 수 있다.
제2 스위칭부는 제2 입력단(210a)과 제3 커패시터(216a)의 일단 사이, 제3 커패시터(216a)의 일단과 제4 커패시터(226a)의 일단 사이, 제3 커패시터(216a)의 타단과 기준 전압원(VREF1) 사이, 제3 커패시터(216a)의 타단과 기준 전압원(VREF21) 사이, 제4 커패시터(226a)의 타단과 기준 전압원(VREF21) 사이, 제4 커패시터(226a)의 일단과 기준 전압원(VREF23) 사이, 제4 커패시터(226a)의 타단과 제2 출력단(242) 사이, 및 제4 커패시터(226a)의 일단과 기준 전압원(VREF21) 사이를 선택적으로 연결하도록 스위칭될 수 있다.
제2 스위칭부는 제8 내지 제14 스위치들(621 내지 627), 및 제2 리셋 스위치(628)을 포함할 수 있다.
제8 스위치(621)는 기준 전압원(VREF1)과 제3 커패시터(216a)의 일단 사이에 접속될 수 있다. 제9 스위치(622)는 제3 커패시터(216a)의 일단과 제4 커패시터(226a)의 일단 사이에 접속될 수 있다. 제10 스위치(623)는 제3 커패시터(216a)의 타단과 기준 전압원(VREF1) 사이에 접속될 수 있다. 제11 스위치(624)는 제3 커패시터(216a)의 타단과 기준 전압원(VREF21) 사이에 접속될 수 있다.
제12 스위치(625)는 제4 커패시터(226a)의 일단과 기준 전압원(VREF23) 사이에 접속될 수 있다. 제13 스위치(626)는 제4 커패시터(226a)의 타단과 기준 전압원(VREF21) 사이에 접속될 수 있다. 제14 스위치(627)는 제4 커패시터(226a)의 타단과 제2 출력단(242) 사이에 접속될 수 있다.
제1 커패시터(215a)의 커패시턴스는 제3 커패시터(216a)의 커패시턴스와 동일할 수 있고, 제2 커패시터(225a)의 커패시턴스는 제4 커패시터(226a)의 커패시턴스와 동일할 수 있다.
제1 및 제3 스위치들(611, 613), 및 제8 및 제10 스위치들(621, 623)은 동시에 턴 온 또는 턴 오프될 수 있다.
제2 스위치(612), 제4 스위치(614), 제6 스위치(616), 제9 스위치(622), 제11 스위치(624), 및 제13 스위치(626)는 동시에 턴 온 또는 턴 오프될 수 있다.
제5 및 제7 스위치들(615, 617)과 제12 및 제14 스위치들(625, 627)은 동시에 턴 온 또는 턴 오프될 수 있다.
도 7은 제1 샘플앤홀드부(201a)의 샘플링 동작을 나타낸다.
도 7을 참조하면, 제1 샘플앤홀드부(201a)의 제1 스위치(611) 및 제3 스위치(613)이 턴 온되고, 제2 스위치(612)와 제4 내지 제7 스위치들(614 내지 617)은 턴 오프되고, 제1 리셋 스위치(618)는 턴 온된다.
제1 샘플앤홀드부(201a)의 제1 입력단(210)을 통하여 센싱되는 신호는 제1 커패시터(Cs1)에 충전된다. 이와 동시에 제2 커패시터(225a)의 전압은 리셋된다.
도 7에는 도시되지 않았지만, 제2 샘플앤홀드부(202a)의 샘플링 동작은 제1 샘플앤홀드부(201a)의 샘플링 동작과 동기될 수 있다.
예컨대, 제1 샘플앤홀드부(202a)의 샘플링 동작과 동시에, 제2 샘플앤홀드부(202a)의 제8 스위치(621), 제10 스위치(623)는 턴 온될 수 있고, 제9 스위치(622), 및 제11 내지 제14 스위치들(624 내지 627)은 턴 오프될 수 있고, 제2 리셋 스위치(628)는 턴 온될 수 있다.
샘플링 동작에서, 제1 샘플앤홀드부(201a)에는 발광 다이오드의 문턱 전압이 샘플링된다. 그러나 제2 샘플앤홀드부(202a)의 제3 커패시터(216a)의 양단에 걸리는 전압이 동일하므로, 제3 커패시터(216a)에는 제1 샘플앤홀드부(201a)와 같이 전압이 샘플링되지는 않는다.
도 8은 제1 샘플앤홀드부(201a)의 차지 쉐어링 동작을 나타낸다.
도 8을 참조하면, 문턱 전압 샘플링 동작에서 제1 커패시터(Cs1)의 충전이 완료되면, 차지 쉐어링 동작이 수행될 수 있다.
차지 쉐어링 동작을 위하여 제1 샘플앤홀드부(201a)의 제1 스위치(611), 제3 스위치(613), 제5 스위치(615) 및 제7 스위치(617)는 턴 오프되고, 제2 스위치(612), 제4 스위치(614), 및 제6 스위치(616)는 턴 온될 수 있고, 제1 리셋 스위치(618)는 턴 오프될 수 있다.
제1 샘플앤홀드부(201a)의 차지 쉐어링 동작과 동시에, 제2 샘플앤홀드부(202a)의 제8 스위치(621), 제10 스위치(623), 제12 스위치(625) 및 제14 스위치(627)는 턴 오프되고, 제9 스위치(622), 제11 스위치(624), 제13 스위치(626)는 턴 온될 수 있고, 제2 리셋 스위치(628)는 턴 오프될 수 있다.
차지 쉐어링 동작을 통하여 제1 커패시터(Cs1)에 충전된 전압은 제2 커패시터(Cs2)와 공유될 수 있고, 제2 커패시터(225a)에 차지 쉐어링된 전압은 샘플링 동작에서 제1 커패시터(215a)에 충전된 전압보다 작을 수 있다.
기준 전압원(VREF21)의 전압은 기준 전압원(VREF22)의 전압보다 낮기 때문에, 제2 스위치(612), 제4 스위치(614), 및 제6 스위치(616)의 온 저항을 감소시킬 수 있다.
또한 제6 및 제7 스위치(616, 617)는 제1 내지 제5 스위치들(611 내지 615)보다 낮은 내압을 갖는 트랜지스터로 구현될 수 있다.
제2 샘플앤홀드부(202a)의 차지 쉐어링 동작은 제1 샘플앤홀드부(201a)의 차지 쉐어링 동작과 동기될 수 있고, 제1 샘플앤홀드부(201a)의 샘플링 동작에 대한 설명이 적용될 수 있다.
기준 전압원(VREF21)의 전압은 기준 전압원(VREF22)의 전압보다 낮기 때문에, 제9 스위치(622), 제11 스위치(624), 및 제13 스위치(626)의 온 저항을 감소시킬 수 있다. 또한 제13 및 제14 스위치(626, 627)는 제8 내지 제12 스위치들(621 내지 625)보다 낮은 내압을 갖는 트랜지스터로 구현될 수 있다.
도 9는 제1 샘플앤홀드부(201a)의 신호 전달 동작을 나타낸다.
도 9를 참조하면, 차지 쉐어링 동작이 완료되면, 제2 커패시터(225a)에 차지 쉐어링된 전압을 제1 출력 단자(241)로 전달하는 신호 전달 동작이 수행될 수 있다.
신호 전달 동작을 위하여 제1 샘플앤홀드부(201a)의 제1 내지 제4 스위치들(611 내지 614), 및 제6 스위치(616)는 턴 오프되고, 제5 스위치(615) 및 제7 스위치(617)는 턴 온될 수 있고, 제1 리셋 스위치(618)는 턴 오프될 수 있다.
또한 제1 샘플앤홀드부(201a)의 신호 전달 동작과 동시에 제2 샘플앤홀드부(201a)의 제8 내지 제11 스위치(621 내지 624), 및 제13 스위치(626)는 턴 오프되고, 제12 스위치(625) 및 제14 스위치(627)는 턴 온될 수 있고, 제2 리셋 스위치(628)는 턴 오프될 수 있다.
차지 쉐어링 동작에서 제2 커패시터(Cs2)에 차지 쉐어링된 전압은 제1 출력단(241)로 출력된다. 기준 전압원(VREF22)의 전압은 기준 전압원(VREF21)의 전압보다 높기 때문에, 제1 출력단(241)으로 전달되는 전압의 레벨은 변경될 수 있다. 이로 인하여 증폭부(103)로 전달되는 제1 샘플앤홀드부(201a)의 출력 전압은 그라운드(GND)보다 낮아지지 않는다.
샘플앤홀드 회로들(SH1 내지 SHn)에 포함되는 제1 샘플앤홀드부(201a)의 제5 스위치(615) 및 제7 스위치(617)는 지연 시간 및 전달 시간이 서로 다를 수 있고, 이로 인하여 타이밍 오차가 발생될 수 있다.
이를 해결하기 위하여 먼저 제5 스위치(615)를 턴 온시켜 제2 커패시터(225a)를 기준 전압원(VREF22)에 접속시켜 제2 커패시터(225a)의 충전 전압을 제1 레벨로 변화시킨다. 그 다음으로 제7 스위치(617)를 턴 온시켜 제1 레벨로 변화된 제2 커패시터(225a)의 충전 전압을 제1 출력단(241)로 출력할 수 있다.
또한 제2 샘플앤홀드부(202a)에 대해서는 제12 스위치(625)를 턴 온시켜 제4 커패시터(226a)를 기준 전압원(VREF22)에 접속시켜 제4 커패시터(226a)의 충전 전압을 낮추고, 그 다음으로 제14 스위치(627)를 턴 온시켜 낮아진 제4 커패시터(226a)의 충전 전압을 제2 출력단(242)로 출력할 수 있다.
도 10은 도 6의 실시 예에 따른 샘플앤홀드 회로들(SH1' 내지 SHn')의 동작 타이밍도를 나타낸다.
도 10을 참조하면, Q1은 샘플앤홀드 회로들(SH1' 내지 SHn') 각각의 제1 및 제3 스위치들(611, 613)의 제어 신호이고, Q2는 샘플앤홀드 회로들(SH1' 내지 SHn') 각각의 제2 스위치(612), 제4 스위치(614), 및 제6 스위치(616)의 제어 신호이고, Q3는 샘플앤홀드 회로들(SH1' 내지 SHn') 각각의 제5 스위치(615)의 제어 신호이다. QF[1]은 제1 샘플앤홀드 회로(SH1)의 제7 스위치(또는 제14 스위치)의 제어 신호일 수 있고, QF[2]는 제2 샘플앤홀드 회로(SH2)의 제7 스위치(또는 제14 스위치)의 제어 신호일 수 있고, QF[n]은 제n 샘플앤홀드 회로(SHn)의 제7 스위치(또는 제14 스위치))의 제어 신호일 수 있다.
도 10에 따른 타이밍도에 의하여 샘플앤홀드 회로들(SH1 내지 SHn) 각각의 제5 및 제7 스위치들(615,617)의 지연 시간 및 전달 시간의 차이에 따른 증폭부(103)로의 신호의 전달 시간의 오차 또는 충돌을 해결할 수 있다.
일반적으로 샘플앤홀드 회로의 입력 단자로 입력되는 전압은 샘플링 커패시터의 일단에 연결되는 기준 전압원의 전압보다 높을 수 있다. 따라서 샘플앤홀드 회로를 구현하기 위한 트랜지스터는 고전압 소자를 사용해야 하고, 소자 신뢰성을 확보하기 위하여 증폭부를 구성하는 트랜지스터도 고전압 소자를 사용해야 한다.
도 7 내지 9에서 설명한 바와 같이 샘플앤홀드 동작시, 제1 커패시터(215a)의 일단, 및 제2 커패시터(225a)의 일단 각각에는 고전압이 걸리는 반면에, 제2 커패시터(225a)의 타단과 제7 스위치(617)의 접점에는 저전압만 걸리도록 할 수 있다. 따라서 실시 예는 저전압 트랜지스터로 제5 및 제7 스위치들(615)을 구현할 수 있고, 증폭부(103)도 저전압 소자로 구현할 수 있다.
예컨대, 제5 및 제7 스위치들 각각을 구현하기 위한 트랜지스터의 내압은 제1 내지 제4 트랜지스터들, 및 제6 트랜지스터들 각각을 구현하기 위한 트랜지스터의 내압보다 작을 수 있다.
제2 샘플앤홀드부(202a)는 샘플앤홀드 회로들(SH1' 내지 SHn') 각각에 구현될 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 다른 실시 예에서는 샘플앤홀드 블록(101)은 샘플앤홀드 회로들(SH1' 내지 SHn') 대신하여 복수 개의 제1 샘플앤홀드부들(201a), 및 1개 이상의 제2 샘플앤홀드부(202a)를 포함할 수 있다.
복수의 데이터 라인들을 통하여 유기 발광 다이오드들의 문턱 전압들을 센싱하기 위하여 샘플앤홀드 블록(101)은 하나의 제2 샘플앤홀드부(202a)를 공유하여 사용함으로써, 샘프앤홀드 블록(101)의 회로 면적을 줄일 수 있다.
복수 개의 제1 샘플앤홀드부들(201a) 중 어느 하나의 출력을 증폭한 후에 다른 어느 하나의 출력을 증폭하기 전에 증폭부(103)는 리셋 동작을 수행한다. 이는 이전에 증폭 동작의 영향을 없애기 위함이다. 따라서 증폭부(103)는 증폭 동작 및 리셋 동작을 번갈아 수행한다.
이때 증폭부(103)의 리셋 동작 시 다음 번 데이터 라인에 연결된 유기 발광 다이오드의 문턱 전압 센싱 동작을 수행하기 위하여, 샘플앤홀드 블록(101)은 2개의 제2 샘플앤홀드부(202a), 예컨대, 제1-2 샘플앤홀드부, 및 제2-2 샘플앤홀드부를 포함할 수 있다. 제1-2 샘플앤홀드부, 및 제2-2 샘플앤홀드부 각각은 도 6에 도시된 제2 샘플앤홀드부(202a)와 동일한 구성을 가질 수 있다.
예컨대, 문턱 전압 센싱 회로에 포함되는 제2 샘플앤홀드부(202a)의 개수는 제1 샘플앤홀드부들(201a)의 개수보다 작을 수 있다.
멀티플렉서(102)는 제1-2 샘플앤홀드부, 및 제2-2 샘플앤홀드부의 출력 단자들(242)을 선택적으로 증폭부(103)의 제2 입력 단자(252)에 접속시킬 수 있다.
예컨대, 다른 실시 예에 따른 복수 개의 샘플앤홀드부들은 제1-2 샘플앤홀드부, 및 제2-2 샘플앤홀드부를 공유하여 문턱 전압 센싱 동작을 수행할 수 있다.
예컨대, 제2-2 샘플앤홀드부는 전송 동작을 수행하고, 증폭부(103)는 제1 증폭 동작을 수행할 수 있다, 이때 제1-2 샘플앤홀드부가 샘플링 동작을 수행할 수 있다
또한 제1 증폭 동작 완료 후 증폭부(103)가 리셋 동작을 수행할 때, 제1-2 샘플앤홀드부는 차지 쉐어링 동작을 수행할 수 있고, 제2-2 샘플앤홀드부는 샘플링 동작을 수행할 수 있다.
또한 제1-2 샘플앤홀드부는 전송 동작을 수행하고, 증폭부(103)는 제2 증폭 동작을 수행할 수 있고, 제2-2 샘플앤홀드부는 차지 쉐어링 동작을 수행할 수 있다.
상술한 전송 동작, 샘플링 동작, 및 차지 쉐어링 동작은 도 7 내지 도 9에서 설명한 바와 동일한 동작일 수 있다.
이러한 동작을 통하여 증폭부(103)의 리셋 동작 수행 시 대기 시간없이 다음 센싱 동작을 수행할 수 있으며, 이로 인하여 유기 발광 다이오드의 문턱 전압의 센싱 시간을 줄일 수 있고, 타이밍 마진을 확보할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 표시 패널 120: 게이트 드라이버
130: 소스 드라이버 135: 문턱 전압 센싱 회로
140: 문턱 전압 센싱 제어부 101: 샘플앤홀드 블록
102: 멀티플렉서 103: 증폭부
104: 아날로그-디지털 변환부 105: 메모리부.

Claims (20)

  1. 유기 발광 다이오드를 포함하는 표시 패널의 상기 유기 발광 다이오드의 문턱 전압 센싱 회로에 있어서,
    상기 유기 발광 다이오드의 문턱 전압이 입력되는 제1 입력단, 상기 유기 발광 다이오드의 문턱 전압을 샘플링하는 제1 커패시터, 및 상기 제1 커패시터에 샘플링된 전압을 차지 쉐어링하는 제2 커패시터, 및 상기 제2 커패시터에 차지 쉐어링된 전압을 출력하는 제1 출력단을 포함하는 제1 샘플앤홀드부; 및
    상기 제1 샘플앤홀드부의 제1 출력단과 접속되는 제1 입력 단자를 포함하는 증폭부를 포함하고,
    상기 제1 샘플앤홀드부는,
    상기 제1 입력단과 상기 제1 커패시터의 일단 사이, 상기 제1 커패시터의 일단과 상기 제2 커패시터의 일단 사이, 상기 제1 커패시터의 타단과 제1 기준 전압원 사이, 상기 제1 커패시터의 타단과 제2 기준 전압원 사이, 상기 제2 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제2 커패시터의 일단과 제3 기준 전압원 사이, 및 상기 제2 커패시터의 타단과 상기 제1 출력단 사이를 선택적으로 연결하도록 스위칭되는 제1 스위칭부를 포함하는 문턱 전압 센싱 회로.
  2. 제1항에 있어서, 상기 제1 스위칭부는,
    상기 제1 입력단과 상기 제1 커패시터의 일단 사이에 접속되는 제1 스위치;
    상기 제1 커패시터의 일단과 상기 제2 커패시터의 일단 사이에 접속되는 제2 스위치;
    상기 제1 커패시터의 타단과 제1 기준 전압원 사이에 접속되는 제3 스위치;
    상기 제1 커패시터의 타단과 제2 기준 전압원 사이에 접속되는 제4 스위치;
    상기 제2 커패시터의 타단과 상기 제2 기준 전압원 사이에 접속되는 제5 스위치;
    상기 제2 커패시터의 일단과 제3 기준 전압원 사이에 접속되는 제6 스위치; 및
    상기 제2 커패시터의 타단과 상기 제1 출력단 사이에 접속되는 제7 스위치를 더 포함하는 문턱 전압 센싱 회로.
  3. 제1항에 있어서,
    상기 제2 기준 전압원의 전압은 상기 제3 기준 전압원의 전압보다 낮은 문턱 전압 센싱 회로.
  4. 제1항에 있어서,
    상기 제1 기준 전압원에 접속되는 제2 입력단;
    제3 커패시터;
    제4 커패시터;
    제2 출력단; 및
    상기 제2 입력단과 상기 제3 커패시터의 일단 사이, 상기 제3 커패시터의 일단과 상기 제4 커패시터의 일단 사이, 상기 제3 커패시터의 타단과 상기 제1 기준 전압원 사이, 상기 제3 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제4 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제4 커패시터의 일단과 제4 기준 전압원 사이, 및 상기 제4 커패시터의 타단과 상기 제2 출력단 사이를 선택적으로 연결하도록 스위칭되는 제2 스위칭부를 포함하는 제2 샘플앤홀드부를 더 포함하는 문턱 전압 센싱 회로.
  5. 제4항에 있어서, 상기 제2 스위칭부는,
    상기 제2 입력단과 상기 제3 커패시터의 일단 사이에 접속되는 제8 스위치;
    상기 제3 커패시터의 일단과 상기 제4 커패시터의 일단 사이에 접속되는 제9 스위치;
    상기 제3 커패시터의 타단과 상기 제1 기준 전압원 사이에 접속되는 제10 스위치;
    상기 제3 커패시터의 타단과 상기 제2 기준 전압원 사이에 접속되는 제11 스위치;
    상기 제4 커패시터의 일단과 상기 제4 기준 전압원 사이에 접속되는 제12 스위치;
    상기 제4 커패시터의 타단과 상기 제2 기준 전압원 사이에 접속되는 제13 스위치;
    상기 증폭부의 제2 입력 단자와 접속되는 제2 출력단; 및
    상기 제4 커패시터의 타단과 상기 제2 출력단 사이에 접속되는 제14 스위치를 포함하는 문턱 전압 센싱 회로.
  6. 제4항에 있어서,
    상기 증폭부는 상기 제2 출력단과 접속되는 제2 입력 단자; 및
    상기 제1 및 제2 입력 단자들로부터 입력된 신호를 증폭하고, 증폭된 결과를 출력하는 제1 출력 단자 및 제2 출력 단자를 더 포함하는 문턱 전압 센싱 회로.
  7. 제6항에 있어서, 상기 증폭부는,
    상기 제1 입력 단자와 상기 제1 출력 단자 사이에 접속되는 제1 피드백 커패시터; 및
    상기 제2 입력 단자와 상기 제2 출력 단자 사이에 접속되는 제2 피드백 커패시터를 더 포함하는 문턱 전압 센싱 회로.
  8. 제7항에 있어서,
    상기 제1 및 제2 출력 단자들로부터 출력되는 신호를 아날로그-디지털 변환하고, 변환된 결과에 따른 디지털 신호를 출력하는 아날로그-디지털 변환부를 더 포함하는 문턱 전압 센싱 회로.
  9. 제8항에 있어서,
    상기 아날로그-디지털 신호를 저장하는 메모리부를 더 포함하는 문턱 전압 센싱 회로.
  10. 제4항에 있어서,
    상기 제1 커패시터의 커패시턴스는 상기 제3 커패시터의 커패시턴스와 동일하고,
    상기 제2 커패시터의 커패시턴스는 상기 제4 커패시터의 커패시턴스와 동일한 문턱 전압 센싱 회로.
  11. 제4항에 있어서,
    상기 제1 및 제3 스위치들과 상기 제8 및 제10 스위치들은 동시에 턴 온 또는 턴 오프되고,
    상기 제2, 제4, 제6, 제9, 제11, 제13 스위치들은 동시에 턴 온 또는 턴 오프되고,
    상기 제5 및 제7 스위치들과 상기 제12 및 제14 스위치들은 동시에 턴 온 또는 턴 오프되는 문턱 전압 센싱 회로.
  12. 제4항에 있어서,
    문턱 전압 샘플링 동작을 위하여 상기 제1 스위치, 상기 제3 스위치, 상기 제8 스위치, 및 상기 제10 스위치는 턴 온되고,
    상기 제2 스위치, 제4 내지 제7 스위치들, 상기 제9 스위치, 및 상기 제11 내지 제14 스위치들은 턴 오프되는 문턱 전압 센싱 회로.
  13. 제11항에 있어서,
    상기 문턱 전압 샘플링 동작 완료 후 차지 쉐어링 동작을 위하여 상기 제2 및 제9 스위치들, 상기 제4 및 제11 스위치들, 및 상기 제6 및 제13 스위치들은 턴 온되고,
    상기 제1 및 제8 스위치들, 상기 제3 및 제10 스위치들, 상기 제5 및 제12 스위치들, 및 상기 제7 및 제14 스위치들은 턴 오프되는 문턱 전압 센싱 회로.
  14. 제13항에 있어서,
    상기 차지 쉐어링 동작 완료 후 신호 전달 동작을 위하여 상기 제5 및 제12 스위치들과 상기 제7 및 제14 스위치들은 턴 온되고,
    상기 제1 내지 제4 스위치들, 상기 제8 내지 제11 스위치들, 및 제6 및 제13 스위치들은 턴 오프되는 문턱 전압 센싱 회로.
  15. 유기 발광 다이오드를 포함하는 표시 패널의 상기 유기 발광 다이오드의 문턱 전압 센싱 회로에 있어서,
    상기 유기 발광 다이오드의 문턱 전압이 입력되는 제1 입력단;
    상기 유기 발광 다이오드의 문턱 전압을 샘플링하는 제1 커패시터;
    상기 제1 커패시터에 샘플링된 전압을 차지 쉐어링하는 제2 커패시터;
    상기 제2 커패시터에 차지 쉐어링된 전압을 출력하는 제1 출력단;
    상기 제1 입력단과 상기 제1 커패시터의 일단 사이, 상기 제1 커패시터의 일단과 상기 제2 커패시터의 일단 사이, 상기 제1 커패시터의 타단과 제1 기준 전압원 사이, 상기 제1 커패시터의 타단과 제2 기준 전압원 사이, 상기 제2 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제2 커패시터의 일단과 제3 기준 전압원 사이, 및 상기 제2 커패시터의 타단과 상기 제1 출력단 사이를 선택적으로 연결하도록 스위칭되는 제1 스위칭부; 및
    상기 제1 출력단과 접속되는 제1 입력 단자를 포함하는 증폭부를 포함하는 문턱 전압 센싱 회로.
  16. 복수의 단위 화소들, 및 상기 복수의 단위 화소들에 접속되는 게이트 라인들과 데이터 라인들을 포함하고, 상기 복수의 단위 화소들 각각은 유기 발광 다이오드를 포함하는 표시 패널; 및
    상기 데이터 라인들을 통하여 상기 유기 발광 다이오드들의 문턱 전압들을 센싱하는 문턱 전압 센싱 회로를 포함하는 소스 드라이버를 포함하고,
    상기 문턱 전압 센싱 회로는,
    상기 데이터 라인들을 통하여 상기 유기 발광 다이오드들의 문턱 전압들을 샘플링(sampling)하고 홀드(hold)하는 복수의 샘플앤홀드 회로들; 및
    상기 샘플앤홀드 회로들의 출력을 증폭하는 증폭부를 포함하고,
    상기 복수의 샘플앤홀드 회로들 각각은,
    상기 데이터 라인들 중 대응하는 어느 하나에 연결되는 제1 입력단, 상기 유기 발광 다이오드의 문턱 전압을 샘플링하는 제1 커패시터, 상기 제1 커패시터에 샘플링된 전압을 차지 쉐어링하는 제2 커패시터, 상기 제2 커패시터에 차지 쉐어링된 전압을 출력하는 제1 출력단, 및 제1 스위칭부를 포함하는 제1 샘플앤홀드부; 및
    상기 제1 출력단과 접속되는 제1 입력 단자를 포함하는 증폭부를 포함하고,
    상기 제1 스위칭부는,
    상기 제1 입력단과 상기 제1 커패시터의 일단 사이, 상기 제1 커패시터의 일단과 상기 제2 커패시터의 일단 사이, 상기 제1 커패시터의 타단과 제1 기준 전압원 사이, 상기 제1 커패시터의 타단과 제2 기준 전압원 사이, 상기 제2 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제2 커패시터의 일단과 제3 기준 전압원 사이, 및 상기 제2 커패시터의 타단과 상기 제1 출력단 사이를 선택적으로 연결하도록 스위칭되는 표시 장치.
  17. 제16항에 있어서, 상기 제1 스위칭부는,
    상기 제1 입력단과 상기 제1 커패시터의 일단 사이에 접속되는 제1 스위치;
    상기 제1 커패시터의 일단과 상기 제2 커패시터의 일단 사이에 접속되는 제2 스위치;
    상기 제1 커패시터의 타단과 제1 기준 전압원 사이에 접속되는 제3 스위치;
    상기 제1 커패시터의 타단과 제2 기준 전압원 사이에 접속되는 제4 스위치;
    상기 제2 커패시터의 타단과 상기 제2 기준 전압원 사이에 접속되는 제5 스위치;
    상기 제2 커패시터의 일단과 제3 기준 전압원 사이에 접속되는 제6 스위치; 및
    상기 제2 커패시터의 타단과 상기 제1 출력단 사이에 접속되는 제7 스위치를 더 포함하는 표시 장치.
  18. 제16항에 있어서, 상기 문턱 전압 센싱 회로는,
    상기 복수의 샘플앤홀드 회로들 중 어느 하나를 선택하고, 선택된 어느 하나의 출력을 상기 증폭부의 제1 입력 단자에 제공하는 멀티플렉서를 더 포함하는 표시 장치.
  19. 제16항에 있어서, 상기 문턱 전압 센싱 회로는,
    상기 증폭부로부터 출력되는 신호를 아날로그-디지털 변환하고, 변환된 결과에 따른 디지털 신호를 출력하는 아날로그-디지털 변환부; 및
    상기 아날로그-디지털 신호를 저장하는 메모리부를 더 포함하는 표시 장치.
  20. 제18항에 있어서,
    상기 문턱 전압 센싱 회로는 제1-2 샘플앤홀드부 및 제2-2 샘플앤홀드부를 더 포함하며,
    상기 제1-2 샘플앤홀드부 및 제2-2 샘플앤홀드부 각각은,
    상기 제1 기준 전압원에 접속되는 제2 입력단;
    제3 커패시터 및 제4 커패시터;
    제2 출력단; 및
    상기 제2 입력단과 상기 제3 커패시터의 일단 사이, 상기 제3 커패시터의 일단과 상기 제4 커패시터의 일단 사이, 상기 제3 커패시터의 타단과 상기 제1 기준 전압원 사이, 상기 제3 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제4 커패시터의 타단과 상기 제2 기준 전압원 사이, 상기 제4 커패시터의 일단과 제4 기준 전압원 사이, 및 상기 제4 커패시터의 타단과 상기 제2 출력단 사이를 선택적으로 연결하도록 스위칭되는 제2 스위칭부를 포함하는 표시 장치.
KR1020160183720A 2016-12-30 2016-12-30 문턱 전압 센싱 회로 및 이를 포함하는 표시 장치 KR102617949B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160183720A KR102617949B1 (ko) 2016-12-30 2016-12-30 문턱 전압 센싱 회로 및 이를 포함하는 표시 장치
US15/620,580 US10223977B2 (en) 2016-12-30 2017-06-12 Circuit for sensing threshold voltage and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160183720A KR102617949B1 (ko) 2016-12-30 2016-12-30 문턱 전압 센싱 회로 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20180078700A true KR20180078700A (ko) 2018-07-10
KR102617949B1 KR102617949B1 (ko) 2023-12-26

Family

ID=62711262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160183720A KR102617949B1 (ko) 2016-12-30 2016-12-30 문턱 전압 센싱 회로 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US10223977B2 (ko)
KR (1) KR102617949B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222598B2 (en) 2019-11-22 2022-01-11 Silicon Works Co., Ltd. Display driving device capable of reducing a chip area and a data transmission time and display device including the same
US11610540B2 (en) 2021-03-22 2023-03-21 Lx Semicon Co., Ltd. Data driver, multi-channel sensing circuit and sensing method thereof
WO2023120999A1 (ko) * 2021-12-21 2023-06-29 주식회사 엘엑스세미콘 디스플레이를 위한 데이터 드라이버 및 그의 센싱 회로

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102524626B1 (ko) * 2016-12-30 2023-04-21 주식회사 디비하이텍 문턱 전압 센싱 회로 및 이를 포함하는 표시 장치
US10636346B2 (en) * 2017-11-02 2020-04-28 Novatek Microelectronics Corp. Electronic device for driving display panel and operation method thereof
KR102748472B1 (ko) * 2018-12-05 2024-12-30 엘지디스플레이 주식회사 표시 장치
KR102720150B1 (ko) * 2019-05-08 2024-10-22 삼성전자주식회사 데이터 드라이버 및 이를 포함하는 디스플레이 구동 회로

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050006363A (ko) * 2003-07-08 2005-01-17 엘지.필립스 엘시디 주식회사 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법
KR20090128255A (ko) * 2008-06-10 2009-12-15 삼성전자주식회사 아날로그-디지털 컨버터와 이를 포함하는 표시 장치 및 그구동 방법
KR20130078182A (ko) * 2011-12-30 2013-07-10 주식회사 실리콘웍스 유기발광다이오드 표시장치의 문턱전압 센싱 회로
KR101450919B1 (ko) * 2009-09-24 2014-10-23 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR101520584B1 (ko) * 2014-05-12 2015-05-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101973752B1 (ko) * 2012-12-13 2019-04-30 엘지디스플레이 주식회사 유기발광 표시장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071296B1 (ko) * 2013-09-30 2020-03-02 주식회사 실리콘웍스 디스플레이 패널의 소스 드라이버

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050006363A (ko) * 2003-07-08 2005-01-17 엘지.필립스 엘시디 주식회사 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법
KR20090128255A (ko) * 2008-06-10 2009-12-15 삼성전자주식회사 아날로그-디지털 컨버터와 이를 포함하는 표시 장치 및 그구동 방법
KR101450919B1 (ko) * 2009-09-24 2014-10-23 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR20130078182A (ko) * 2011-12-30 2013-07-10 주식회사 실리콘웍스 유기발광다이오드 표시장치의 문턱전압 센싱 회로
KR101368244B1 (ko) * 2011-12-30 2014-02-28 주식회사 실리콘웍스 유기발광다이오드 표시장치의 문턱전압 센싱 회로
KR101973752B1 (ko) * 2012-12-13 2019-04-30 엘지디스플레이 주식회사 유기발광 표시장치
KR101520584B1 (ko) * 2014-05-12 2015-05-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222598B2 (en) 2019-11-22 2022-01-11 Silicon Works Co., Ltd. Display driving device capable of reducing a chip area and a data transmission time and display device including the same
US11610540B2 (en) 2021-03-22 2023-03-21 Lx Semicon Co., Ltd. Data driver, multi-channel sensing circuit and sensing method thereof
WO2023120999A1 (ko) * 2021-12-21 2023-06-29 주식회사 엘엑스세미콘 디스플레이를 위한 데이터 드라이버 및 그의 센싱 회로

Also Published As

Publication number Publication date
US10223977B2 (en) 2019-03-05
KR102617949B1 (ko) 2023-12-26
US20180190207A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
KR102524626B1 (ko) 문턱 전압 센싱 회로 및 이를 포함하는 표시 장치
KR102617949B1 (ko) 문턱 전압 센싱 회로 및 이를 포함하는 표시 장치
EP3293728B1 (en) Organic light emitting display and degradation sensing method thereof
EP3176774B1 (en) Organic light-emitting display comprising a current integrator
US9595228B2 (en) Pixel array and organic light emitting display device including the same
CN108122541B (zh) 有机发光二极管显示器及其驱动特性的补偿方法
TWI660337B (zh) 電激發光顯示裝置及其驅動方法
CN106531084B (zh) 有机发光显示面板及其驱动方法、有机发光显示装置
KR101156826B1 (ko) 화소 구동 장치, 발광 장치 및 그 구동 제어 방법과 전자기기
KR20200016601A (ko) 표시 장치
JP2014109775A (ja) 誤差補償部およびこれを用いた有機電界発光表示装置
GB2530116A (en) Method for sensing degradation of organic light emitting display
CN105427796A (zh) 用于感测驱动元件的电特性的有机发光二极管显示器
JP2011138036A (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
KR102156784B1 (ko) 구동소자의 전기적 특성을 센싱할 수 있는 유기발광 표시장치
KR20150027906A (ko) 유기전계발광 표시장치와, 그 표시패널 및 구동방법
CN104541320B (zh) 像素电路、具备其的显示装置和该显示装置的驱动方法
KR101560419B1 (ko) 유기발광다이오드 표시장치
US8284182B2 (en) Inverter circuit and display device
KR102542877B1 (ko) 유기발광 표시장치 및 그의 구동방법
US8284183B2 (en) Inverter circuit and display device
CN114067754B (zh) 电致发光显示设备
JP2011034058A (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
KR20090116402A (ko) 표시 장치
US8963902B2 (en) Drive circuit and display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161230

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210927

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161230

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221020

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230419

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20231025

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231219

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231220

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231221

End annual number: 3

Start annual number: 1

PG1601 Publication of registration