KR20180076705A - 질화규소막에서 발생하는 비정형적 균열을 이용한 투명전극의 제조방법 - Google Patents

질화규소막에서 발생하는 비정형적 균열을 이용한 투명전극의 제조방법 Download PDF

Info

Publication number
KR20180076705A
KR20180076705A KR1020160181162A KR20160181162A KR20180076705A KR 20180076705 A KR20180076705 A KR 20180076705A KR 1020160181162 A KR1020160181162 A KR 1020160181162A KR 20160181162 A KR20160181162 A KR 20160181162A KR 20180076705 A KR20180076705 A KR 20180076705A
Authority
KR
South Korea
Prior art keywords
pattern
substrate
transparent electrode
transparent
conductive material
Prior art date
Application number
KR1020160181162A
Other languages
English (en)
Other versions
KR102002313B1 (ko
Inventor
고승환
서영덕
이진환
최성율
Original Assignee
서울대학교산학협력단
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단, 한국과학기술원 filed Critical 서울대학교산학협력단
Priority to KR1020160181162A priority Critical patent/KR102002313B1/ko
Publication of KR20180076705A publication Critical patent/KR20180076705A/ko
Application granted granted Critical
Publication of KR102002313B1 publication Critical patent/KR102002313B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884Manufacture of transparent electrodes, e.g. TCO, ITO
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

본 발명은 질화규소막에서 발생하는 비정형적 균열을 이용한 투명전극의 제조방법 및 이에 따라 제조된 투명전극 에 관한 것이다. 본 발명에 따른 투명전극의 제조방법은 비정형성의 음각패턴을 포함하는 기재를 재사용할 수 있으며, 이에 따라 전기적 또는 광학적 물성이 항상 일정한 투명전극을 대량생산할 수 있다. 또한, 본 발명에 따라 제조된 투명전극은 투명기판 내에 비정형적 패턴을 갖는 전도성 물질이 형성됨으로써, 패턴이 단순하게 반복됨으로써 발생할 수 있는 모아레 효과가 없으므로 시각적으로 유리한 효과가 있다.

Description

질화규소막에서 발생하는 비정형적 균열을 이용한 투명전극의 제조방법{Manufacturing method of transparent conductor using random cracking of silicon nitride film}
본 발명은 질화규소막에서 발생하는 비정형적 균열을 이용한 투명전극의 제조방법에 관한 것이다.
전자디스플레이 (Electronic Display Device) 산업은 급속도로 발전하고 있으며, 특히 최근에는 제조원가 절감 및 유연화, 박형화, 고기능화에 대한 연구가 활발하게 진행되고 있다. 액정디스플레이 (LCD), 플라즈마를 이용하는 디스플레이 장치 (PDP), EL (Electroluminescent Display) 등 평판디스플레이 (Flat Panel Display; FPD) 산업은 물론 유기태양전지, 유기 반도체 등의 산업에서 기존보다 경쟁력을 확보하기 위해서 보다 얇고 유연하며 여러 가지 기능이 복합적으로 부가된 기능성 소재 및 보다 간단한 공정기술을 필요로 하게 되었다. 특히 기판 전극 소재, 유기전도체 등에서 기능성 박막 기술이 광범위하게 이용되고 있으며, 최근에는 유기반도체는 물론 플렉시블 디스플레이(Flexible Display) 구현을 위한 필름화 기술이 관심의 대상이 되고 있다.
통상 투명전극 재료는 평판 디스플레이 및 태양전지 등과 같은 소자에서 투명전극으로 사용되고 있는 물질을 통칭하며, 투명전극은 380 ㎚에서 780 ㎚의 가시영역에서 투과율이 80% 이상이며, 면저항이 100/sq 이하로 전기 전도성이 우수해야 한다. 지금까지는 이들을 위한 핵심 소재로서 인듐주석산화물 (indium thin oxide, ITO)이 주로 이용되어 왔으며, 이들은 스퍼터링 공법에 의해 필름 또는 유리 기판에 증착하는 방법에 의해 투명전극으로 이용되어 왔다. 그러나, ITO 투명박막은 진공 공정으로 원가가 높으며, 기재필름과의 열팽창율이 상이하여 수축율의 차이로 인한 반복적인 굽힘에 대한 내구성 확보가 어려운 문제점이 있다.
따라서, 이와 같은 문제를 극복할 수 있는 새로운 대체 재료에 관해 관심이 높아지고 있으며, 이를 위해 전도성 고분자 (conducting polymer), 탄소나노튜브(carbon nanotube), 그래핀 (grahpene) 또는 금속 나노와이어 (metal nanowire) 등의 새로운 재료를 이용하여 투명전극 필름을 제조하기 위한 많은 노력이 이루어지고 있다.
특히, 은 나노와이어를 포함하는 금속 나노와이어의 경우, 전기전도도가 매우 높으며, ITO 이상의 높은 광투과도를 얻을 수 있다. 또한, 금속 나노와이어의 경우 선형 구조가 얽힌 그물망(network) 구조를 형성하여 높은 전도성과 투명 및 유연성을 가지게 되고, 그물망(network) 구조의 장점으로 굽힘에 대한 좋은 기계적, 전기적 특성을 보이고 있어, 최근 많은 각광을 받고 있다.
그러나, 금속 나노와이어를 이용하여 투명전극을 제조할 때, 상기 금속 나노와이어와 투명기판 사이의 접합력이 매우 약하고, 금속 나노와이어와 금속 나노와이어 사이의 접합력이 약해서 투명전극을 용이하게 제조할 수 없었다.
이에 더하여, 금속 비정형적 구조를 형성한 상태로 기판에 입혀지기 때문에 투명전극의 전기적 또는 광학적 물성이 항상 일정하게 대량생산 되기가 쉽지 않았다.
따라서, 유연성과 투명성의 확보가 이루어지고, 전기적 또는 광학적 물성이 항상 일정하게 대량생산할 수 있는 투명전극을 제조할 수 있는 기술이 필요한 실정이다.
한국 공개특허 제10-2015-0077540호
본 발명은 전술한 문제점을 해결하기 위한 것으로, 유연성과 투명성의 확보가 이루어지고, 전기적 또는 광학적 물성이 항상 일정한 투명전극의 제조방법을 제공하고자 한다.
상기 목적을 달성하기 위하여,
본 발명의 일실시예에서,
기재 상에 비정형의 균열패턴을 갖는 박막을 형성하는 단계;
상기 박막의 균열패턴과 대응하는 음각패턴을 기재에 형성하는 단계;
상기 기재의 음각패턴에 전도성 물질을 충전하는 단계; 및
상기 전도성 물질을 투명기판에 전사하여 전도성 패턴을 형성하는 단계; 를 포함하는 투명전극의 제조방법을 제공한다.
본 발명에 따른 투명전극의 제조방법은 비정형성의 음각패턴이 형성된 기재를 재사용할 수 있으며, 이에 따라 전기적 또는 광학적 물성이 항상 일정한 투명전극을 대량생산할 수 있다.
또한, 본 발명에 따라 제조된 투명전극은 투명기판 내에 비정형적 패턴을 갖는 전도성 물질이 형성됨으로써, 정형성의 패턴이 단순하게 반복됨으로써 발생할 수 있는 모아레 효과가 없으므로 시각적으로 유리한 효과가 있다.
도 1은 본 발명에 따른 일실시예에서 비정형성의 균열패턴을 갖는 박막을 형성하는 과정을 도시한 도면이다.
도 2는 본 발명에 따른 일실시예에서 비정형성의 음각패턴을 이용한 투명전극을 제조하는 과정을 도시한 도면이다.
도 3은 본 발명에 따른 일실시예에서 질화규소의 증착량에 따른 균열 밀도를 나타낸 그래프이다.
도 4는 본 발명의 일실시예에 따라 제조된 투명전극과 이를 확대한 사진이다((a) 금속 나노와이어를 사용하였을 경우, (b) 금속 나노입자를 사용하였을 경우).
도 5는 본 발명의 일실시예에 따라 제조된 투명전극의 (a) 파장에 따른 투과율, (b) 투과율 대비 면저항을 나타낸 그래프이다.
도 6은 본 발명의 일실시예에 따라 제조된 투명전극의 최대 굽힘(a)과 반복적인 굽힘(b) 에 대한 저항의 변이를 나타낸 그래프이다.
도 7은 본 발명의 일실시예에 따라 제조된 투명전극이 터치스크린 패널로 사용되는 예를 나타낸 사진이다.
도 8은 본 발명의 일실시예에 따라 제조된 투명전극과 다른 종류의 투명전극의 면저항을 비교한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범우에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것을 이해되어야 한다.
본 발명에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명에서 "비정형성(非定型性)"이란, 일정한 형식이나 틀에 맞춰지지 않은 성질을 의미한다.
또한, 본 발명에서 "균열(crack)"이란, 열적 또는 기계적 응력 때문에 일어나는 국부적인 파단에 의해 생기는 틈 또는 불연속부를 의미하는 것으로, 본 발명에서 "비정형의 균열패턴"이라 함은 열적 응력 때문에 일정한 형식이나 틀에 맞춰지지 않은 틈 또는 불연속부를 의미한다.
또한, 본 발명에서 "음각패턴"이란, 상기 비정형의 균열패턴과 대응되도록 기재에 형성한 음각을 의미하며, 보다 상세하게는 비정형의 그물(network)형 음각을 의미한다.
이하, 본 발명을 상세히 설명한다.
본 발명은 일 실시예에서,
기재 상에 비정형의 균열패턴을 갖는 박막을 형성하는 단계;
상기 박막의 균열패턴과 대응하는 음각패턴을 기재에 형성하는 단계;
상기 기재의 음각패턴에 전도성 물질을 충전하는 단계; 및
상기 전도성 물질을 투명기판에 전사하여 전도성 패턴을 형성하는 단계;를 포함하는 투명전극의 제조방법을 제공한다.
본 발명에 따른 투명전극의 제조방법은 비정형성의 음각패턴을 포함하는 기재를 재사용할 수 있으며, 이에 따라 전기적 또는 광학적 물성이 항상 일정한 투명전극을 대량생산할 수 있다.
또한, 본 발명에 따라 제조된 투명전극은 투명기판 내에 비정형적 패턴을 갖는 전도성 물질이 형성됨으로써, 패턴이 단순하게 반복됨으로써 발생할 수 있는 모아레 효과가 없으므로 시각적으로 유리한 효과가 있다.
본 발명의 일실시예에서,
상기 기재는 실리콘(Si), 저마늄(Ge), 사파이어(Al2O3), 갈륨아세나이드(GaAs) 또는 실리콘 카바이드(SiC)로 형성될 수 있으며, 상기 박막은 질화규소(Si3N4), 탄화규소(SiC), 질화저마늄(Ge3N4), 질화알루미늄(AlN) 또는 질화갈륨(GaN)일 수 있다.
구체적으로, 실리콘 기재에 질화규소(Si3N4) 박막을 증착할 수 있다.
한편, 상기 비정형의 균열패턴을 갖는 박막은 증착을 통해 형성될 수 있다.
구체적으로, 박막은 저압 화학 기상 증착(LPCVD, Low temperature chemical vapor deposition)을 통해 형성되며, 특히, 균열패턴은 증착량과 증착조건을 조절하여 잔류응력을 발생시켜 형성할 수 있다.
여기서, "잔류응력(residual stress)"이라 함은 외력을 제거 한 후 재료 내부에 존재하는 응력을 의미하는 것으로, 본 발명에서는 기재상에 저압 화학 기상 증착으로 박막을 형성하였을 때, 상기 기재와 박막의 재료 사이에 존재하는 응력을 의미할 수 있다.
하나의 예로, 실리콘 기재와 질화규소 내부의 응력 차이에 의해서, 상기 질화규소 박막에 비정형성의 균열이 형성될 수 있다.
아울러, 상기 증착량은 증착두께로서 900nm 내지 3㎛ 일 수 있으며, 바람직하게 1 내지 2 ㎛ 일 수 있다. 한편, 상기 증착두께가 0.9㎛ 미만인 경우, 기재와 질화규소 사이의 잔류응력이 발생하지 않아 균열(크랙)이 형성되지 않을 수 있으며, 상기 증착두께가 3㎛ 를 초과하는 경우, 증착두께의 증가에 따라서 비정형성의 균열이 너무 조밀하게 형성되어 투명전극의 제조시 투명도가 감소하는 문제가 발생할 수 있다.
이때, 상기 증착조건은 기재상에 형성되는 박막의 두께를 조절하기 위한 것으로, 온도 700 내지 900℃, 압력 100 mTorr 내지 300 mTorr, 시간 30분 내지 600분 일 수 있다. 또한, 증착시 질소, 수소 또는 아르곤의 분위기에서 증착이 진행될 수 있다.
한편, 박막의 증착시 증착온도가 700℃ 미만인 경우, 프리커서의 미 분해로 증착온도가 느린 문제가 발생할 수 있으며, 900℃를 초과하게 되면 2차반응이 일어나는 문제가 발생할 수 있어 700 내지 900℃가 바람직하며, 일 예로, 800℃에서 진행할 수 있다.
또한, 압력은 100mTorr 미만인 경우 균일하지 않은 박막이 형성되는 문제가 발생할 수 있으며, 300mTorr 를 초과하게 되면 증착 속도가 느려질 수 있어 100 내지 300mTorr 가 바람직하며, 일 예로, 200mTorr 의 압력하에서 진행할 수 있다.
또한, 시간은 30분 미만인 경우 증착된 박막의 두께가 크랙이 형성되기 위한 두께보다 얇게 형성되는 문제가 발생할 수 있으며, 600분을 초과하게 되면 최종 제작된 투명전극의 투명도가 감소하는 문제가 발생할 수 있어 30 내지 600분이 바람직하며, 일 예로, 200분 동안 증착을 진행할 수 있다.
아울러, 박막의 두께가 증가할수록 잔류응력은 크게 발생하여 더 많은 에너지가 발생하게 되어 균열이 더욱 밀집(dense)하여 발생할 수 있다.
이에 따라, 평균 너비 50 내지 250nm 의 비정형성 균열패턴이 형성될 수 있다. 상기 비정형성 균열패턴의 평균 너비는 70 내지 200nm 일 수 있으며, 바람직하게는 100 내지 150nm 일 수 있다.
한편, 박막에 형성되는 비정형성 균열패턴의 평균 너비가 50nm 미만인 경우, 후술하게 되는 식각단계에서 식각속도가 느린 문제가 발생할 수 있으며, 250nm 을 초과하게 되면, 패턴의 깊이 또한 깊어지게 되어 기재의 내구도를 약화시키는 문제가 발생할 수 있다.
여기서, 평균 너비(width)라 함은 평면이나 물체의 가로로 건너지른 거리를 의미하는 것으로, 박막에 형성된 비정형성 균열패턴의 평균 폭을 의미한다.
아울러, 기재의 음각패턴은 비정형성의 음각패턴일 수 있으며, 식각을 통해 형성될 수 있다.
보다 구체적으로, 식각은 균열 패턴이 형성된 기재를 식각용액에 침지하거나 상기 기재에 식각 용액을 분사하여 이루어질 수 있으며, 식각 용액은 불산, 질산 및 물의 혼합용액으로 이루어질 수 있다.
이때, 불산과 질산의 중량비는 불산 1중량부를 기준으로 질산은 5 내지 20중량부일 수 있으며, 불산과 질산의 혼합물은 물(DI water) 에 희석될 수 있다. 불산과 질산 혼합물의 1중량부를 기준으로 물은 0.1 내지 10 중량부일 수 있다.
식각시간은 1 내지 600초, 100 내지 500초 또는 200 내지 300초 일 수 있으며, 식각시간을 조절하여 음각패턴의 너비를 조절할 수 있다.
상술한 바와 같이 기재를 균열패턴의 패턴으로 식각함으로써 기재에 음각패턴을 형성할 수 있으며, 이렇게 형성된 음각패턴은 0.15 내지 35㎛의 너비로 형성될 수 있다. 한편, 기재에 형성된 음각패턴은 후술하게 되는 전도성 물질이 충전되는 곳으로, 음각패턴의 너비가 0.15㎛ 미만인 경우에는 전극 물질의 충진이 어려운 문제가 발생할 수 있으며, 35㎛를 초과하면 최종 투명전극의 패턴이 쉽게 인지되는 문제가 발생할 수 있어, 0.15 내지 35㎛ 의 너비를 형성하는 것이 바람직하다.
나아가, 상기 기재를 식각해서 성형되는 기재의 음각패턴은 전도성 물질이 충전되는 곳으로, 상기 음각패턴의 깊이에 따라 투명전극에 형성되는 전도성 물질의 직경이 결정될 수 있으며, 상기 투명전극의 전도성 물질은 투명성, 전기 전도성 및 저항 등에 중요한 영향을 미칠 수 있다.
아울러, 상기 기재에 형성된 음각패턴의 넓이(closed area)는 평균 4×103 내지 1,000×103 2 일 수 있으며, 바람직하게는 7.6×103 내지 340×103 2 일 수 있다.
특히, 음각패턴의 넓이는 제조하는 투명기판의 투명도와 직접적인 영향을 미치는 것으로, 패턴의 넓이가 4×103 2 미만인 경우 투명도가 낮은 문제가 발생할 수 있으며, 1,000×103 2 를 초과하는 경우 저항이 낮은 문제가 발생할 수 있다.
한편, 상기 기재에 음각패턴을 형성한 후, 비정형의 균열패턴을 갖는 박막은 제거하는 단계를 추가로 포함할 수 있다.
또한, 상기 전도성 물질은 금속 나노와이어 및/또는 금속 나노입자를 포함할 수 있다.
구체적으로, 상기 금속 나노와이어 및/또는 금속 나노입자는 Au, Ag, Cu, Si, Sn, Ge, Al, Pb, Zn, Co, Ti, Ni 및 Li 중 어느 하나 이상의 성분으로 이루어질 수 있다.
한편, 본 발명의 일 실시예로 은 나노와이어의 경우, 특별한 후처리 없이도 전기 전도성이 확보되므로 투명전극으로 사용이 가능하며, 은 나노입자의 경우 레이저의 면소결 과정 후 투명전극으로 사용할 수 있다.
또한, 상기 투명기판은 투명하고 접착성을 갖는 경화성 조성물을 광투과성의 투명기판 상에 도포한 후 경화시켜 형성할 수 있다.
아울러, 상기 전도성 물질은 상기 투명기판을 형성할 때, 투명기판에 부착되면서 전사될 수 있다.
하나의 예로써, 상기 전도성 물질을 상기 투명기판의 일면에 광 경화성 에폭시(UV curable epoxy resin)을 도포한 후 전도성 물질이 충전된 기재에 적층시키고, 상기 투명기판을 광경화시킬 수 있다. 그러면, 상기 전도성 물질이 투명기판에 전사되어 그대로 옮겨질 수 있다.
이때, 사용할 수 있는 투명기판은 유리, PET(polyethylene terephthalate), PEN(Polyethylene naphthalate), PI(polyimide), PMMA(poly(methylmethacrylate)), PVC(Polyvinyl Chloride), PAN(Polyacrylonitrile), PS(polystyrene), PE(polyethylene) 및 기타 고분자기반의 투명기판 중 어느 하나일 수 있다.
여기서, "경화성 조성물" 이라 함은 경화액체가 수화, 산화, 중합 등의 화학 변화 또는 건조 등의 물리 변화에 의해서 유동성을 잃어 강성이나 강도가 증가하게 되는 조성물을 의미한다.
본 발명의 실시예에서, 광에 의해서 경화되는 조성물을 사용할 수 있으며, 구체적으로, SU-8, Polyester resins, acrylic resins, Alkydic resins, Epoxy resins, 및 Polycarbonate resins 에서 선택되는 하나 이상의 조성물을 사용할 수 있다.
한편, 본 발명은 일실시예에서,
투명기판;
투명기판의 일면 또는 양면에 형성되는 접착성 수지층; 및
접착성 수지층 상에 선형 격자구조의 비정형성 패턴이 양각으로 배열되는 전도성 물질층; 을 포함하는 투명전극을 제공한다.
여기서, 상기 접착성 수지층은 경화성 조성물을 의미하며, 전도성 물질층은 금속 나노와이어 및/또는 금속 나노입자의 전도성 물질을 의미한다.
또한, 선형 격자구조의 비정형성 패턴이라 함은 일정한 형식이나 틀에 맞춰지 않은 패턴으로 일정하지 않은 선이 서로 교차하여 형성되는 패턴을 의미한다.
한편, 선형 격자구조의 비정형성 패턴은 상술한 음각패턴의 형태와 대응되도록 형성될 수 있다.
이때, 투명전극은 굽힘 반경 1 내지 100 mm 에서 상기 투명전극의 면저항 변이가 80 내지 120% 이고, 1 내지 50000번의 반복적 굽힘에서 상기 투명전극의 면저항 증가율이 80 내지 180%인 것을 특징으로 하는 투명전극을 제조할 수 있다.
본 발명에서 첨부된 도면은 설명의 편의를 위하여 확대 또는 축소하여 도시된 것으로 이해되어야 한다. 이하, 본 발명에 대하여 도면을 참고하여 상세하게 설명하고, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명에 따른 일실시예에서 비정형성의 균열패턴을 갖는 박막을 형성하는 과정을 도시한 도면이다.
이하에서, 도 1을 참조하여, 본 발명의 일실시예에 따른 기재상에 비정형성의 균열패턴을 형성하는 과정을 상세히 설명한다. 한편, 이하에서 실리콘 기재에 질화규소(Si3N4)를 증착하는 것을 설명하나, 이에 한정하는 것은 아니다.
본 발명은 높은 투명도와 유연성을 가지는 투명전극을 복잡한 패터닝 공정 없이 제조하는 것으로, 유리성 박막(glassy thinfilm)에 비정형적으로 발생하는 균열패턴을 이용하여 투명전극을 제조하는 것을 특징으로 한다.
먼저, 실리콘 기재에 질화규소(Si3N4)를 증착하여 비정형성의 균열이 형성된 질화규소 박막을 형성한다. 보다 구체적으로, 질화규소(Si3N4) 박막을 실리콘 기재에 저압 화학 기상 증착(LPCVD, Low temperature chemical vapor deposition) 으로 증착할 경우, 증착량과 증착 조건에 따라서 강한 잔류응력(residual stress)이 발생하는데, 이를 이용하여, 상기 실리콘 기재상에 비정형성의 균열이 형성된 질화규소 박막을 형성할 수 있다.
여기서, "잔류응력(residual stress)"이라 함은 외력을 제거 한 후 재료 내부에 존재하는 응력을 의미하는 것으로, 본 발명에서는 실리콘 기재에 저압화학기상증착으로 질화규소를 증착하였을 때, 상기 실리콘 기재와 질화규소 사이에 존재하는 응력을 의미할 수 있으며, 실리콘 기재와 질화규소 내부의 응력 차이에 의해서, 상기 질화규소 박막에 비정형성의 균열이 형성될 수 있다.
이렇게 발생한 균열패턴은 평균 50 내지 250nm 의 너비를 가질 수 있으며, 비정형성의 균열패턴이 형성될 수 있다. 이는 후술하게 되는 기재의 음각패턴의 패턴과 대응될 수 있다.
한편, 이러한 균열패턴의 넓이(closed area)는 상기 실리콘 기재에 증착되는 질화규소의 증착량에 따라서 달라지며, 균열의 넓이는 질화규소의 증착량과 반비례하는 것으로, 질화규소의 증착량이 증가할수록 균열의 넓이는 작아질 수 있다.
아울러, 상기 비정형성 균열패턴의 평균 너비는 50 내지 250nm, 70 내지 200nm 일 수 있으며, 바람직하게는 100 내지 150nm 일 수 있다.
구체적으로, 비정형성의 균열패턴은 후술하게 되는 기재에 형성되는 음각패턴과 대응되는 것으로 50 내지 250 nm 인 것이 바람직하며, 50 nm 미만인 경우 식각속도가 느린 문제점이 발생할 수 있으며, 250 nm를 초과하는 경우 실리콘 기재에 깊게 침투하여 기재의 내구도를 약화시키는 문제점이 발생할 수 있다.
참고로, 실리콘 기재상에 형성된 비정형성의 균열이 형성된 질화규소 박막은 900nm 내지 3㎛의 두께로 형성될 수 있다. 이는 질화규소의 증착량에 비례하는 것으로, 질화규소의 증착량이 많아지면, 박막의 두께 또한 두꺼워질 수 있다.
도 2는 본 발명에 따른 일실시예에서 비정형성의 음각패턴을 이용한 투명전극을 제조하는 과정을 도시한 도면이다.
도 2를 참조하며, 비정형성의 균열이 형성된 질화규소 박막을 이용하여, 실리콘 기재에 비정형성의 음각패턴을 형성할 수 있다.
상기 질화규소 박막에 형성된 비정형성의 균열패턴을 따라 상기 실리콘 기재 위에서 식각공정을 수행하여 상기 실리콘 기재에 음각패턴을 형성할 수 있다. 그리고, 상기 실리콘 기재에 비정형성의 음각패턴을 형성한 후 상기 질화규소를 제거할 수 있다.
보다 구체적으로, 식각은 균열 패턴이 형성된 기재를 식각용액에 침지하거나 상기 기재에 식각 용액을 분사하여 이루어질 수 있으며, 식각 용액은 불산, 질산 및 물의 혼합용액으로 이루어질 수 있다.
이때, 불산과 질산의 중량비는 불산 1중량부를 기준으로 질산은 5 내지 20중량부일 수 있으며, 불산과 질산의 혼합물은 물(DI water) 에 희석될 수 있다. 불산과 질산 혼합물의 1중량부를 기준으로 물은 0.2 내지 10 중량부일 수 있다.
상기 식각용액은 균열패턴을 통해 상기 박막이 형성된 기재의 표면으로 침투할 수 있다. 특히, 박막층에 형성된 균열패턴은 박막층과 기재의 계면에 분포되어 있으므로 식각용액의 플루오르(F) 성분이 크랙을 통해 침투하여 기재의 표면을 식각할 수 있다.
한편, 식각시간은 1 내지 600초, 100 내지 500초 또는 200 내지 300초 일 수 있으며, 식각시간을 조절하여 음각패턴의 너비를 조절할 수 있다.
상술한 바와 같이 기재를 균열패턴의 패턴으로 식각함으로써 기재에 음각패턴을 형성할 수 있으며, 이렇게 형성된 음각패턴은 0.15 내지 35㎛의 너비로 형성될 수 있다. 한편, 기재에 형성된 음각패턴은 후술하게 되는 전도성 물질이 충전되는 곳으로, 음각패턴의 너비가 0.15㎛ 미만인 경우에는 경우에는 전극 물질의 충진이 어려운 문제가 발생할 수 있으며, 35㎛를 초과하면 최종 투명전극의 패턴이 쉽게 인지되는 문제가 발생할 수 있어, 0.15 내지 35㎛ 의 너비를 형성하는 것이 바람직하다.
식각공정은 질화규소 박막에 형성된 비정형성의 균열과 대응되게 상기 질화규소 박막 아래의 기재만 부분적으로 식각될 수 있다.
그리고 질화규소막을 제거(예를 들면, 물리적 세척 등)하면, 실리콘 기재에 비정형성의 패턴을 갖는 음각패턴을 형성할 수 있다.
다음으로, 실리콘 기재에 형성된 음각패턴 내에 전도성을 가지는 전도성 물질을 충전시키는 단계를 포함할 수 있다.
여기서, 충전이라 함은 기재에 형성된 음각패턴에 전도성 물질을 메워서 채우는 것을 의미하며, 상기 전도성 물질은 금속 나노와이어 및/또는 금속 나노입자를 포함할 수 있다.
구체적으로, 상기 금속 나노와이어 및/또는 금속 나노입자는 Au, Ag, Cu, Si, Sn, Ge, Al, Pb, Zn, Co, Ti, Ni 및 Li 중 어느 하나 이상의 성분으로 이루어질 수 있으나, 이에 제한하는 것은 아니다.
상기 실기콘 기재의 음각패턴 내에 전도성 물질이 충전되면, 상기 전도성 물질이 충전된 기재에 투명기판을 적층시켜 상기 전도성 물질을 상기 투명기판에 전사시킬 수 있다.
한편, 본 발명의 일실시예로 은 나노와이어의 경우, 특별한 후처리 없이도 전기 전도성이 확보되므로 투명전극으로 사용이 가능하며, 은 나노입자의 경우 레이저의 면소결 과정 후 투명전극으로 사용할 수 있다.
또한, 상기 투명기판은 투명하고 접착성을 갖는 경화성 조성물을 상기 투명기판 상에 도포한 후 경화시켜 형성할 수 있다.
아울러, 상기 전도성 물질은 상기 투명기판을 형성할 때, 투명기판에 부착되면서 전사될 수 있다.
하나의 예로써, 상기 전도성 물질을 상기 투명기판의 일면에 광 경화성 에폭시(UV curable epoxy resin)을 도포한 후 전도성 물질이 충전된 기재에 적층시키고, 상기 투명기판을 광경화시킬 수 있다. 그러면, 상기 전도성 물질이 투명기판에 전사되어 그대로 옮겨질 수 있다.
또한, 본 발명에서 전도성 물질이 투명기판에 전사되는 단계는 350nm 내지 750nm 파장, 300~500W 세기의 UV 광을 이용하여 약 1~3분간의 노광 공정을 통해 투명기판의 일면의 투명기판의 일면에 형성된 경화성 조성물을 경화시킬 수 있다.
이에 따라, 음각패턴 내에 충전된 전도성 물질이 상기 투명기판에 전사될 수 있다.
이때, 사용할 수 있는 투명기판은 유리, PET(polyethylene terephthalate), PEN(Polyethylene naphthalate), PI(polyimide), PMMA(poly(methylmethacrylate)), PVC(Polyvinyl Chloride), PAN(Polyacrylonitrile), PS(polystyrene), PE(polyethylene) 및 기타 고분자기반의 투명기판 중 어느 하나일 수 있다.
한편, 본 발명의 일 실시예로 은 나노와이어의 경우, 특별한 후처리 없이도 전기 전도성이 확보되므로 투명전극으로 사용이 가능하며, 은 나노입자의 경우 레이저의 면소결 과정 후 투명전극으로 사용할 수 있다.
다음으로, 상기 전도성 물질이 전사된 상기 투명기판을 상기 기재로부터 분리함으로써, 투명전극을 제조할 수 있다.
보다 구체적으로, 투명전극은
투명기판;
투명기판의 일면 또는 양면에 형성되는 접착성 수지층; 및
접착성 수지층 상에 선형 격자구조의 비정형성 패턴이 양각으로 배열되는 전도성 물질층; 을 포함하는 투명전극을 제공한다.
여기서, 상기 접착성 수지층은 경화성 조성물을 의미하며, 전도성 물질층은 금속 나노와이어 및/또는 금속 나노입자의 전도성 물질을 의미한다.
또한, 선형 격자구조의 비정형성 패턴이라 함은 일정한 형식이나 틀에 맞춰지 않은 패턴으로 일정하지 않은 선이 서로 교차하여 형성되는 패턴을 의미한다.
한편, 선형 격자구조의 비정형성 패턴은 상술한 음각패턴의 형태와 대응되도록 형성될 수 있다.
한편, 본 발명의 일실시예에 따라 제조되는 음극패턴이 형성된 기재는 반 영구적으로 반복적 사용이 가능하고, 동일한 분포와 모양으로 전도성 물질을 사용하여 투명기판에 옮길 수 있으므로, 전도성 물질의 분포가 제작할 때 마다 달라지는 종래의 전도성 물질을 사용한 공정에서 발생하는 문제를 해결할 수 있다.
또한, 투명기판에 접합된 비정형적 패턴을 갖는 전도성 물질을 포함함으로써, 연속된 패턴이 단숙하게 반복됨으로써 발생할 수 있는 모아레 효과가 없으므로 시각적으로 유리하며, 추가의 소결과정(패터닝 과정)이 없고 광경화성 에폭시로 인한 접합력 향상으로 굽임이나 외부적인 힘에 의한 손상에 대한 우려가 적은 효과가 있다.
이하, 본 발명을 실시예 및 실험예에 의해 보다 상세히 설명한다.
단, 하기 실시예 및 실험예는 본 발명을 예시하는 것일 뿐, 본 발명의 내용이 하기 실시예 및 실험예에 한정되는 것은 아니다.
<실시예>
실시예 1. 질화규소막을 이용한 균열제작
3×3 cm2 의 실리콘 기재에 저압화학기상증착(LPCVD, Low temperature chemical vapor deposition)을 이용하여 질화규소(Si3N4, Sigma-aldrich)를 증착하여, 실리콘 기재상에 질화규소 박막을 형성하였다.
구체적인 증착조건은 800℃, 200 mTorr,에서 H2SiCl2 (Sigma-aldrich) 30 cm3/min와 NH3(Sigma-aldrich) 100cm3/min 을 이용하였다.
이때, 상기 실리콘 기재와 질화규소 사이의 잔류응력(residual stress)이 발생하여, 상기 질화규소 박막에 비정형의 균열이 형성되었다.
도 3은 본 발명에 따른 일실시예에서 질화규소의 증착량에 따른 균열 밀도를 나타낸 그래프로, 증착량이 증가할수록 균열의 밀도 차이가 발생하는 것을 확인할 수 있다.
참고로, 3(D)은 일반적으로 사용되는 격자의 크기와 유사하지만, 그 모양이 비정형적으로 형성된 것을 확인할 수 있다. 아울러, 실리콘 기재에 증착되는 질화규소의 증착두께가 증가할수록 격자의 크기가 감소되는 것을 확인할 수 있었다.
한편, 도 3에서 기재상에 질화규소를 각각 (A) 1.65㎛, (B) 1.85㎛, (C) 1.95㎛ 및 (D) 2.05㎛ 의 두께로 증착하였으며, 이때, 발생한 균열패턴의 넓이(closed area)는 각각 (A) 340×1032, (B) 56×1032, (C) 34×1032, (D) 7.6×1032 의 평균면적을 형성하였다.
실시예 2. 비정형성의 패턴이 형성된 실리콘 기재 제조
상기 실시예 1에서 제조한 균열이 형성된 질화규소막을 이용하여 비정형성의 음각패턴이 형성된 실리콘 기재를 제조하였으며, 이를 이용하여 비정형성의 패턴의 전도성 물질이 형성된 투명전극을 제조하였다.
먼저, 비정형성의 균열이 형성된 질화규소 박막을 이용하여 실리콘 기재에 비정형성의 음각패턴을 형성하였으며, 질화규소 박막에 형성된 비정형성의 균열과 대응되도록 실리콘 기재만 부분적으로 식각하였다.
보다 구체적으로, 불산 10g , 질산 90g을 혼합하였고, 여기에 DI water 10g 을 추가로 혼합하여 희석하여 식각용액을 제조하였다.
그리고, 균열 패턴이 형성된 실리콘 기재를 불산, 질산 및 DI water 를 혼합한 식각용액에 60초 동안 침지하였다.
상술한 바와 같이 기재를 균열패턴의 패턴으로 식각함으로써 기재에 음각패턴을 형성하였으며, 이렇게 형성된 음각패턴은 평균 7㎛의 너비로 형성하였다.
실시예 3. 실리콘 기재의 균열에 금속 나노입자 충전
실리콘 기재에 형성된 균열 내부에 은 나노 와이어를 충전하였다.
이때, 은 나노 와이어는 직경 20-40nm, 길이 5-10㎛ 였다.
실시예 4. 투명전극의 제조
실시예 3에서 전도성 물질(은 나노 와이어 및 은 나노 입자)을 충전한 실리콘 기재 상부에 투명하면서도 접착력을 가지는 광 경화성 에폭시(UV curable epoxy resin, CC-tech)를 도포하고, 투명한 PET 기판을 붙여 광경화시켰다.
구체적으로 350-750 nm 파장, 400W 세기의 UV 광을 이용하여 약 1분간 노광 공정을 통해 음각패턴 내에 충전된 전도성 물질을 상기 투명기판에 접합시켰다.
그리고, 건조한 후, 상기 은 나노 와이어 및 은 나노 입자가 각각 접합된 투명기판을 상기 실리콘 기재로부터 분리하여, 투명전극을 제조하였다.
도 4는 본 발명의 일실시예에 따라 제조된 투명전극과 이를 확대한 사진이다((a) 금속 나노와이어를 사용하였을 경우, (b) 금속나노입자를 사용하였을 경우).
도 4의 확대된 도면을 살펴보면, 투명전극에 금속 나노와이어와 금속 나노입자가 비정형의 패턴을 형성하는 것을 확인할 수 있다.
<실험예>
실험예 1. 투명전극의 투과율 및 면저항 측정
본 발명에서 실시예에서 제조한 투명전극의 투과율 및 면저항을 측정하였다.
보다 구체적으로, 전도도를 알기 위하여 멀티미터(multimeter)를 사용하여 실시예에서 제조한 투명전극의 양 끝 사이 (3cm) 의 저항을 측정하였으며, 그 결과를 도 5에 나타내었다.
도 5는 본 발명의 실시예에 따라 제조된 투명전극의 (a) 파장에 따른 투과율, (b) 투과율 대비 면저항을 나타낸 그래프이다.
한편, 실시예에서 제조된 투명전극은 전도성 물질의 밀도에 따라 투명도가 변한다. 도 5(a)를 참조하면, 투과율은 가시영역에서 80%를 상회하며 밀도가 낮을수록 투과율이 상승하는 것을 볼 수 있다.
또한, 도 5(b)를 참조하면, 투명전극의 면 저항은 투과율에 비례하는 것을 알 수 있다. 특히, 전도성 물질을 사용하였을 경우, 대략 85%의 투과율에서 >20 Ω/cm2 의 면 저항을 갖는다. 투과율이 높을수록 전도성을 상승시키는 금속 나노 선 또는 입자의 밀도가 낮으므로 면 저항 또한 상승시키는 것을 확인하였다.
실험예 2. 투명전극의 굽힘에 대한 저항 변이 실험
본 실험예에서는 실시예에서 제작된 투명전극의 최대 굽힘과 반복적인 굽힘에 대한 저항 변이를 실험하였다.
도 6은 본 발명의 실시예에 따라 제조된 투명전극의 최대 굽힘(a)과 반복적인 굽힘(b) 에 대한 저항의 변이를 나타낸 그래프이다.
도 6(a) 를 참조하면, 최소 1mm 의 굽힘 반경에서 면 저항의 변이가 120% 였으며, 도 6(b) 를 참조하면, 50000번의 반복적인 굽힘에도 저항의 총 증가량이 180% 를 넘지 않는 것을 확인할 수 있었다.
즉, 본 실시예에 따란 제조된 투명전극은 굽힘의 대한 손상이 적은 것을 확인할 수 있었다. 이는 투명기판에 비정형적 패턴을 갖는 전도성 물질이 광경화성 에폭시로 인한 접합력 향상에 의해서 발휘되는 효과인 것으로 판단하였다.
실험예 3. 터치스크린에 적용한 투명전극
실시예에서 제조한 투명전극을 터치스크린 패널에 적용하였으며, 상기 투명전극을 적용한 터치스크린 패널을 도 7에 나타내었다.
도 7을 살펴보면, 여러 번의 굽힘 후에도 모아레 현상이 없는 것을 확인하였고, 이에 따라 본 실시예에서 제조한 투명전극은 터치 스크린으로 사용에 적합한 것을 알 수 있었다.
<비교예>
비교예 1. 본 발명의 투명전극과 다른 종류의 투명전극의 면저항 비교
실시예에서 제작된 투명전극의 최대 굽힘과 반복적인 굽힘에 대한 저항 변이를 측정한 실험예 2의 최대 굽힘과 반복적인 굽힘에 대한 저항 변이값과 전도성 분자로 은나노 와이어를 포함하는 형상기억 고분자 필름과 PEN 필름 및 ITO/PEN 전극의 면저항 변이를 측정하여 비교하였다.
도 8은 본 발명의 일실시예에 따라 제조된 투명전극과 다른 종류의 투명전극의 면저항을 비교한 그래프이다.
도 8을 참조하면, 본 발명의 투명전극은 최소 1mm 의 굽힘 반경에서 면 저항의 변이가 120% 였으며, 특히, ITO/PEN 전극은 1mm 의 굽힘 반경까지 도달할 수 없는 것을 확인할 수 있다.
즉, 도 8은 본 발명의 실시예에 따라 제조된 투명전극을 다른 종류의 플렉서블의 투명전극과 비교하였을 때 우수한 역학적 성질을 갖고 있는 것을 보여준다.

Claims (15)

  1. 기재 상에 비정형성의 균열패턴을 갖는 박막을 형성하는 단계;
    상기 박막의 균열패턴과 대응하는 음각패턴을 기재에 형성하는 단계;
    상기 기재의 음각패턴에 전도성 물질을 충전하는 단계; 및
    상기 전도성 물질을 투명기판에 전사하여 전도성 패턴을 형성하는 단계;를 포함하는 투명전극의 제조방법.
  2. 제1항에 있어서,
    상기 기재는 실리콘(Si), 저마늄(Ge), 사파이어(Al2O3), 갈륨아세나이드(GaAs) 또는 실리콘 카바이드(SiC)로 형성되는 것을 특징으로 하는 투명전극의 제조방법.
  3. 제1항에 있어서,
    상기 박막은 질화규소(Si3N4), 탄화규소(SiC), 질화저마늄(Ge3N4), 질화알루미늄(AlN) 또는 질화갈륨(GaN)인 것을 특징으로 하는 투명전극의 제조방법.
  4. 제1항에 있어서,
    상기 박막은 저압 화학 기상 증착(LPCVD, Low temperature chemical vapor deposition)을 통해 형성하는 것을 특징으로 하는 투명전극의 제조방법.
  5. 제4항에 있어서,
    상기 균열패턴은 증착량과 증착조건을 조절하여 잔류응력을 발생시켜 형성하는 것을 특징으로 하는 투명전극의 제조방법.
  6. 제5항에 있어서,
    상기 증착량은 증착두께로서 0.9 내지 3 ㎛인 것을 특징으로 하는 투명전극의 제조방법.
  7. 제5항에 있어서,
    상기 증착조건은
    700 내지 900℃의 온도, 100 내지 300 mTorr의 압력, 30 내지 600분의 시간 및 불활성 기체 분위기 하에서 수행되는 것인 투명전극의 제조방법.
  8. 제1항에 있어서,
    상기 균열패턴의 평균 너비는 50nm 내지 250nm 인 것을 특징으로 하는 투명전극의 제조방법.
  9. 제1항에 있어서,
    상기 음각패턴의 평균 너비는 0.15 내지 35 ㎛인 것을 특징으로 하는 투명전극의 제조방법.
  10. 제1항에 있어서,
    상기 기재에 음각패턴을 형성한 후, 박막을 제거하는 단계를 더 포함하는 투명전극의 제조방법.
  11. 제1항에 있어서,
    상기 전도성 물질은 금속 나노와이어 및/또는 금속 나노입자를 포함하며, Au, Ag, Cu, Si, Sn, Ge, Al, Pb, Zn, Co, Ti, Ni 및 Li 중 어느 하나 이상의 성분으로 이루어진 투명전극의 제조방법.
  12. 제1항에 있어서,
    상기 투명기판은 투명하고 접착성을 갖는 경화성 조성물을 광투과성의 투명기판 상에 도포한 후 경화시켜 형성하는 것을 특징으로 하는 투명전극의 제조방법.
  13. 제12항에 있어서,
    상기 전도성 물질은 상기 투명기판을 형성할 때 투명기판에 부착되면서 전사되는 것을 특징으로 하는 투명전극의 제조방법.
  14. 투명기판;
    투명기판의 일면 또는 양면에 형성되는 접착성 수지층; 및
    접착성 수지층 상에 선형 격자구조의 비정형성 패턴이 양각으로 배열되는 전도성 물질층; 을 포함하는 투명전극.
  15. 제14항에 있어서,
    굽힘 반경 1 내지 100 mm 에서 상기 투명전극의 면저항 변이가 80 내지 120% 이고, 1 내지 50000번의 반복적 굽힘에서 상기 투명전극의 면저항 증가율이 80 내지 180%인 것을 특징으로 하는 투명전극.
KR1020160181162A 2016-12-28 2016-12-28 질화규소막에서 발생하는 비정형적 균열을 이용한 투명전극의 제조방법 KR102002313B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160181162A KR102002313B1 (ko) 2016-12-28 2016-12-28 질화규소막에서 발생하는 비정형적 균열을 이용한 투명전극의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160181162A KR102002313B1 (ko) 2016-12-28 2016-12-28 질화규소막에서 발생하는 비정형적 균열을 이용한 투명전극의 제조방법

Publications (2)

Publication Number Publication Date
KR20180076705A true KR20180076705A (ko) 2018-07-06
KR102002313B1 KR102002313B1 (ko) 2019-07-22

Family

ID=62921199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160181162A KR102002313B1 (ko) 2016-12-28 2016-12-28 질화규소막에서 발생하는 비정형적 균열을 이용한 투명전극의 제조방법

Country Status (1)

Country Link
KR (1) KR102002313B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021187888A1 (ko) * 2020-03-17 2021-09-23 한국기계연구원 나노 구조를 포함하는 투명 도전체 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120001684A (ko) * 2010-06-29 2012-01-04 성균관대학교산학협력단 투명 전도성막, 이의 제조 방법, 및 이를 이용한 투명전극 및 소자
KR20150077540A (ko) 2013-12-27 2015-07-08 전자부품연구원 금속나노와이어를 포함한 코팅액 조성물, 이를 이용한 코팅 전도막 및 이의 제조방법
KR20160048546A (ko) * 2014-10-24 2016-05-04 주식회사 엘엠에스 전도성 부재 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120001684A (ko) * 2010-06-29 2012-01-04 성균관대학교산학협력단 투명 전도성막, 이의 제조 방법, 및 이를 이용한 투명전극 및 소자
KR20150077540A (ko) 2013-12-27 2015-07-08 전자부품연구원 금속나노와이어를 포함한 코팅액 조성물, 이를 이용한 코팅 전도막 및 이의 제조방법
KR20160048546A (ko) * 2014-10-24 2016-05-04 주식회사 엘엠에스 전도성 부재 및 이의 제조 방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Young D. Suh et. al,"Maskless Fabrication of Highly Robust, Flexible Transparent Cu Conductor", Advanced Electronic Materials 2016, 2, 1600277(2016.10.19.) *
Young D. Suh et. al,"Maskless Fabrication of Highly Robust, Flexible Transparent Cu Conductor", Advanced Electronic Materials 2016, 2, 1600277(2016.10.19.)* *
비특허문헌 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021187888A1 (ko) * 2020-03-17 2021-09-23 한국기계연구원 나노 구조를 포함하는 투명 도전체 및 그 제조 방법

Also Published As

Publication number Publication date
KR102002313B1 (ko) 2019-07-22

Similar Documents

Publication Publication Date Title
KR101778738B1 (ko) 나노구조 투광 전도체들의 에칭 패터닝
US9860993B2 (en) Grid and nanostructure transparent conductor for low sheet resistance applications
Kim et al. Highly reliable AgNW/PEDOT: PSS hybrid films: efficient methods for enhancing transparency and lowering resistance and haziness
EP2521138A1 (en) Conductive laminated body and touch panel using the same
JP6485917B2 (ja) 金属薄膜を有する導電構造
TWI601162B (zh) 具有低能見度圖樣之導電膜及其製造方法
KR101682501B1 (ko) 은 나노와이어 패턴층 및 그래핀층을 포함하는 투명전극 및 그 제조방법
KR20160117167A (ko) 투명 도전성 필름
KR20190013594A (ko) 도전성 기판, 전자 장치 및 표시 장치의 제조 방법
KR102002313B1 (ko) 질화규소막에서 발생하는 비정형적 균열을 이용한 투명전극의 제조방법
US10902970B2 (en) Patterned transparent conductive film and process for producing such a patterned transparent conductive film
CN103871684A (zh) 应用石墨烯的结构及其制造方法
TW201735058A (zh) 透明導電性膜、透明導電性膜之製造方法、金屬模具、及金屬模具之製造方法
KR101079664B1 (ko) 탄소나노튜브 박막 후처리 공정
TWM607546U (zh) 接觸區結構
KR101588290B1 (ko) 나노 물질 패턴의 제조방법
KR20160048546A (ko) 전도성 부재 및 이의 제조 방법
KR101573052B1 (ko) 나노 물질 패턴의 제조방법
KR100980284B1 (ko) 접착력이 향상된 나노 와이어 그리드 편광자 및 그 제조방법
CN107835974B (zh) 包括通孔的电子设备以及形成此类电子设备的方法
JPWO2018225736A1 (ja) グラフェンシートの導電性改善方法及び導電性が改善されたグラフェンシートを用いた電極構造
KR101726492B1 (ko) 투명 전극 패턴의 제조 방법
KR101468491B1 (ko) 나노와이어 그리드 구조 및 이의 형성방법
CN113299801A (zh) 基于聚合物颈缩工艺制备块状石墨烯薄膜方法及其在蓝光led器件中的应用
KR101903187B1 (ko) 유동성 수지를 이용한 도전체판의 제조방법과 그에 의하여 만들어지는 도전체판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant