KR20180075323A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR20180075323A KR20180075323A KR1020160179531A KR20160179531A KR20180075323A KR 20180075323 A KR20180075323 A KR 20180075323A KR 1020160179531 A KR1020160179531 A KR 1020160179531A KR 20160179531 A KR20160179531 A KR 20160179531A KR 20180075323 A KR20180075323 A KR 20180075323A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- semiconductor layer
- light
- region
- disposed
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 257
- 230000003287 optical effect Effects 0.000 claims abstract description 68
- 125000006850 spacer group Chemical group 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 11
- 230000006854 communication Effects 0.000 description 11
- 238000004891 communication Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007175 bidirectional communication Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- 230000005251 gamma ray Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
실시 예는 반도체 소자에 관한 것이다.Embodiments relate to semiconductor devices.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many merits such as wide and easy bandgap energy, and can be used variously as light emitting devices, light receiving devices, and various diodes.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.Particularly, a light emitting device such as a light emitting diode or a laser diode using a semiconductor material of Group 3-5 or 2-6 group semiconductors can be applied to various devices such as a red, Blue, and ultraviolet rays. By using fluorescent materials or combining colors, it is possible to realize a white light beam with high efficiency. Also, compared to conventional light sources such as fluorescent lamps and incandescent lamps, low power consumption, , Safety, and environmental friendliness.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light-receiving element such as a photodetector or a solar cell is manufactured using a semiconductor material of Group 3-5 or Group 2-6 compound semiconductor, development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. It also has advantages of fast response speed, safety, environmental friendliness and easy control of device materials, so it can be easily used for power control or microwave circuit or communication module.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can be replaced with a transmission module of an optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, White light emitting diodes (LEDs), automotive headlights, traffic lights, and gas and fire sensors. In addition, semiconductor devices can be applied to high frequency application circuits, other power control devices, and communication modules.
광 통신 수단을 사용하는 반도체 소자는 레이저 다이오드의 단파장을 이용한 전계 흡수 변조기(EAM)가 대표적이다. 그러나, 레이저 다이오드는 제조가 어려울 뿐만 아니라, 협소한 빔에 의해 광변조기와 레이저 다이오드의 얼라인이 어려운 문제가 있다. 따라서, 광출력이 떨어지는 문제가 있다.A semiconductor device using optical communication means is typically an electric field absorption modulator (EAM) using a short wavelength of a laser diode. However, the laser diode is not only difficult to manufacture, but also has a difficulty in aligning the optical modulator and the laser diode by a narrow beam. Therefore, there is a problem that the light output is lowered.
실시예는 광 출력이 향상된 반도체 소자를 제공한다.The embodiment provides a semiconductor device with improved light output.
실시예는 발광부와 광변조부의 얼라인이 향상된 반도체 소자를 제공한다.The embodiment provides a semiconductor device in which the alignment of the light emitting portion and the light modulation portion is improved.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problems to be solved in the embodiments are not limited to these, and the objects and effects that can be grasped from the solution means and the embodiments of the problems described below are also included.
본 발명의 일 실시 예에 따른 반도체 소자는 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제 1 도전형 반도체층 상에 배치되는 제 1 전극; 상기 제 2 도전형 반도체층 상에 배치되는 제 2-1 전극; 및 상기 제 2 도전형 반도체층 상에 배치되며, 상기 제 2-1 전극과 이격되어 배치되는 제 2-2 전극을 포함하고, 상기 제 2-1 전극과 제 2-2 전극 사이의 상기 제 2 도전형 반도체층의 두께는, 상기 제 2-1 전극 및 제 2-2 전극과 수직으로 중첩되는 제 2 도전형 반도체층의 두께보다 얇고, 상기 제 2-2 전극은 상기 제 2-1 전극과 마주보며, 상기 제 2-1 전극과 거리가 가장 가까운 제 1 영역을 포함하고,상기 제 2-1 전극은 상기 제 2-2 전극과 마주보며 상기 제 2-2 전극과 거리가 가장 가까운 제 2 영역을 포함하며, 상기 제 1 영역의 폭(W1)은 상기 제 2 영역의 폭(W2)과 W1≥W2의 관계를 가질 수 있다.A semiconductor device according to an embodiment of the present invention includes a semiconductor structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer ; A first electrode disposed on the first conductive semiconductor layer; A second-1 electrode disposed on the second conductive type semiconductor layer; And a second -2 electrode disposed on the second conductivity type semiconductor layer and spaced apart from the second -1 electrode, and the second electrode between the second electrode and the second electrode, The thickness of the conductive type semiconductor layer is thinner than the thickness of the second conductivity type semiconductor layer vertically overlapped with the second-first electrode and the second-second electrode, and the second- And the second electrode includes a first region closest to the second electrode, and the second electrode includes a second region facing the second electrode and a second region facing the second electrode, , And the width (W1) of the first region may have a relationship of a width (W2) of the second region and W1? W2.
실시예에 따르면, 반도체 소자의 광 출력이 향상될 수 있다.According to the embodiment, the light output of the semiconductor element can be improved.
실시예에 따르면, 반도체 소자의 발광부와 광변조부의 얼라인이 향상될 수 있다.According to the embodiment, the alignment of the light emitting portion and the light modulation portion of the semiconductor element can be improved.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various and advantageous advantages and effects of the present invention are not limited to the above description, and can be more easily understood in the course of describing a specific embodiment of the present invention.
도 1은 본 발명에 따른 광통신 시스템의 개념도이다.
도 2는 본 발명에 따른 반도체 소자에 의하여 광신호가 변조되는 과정을 보여주는 개념도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 사시도이다.
도 4는 도 3의 Ⅰ-Ⅰ' 영역의 단면도이다.
도 5는 도 4의 A 부분의 확대도이다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 반도체 소자의 다양한 변형예에 따른 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 소자 중, 도 4의 A 부분에 대응되는 영역의 확대도이다.
도 8은 본 발명의 실시예에 따른 반도체 소자와 그 비교예의 전압에 따른 전류 값을 나타낸 그래프이다.
도 9는 본 발명에 따른 광송신 모듈의 개념도이다.1 is a conceptual diagram of an optical communication system according to the present invention.
2 is a conceptual diagram illustrating a process of modulating an optical signal by a semiconductor device according to the present invention.
3 is a perspective view of a semiconductor device according to an embodiment of the present invention.
4 is a cross-sectional view of the region I-I 'of FIG.
5 is an enlarged view of a portion A in Fig.
6A to 6C are plan views according to various modifications of the semiconductor device according to an embodiment of the present invention.
FIG. 7 is an enlarged view of a region corresponding to portion A of FIG. 4 among semiconductor devices according to another embodiment of the present invention. FIG.
8 is a graph showing a current value according to a voltage of a semiconductor device and its comparative example according to an embodiment of the present invention.
9 is a conceptual diagram of an optical transmission module according to the present invention.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each embodiment described below.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Although not described in the context of another embodiment, unless otherwise described or contradicted by the description in another embodiment, the description in relation to another embodiment may be understood.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if the features of configuration A are described in a particular embodiment, and the features of configuration B are described in another embodiment, even if the embodiment in which configuration A and configuration B are combined is not explicitly described, It is to be understood that they fall within the scope of the present invention.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiments, in the case where one element is described as being formed "on or under" another element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.
반도체 소자는 발광소자, 수광소자, 광변조기 등 각종 전자 소자를 포함할 수 있으며, 발광소자, 수광소자, 광변조기는 모두 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다.The semiconductor device may include various electronic devices such as a light emitting device, a light receiving device, and an optical modulator. The light emitting device, the light receiving device, and the optical modulator may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer have.
본 실시예에 따른 반도체 소자는 발광소자 및 광변조기일 수 있다.The semiconductor device according to this embodiment may be a light emitting device and an optical modulator.
발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.The light emitting device emits light by recombination of electrons and holes, and the wavelength of the light is determined by the energy band gap inherent to the material. Thus, the light emitted may vary depending on the composition of the material.
광변조기는 전계 흡수 변조기(EAM: Electro-Absorption Modulator)일 수 있다. 그러나 이것으로 본 발명을 한정하는 것은 아니다. 전계 흡수 변조기는 저전압에서 구동이 가능하고, 소자를 소형화할 수 있다. 광변조기는 인가되는 전압에 따라 광흡수의 정도가 변할 수 있다. 즉, 광변조기는 인가되는 전압의 변화에 따라 입사되는 광을 외부로 방출하거나(on-state) 흡수함으로써(off-state) 변조된 광을 출력할 수 있다.The optical modulator may be an electro-absorption modulator (EAM). However, the present invention is not limited thereto. The electric field absorptive modulator can be driven at a low voltage and the device can be downsized. The degree of optical absorption of the optical modulator may vary depending on the applied voltage. That is, the optical modulator can output the modulated light by off-state by absorbing (absorbing) the incident light to the outside according to the change of the applied voltage.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.
도 1은 본 발명에 따른 광통신 시스템의 개념도이다.1 is a conceptual diagram of an optical communication system according to the present invention.
도 1을 참조하면, 본 발명에 따른 광통신 시스템은 제 1 호스트(1)와 통신하는 제 1 광 트랜시버(3), 제 2 호스트(2)와 통신하는 제 2 광 트랜시버(4) 및 제 1 광 트랜시버(3)와 제 2 광 트랜시버(4) 사이에 연결된 채널을 포함한다.1, an optical communication system according to the present invention comprises a first
제 1 호스트(1)와 제 2 호스트(2)는 통신 가능한 전자 디바이스이면 특별히 제한되지 않는다. 예시적으로 제 1 호스트(1)는 서버이고, 제 2 호스트(2)는 퍼스널 컴퓨터일 수 있다.The
제 1 광 트랜시버(3)와 제 2 광 트랜시버(4)는 각각 광 송신 모듈(5)과 광 수신 모듈(6)을 포함하는 양방향 통신 모듈일 수 있으나, 본 발명의 실시 예는 반드시 이에 한정하지 않는다. 예시적으로 제 1 광 트랜시버(3)는 광 송신모듈일 수 있고 제 2 광 트랜시버(4)는 광 수신모듈일 수도 있다. 이하에서는 양방향 통신방법을 기준으로 설명한다.The first
제 1 광 트랜시버(3)의 광 송신 모듈(5)은 제 1 광섬유(8)에 의하여 제 2 광 트랜시버(4)의 광 수신 모듈(6)과 연결될 수 있다. 광 송신 모듈(5)은 호스트의 전기신호를 광신호로 변환할 수 있다. 제어부(7)는 호스트의 전기신호에 따라 광신호를 변조할 수 있다. 예시적으로 제어부(7)는 드라이버 IC를 포함할 수 있다.The
제 1 광 트랜시버(3)의 광 수신 모듈(6)은 제 2 광섬유(9)에 의하여 제 2 광 트랜시버(4)의 광 송신 모듈(5)과 연결될 수 있다. 광 수신 모듈(6)은 광신호를 전기신호로 변환할 수 있다. 제어부(7)는 변환된 전기신호를 증폭(TIA)하거나, 전기신호에서 패킷 정보를 추출하여 호스트에 전송할 수 있다.The
한편, 광 송신 모듈(5)은 본 발명에 따른 반도체 소자(100)를 포함할 수 있다.Meanwhile, the
도 2는 본 발명에 따른 반도체 소자에 의하여 광신호가 변조되는 과정을 보여주는 개념도이다.2 is a conceptual diagram illustrating a process of modulating an optical signal by a semiconductor device according to the present invention.
도 2를 참조하면, 본 발명에 따른 반도체 소자(100)는 발광부(5a) 및 광변조부(5b)를 포함할 수 있다. 이러한 반도체 소자(100)는 도 1의 광 송신 모듈(5)의 구성 요소일 수 있다.Referring to FIG. 2, the
반도체 소자(100)는 전기신호(E1)를 이용하여 광신호(L1)를 변조할 수 있다. 즉, 발광부(5a)에서 출사된 광은 광변조부(5b)에 의해 변조될 수 있다. 여기서, 전기신호(E1)를 제공할 때를 “1 상태”, 전기적인 신호(E1)를 제공하지 않을 때를 “0 상태”라 할 수 있다. 전기신호(E1)는 역 바이어스 전압일 수 있다.The
“1 상태”일 때, 반도체 소자(100)는 광신호(L1)를 방출할 수 있고(On-state), “0 상태”일 때 반도체 소자(100)는 광신호(L1)를 방출하지 않을 수 있다(Off-state). 이에 따라, 반도체 소자(100)는 주기를 가지며 광신호(L1)를 방출하거나 방출하지 않는 펄스 광신호(Pulsed light signal)를 출력할 수 있다.When the
한편, 본 발명에 따른 반도체 소자(100)는 전계가 없을 경우 벤딩된 에너지 밴드갭 구조를 갖고, 역방향 전압이 제공되면 상대적으로 평탄한 에너지 밴드갭 구조를 가질 수 있다.Meanwhile, the
보다 구체적으로, 본 발명에 따른 반도체 소자(100)는 전계가 없는 경우 활성층에서 광을 흡수할 수 있다. 즉, 본 발명에 따른 반도체 소자(100)는 질화물계 반도체를 포함하여 활성층의 에너지 밴드갭이 비대칭하게 형성된다. 이는 광흡수층 내부에 강한 압전 전기장(piezoelectric field)이 존재하기 때문이다. 이러한 압전 전기장은 다양한 원인에 의해 유발될 수 있다. 예시적으로 압전 자기장은 격자 상수 부정합에 의한 스트레인(strain)에 의해 유발될 수 있다.More specifically, the
그러나, 활성층에 역 바이어스 전압이 걸린 경우, 활성층은 광을 투과할 수 있다. 이는 역 바이어스 전압이 걸렸을 때 에너지 밴드가 상대적으로 평탄해지며 밴드갭이 커지기 때문이다.However, when a reverse bias voltage is applied to the active layer, the active layer can transmit light. This is because the energy band becomes relatively flat and the band gap becomes large when the reverse bias voltage is applied.
이처럼, 본 발명에 따른 반도체 소자(100)는 발광부(5a)에서 광이 출사되고, 광변조부(5b)는 출사된 광을 전압의 변화에 따라 변조하여 광신호를 출력할 수 있다.As described above, in the
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 사시도이다. 도 4는 도 3의 Ⅰ-Ⅰ' 영역의 단면도이다. 도 5는 도 4의 A 부분의 확대도이다.3 is a perspective view of a semiconductor device according to an embodiment of the present invention. 4 is a cross-sectional view of the region I-I 'of FIG. 5 is an enlarged view of a portion A in Fig.
도 3 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 소자(100)는 발광부(5a), 광변조부(5b) 및 발광부(5a)와 광변조부(5b) 사이에 배치된 스페이서 영역(5c)을 포함할 수 있다. 또한, 반도체 소자(100)는 기판(110), 반도체 구조물(120), 제 1 전극(161) 및 제 2 전극(162a, 162b)을 포함한다.3 to 5, a
본 발명에 따른 반도체 소자(100)는 발광부(5a) 및 광변조부(5b)가 기판(110) 상에 함께 배치될 수 있다. 즉, 발광부(5a)는 기판(110)의 일측에 배치되고, 광변조부(5b)는 기판(110)의 타측에 배치될 수 있다. 발광부(5a) 및 광변조부(5b)는 스페이서 영역(5c)에 의해 광이 진행하는 제 1 방향(X축 방향)에서 서로 분리될 수 있다. The
스페이서 영역(5c)은 발광부(5a)와 광변조부(5b) 사이에 배치될 수 있다. 스페이서 영역(5c)에 대응되는 제 2 도전형 반도체층(140)의 일부는 에칭되어 발광부(5a)와 광변조부(5b)를 전기적으로 분리시킬 수 있다. 따라서, 스페이서 영역(5c)에 의하여 발광부(5a) 및 광변조부(5b)는 개별 구동될 수 있다. 예컨대, 발광부(5a)는 광을 발광하기 위해 일정한 직류구동될 수 있고, 광변조부(5b)는 광을 변조하기 위해 교류구동될 수 있다.The
발광부(5a)의 발광층(활성층)에서 발광된 광은 발광층의 상부, 하부 및 측부와의 굴절률 차이로 인해 장축과 대응되는 제 1 방향(X축 방향)으로 진행할 수 있다. 즉, 발광부(5a)는 X축 방향으로 광이 발광되어 이동할 수 있다. 광변조부(5b)의 흡수층(활성층)은 발광부(5a)로부터 입사된 광을 제 1 방향(X축 방향)으로 흡수 또는 투과할 수 있다. 또한, 광변조부(5b)는 출력단으로 방출되는 광 신호를 변조할 수 있다. 여기서, 출력단은 광변조부(5b) 중 발광부(5a)의 반대편에 위치하는 끝단을 의미할 수 있다.Light emitted from the light emitting layer (active layer) of the
이와 같이, 본 발명에 따른 반도체 소자(100)는 발광부(5a)와 광변조부(5b)가 수평 타입으로 기판(110) 상에 함께 집적될 수 있다. 그리고 발광부(5a)와 광변조부(5b)는 스페이서 영역(5c)에 의하여 분리될 수 있다. 이 때, 발광부(5a), 스페이서 영역(5c) 및 광변조부(5b)는 제 1 방향(X축 방향)을 따라 연속적으로 형성될 수 있다. 즉, 발광부(5a), 스페이서 영역(5c) 및 광변조부(5b)는 동시에 제조될 수 있다.As described above, the
발광부(5a)의 광 출사부(5a-1, 발광부 중 광변조부와 마주보는 끝단) 및 광변조부(5b)의 입력단(5b-1, 광변조부 중 발광부와 마주보는 끝단)은 제 1 방향(X축 방향)을 따라 서로 마주보도록 얼라인될 수 있다. 즉, 본 발명에 따른 반도체 소자(100)는 발광부(5a)와 광변조부(5b)의 얼라인 불량을 방지할 수 있으며, 광 손실을 개선할 수 있다.The
기판(110)은 투광성, 전도성 또는 절연성 기판일 수 있다. 예컨대 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, 및 Ga2O3 중 적어도 하나를 포함할 수 있다. The
기판(110)은 반도체 구조물(120)이 배치되는 제 1 면(111)을 포함한다. 여기서, 제 1 면(111)의 일측에는 발광부(5a)가 배치되고, 타측에는 광변조부(5b)가 배치될 수 있다.The
반도체 구조물(120)은 기판(110) 상에 배치될 수 있다. 반도체 구조물(120)은 제 1 도전형 반도체층(130), 제 2 도전형 반도체층(140) 및 제 1 도전형 반도체층(130)과 제 2 도전형 반도체층(140) 사이에 배치되는 활성층(150)을 포함할 수 있다. The
제 1 도전형 반도체층(130)은 기판(110) 상에 배치될 수 있다. 제 1 도전형 반도체층(130)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제 1 도전형 반도체층(130)은 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 제 1 도전형 반도체층(130)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제 1 도전형 반도체층(130)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.The first
활성층(150)은 제 1 도전형 반도체층(130) 상에 배치될 수 있다. 활성층(150)은 제 1 도전형 반도체층(130)을 통해서 주입되는 전자(또는 정공)와 제 2 도전형 반도체층(140)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다.The
활성층(150)은 자발분극을 가져 밴드 갭이 벤딩된 물질 일 수 있다. 활성층(150)은 예로서 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 활성층(150)이 다중 우물 구조로 구현된 경우, 활성층(150)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있으나 이에 한정되는 것은 아니다. 활성층(150)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 활성층(150)은 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN의 페어 중 적어도 하나를 포함할 수 있다.The
한편, 발광부(5a)에 배치되는 활성층(150)은 발광층으로 작용할 수 있다. 즉, 발광부(5a)의 활성층(150)은, 전자와 정공이 재결합함에 따라, 활성층(150)의 형성 물질에 따른 밴드 갭(Band Gap) 차이에 의해서 빛을 생성할 수 있다. On the other hand, the
또한, 광변조부(5b)에 배치되는 활성층(150)은 광흡수층으로 작용할 수 있다. 즉, 광변조부(5b)의 활성층(150)은, 전자와 정공이 재결합함에 따라, 활성층(150b)의 형성 물질에 따른 밴드 갭(Band Gap) 차이에 의해서 광을 흡수 또는 투과시킬 수 있다. Further, the
광변조부(5b)의 활성층(150)이 광을 흡수하는 경우, 출력단에서 출력되는 광의 세기가 약할 수 있다. 광변조부(5b)의 활성층(150)이 광을 투과하는 경우, 출력단에서 출력되는 광의 세기가 충분할 수 있다. 광변조부(5b)의 활성층(150)은 발광부(5a)의 활성층(150)으로부터 입력되는 광신호가 출력단에서 변조될 수 있도록 광을 흡수 또는 투과하는 역할을 할 수 있다.When the
이처럼, 본 발명에 따른 반도체 소자(100)에서, 활성층(150)은 광 도파로일 수 있다. 즉, 발광부(5a)의 활성층(150)에서는 광이 생성되고, 광변조부(5b)의 활성층(150)에서는 광이 변조된다. 광은 발광부(5a)의 활성층(150)으로부터 광변조부(5b)의 활성층(150)을 따라 제 1 방향(X축 방향)으로 이동할 수 있다.As described above, in the
활성층(150)은, 상부에서 바라보았을 때, 제 1 도전형 반도체층(130)보다 작은 면적을 가질 수 있다. 일반적으로 활성층(150)의 면적이 커질수록 커패시턴스가 커질 수 있다. 또한, 커패시턴스 값이 작아질수록 반도체 소자(100)의 고속 동작을 구현할 수 있다. 특히, 광변조부(5b)의 고속 동작을 위해서는 낮은 커패시턴스 값을 갖는 것이 유리하다. 따라서, 활성층(150)은 제 1 도전형 반도체층(130) 상의 일부 영역에만 배치될 수 있다.The
제 2 도전형 반도체층(140)은 활성층(150) 상에 배치될 수 있다. 제 2 도전형 반도체층(140)은 활성층(150)과 대응되는 면적을 가질 수 있다.The second
제 2 도전형 반도체층(140)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제 2 도전형 반도체층(140)은 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 제 2 도전형 반도체층(140)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중에서 적어도 하나를 포함할 수 있다. 제 2 도전형 반도체층(140)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.The second
한편, 반도체 구조물(120)은 제 1 도전형 반도체층(130), 활성층(150) 및 제 2 도전형 반도체층(140)이 순차 형성된 후, 일부 영역이 에칭됨으로써 형성될 수 있다. 즉, 제 1 도전형 반도체층(130), 활성층(150) 및 제 2 도전형 반도체층(140)을 동일 면적을 갖도록 배치한 뒤, 제 2 도전형 반도체층(140)으로부터 제 1 도전형 반도체층(130)의 일부 영역까지 에칭이 이루어질 수 있다. 따라서, 에칭 후 제 1 도전형 반도체층(130)의 일부 영역이 노출될 수 있다.The
이와 같이 하여, 도 3 및 도 4에 도시된 것과 같이 반도체 소자(120)의 상부(제 1 도전형 반도체층(130)의 상부, 활성층(150) 및 제 2 도전형 반도체층(140))는 제 1 도전형 반도체층(130)의 일부 영역으로부터 돌출된 형태를 가질 수 있다. 따라서, 활성층(150)의 면적이 제 1 도전형 반도체층(130)의 면적보다 상대적으로 작아지고, 감소된 커패시턴스로 인하여 반도체 소자(100)의 고속 동작을 구현할 수 있다.3 and 4, the upper part of the semiconductor element 120 (the upper part of the first conductivity
도 3 및 도 4에서는 활성층(150)의 장축 길이(X축 방향)와 단축 길이(Y축 방향)가 모두 제 1 도전형 반도체층(130)의 장축 길이 및 단축 길이보다 짧게 배치되도록 도시되었다. 그러나, 이것으로 본 발명을 한정하는 것은 아니다. 또한, 상기에 설명된 것으로 본 발명의 반도체 구조물(100)의 제조 방법을 한정하는 것은 아니다.3 and 4, the major axis length (X axis direction) and the minor axis length (Y axis direction) of the
한편, 도 3을 참조하면, 발광부(5a)는 광변조부(5b)와 마주보는 제 1-1 면(5a-1) 및 제 1-1 면(5a-1)과 마주보는 제 1-2 면(5a-2)을 포함할 수 있다. 또한, 광변조부(5b)는 발광부(5a)와 마주보는 제 2-1 면(5b-1)을 포함할 수 있다. 여기서, 제 1-1 면(5a-1)의 길이는 제 2-1 면(5b-1)의 길이와 같거나 더 작을 수 있다. 또한, 제 1-2 면(5a-2)의 길이는 제 1-1 면(5a-1) 및 제 2-1 면(5b-1)의 길이보다 길 수 있다. 이에 대해서는 후술하도록 한다.3, the light-emitting
제 2 도전형 반도체층(140)은, 발광부(5a)와 대응되는 제 2 도전형 제 1 반도체층(140a), 광변조부(5b)와 대응되는 제 2 도전형 제 2 반도체층(140b) 및 스페이서 영역(5c)과 대응되는 제 2 도전형 제 3 반도체층(140c)을 포함할 수 있다. 또한, 제 2 도전형 반도체층(140)은, 활성층(150)과 접하는 제 1 면(140-1) 및 제 1 면(140-1)과 마주보는 제 2 면(140-2)을 포함할 수 있다.The second conductivity
스페이서 영역(5c)에는 제 2 도전형 반도체층(140)의 제 2 면(140-2)으로부터 일정 깊이를 갖는 홈(H)이 형성될 수 있다. 즉, 스페이서 영역(5c)은 에칭에 의하여 일정 깊이의 홈(H)이 형성된 영역일 수 있다. 스페이서 영역(5c)은 에칭이 이루어진 홈(H)의 일측 끝단과 타측 끝단 사이의 영역을 의미할 수 있다.A groove H having a certain depth from the second surface 140-2 of the second conductivity
본 발명에 따른 반도체 소자(100)는 발광부(5a)와 광변조부(5b)가 기판(110) 상에 일체형으로 형성될 수 있다. 즉, 발광부(5a)와 광변조부(5b)의 광 도파로(활성층, 150)가 연속적으로 형성되므로 둘 사이의 간섭을 최소화하기 위한 구조가 필요할 수 있다. 따라서, 제 2 도전형 반도체층(140)의 일부는 발광부(5a)와 광변조부(5b)의 분리를 위하여 에칭될 수 있다. 즉, 본 발명에 따른 반도체 소자(100)는, 발광부(5a) 및 광변조부(5b) 사이의 제 2 도전형 반도체층(140)의 일부를 에칭하여 스페이서 영역(5c)을 구성할 수 있다.The
특히, 도 5를 참조하면, 제 2 도전형 제 3 반도체층(140c)의 두께는 제 2 도전형 제 1, 2 반도체층(140a, 140b)의 두께보다 얇게 형성될 수 있다. 즉, 제 2 도전형 제 3 반도체층(140c)은 제 2 도전형 반도체층(140) 중 에칭되어 두께가 상대적으로 얇은 부분을 총칭할 수 있다. 따라서, 에칭된 제 2 도전형 제 3 반도체층(140c)의 최소 두께는 에칭되지 않은 제 2 도전형 제 1, 2 반도체층(140a, 140b)의 두께보다 얇을 수 있다.5, the thickness of the second conductive type
제 2 도전형 제 3 반도체층(140c)이 제 2 도전형 제 1, 2 반도체층(140a, 140b)에 비하여 두께가 얇게 형성됨에 따라, 제 2 도전형 제 3 반도체층(140c)에서의 전기적 저항이 증가할 수 있다. 즉, 제 2 도전형 제 3 반도체층(140c)의 전류의 흐름이 최소화되고, 제 2 도전형 제 1, 2 반도체층(140a, 140b)이 전기적으로 절연될 수 있다. 따라서, 스페이서 영역(5c)에 의하여 제 1 방향으로의 전류의 흐름을 억제하고, 발광부(5a)과 광변조부(5b) 사이의 전기적 간섭을 최소화할 수 있다.Since the second conductive type
한편, 도 5에서는 제 2 도전형 제 3 반도체층(140c)과 제 2 도전형 제 1, 2 반도체층(140a, 140b)의 연결면이 경사면으로 도시되었다. 이는, 스페이서 영역(5c)의 제 2 도전형 반도체층(140)이 에칭될 때 중심부에서 에칭이 더 활발하게 이루어지기 때문일 수 있다. 그러나, 이것으로 본 발명을 한정하는 것은 아니며, 제 2 도전형 제 3 반도체층(140c)은 에칭 후 다양한 형태를 가질 수 있다.5, the connecting surfaces of the second conductive type
제 2 도전형 반도체층(140)의 최소 두께(T2)는 최대 두께(T1)의 0.1 내지 0.5배일 수 있다. 여기서, 제 2 도전형 반도체층(140)의 최대 두께(T1)는 제 2 도전형 제 1 반도체층(140a) 또는 제 2 도전형 제 2 반도체층(140b)의 두께(최대 두께)일 수 있다. 즉, 제 2 도전형 반도체층(140)의 최대 두께(T1)는 식각되지 않은 영역의 두께일 수 있다. 또한, 제 2 도전형 반도체층(140)의 최소 두께(T2)는 제 2 도전형 제 3 반도체층(140c)의 최소 두께일 수 있다. 즉, 제 2 도전형 반도체층(140)의 최소 두께(T2)는 최대로 식각된 영역의 두께일 수 있다. 따라서, 제 2 도전형 반도체층(140)의 식각되는 최대 깊이(T3)는 최대 두께(T1)의 0.5 내지 0.9배일 수 있다.The minimum thickness T2 of the second conductivity
제 2 도전형 반도체층(140)의 최소 두께(T2)가 최대 두께(T1)의 0.1배보다 얇을 경우, 광의 통로가 충분히 확보되지 못할 수 있다. 구체적으로, 광은 활성층(150)뿐만 아니라, 활성층(150)과 인접한 제 1, 2 도전형 반도체층(130, 140)의 일부 영역에도 퍼질 수 있다. 이는 광이 확산성을 갖기 때문일 수 있다. 즉, 광은 활성층(150) 및 이와 인접한 제 1, 2 도전형 반도체층(130, 140)의 일부 영역을 따라 이동하게 된다. 따라서, 제 2 도전형 제 3 반도체층(140c)의 두께가 너무 얇을 경우, 광의 통로가 너무 작아져 광 손실이 발생할 수 있다. 또한, 제 2 도전형 제 3 반도체층(140c)의 두께가 너무 얇아져 그 하부의 활성층(150)의 손상이 발생할 수 있다.If the minimum thickness T2 of the second conductivity
제 2 도전형 반도체층(140)의 최소 두께(T2)가 최대 두께(T1)의 0.5배보다 두꺼울 경우, 발광부(5a)와 광변조부(5b)의 전기적 간섭이 발생할 수 있다. 즉, 제 2 도전형 제 3 반도체층(140c)이 발광부(5a)와 광변조부(5b)의 간섭을 방지할 정도의 저항값을 갖지 못할 수 있다.If the minimum thickness T2 of the second conductivity
제 2 도전형 제 3 반도체층(140c)의 너비(D1)는 5 내지 50㎛일 수 있다. 여기서, 제 2 도전형 제 3 반도체층(140c)의 너비(D1)는 스페이서 영역(5c)의 너비(D1)일 수 있다. 즉, 제 2 도전형 제 3 반도체층(140c)의 너비(D1)는 발광부(5a)와 광변조부(5b) 사이의 이격 거리일 수 있다.The width D1 of the second conductive type
제 2 도전형 제 3 반도체층(140c)의 너비(D1)가 5㎛보다 작은 경우, 발광부(5a)와 광변조부(5b) 사이의 절연이 이루어지지 않을 수 있다. 즉, 발광부(5a)와 광변조부(5b)의 거리가 너무 가까워 둘 사이에 전기적 간섭이 발생할 수 있다.If the width D1 of the second conductive type
제 2 도전형 제 3 반도체층(140c)의 너비(D1)가 50㎛보다 큰 경우, 발광부(5a)와 광변조부(5b) 사이에서 광의 손실이 발생할 수 있다. 즉, 발광부(5a)와 광변조부(5b)의 거리가 너무 멀어 광 손실이 발생할 수 있다.If the width D1 of the second conductive type
제 1 전극(161)은 제 1 도전형 반도체층(130) 상에 배치될 수 있다. 구체적으로, 제 1 전극(161)은, 제 1 도전형 반도체층(130) 중 활성층(150) 및 제 2 도전형 반도체층(140)이 배치되지 않은 영역에 배치될 수 있다. 또한, 제 1 전극(161)은 에칭 후 노출된 제 1 도전형 반도체층(130)의 일부 영역에 배치될 수 있다. 도면에서는 제 1 전극(161)이 발광부(5a), 광변조부(5b) 및 스페이서 영역(5c)과 제 2 방향(Y축)에서 중첩되도록 도시되었으나, 이것으로 본 발명을 한정하지는 않는다.The
제 1 전극(161)은 제 1 도전형 반도체층(130)과 전기적으로 연결될 수 있다. 제 1 전극(161)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.The
제 2 전극(162a, 162b)은 반도체 구조물(120) 상에 배치될 수 있다. 제 2 전극(162a, 162b)은 제 1 전극(161)과 동일한 재질로 형성될 수 있다.The
제 2 전극(162a, 162b)은 제 2-1 전극(162a) 및 제 2-2 전극(162b)을 포함할 수 있다. 여기서, 제 2-1 전극(162a)은 발광부(5a)에 배치되고, 제 2-2 전극(162b)은 광변조부(5b)에 배치될 수 있다. 제 2-1 전극(162a)과 제 2-2 전극(162b)은 서로 이격될 수 있다.The
제 2-1 전극(162a)은 발광부(5a) 상면 전체를 덮을 수 있다. 따라서, 발광부(5a)에 대응되는 반도체 구조물은 제 2-1 전극(162a)의 내측(하부)에 배치될 수 있다. 제 2-2 전극(162b)은 광변조부(5b) 상면 전체를 덮을 수 있다. 따라서, 광변조부(5b)에 대응되는 반도체 구조물은 제 2-2 전극(162b)의 내측(하부)에 배치될 수 있다. 즉, 제 2-1 전극(162a)은 제 2 도전형 제 1 반도체층(140a)에 배치되고, 제 2-2 전극(162b)은 제 2 도전형 제 2 반도체층(140b)에 배치될 수 있다.The second-
제 2-2 전극(162b)은 제 2-1 전극(162a)과 마주보는 제 1 영역(162b-1)을 포함할 수 있다. 이 때, 제 1 영역(162b-1)은 제 2-2 전극(162b) 중 제 2-1 전극(162a)과 가장 가깝게 배치되어 제 2-1 전극(162a)과 마주보고 있는 면일 수 있다.The second -2
제 2-1 전극(162a)은 제 2-2 전극(162b)과 마주보는 제 2 영역(162a-1)을 포함할 수 있다. 이 때, 제 2 영역(162a-1)은 제 2-1 전극(162a) 중 제 2-2 전극(162b)과 가장 가깝게 배치되어 제 2-2 전극(162b)과 마주보고 있는 면일 수 있다. 즉, 제 2 영역(162a-1)과 제 1 영역(162b-1)은 서로 마주보도록 배치될 수 있다.The second-1
제 2-1 전극(162a)은 제 2 영역(162a-1)의 반대편에서 제 2 영역(162a-1)과 마주보는 제 3 영역(162a-2)을 더 포함할 수 있다. 제 3 영역(162a-2)은 제 2-1 전극(162a) 중 제 2-2 전극(162b)과 가장 멀리 배치된 면일 수 있다. 제 3 영역(162a-2)과 제 2 영역(162a-1)은 X축 방향에서 제 2-1 전극(162a)의 일측 및 타측 끝단에 배치된 면들일 수 있다.The second-1
제 1 영역(162b-1)의 길이(W1), 제 2 영역(162a-1)의 길이(W2) 및 제 3 영역(162a-2)의 길이(W3)는 W3>W1≥W2의 관계를 가질 수 있다. 이는 제 2-1, 2-2 전극(162a, 162b)의 하부에 배치된 제 2 도전형 반도체층(140)과 활성층(150)의 길이에도 동일하게 적용될 수 있다. 구체적으로, 활성층(150), 제 2 도전형 반도체층(140) 및 제 2-1, 2-2 전극(162a, 162b)은 서로 동일한 면적을 가지며 순차 적층될 수 있다. 이에 대해서는 후술하도록 한다.The length W1 of the
제 2-1 전극(162a) 및 제 2-2 전극(162b)은 제 2 도전형 반도체층(140)의 서로 이격된 영역에 각각 배치되어 서로 전기적으로 절연될 수 있다. 즉, 발광부(5a) 및 광변조부(5b)의 제 2 도전형 반도체층(140a, 140b)과 전기적으로 연결된 제 2 전극(162a, 162b)들은 스페이서 영역(5c)에 의하여 독립적으로 구동될 수 있다. 반면, 제 1 도전형 반도체층(130)과 전기적으로 연결된 제 1 전극(161)은 발광부(5a) 및 광변조부(5b)의 공통 전극으로 작용할 수 있다.The second-
제 1 전극(161) 및 제 2 전극(162a, 162b) 상에는 전극 패드(미도시)가 더 배치될 수도 있다. 반도체 소자(100)는 전극 패드에 의하여 외부 소자와 연결되어 구동될 수 있다.An electrode pad (not shown) may be further disposed on the
또한, 반도체 소자(100) 중 전극(161, 162a, 162b) 및 후술될 반사층(270)이 배치되지 않은 영역에는 절연층(미도시)이 배치되어 외부와의 전기적 절연이 이루어질 수도 있다.An insulating layer (not shown) may be disposed in an area of the
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 반도체 소자의 다양한 변형예에 따른 평면도이다.6A to 6C are plan views according to various modifications of the semiconductor device according to an embodiment of the present invention.
도 6a는 도 3에 도시된 반도체 소자(100)의 평면도일 수 있다. 여기서는, 편의상 제 1 전극(161)은 생략하여 도시되었다. 이하에서는 앞서 설명한 도 3 내지 도 5를 함께 참조하여 발광부(5a) 및 광변조부(5b)의 제 2 방향(Y축 방향)에서의 길이에 대하여 설명하도록 한다.6A is a plan view of the
도 6a를 참조하면, 발광부(5a) 상에는 제 2-1 전극(162a)이 배치되고, 광변조부(5b) 상에는 제 2-2 전극(162b)이 배치될 수 있다.6A, a second-1
제 2-2 전극(162b)은 제 1 영역(162b-1)을 포함할 수 있다. 여기서, 제 1 영역(162b-1)은 제 2-2 전극(162b) 중 제 2-1 전극(162a)과 마주보는 면일 수 있다. The second -2
제 2-1 전극(162a)은 제 2 영역(162a-1) 및 제 3 영역(162a-2)을 포함할 수 있다. 여기서, 제 2 영역(162a-1)은 제 2-1 전극(162a) 중 제 2-2 전극(162b)과 마주보는 면일 수 있다. 즉, 제 2 영역(162a-1)과 제 1 영역(162b-1)은 서로 마주보도록 배치될 수 있다. 또한, 제 3 영역(162a-2)은 제 2-1 전극(162a) 중 제 2 영역(162a-1)의 반대편에 배치되는 면일 수 있다. 즉, 제 2 영역(162a-1)과 제 3 영역(162a-2)은 각각 제 1 방향(X축 방향)에서의 제 2-1 전극(162a)의 양끝단에 배치된 면일 수 있다.The second-1
한편, 상기의 도 3에서 설명한 바와 같이, 발광부(5a)는 광변조부(5b)와 마주보는 제 1-1 면(5a-1) 및 제 1-1 면(5a-1)과 마주보는 제 1-2 면(5a-2)을 포함할 수 있다. 제 1-1 면(5a-1) 및 제 1-2 면(5a-2)은 각각 제 1 방향(X축 방향)에서의 발광부(5a)의 양끝단에 배치된 면을 의미할 수 있다. 광변조부(5b)는 발광부(5a)와 마주보는 제 2-1 면(5b-1)을 포함할 수 있다. 제 2-1 면(5b-1)은 제 1 방향에서의 광변조부(5b)의 일측 끝단에 배치된 면을 의미할 수 있다.3, the light-emitting
여기서, 발광부(5a)의 제 1-1 면(5a-1) 및 제 1-2 면(5a-2)은 발광부(5a)에 배치된 제 1 도전형 반도체층(130)의 상부, 활성층(150), 제 1 영역(140a) 및 제 2-1 전극(162a)의 양끝단에 배치된 면들을 포함할 수 있다. 또한, 광변조부(5b)의 제 2-1 면(5b-1)은 광변조부(5b)에 배치된 제 1 도전형 반도체층(130)의 상부, 활성층(150), 제 2 영역(140b) 및 제 2-2 전극(162b)의 일측 끝단에 배치된 면들을 포함할 수 있다.The first-
더불어, 발광부(5a)의 제 1 도전형 반도체층(130)의 상부, 활성층(150) 및 제 1 영역(140a)은 함께 식각되므로 동일한 면적을 가질 수 있다. 이 때, 발광부(5a)를 덮도록 배치되는 제 2-1 전극(162a)도 동일한 면적을 가질 수 있다. 또한, 광변조부(5b)의 제 1 도전형 반도체층(130)의 상부, 활성층(150) 및 제 2 영역(140b)은 함께 식각되므로 동일한 면적을 가질 수 있다. 이 때, 광변조부(5b)를 덮도록 배치되는 제 2-2 전극(162b)도 동일한 면적을 가질 수 있다. 따라서, 이들의 길이에 대한 관계도 서로 동일하게 이루어질 수 있다.In addition, since the upper portion of the first conductivity
즉, 제 1-1 면(5a-1)은 제 2 영역(162a-1)을 포함하고, 제 1-2 면(5a-2)은 제 3 영역(162a-2)을 포함하고, 제 2-1 면(5b-1)은 제 1 영역(162b-1)을 포함할 수 있다. 발광부(5a) 및 광변조부(5b)를 구성하는 각각의 층들은 서로 대응되는 면적을 가지므로, 이하에서는 가장 상부에 배치된 제 2-1 전극(162a) 및 제 2-2 전극(162b)의 길이를 중심으로 설명하도록 한다.That is, the first-
제 1 영역(162b-1)은 제 1 길이(W1)를 갖고, 제 2 영역(162a-1)은 제 2 길이(W2)를 갖고, 제 3 영역(162a-2)은 제 3 길이(W3)를 가질 수 있다. 여기서, 제 1, 2, 3 길이(W1, W2, W3)는 제 2 방향(Y축 방향)에 대한 길이일 수 있다. 또한, 제 2 방향은 광이 진행되는 제 1 방향(X축 방향)과 수직인 방향일 수 있다. 또한, 제 2 방향은 제 1 도전형 반도체층(130), 활성층(150) 및 제 2 도전형 반도체층(140)이 배치된 제 3 방향(Z축 방향)과 수직인 방향일 수 있다.The
한편, 제 1 길이(W1)는 제 2-1 면(5b-1)에 배치된 제 1 도전형 반도체층(130)의 상부, 활성층(150) 및 제 2 도전형 제 2 반도체층(140b)의 폭일 수도 있다. 제 2 길이(W2)는 제 1-1 면(5a-1)에 배치된 제 1 도전형 반도체층(130)의 상부, 활성층(150) 및 제 2 도전형 제 1 반도체층(140a)의 폭일 수도 있다. 제 3 길이(W3)는 제 1-2 면(5a-2)에 배치된 제 1 도전형 반도체층(130)의 상부, 활성층(150) 및 제 2 도전형 제 1 반도체층(140a)의 폭일 수도 있다.On the other hand, the first length W1 corresponds to the upper portion of the first conductivity
제 1, 2, 3 길이(W1, W2, W3)는 W2≤W1<W3의 관계를 가질 수 있다. 이 때, 스페이서 영역(5c)의 폭은 제 2 길이(W2)와 동일할 수 있다. 그러나, 이것으로 본 발명을 한정하는 것은 아니다.The first, second, and third lengths W1, W2, and W3 may have a relationship of W2? W1 < W3. At this time, the width of the
본 발명에 따른 반도체 소자(100)는 커패시턴스의 감소를 위하여 활성층(150)의 면적을 작게 형성할 수 있다. 특히, 광변조부(5b)의 제 1 길이(W1)를 작게 형성하여 고속 변조가 이루어질 수 있다. 이 때, 발광부(5a) 및 광변조부(5b)는 광 도파로(활성층)로 서로 연결될 수 있다. 따라서, 발광부(5a) 중 광이 출사되는 제 1-1 면(5a-1)의 제 2 길이(W2)는 제 1 길이(W1)와 대응되도록 형성될 수 있다.The
즉, 제 2 길이(W2)는 제 1 길이(W1)와 같거나 작을 수 있다. 만약, 제 2 길이(W2)가 제 1 길이(W1)보다 클 경우, 발광부(5a)의 광 도파로의 폭이 더 커지므로 광 손실이 발생할 수 있다. 다시 말해서, 발광부(5a)의 광 출사부의 폭이 광변조부(5b)의 입력단의 폭보다 커져 광 손실이 발생할 수 있다.That is, the second length W2 may be equal to or less than the first length W1. If the second length W2 is larger than the first length W1, the width of the optical waveguide of the
한편, 제 2 길이(W2)는 제 1 길이(W1)의 0.1배 이상의 값을 가질 수 있다. 만약, 제 2 길이(W2)가 제 1 길이(W1)의 0.1배보다 작을 경우, 발광부(5a)의 광 출사부(5a-1)의 폭이 상당히 작아져 광의 세기가 약해질 수 있다. On the other hand, the second length W2 may have a value of 0.1 times or more of the first length W1. If the second length W2 is smaller than 0.1 times the first length W1, the width of the
한편, 발광부(5a)의 동작 전압은 발광부(5a)의 면적과 반비례할 수 있다. 즉, 제 2 길이(W2)를 감소시킬 경우, 발광부(5a)의 면적이 상대적으로 작아져 소자 구동시 동작 전압과 소모 전력이 상승하고, 열이 발생할 수 있다. 이는 소자의 열화 및 수명 단축을 유발할 수 있다. 이를 방지하기 위하여, 제 3 길이(W3)는 제 2 길이(W2)보다 큰 값을 가질 수 있다. 즉, 제 1-2 면(5a-2)을 보다 길게 형성함에 따라 제 1-1 면(5a-1)을 짧게 형성함에 따른 면적의 감소를 보상할 수 있다.On the other hand, the operating voltage of the
제 3 길이(W3)는 제 2 길이(W2)의 2 내지 50배일 수 있다. 제 3 길이(W3)가 제 2 길이(W2)의 2배보다 작은 값을 가질 경우, 발광부(5a)의 동작 전압이 상승될 수 있다. 제 3 길이(W3)가 제 2 길이(W2)의 50배보다 클 경우, 소자의 전체 면적이 그만큼 넓어져 비효율적일 수 있다.The third length W3 may be 2 to 50 times the second length W2. When the third length W3 is smaller than twice the second length W2, the operating voltage of the
더불어, 제 3 길이(W3)는 제 1 길이(W1)보다 큰 값을 가질 수 있다. 제 3 길이(W3)가 제 1 길이(W1) 이하일 경우, 발광부(5a)의 면적이 상당히 작아질 수 있다. 즉, 제 3 길이(W3)보다도 더 작은 제 2 길이(W2)로 인하여 발광부(5a)의 면적이 감소하여 동작 전압이 대폭 상승될 수 있다.In addition, the third length W3 may have a larger value than the first length W1. When the third length W3 is equal to or less than the first length W1, the area of the
한편, 도 6a에 따른 제 1 변형예는 발광부(5a)가 테이퍼(taper) 구조로 배치될 수 있다. 즉, 발광부(5a)는 제 3 영역(162a-2)으로부터 제 2 영역(162a-1)까지 그 폭이 점점 감소될 수 있다. 여기서, 제 3 영역(162a-2)의 길이(W3)는 제 2 영역(162a-1)의 길이(W2)보다 크다. 또한, 광변조부(5b)의 제 1 영역(162b-1)의 길이(W1)는 제 2 영역(162a-1)의 길이(W2)보다 크다. 그러나, 이러한 형태로 본 발명을 한정하는 것은 아니며, W3>W1≥W2를 만족하는 모든 형태가 적용될 수 있다.Meanwhile, in the first modification according to FIG. 6A, the
도 6b에 따른 제 2 변형예를 참조하면, 발광부(5a)는 제 3 영역(162a-2)으로부터 제 1 방향으로 일정 구간은 동일한 폭을 갖도록 배치되고, 그 이후부터 제 2 영역(162a-1)까지 폭이 점점 좁아질 수 있다. 또한, 광변조부(5b)의 폭은 제 2 영역(162a-1)보다 크고, 제 3 영역(162a-2)보다 작을 수 있다. 즉, 도 6b의 제 1 길이(W1), 제 2 길이(W2) 및 제 3 길이(W3)는 W3>W1≥W2의 관계를 가질 수 있다.6B, the
또한, 도 6c를 참조하면, 도 6a와 유사하게 테이퍼 구조를 가지나, 제 3 영역(162a-2)이 곡선 형태를 가질 수 있다. 즉, 제 3 길이(W3)가 곡선 형태를 가짐으로써, 직선 형태의 제 3-1 길이(W3’)보다 더 길어질 수 있다. 이러한 경우, 발광부(5a)의 면적이 보다 커짐으로써 동작 전압, 소모 전력의 감소 효과가 상승될 수 있다. 한편, 도 6c의 경우도 그 형태는 다르나 제 1 길이(W1), 제 2 길이(W2) 및 제 3 길이(W3)는 W3>W1≥W2의 관계를 가질 수 있다.Referring to FIG. 6C, the
이와 같이, 본 발명에 따른 반도체 소자는 제 1 길이(W1), 제 2 길이(W2) 및 제 3 길이(W3)가 W3>W1≥W2의 관계를 가질 수 있다. 특히, 이러한 관계를 만족한다면 발광부(5a) 및 광변조부(5b)가 어떠한 형태로 배치되어도 무방하다.As described above, the semiconductor device according to the present invention may have a relationship of W3> W1? W2 where the first length W1, the second length W2, and the third length W3. In particular, the
한편, 도면에서는 제 1 방향에 대한 발광부(5a)의 폭이 광변조부(5b)의 폭보다 길게 도시되었다. 그러나, 이것으로 본 발명을 한정하지는 않는다.On the other hand, in the drawing, the width of the
본 발명에 따른 반도체 소자는 발광부(5a)의 광 출사부(제 1-1 면(5a-1) 또는 제 2 영역(162a-1))의 제 2 길이(W2)가 광변조부(5b)의 입력단(제 2-1 면(5b-1) 또는 제 1 영역(162b-1))의 제 1 길이(W1) 이하로 형성됨으로써, 광 손실을 최소화할 수 있다. 따라서, 광변조부(5b)로 입사되는 광의 세기를 증가시키고, 신호의 안정성 및 전달 거리를 증가시킬 수 있다.The semiconductor device according to the present invention is configured such that the second length W2 of the light output portion of the
더불어, 발광부(5a)의 제 1-2 면(5a-2)(제 3 영역(162a-2))의 제 3 길이(W3)를 제 1-1 면(5a-1)(제 2 영역(162-a))의 제 2 길이(W2)보다 크게 배치할 수 있다. 따라서, 발광부(5a)의 면적을 보다 증가시켜 구동시 동작 전압과 소모 전력을 낮출 수 있다. 또한, 발열을 감소시켜 발광부(5a)의 신뢰성 및 수명을 향상시킬 수 있다.In addition, the third length W3 of the first-
도 7은 본 발명의 다른 실시예에 따른 반도체 소자 중, 도 4의 A 부분에 대응되는 영역의 확대도이다.FIG. 7 is an enlarged view of a region corresponding to portion A of FIG. 4 among semiconductor devices according to another embodiment of the present invention. FIG.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 반도체 소자는 발광부(5a), 광변조부(5b) 및 스페이서 영역(5c)을 포함할 수 있다. 또한, 반도체 소자는 기판(110, 도 3), 반도체 구조물(120), 전극(161, 162a, 162b, 도 3) 및 반사층(270)을 포함할 수 있다. 즉, 본 발명의 다른 실시예에 따른 반도체 소자는 반사층(270)이 더 배치되는 것을 제외하면 앞선 실시예와 동일하다. 따라서, 이하에서는 반사층(270)의 구조만을 설명하도록 한다.Referring to FIG. 7, a semiconductor device according to another embodiment of the present invention may include a
반사층(270)은 발광부(5a)와 광변조부(5b) 사이에 배치되는 제 2 도전형 반도체층(140) 상에 배치될 수 있다. 반사층(270)은 제 2 도전형 반도체층(140)의 에칭된 영역 상에 배치될 수 있다. 즉, 반사층(270)은 스페이서 영역(5c)의 제 2 도전형 제 3 반도체층(140c) 상에 배치될 수 있다. 또한, 반사층(270)은 제 2 도전형 제 3 반도체층(140c)뿐 아니라, 제 2-1, 2-2 전극(162a, 162b)의 일부에도 배치될 수 있다. 그러나, 이것으로 본 발명을 한정하지는 않는다.The
반사층(270)은 서로 다른 굴절률을 갖는 적어도 2개의 층이 적층되어 배치될 수 있다. 또한, 서로 다른 굴절률을 갖는 적어도 2개의 층은 적어도 1회 이상 교대로 적층될 수 있다. 반사층(270)은 DBR(Distribute Bragg Reflector) 또는 OBR(Omni-directional Reflector) 중 선택된 하나이거나, 이들의 조합일 수 있다.The
반사층(270)이 제 2 도전형 제 3 반도체층(140c)에 배치됨으로써, 두께가 상대적으로 얇은 제 2 도전형 제 3 반도체층(140c)에서의 광 손실이 최소화될 수 있다. 구체적으로, 광은 활성층(150)뿐만 아니라 그 주변의 일부 영역까지 확산되어 이동할 수 있다. 이 때, 스페이서 영역(5c)을 통과하는 광은, 발광부(5a)와 광변조부(5b) 사이의 구조 및 굴절율의 불연속성으로 인하여 산란되어 외부로 손실될 수 있다. 또한, 스페이서 영역(5c)에 배치되는 제 2 도전형 제 3 반도체층(140c)의 두께가 상대적으로 얇으므로, 광이 외부로 산란되어 손실될 수도 있다. 따라서, 스페이서 영역(5c)에 반사층(270)을 배치함으로써, 외부로 산란되는 광을 최소화할 수 있다. Since the
이처럼, 본 발명에 따른 반도체 소자(100)는 반사층(270)을 통해 광이 내부로 반사되도록 함으로써, 광 손실을 최소화할 수 있다. 또한, 광출력을 향상시킴으로써 소모 전력을 줄이고, 발광부의 수명을 개선시킬 수 있다.In this way, the
도 8은 본 발명의 실시예에 따른 반도체 소자와 그 비교예의 전압에 따른 전류 값을 나타낸 그래프이다.8 is a graph showing a current value according to a voltage of a semiconductor device and its comparative example according to an embodiment of the present invention.
실시예1(N1)의 경우, 본 발명의 도 6a에 따라 제 1 길이(W1), 제 2 길이(W2) 및 제 3 길이(W3)가 W3>W1≥W2의 관계를 갖도록 반도체 소자를 구현한 것이다. 비교예1(N2)의 경우, 제 1 길이(W1), 제 2 길이(W2), 제 3 길이(W3)를 모두 동일하게 하여 반도체 소자를 구현한 것이다. 여기서, 실시예1(N1)과 비교예1(N2)의 제 1 길이는 동일하게 이루어질 수 있다.In the case of Embodiment 1 (N1), the semiconductor device is implemented so that the first length W1, the second length W2, and the third length W3 have a relation of W3> W1? W2 according to FIG. 6A of the present invention It is. In the case of Comparative Example 1 (N2), the first length W1, the second length W2, and the third length W3 are all the same, thereby realizing a semiconductor device. Here, the first lengths of the first embodiment (N1) and the first comparative example (N2) may be the same.
도 8을 참조하면, 동일한 전류 값에서 실시예1(N1)의 전압 값이 비교예1(N2)의 전압 값보다 작은 것을 알 수 있다. 즉, 실시예1(N1)은 비교예1(N2)에 비하여 발광부(5a)의 면적이 상대적으로 넓음으로써, 저항이 감소될 수 있다.Referring to FIG. 8, it can be seen that the voltage value of Example 1 (N1) is smaller than the voltage value of Comparative Example 1 (N2) at the same current value. That is, in Example 1 (N1), the area of the light-emitting
이처럼, 본 발명에 따른 반도체 소자는 발광부(5a)의 제 1-1 면(5a-1)과 제 1-2 면(5a-2)의 길이를 서로 다르게 형성할 수 있다. 즉, 제 1-2 면(5a-2)의 길이를 제 1-1 면(5a-1)의 길이보다 더 길게 형성할 수 있다. 따라서, 본 발명의 발광부(5a)는 제 1-1, 1-2 면의 길이가 동일하게 형성된 것보다 면적을 보다 넓힐 수 있다. 이와 같이 하여, 본 발명의 발광 소자는 구동 시 동작 전압, 소모 전력을 낮출 수 있다. 또한, 발열 현상이 개선되어 소자의 수명 및 신뢰성이 개선될 수 있다.As described above, the semiconductor device according to the present invention may have different lengths of the first-
도 9는 본 발명에 따른 광송신 모듈의 개념도이다.9 is a conceptual diagram of an optical transmission module according to the present invention.
도 9를 참조하면, 본 발명에 따른 광 송신 모듈(5)은 반도체 소자(100), 렌즈 모듈(13) 및 출력 도파로(15)를 포함할 수 있다.9, the
반도체 소자(100)는 앞서 설명한 구조를 포함할 수 있다.The
렌즈 모듈(13)은 반도체 소자(100)와 출력 도파로(15) 사이에 배치될 수 있다. 렌즈 모듈(13)은 반도체 소자(100)로부터 제공되는 광 신호를 출력 도파로(15)에 제공하는 기능을 포함할 수 있다.The
출력 도파로(15)는 렌즈 모듈(13)을 통해서 제공되는 광 신호를 외부로 출력할 수 있다. 출력 도파로(15)는 클래드와 코어를 포함할 수 있고, 렌즈 모듈(13) 및 반도체 소자(100)와 수직방향으로 나란하게 배치될 수 있다.The
광 송신 모듈(5)은 제 1 커버부, 제 2 커버부 및 제 3 커버부(11A, 11B, 11C)를 포함할 수 있다. 제 1, 2, 3 커버부(11A, 11B, 11C)는 반도체 소자(100), 렌즈 모듈(13) 및 출력 도파로(15)를 각각 커버할 수 있으나, 이에 한정되는 것은 아니다.The
본 발명에 따른 반도체 소자는 100m 이하의 10Gbps 고속 광통신으로 예컨대 홈 네트워크, 자동차 등의 근거리 고속 광통신용으로 사용될 수 있다. 또한, 본 발명에 따른 반도체 소자는 일반적인 레이저 다이오드(발광부)의 제조비용 및 레이저 다이오드와 광변조기(광변조부)의 얼라인 신뢰성 문제를 개선할 수 있다.The semiconductor device according to the present invention can be used for a high-speed optical communication of 10 Gbps or less of 100 m or less and for a short distance high-speed optical communication such as a home network or an automobile. Further, the semiconductor device according to the present invention can improve the manufacturing cost of a general laser diode (light emitting portion) and the aline reliability problem of the laser diode and the optical modulator (light modulation portion).
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
100; 반도체 소자
5a; 발광부
5b; 광변조부
5c; 스페이서 영역
5a-1; 제 1-1 면
5a-2; 제 1-2 면
5b-1; 제 2-1 면
110; 기판
120; 반도체 구조물
130; 제 1 도전형 반도체층
140; 제 2 도전형 반도체층
140a; 제 2 도전형 제 1 반도체층
140b; 제 2 도전형 제 2 반도체층
140c; 제 2 도전형 제 3 반도체층
150; 활성층
161; 제 1 전극
162a; 제 2-1 전극
162b; 제 2-2 전극
162a-1; 제 2 영역
162a-2; 제 3 영역
162b-1; 제 1 영역
270; 반사층100; A
5b; An
5a-1; 1-1
5b-1; 2-1
120;
140; A second
140b; A second conductive type
150; An
162a; A second-1
162a-1; A
162b-1; A
Claims (13)
상기 제 1 도전형 반도체층 상에 배치되는 제 1 전극;
상기 제 2 도전형 반도체층 상에 배치되는 제 2-1 전극; 및
상기 제 2 도전형 반도체층 상에 배치되며, 상기 제 2-1 전극과 이격되어 배치되는 제 2-2 전극을 포함하고,
상기 제 2-1 전극과 제 2-2 전극 사이의 상기 제 2 도전형 반도체층의 두께는, 상기 제 2-1 전극 및 제 2-2 전극과 수직으로 중첩되는 제 2 도전형 반도체층의 두께보다 얇고,
상기 제 2-2 전극은 상기 제 2-1 전극과 마주보며, 상기 제 2-1 전극과 거리가 가장 가까운 제 1 영역을 포함하고,상기 제 2-1 전극은 상기 제 2-2 전극과 마주보며 상기 제 2-2 전극과 거리가 가장 가까운 제 2 영역을 포함하며,
상기 제 1 영역의 폭(W1)은 상기 제 2 영역의 폭(W2)과 W1≥W2의 관계를 갖는 반도체 소자.A semiconductor structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
A first electrode disposed on the first conductive semiconductor layer;
A second-1 electrode disposed on the second conductive type semiconductor layer; And
And a second -2 electrode disposed on the second conductivity type semiconductor layer and spaced apart from the second -1 electrode,
The thickness of the second conductivity type semiconductor layer between the second-first electrode and the second-second electrode is preferably set to a thickness of the second conductivity type semiconductor layer vertically overlapped with the second-first electrode and the second- Thinner,
The second electrode includes a first region facing the second electrode, the first electrode having a distance closest to the second electrode, and the second electrode includes a second electrode facing the second electrode, And a second region closer to the second electrode than the second electrode,
Wherein a width (W1) of the first region has a relationship of a width (W2) of the second region and W1? W2.
상기 제 2 영역의 폭(W2)은 상기 제 1 영역의 폭(W1)의 0.1배 이상인 반도체 소자.The method according to claim 1,
And a width (W2) of the second region is 0.1 times or more of a width (W1) of the first region.
상기 제 2-1 전극은 상기 제 2 영역의 반대편 끝단에 배치되는 제 3 영역을 더 포함하고,
상기 제 3 영역의 폭(W3)은 상기 제 1 영역의 폭(W1)과 W3>W1의 관계를 갖는 반도체 소자.The method according to claim 1,
And the second-1 electrode further includes a third region disposed at the opposite end of the second region,
And the width (W3) of the third region has a relationship of a width (W1) of the first region and W3 > W1.
상기 제 3 영역의 폭(W3)은 상기 제 2 영역의 폭(W2)의 2 내지 50배인 반도체 소자.The method of claim 3,
And the width (W3) of the third region is 2 to 50 times the width (W2) of the second region.
상기 제 2-1 전극 및 제 2-2 전극은 제 1 방향으로 서로 이격되며,
상기 W1, W2는 제 1 방향과 수직인 제 2 방향에 대한 길이인 반도체 소자.The method according to claim 1,
The second-first electrode and the second-electrode are spaced apart from each other in the first direction,
And W1 and W2 are lengths in a second direction perpendicular to the first direction.
상기 반도체 구조물의 제 1 도전형 반도체층, 활성층 및 제 2 도전형 반도체층은 제 3 방향으로 배치되며,
상기 제 3 방향은 상기 제 2 방향과 수직인 반도체 소자.6. The method of claim 5,
Wherein the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer of the semiconductor structure are arranged in a third direction,
And the third direction is perpendicular to the second direction.
상기 제 2 도전형 반도체층은,
상기 제 2-1 전극이 배치된 제 2 도전형 제 1 반도체층;
상기 제 2-2 전극이 배치된 제 2 도전형 제 2 반도체층; 및
상기 제 2 도전형 제 1 반도체층과 제 2 도전형 제 2 반도체층 사이에 배치된 제 2 도전형 제 3 반도체층을 포함하는 반도체 소자.The method according to claim 1,
The second conductivity type semiconductor layer may include a first conductivity type semiconductor layer,
A second conductive type first semiconductor layer in which the second-1 electrode is disposed;
A second conductive type second semiconductor layer in which the second -2 electrode is disposed; And
And a second conductive type third semiconductor layer disposed between the second conductive type first semiconductor layer and the second conductive type second semiconductor layer.
상기 반도체 소자는, 발광부; 상기 발광부와 이격된 광변조부; 및 상기 발광부와 광변조부 사이에 배치되는 스페이서 영역을 포함하고,
상기 발광부는 상기 제 2 도전형 제 1 반도체층을 포함하고, 상기 광변조부는 상기 제 2 도전형 제 2 반도체층을 포함하고, 상기 스페이서 영역은 상기 제 2 도전형 제 3 반도체층을 포함하는 반도체 소자.8. The method of claim 7,
The semiconductor device may further include: a light emitting portion; An optical modulation unit spaced apart from the light emitting unit; And a spacer region disposed between the light emitting portion and the light modulating portion,
The light emitting portion may include the second conductive type first semiconductor layer, the light modulating portion may include the second conductive type second semiconductor layer, and the spacer region may include a semiconductor containing the second conductive type third semiconductor layer, device.
상기 발광부에 대응되는 반도체 구조물은 상기 제 2-1 전극의 내측에 배치되고, 상기 광변조부에 대응되는 반도체 구조물은 상기 제 2-2 전극의 내측에 배치되는 반도체 소자.9. The method of claim 8,
Wherein the semiconductor structure corresponding to the light emitting portion is disposed inside the second-1 electrode, and the semiconductor structure corresponding to the light modulating portion is disposed inside the second-second electrode.
상기 제 2-1 전극은 상기 발광부의 상면 전체를 덮도록 배치되고, 상기 제 2-2 전극은 상기 광변조부의 상면 전체를 덮도록 배치되는 반도체 소자.9. The method of claim 8,
The second-1 electrode is disposed so as to cover the entire upper surface of the light emitting portion, and the second -2 electrode is disposed so as to cover the entire upper surface of the light modulating portion.
상기 제 2 도전형 제 3 반도체층 상에 배치되는 반사층을 더 포함하는 반도체 소자.8. The method of claim 7,
And a reflective layer disposed on the second conductive type third semiconductor layer.
상기 반사층은 상기 제 2-1 전극 및 제 2-2 전극의 일부를 덮도록 배치되는 반도체 소자.12. The method of claim 11,
And the reflective layer is disposed so as to cover a part of the second-first electrode and the second-electrode.
상기 활성층은 상기 제 1 도전형 반도체층 상의 일부 영역에 배치되는 반도체 소자.The method according to claim 1,
Wherein the active layer is disposed in a partial region on the first conductive type semiconductor layer.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160179531A KR20180075323A (en) | 2016-12-26 | 2016-12-26 | Semiconductor device |
US16/473,593 US10903404B2 (en) | 2016-12-26 | 2017-12-26 | Semiconductor device |
PCT/KR2017/015438 WO2018124677A1 (en) | 2016-12-26 | 2017-12-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160179531A KR20180075323A (en) | 2016-12-26 | 2016-12-26 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20180075323A true KR20180075323A (en) | 2018-07-04 |
Family
ID=62913378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160179531A KR20180075323A (en) | 2016-12-26 | 2016-12-26 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20180075323A (en) |
-
2016
- 2016-12-26 KR KR1020160179531A patent/KR20180075323A/en active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101883842B1 (en) | Light emitting device and illuminating system including the same | |
US9437791B2 (en) | Light emitting device package | |
KR102285432B1 (en) | Light emitting device package | |
KR102641336B1 (en) | Semiconductor device package | |
KR101729266B1 (en) | Light emitting device package | |
KR20180028331A (en) | Electro-absorption modulator, and optical communication system | |
KR20160145274A (en) | Light emitting unit and light source unit including the same | |
KR102474695B1 (en) | Light emitting device | |
US10903404B2 (en) | Semiconductor device | |
KR20180040005A (en) | Electro-absorption modulator and optical module including the same | |
KR20180075323A (en) | Semiconductor device | |
KR102621843B1 (en) | Semiconductor device and optical module including the same | |
KR102465406B1 (en) | Light emitting device | |
KR20180085221A (en) | Semiconductor device and optical module including the same | |
KR101938731B1 (en) | Light emitting device | |
KR20180086840A (en) | Semiconductor device package and light module | |
KR102550033B1 (en) | Semiconductor device and semiconductor decive package having the same | |
KR20180062792A (en) | Semiconductor device | |
KR102127446B1 (en) | Light emitting device package and light emitting device array | |
KR20180075324A (en) | Semiconductor device | |
KR20180028328A (en) | Semiconductor device, electro-absorption modulator, and optical communication system | |
KR20180080853A (en) | Semiconductor device and optical module including the same | |
KR20190136792A (en) | Semiconductor device package | |
KR20180002212A (en) | Semiconductor device module | |
KR102639844B1 (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right |