KR20180070423A - 메모리 장치 - Google Patents

메모리 장치 Download PDF

Info

Publication number
KR20180070423A
KR20180070423A KR1020170002049A KR20170002049A KR20180070423A KR 20180070423 A KR20180070423 A KR 20180070423A KR 1020170002049 A KR1020170002049 A KR 1020170002049A KR 20170002049 A KR20170002049 A KR 20170002049A KR 20180070423 A KR20180070423 A KR 20180070423A
Authority
KR
South Korea
Prior art keywords
error
parity
normal
data
read data
Prior art date
Application number
KR1020170002049A
Other languages
English (en)
Inventor
변상진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20180070423A publication Critical patent/KR20180070423A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

메모리 장치는, 노멀 셀 어레이; 패리티 셀 어레이; 상기 노멀 셀 어레이에 노멀 라이트 데이터를 라이트하기 위한 다수의 노멀 라이트 드라이버들; 상기 패리티 셀 어레이에 상기 노멀 라이트 데이터에 대응하는 패리티 라이트 데이터를 라이트하기 위한 다수의 패리티 라이트 드라이버들; 및 상기 다수의 노멀 라이트 드라이버들 및 상기 다수의 패리티 라이트 드라이버들 중 적어도 하나 이상이 에러 라이트 데이터를 라이트하도록 제어하는 에러 주입 회로를 포함할 수 있다.

Description

메모리 장치 {MEMORY DEVICE}
본 특허 문헌은 메모리 장치에 관한 것이다.
반도체 메모리 장치 산업의 초창기에는 반도체 제조 프로세스를 통과한 메모리 칩에서 불량 메모리 셀이 하나도 존재하지 않는 오리지날 굿 다이(original good die)가 웨이퍼(wafer) 상에 다수 분포하였다. 그러나 메모리 장치의 용량이 점차로 증가하면서 불량 메모리 셀이 하나도 존재하지 않는 메모리 장치를 만드는 것이 어려워졌으며, 현재에는 이러한 메모리 장치가 제조될 확률은 없다고 봐도 무방하다.
이러한 상황을 타개하기 위한 하나의 방편으로 메모리 장치 내에 리던던시 메모리 셀들을 구비하고 불량 셀들을 리던던시 메모리 셀들로 대체하는 리페어하는 방법이 사용되고 있다. 또 하나의 방편으로 메모리 장치 내에 에러를 정정하는 에러 정정 로직(ECC 로직)을 삽입해 메모리 장치에서 메모리 셀들에서 발생하는 에러를 정정하고 있다. 그런데, 에러 정정 로직을 사용하는 경우에는, 메모리 장치에 에러가 발생하는 경우에 메모리 셀에서 에러가 발생하는 것인지 아니면 에러 정정 로직에서 에러가 발생하는 것인지 등 에러의 정확한 원인 분석을 하기가 어렵다는 단점이 있다.
본 발명의 실시예들은, 에러 정정 로직을 포함하는 메모리 장치의 정확한 불량 분석을 가능하게 할 수 있다.
본 발명의 일실시예에 따른 메모리 장치는, 노멀 셀 어레이; 패리티 셀 어레이; 상기 노멀 셀 어레이에 노멀 라이트 데이터를 라이트하기 위한 다수의 노멀 라이트 드라이버들; 상기 패리티 셀 어레이에 상기 노멀 라이트 데이터에 대응하는 패리티 라이트 데이터를 라이트하기 위한 다수의 패리티 라이트 드라이버들; 및 상기 다수의 노멀 라이트 드라이버들 및 상기 다수의 패리티 라이트 드라이버들 중 적어도 하나 이상이 에러 라이트 데이터를 라이트하도록 제어하는 에러 주입 회로를 포함할 수 있다.
상기 에러 라이트 데이터는, 상기 메모리 장치 외부에서 입력된 에러, 상기 메모리 장치에서 생성된 미리 정해진 패턴을 가지는 에러 및 상기 메모리 장치에서 생성된 랜덤 에러 중 하나 이상을 포함할 수 있다.
상기 메모리 장치는, 상기 노멀 셀 어레이의 노멀 리드 데이터를 리드하기 위한 다수의 노멀 입/출력 센스앰프들; 및 상기 패리티 셀 어레이의 패리티 리드 데이터를 리드하기 위한 다수의 패리티 입/출력 센스 앰프들을 더 포함하고, 상기 에러 주입 회로는 상기 다수의 노멀 입/출력 센스 앰프들 및 상기 다수의 패리티 입/출력 센스 앰프들 중 적어도 하나 이상이 에러 리드 데이터를 리드하도록 제어할 수 있다.
상기 에러 리드 데이터는, 상기 메모리 장치 외부에서 입력된 에러, 상기 메모리 장치에서 생성된 미리 정해진 패턴을 가지는 에러 및 상기 메모리 장치에서 생성된 랜덤 에러 중 하나 이상을 포함할 수 있다.
상기 메모리 장치는, 다수의 데이터 패드; 상기 다수의 데이터 패드로 입력되는 상기 노멀 라이트 데이터를 수신하기 위한 다수의 데이터 수신 회로; 상기 다수의 데이터 패드로 상기 노멀 리드 데이터를 송신하기 위한 다수의 데이터 송신 회로; 및 상기 다수의 데이터 수신 회로와 상기 다수의 노멀 라이트 드라이버들 간의 상기 노멀 라이트 데이터 전송과 상기 다수의 데이터 송신 회로와 상기 다수의 노멀 입/출력 센스 앰프들 간의 상기 노멀 리드 데이터 전송을 위한 노멀 글로벌 데이터 버스를 더 포함할 수 있다.
상기 메모리 장치는, 상기 다수의 데이터 수신 회로로 수신된 상기 노멀 라이트 데이터를 이용해 상기 패리티 셀 어레이로 라이트될 상기 패리티 라이트 데이터를 생성하는 패리티 생성 회로; 상기 패리티 입/출력 센스 앰프들에 의해 리드된 패리티 리드 데이터를 이용해 상기 노멀 입/출력 센스 앰프들에 의해 리드된 노멀 리드 데이터의 에러를 수정해 상기 다수의 데이터 송신 회로로 전달하는 에러 정정 회로; 및 상기 패리티 생성 회로와 상기 다수의 패리티 라이트 드라이버들 간의 상기 패리티 라이트 데이터 전송과 상기 다수의 패리티 입/출력 센스 앰프들과 상기 에러 정정 회로 간의 상기 패리티 리드 데이터 전송을 위한 패리티 글로벌 데이터 버스를 더 포함할 수 있다.
상기 에러 주입 회로는, 상기 메모리 장치 외부에서 입력된 노멀 에러 라이트 데이터를 저장하는 노멀 에러 라이트 데이터 저장부; 노멀 에러 라이트 데이터를 생성하는 노멀 에러 라이트 데이터 생성부; 상기 노멀 에러 라이트 데이터 저장부에 저장된 노멀 에러 라이트 데이터와 상기 노멀 에러 라이트 데이터 생성부에서 생성된 노멀 에러 라이트 데이터 중 하나를 선택하기 위한 제1선택부; 상기 메모리 장치 외부에서 입력된 노멀 라이트 데이터와 상기 제1선택부에 의해 선택된 노멀 에러 라이트 데이터 중 하나를 상기 다수의 노멀 라이트 드라이버들 중 자신에 대응하는 노멀 라이트 드라이버로 전달하기 위한 제2선택부를 포함할 수 있다.
상기 에러 주입 회로는, 상기 메모리 장치 외부에서 입력된 패리티 에러 라이트 데이터를 저장하는 패리티 에러 라이트 데이터 저장부; 패리티 에러 라이트 데이터를 생성하는 패리티 에러 라이트 데이터 생성부; 상기 패리티 에러 라이트 데이터 저장부에 저장된 패리티 에러 라이트 데이터와 상기 패리티 에러 라이트 데이터 생성부에서 생성된 패리티 에러 라이트 데이터 중 하나를 선택하기 위한 제3선택부; 및 상기 메모리 장치 외부에서 입력된 노멀 라이트 데이터를 이용해 생성된 패리티 라이트 데이터와 상기 제3선택부에 의해 선택된 패리티 에러 라이트 데이터 중 하나를 상기 다수의 패리티 라이트 드라이버들 중 자신에 대응하는 패리티 라이트 드라이버로 전달하기 위한 제4선택부를 더 포함할 수 있다.
상기 에러 주입 회로는, 상기 메모리 장치 외부에서 입력된 노멀 에러 리드 데이터를 저장하는 노멀 에러 리드 데이터 저장부; 노멀 에러 리드 데이터를 생성하는 노멀 에러 리드 데이터 생성부; 상기 노멀 에러 리드 데이터 저장부에 저장된 노멀 에러 리드 데이터와 상기 노멀 에러 리드 데이터 생성부에서 생성된 노멀 에러 리드 데이터 중 하나를 선택하기 위한 제5선택부; 및 상기 노멀 셀 어레이의 노멀 리드 데이터와 상기 제5선택부에 의해 선택된 노멀 에러 리드 데이터 중 하나를 상기 다수의 노멀 입/출력 센스 앰프들 중 자신에 대응하는 노멀 입/출력 센서 앰프로 전달하기 위한 제6선택부를 더 포함할 수 있다.
상기 에러 주입 회로는, 상기 메모리 장치 외부에서 입력된 패리티 에러 리드 데이터를 저장하는 패리티 에러 리드 데이터 저장부; 패리티 에러 리드 데이터를 생성하는 패리티 에러 리드 데이터 생성부; 상기 패리티 에러 리드 데이터 저장부에 저장된 패리티 에러 리드 데이터와 상기 패리티 에러 리드 데이터 생성부에서 생성된 패리티 에러 리드 데이터 중 하나를 선택하기 위한 제7선택부; 및 상기 패리티 셀 어레이의 패리티 리드 데이터와 상기 제7선택부에 의해 선택된 패리티 에러 리드 데이터 중 하나를 상기 다수의 패리티 입/출력 센스 앰프들 중 자신에 대응하는 패리티 입/출력 센스 앰프로 전달하기 위한 제8선택부를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 메모리 장치는, 노멀 셀 어레이; 패리티 셀 어레이; 상기 노멀 셀 어레이로부터 노멀 리드 데이터를 리드하기 위한 다수의 노멀 입/출력 센스 앰프들; 상기 패리티 셀 어레이로부터 상기 노멀 리드 데이터에 대응하는 패리티 리드 데이터를 리드하기 위한 다수의 패리티 입/출력 센스 앰프들; 및 상기 다수의 노멀 입/출력 센스 앰프들 및 상기 다수의 패리티 입/출력 센스 앰프들 중 적어도 하나 이상이 에러 리드 데이터를 리드하도록 제어하는 에러 주입 회로를 포함할 수 있다.
상기 에러 리드 데이터는, 상기 메모리 장치 외부에서 입력된 에러, 상기 메모리 장치에서 생성된 미리 정해진 패턴을 가지는 에러 및 상기 메모리 장치에서 생성된 랜덤 에러 중 하나 이상을 포함할 수 있다.
상기 메모리 장치는, 다수의 데이터 패드; 상기 다수의 데이터 패드로 상기 노멀 리드 데이터를 송신하기 위한 데이터 송신 회로; 상기 패리티 입/출력 센스 앰프들에 의해 리드된 패리티 리드 데이터를 이용해 상기 노멀 입/출력 센스 앰프들에 의해 리드된 노멀 리드 데이터의 에러를 수정해 상기 다수의 데이터 송신 회로로 전달하는 에러 정정 회로; 및 상기 다수의 패리티 입/출력 센스 앰프들과 상기 에러 정정 회로 간의 상기 패리티 리드 데이터 전송을 위한 패리티 글로벌 데이터 버스를 더 포함할 수 있다.
상기 에러 주입 회로는, 상기 메모리 장치 외부에서 입력된 노멀 에러 리드 데이터를 저장하는 노멀 에러 리드 데이터 저장부; 노멀 에러 리드 데이터를 생성하는 노멀 에러 리드 데이터 생성부; 상기 노멀 에러 리드 데이터 저장부에 저장된 노멀 에러 리드 데이터와 상기 노멀 에러 리드 데이터 생성부에서 생성된 노멀 에러 리드 데이터 중 하나를 선택하기 위한 제1선택부; 및 상기 노멀 셀 어레이의 노멀 리드 데이터와 상기 제1선택부에 의해 선택된 노멀 에러 리드 데이터 중 하나를 상기 다수의 노멀 입/출력 센스 앰프들 중 자신에 대응하는 노멀 입/출력 센서 앰프로 전달하기 위한 제2선택부를 포함할 수 있다.
상기 에러 주입 회로는, 상기 메모리 장치 외부에서 입력된 패리티 에러 리드 데이터를 저장하는 패리티 에러 리드 데이터 저장부; 패리티 에러 리드 데이터를 생성하는 패리티 에러 리드 데이터 생성부; 상기 패리티 에러 리드 데이터 저장부에 저장된 패리티 에러 리드 데이터와 상기 패리티 에러 리드 데이터 생성부에서 생성된 패리티 에러 리드 데이터 중 하나를 선택하기 위한 제3선택부; 및 상기 패리티 셀 어레이의 패리티 리드 데이터와 상기 제3선택부에 의해 선택된 패리티 에러 리드 데이터 중 하나를 상기 다수의 패리티 입/출력 센스 앰프들 중 자신에 대응하는 패리티 입/출력 센스 앰프로 전달하기 위한 제4선택부를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 메모리 장치의 불량을 효율적으로 분석할 수 있다.
도 1은 본 발명의 일실시예에 따른 메모리 장치(100)의 구성도.
도 2는 도 1의 에러 주입 회로(140)에서 다수의 노멀 라이트 드라이버들(150_D)에 에러를 주입하는 부분을 도시한 도면.
도 3은 도 1의 에러 주입 회로(140)에서 다수의 패리티 라이트 드라이버들(150_P)에 에러를 주입하는 부분을 도시한 도면.
도 4는 도 1의 에러 주입 회로(140)에서 다수의 노멀 입/출력 센스 앰프들(160_D)에 에러를 주입하는 부분을 도시한 도면.
도 5는 도 1의 에러 주입 회로(140)에서 다수의 패리티 입/출력 센스 앰프들(160_P)에 에러를 주입하는 부분을 도시한 도면.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 메모리 장치(100)의 구성도이다.
도 1을 참조하면, 메모리 장치(100)는, 다수의 데이터 패드(DQ_PAD), 다수의 데이터 수신 회로(110), 다수의 데이터 송신 회로(120), 패리티 생성 회로(131), 에러 정정 회로(133), 에러 주입 회로(140), 다수의 노멀 라이트 드라이버들(150_D), 다수의 패리티 라이트 드라이버들(150_P), 다수의 노멀 입/출력 센스 앰프들(160_D), 다수의 패리티 입/출력 센스 앰프들(160_P), 노멀 글로벌 데이터 버스(GIO_D), 패리티 글로벌 데이터 버스(GIO_P), 노멀 로컬 데이터 버스(LIO_D), 패리티 로컬 데이터 버스(LIO_P), 노멀 셀 어레이(170) 및 패리티 셀 어레이(180)를 포함할 수 있다.
이하에서 노멀 데이터는 메모리 장치(100)에 저장되는 데이터이고, 패리티 데이터는 노멀 데이터의 에러를 정정하기 위한 데이터일 수 있다. 패리티 데이터와 구별하기 위해 노멀 데이터라는 명칭을 사용했다. 한편, 라이트 동작시에 다수의 데이터 패드(DQ_PAD)로부터 노멀 셀 어레이(170) 방향으로 이동하는 노멀 데이터를 노멀 라이트 데이터라 하고 리드 동작시에 노멀 셀 어레이(170)로부터 다수의 데이터 패드 방향(DQ_PAD)으로 이동하는 노멀 데이터를 노멀 리드 데이터라 하기로 한다. 또한, 라이트 동작시에 패리티 생성 회로(131)로부터 패리티 셀 어레이(180) 방향으로 이동하는 패리티 데이터를 패리티 라이트 데이터라 하고 리드 동작시에 패리티 셀 어레이(180)로부터 에러 정정 회로(133) 방향으로 이동하는 패리티 데이터를 패리티 리드 데이터라 하기로 한다.
다수의 데이터 패드(DQ_PAD)로는 메모리 장치(100)의 노멀 데이터가 입/출력될 수 있다. 도면에는 데이터 패드(DQ_PAD)를 1개만 도시했지만 데이터 패드(DQ_PAD)는 다수개일 수 있다. 설명의 편의를 위해 데이터 패드(DQ_PAD)는 8개라고 가정하기로 한다.
다수의 데이터 수신 회로(110)는 라이트 동작시에 다수의 데이터 패드(DQ_PAD)로 입력되는 노멀 라이트 데이터를 수신할 수 있다. 다수의 데이터 수신 회로(110)의 개수는 다수의 데이터 패드(DQ_PAD)의 개수와 동일할 수 있다. 라이트 동작시에 다수의 데이터 패드(DQ_PAD) 각각으로는 직렬로 연속적인 노멀 라이트 데이터가 입력될 수 있다. 예를 들어, 다수의 데이터 패드(DQ_PAD) 각각에는 8개의 연속적인 노멀 라이트 데이터가 입력될 수 있다. 다수의 데이터 수신 회로(110) 각각은 수신된 노멀 라이트 데이터를 직-병렬 변환해 노멀 글로벌 데이터 버스로 전달할 수 있다. 예를 들어, 다수의 데이터 수신 회로(110) 각각은 노멀 라이트 데이터를 1:8로 직-병렬 변환할 수 있다. 8개의 데이터 수신 회로들(110) 각각이 1:8로 노멀 라이트 데이터를 직-병렬 변환하는 경우에, 노멀 글로벌 데이터 버스(GIO_D)에는 64개의 노멀 라이트 데이터가 병렬로 실릴 수 있다.
다수의 노멀 라이트 드라이버들(150_D)은 노멀 글로벌 데이터 버스(GIO_D)로 전달된 노멀 라이트 데이터를 노멀 셀 어레이(170)에 라이트할 수 있다. 다수의 노멀 라이트 드라이버들(150_D)은 64개일 수 있다. 다수의 노멀 라이트 드라이버들(150_D)과 노멀 셀 어레이(170) 간의 데이터 전달은 노멀 로컬 데이터 버스(LIO_D)를 통해 이루어질 수 있다.
패리티 생성 회로(131)는 노멀 글로벌 데이터 버스(GIO_D)를 통해 다수의 데이터 수신 회로(110)로 수신된 노멀 라이트 데이터를 전달받고, 이를 이용해 패리티 라이트 데이터를 생성할 수 있다. 패리티 라이트 데이터는 노멀 라이트 데이터의 에러를 정정하기 위한 데이터일 수 있다. 여기서는 64비트의 노멀 라이트 데이터에 대해 8비트의 패리티 라이트 데이터가 생성되는 것을 예시하기로 한다. 패리티 생성 회로(131)에서 생성된 패리티 라이트 데이터는 패리티 글로벌 데이터 버스(GIO_P)로 전달될 수 있다.
다수의 패리티 라이트 드라이버들(150_P)은 패리티 글로벌 데이터 버스(GIO_P)로 전달된 패리티 라이트 데이터를 패리티 셀 어레이(180)에 라이트할 수 있다. 다수의 패리티 라이트 드라이버들(150_P)은 8개일 수 있다. 다수의 패리티 라이트 드라이버들(150_P)과 패리티 셀 어레이(180) 간의 데이터 전달은 패리티 로컬 데이터 버스(LIO_P)를 통해 이루어질 수 있다.
다수의 노멀 입/출력 센스 앰프들(160_D)은 노멀 셀 어레이(170)로부터 노멀 리드 데이터를 리드할 수 있다. 다수의 로컬 입/출력 센스 앰프들(160_D)은 리드한 노멀 리드 데이터를 노멀 글로벌 데이터 버스(GIO_D)로 전달할 수 있다. 다수의 노멀 입/출력 센스 앰프들(160_D)과 노멀 셀 어레이(170) 간의 데이터 전달은 노멀 로컬 데이터 버스(LIO_D)를 통해 이루어질 수 있다. 다수의 노멀 입/출력 센스 앰프들(160_D)의 개수는 64개일 수 있다.
다수의 패리티 입/출력 센스 앰프들(160_P)은 패리티 셀 어레이(180)로부터 패리티 리드 데이터를 리드할 수 있다. 다수의 패리티 입/출력 센스 앰프들(160_P)은 리드한 패리티 리드 데이터를 패리티 글로벌 데이터 버스(GIO_P)로 전달할 수 있다. 다수의 패리티 입/출력 센스 앰프들(160_P)과 패리티 셀 어레이(180) 간의 데이터 전달은 패리티 로컬 데이터 버스(LIO_P)를 통해 이루어질 수 있다. 다수의 패리티 입/출력 센스 앰프들(160_D)의 개수는 8개일 수 있다.
에러 정정 회로(133)는 패리티 글로벌 데이터 버스(GIO_P)로 전달된 패리티 리드 데이터를 이용해 노멀 글로벌 데이터 버스(GIO_D)에 실린 노멀 리드 데이터의 에러를 정정할 수 있다.
다수의 데이터 송신 회로(120)는 에러 정정 회로(133)에 의해 에러가 정정된 노멀 리드 데이터를 다수의 데이터 패드(DQ_PAD)를 통해 메모리 장치(100)외부로 송신할 수 있다. 다수의 데이터 송신 회로(120) 각각은 노멀 글로벌 데이터 버스(GIO_D)에 실린 64개의 노멀 리드 데이터를 8:1로 병-직렬 변환할 수 있다. 그리고 8개의 데이터 패드들(DQ_PAD) 각각으로는 8개의 노멀 리드 데이터가 직렬로 출력될 수 있다.
에러 주입 회로(140)는 라이트 동작시에 다수의 노멀 라이트 드라이버(150_D) 및 다수의 패리티 라이트 드라이버(150_P)의 전부 또는 일부에 에러를 주입할 수 있다. 에러 주입 회로(140)의 에러 주입에 의해 노멀 셀 어레이(170) 및 패리티 셀 어레이(180)의 일부에 정상적인 노멀 데이터와 패리티 데이터 대신에 에러가 라이트되는 것이 가능할 수 있다. 에러 주입 회로(140)는 리드 동작시에 다수의 노멀 입/출력 센스 앰프(160_D) 및 다수의 패리티 입/출력 센스 앰프(160_P)의 전부 또는 일부에 에러를 주입할 수 있다. 에러 주입 회로(140)에 에러 주입에 의해 노멀 셀 어레이(170) 및 패리티 셀 어레이(180)의 일부로부터 정상적인 노멀 데이터와 패리티 데이터 대신에 에러가 리드되는 것이 가능할 수 있다. 에러 주입 회로(140)에 의해 메모리 장치(100)의 라이트 동작 및 리드 동작시에 원하는 만큼의 노멀 데이터 에러와 패리티 데이터 에러를 주입하는 것이 가능하므로, 메모리 장치(100)의 정확한 불량 분석이 가능할 수 있다. 에러 주입 회로(140)가 주입하는 에러는 메모리 장치(100) 외부에서 입력된 에러, 메모리 장치(100)에서 생성된 미리 정해진 패턴을 가진 에러 및 메모리 장치(100)에서 생성된 랜덤 에러 중 하나 이상을 포함할 수 있다.
에러 주입 회로(140)의 구성 및 동작, 에러 주입 회로(140)와 다수의 노멀 라이트 드라이버들(150_D), 다수의 패리티 라이트 드라이버들(150_P), 다수의 노멀 입/출력 센스 앰프들(160_D) 및 다수의 패리티 입/출력 센스 앰프들(160_P) 간의 자세한 연결 관계에 대해서는 도 2 내지 도 5와 함께 자세히 알아보기로 한다.
도 2는 도 1의 에러 주입 회로(140)에서 다수의 노멀 라이트 드라이버들(150_D)에 에러를 주입하는 부분을 도시한 도면이다.
도 2를 참조하면, 에러 주입 회로(140)는 제어부(210), 노멀 에러 라이트 데이터 저장부(220), 노멀 에러 라이트 데이터 생성부(230) 및 선택부들(240, 250)을 포함할 수 있다.
제어부(210)는 테스트 모드 신호들(TM_ERR_GEN<0:N>)을 이용해, 에러 주입 회로(140)의 동작에 필요한 신호들(WT_D_ERR<0:2>, WT_P_ERR<0:2>, RD_D_ERR<0:2>, RD_P_ERR<0:2>, WT_D_ERR_SEL, WT_P_ERR_SEL, RD_D_ERR_SEL, RD_P_ERR_SEL, WT_D_SEL<0:63>, WT_P_SEL<0:7>, RD_D_SEL<0:63>, RD_P_SEL<0:7>)을 생성할 수 있다. 테스트 모드 신호들(TM_ERR_GEN<0:N>)은 메모리 장치(100)로 입력되는 커맨드 신호들과 어드레스 신호들의 조합으로 생성될 수 있다. 테스트 모드 신호들(TM_ERR_GEN<0:N>)의 논리값에 따라 신호들(WT_D_ERR<0:2>, WT_P_ERR<0:2>, RD_D_ERR<0:2>, RD_P_ERR<0:2>, WT_D_ERR_SEL, WT_P_ERR_SEL, RD_D_ERR_SEL, RD_P_ERR_SEL, WT_D_SEL<0:63>, WT_P_SEL<0:7>, RD_D_SEL<0:63>, RD_P_SEL<0:7>)의 논리 값이 결정될 수 있다.
노멀 에러 라이트 데이터 저장부(220)는 메모리 장치(100) 외부로부터 입력된 노멀 에러 라이트 데이터를 저장할 수 있다. 노멀 에러 라이트 데이터 저장부(220)는 메모리 장치(100)의 데이터 패드들(DQ_PAD), 어드레스 패드들 등 다양한 패드들 중 일부를 이용해 노멀 에러 라이트 데이터를 입력받아 저장할 수 있다. 노멀 에러 라이트 데이터 저장부(220)가 저장하는 노멀 에러 라이트 데이터는 64비트일 수 있다.
노멀 에러 라이트 데이터 생성부(230)는 노멀 에러 라이트 데이터를 생성할 수 있다. 노멀 에러 라이트 데이터 생성부(230)는 신호들(WT_D_ERR<0:2>)에 응답해 랜덤 에러 또는 미리 정해진 패턴의 에러를 생성할 수 있다. 예를 들어, 신호들(WT_D_ERR<0:2>)이 모두 '000'의 값을 가지는 경우에는 노멀 에러 라이트 데이터 생성부(230)는 랜덤한 64비트의 노멀 에러 라이트 데이터를 생성하고, 신호들(WT_D_ERR<0:2>)이 '001'의 값을 가지는 경우에는 미리 정해진 패턴들 중 하나인 '1010...10'의 패턴을 가지는 64비트의 노멀 에러 라이트 데이터를 생성하고, 신호들(WT_D_ERR<0:2>)이 '010'의 값을 가지는 경우에는 미리 정해진 패턴들 중 하나인 '1111...11'의 패턴을 가지는 64비트의 노멀 에러 라이트 데이터를 생성할 수 있다. 신호들(WT_D_ERR<0:2>)이 그 밖의 값을 가지는 경우에는 또 다른 패턴의 노멀 에러 라이트 데이터를 생성할 수 있다.
선택부들(240)은 신호(WT_D_ERR_SEL)에 응답해 노멀 에러 라이트 데이터 저장부(220)에 저장된 노멀 에러 라이트 데이터와 노멀 에러 라이트 데이터 생성부(230)에서 생성된 노멀 에러 라이트 데이터 중 하나를 선택할 수 있다. 즉, 선택부들(240)은 메모리 장치(100) 외부에서 입력된 에러와 메모리 장치(100) 내부에서 생성된 에러 중 하나를 선택할 수 있다. 노멀 에러 라이트 데이터가 64비트이므로 선택부들(240)은 64개일 수 있다.
선택부들(250)은 신호들(WT_D_SEL<0:63>)에 응답해 선택부들(240)에 의해 선택된 노멀 에러 라이트 데이터와 노멀 글로벌 데이터 버스(GIO_D)의 노멀 라이트 데이터 중 하나를 선택해 노멀 라이트 드라이버들(150_D)로 전달할 수 있다. 선택부들(250)은 64개일 수 있다. 64개의 선택부들(250)은 64개의 신호들(WT_D_SEL<0:63>) 중 서로 다른 신호들에 응답해 동작할 수 있다. 64개의 신호들(WT_D_SEL<0:63>)의 레벨을 조절하는 것에 의해 노멀 라이트 드라이버들(150_D)이 라이트하는 데이터 중 에러의 개수를 0개~64개로 조절할 수 있다.
도 3은 도 1의 에러 주입 회로(140)에서 다수의 패리티 라이트 드라이버들(150_P)에 에러를 주입하는 부분을 도시한 도면이다.
도 3을 참조하면, 에러 주입 회로(140)는 도 2의 구성 이외에 패리티 에러 라이트 데이터 저장부(320), 패리티 에러 라이트 데이터 생성부(330) 및 선택부들(340, 350)을 포함할 수 있다.
패리티 에러 라이트 데이터 저장부(320)는 메모리 장치(100) 외부로부터 입력된 패리티 에러 라이트 데이터를 저장할 수 있다. 패리티 에러 라이트 데이터 저장부(320)는 메모리 장치(100)의 데이터 패드들(DQ_PAD), 어드레스 패드들 등 다양한 패드들 중 일부를 이용해 패리티 에러 라이트 데이터를 입력받아 저장할 수 있다. 패리티 에러 라이트 데이터 저장부(320)가 저장하는 노멀 에러 라이트 데이터는 8비트일 수 있다.
패리티 에러 라이트 데이터 생성부(330)는 패리티 에러 라이트 데이터를 생성할 수 있다. 패리티 에러 라이트 데이터 생성부(330)는 신호들(WT_P_ERR<0:2>)에 응답해 랜덤 에러 또는 미리 정해진 패턴의 에러를 생성할 수 있다. 예를 들어, 신호들(WT_P_ERR<0:2>)이 모두 '000'의 값을 가지는 경우에는 패리티 에러 라이트 데이터 생성부(330)는 랜덤한 8비트의 노멀 에러 라이트 데이터를 생성하고, 신호들(WT_P_ERR<0:2>)이 '001'의 값을 가지는 경우에는 미리 정해진 패턴들 중 하나인 '10101010'의 패턴을 가지는 8비트의 패리티 에러 라이트 데이터를 생성하고, 신호들(WT_P_ERR<0:2>)이 '010'의 값을 가지는 경우에는 미리 정해진 패턴들 중 하나인 '11111111'의 패턴을 가지는 8비트의 패리티 에러 라이트 데이터를 생성할 수 있다. 신호들(WT_P_ERR<0:2>)이 그 밖의 값을 가지는 경우에는 또 다른 패턴의 패리티 에러 라이트 데이터를 생성할 수 있다.
선택부들(340)은 신호(WT_P_ERR_SEL)에 응답해 패리티 에러 라이트 데이터 저장부(320)에 저장된 패리티 에러 라이트 데이터와 패리티 에러 라이트 데이터 생성부(330)에서 생성된 패리티 에러 라이트 데이터 중 하나를 선택할 수 있다. 즉, 선택부들(340)은 메모리 장치(100) 외부에서 입력된 에러와 메모리 장치(100) 내부에서 생성된 에러 중 하나를 선택할 수 있다. 패리티 에러 라이트 데이터가 8비트이므로 선택부들(340)은 8개일 수 있다.
선택부들(350)은 신호들(WT_P_SEL<0:7>)에 응답해 선택부들(340)에 의해 선택된 패리티 에러 라이트 데이터와 패리티 글로벌 데이터 버스(GIO_P)의 패리티 라이트 데이터 중 하나를 선택해 패리티 라이트 드라이버들(150_P)로 전달할 수 있다. 선택부들(350)은 8개일 수 있다. 8개의 선택부들(350)은 8개의 신호들(WT_P_SEL<0:7>) 중 서로 다른 신호들에 응답해 동작할 수 있다. 8개의 신호들(WT_P_SEL<0:7>)의 레벨을 조절하는 것에 의해 패리티 라이트 드라이버들(150_P)이 라이트하는 패리티 데이터 중 에러의 개수를 0개~8개로 조절할 수 있다.
도 4는 도 1의 에러 주입 회로(140)에서 다수의 노멀 입/출력 센스 앰프들(160_D)에 에러를 주입하는 부분을 도시한 도면이다.
도 4를 참조하면, 에러 주입 회로(140)는 도 2와 도 3의 구성 이외에 노멀 에러 리드 데이터 저장부(420), 노멀 에러 리드 데이터 생성부(430) 및 선택부들(440, 450)을 포함할 수 있다.
노멀 에러 리드 데이터 저장부(420)는 메모리 장치(100) 외부로부터 입력된 노멀 에러 리드 데이터를 저장할 수 있다. 노멀 에러 리드 데이터 저장부(420)는 메모리 장치(100)의 데이터 패드들(DQ_PAD), 어드레스 패드들 등 다양한 패드들 중 일부를 이용해 노멀 에러 라이트 데이터를 입력받아 저장할 수 있다. 노멀 에러 리드 데이터 저장부(420)가 저장하는 노멀 에러 리드 데이터는 64비트일 수 있다.
노멀 에러 리드 데이터 생성부(430)는 노멀 에러 리드 데이터를 생성할 수 있다. 노멀 에러 리드 데이터 생성부(430)는 신호들(RD_D_ERR<0:2>)에 응답해 랜덤 에러 또는 미리 정해진 패턴의 에러를 생성할 수 있다. 예를 들어, 신호들(RD_D_ERR<0:2>)이 모두 '000'의 값을 가지는 경우에는 노멀 에러 리드 데이터 생성부(430)는 랜덤한 64비트의 노멀 에러 리드 데이터를 생성하고, 신호들(RD_D_ERR<0:2>)이 '001'의 값을 가지는 경우에는 미리 정해진 패턴들 중 하나인 '1010...10'의 패턴을 가지는 64비트의 노멀 에러 리드 데이터를 생성하고, 신호들(RD_D_ERR<0:2>)이 '010'의 값을 가지는 경우에는 미리 정해진 패턴들 중 하나인 '1111...11'의 패턴을 가지는 64비트의 노멀 에러 리드 데이터를 생성할 수 있다. 신호들(RD_D_ERR<0:2>)이 그 밖의 값을 가지는 경우에는 또 다른 패턴의 노멀 에러 리드 데이터를 생성할 수 있다.
선택부들(440)은 신호(RD_D_ERR_SEL)에 응답해 노멀 에러 리드 데이터 저장부(420)에 저장된 노멀 에러 리드 데이터와 노멀 에러 리드 데이터 생성부(430)에서 생성된 노멀 에러 리드 데이터 중 하나를 선택할 수 있다. 즉, 선택부들(440)은 메모리 장치(100) 외부에서 입력된 에러와 메모리 장치(100) 내부에서 생성된 에러 중 하나를 선택할 수 있다. 노멀 에러 리드 데이터가 64비트이므로 선택부들(440)은 64개일 수 있다.
선택부들(450)은 신호들(RD_D_SEL<0:63>)에 응답해 선택부들(440)에 의해 선택된 노멀 에러 리드 데이터와 노멀 로컬 데이터 버스(LIO_D)의 노멀 리드 데이터 중 하나를 선택해 노멀 입/출력 센스 앰프들(160_D)로 전달할 수 있다. 선택부들(450)은 64개일 수 있다. 64개의 선택부들(450)은 64개의 신호들(RD_D_SEL<0:63>) 중 서로 다른 신호들에 응답해 동작할 수 있다. 64개의 신호들(RD_D_SEL<0:63>)의 레벨을 조절하는 것에 의해 노멀 입/출력 센스 앰프들(160_D)이 리드하는 데이터 중 에러의 개수를 0개~64개로 조절할 수 있다.
도 5는 도 1의 에러 주입 회로(140)에서 다수의 패리티 입/출력 센스 앰프들(160_P)에 에러를 주입하는 부분을 도시한 도면이다.
도 5를 참조하면, 에러 주입 회로(140)는 도 2 내지 도 4의 구성 이외에 패리티 에러 리드 데이터 저장부(520), 패리티 에러 리드 데이터 생성부(530) 및 선택부들(540, 550)을 포함할 수 있다.
패리티 에러 리드 데이터 저장부(520)는 메모리 장치(100) 외부로부터 입력된 패리티 에러 리드 데이터를 저장할 수 있다. 패리티 에러 리드 데이터 저장부(520)는 메모리 장치(100)의 데이터 패드들(DQ_PAD), 어드레스 패드들 등 다양한 패드들 중 일부를 이용해 패리티 에러 라이트 데이터를 입력받아 저장할 수 있다. 패리티 에러 리드 데이터 저장부(520)가 저장하는 패리티 에러 리드 데이터는 8비트일 수 있다.
패리티 에러 리드 데이터 생성부(530)는 패리티 에러 리드 데이터를 생성할 수 있다. 패리티 에러 리드 데이터 생성부(530)는 신호들(RD_P_ERR<0:2>)에 응답해 랜덤 에러 또는 미리 정해진 패턴의 에러를 생성할 수 있다. 예를 들어, 신호들(RD_P_ERR<0:2>)이 모두 '000'의 값을 가지는 경우에는 패리티 에러 리드 데이터 생성부(530)는 랜덤한 8비트의 패리티 에러 리드 데이터를 생성하고, 신호들(RD_P_ERR<0:2>)이 '001'의 값을 가지는 경우에는 미리 정해진 패턴들 중 하나인 '10101010'의 패턴을 가지는 8비트의 패리티 에러 리드 데이터를 생성하고, 신호들(RD_P_ERR<0:2>)이 '010'의 값을 가지는 경우에는 미리 정해진 패턴들 중 하나인 '11111111'의 패턴을 가지는 8비트의 패리티 에러 리드 데이터를 생성할 수 있다. 신호들(RD_P_ERR<0:2>)이 그 밖의 값을 가지는 경우에는 또 다른 패턴의 패리티 에러 리드 데이터를 생성할 수 있다.
선택부들(540)은 신호(RD_P_ERR_SEL)에 응답해 패리티 에러 리드 데이터 저장부(520)에 저장된 패리티 에러 리드 데이터와 패리티 에러 리드 데이터 생성부(530)에서 생성된 패리티 에러 리드 데이터 중 하나를 선택할 수 있다. 즉, 선택부들(540)은 메모리 장치(100) 외부에서 입력된 에러와 메모리 장치(100) 내부에서 생성된 에러 중 하나를 선택할 수 있다. 패리티 에러 리드 데이터가 8비트이므로 선택부들(540)은 8개일 수 있다.
선택부들(550)은 신호들(RD_P_SEL<0:7>)에 응답해 선택부들(540)에 의해 선택된 패리티 에러 리드 데이터와 패리티 로컬 데이터 버스(LIO_P)의 패리티 리드 데이터 중 하나를 선택해 패리티 입/출력 센스 앰프들(160_P)로 전달할 수 있다. 선택부들(550)은 8개일 수 있다. 8개의 선택부들(550)은 8개의 신호들(RD_P_SEL<0:7>) 중 서로 다른 신호들에 응답해 동작할 수 있다. 8개의 신호들(RD_P_SEL<0:7>)의 레벨을 조절하는 것에 의해 패리티 입/출력 센스 앰프들(160_P)이 리드하는 데이터 중 에러의 개수를 0개~8개로 조절할 수 있다.
이상에서 살펴본 에러 주입 회로(140)에 의해 메모리 장치(100)의 라이트 동작시에 노멀 라이트 데이터와 패리티 라이트 데이터에 원하는 종류의 에러를 원하는 개수만큼 주입하는 것이 가능하고, 메모리 장치(100)의 리드 동작시에 노멀 리드 데이터와 패리티 리드 데이터에 원하는 종류의 에러를 원하는 개수만큼 주입하는 것이 가능하다. 그러므로, 메모리 장치(100)의 불량 상황을 원하는 데로 시뮬레이션하고 원하는데로 분석 및 테스트하는 것이 가능할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예들에 따라 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 메모리 장치
DQ_PAD: 다수의 데이터 패드
110: 다수의 데이터 수신 회로
120: 다수의 데이터 송신 회로
131: 패리티 생성 회로
133: 에러 정정 회로
140: 에러 주입 회로
150_D: 다수의 노멀 라이트 드라이버들
150_P: 다수의 패리티 라이트 드라이버들
160_D: 다수의 노멀 입/출력 센스 앰프들
160_P: 다수의 패리티 입/출력 센스 앰프들
170: 노멀 셀 어레이
180: 패리티 셀 어레이

Claims (15)

  1. 노멀 셀 어레이;
    패리티 셀 어레이;
    상기 노멀 셀 어레이에 노멀 라이트 데이터를 라이트하기 위한 다수의 노멀 라이트 드라이버들;
    상기 패리티 셀 어레이에 상기 노멀 라이트 데이터에 대응하는 패리티 라이트 데이터를 라이트하기 위한 다수의 패리티 라이트 드라이버들; 및
    상기 다수의 노멀 라이트 드라이버들 및 상기 다수의 패리티 라이트 드라이버들 중 적어도 하나 이상이 에러 라이트 데이터를 라이트하도록 제어하는 에러 주입 회로
    를 포함하는 메모리 장치.
  2. 제 1항에 있어서,
    상기 에러 라이트 데이터는
    상기 메모리 장치 외부에서 입력된 에러, 상기 메모리 장치에서 생성된 미리 정해진 패턴을 가지는 에러 및 상기 메모리 장치에서 생성된 랜덤 에러 중 하나 이상을 포함하는
    메모리 장치.
  3. 제 1항에 있어서,
    상기 노멀 셀 어레이의 노멀 리드 데이터를 리드하기 위한 다수의 노멀 입/출력 센스앰프들; 및
    상기 패리티 셀 어레이의 패리티 리드 데이터를 리드하기 위한 다수의 패리티 입/출력 센스 앰프들을 더 포함하고,
    상기 에러 주입 회로는 상기 다수의 노멀 입/출력 센스 앰프들 및 상기 다수의 패리티 입/출력 센스 앰프들 중 적어도 하나 이상이 에러 리드 데이터를 리드하도록 제어하는
    메모리 장치.
  4. 제 3항에 있어서,
    상기 에러 리드 데이터는
    상기 메모리 장치 외부에서 입력된 에러, 상기 메모리 장치에서 생성된 미리 정해진 패턴을 가지는 에러 및 상기 메모리 장치에서 생성된 랜덤 에러 중 하나 이상을 포함하는
    메모리 장치.
  5. 제 3항에 있어서,
    다수의 데이터 패드;
    상기 다수의 데이터 패드로 입력되는 상기 노멀 라이트 데이터를 수신하기 위한 다수의 데이터 수신 회로;
    상기 다수의 데이터 패드로 상기 노멀 리드 데이터를 송신하기 위한 다수의 데이터 송신 회로; 및
    상기 다수의 데이터 수신 회로와 상기 다수의 노멀 라이트 드라이버들 간의 상기 노멀 라이트 데이터 전송과 상기 다수의 데이터 송신 회로와 상기 다수의 노멀 입/출력 센스 앰프들 간의 상기 노멀 리드 데이터 전송을 위한 노멀 글로벌 데이터 버스
    를 더 포함하는 메모리 장치.
  6. 제 5항에 있어서,
    상기 다수의 데이터 수신 회로로 수신된 상기 노멀 라이트 데이터를 이용해 상기 패리티 셀 어레이로 라이트될 상기 패리티 라이트 데이터를 생성하는 패리티 생성 회로;
    상기 패리티 입/출력 센스 앰프들에 의해 리드된 패리티 리드 데이터를 이용해 상기 노멀 입/출력 센스 앰프들에 의해 리드된 노멀 리드 데이터의 에러를 수정해 상기 다수의 데이터 송신 회로로 전달하는 에러 정정 회로; 및
    상기 패리티 생성 회로와 상기 다수의 패리티 라이트 드라이버들 간의 상기 패리티 라이트 데이터 전송과 상기 다수의 패리티 입/출력 센스 앰프들과 상기 에러 정정 회로 간의 상기 패리티 리드 데이터 전송을 위한 패리티 글로벌 데이터 버스
    를 더 포함하는 메모리 장치.
  7. 제 3항에 있어서,
    상기 에러 주입 회로는
    상기 메모리 장치 외부에서 입력된 노멀 에러 라이트 데이터를 저장하는 노멀 에러 라이트 데이터 저장부;
    노멀 에러 라이트 데이터를 생성하는 노멀 에러 라이트 데이터 생성부;
    상기 노멀 에러 라이트 데이터 저장부에 저장된 노멀 에러 라이트 데이터와 상기 노멀 에러 라이트 데이터 생성부에서 생성된 노멀 에러 라이트 데이터 중 하나를 선택하기 위한 제1선택부;
    상기 메모리 장치 외부에서 입력된 노멀 라이트 데이터와 상기 제1선택부에 의해 선택된 노멀 에러 라이트 데이터 중 하나를 상기 다수의 노멀 라이트 드라이버들 중 자신에 대응하는 노멀 라이트 드라이버로 전달하기 위한 제2선택부를 포함하는
    메모리 장치.
  8. 제 7항에 있어서,
    상기 에러 주입 회로는
    상기 메모리 장치 외부에서 입력된 패리티 에러 라이트 데이터를 저장하는 패리티 에러 라이트 데이터 저장부;
    패리티 에러 라이트 데이터를 생성하는 패리티 에러 라이트 데이터 생성부;
    상기 패리티 에러 라이트 데이터 저장부에 저장된 패리티 에러 라이트 데이터와 상기 패리티 에러 라이트 데이터 생성부에서 생성된 패리티 에러 라이트 데이터 중 하나를 선택하기 위한 제3선택부; 및
    상기 메모리 장치 외부에서 입력된 노멀 라이트 데이터를 이용해 생성된 패리티 라이트 데이터와 상기 제3선택부에 의해 선택된 패리티 에러 라이트 데이터 중 하나를 상기 다수의 패리티 라이트 드라이버들 중 자신에 대응하는 패리티 라이트 드라이버로 전달하기 위한 제4선택부를 더 포함하는
    메모리 장치.
  9. 제 8항에 있어서,
    상기 에러 주입 회로는
    상기 메모리 장치 외부에서 입력된 노멀 에러 리드 데이터를 저장하는 노멀 에러 리드 데이터 저장부;
    노멀 에러 리드 데이터를 생성하는 노멀 에러 리드 데이터 생성부;
    상기 노멀 에러 리드 데이터 저장부에 저장된 노멀 에러 리드 데이터와 상기 노멀 에러 리드 데이터 생성부에서 생성된 노멀 에러 리드 데이터 중 하나를 선택하기 위한 제5선택부; 및
    상기 노멀 셀 어레이의 노멀 리드 데이터와 상기 제5선택부에 의해 선택된 노멀 에러 리드 데이터 중 하나를 상기 다수의 노멀 입/출력 센스 앰프들 중 자신에 대응하는 노멀 입/출력 센서 앰프로 전달하기 위한 제6선택부를 더 포함하는
    메모리 장치.
  10. 제 9항에 있어서,
    상기 에러 주입 회로는
    상기 메모리 장치 외부에서 입력된 패리티 에러 리드 데이터를 저장하는 패리티 에러 리드 데이터 저장부;
    패리티 에러 리드 데이터를 생성하는 패리티 에러 리드 데이터 생성부;
    상기 패리티 에러 리드 데이터 저장부에 저장된 패리티 에러 리드 데이터와 상기 패리티 에러 리드 데이터 생성부에서 생성된 패리티 에러 리드 데이터 중 하나를 선택하기 위한 제7선택부; 및
    상기 패리티 셀 어레이의 패리티 리드 데이터와 상기 제7선택부에 의해 선택된 패리티 에러 리드 데이터 중 하나를 상기 다수의 패리티 입/출력 센스 앰프들 중 자신에 대응하는 패리티 입/출력 센스 앰프로 전달하기 위한 제8선택부를 더 포함하는
    메모리 장치.
  11. 노멀 셀 어레이;
    패리티 셀 어레이;
    상기 노멀 셀 어레이로부터 노멀 리드 데이터를 리드하기 위한 다수의 노멀 입/출력 센스 앰프들;
    상기 패리티 셀 어레이로부터 상기 노멀 리드 데이터에 대응하는 패리티 리드 데이터를 리드하기 위한 다수의 패리티 입/출력 센스 앰프들; 및
    상기 다수의 노멀 입/출력 센스 앰프들 및 상기 다수의 패리티 입/출력 센스 앰프들 중 적어도 하나 이상이 에러 리드 데이터를 리드하도록 제어하는 에러 주입 회로
    를 포함하는 메모리 장치.
  12. 제 11항에 있어서,
    상기 에러 리드 데이터는
    상기 메모리 장치 외부에서 입력된 에러, 상기 메모리 장치에서 생성된 미리 정해진 패턴을 가지는 에러 및 상기 메모리 장치에서 생성된 랜덤 에러 중 하나 이상을 포함하는
    메모리 장치.
  13. 제 11항에 있어서,
    다수의 데이터 패드;
    상기 다수의 데이터 패드로 상기 노멀 리드 데이터를 송신하기 위한 데이터 송신 회로;
    상기 패리티 입/출력 센스 앰프들에 의해 리드된 패리티 리드 데이터를 이용해 상기 노멀 입/출력 센스 앰프들에 의해 리드된 노멀 리드 데이터의 에러를 수정해 상기 다수의 데이터 송신 회로로 전달하는 에러 정정 회로; 및
    상기 다수의 패리티 입/출력 센스 앰프들과 상기 에러 정정 회로 간의 상기 패리티 리드 데이터 전송을 위한 패리티 글로벌 데이터 버스
    를 더 포함하는 메모리 장치.
  14. 제 11항에 있어서,
    상기 에러 주입 회로는
    상기 메모리 장치 외부에서 입력된 노멀 에러 리드 데이터를 저장하는 노멀 에러 리드 데이터 저장부;
    노멀 에러 리드 데이터를 생성하는 노멀 에러 리드 데이터 생성부;
    상기 노멀 에러 리드 데이터 저장부에 저장된 노멀 에러 리드 데이터와 상기 노멀 에러 리드 데이터 생성부에서 생성된 노멀 에러 리드 데이터 중 하나를 선택하기 위한 제1선택부; 및
    상기 노멀 셀 어레이의 노멀 리드 데이터와 상기 제1선택부에 의해 선택된 노멀 에러 리드 데이터 중 하나를 상기 다수의 노멀 입/출력 센스 앰프들 중 자신에 대응하는 노멀 입/출력 센서 앰프로 전달하기 위한 제2선택부를 포함하는
    메모리 장치.
  15. 제 14항에 있어서,
    상기 에러 주입 회로는
    상기 메모리 장치 외부에서 입력된 패리티 에러 리드 데이터를 저장하는 패리티 에러 리드 데이터 저장부;
    패리티 에러 리드 데이터를 생성하는 패리티 에러 리드 데이터 생성부;
    상기 패리티 에러 리드 데이터 저장부에 저장된 패리티 에러 리드 데이터와 상기 패리티 에러 리드 데이터 생성부에서 생성된 패리티 에러 리드 데이터 중 하나를 선택하기 위한 제3선택부; 및
    상기 패리티 셀 어레이의 패리티 리드 데이터와 상기 제3선택부에 의해 선택된 패리티 에러 리드 데이터 중 하나를 상기 다수의 패리티 입/출력 센스 앰프들 중 자신에 대응하는 패리티 입/출력 센스 앰프로 전달하기 위한 제4선택부를 더 포함하는
    메모리 장치.
KR1020170002049A 2016-12-15 2017-01-05 메모리 장치 KR20180070423A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/380,475 US10043588B2 (en) 2016-12-15 2016-12-15 Memory device
US15/380,475 2016-12-15

Publications (1)

Publication Number Publication Date
KR20180070423A true KR20180070423A (ko) 2018-06-26

Family

ID=62561885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170002049A KR20180070423A (ko) 2016-12-15 2017-01-05 메모리 장치

Country Status (2)

Country Link
US (1) US10043588B2 (ko)
KR (1) KR20180070423A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11651832B2 (en) 2020-08-18 2023-05-16 SK Hynix Inc. Memory device and test method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3085769B1 (fr) * 2018-09-06 2021-01-29 St Microelectronics Grenoble 2 Memoire a code correcteur d'erreur
US10922203B1 (en) * 2018-09-21 2021-02-16 Nvidia Corporation Fault injection architecture for resilient GPU computing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786951A (en) * 1996-06-05 1998-07-28 Cirrus Logic, Inc. Sampled amplitude read channel employing a discrete time noise generator for calibration
US6799287B1 (en) 2000-05-01 2004-09-28 Hewlett-Packard Development Company, L.P. Method and apparatus for verifying error correcting codes
US6751756B1 (en) * 2000-12-01 2004-06-15 Unisys Corporation First level cache parity error inject
US8914687B2 (en) * 2011-04-15 2014-12-16 Advanced Micro Devices, Inc. Providing test coverage of integrated ECC logic en embedded memory
US20130139008A1 (en) 2011-11-29 2013-05-30 Advanced Micro Devices, Inc. Methods and apparatus for ecc memory error injection
US8930794B2 (en) * 2012-05-30 2015-01-06 Lsi Corporation Error injection for LDPC retry validation
US9459997B2 (en) * 2014-05-01 2016-10-04 International Business Machines Corporation Error injection and error counting during memory scrubbing operations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11651832B2 (en) 2020-08-18 2023-05-16 SK Hynix Inc. Memory device and test method thereof

Also Published As

Publication number Publication date
US10043588B2 (en) 2018-08-07
US20180174664A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
USRE49467E1 (en) Semiconductor memory devices, memory systems including semiconductor memory devices, and operating methods of semiconductor memory devices
US5142541A (en) Error-bit generating circuit for use in a non-volatile semiconductor memory device
US9390815B1 (en) Semiconductor system and method for testing semiconductor device
US10658064B2 (en) Memory device and test method thereof
US8074144B2 (en) Semiconductor storage device
US8867288B2 (en) Memory device and test method thereof
US10613931B2 (en) Memory devices
US7398444B2 (en) Loop-back method for measuring the interface timing of semiconductor devices with the aid of signatures and/or parity methods
US8341470B2 (en) Semiconductor memory device supporting read data bus inversion function and method of testing the semiconductor memory device
KR20180070423A (ko) 메모리 장치
US7197678B2 (en) Test circuit and method for testing an integrated memory circuit
US7681096B2 (en) Semiconductor integrated circuit, BIST circuit, design program of BIST circuit, design device of BIST circuit and test method of memory
US20190295611A1 (en) Methods, semiconductor devices, and semiconductor systems
US11501844B2 (en) Memory device and test method thereof
KR20140083471A (ko) 메모리, 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040613A (ko) 메모리 장치 및 이의 동작 방법
KR20230055614A (ko) 반도체 메모리 장치 및 메모리 시스템
US20080151659A1 (en) Semiconductor memory device
US20150026529A1 (en) Semiconductor device and method of evaluating semiconductor device
US20140050035A1 (en) Semiconductor memory device and method of testing the same
US20160300626A1 (en) Semiconductor system and method for testing semiconductor device
US11928021B2 (en) Systems and methods for address fault detection
US11636909B2 (en) Memory device and memory system controlling generation of data strobe signal based on executing a test
US10818373B2 (en) Memory device and test circuit thereof
US20240021260A1 (en) Memory, memory system and operation method of memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal