KR20180068570A - Inductor - Google Patents

Inductor Download PDF

Info

Publication number
KR20180068570A
KR20180068570A KR1020160170387A KR20160170387A KR20180068570A KR 20180068570 A KR20180068570 A KR 20180068570A KR 1020160170387 A KR1020160170387 A KR 1020160170387A KR 20160170387 A KR20160170387 A KR 20160170387A KR 20180068570 A KR20180068570 A KR 20180068570A
Authority
KR
South Korea
Prior art keywords
coil
conductor pattern
via electrode
inductor
width
Prior art date
Application number
KR1020160170387A
Other languages
Korean (ko)
Inventor
권재현
조정호
신지환
박성진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160170387A priority Critical patent/KR20180068570A/en
Priority to CN201710520479.5A priority patent/CN108231331A/en
Publication of KR20180068570A publication Critical patent/KR20180068570A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/24Magnetic cores
    • H01F27/245Magnetic cores made from sheets, e.g. grain-oriented
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0066Printed inductances with a magnetic layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

The present invention provides an inductor which comprises: a body which includes a dielectric layer or a magnetic layer and a coil, includes a first surface and a second surface facing each other, a third surface and a fourth surface connected to the first and second surfaces and facing each other, and a fifth surface and a sixth surface connected with the first and second surfaces, connected with the third and fourth surfaces and facing each other, and has both ends of the coil respectively exposed through the third and fourth surfaces; and a first external electrode and a second external electrode which are respectively arranged on the third and fourth surfaces of the body and are respectively connected to the both exposed ends of the coil. The coil includes: a plurality of conductive patterns which are formed in a band shape with a gap on each dielectric layer or magnetic layer; and a via electrode which is formed at a predetermined interval along a formed direction of a conductive pattern and connects the conductive pattern arranged vertically. The via electrode is formed to have the length of the direction, where the conductive pattern is formed, longer than the width of the direction intersecting the same. The inductor is provided to freely design a via electrode and prevent an open failure and a DC resistance (Rdc) ascending phenomenon.

Description

인덕터{Inductor}Inductor {Inductor}

본 발명은 인덕터에 관한 것이다.
The present invention relates to an inductor.

인덕터는 저항 및 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자 중의 하나로서, 노이즈를 제거하거나 LC 공진 회로를 이루는 부품 등에 사용될 수 있다.An inductor is one of the important passive components of an electronic circuit together with a resistor and a capacitor, and can be used for a component removing noise or forming an LC resonance circuit.

종래의 적층형 인덕터는 세라믹 시트에 레이저를 이용하여 펀칭을 하여 비아를 형성하고, 비아를 채우도록 세라믹 시트 상에 도전성 금속으로 도체 패턴을 인쇄하여 층간 연결을 하는 구조이다.A conventional multilayer inductor is a structure in which vias are formed by punching a ceramic sheet using a laser, and a conductor pattern is printed on a ceramic sheet so as to fill vias, thereby interconnecting layers.

그러나, 세라믹 시트에 레이저 펀칭을 하면 도체 패턴을 인쇄한 후 박리할 때 비아를 통해 도전성 금속이 빠지면서 코일의 오픈(open) 불량이 발생할 가능성이 높아진다.
However, when the ceramic sheet is laser-punched, there is a high possibility that openings of the coils open due to the removal of the conductive metal through the vias when the conductor pattern is peeled off after printing.

국내등록특허 제10-1646505호Korean Patent No. 10-1646505 일본등록특허 제4895193호Japanese Patent No. 4895193

본 발명의 목적은 비아 전극의 설계가 자유롭고, 오픈 불량 및 Rdc(직류 저항) 상승 현상을 방지할 수 있는 인덕터를 제공하는 것이다.
SUMMARY OF THE INVENTION An object of the present invention is to provide an inductor which is free of the design of the via electrode and can prevent an open fault and an Rdc (direct current resistance) rise phenomenon.

본 발명의 일 측면은, 유전체층 또는 자성체층과 코일을 포함하고, 서로 대향하는 제1 및 제2 면, 제1 및 제2 면과 연결되고 서로 대향되는 제3 및 제4 면, 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되며 서로 대향하는 제5 및 제6 면을 포함하며, 상기 코일의 양단이 제3 및 제4 면을 통해 각각 노출되는 바디; 및 상기 바디의 제3 및 제4 면에 각각 배치되고, 상기 코일의 노출된 양단과 각각 접속되는 제1 및 제2 외부 전극; 을 포함하며, 상기 코일은, 각각의 유전체층 또는 자성체층 상에 간극을 갖는 원호 형상으로 형성된 복수의 도체 패턴; 및 상기 도체 패턴의 형성된 일 방향을 따라 일정 간격으로 형성되고, 상하로 배치된 도체 패턴을 연결하는 비아 전극; 을 포함하며, 상기 비아 전극은, 상기 도체 패턴이 형성되는 방향으로의 길이가 이와 교차되는 방향으로의 폭 보다 길게 형성되는 인덕터를 제공한다.
According to an aspect of the present invention, there is provided a magnetic recording medium comprising a dielectric layer or a magnetic layer and a coil, and having first and second surfaces opposed to each other, third and fourth surfaces connected to the first and second surfaces and facing each other, A body connected to two sides and connected to the third and fourth sides and including fifth and sixth sides facing each other, both ends of the coil being exposed through the third and fourth sides, respectively; And first and second external electrodes respectively disposed on the third and fourth surfaces of the body, respectively, and connected to both exposed ends of the coil; Wherein the coil includes: a plurality of conductor patterns formed in an arc shape having a gap on each of the dielectric layers or the magnetic layer; A via electrode formed at predetermined intervals along one direction in which the conductor pattern is formed and connecting the conductor patterns arranged up and down; Wherein the via electrode is formed to be longer than a width in a direction in which the conductor pattern is formed in a direction intersecting the inductor.

본 발명의 일 실시 예에 의하면, 코일 중 일부가 미형성되거나 또는 비아 전극이 완전하게 형성되지 않아 이로 인해 발생하는 오픈 불량을 방지할 수 있고, 층간 도체 패턴 간의 전기적 연결성 저하에 의해 발생하는 Rdc 상승 현상을 방지할 수 있는 효과가 있다.
According to an embodiment of the present invention, an open defect caused by a part of the coil is not formed or the via electrode is not formed completely, and the Rdc rise There is an effect that the phenomenon can be prevented.

도 1은 본 발명의 일 실시 예에 따른 인덕터의 일부를 절개하여 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시 예에 따른 인덕터에서 유전체층과 도체 패턴의 적층 구조를 나타낸 분리사시도이다.
도 3은 도 1의 I-I’선 단면도이다.
도 4는 도 2에서 도체 패턴 및 비아 전극이 형성된 유전체층을 나타낸 평면도이다.
도 5는 본 발명의 다른 실시 예에 따른 비아 전극이 형성된 유전체층을 나타낸 평면도이다.
FIG. 1 is a perspective view schematically showing a part of an inductor according to an embodiment of the present invention.
2 is an exploded perspective view illustrating a laminated structure of a dielectric layer and a conductor pattern in an inductor according to an embodiment of the present invention.
3 is a sectional view taken along the line I-I 'in Fig.
FIG. 4 is a plan view showing a dielectric layer on which a conductor pattern and a via-electrode are formed in FIG. 2. FIG.
5 is a plan view showing a dielectric layer on which via electrodes are formed according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명한다. 그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다. 또한, 각 실시 예의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.The shape and size of elements in the drawings may be exaggerated for clarity. The same reference numerals are used for the same components in the same reference numerals in the drawings of the respective embodiments.

덧붙여, 명세서 전체에서 어떤 구성요소를 "포함"한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.In addition, "including" an element throughout the specification does not exclude other elements unless specifically stated to the contrary.

또한, 명세서 전체에서, "상에" 형성된다고 하는 것은 직접적으로 접촉하여 형성되는 것을 의미할 뿐 아니라, 사이에 다른 구성요소를 더 포함할 수 있는 것을 의미할 수 있는 것으로 문맥에 따라 적절히 해석되어야 한다.In addition, throughout the specification, to be formed on "on " means properly formed not only in direct contact, but also should be construed accordingly depending on the context which may mean that it may further include other components .

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙이도록 한다.
In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and similar parts are denoted by similar reference numerals throughout the specification .

도 1은 본 발명의 일 실시 예에 따른 인덕터의 일부를 절개하여 개략적으로 나타낸 사시도이고, 도 2는 본 발명의 일 실시 예에 따른 인덕터에서 유전체층과 도체 패턴의 적층 구조를 나타낸 분리사시도이고, 도 3은 도 1의 I-I’선 단면도이다.
FIG. 1 is a perspective view schematically showing a part of an inductor according to an embodiment of the present invention, FIG. 2 is an exploded perspective view showing a laminated structure of a dielectric layer and a conductor pattern in an inductor according to an embodiment of the present invention, 3 is a sectional view taken along the line I-I 'in Fig.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시 예에 따른 인덕터(100)는 바디(110) 및 제1 및 제2 외부 전극(131, 132)을 포함한다.
Referring to FIGS. 1 to 3, an inductor 100 according to an embodiment of the present invention includes a body 110 and first and second external electrodes 131 and 132.

바디(110)는 코일(120)을 포함한다. 또한, 이하 설명에서는 설명의 편의를 위해 바디(110)가 세라믹과 같은 유전체층으로 이루어진 것으로 설명하지만, 본 발명의 바디(110)의 재료는 세라믹이나 유전체로 한정되는 것이 아니며, 예컨대 자성체층 등으로 변경이 가능하다.The body 110 includes a coil 120. In the following description, the body 110 is made of a dielectric layer such as ceramic for convenience of explanation. However, the material of the body 110 of the present invention is not limited to a ceramic or a dielectric. For example, This is possible.

이러한 바디(110)의 형상은 특별히 제한되는 것은 아니며, 실질적으로 육면체 형상일 수 있다.The shape of the body 110 is not particularly limited, and may be substantially a hexahedral shape.

본 발명의 실시 예를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 X, Y 및 Z는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다.In order to clearly illustrate the embodiment of the present invention, when the directions of the hexahedron are defined, X, Y, and Z shown in the drawing indicate the longitudinal direction, the width direction, and the thickness direction, respectively.

또한, 설명의 편의를 위해, 바디(110)의 Z방향으로 서로 대향되는 양면을 제1 및 제2 면(1, 2)으로 설정하고, X방향으로 서로 대향되며 제1 및 제2 면(1, 2)의 선단을 연결하는 양면을 제3 및 제4 면(3, 4)으로 설정하고, Y방향으로 서로 대향되며 제1 및 제2 면(1, 2)의 선단을 연결하고 제3 및 제4 면(3, 4)의 선단을 연결하는 양면을 제5 및 제6 면(5, 6)으로 설정하기로 한다.
For convenience of explanation, both sides of the body 110 opposed to each other in the Z direction are set as the first and second surfaces 1 and 2, the first and second surfaces 1 and 2 are opposed to each other in the X direction, 2 and 3 are set as the third and fourth surfaces 3 and 4 and the ends of the first and second surfaces 1 and 2 are connected to each other in the Y direction and the third and fourth surfaces 3 and 4 are connected to each other, And both surfaces connecting the tips of the fourth surfaces (3, 4) are set as the fifth and sixth surfaces (5, 6).

또한, 본 실시 예의 바디(110)는 상부 및 하부 커버(112, 113)을 포함할 수 있다.In addition, the body 110 of the present embodiment may include upper and lower covers 112 and 113.

상부 및 하부 커버(112, 113)는 유전체층(111)과 동일한 재료로 이루어질 수 있으며, 인출 부분을 제외하고 코일(120)을 완전히 매립하여 외부 충격이나 외부 물질에 의해 코일(120)의 기본적인 전기적 특성이 저하되는 것을 방지하는 역할을 할 수 있다.
The upper and lower covers 112 and 113 may be made of the same material as the dielectric layer 111 and the coil 120 may be completely buried except for the lead portion so that the basic electrical characteristics of the coil 120 Can be prevented from being lowered.

본 실시 예의 코일(120)은 Z방향으로 적층되는 복수의 도체 패턴(121-125)과 인접한 도체 패턴(121-125)을 서로 연결하는 복수의 비아 전극(161, 162)을 포함한다.The coil 120 of this embodiment includes a plurality of conductor patterns 121-125 laminated in the Z direction and a plurality of via electrodes 161 and 162 connecting adjacent conductor patterns 121-125.

도체 패턴(121-125)은 각각의 유전체층(111) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 스크린 인쇄 등의 공법으로 인쇄하거나 또는 전기 도금 등의 공법으로 도금하는 등의 방법을 이용하여 형성될 수 있다. The conductor patterns 121 to 125 are formed by printing a conductive paste containing a conductive metal with a predetermined thickness on each of the dielectric layers 111 by a method such as screen printing or by a method such as electroplating .

이때, 상기 도전성 금속은 은(Ag), 구리(Cu), 니켈(Ni) 등의 전도성 금속 또는 이들의 합금 등으로 이루어질 수 있다.At this time, the conductive metal may be a conductive metal such as silver (Ag), copper (Cu), nickel (Ni), or an alloy thereof.

또한, 도체 패턴(121, 122)은 간극을 갖는 띠 형상으로 형성될 수 있다.Further, the conductor patterns 121 and 122 may be formed in a strip shape having a gap.

이러한 도체 패턴은 대체로 나선형의 구조를 가지는 것이 바람직하나, 본 발명이 이에 한정되는 것은 아니며, 필요시 사각형, 오각형, 육각형 등의 다각형이나 또는 원형, 타원형 등일 수 있고, 또는 불규칙한 모양으로 형성될 수도 있다.
The conductor pattern is preferably a helical structure, but the present invention is not limited thereto. The conductor pattern may be a polygon such as a square, a pentagon, a hexagon, or a circle, an ellipse, or the like, or may be formed in an irregular shape .

그리고, 도체 패턴 중 Z방향으로 최상단과 최하단에 배치된 도체 패턴(121, 122)의 일부는 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다.A part of the conductor patterns 121 and 122 disposed at the uppermost and lowermost ends of the conductor patterns in the Z direction can be exposed through the third and fourth faces 3 and 4 of the body 110, respectively.

이를 위해, 도체 패턴(121, 122)의 양단에는 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출되도록 제1 및 제2 리드부(121a, 122a)가 각각 연장되게 형성될 수 있다.
The first and second lead portions 121a and 122a are respectively extended to both ends of the conductor patterns 121 and 122 so as to be exposed through the third and fourth faces 3 and 4 of the body 110, .

제1 및 제2 외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치된다.The first and second external electrodes 131 and 132 are disposed on the third and fourth surfaces 3 and 4 of the body 110, respectively.

제1 및 제2 외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)을 통해 노출된 제1 및 제2 리드부(121a, 122a)와 각각 접속된다.The first and second external electrodes 131 and 132 are connected to the first and second lead portions 121a and 122a exposed through the third and fourth faces 3 and 4 of the body 110, respectively.

또한, 제1 및 제2 외부 전극(131, 132)은 필요시 바디(110)의 제3 및 제4 면(3, 4)에서 제1, 2, 5 및 6면(1, 2, 5, 6)의 일부까지 연장되게 형성될 수 있다.The first and second external electrodes 131 and 132 may be connected to the first, second, fifth, and sixth faces 1, 2, 5, and 6 on the third and fourth faces 3 and 4 of the body 110, 6).

이 경우 제1 및 제2 외부 전극(131, 132)의 고착강도를 향상시킬 수 있으며, 바디(110)의 제1 면(1) 또는 제2 면(2)이 실장 면이 될 수 있다.In this case, the bonding strength of the first and second external electrodes 131 and 132 can be improved, and the first surface 1 or the second surface 2 of the body 110 can be a mounting surface.

이러한 제1 및 제2 외부 전극(131, 132)은 도전성이 우수한 도전성 금속 재료로 이루어질 수 있다.The first and second external electrodes 131 and 132 may be made of a conductive metal material having excellent conductivity.

예컨대, 제1 및 제2 외부 전극(131, 132)은 은(Ag) 또는 구리(Cu) 중 적어도 하나를 포함하는 재료 또는 이들의 합금으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.For example, the first and second external electrodes 131 and 132 may be made of a material containing at least one of silver (Ag) and copper (Cu), or an alloy thereof, but the present invention is not limited thereto.

또한, 제1 및 제2 외부 전극(131, 132)의 외표면에는 필요시 도금층(미도시)이 형성될 수 있고, 상기 도금층은 니켈(Ni)층 및 주석(Sn)층이 안쪽에서부터 순서대로 형성될 수 있다.
In addition, a plating layer (not shown) may be formed on the outer surfaces of the first and second external electrodes 131 and 132 if necessary, and the nickel (Ni) layer and the tin (Sn) .

도 4는 도 2에서 도체 패턴 및 비아 전극이 형성된 유전체층 하나를 나타낸 평면도이다.
FIG. 4 is a plan view showing one dielectric layer in which a conductor pattern and via-electrodes are formed in FIG. 2. FIG.

도 4는 Z 방향으로 최상단에 배치된 도체 패턴(121)과 그 도체 패턴(121)에 형성된 비아 전극(162)을 도시한 것이나, 그 외 다른 도체 패턴들(122-125)도 간극과 비아 전극의 형성된 위치만 다를 뿐 비아 전극의 형상은 유사하므로, 이하 최상단에 배치된 도체 패턴(121)과 그 도체 패턴(121)에 형성된 비아 전극(162)을 기준으로 설명하나 이는 다른 비아 전극에 관한 설명을 포함하는 것으로 본다.
4 shows the conductor pattern 121 disposed at the uppermost position in the Z direction and the via electrode 162 formed in the conductor pattern 121. Other conductor patterns 122-125 are also formed between the gap and the via- The via-electrodes 162 formed on the conductor patterns 121 are arranged on the uppermost surface of the conductor pattern 121. However, since the via-electrodes 162 are formed on the conductor pattern 121, . ≪ / RTI >

본 실시 예의 비아 전극(162)은 각각의 유전체층(111)에 관통 구멍인 비아(미도시)을 형성한 후, 이 비아에 도전성이 우수한 도전성 페이스트를 충전하여 형성할 수 있다.The via-electrode 162 of this embodiment can be formed by forming a via (not shown) as a through hole in each dielectric layer 111 and then filling the via with a conductive paste having excellent conductivity.

상기 도전성 페이스트는 예를 들어 은(Ag), 은-팔라듐(Ag-Pd), 니켈(Ni) 및 구리(Cu) 중 적어도 하나 또는 이들의 합금으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.The conductive paste may be composed of at least one of silver (Ag), silver-palladium (Ag-Pd), nickel (Ni) and copper (Cu), or an alloy thereof, but the present invention is not limited thereto .

또한, 비아 전극(162)은, 도체 패턴(121)이 형성되는 방향으로의 길이를 L로, 상기 L과 교차되는 방향으로의 폭을 W라 할 때, L이 W 보다 길게 형성되고, 예를 들어 코너 부분이 직각으로 된 직사각형 또는 곡면으로 된 타원형 등으로 형성될 수 있다.
When the length in the direction in which the conductor pattern 121 is formed is L and the width in the direction crossing the L is W, L is formed to be longer than W, and the via- A rectangular or curved ellipse having a corner portion at a right angle, or the like.

이때, 본 실시 예의 비아 전극(162)은, 도체 패턴(121)이 형성되는 방향으로의 길이를 L로, 상기 L과 교차되는 방향으로의 폭을 W라 할 때, W는 도체 패턴(121)의 선폭의 70% 이하이고, L/W는 1.5 이상일 수 있다. When the length in the direction in which the conductor pattern 121 is formed is L and the width in the direction intersecting the L is W, the via electrode 162 of the present embodiment has W, Of the line width, and L / W may be 1.5 or more.

적층형 인덕터는 고전류화가 되면 비아 부분의 전기적 연결성이 저하되어 Rdc가 상승될 수 있다. 이때, 비아를 확대하면 전기적 연결성은 강화할 수 있으나, 상기 W가 도체 패턴(121)의 선폭의 70%를 초과하고, 상기 L/W가 1.5 미만이면 세라믹 시트에 레이저 펀칭을 하여 도체 패턴을 인쇄한 후 박리할 때 비아를 통해 도전성 금속이 빠지면서 코일의 오픈 불량이 발생할 수 있다
When the stacked inductor becomes high-current, the electrical connectivity of the via portion is lowered, and Rdc can be increased. At this time, if the via is enlarged, the electrical connectivity can be enhanced. However, if the W exceeds 70% of the line width of the conductor pattern 121 and the L / W is less than 1.5, the ceramic sheet is laser punched to print the conductor pattern The conductive metal may escape through the via during peeling, resulting in open failure of the coil

본 발명의 인덕터는 빌드-업 공법을 사용하여 제작할 수 있다. 빌드-업 공법은 레이저 드릴 등을 이용해 각각의 층별로 비아와 도체 패턴을 형성하고 Z방향으로 적층하는 공법이다.The inductor of the present invention can be manufactured using a build-up method. The build-up method is a method of forming vias and conductor patterns for each layer by using a laser drill or the like and laminating them in the Z direction.

도 5를 참조하면, 이러한 빌드-업 공법을 사용하는 경우, 비아 전극(162')의 폭은 도체 패턴(121)의 폭과 동일하게 형성될 수 있다.Referring to FIG. 5, when such a build-up method is used, the width of the via electrode 162 'may be the same as the width of the conductive pattern 121.

이렇게 비아 전극(162')의 폭과 도체 패턴(121)의 폭을 동일하게 형성하면, 층간 도체 패턴의 오버랩되는 부분이 줄어들어 전체적으로 코일이 길이가 길어지게 되는 효과가 발생할 수 있다.
If the width of the via electrode 162 'and the width of the conductor pattern 121 are formed to be equal to each other, the overlapped portions of the interlayer conductor patterns may be reduced and the overall length of the coils may be increased.

종래의 적층형 인덕터는 세라믹 시트에 레이저를 이용하여 펀칭을 하여 비아를 형성하고, 비아를 채우도록 세라믹 시트 상에 도전성 금속으로 도체 패턴을 인쇄하여 층간 연결을 하는 구조이다.A conventional multilayer inductor is a structure in which vias are formed by punching a ceramic sheet using a laser, and a conductor pattern is printed on a ceramic sheet so as to fill vias, thereby interconnecting layers.

그러나, 세라믹 시트에 레이저 펀칭을 하면 도체 패턴을 인쇄한 후 박리할 때 비아를 통해 도전성 금속이 빠지면서 코일의 오픈(open)불량이 발생할 가능성이 높아진다.However, when the ceramic sheet is laser-punched, there is a high possibility that openings of the coils open due to the removal of the conductive metal through the vias when the conductor pattern is peeled off after printing.

이러한 코일의 오픈 불량을 방지하기 위해 비아의 사이즈를 줄이는 방법이 사용될 수 있다.A method of reducing the size of the via may be used to prevent such an open failure of the coil.

그러나, 이 경우 비아 내에 도전성 금속이 미토출되어 비아 전극이 제대로 형성되지 않아 오픈 불량이 발생하거나 또는 층간 도체 패턴 간의 전기적 연결성이 저하되어 인덕터의 Rdc(직류저항)가 상승되는 문제가 발생할 수 있다.
However, in this case, there is a problem that the conductive metal is not discharged in the via, and the via electrode is not properly formed, resulting in an open failure or the electrical connection between the interlayer conductor patterns is deteriorated and the Rdc (direct current resistance) of the inductor is increased.

반면에, 본 실시 예에 의한 인덕터는, 비아 전극이 형성되는 부분을 도체 패턴이 형성되는 방향으로의 길이를 L로 상기 L과 교차되는 방향으로의 폭을 W라 할 때 L이 W 보다 길어지게 강건 설계하여, 종래 적층형 인덕터 구조에서 도체 패턴을 형성하기 위한 도전성 금속 중 일부가 비아에 빠지면서 발생하던 오픈 불량을 해소할 수 있다.On the other hand, in the inductor according to the present embodiment, when a length in a direction in which a via-electrode is formed is L in a direction in which a conductor pattern is formed and W is a width in a direction crossing the L, L is longer than W It is possible to solve the open defect which is caused by the fact that a part of the conductive metal for forming the conductor pattern in the conventional layered inductor structure falls into the via.

또한, 본 실시 예에 따르면, 빌드업(Build-Up) 공법을 이용하여 비아 전극의 형상을 자유롭게 설계할 수 있다. 또한, 비아의 사이즈가 작은 경우 발생하던 비아 전극의 미형성에 의한 오픈 불량 및 층간 도체 패턴 간의 전기적 연결성 저하에 의한 인덕터의 Rdc가 상승되는 현상을 방지할 수 있다.
Also, according to the present embodiment, the shape of the via-electrode can be freely designed using a build-up method. It is also possible to prevent an increase in the Rdc of the inductor due to the open failure due to the non-formation of the via electrode and the decrease in the electrical connectivity between the interlayer conductor patterns, which is generated when the via size is small.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be obvious to those of ordinary skill in the art.

100: 인덕터
110: 바디
111: 유전체층
120: 코일
121-125: 도체 패턴
121a, 122a: 제1 및 제2 리드부
131, 132: 제1 및 제2 외부 전극
161, 162, 162' 비아 전극
100: inductor
110: Body
111: dielectric layer
120: Coil
121-125: Conductor pattern
121a, 122a: first and second lead portions
131, 132: first and second outer electrodes
161, 162, 162 'Via electrode

Claims (6)

유전체층 또는 자성체층과 코일을 포함하고, 서로 대향하는 제1 및 제2 면, 제1 및 제2 면과 연결되고 서로 대향되는 제3 및 제4 면, 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되며 서로 대향하는 제5 및 제6 면을 포함하며, 상기 코일의 양단이 제3 및 제4 면을 통해 각각 노출되는 바디; 및 상기 바디의 제3 및 제4 면에 각각 배치되고, 상기 코일의 노출된 양단과 각각 접속되는 제1 및 제2 외부 전극; 을 포함하며,
상기 코일은, 각각의 유전체층 또는 자성체층 상에 간극을 갖는 띠 형상으로 형성된 복수의 도체 패턴; 및 상기 도체 패턴의 형성된 일 방향을 따라 일정 간격으로 형성되고, 상하로 배치된 도체 패턴을 연결하는 비아 전극; 을 포함하며,
상기 비아 전극은, 상기 도체 패턴이 형성되는 방향으로의 길이가 이와 교차되는 방향으로의 폭 보다 길게 형성되는 인덕터.
A dielectric layer or a magnetic layer and a coil, and has first and second surfaces opposed to each other, third and fourth surfaces connected to the first and second surfaces and opposed to each other, first and second surfaces connected to the first and second surfaces, A body connected to the fourth surface and including fifth and sixth surfaces facing each other, both ends of the coil being exposed through the third and fourth surfaces, respectively; And first and second external electrodes respectively disposed on the third and fourth surfaces of the body, respectively, and connected to both exposed ends of the coil; / RTI >
The coil includes a plurality of conductor patterns formed in a strip shape having a gap on each of the dielectric layers or the magnetic material layers; A via electrode formed at predetermined intervals along one direction in which the conductor pattern is formed and connecting the conductor patterns arranged up and down; / RTI >
Wherein the via electrode is formed to have a length in a direction in which the conductor pattern is formed is longer than a width in a direction in which the conductor pattern is formed.
제1항에 있어서,
상기 비아 전극에서 상기 도체 패턴이 형성되는 방향으로의 길이를 L로, 상기 L과 교차되는 방향으로의 폭을 W라 할 때, W는 도체 패턴의 선폭의 70% 이하이고, L/W는 1.5 이상인 인덕터.
The method according to claim 1,
L is a length in a direction in which the conductor pattern is formed in the via electrode and L is a width in a direction intersecting the L. W is 70% or less of a line width of the conductor pattern and L / W is 1.5 Inductor.
제1항에 있어서,
상기 비아 전극이 직사각형 또는 타원형으로 형성되는 인덕터.
The method according to claim 1,
Wherein the via electrode is formed in a rectangular shape or an elliptical shape.
제1항에 있어서,
상기 비아 전극의 폭이 상기 도체 패턴의 폭과 동일하게 형성되는 인덕터.
The method according to claim 1,
The width of the via electrode being equal to the width of the conductor pattern.
제1항에 있어서,
상기 도체 패턴 중 적어도 하나에 상기 바디의 제3 및 제4 면을 통해 각각 노출되도록 형성되는 제1 및 제2 리드부를 더 포함하는 인덕터.
The method according to claim 1,
And at least one of the conductor patterns has first and second lead portions formed to be exposed through third and fourth surfaces of the body, respectively.
제1항에 있어서,
상기 제1 및 제2 외부 전극이 상기 바디의 제3 및 제4 면에서 제1, 제2, 제5 및 제6 면의 일부까지 연장되게 형성되는 인덕터.
The method according to claim 1,
Wherein the first and second external electrodes are formed to extend to portions of the first, second, fifth, and sixth surfaces on the third and fourth surfaces of the body.
KR1020160170387A 2016-12-14 2016-12-14 Inductor KR20180068570A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160170387A KR20180068570A (en) 2016-12-14 2016-12-14 Inductor
CN201710520479.5A CN108231331A (en) 2016-12-14 2017-06-30 Inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160170387A KR20180068570A (en) 2016-12-14 2016-12-14 Inductor

Publications (1)

Publication Number Publication Date
KR20180068570A true KR20180068570A (en) 2018-06-22

Family

ID=62656541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160170387A KR20180068570A (en) 2016-12-14 2016-12-14 Inductor

Country Status (2)

Country Link
KR (1) KR20180068570A (en)
CN (1) CN108231331A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210080823A (en) 2019-12-23 2021-07-01 주식회사 한국가스기술공사 A jig structure for assembling and disassembling piston of compressor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4895193A (en) 1972-03-15 1973-12-06
KR101646505B1 (en) 2012-02-08 2016-08-08 다이요 유덴 가부시키가이샤 Laminated inductor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571247B2 (en) * 1999-03-31 2004-09-29 太陽誘電株式会社 Multilayer electronic components
KR101983149B1 (en) * 2013-09-24 2019-05-28 삼성전기주식회사 Laminated Inductor And Manufacturing Method Thereof
KR101693749B1 (en) * 2015-04-06 2017-01-06 삼성전기주식회사 Inductor device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4895193A (en) 1972-03-15 1973-12-06
KR101646505B1 (en) 2012-02-08 2016-08-08 다이요 유덴 가부시키가이샤 Laminated inductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210080823A (en) 2019-12-23 2021-07-01 주식회사 한국가스기술공사 A jig structure for assembling and disassembling piston of compressor

Also Published As

Publication number Publication date
CN108231331A (en) 2018-06-29

Similar Documents

Publication Publication Date Title
KR102004787B1 (en) Multilayered electronic component and manufacturing method thereof
JP5598492B2 (en) Multilayer coil parts
KR102004793B1 (en) Multi-layered electronic part and board having the same mounted thereon
KR101908279B1 (en) Laminated coil parts
JP2020057754A (en) Multilayer ceramic electronic component
KR101641574B1 (en) Embedded multilayer ceramic electronic component, manufacturing method thereof and print circuit board having embedded multilayer ceramic electronic component
KR20160040035A (en) Chip component and manufacturing method thereof
CN109727768B (en) Electronic component
JP6879620B2 (en) Multilayer ceramic capacitors and their mounting boards
KR20150117888A (en) Multilayered electronic component
JP6124793B2 (en) PTC device
US10902994B2 (en) Coil electronic component
KR20190049497A (en) Electronic component
KR101983149B1 (en) Laminated Inductor And Manufacturing Method Thereof
KR102658611B1 (en) Coil Electronic Component
KR20150080797A (en) Ceramic electronic component
JP2017216288A (en) Multilayer coil component
US11017936B2 (en) Coil electronic component
JP5686225B2 (en) Laminated board
US10468183B2 (en) Inductor and manufacturing method of the same
KR20180068570A (en) Inductor
JP7234552B2 (en) Laminated coil parts
JP2007227566A (en) Coil component
JP2017216290A (en) Multilayer coil component
KR20220101590A (en) Inductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment