KR20180065930A - A multi-stage amplifier in which a power supply voltage is adaptively supplied - Google Patents

A multi-stage amplifier in which a power supply voltage is adaptively supplied Download PDF

Info

Publication number
KR20180065930A
KR20180065930A KR1020170166416A KR20170166416A KR20180065930A KR 20180065930 A KR20180065930 A KR 20180065930A KR 1020170166416 A KR1020170166416 A KR 1020170166416A KR 20170166416 A KR20170166416 A KR 20170166416A KR 20180065930 A KR20180065930 A KR 20180065930A
Authority
KR
South Korea
Prior art keywords
stage
amplifier
power
output
supply voltage
Prior art date
Application number
KR1020170166416A
Other languages
Korean (ko)
Other versions
KR102456842B1 (en
Inventor
이희동
공선우
김철호
박봉혁
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20180065930A publication Critical patent/KR20180065930A/en
Application granted granted Critical
Publication of KR102456842B1 publication Critical patent/KR102456842B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

Disclosed is a multi-stage amplifier to which power supply voltage is adaptively supplied. The multi-stage amplifier to which the power supply voltage is adaptively supplied comprises: a plurality of power amplifiers sequentially amplifying and outputting an input signal through a plurality of steps; a detector detecting an output of the power amplifier belonging to the selected step among the plurality of steps; and a voltage controller adaptively supplying the voltage applied to the power amplifier belonging to one of the previous step of the final step of the plurality of steps according to the output detected by the detector. Therefore, linearity and power efficiency of the power amplifier can be improved.

Description

적응적 전원 전압을 인가함으로써 선형성과 효율성이 향상된 다단 증폭기{A MULTI-STAGE AMPLIFIER IN WHICH A POWER SUPPLY VOLTAGE IS ADAPTIVELY SUPPLIED}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a multi-stage amplifier that improves linearity and efficiency by applying an adaptive power supply voltage.

본 발명은 적응적으로 전원 전압이 공급되는 다단 증폭기에 관한 것으로, 더욱 상세하게는 다단 증폭기에서 최종단의 전단들에 위치한 전력 증폭기에 적응적으로 전원 전압을 인가하고, 전단들에 있는 바이어스 회로에 달링턴 회로를 적용함으로써, 선형성과 효율성을 향상시킨 다단 증폭기에 관한 것이다.The present invention relates to a multi-stage amplifier to which a power supply voltage is adaptively applied, and more particularly, to a multi-stage amplifier in which a power supply voltage is adaptively applied to a power amplifier located at the previous stages of a final stage in a multi- To a multi-stage amplifier that improves linearity and efficiency by applying a Darlington circuit.

이동통신기술이 발전을 거듭하면서 시스템에서 요구되는 선형성 규격을 만족하면서 효율을 증가하는 전력증폭기의 요구가 계속 증가하고 있다. 여기에서 기하급수적으로 늘어나는 모바일 데이터 사용을 해결하기 위해서 5G 이동통신에서는 20GHz 이상의 주파수를 이용할 것으로 예상된다. 5G 이동통신에 적합한 전력증폭기 개발에서 중요한 부분은 전력증폭기의 평균 출력전력까지 선형적으로 동작해야 한다는 점이다. 또한, 저전력 동작을 위해서 전력증폭기 효율도 중요하게 된다.As the mobile communication technology continues to evolve, the demand for a power amplifier that increases the efficiency while satisfying the linearity standard required by the system continues to increase. Here, in order to solve the exponentially increasing use of mobile data, 5G mobile communication is expected to use frequencies above 20GHz. An important part of developing a power amplifier suitable for 5G mobile communications is that it must operate linearly up to the average output power of the power amplifier. Also, the power amplifier efficiency becomes important for low power operation.

한편, 일반적으로 다단 증폭기란 다수의 증폭기를 서로 직렬로 연결하여 전단 증폭기의 출력이 후단 증폭기로 입력되는 과정을 통해 최초 입력된 신호가 연쇄적으로 증폭되는 구조를 갖는 증폭기를 말한다.In general, a multi-stage amplifier refers to an amplifier having a structure in which a plurality of amplifiers are connected in series to each other, and the output of the front-end amplifier is input to the rear-end amplifier.

이때, 다단 증폭기는 그 용도에 따라 2단 또는 3단의 형태 등으로 구성될 수 있는데, 앞서 설명한 바와 같이 소비되는 전력으로 인한 증폭기 효율 감소를 막고, 원하는 동작을 보장할 수 있는 선형성이 만족되도록 구성하는 것이 필요하다.In this case, the multi-stage amplifier may be configured in a two-stage or three-stage configuration depending on its use. As described above, it is possible to prevent the amplifier efficiency from being reduced due to power consumption and to satisfy the linearity .

다만, 기존의 다단 증폭기는 각 단의 전력 증폭기에 인가되는 전원 전압으로 고정된 전원 전압을 제공함으로써, 전력 효율이 떨어지고 선형성이 저하되는 문제점이 있다.However, the conventional multi-stage amplifier has a problem that the power efficiency is lowered and linearity is lowered by providing a fixed power supply voltage to the power supply voltage applied to each stage of the power amplifier.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 적응적으로 전원 전압이 공급되는 다단 증폭기(Multi stage amplifier)를 제공하는 데 있다.In order to solve the above problems, an object of the present invention is to provide a multi-stage amplifier to which a power supply voltage is adaptively supplied.

상기 목적을 달성하기 위한 본 발명은, 적응적으로 전원 전압이 공급되는 다단 증폭기를 제공한다.According to an aspect of the present invention, there is provided a multi-stage amplifier to which a power supply voltage is adaptively supplied.

여기서 적응적으로 전원 전압이 공급되는 다단 증폭기(Multi stage amplifier)는, 복수의 단계를 통해 입력 신호를 연쇄적으로 증폭하여 출력하는 복수의 전력 증폭기, 상기 복수의 단계 중 선택된 단계에 속한 전력 증폭기의 출력을 검출하는 검출기 및 상기 검출기에서 검출된 출력에 따라 상기 복수의 단계 중 최종 단계의 전 단계들 중 하나에 속한 전력 증폭기에 인가되는 전압을 적응적으로 공급하는 전압 제어기를 포함할 수 있다.Here, a multi-stage amplifier to which a power supply voltage is adaptively supplied includes a plurality of power amplifiers for sequentially amplifying and outputting input signals through a plurality of stages, a plurality of power amplifiers And a voltage controller for adaptively supplying a voltage to be applied to the power amplifier belonging to one of the last stages of the plurality of stages according to the output detected by the detector.

여기서 상기 검출기는, 상기 최종 단계에 속한 전력 증폭기의 출력을 검출할 수 있다.Here, the detector can detect the output of the power amplifier belonging to the final stage.

여기서 상기 검출기는, 상기 최종 단계의 바로 앞 단에 속한 전력 증폭기의 출력을 검출할 수 있다.Here, the detector can detect the output of the power amplifier belonging to the immediately preceding stage of the final stage.

여기서 상기 전압 제어기는, 상기 최종 단계의 바로 앞단에 속한 전력 증폭기에 인가되는 전압을 적응적으로 공급할 수 있다.Here, the voltage controller may adaptively supply the voltage applied to the power amplifier immediately before the final stage.

여기서 상기 검출기는, 상기 선택된 단계에 속한 전력 증폭기를 구성하는 트랜지스터의 에미터에 흐르는 전류를 검출할 수 있다.Here, the detector can detect the current flowing in the emitter of the transistor constituting the power amplifier belonging to the selected step.

여기서 상기 검출기는, 상기 선택된 단계에 속한 전력 증폭기를 구성하는 트랜지스터의 에미터에 인가되는 전압을 검출할 수 있다.Here, the detector can detect the voltage applied to the emitter of the transistor constituting the power amplifier belonging to the selected step.

여기서 상기 검출기는, 상기 선택된 단계에 속한 전력 증폭기를 구성하는 트랜지스터의 에미터를 단락시키고 베이스에 인가되는 전압을 검출할 수 있다.Here, the detector may short-circuit the emitter of the transistor constituting the power amplifier belonging to the selected stage and detect the voltage applied to the base.

여기서 상기 전압 제어기는, 상기 검출기에 의해 검출된 출력 신호의 파형에 상응하도록 상기 복수의 단계 중 최종 단계의 전 단계들 중 하나에 속한 전력 증폭기에 인가되는 전압을 적응적으로 변경할 수 있다.Wherein the voltage controller may adaptively change the voltage applied to the power amplifier belonging to one of the last stages of the plurality of stages to correspond to the waveform of the output signal detected by the detector.

여기서 다단 증폭기는 상기 복수의 단계에 속한 전력 증폭기 중 적어도 하나에 대한 동작점을 설정하는 복수의 바이어스 회로를 더 포함할 수 있다.The multi-stage amplifier may further include a plurality of bias circuits for setting operating points for at least one of the power amplifiers belonging to the plurality of stages.

여기서 상기 복수의 바이어스 회로 중 첫번째 단계에 속한 전력 증폭기의 동작점을 설정하는 바이어스 회로는, 같은 극성의 트랜지스터 두 개가 접속된 달링턴 회로로 구성될 수 있다.Here, the bias circuit for setting the operating point of the power amplifier belonging to the first stage of the plurality of bias circuits may be a Darlington circuit connected with two transistors of the same polarity.

상기와 같은 본 발명에 따른 적응적으로 전원 전압이 공급되는 다단 증폭기(Multi stage amplifier)을 이용할 경우에는 전력 증폭기의 선형성을 만족하면서 소모전력을 최소화할 수 있다.In the case of using the multi-stage amplifier adaptively supplied with the power supply voltage according to the present invention as described above, the power consumption can be minimized while satisfying the linearity of the power amplifier.

특히, 본 발명은 이동통신에서 사용하는 RF 시스템에서 더 큰 효과를 가질 수 있으며, 집적회로로 구현되는 전력증폭기나 하이브리드 형태로 제작되는 전력증폭기에도 바로 적용할 수 있는 장점이 있다.Particularly, the present invention can have a greater effect in an RF system used in mobile communication, and can be applied directly to a power amplifier implemented in an integrated circuit or a power amplifier manufactured in a hybrid configuration.

도 1은 2단으로 구성한 다단 증폭기의 블록도이다.
도 2는 출력 파형 경계선(Envelope)에 따라 공급 전압을 변경하는 ET (Envelope Tracking) 기술을 고정된 공급 전압을 사용하는 경우와 비교한 그래프이다.
도 3a는 도 1에서 두번째 단의 전력 증폭기에 대한 공급 전압(VCC2)을 고정하고 첫번째 단의 전력 증폭기에 대한 공급 전압(VCC1)을 변화시켰을때, 다단 전력 증폭기의 효율을 나타낸 그래프이다.
도 3b는 도 3a에 따른 그래프를 확대한 그래프이다.
도 4는 ACLR(Adjacent Channel Leakage power Ratio)의 개념을 설명하기 위한 예시도이다.
도 5는 도 3의 결과가 도출된 회로 환경과 동일한 환경에서 도출한 ACLR 특성을 나타낸 그래프이다.
도 6은 적응적으로 전원 전압이 공급되는 다단 증폭기(Multi stage amplifier)에 대한 예시 블록도이다.
도 7은 본 발명의 일 실시예에 따른 다단 증폭기의 첫번째 단의 전력 증폭기에 구성될 수 있는 회로를 구체화한 것이다.
도 8은 도 7에서의 바이어스 회로에 대하여 달링턴 회로를 적용한 회로도이다.
도 9는 도 7과 도 8의 회로를 서로 비교한 모의시험 결과에 대한 그래프이다.
1 is a block diagram of a multi-stage amplifier including two stages.
2 is a graph comparing the ET (Envelope Tracking) technique for varying the supply voltage according to the output waveform envelope to the case of using a fixed supply voltage.
FIG. 3A is a graph illustrating the efficiency of the multi-stage power amplifier when the supply voltage VCC2 for the second stage power amplifier is fixed and the supply voltage VCC1 for the first stage power amplifier is changed in FIG.
FIG. 3B is an enlarged graph of the graph of FIG. 3A. FIG.
4 is an exemplary diagram for explaining the concept of ACLR (Adjacent Channel Leakage Power Ratio).
5 is a graph showing ACLR characteristics derived from the same environment as the circuit environment from which the results of FIG. 3 are derived.
6 is an exemplary block diagram of a multi-stage amplifier to which a power supply voltage is adaptively supplied.
FIG. 7 illustrates a circuit that may be configured in a first stage power amplifier of a multi-stage amplifier according to an embodiment of the present invention.
FIG. 8 is a circuit diagram in which a Darlington circuit is applied to the bias circuit in FIG. 7; FIG.
FIG. 9 is a graph of a simulation test result in which the circuits of FIG. 7 and FIG. 8 are compared with each other.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.

제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. The terms first, second, A, B, etc. may be used to describe various elements, but the elements should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component. And / or < / RTI > includes any combination of a plurality of related listed items or any of a plurality of related listed items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 2단으로 구성한 다단 증폭기의 블록도이다.1 is a block diagram of a multi-stage amplifier including two stages.

도 1을 참조하면, 다단 증폭기(multistage amplifier)의 예시 구성으로서, 입력 매칭 회로(input matching circuit, input MC)를 갖는 첫번째 단의 증폭기(1st Stage), 첫번째 단의 증폭기(1st Stage) 출력과 두번째 단의 증폭기(2nd Stage) 입력 사이에 연결된 중간 매칭 회로(Inter-stage Matching Circuit, Inter MC), 중간 매칭 회로(Inter MC)의 출력을 입력으로 갖는 두번째 단의 증폭기(2nd Stage) 및 두번째 단의 증폭기(2nd Stage)의 출력에 연결된 출력 매칭 회로(Output MC)를 포함한 2단의 전력 증폭기를 설명할 수 있다. 이때, 도 1에서는 2단의 전력 증폭기를 예로 들지만, 원하는 응용분야에 따라 더 많은 스테이지로 구성된 전력 증폭기에도 적용될 수 있는 것으로 해석되어야 한다.1, an exemplary configuration of a multi-stage amplifier (multistage amplifier), the input matching circuit, the amplifier of the first stage has a (input matching circuit, input MC) (1 st Stage), the amplifier of the first stage (1 st Stage) output (2 nd Stage) having an input of the intermediate matching circuit (Inter MC) as an input, an intermediate matching circuit (Inter MC) connected between the input of the second stage (2 nd stage) And an output matching circuit (Output MC) connected to the output of the second stage amplifier (2nd stage). In this case, although a two-stage power amplifier is taken as an example in FIG. 1, it can be applied to a power amplifier having more stages according to a desired application field.

첫번째 단의 증폭기(1st stage)는 드라이버 증폭기(driver amplifier, DA)로서, 고이득을 가지면서 전력 증폭기(power amplifier, PA)에 적합한 RF 신호(radio frequency signal) 레벨을 전달하는 역할을 할 수 있다. 또한, 첫번째 단의 전력 증폭기(1st stage)는 선형적인 특성을 가지도록 하기 위해서 A 클래스 증폭기(Class A amplifier)로 동작할 수 있다. The first stage (1 st stage) is a driver amplifier (DA), which can deliver a RF signal (radio frequency signal) level suitable for a power amplifier (PA) with high gain have. In addition, the first stage power amplifier (1 st stage) can operate as a Class A amplifier in order to have a linear characteristic.

여기서 A 클래스 증폭기는 트랜지스터 활성 영역 전체에 걸쳐 동작하도록 바이어스된 증폭기를 의미할 수 있다. 구체적으로 A 클래스 증폭기는 출력이 입력과 동위상 또는 반전(180°) 위상차를 나타낼 수 있고, 교류 부하선의 활성 영역(또는 직선 영역)에 동작점이 설정되므로, 입력 신호가 왜곡 없이 증폭되어 출력될 수 있다. 따라서, A 클래스 증폭기는 특정한 전원전압 조건에서 전류가 충분하게 공급되므로, 증폭기의 선형성이 잘 유지될 수 있다.Where an A class amplifier may refer to an amplifier biased to operate across the transistor active region. Specifically, an A-class amplifier can exhibit an in-phase or inverted (180 °) phase difference with the input, and an operating point is set in the active region (or linear region) of the AC load line so that the input signal can be amplified and output without distortion have. Therefore, since the class A amplifier is sufficiently supplied with the current under a specific power supply voltage condition, the linearity of the amplifier can be well maintained.

두번째 단의 증폭기(2nd stage)는 전력 증폭기(power amplifier, PA)로서 시스템에서 요구하는 고출력을 생성할 수 있다.The second stage amplifier (2 nd stage) is a power amplifier (PA) that can produce the high power required by the system.

첫번째 단의 증폭기(1st stage)와 두번째 단의 증폭기(2nd stage)는 각각 인가된 전원 전압(VCC1, VCC2)과 동작점을 결정할 수 있는 기준전압(Vref1, Vref2)에 의해서 동작할 수 있다. The amplifier of the first stage (1 st stage) and the amplifier of the second stage (2 nd stage) can be operated by the applied power supply voltages (VCC1, VCC2) and reference voltages (Vref1, Vref2) .

한편, 전력 증폭기의 효율(Power Amplifier Effiency)은 다음의 수학식 1로 표현할 수 있다. Meanwhile, the power amplifier efficiency (Power Amplifier Efficiency) can be expressed by the following equation (1).

Figure pat00001
Figure pat00001

상기 수학식 1을 참조하면, 인가되는 전원전압(PDC)을 줄이면, 전력 증폭기의 효율을 향상시킬 수 있는 것을 확인할 수 있다. 이때, 다단 증폭기는 최종 단이 가장 전력을 많이 소비하므로, 최종 단의 전원전압을 전력증폭기 동작 범위에 따라 다른 전원전압으로 변화시키거나, 입력 RF 신호에 따라 최종단의 전원전압을 실시간으로 변경하여 증폭기의 효율을 향상시킬 수 있다.Referring to Equation (1), it can be seen that the efficiency of the power amplifier can be improved by reducing the applied power voltage (P DC ). In this case, since the final stage of the multi-stage amplifier consumes the most power, the power supply voltage of the final stage is changed to a different power supply voltage according to the operation range of the power amplifier, or the power supply voltage of the final stage is changed in real- The efficiency of the amplifier can be improved.

도 1을 참조하면, 최종 단은 2번째 단이 되므로, 2번째 단의 증폭기의 전원 전압(VCC2)을 동작 범위에 따라 변경(예, 2V, 3V, 4V, 5V 중에 하나를 선택)시키거나, 출력 RF 신호에 따라 변경시킬 수 있다. 이때 변경하는 수단 또는 방법으로, 스위치를 이용하거나 전원전압을 스위칭하거나, envelope tracking (ET) 기술을 사용하여 전원전압을 실시간으로 변경시킬 수 있다.Referring to FIG. 1, since the final stage is the second stage, the power supply voltage VCC2 of the amplifier at the second stage is changed according to the operation range (for example, one of 2V, 3V, 4V, It can be changed according to the output RF signal. At this time, it is possible to change the power supply voltage in real time by using a switch or a power supply voltage, or by using envelope tracking (ET) technology as a means or means for changing.

도 2는 출력 파형 경계선(Envelope)에 따라 공급 전압을 변경하는 ET 기술을 고정된 공급 전압을 사용하는 경우와 비교한 그래프이다.2 is a graph comparing the ET technique for varying the supply voltage according to the output waveform boundary Envelope to the case of using a fixed supply voltage.

도 2의 왼쪽에 표시된 그래프(2a)는 전력 증폭기에 공급 전압으로 고정된 전압(Fixed PA Supply Voltage)을 인가한 경우에 대하여 전송된 RF 신호(Transmitted RF Signal)를 나타낸 것이다. 여기서, 고정된 공급 전압에서 전송된 RF 신호를 제외한 나머지 부분은 열로 인하여 손실되는 에너지(Dissipated As Heat)가 될 수 있다.A graph 2a shown on the left side of FIG. 2 shows a transmitted RF signal transmitted when a fixed voltage (Fixed PA Supply Voltage) is applied to the power amplifier. Here, the remaining portion except for the RF signal transmitted at the fixed supply voltage may be dissipated as heat.

도 2의 오른쪽에 표시된 그래프(2b)는 전력 증폭기에 공급 전압(Tracking PA Supply Voltage)을 출력 신호(Transmitted RF Signal)의 파형에 따라 추적 변경할 때의 그래프이다. 왼쪽의 그래프와 비교하면, 공급 전압에서 전송된 RF 신호를 제외한 나머지 부분(붉은색으로 도시)인, 열로 손실되는 에너지(Dissipated As Heat)가 훨씬 줄어든 것을 확인할 수 있다.A graph (2b) shown on the right side of FIG. 2 is a graph when the tracking amplifier changes the supply voltage (Tracking PA Supply Voltage) according to the waveform of an output signal (Transmitted RF Signal). Compared with the graph on the left, we can see that the dissipated as heat, which is the remainder (shown in red) except for the RF signal transmitted from the supply voltage, is much reduced.

따라서, 출력 파형의 경계선(Envelope)에 따라 최종단의 전력 증폭기에 공급되는 공급 전압을 변경시키면, 전력 증폭기의 효율을 최대한 높일 수 있다. Therefore, if the supply voltage supplied to the power amplifier at the final stage is changed according to the envelope of the output waveform, the efficiency of the power amplifier can be maximized.

한편, 최종단의 전력 증폭기와 달리, 충분히 선형적으로 동작하고 있는 첫번째 단(또는 최종 단의 앞단들)의 증폭기는 고정된 공급전압을 사용하는 것이 일반적이다. 왜냐하면, 첫번째 단(또는 최종 단의 앞단들)의 뒷단에 위치한 전력 증폭기의 선형성을 보장하기 위해서 첫번째 단(또는 최종 단의 앞단들)의 전력 증폭기는 A 클래스 증폭기를 사용하기 때문이다. 하지만, 시스템이 더 복잡해지고 다기능을 처리하도록 요구받고 있기 때문에 최종단이 아닌 최종단의 앞단들에서도 최종단의 전류의 약 1/2에 해당하는 전류를 소비하고 있어, 더 이상 무시못할 전력을 소비하고 있다. 특히나, 최종단 바로 앞단의 대기 전류(quiescent current)와 최종단의 대기 전류의 비는 더 커질 수 있다.On the other hand, unlike the final stage power amplifier, the amplifiers in the first stage (or the front stages of the final stage) which are operating in a sufficiently linear manner generally use a fixed supply voltage. This is because the power amplifier of the first stage (or the front stage of the final stage) uses an A class amplifier to ensure the linearity of the power amplifier located at the rear end of the first stage (or the front ends of the final stage). However, since the system becomes more complicated and is required to handle multifunction, the front end of the final stage, which is not the final stage, consumes about 1/2 of the current of the final stage, . In particular, the ratio of the quiescent current at the front end of the final stage to the quiescent current at the final stage may become larger.

따라서, 추가적인 전력 증폭기 효율 향상을 위해서 본 발명에서는 최종단의 전단들에 위치한 증폭기에 대해 고정된 전압이 아니라 경우에 따라 변경된 전원전압을 인가하는 방안을 제시한다. 예를 들어, 도 1의 첫번째 단의 전력 증폭기의 전원전압(VCC1)을 고정된 전원전압이 아닌 기존보다 더 낮은 전원전압으로 동작시킬 수 있고, 이하에서는 그 결과 그래프를 설명한다. Therefore, in order to improve the efficiency of the additional power amplifier, the present invention proposes a method of applying a power source voltage that is not fixed to the amplifier located at the ends of the final stage but is changed in some cases. For example, the power supply voltage VCC1 of the power amplifier at the first stage of FIG. 1 can be operated at a lower power supply voltage than a fixed power supply voltage, and the resulting graph will be described below.

도 3a는 도 1에서 두번째 단의 전력 증폭기에 대한 공급 전압(VCC2)을 고정하고 첫번째 단의 전력 증폭기에 대한 공급 전압(VCC1)을 변화시켰을때, 다단 전력 증폭기의 효율을 나타낸 그래프이다. 도 3b는 도 3a에 따른 그래프를 확대한 그래프이다.FIG. 3A is a graph illustrating the efficiency of the multi-stage power amplifier when the supply voltage VCC2 for the second stage power amplifier is fixed and the supply voltage VCC1 for the first stage power amplifier is changed in FIG. FIG. 3B is an enlarged graph of the graph of FIG. 3A. FIG.

도 3a를 참조하면, 도 1의 두번째 단의 증폭기(2nd stage)에 인가된 전원 전압(VCC2)을 5V로 고정하고 첫번째 단의 증폭기에 인가된 전원 전압(VCC1)을 변화시키면서 전력증폭기의 효율(PAE)을 확인하였다. 구체적으로, 두번째 단의 증폭기에 인가된 전원 전압(VCC2) 전압을 5V로 고정하고, 첫번째 단의 증폭기에 인가된 전원 전압(VCC1)을 2.5V, 3.4V, 5.0V로 변화시켰을때, 출력 전력에 대한 전력 증폭기 효율(PAE)을 나타낸 것이다. 그래프를 통해서 알 수 있듯이, 출력전력이 증가할수록 전력 증폭기 효율이 증가함을 알 수 있다. 최대 출력 전력에서는 약 40%의 전력 증폭기 효율을 가진다. 이때, 첫번째 단의 증폭기에 인가된 전원전압(VCC1)이 2.5V인 경우, 최대 전력의 제한으로 효율도 40% 이하로 제한되는 것을 확인할 수 있다. 이때, 일반적인 이동 통신 단말기는 최대 출력점에서 사용되지 않으므로, 평균 전력에서의 효율이 더 중요하다. Referring to Figure 3a, the second stage of the amplifier (2 nd stage) for applying a power supply voltage (VCC2) fixed at 5V in and by changing the power supply voltage applied to the amplifier of the first stage (VCC1) efficiency of the power amplifier of Figure 1 (PAE). Specifically, when the power supply voltage (VCC2) applied to the amplifier of the second stage is fixed to 5 V and the power supply voltage (VCC1) applied to the amplifier of the first stage is changed to 2.5 V, 3.4 V and 5.0 V, ≪ / RTI > is the power amplifier efficiency (PAE). As can be seen from the graph, the power amplifier efficiency increases as the output power increases. And the power amplifier efficiency is about 40% at the maximum output power. At this time, when the power supply voltage VCC1 applied to the amplifier of the first stage is 2.5 V, it is confirmed that the efficiency is limited to 40% or less due to the limitation of the maximum power. At this time, since a general mobile communication terminal is not used at a maximum output point, efficiency at an average power is more important.

따라서, 도 3b를 참조하여, 평균 출력 전력 25dBm 출력에서 효율을 비교해 볼 수 있다. 구체적으로, 첫번째 단의 증폭기에 인가된 전원 전압(VCC1)이 2.5V, 3.4V, 5V일 때(DA2.5V, DA3.4V, DA5V 로 표시) 전력 증폭기 효율(PAE)은 17.8%, 17.1%, 14.9%로 나타나는 것을 확인할 수 있다. Thus, referring to FIG. 3B, the efficiency can be compared at an average output power of 25 dBm output. Specifically, the power amplifier efficiency (PAE) is 17.8%, 17.1% when the power supply voltage VCC1 applied to the amplifier of the first stage is 2.5V, 3.4V, 5V (DA2.5V, DA3.4V, DA5V) , And 14.9%, respectively.

도 4는 ACLR(Adjacent Channel Leakage power Ratio)의 개념을 설명하기 위한 예시도이다. 4 is an exemplary diagram for explaining the concept of ACLR (Adjacent Channel Leakage Power Ratio).

전력증폭기의 선형성 특성을 확인하려면, ACLR(Adjacent Channel Leakage power Ratio) 값을 확인할 필요가 있다. ACLR 특성은 RF 입력 신호에 LTE(Long Term Evolution) 신호를 전력증폭기에 인가한 후, 출력되는 RF 신호를 신호분석기를 통해서 분석함으로써, 원하는 대역의 RF 채널 신호와 인접하는 대역의 신호를 비교하는 것이다. To verify the linearity characteristics of the power amplifier, it is necessary to check the Adjacent Channel Leakage power Ratio (ACLR) value. The ACLR characteristic is obtained by applying an LTE (Long Term Evolution) signal to an RF input signal and then analyzing an RF signal output from the power amplifier through a signal analyzer to compare RF channel signals of a desired band with signals of adjacent bands .

도 4를 참조하면, 입력 신호에 대한 RF 입력 스펙트럼에서, 기준 채널(Ref Channel)과 위에 인접한 채널(Upper adjacent channel)과 아래에 인접한 채널(Lower adjacent channel)이 있을 수 있다. 이러한 입력 신호가 전력 증폭기를 통과한 경우 RF 출력 스펙트럼에서 인접 채널들(Upper adjacent channel, Lower adjacent channel)은 기준 채널의 양옆에 존재할 수 있다. 여기서, 기준 채널의 대역폭 내에서의 전력을 Pref로, 인접 채널의 대역폭 내에서의 전력을 Padj라 하면, ACLR값은 다음의 수학식 2와 같이 도출될 수 있다.Referring to FIG. 4, in the RF input spectrum for the input signal, there may be a Ref channel, an upper adjacent channel, and a lower adjacent channel. When the input signal passes through the power amplifier, adjacent channels (Upper adjacent channel) in the RF output spectrum may exist on both sides of the reference channel. Here, if the power in the bandwidth of the reference channel is P ref and the power in the bandwidth of the adjacent channel is P adj , the ACLR value can be derived as shown in Equation (2).

Figure pat00002
Figure pat00002

여기서, 인접 채널이 위와 아래에 각각 존재하므로, 인접 채널의 대역폭 내에서의 전력 또한 두가지 존재할 수 있다. 따라서, 위에 인접한 채널의 대역폭 내에서의 전력을 Pref에 대입하여 도출된 ACLR을 ACLR_upper라고 하고, 아래에 인접한 채널의 대역폭 내에서의 전력을 Pref에 대입하여 도출된 ACLR을 ACLR_lower라고 하면, ACLR은 ACLR_upper와 ACLR_lower를 평균한 결과값일 수 있다.Here, since the adjacent channels are located above and below, there are also two powers within the bandwidth of the adjacent channel. Therefore, if ACLR_upper is derived from the ACLR derived by substituting the power in the bandwidth of the above adjacent channel into P ref , and the power within the bandwidth of the adjacent channel below is substituted into P ref , the resulting ACLR is denoted by ACLR_lower. May be the result of averaging ACLR_upper and ACLR_lower.

이하에서는 이러한 ACLR 계산 과정을 기초로, 도 1과 같은 2단의 다단 증폭기에서의 ACLR 값을 확인한다.Hereinafter, the ACLR value in the two-stage multi-stage amplifier as shown in FIG. 1 is checked based on the ACLR calculation process.

도 5는 도 3의 결과가 도출된 회로 환경과 동일한 환경에서 도출한 ACLR 특성을 나타낸 그래프이다.5 is a graph showing ACLR characteristics derived from the same environment as the circuit environment from which the results of FIG. 3 are derived.

즉, 도 3에서와 마찬가지로 도 1에서와 같은 2단의 다단 증폭기에 대한 ACLR 값을 확인하였으며, 이때 VCC2 전압은 5V로 고정하고, VCC1 전압을 2.5V, 3.4V, 5.0V로 변경하면서 측정하였다.3, the ACLR value for the two-stage multi-stage amplifier as shown in FIG. 1 was confirmed. At this time, the VCC2 voltage was fixed to 5 V and the VCC1 voltage was measured while changing the voltage to 2.5 V, 3.4 V, and 5.0 V .

도 5를 참조하면, VCC1이 5V이고, 출력 전력이 25 dBm 이하에서, ACLR 값은 -48 dBc 이하이다. 반면에 VCC1이 2.5V이고, 출력 전력이 24 dBm 이상에서, ACLR 값은 급격하게 증가하는 것을 확인할 수 있다. 추가적으로 도면에는 도시하지 않았으나, VCC1이 2.5V보다 낮아질수록 ACLR 값이 -40dBc, -30dBc, -20dBc로 급격하게 높아지게 되는 것을 확인할 수 있었다. VCC1이 3.4V인 경우, ACLR 값은 VCC1이 2.5V 일때와 5V 일때 사이의 값을 가진다.Referring to FIG. 5, when VCC1 is 5 V and the output power is 25 dBm or less, the ACLR value is -48 dBc or less. On the other hand, when VCC1 is 2.5 V and the output power is more than 24 dBm, the ACLR value increases sharply. In addition, although it is not shown in the drawing, it was confirmed that as VCC1 is lower than 2.5 V, ACLR values rapidly increase to -40 dBc, -30 dBc, and -20 dBc. When VCC1 is 3.4V, the ACLR value has a value between when VCC1 is 2.5V and when VCC1 is 5V.

도 3에서 확인한 전력 증폭기 효율(PAE)과 도 5에서 확인한 선형성을 고려하면, 전력 증폭기의 출력 전력이 24dBm 까지는 첫번째 단의 전력 증폭기에 인가되는 전원전압(VCC1)은 2.5V를 인가하고, 출력 전력이 24dBm 에서 25dBm 사이에서는 3.4V를 인가하고, 출력 전력이 25dBm 이상에서는 5.0V를 인가하는 것이 전력 증폭기 효율과 선형성 유지 측면에서 효과적인 것을 확인할 수 있다.5, when the output power of the power amplifier is 24 dBm, the power supply voltage VCC1 applied to the first stage power amplifier is 2.5 V, and the output power It is confirmed that applying 3.4V at 24dBm to 25dBm and 5.0V at 25dBm or more are effective in terms of power amplifier efficiency and linearity maintenance.

즉, 출력 전력을 기초로 최종 단에 위치한 전력 증폭기의 앞단에 위치한 전력 증폭기에 인가되는 전원전압을 변경하면 증력 증폭기의 효율과 선형성이 향상될 수 있다.That is, if the power supply voltage applied to the power amplifier located at the front end of the power amplifier located at the final stage is changed based on the output power, the efficiency and linearity of the power amplifier can be improved.

도 6은 적응적으로 전원 전압이 공급되는 다단 증폭기(Multi stage amplifier)에 대한 예시 블록도이다.6 is an exemplary block diagram of a multi-stage amplifier to which a power supply voltage is adaptively supplied.

도 6을 참조하면, 본 발명의 일 실시예에 따른 다단 증폭기(Multi stage amplifier)는, 복수의 단계를 통해 입력 신호를 연쇄적으로 증폭하여 출력하는 복수의 전력 증폭기(101, 102), 상기 복수의 단계 중 선택된 단계에 속한 전력 증폭기의 출력을 검출하는 검출기(111) 및 상기 검출기에서 검출된 출력에 따라 상기 복수의 단계 중 최종 단계의 전 단계들 중 하나에 속한 전력 증폭기에 인가되는 전압을 적응적으로 공급하는 전압 제어기(122)를 포함할 수 있다. 이때, 도 6에서는 2단의 증폭기로 도시하였으나, 이에 한정되는 것은 아니다.Referring to FIG. 6, a multi-stage amplifier according to an embodiment of the present invention includes a plurality of power amplifiers 101 and 102 for sequentially amplifying and outputting input signals through a plurality of stages, A detector 111 for detecting an output of the power amplifier belonging to a selected stage of the plurality of stages, and a controller 111 for adjusting a voltage applied to the power amplifier belonging to one of the previous stages of the plurality of stages And a voltage controller 122 for supplying the voltage to the power source. At this time, in FIG. 6, two stages of amplifiers are shown, but the present invention is not limited thereto.

도 6을 도 1과 비교해보면, 도 1에서 2단으로 구성된 다단 전력 증폭기(101, 102)에, 검출기(111)와 전압 조절기(또는 직류 전압 조절기, DC regulator, 121~122)를 추가로 구성한 것을 확인할 수 있다. 또한, 첫번째 단의 전력 증폭기(101)와 두번째 단의 전력 증폭기(102)는 각각의 동작점을 설정하기 위하여, 바이어스 회로들(1st Bias Circuit, 2nd Bias Circuit, 131~132)이 구성될 수 있다. 또한, 다단 증폭기는 도 1에서와 마찬가지로 첫번째 단의 전력 증폭기에 대한 입력 신호를 전달하는 입력 매칭 회로(141), 첫번째 단의 전력 증폭기의 출력을 두번째 단의 전력 증폭기에 전달하는 중간 매칭 회로(142), 두번째 단의 전력 증폭기의 출력을 수신하여 출력하는 출력 매칭 회로(143)를 포함할 수 있다.6, FIG. 1 shows a configuration in which a detector 111 and a voltage regulator (or a DC voltage regulator, 121 to 122) are additionally provided in the multi-stage power amplifiers 101 and 102 having two stages in FIG. . In addition, bias circuits (1 st Bias Circuit, 2 nd Bias Circuit, 131 - 132) are configured to set the respective operating points of the power amplifier 101 of the first stage and the power amplifier 102 of the second stage . 1, the multi-stage amplifier includes an input matching circuit 141 for transmitting an input signal to the first stage power amplifier, an intermediate matching circuit 142 for transmitting the output of the first stage power amplifier to the second stage power amplifier 142 And an output matching circuit 143 for receiving and outputting the output of the second stage power amplifier.

여기서 전압 제어기(122)는 도 6에서 도시한 것과 같이 전압 조절기(또는 직류 전압 조절기, DC regulator)일 수 있으나, DC/DC 컨버터(DC/DC Converter)일 수도 있다. 또한, 전압 제어기(122)는 검출기(111)에서 검출된 출력에 따라 최종 단계(도면에서는 2단이므로 102가 해당)의 바로 앞단 또는 첫번째 단(101) 에 속한 전력 증폭기에 인가되는 전압을 적응적으로 공급할 수 있다. 또한, 전압 제어기(122)는 검출기(111)에 의해 검출된 출력 신호의 파형에 상응하도록 상기 복수의 단계 중 최종 단계의 전 단계들 중 하나에 속한 전력 증폭기에 인가되는 전압을 적응적으로 변경할 수도 있다(이때, 도 2에서 설명한 ET 기술을 적용할 수 있다). 여기서 전압 제어기(122)가 DC regulator인 경우, VDD1, VDD2, .. , VDDN 과 같이 여러 전원 전압 중에서 스위칭 회로를 이용하여 전원 전압을 선택하여 공급할 수 있다.Here, the voltage controller 122 may be a voltage regulator (or a DC regulator) as shown in FIG. 6, but may be a DC / DC converter. The voltage controller 122 adjusts the voltage applied to the power amplifier belonging to the immediately preceding stage or the first stage 101 of the final stage (corresponding to the stage 102 because the stage is two stages in the drawing) according to the output detected by the detector 111, . In addition, the voltage controller 122 may adaptively change the voltage applied to the power amplifier belonging to one of the previous stages of the final stage, corresponding to the waveform of the output signal detected by the detector 111 (At this time, the ET technique described in FIG. 2 can be applied). Here, when the voltage controller 122 is a DC regulator, a power supply voltage can be selected and supplied using a switching circuit among various power supply voltages such as VDD1, VDD2,..., VDDN.

검출기(111)는 다단 증폭기의 최종 출력단에 위치한 출력 매칭 회로(Output MC, 143)에서 RF 출력 전력을 검출할 수 있다. 검출기(111)로부터 얻은 RF 출력 전력을 참조하여 전압 조절기(DC Regulator)에서 첫번째 단(또는 최종단의 앞단들)의 전력 증폭기(101)에 인가되는 전원전압을 변경할 수 있다. 여기서 검출기(111)는 다양한 형태로 구성될 수 있다. 이처럼, RF 출력 전력을 참조하여 최종단의 앞단들에 위치한 전력 증폭기에 인가되는 전원전압을 변경함으로써, 다단 증폭기의 선형성과 효율성이 향상될 수 있다.The detector 111 may detect the RF output power at the output matching circuit (Output MC, 143) located at the final output stage of the multi-stage amplifier. The power supply voltage applied to the power amplifier 101 in the first stage (or the front stages of the final stage) in the DC regulator can be changed by referring to the RF output power obtained from the detector 111. [ Here, the detector 111 may be configured in various forms. Thus, the linearity and efficiency of the multi-stage amplifier can be improved by changing the power supply voltage applied to the power amplifier located at the front ends of the final stage with reference to the RF output power.

한편, 검출기(111)가 최종단의 출력 회로(143)에서 RF 출력 전력을 검출하는 것으로 설명하였으나, 최종단의 출력 회로(143)에 검출기(111)를 연결하면, 검출기(111)로 인하여 최종 출력이 낮아질 가능성이 있다. 따라서, 최종단이 아닌 다른 단(예를 들면, 최종단의 앞단들)에서 RF 출력 전력을 검출할 수 있고, 최종단이 아닌 다른 단에서 RF 출력 전력을 검출할 경우, 검출하는 RF 출력 전력을 다르게 설정할 수 있다. 예를 들어 검출기(111)는, 최종 단계에 속한 전력 증폭기의 출력을 검출할 수 있다. 또한, 검출기(111)는 최종 단계의 바로 앞 단에 속한 전력 증폭기의 출력을 검출할 수도 있다.It is to be noted that the detector 111 detects the RF output power at the final stage output circuit 143. However, if the detector 111 is connected to the output stage 143 at the final stage, There is a possibility that the output becomes lower. Therefore, the RF output power can be detected at a stage other than the final stage (for example, the front ends of the final stage), and when the RF output power is detected at a stage other than the final stage, You can set it differently. For example, the detector 111 can detect the output of the power amplifier belonging to the final stage. The detector 111 may also detect the output of the power amplifier belonging to the immediately preceding stage of the final stage.

이하에서는, 최종단의 앞단들에서 출력 신호를 검출하는 여러 예시 중 하나로서, 2단으로 구성된 다단 증폭기에서 첫번째 단의 전력 증폭기에 대한 출력 신호를 검출하는 방법을 설명한다. Hereinafter, a method of detecting an output signal for the first stage power amplifier in a two-stage multi-stage amplifier as one of several examples of detecting output signals at the front ends of the final stage will be described.

도 7은 본 발명의 일 실시예에 따른 다단 증폭기의 첫번째 단의 전력 증폭기에 구성될 수 있는 회로를 구체화한 것이다.FIG. 7 illustrates a circuit that may be configured in a first stage power amplifier of a multi-stage amplifier according to an embodiment of the present invention.

도 7을 참조하면, 다단 증폭기의 첫번째 단의 전력 증폭기는 입력 신호를 트랜지스터 증폭기에 전달하는 입력 매칭 회로(Input matching circuit, 141), 트랜지스터 증폭기에 대한 동작점을 설정하는 바이어스 회로(Bias 회로, 131a) 및 트랜지스터 증폭기(Q1)로 구성될 수 있다. 여기서, 트랜지스터 증폭기(Q1)는 트랜지스터의 에미터를 접지한 공통 에미터 증폭기를 예로 들어 도시하였으나, 이에 한정되는 것은 아니며 캐스케이드 증폭기(Cascade amplifier) 등과 같이 다양한 증폭기가 적용될 수 있다.7, the power amplifier of the first stage of the multi-stage amplifier includes an input matching circuit 141 for transmitting an input signal to a transistor amplifier, a bias circuit (Bias circuit 131a And a transistor amplifier Q1. Here, the transistor amplifier Q1 is a common emitter amplifier in which the emitter of the transistor is grounded. However, the present invention is not limited thereto, and various amplifiers such as a cascade amplifier and the like can be applied.

이때, 트랜지스터 증폭기(Q1)의 출력(OUT)은 콜렉터에 위치하므로, 콜렉터에서의 출력을 검출해야 할 수 있다. 이때, 콜렉터에서의 출력 전류(IC)를 직접 검출하는 대신에, 에미터 전류(IE)와 콜렉터 전류(IC)가 근사적으로 거의 같다는 점(도 7의 공통 에미터 증폭회로에서 베이스 전류와 콜렉터 전류의 합이 에미터 전류가 되고, 베이스 전류는 매우 작기 때문)을 이용하여 트랜지스터 증폭기(Q1)의 에미터(Emitter)에 흐르는 전류(IE)를 검출하면, 콜렉터의 출력 전류(IC)를 검출할 수 있다. At this time, since the output OUT of the transistor amplifier Q1 is located in the collector, the output from the collector can be detected. At this time, instead of directly detecting the output current I C at the collector, the emitter current I E and the collector current I C are approximately equal to each other (in the common emitter amplifier circuit of FIG. 7, When the current I E flowing through the emitter of the transistor amplifier Q 1 is detected using the sum of the current and the collector current as the emitter current and the base current is very small, I C ).

또한, 에미터(Emitter)에 흐르는 전류(IE)는 에미터에 연결된 저항(RDet1)에 걸리는 전압(VE)을 모니터링하여 알 수 있다. 따라서, 에미터에 인가되는 전압(VE)을 검출함으로써 콜렉터에서의 출력을 검출할 수도 있다.The current I E flowing in the emitter can be monitored by monitoring the voltage V E applied to the resistor R Det1 connected to the emitter. Therefore, it is also possible to detect the output from the collector by detecting the voltage V E applied to the emitter.

또한, 트랜지스터 증폭기(Q1)의 베이스 전압(VDet1)을 모니터링해서 출력 전류(IC)를 예측할 수 있는 방법을 이용할 수도 있다. It is also possible to use a method capable of predicting the output current I C by monitoring the base voltage V Det1 of the transistor amplifier Q1.

또한, 도 7의 에미터에 연결된 저항(RDet1)을 단락(short)시키고 베이스 전압(VDet1)을 모니터링해서 출력 전류(IE)를 검출할 수도 있다. It is also possible to short the resistor R Det1 connected to the emitter of FIG. 7 and to monitor the base voltage V Det1 to detect the output current I E.

한편, 바이어스 회로(131a)를 통해서 베이스 전압(VDet1)에 안정적으로 전압을 공급함으로써, 트랜지스터 증폭기(Q1)의 동작점을 설정할 수 있는데, 도 7에서와 같이 3개의 트랜지스터(Q2, Q3, Q4) 및 RC 회로를 이용하여 베이스 전압에 원하는 동작점에 해당하는 전압을 공급할 수 있다. 다만 앞의 도 3 설명한 것과 같이, 1단의 전원전압을 2.5V로 고정하게 되면 최종 출력이 제한되어 선형성 문제가 발생하는 문제점이 생길 수 있다. 따라서, 바이어스 회로(131a)에 달링턴 회로를 제공함으로써, 선형성 문제를 해결할 수 있다. 왜냐하면 달링턴 회로는 전류증폭도가 높아 큰 전류를 공급할 수 있으므로, 트랜지스터 증폭기(Q1)에 공급되는 전류도 크게 증가할 수 있다. On the other hand, the operating point of the transistor amplifier Q1 can be set by stably supplying a voltage to the base voltage V Det1 through the bias circuit 131a. As shown in Fig. 7, the three transistors Q2, Q3 and Q4 ) And an RC circuit can be used to supply a voltage corresponding to a desired operating point to the base voltage. However, as described above with reference to FIG. 3, if the power supply voltage of the first stage is fixed to 2.5 V, the final output may be limited and a linearity problem may arise. Therefore, by providing the Darlington circuit to the bias circuit 131a, the linearity problem can be solved. Because the Darlington circuit can supply a large current with high current amplification, the current supplied to the transistor amplifier Q1 can also greatly increase.

이하에서는 바이어스 회로에 달링턴 회로를 적용한 구성을 설명한다.Hereinafter, a configuration in which the Darlington circuit is applied to the bias circuit will be described.

도 8은 도 7에서의 바이어스 회로에 대하여 달링턴 회로를 적용한 회로도이다.FIG. 8 is a circuit diagram in which a Darlington circuit is applied to the bias circuit in FIG. 7; FIG.

도 8을 참조하면, 달링턴 회로가 적용된 바이어스 회로(131b)는 도 7의 트랜지스터 Q2 내지 Q4에 대하여 같은 극성의 트랜지스터 두 개가 접속된 달링턴 회로로 변경함으로써 구성될 수 있다. 즉, 도 7에서의 트랜지스터 Q2가 Q2와 Q2'로, 도 7에서의 트랜지스터 Q3가 Q3와 Q3'로, 도 7에서의 트랜지스터 Q4가 Q4와 Q4'로 변경된 바이어스 회로(131b)를 확인할 수 있다.Referring to FIG. 8, the bias circuit 131b to which the Darlington circuit is applied can be configured by changing to a Darlington circuit to which two transistors of the same polarity are connected to the transistors Q2 to Q4 of FIG. That is, the bias circuit 131b in which the transistor Q2 in FIG. 7 is changed to Q2 and Q2 ', the transistor Q3 in FIG. 7 is changed to Q3 and Q3', and the transistor Q4 in FIG. 7 is changed to Q4 and Q4 ' .

이하에서는 도 7에서의 바이어스 회로(131a)와 도 8에서 달링턴 회로를 추가로 적용한 바이어스 회로(131b)를 사용하였을 때의 차이점을 서로 비교한 실험 결과를 살펴본다.Hereinafter, the experimental results of comparing the differences between the bias circuit 131a in FIG. 7 and the bias circuit 131b using the Darlington circuit in FIG. 8 will be described.

도 9는 도 7과 도 8의 회로를 서로 비교한 모의시험 결과에 대한 그래프이다.FIG. 9 is a graph of a simulation test result in which the circuits of FIG. 7 and FIG. 8 are compared with each other.

도 9를 참조하면, 도 7에서 에미터에 연결된 저항(RDet1)을 단락(short) 한 후에 트랜지스터 증폭기(Q1)의 베이스에 인가된 전압(VDet1)에 의해 트랜지스터 증폭기(Q1)의 출력(OUT)인 콜렉터에 생성되는 전류(Iconv)와, 도 8에서 트랜지스터 증폭기(Q1)의 베이스에 인가되는 전압(Vbe1)에 의해 트랜지스터 증폭기(Q1)의 출력인 콜렉터에 생성되는 전류(Idar)를 서로 비교한 그래프를 확인할 수 있다.Referring to FIG. 9, after the resistor R Det1 connected to the emitter of FIG. 7 is short-circuited, the output (V Det1 ) of the transistor amplifier Q1 is applied to the base of the transistor amplifier Q1 OUT) the current generated in the collector (I conv) and a current generated at the output of the collector of the transistor amplifier (Q1) by the voltage (V be1) is applied to the base of the transistor amplifier (Q1) in Fig. 8 (I dar ) Are compared with each other.

이때, 도 9의 왼쪽 그래프(9a)는 도 7의 회로를 통해서 얻어진 콜렉터 전류를 나타낸 것이고, 오른쪽 그래프(9b)는 도 8의 회로를 통해서 얻어진 콜렉터 전류를 나타낸 것이다.At this time, the left graph 9a of FIG. 9 shows the collector current obtained through the circuit of FIG. 7, and the right graph 9b shows the collector current obtained through the circuit of FIG.

출력 전력이 0dBm에서 24dBm까지 변화하는 부분(가로축)을 살펴보면, 왼쪽 그래프(9a)에서의 콜렉터 전류는 84mA에서 98mA로 변화되고, 오른쪽 그래프(9b)에서의 콜렉터 전류는 78mA에서 103mA로 변화되는 것을 확인할 수 있었다.(Horizontal axis) where the output power changes from 0 dBm to 24 dBm, the collector current in the left graph 9a is changed from 84 mA to 98 mA, and the collector current in the right graph 9b is changed from 78 mA to 103 mA I could confirm.

즉, 달링턴 회로가 추가로 적용된 오른쪽 그래프(9b)에 따르면, 출력 전력이 18 dBm 이하의 작은 영역에서는 왼쪽 그래프(9a)보다 더 작은 출력 전류를 가지므로 선형성이 충분히 보장될 수 있다.That is, according to the right graph (9b) to which the Darlington circuit is additionally applied, the linearity can be sufficiently secured since the output power has a smaller output current than the left graph (9a) in a small region of 18 dBm or less.

또한, 오른쪽 그래프(9b)에 따르면, 출력 전력이 24dBm 이상의 큰 영역에서는 왼쪽 그래프(9a)보다 더 큰 출력 전류를 가진다. 따라서, 도 7과 같이 전력 증폭기에 공급되는 전압(예를 들면 첫번째 단의 전력 증폭기에 공급되는 전압, VCC1)을 조절해 낮추더라도 더 큰 출력 전류를 최종단의 앞단에서 출력해줄 수 있으므로 다단 증폭기의 선형성이 저하되는 것을 방지할 수 있게 된다.According to the right graph 9b, the output current is larger than the left graph 9a in a large region where the output power is 24 dBm or more. Therefore, even if the voltage supplied to the power amplifier (for example, the voltage VCC1 supplied to the power amplifier at the first stage) is lowered as shown in FIG. 7, a larger output current can be output at the front end of the final stage. The linearity can be prevented from being lowered.

이런 결과를 통해서 1단의 회로의 전원전압을 낮추는 경우에도 출력 전력 24dBm을 넘어서서 더 크게 1단의 메인 트랜지스터에 전류를 공급할 수 있다. 이를 통해서 앞에서 제시한 선형성 부분이나 최대 출력을 향상시킬 수 있다. As a result, even if the power supply voltage of the first stage circuit is lowered, the output power can be supplied to the first main transistor larger than 24 dBm. This can improve the linearity or the maximum output given above.

추가적으로 도 8의 회로를 다양하게 변경이 가능하다. 도 8의 달링턴 회로로 구성되어 있는 트랜지스터를 일부는 달링턴 회로, 다른 일부는 일반적인 트랜지스터로 적용할 수 있다. 또한, 메인 트랜지스터 역시 달링턴 회로로 구성이 가능하고 캐스케이드(cascade) 형태의 트랜지스터로 구성할 수도 있다. In addition, the circuit of Fig. 8 can be modified in various ways. The Darlington circuit shown in FIG. 8 can be applied to some of the Darlington circuits, and some of the other transistors can be used as a general transistor. Also, the main transistor may be configured as a Darlington circuit, or may be a cascade type transistor.

본 발명에 따른 적응적 전원 전압이 공급되는 다단 증폭기를 사용하면, 시스템에서 요구되는 선형성을 만족하면서 소모전력을 최소화할 수 있다. 본 발명의 효과는 이동통신에서 사용하는 RF 시스템에서 확연하게 나타날 수 있는데 특히, 집적회로로 구현되는 전력증폭기이나 하이브리드 형태로 제작되는 전력증폭기에 바로 적용할 수 있다. 또한, 도면에서는 주로 bipolar 계열의 트랜지스터만을 설명하였지만, FET 계일의 트랜지스터에서도 동일한 효과를 적용할 수 있다.Using the multi-stage amplifier to which the adaptive power supply voltage according to the present invention is supplied, the power consumption can be minimized while satisfying the linearity required in the system. The effect of the present invention can be clearly shown in an RF system used in mobile communication. In particular, the present invention can be directly applied to a power amplifier implemented in an integrated circuit or a power amplifier manufactured in a hybrid configuration. In addition, although only bipolar transistors are mainly described in the drawings, the same effect can be applied to FET transistors.

본 발명에 따른 방법들은 다양한 컴퓨터 수단을 통해 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 컴퓨터 판독 가능 매체에 기록되는 프로그램 명령은 본 발명을 위해 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.The methods according to the present invention can be implemented in the form of program instructions that can be executed through various computer means and recorded on a computer readable medium. The computer readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions recorded on the computer readable medium may be those specially designed and constructed for the present invention or may be available to those skilled in the computer software.

컴퓨터 판독 가능 매체의 예에는 롬(ROM), 램(RAM), 플래시 메모리(flash memory) 등과 같이 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함될 수 있다. 프로그램 명령의 예에는 컴파일러(compiler)에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터(interpreter) 등을 사용해서 컴퓨터에 의해 실행될 수 있는 고급 언어 코드를 포함할 수 있다. 상술한 하드웨어 장치는 본 발명의 동작을 수행하기 위해 적어도 하나의 소프트웨어 모듈로 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.Examples of computer-readable media include hardware devices that are specially configured to store and execute program instructions, such as ROM, RAM, flash memory, and the like. Examples of program instructions may include machine language code such as those produced by a compiler, as well as high-level language code that may be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate with at least one software module to perform the operations of the present invention, and vice versa.

또한, 상술한 방법 또는 장치는 그 구성이나 기능의 전부 또는 일부가 결합되어 구현되거나, 분리되어 구현될 수 있다. Also, the above-described method or apparatus may be implemented by combining all or a part of the configuration or function, or may be implemented separately.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims It can be understood that

Claims (1)

적응적으로 전원 전압이 공급되는 다단 증폭기(Multi stage amplifier)에서,
복수의 단계를 통해 입력 신호를 연쇄적으로 증폭하여 출력하는 복수의 전력 증폭기;
상기 복수의 단계 중 선택된 단계에 속한 전력 증폭기의 출력을 검출하는 검출기; 및
상기 검출기에서 검출된 출력에 따라 상기 복수의 단계 중 최종 단계의 전 단계들 중 하나에 속한 전력 증폭기에 인가되는 전압을 적응적으로 공급하는 전압 제어기를 포함하는, 다단 증폭기.
In a multi-stage amplifier adaptively supplied with a power supply voltage,
A plurality of power amplifiers for sequentially amplifying and outputting an input signal through a plurality of steps;
A detector for detecting an output of a power amplifier belonging to a selected one of the plurality of steps; And
And a voltage controller adapted to adaptively supply a voltage to be applied to the power amplifier belonging to one of the last stages of the plurality of stages in accordance with the output detected by the detector.
KR1020170166416A 2016-12-08 2017-12-06 A multi-stage amplifier in which a power supply voltage is adaptively supplied KR102456842B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160166704 2016-12-08
KR1020160166704 2016-12-08

Publications (2)

Publication Number Publication Date
KR20180065930A true KR20180065930A (en) 2018-06-18
KR102456842B1 KR102456842B1 (en) 2022-10-21

Family

ID=62768238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166416A KR102456842B1 (en) 2016-12-08 2017-12-06 A multi-stage amplifier in which a power supply voltage is adaptively supplied

Country Status (1)

Country Link
KR (1) KR102456842B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859568A (en) * 1997-04-11 1999-01-12 Raytheon Company Temperature compensated amplifier
KR20030081562A (en) * 2002-04-11 2003-10-22 조성재 High Efficiency Power Amplifier by controlling collector current of transistor
US6683496B2 (en) * 2001-08-20 2004-01-27 Harris Corporation System and method for minimizing dissipation in RF power amplifiers
KR20040010777A (en) * 2001-06-25 2004-01-31 시렌자 마이크로디바이시스, 인코포레이티드 Thermally distributed darlington amplifier
KR20050098137A (en) * 2004-04-06 2005-10-11 엘지전자 주식회사 Power amplifier
KR20060036550A (en) * 2004-10-26 2006-05-02 삼성전자주식회사 Apparatus and method for controling bias of power amplifier
US7772927B1 (en) * 2007-10-04 2010-08-10 Rf Micro Devices, Inc. Active bias Darlington amplifier

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859568A (en) * 1997-04-11 1999-01-12 Raytheon Company Temperature compensated amplifier
KR20040010777A (en) * 2001-06-25 2004-01-31 시렌자 마이크로디바이시스, 인코포레이티드 Thermally distributed darlington amplifier
US6683496B2 (en) * 2001-08-20 2004-01-27 Harris Corporation System and method for minimizing dissipation in RF power amplifiers
KR20030081562A (en) * 2002-04-11 2003-10-22 조성재 High Efficiency Power Amplifier by controlling collector current of transistor
KR20050098137A (en) * 2004-04-06 2005-10-11 엘지전자 주식회사 Power amplifier
KR20060036550A (en) * 2004-10-26 2006-05-02 삼성전자주식회사 Apparatus and method for controling bias of power amplifier
US7772927B1 (en) * 2007-10-04 2010-08-10 Rf Micro Devices, Inc. Active bias Darlington amplifier

Also Published As

Publication number Publication date
KR102456842B1 (en) 2022-10-21

Similar Documents

Publication Publication Date Title
KR101467230B1 (en) Multi-mode bias modulator and envelope tracking power amplifier using the same
US8648656B2 (en) Low-noise amplifier with through-mode
US10396717B2 (en) Power control method, device and communication terminal for radio frequency power amplifier
US9705452B2 (en) Protection circuit for power amplifier
JP2008061124A (en) Power amplifier and portable telephone terminal
CN112803905B (en) Compensation circuit
CN110784184A (en) Broadband high-power amplifier
US9306500B2 (en) Cascode amplifier
US9722546B2 (en) Bias circuit for low quiescent current amplifier
KR20180095440A (en) Power amplifier module
CN108270403B (en) Amplifying circuit
JP4814133B2 (en) High frequency amplifier
KR102456842B1 (en) A multi-stage amplifier in which a power supply voltage is adaptively supplied
US20220271716A1 (en) Power amplifier combiner apparatus and power amplifier circuit
US10236828B2 (en) Power amplifier
KR102447367B1 (en) Current control circuit and power amplifier circuit
JP6384105B2 (en) Power amplifier
JP2007288736A (en) Power amplifier circuit
JP4417069B2 (en) Semiconductor integrated circuit
CN112367055A (en) Overvoltage protection circuit, device and equipment
KR20150060173A (en) Power amplifier
TW201642580A (en) Power control method of amplifier module
US8542065B2 (en) Trans-impedance amplifier for optical receiver
US20220337209A1 (en) Power amplifying circuit
KR20080087583A (en) Apparatus for rf power amplifiers using dynamic switching

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant