KR20180042891A - 데이터 구동부 및 이를 포함하는 표시장치 - Google Patents

데이터 구동부 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20180042891A
KR20180042891A KR1020160135308A KR20160135308A KR20180042891A KR 20180042891 A KR20180042891 A KR 20180042891A KR 1020160135308 A KR1020160135308 A KR 1020160135308A KR 20160135308 A KR20160135308 A KR 20160135308A KR 20180042891 A KR20180042891 A KR 20180042891A
Authority
KR
South Korea
Prior art keywords
control switch
channel
data
output
response
Prior art date
Application number
KR1020160135308A
Other languages
English (en)
Inventor
권기태
김형식
신승환
김규진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160135308A priority Critical patent/KR20180042891A/ko
Publication of KR20180042891A publication Critical patent/KR20180042891A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 의한 표시장치의 데이터 구동부는 디지털 아날로그 변환부, 제1 내지 제4 커패시터, 충전제어 스위치부 및 출력제어 스위치부를 포함한다. 디지털 아날로그 변환부는 디지털 영상데이터를 아날로그 데이터전압으로 변환하고, 데이터전압을 제1 및 제2 채널을 통해서 교대로 출력한다. 제1 및 제2 커패시터는 제1 채널과 제1 출력버퍼 사이에서 병렬로 연결되고, 제3 및 제4 커패시터는 제2 채널과 제2 출력버퍼 사이에서 병렬로 연결된다. 충전제어 스위치부는 제1 채널 또는 상기 제2 채널을 통해서 출력되는 데이터전압을 제1 내지 제4 커패시터에 시분할 분배한다. 출력제어 스위치부는 제1 및 제2 커패시터들 중에서 어느 하나에 충전된 데이터전압과, 제3 커패시터 및 제4 커패시터들 중에서 어느 하나에 충전된 데이터전압을 제1 및 제2 출력버퍼로 동시에 출력한다.

Description

데이터 구동부 및 이를 포함하는 표시장치{Source Driver and Display Device having the Same}
본 발명은 데이터 구동부 및 이를 포함하는 표시장치에 관한 것이다.
평판표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기 발광다이오드소자(Organic Light Emitting Diode Device, OLED) 등이 있다. 평판표시장치는 데이터라인들과 게이트라인들이 직교되도록 배치되고, 데이터라인과 게이트라인이 직교하는 영역이 하나의 화소로 정의된다. 화소들은 패널에서 매트릭스 형태로 복수 개가 형성된다. 각 화소들을 구동하기 위해서, 데이터라인들에는 표시하고자 하는 데이터전압이 공급되고 게이트라인들에는 게이트 펄스가 순차적으로 공급된다. 그리고 게이트펄스가 공급되는 표시라인의 픽셀들에 비디오 데이터전압이 공급되며, 모든 표시라인들이 게이트펄스에 의해 순차적으로 스캐닝되면서 비디오 데이터를 표시한다.
데이터라인들에 인가되는 데이터전압은 데이터 구동부에서 생성된다. 데이터구동부는 디지털 영상데이터를 아날로그 데이터전압으로 변환하는 디지털 아날로그 컨버터(Digital Analog Converter:이하, DAC)를 포함한다. DAC는 데이터라인과 일대일로 연결되어 데이터전압을 인가한다.
DAC는 직렬로 연결되는 다수의 저항들 간의 노드에서 전압을 분배하기 위해서 매우 많은 수의 트랜지스터들을 필요로 한다. 따라서, 데이터 구동부의 사이즈 및 비용이 많이 소요된다.
본 발명은 데이터 구동부의 사이즈 및 제작 비용을 줄일 수 있는 데이터 구동부 및 이를 포함하는 표시장치를 제공하기 위한 것이다.
본 발명에 의한 표시장치의 데이터 구동부는 디지털 아날로그 변환부, 제1 내지 제4 커패시터, 충전제어 스위치부 및 출력제어 스위치부를 포함한다. 디지털 아날로그 변환부는 디지털 영상데이터를 아날로그 데이터전압으로 변환하고, 데이터전압을 제1 및 제2 채널을 통해서 교대로 출력한다. 제1 및 제2 커패시터는 제1 채널과 제1 출력버퍼 사이에서 병렬로 연결되고, 제3 및 제4 커패시터는 제2 채널과 제2 출력버퍼 사이에서 병렬로 연결된다. 충전제어 스위치부는 제1 채널 또는 상기 제2 채널을 통해서 출력되는 데이터전압을 제1 내지 제4 커패시터에 시분할 분배한다. 출력제어 스위치부는 제1 및 제2 커패시터들 중에서 어느 하나에 충전된 데이터전압과, 제3 커패시터 및 제4 커패시터들 중에서 어느 하나에 충전된 데이터전압을 제1 및 제2 출력버퍼로 동시에 출력한다.
본 발명은 하나의 DAC를 이용하여 복수의 데이터라인에 데이터전압을 인가하여, 데이터 구동부의 사이즈 및 제작 비용을 줄일 수 있다.
도 1은 본 발명에 의한 표시장치를 나타내는 도면이다.
도 2는 본 발명에 의한 데이터 구동부의 구성을 나타내는 도면이다.
도 3은 도 2에 도시된 데이터전압 분배부의 구성을 나타내는 도면이다.
도 4는 데이터전압 분배부의 제어신호들의 타이밍을 나타내는 도면이다.
도 5 내지 도 8은 데이터전압 분배부의 구간별 동작을 나타내는 도면들이다.
도 9 및 도 10은 비교 예에 의한 멀티플렉서 및 제어신호를 나타내는 도면들이다.
이하 첨부된 도면을 참조하여 액정표시장치를 중심으로 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.
도 1은 본 발명에 의한 표시장치를 나타내는 도면이다. 본 명세서는 액정표시장치를 중심으로 설명되어 있지만, 본 발명의 기술적 사상은 이에 한정되지 않고 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기 발광다이오드소자(Organic Light Emitting Diode Device, OLED) 등에 적용될 수도 있다.
도 1을 참조하면, 본 발명의 표시장치는 표시패널(100), 타이밍 콘트롤러(110), 레벨 쉬프터(130), 쉬프트 레지스터(140) 및 데이터 구동부(150)를 포함한다.
표시패널(100)은 매트릭스 형태로 배치된 픽셀들이 형성된 픽셀 어레이를 포함하여 입력 영상데이터를 기반으로 계조를 표시한다. 픽셀 어레이는 하부 기판에 형성된 TFT 어레이, 상부 기판에 형성된 컬러필터 어레이, 및 하부 기판과 상부 기판 사이에 형성된 액정셀들(Clc)을 포함한다. TFT 어레이에는 데이터라인(DL), 데이터라인(DL)과 교차되는 게이트라인(GL), 데이터라인(DL)과 게이트라인(GL)의 교차부마다 형성된 TFT들, TFT에 접속된 화소전극(1), 스토리지 커패시터(Cst) 등이 형성된다. 컬러필터 어레이에는 블랙매트릭스와 컬러필터를 포함한 컬러필터 어레이가 형성된다. 공통전극(2)은 하부 기판이나 상부 기판에 형성될 수 있다. 액정셀들(Clc)은 데이터전압이 공급되는 화소전극(1)과, 공통전압(Vcom)이 공급되는 공통전극(2) 사이의 전계에 의해 구동된다. 표시패널(100)의 상부 기판과 하부 기판 상에는 광축이 직교하는 편광판이 부착되고, 액정층과 접하는 계면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 표시패널(100)의 상부 기판과 하부 기판 사이에는 액정층의 셀갭(Cell gap)을 유지하기 위한 스페이서(spacer)가 배치된다.
타이밍 콘트롤러(110)는 외부 호스트로부터 입력 영상데이터(RGB)를 입력받고, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(110)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 데이터 구동부(150)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)와, 게이트 구동부(130,140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)을 발생한다.
또한, 타이밍 콘트롤러(110)는 제1 및 제2 채널 선택신호(CH_SEL1, CH_SEL2), 제1 및 제2 스캔신호(SCAN1,SCAN2)를 데이터 구동부(150)로 인가한다. 제1 및 제2 채널 선택신호(CH_SEL1, CH_SEL2), 제1 및 제2 스캔신호(SCAN1,SCAN2)는 데이터 구동부(150)의 데이터전압 분배부의 동작을 제어한다. 이에 대한 자세한 설명은 후술하기로 한다.
게이트 구동부(130,140)는 타이밍 콘트롤러(110)로부터 제공받는 게이트 타이밍 제어신호(GDC)에 응답하여, 표시패널(100)에 포함된 픽셀(P)들의 트랜지스터들을 동작시키는 게이트펄스를 순차적으로 출력한다. 게이트 구동부(130,140)는 레벨 쉬프터(130) 및 쉬프트 레지스터(140)를 포함한다. 게이트 쉬프트 레지스터(140)는 표시패널(100)에서 박막 트랜지스터들의 조합으로 이루어지는 게이트-인-패널(Gate In Panel, 이하 GIP) 형태로 구현될 수 있다.
레벨 쉬프터(130)는 타이밍 콘트롤러(110)로부터 스타트 펄스(ST), 클럭신호(CLK) 등을 입력받는다. 또한, 레벨 쉬프터(130)는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 등의 구동 전압을 공급받는다. 레벨 쉬프터(130)는 타이밍 콘트롤러(110)로부터 입력되는 스타트 펄스(VST), 클럭신호(CLK)에 응답하여 각각 게이트 하이전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙하는 스타트 펄스(VST)와 게이트클럭을 출력한다. 레벨 쉬프터(130)로부터 출력된 게이트클럭은 순차적으로 위상이 쉬프트되어 표시패널(100)에 형성된 게이트 쉬프트 레지스터(140)로 전송된다.
쉬프트 레지스터(140)는 종속적으로 접속된 다수의 스테이지들을 포함한다. 쉬프트 레지스터(140)는 레벨 쉬프터(130)로부터 입력되는 스타트 펄스(VST)를 게이트클럭에 따라 쉬프트하여 게이트라인들(GL)에 게이트펄스를 순차적으로 공급한다.
데이터 구동부(150)는 타이밍 콘트롤러(110)로부터의 데이터 타이밍 제어신호에 응답하여 영상데이터(Data)을 아날로그 데이터전압으로 변환한다.
도 4는 본 발명의 실시 예에 의한 데이터 구동부의 구성을 나타내는 도면이다.
도 4를 참조하면, 데이터 구동부(150)는 레지스터부(151), 제1 래치(152), 제2 래치(153), 디지털-아날로그-변환부 그룹(155), 데이터전압 분배부(156) 및 출력버퍼(157)를 포함한다.
레지스터부(151)는 타이밍 콘트롤러(110)로부터 제공받는 소스 스타트 펄스(SSP) 및 소스 샘플링 클럭(SSC)을 이용하여 샘플링신호를 출력한다.
제1 래치(152)는 레지스터부(151)로부터 순차적으로 제공받은 클럭에 따라서 영상데이터(Data)를 샘플링하여 래치하고, 래치한 영상데이터(Data)들을 동시에 출력한다. 제2 래치(153)는 제1 래치(152)로부터 제공받은 영상데이터(Data)들을 래치하고, 소스출력인에이블신호(SOE)에 응답하여 래치한 영상데이터(Data)들을 동시에 출력한다.
디지털 아날로그 변환부 그룹(155)은 다수의 DAC(Digital to Analog Converter; 이하, DAC)를 포함한다. 각각의 DAC는 제2 래치부(153)로부터 입력된 영상데이터(Data)들을 감마전압(gamma)으로 변환한다.
데이터전압 분배부(155)는 DAC가 출력하는 데이터전압을 한 쌍의 데이터라인(DL1,DL2)들에 분배한다. 그 결과, 데이터 구동부(150)는 n/2개(n/2는 자연수)의 DAC를 이용하여 n개의 데이터라인(DL)에 데이터전압을 공급할 수 있다.
출력부(157)는 다수의 출력 버퍼들을 포함하고, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안에, DAC에서 출력하는 아날로그 형태의 아날로그 형태의 감마전압(gamma)을 증폭하여 데이터전압(Vdata)을 생성하고, 데이터전압(Vdata)을 데이터라인(DL)들에 제공한다. 출력부(157)는 n개의 데이터라인들 각각에 데이터전압을 인가하기 위한 n 개의 출력버퍼를 포함한다.
도 3은 본 발명에 의한 데이터전압 분배부를 나타내는 도면이다. 도 3은 제DAC가 출력하는 데이터전압을 제1 및 제2 출력버퍼(BUF1,BUF2)에 분배하기 위한 데이터전압 분배부(156)가 도시되어 있다.
도 3을 참조하면, 데이터전압 분배부(156)는 채널선택 스위치부(CH_SW1,CH_SW2), 충전제어 스위치부(C_SW1, C_SW2,C_SW3, C_SW4), 제1 내지 제4 커패시터(C4), 및 출력제어 스위치부(O_SW1, O_SW2, O_SW3, O_SW4)를 포함한다.
채널선택 스위치부(CH_SW1,CH_SW2)는 DAC가 출력하는 데이터전압을 제1 채널(CH1)과 제2 채널(CH2)을 통해서 교대로 출력한다. 이를 위해서 채널선택 스위치부(CH_SW1,CH_SW2)는 제1 및 제2 채널선택 스위치(CH_SW2)를 포함한다. 제1 채널선택 스위치(CH_SW1)는 DAC와 제1 채널(CH1) 사이에 위치한다. 제1 채널 선택신호(CH_SEL1)에 응답하여 DAC가 출력하는 데이터전압(Vdata)을 제1 채널(CH1)로 인가한다. 제2 채널선택 스위치(CH_SW2)는 DAC와 제2 채널(CH2) 사이에 위치한다. 제2 채널 선택신호(CH_SEL2)에 응답하여 DAC가 출력하는 데이터전압(Vdata)을 제2 채널(CH2)로 인가한다.
제1 및 제2 커패시터(C1,C2)들은 제1 채널(CH1)과 제1 출력버퍼(BUF1) 사이에서 병렬로 연결된다. 제3 및 제4 커패시터(C3,C4)들은 제2 채널(CH2)과 제2 출력버퍼(BUF2) 사이에서 병렬로 연결된다.
충전제어 스위치부(C_SW1, C_SW2,C_SW3, C_SW4)는 제1 채널(CH1) 또는 제2 채널(CH2)을 경유하는 데이터전압(Vdata)을 제1 내지 제4 커패시터(C1,C2,C3,C4)에 시분할로 충전한다. 충전제어 스위치부(C_SW1, C_SW2,C_SW3, C_SW4)는 제1 내지 제4 충전제어 스위치(C_SW4)를 포함한다. 제1 충전제어 스위치(C_SW1)는 제1 채널(CH1)과 제1 커패시터(C1) 사이에 위치한다. 제1 충전제어 스위치(C_SW1)는 제1 스캔신호(SCAN1)에 응답하여, 제1 채널(CH1)을 경유하는 데이터전압(Vdata)을 제1 커패시터(C1)에 충전시킨다.
제2 충전제어 스위치(C_SW2)는 제1 채널(CH1)과 제2 커패시터(C2) 사이에 위치한다. 제2 충전제어 스위치(C_SW2)는 제2 스캔신호(SCAN2)에 응답하여, 제1 채널(CH1)을 경유하는 데이터전압(Vdata)을 제2 커패시터(C2)에 충전시킨다.
제3 충전제어 스위치(C_SW3)는 제2 채널(CH2)과 제3 커패시터(C3) 사이에 위치한다. 제3 충전제어 스위치(C_SW3)는 제1 스캔신호(SCAN1)에 응답하여, 제2 채널(CH2)을 경유하는 데이터전압(Vdata)을 제3 커패시터(C3)에 충전시킨다.
제4 충전제어 스위치(C_SW4)는 제2 채널(CH2)과 제4 커패시터(C4) 사이에 위치한다. 제4 충전제어 스위치(C_SW4)는 제2 스캔신호(SCAN2)에 응답하여, 제2 채널(CH2)을 경유하는 데이터전압(Vdata)을 제4 커패시터(C4)에 충전시킨다.
출력제어 스위치부(O_SW1, O_SW2, O_SW3, O_SW4)는 제1 및 제2 커패시터들(C1,C2) 중에서 어느 하나에 충전된 데이터전압과 제3 및 제4 커패시터들(C3,C4) 중에서 어느 하나에 충전된 데이터전압을 제1 출력버퍼(BUF1) 및 제2 출력버퍼(BUF2)로 동시에 출력한다.
이를 위해서 출력제어 스위치부(O_SW1, O_SW2, O_SW3, O_SW4)는 제1 내지 제4 출력제어 스위치(O_SW4)를 포함한다.
제1 출력제어 스위치(O_SW1)는 제1 커패시터(C1)와 제1 출력버퍼(BUF1) 사이에 위치한다. 제1 출력제어 스위치(O_SW1)는 제2 스캔신호(SCAN2)에 응답하여, 제1 커패시터(C1)에 충전된 데이터전압을 제1 출력버퍼(BUF1)로 출력한다.
제2 출력제어 스위치(O_SW2)는 제2 커패시터(C2)와 제1 출력버퍼(BUF1) 사이에 위치한다. 제2 출력제어 스위치(O_SW2)는 제1 스캔신호(SCAN1)에 응답하여, 제2 커패시터(C2)에 충전된 데이터전압을 제1 출력버퍼(BUF1)로 출력한다.
제3 출력제어 스위치(O_SW3)는 제3 커패시터(C3)와 제2 출력버퍼(BUF2) 사이에 위치한다. 제3 출력제어 스위치(O_SW3)는 제1 스캔신호(SCAN1)에 응답하여, 제3 커패시터(C3)에 충전된 데이터전압을 제2 출력버퍼(BUF2)로 출력한다.
제4 출력제어 스위치(O_SW4)는 제4 커패시터(C4)와 제2 출력버퍼(BUF2) 사이에 위치한다. 제4 출력제어 스위치(O_SW4)는 제1 스캔신호(SCAN1)에 응답하여, 제4 커패시터(C4)에 충전된 데이터전압을 제2 출력버퍼(BUF2)로 출력한다.
도 4는 제1 및 제2 채널 선택신호와 제1 및 제2 스캔신호의 타이밍을 나타내는 도면이다. 도 4에서 제1 내지 제4 구간(t1~t4)들은 각각 0.5수평기간(H)으로 설정될 수 있다. 제1 수평기간(H)은 하나의 픽셀라인에 데이터전압을 인가하는 기간을 의미한다. 그리고 픽셀라인은 하나의 게이트라인에 연결되어 동시에 데이터전압을 인가받는 픽셀들을 의미한다.
도 3 및 도 4를 참조하여, 데이터전압 분배부의 동작을 살펴보면 다음과 같다. 도 4에 도시된 스위치소자들은 n타입 트랜지스터를 이용한 실시 예를 나타내고 있다. 따라서, 각 제1 및 제2 채널 선택신호(CH_SEL1, CH_SEL2), 제1 및 제2 스캔신호(SCAN1,SCAN2)는 하이레벨전압값은 턴-온 전압을 의미한다. 본 명세서에서 제1 및 제2 채널 선택신호(CH_SEL1, CH_SEL2), 제1 및 제2 스캔신호(SCAN1,SCAN2)들이 인가된다는 표현은 각 신호들이 턴-온전압을 유지한다는 의미이다.
제1 채널 선택신호(CH_SEL1) 및 제2 채널 선택신호(CH_SEL2)는 교대로 데이터전압 분배부(156)에 인가된다. 제1 채널 선택신호(CH_SEL1)는 제1 기간(t1) 및 제3 기간(t3) 동안에 인가되고, 제2 채널 선택신호(CH_SEL2)는 제2 기간(t2) 및 제4 기간(t4) 동안에 인가된다.
제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 교대로 데이터전압 분배부(156)에 인가된다. 제1 스캔신호(SCAN1)는 제1 기간(t1) 및 제2 기간(t2) 동안에 인가되고, 제2 스캔신호(SCAN2)는 제3 기간(t3) 및 제4 기간(t4) 동안에 인가된다.
도 5를 참조하면, 제1 기간(t1) 동안, 제1 채널선택 스위치(CH_SW1)는 제1 채널 선택신호(CH_SEL1)에 응답하여 턴-온되고, 제1 충전제어 스위치(C_SW1)는 제1 스캔신호(SCAN1)에 응답하여 턴-온된다. 그 결과 DAC가 출력하는 데이터전압은 제1 채널을 경유하여 제1 커패시터(C1)에 인가된다.
제2 출력제어 스위치(O_SW2) 및 제4 출력제어 스위치(O_SW4)는 제1 스캔신호(SCAN1)에 응답하여 턴-온된다. 그 결과 제2 출력제어 스위치(O_SW2)는 제2 커패시터(C2)에 충전된 데이터전압을 제1 출력버퍼(BUF1)로 출력하고, 제4 출력제어 스위치(O_SW4)는 제4 커패시터(C4)에 충전된 데이터전압을 제2 출력버퍼(BUF2)로 출력한다.
도 6을 참조하면, 제2 기간(t2) 동안, 제2 채널선택 스위치(CH_SW2)는 제2 채널 선택신호(CH_SEL2)에 응답하여 턴-온되고, 제3 충전제어 스위치(C_SW3)는 제1 스캔신호(SCAN1)에 응답하여 턴-온된다. 그 결과 DAC가 출력하는 데이터전압은 제2 채널을 경유하여 제3 커패시터(C3)에 인가된다.
제2 출력제어 스위치(O_SW2) 및 제4 출력제어 스위치(O_SW4)는 제1 스캔신호(SCAN1)에 응답하여 턴-온된다. 그 결과 제2 출력제어 스위치(O_SW2)는 제2 커패시터(C2)에 충전된 데이터전압을 제1 출력버퍼(BUF1)로 출력하고, 제4 출력제어 스위치(O_SW4)는 제4 커패시터(C4)에 충전된 데이터전압을 제2 출력버퍼(BUF2)로 출력한다.
도 7을 참조하면, 제3 기간(t3) 동안, 제1 채널선택 스위치(CH_SW1)는 제1 채널 선택신호(CH_SEL1)에 응답하여 턴-온되고, 제2 충전제어 스위치(C_SW2)는 제2 스캔신호(SCAN2)에 응답하여 턴-온된다. 그 결과 DAC가 출력하는 데이터전압은 제1 채널을 경유하여 제2 커패시터(C2)에 인가된다.
제1 출력제어 스위치(O_SW1) 및 제3 출력제어 스위치(O_SW3)는 제2 스캔신호(SCAN2)에 응답하여 턴-온된다. 그 결과 제1 출력제어 스위치(O_SW1)는 제1 커패시터(C1)에 충전된 데이터전압을 제1 출력버퍼(BUF1)로 출력하고, 제3 출력제어 스위치(O_SW3)는 제3 커패시터(C3)에 충전된 데이터전압을 제2 출력버퍼(BUF2)로 출력한다.
도 8을 참조하면, 제4 기간(t4) 동안, 제2 채널선택 스위치(CH_SW2)는 제2 채널 선택신호(CH_SEL2)에 응답하여 턴-온되고, 제4 충전제어 스위치(C_SW4)는 제2 스캔신호(SCAN2)에 응답하여 턴-온된다. 그 결과 DAC가 출력하는 데이터전압은 제2 채널을 경유하여 제4 커패시터(C4)에 인가된다.
제1 출력제어 스위치(O_SW1) 및 제3 출력제어 스위치(O_SW3)는 제2 스캔신호(SCAN2)에 응답하여 턴-온된다. 그 결과 제1 출력제어 스위치(O_SW1)는 제1 커패시터(C1)에 충전된 데이터전압을 제1 출력버퍼(BUF1)로 출력하고, 제3 출력제어 스위치(O_SW3)는 제3 커패시터(C3)에 충전된 데이터전압을 제2 출력버퍼(BUF2)로 출력한다.
살펴본 바와 같이, 본 발명에 의한 데이터 구동부(150)는 데이터전압 분배부(156)를 이용하여 하나의 DAC가 출력하는 데이터전압을 두 개의 데이터라인에 제공할 수 있다. 즉, 데이터라인들의 절반에 개수에 해당하는 DAC를 이용하여 모든 데이터라인들에 데이터전압을 공급할 수 있다.
특히, 본 발명은 데이터전압의 출력기간을 줄이지 않으면서 DAC가 출력하는 데이터전압을 두 개의 데이터라인에 공급할 수 있다.
도 9는 비교 예에 의한 멀티플렉서를 나타내는 도면이고, 도 10은 도 9에 도시된 멀티플렉서의 제어신호의 타이밍을 나타내는 도면이다.
도 9 및 도 10을 참조하면, 비교 예에 의한 멀티플렉서는 소스채널이 출력하는 데이터전압을 시분할로 제1 및 제2 데이터라인(DL1,DL2)들에 분배한다. 제1 및 제2 먹스신호(MUX1,MUX2)에 의해서 제1 및 제2 먹스 스위치(M1,M2)는 교대로 동작한다. 따라서, 소스채널(S1)이 1 수평기간(H) 동안 데이터전압을 출력할 때, 제1 및 제2 데이터라인(DL1,DL2)들은 각각 0.5 수평기간(H) 동안 데이터전압을 인가받는다.
이에 반해서, 본 발명에 의한 데이터전압 분배부(156)는 DAC가 출력하는 데이터전압을 제1 내지 제4 커패시터들(C1~C4)에 시분할로 분배하고, 제1 내지 제4 커패시터들(C1~C4)은 새로운 데이터전압이 기입되기 전까지 홀딩된 데이터전압을 출력한다. 그 결과, 데이터라인들은 DAC가 데이터전압을 출력하는 기간과 동일한 기간 동안 데이터전압을 인가받는다. 이와 같이, 본 발명에 의한 데이터전압 분배부(156)는 DAC가 출력기간을 줄이지 않으면서도 하나의 DAC를 이용하여 두 개의 데이터라인에 데이터전압을 공급할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시패널 110: 타이밍 콘트롤러
130: 레벨쉬프터 140: 시프트 레지스터
150: 데이터 구동부 156: 데이터전압 분배부

Claims (10)

  1. 디지털 영상데이터를 아날로그 데이터전압으로 변환하고, 상기 데이터전압을 제1 및 제2 채널을 통해서 교대로 출력하는 디지털 아날로그 변환부;
    상기 제1 채널과 제1 출력버퍼 사이에서 병렬로 연결되는 제1 및 제2 커패시터;
    상기 제2 채널과 제2 출력버퍼 사이에서 병렬로 연결되는 제3 및 제4 커패시터;
    상기 제1 채널 또는 상기 제2 채널을 통해서 출력되는 데이터전압을 상기 제1 내지 제4 커패시터에 시분할 분배하는 충전제어 스위치부; 및
    상기 제1 및 제2 커패시터들 중에서 어느 하나에 충전된 데이터전압과, 상기 제3 커패시터 및 제4 커패시터들 중에서 어느 하나에 충전된 데이터전압을 상기 제1 및 제2 출력버퍼로 동시에 출력하는 출력제어 스위치부를 포함하는 표시장치의 데이터 구동부.
  2. 제 1 항에 있어서,
    상기 디지털 아날로그 변환부의 출력단과 상기 제1 채널 사이에 배치되고, 제1 채널 선택신호에 응답하여 턴-온되는 제1 채널 선택 스위치; 및
    상기 디지털 아날로그 변환부의 출력단과 상기 제2 채널 사이에 배치되고, 제2 채널 선택신호에 응답하여 턴-온되는 제2 채널 선택 스위치를 더 포함하고,
    상기 제1 채널 선택 스위치는 제1 기간 동안 인가되고, 상기 제2 채널 선택 스위치는 제2 기간 동안 인가되는 표시장치의 데이터 구동부.
  3. 제 2 항에 있어서,
    상기 충전제어 스위치부는
    상기 제1 채널과 상기 제1 커패시터 사이에 위치하고, 제1 스캔신호에 응답하여 턴-온되는 제1 충전제어 스위치;
    상기 제1 채널과 상기 제2 커패시터 사이에 위치하고, 제2 스캔신호에 응답하여 턴-온되는 제2 충전제어 스위치;
    상기 제2 채널과 상기 제3 커패시터 사이에 위치하고, 제1 스캔신호에 응답하여 턴-온되는 제3 충전제어 스위치; 및
    상기 제2 채널과 상기 제4 커패시터 사이에 위치하고, 제2 스캔신호에 응답하여 턴-온되는 제4 충전제어 스위치를 포함하는 표시장치의 데이터 구동부.
  4. 제 3 항에 있어서,
    상기 출력제어 스위치부는
    상기 제1 커패시터와 상기 제1 출력버퍼 사이에 위치하고, 상기 제2 스캔신호에 응답하여 턴-온되는 제1 출력제어 스위치;
    상기 제2 커패시터와 상기 제1 출력버퍼 사이에 위치하고, 상기 제1 스캔신호에 응답하여 턴-온되는 제1 출력제어 스위치;
    상기 제3 커패시터와 상기 제2 출력버퍼 사이에 위치하고, 상기 제2 스캔신호에 응답하여 턴-온되는 제1 출력제어 스위치; 및
    상기 제4 커패시터와 상기 제2 출력버퍼 사이에 위치하고, 상기 제1 스캔신호에 응답하여 턴-온되는 제1 출력제어 스위치를 포함하는 표시장치의 데이터 구동부.
  5. 제 4 항에 있어서,
    상기 제1 스캔신호는 상기 제1 및 제2 기간 동안 턴-온전압을 유지하고,
    상기 제2 스캔신호는 제3 및 제4 기간 동안 턴-온전압을 유지하는 표시장치의 데이터 구동부.
  6. 제 5 항에 있어서,
    상기 제1 내지 제4 기간들 각각은 0.5 수평기간(H) 동안에 턴-온전압을 유지하는 표시장치의 데이터 구동부.
  7. 게이트라인들 및 데이터라인들이 교차하는 표시패널;
    영상데이터를 입력받고, 상기 영상데이터 및 타이밍 제어신호들을 출력하는 타이밍 콘트롤러;
    상기 영상데이터를 아날로그 데이터전압으로 변환하고, 상기 데이터전압을 상기 데이터라인들에 인가하는 데이터 구동부를 포함하고,
    상기 데이터 구동부는
    디지털 영상데이터를 아날로그 데이터전압으로 변환하고, 상기 데이터전압을 제1 및 제2 채널을 통해서 교대로 출력하는 디지털 아날로그 변환부;
    상기 제1 채널과 제1 출력버퍼 사이에서 병렬로 연결되는 제1 및 제2 커패시터;
    상기 제2 채널과 제2 출력버퍼 사이에서 병렬로 연결되는 제3 및 제4 커패시터;
    상기 제1 채널 또는 상기 제2 채널을 통해서 출력되는 데이터전압을 상기 제1 내지 제4 커패시터에 시분할 분배하는 충전제어 스위치부; 및
    상기 제1 및 제2 커패시터들 중에서 어느 하나에 충전된 데이터전압과, 상기 제3 커패시터 및 제4 커패시터들 중에서 어느 하나에 충전된 데이터전압을 상기 제1 및 제2 출력버퍼로 동시에 출력하는 출력제어 스위치부를 포함하는 표시장치.
  8. 제 7 항에 있어서,
    상기 충전제어 스위치부는
    상기 제1 채널과 상기 제1 커패시터 사이에 위치하고, 제1 스캔신호에 응답하여 턴-온되는 제1 충전제어 스위치;
    상기 제1 채널과 상기 제2 커패시터 사이에 위치하고, 제2 스캔신호에 응답하여 턴-온되는 제2 충전제어 스위치;
    상기 제2 채널과 상기 제3 커패시터 사이에 위치하고, 제1 스캔신호에 응답하여 턴-온되는 제3 충전제어 스위치; 및
    상기 제2 채널과 상기 제4 커패시터 사이에 위치하고, 제2 스캔신호에 응답하여 턴-온되는 제4 충전제어 스위치를 포함하는 표시장치.
  9. 제 8 항에 있어서,
    상기 출력제어 스위치부는
    상기 제1 커패시터와 상기 제1 출력버퍼 사이에 위치하고, 상기 제2 스캔신호에 응답하여 턴-온되는 제1 출력제어 스위치;
    상기 제2 커패시터와 상기 제1 출력버퍼 사이에 위치하고, 상기 제1 스캔신호에 응답하여 턴-온되는 제1 출력제어 스위치;
    상기 제3 커패시터와 상기 제2 출력버퍼 사이에 위치하고, 상기 제2 스캔신호에 응답하여 턴-온되는 제1 출력제어 스위치; 및
    상기 제4 커패시터와 상기 제2 출력버퍼 사이에 위치하고, 상기 제1 스캔신호에 응답하여 턴-온되는 제1 출력제어 스위치를 포함하는 표시장치.
  10. 제 9 항에 있어서,
    상기 타이밍 콘트롤러는 상기 제1 및 제2 스캔신호를 상기 데이터 구동부에 인가하되,
    상기 제1 스캔신호는 상기 제1 및 제2 기간 동안 턴-온전압을 유지하고, 상기 제2 스캔신호는 제3 및 제4 기간 동안 턴-온전압을 유지하는 표시장치.
KR1020160135308A 2016-10-18 2016-10-18 데이터 구동부 및 이를 포함하는 표시장치 KR20180042891A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160135308A KR20180042891A (ko) 2016-10-18 2016-10-18 데이터 구동부 및 이를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160135308A KR20180042891A (ko) 2016-10-18 2016-10-18 데이터 구동부 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
KR20180042891A true KR20180042891A (ko) 2018-04-27

Family

ID=62081720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160135308A KR20180042891A (ko) 2016-10-18 2016-10-18 데이터 구동부 및 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR20180042891A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190136400A (ko) * 2018-05-30 2019-12-10 엘지디스플레이 주식회사 전계 발광 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190136400A (ko) * 2018-05-30 2019-12-10 엘지디스플레이 주식회사 전계 발광 표시장치

Similar Documents

Publication Publication Date Title
CN111179798B (zh) 显示装置及其驱动方法
CN106097988B (zh) 显示装置
EP3327716B1 (en) Display device
KR101322002B1 (ko) 액정표시장치
KR20070120269A (ko) 평판 표시장치와 그의 구동방법
KR102317894B1 (ko) 데이터 구동부 및 그의 구동방법
KR20070111791A (ko) 표시 장치, 그 구동 장치 및 방법
JP2007279539A (ja) ドライバ回路、表示装置及びその駆動方法
KR20160081424A (ko) 표시 장치 및 이의 구동 방법
KR20160070446A (ko) 표시 장치 및 표시 장치의 구동 방법
JP2018084814A (ja) 平板パネル表示装置のデータ駆動回路
KR100389027B1 (ko) 액정표시장치 및 그 구동방법
KR102034057B1 (ko) 평판 표시 장치
KR102570416B1 (ko) 디지털 아날로그 변화부 및 이를 포함하는 데이터 구동부와 표시장치
CN113012641A (zh) 显示装置
KR20190013024A (ko) 액정 표시 장치 및 그의 구동 방법
JP4748225B2 (ja) 集積回路装置、電気光学装置及び電子機器
KR101264697B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR20180042891A (ko) 데이터 구동부 및 이를 포함하는 표시장치
KR20080049464A (ko) 액정 표시장치 및 그 구동 방법
KR20180002966A (ko) 표시장치
KR102016560B1 (ko) 고전압 구동용 액정표시장치와 그 구동방법
KR20100058815A (ko) 멀티 패널 표시장치 및 그 구동방법
KR102281010B1 (ko) 고 해상도 구현을 위한 표시장치
KR101415686B1 (ko) 액정표시장치의 소스구동회로와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application