KR20180042259A - Soundwire＼sm 익스텐션 (soundwire-xl) 케이블들에 대한 레이트 검출을 위한 시스템들 및 방법들 - Google Patents

Soundwire＼sm 익스텐션 (soundwire-xl) 케이블들에 대한 레이트 검출을 위한 시스템들 및 방법들 Download PDF

Info

Publication number
KR20180042259A
KR20180042259A KR1020187005067A KR20187005067A KR20180042259A KR 20180042259 A KR20180042259 A KR 20180042259A KR 1020187005067 A KR1020187005067 A KR 1020187005067A KR 20187005067 A KR20187005067 A KR 20187005067A KR 20180042259 A KR20180042259 A KR 20180042259A
Authority
KR
South Korea
Prior art keywords
soundwire
slave device
voltage levels
data line
differential data
Prior art date
Application number
KR1020187005067A
Other languages
English (en)
Inventor
진-성 왕
리오르 아마릴리오
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20180042259A publication Critical patent/KR20180042259A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/25—Flow control; Congestion control with rate being modified by the source upon detecting a change of network conditions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Telephone Function (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Information Transfer Systems (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

SOUNDWIRE 익스텐션 (SOUNDWIRE-XL) 케이블들에 대한 레이트 검출을 위한 시스템들 및 방법들이 개시된다. 하나의 양태에서, 소프트웨어가 SOUNDWIRE-XL 케이블을 통한 호스트 디바이스와 슬레이브 디바이스 간의 성능 교환을 개시하는데 이용될 수도 있다. 제 2 예시적인 양태에서, 저항기들이 슬레이브 디바이스에서 데이터 라인들과 연관될 수도 있다. 설계자들은 엘리먼트들에 대해 상이한 값들을 이용함으로써 슬레이브 디바이스로 레이트 정보를 인코딩할 수도 있다. 호스트 디바이스는 그 후 데이터 레인들을 샘플링하고 슬레이브 디바이스에 대한 레이트를 결정할 수도 있다.

Description

SOUNDWIRE＼SM 익스텐션 (SOUNDWIRE-XL) 케이블들에 대한 레이트 검출을 위한 시스템들 및 방법들
우선권 주장
본 출원은 2015년 8월 26일자로 출원되고 발명의 명칭이 "RATE DETECTION FOR SOUNDWIRE CABLES" 인 미국 특허출원 제62/210,062호에 대해 우선권을 주장하고, 그 내용은 본 명세서에 완전히 참조로 통합된다.
본 출원은 또한 2016년 8월 2일자로 출원되고 발명의 명칭이 "SYSTEMS AND METHODS FOR RATE DETECTION FOR SOUNDWIRE EXTENSION (SOUNDWIRE-XL) CABLES" 인 미국 특허출원 제15/226,330호에 대해 우선권을 주장하고, 그 내용은 본 명세서에 완전히 참조로 통합된다.
개시의 분야
본 개시의 기술은 일반적으로 SOUNDWIRE 사양에 기초한 오디오 버스들에 관한 것으로, 특히 SOUNDWIRE 익스텐션 (SOUNDWIRE extension; SOUNDWIRE-XL) 사양에 관한 것이다.
모바일 단말기들은, 단순한 전화 디바이스들 및 다루기 힘든 "랩톱" 컴퓨터들에서, 사용자들이 상대적으로 복잡한 컴퓨팅 기능들을 수행할 뿐만 아니라 멀티미디어 콘텐츠를 소비하는 것을 허용하는 하이브리드화된 복잡한 멀티미디어 플랫폼들로 진화해 왔다. 남아 있는 전화 기능들은 일부 디바이스들에서 여전히 이용가능하다.
다양한 멀티미디어 성능들을 지원하는 것을 돕기 위해, 그리고 남아 있는 전화 오디오 기능들을 지원하기 위해, 많은 모바일 컴퓨팅 디바이스들은 오디오 버스에 커플링된 복수의 마이크로폰들 및 복수의 스피커들을 포함한다. 산업 표준으로서 채택되었던 하나의 이러한 오디오 버스는 MIPI 얼라이언스에 의해 개발된 직렬 저-전력 인터-칩 미디어 버스 (Serial Low-power Inter-chip Media Bus; SLIMbus) 이다. 그러나, SLIMbus 표준의 복잡성은 상대적으로 낮은 산업 전개를 초래했다. 이에 따라, MIPI 얼라이언스는 SOUNDWIRE 사양을 발표했다. 일부 경우들에서, SOUNDWIRE 는 SLIMbus 를 대신할 수도 있거나 또는 그것은 동시에 사용될 수도 있다.
초기에, SOUNDWIRE 사양은 컴퓨팅 디바이스 내부에 포지셔닝된 오디오 엘리먼트들을 위해 설계되었고, 따라서 버스를 위해 수반된 거리는 상대적으로 짧았다 (즉, 50 센티미터 (50 cm) 미만). 마찬가지로, 디바이스들에 대한 데이터 레이트들은 일반적으로 선험적으로 알려져 있었고, 시스템 설계자는 적절히 버스를 클로킹할 수 있었다. 그러나, 상업적 현실은 모바일 컴퓨팅 디바이스에게, 50 cm 보다 더 떨어져 있을 수도 있는 외부 디바이스들과 상호운용할 것을 요구한다. 게다가, 이러한 외부 디바이스들은 동적으로 버스로부터 커플링 및 디커플링될 수도 있다. 외부 디바이스들의 각각은 상이한 레이트 요건들을 가질 수도 있기 때문에 외부 디바이스로부터 호스트 컴퓨팅 디바이스로 레이트 정보를 통신할 수 있을 필요가 있다.
상세한 설명에서 개시된 양태들은 SOUNDWIRE 익스텐션 (SOUNDWIRE-XL) 케이블들에 대한 레이트 검출을 위한 시스템들 및 방법들을 포함한다. 예시적인 양태에서, 소프트웨어가 SOUNDWIRE-XL 케이블들을 통한 호스트 디바이스와 슬레이브 디바이스 간의 성능 교환 (capability exchange) 을 개시하는데 이용될 수도 있다. 제 2 예시적인 양태에서, 저항기들 또는 다른 엘리먼트들이 슬레이브 디바이스에서 데이터 라인들과 연관될 수도 있다. 설계자들은 엘리먼트들에 대해 상이한 값들을 이용함으로써 슬레이브 디바이스로 레이트 정보를 인코딩할 수도 있다. 호스트 디바이스는 그 후 데이터 레인들을 샘플링하고 슬레이브 디바이스에 대한 레이트를 결정할 수도 있다.
이것과 관련하여 하나의 양태에서, 마스터 디바이스가 개시된다. 마스터 디바이스는 리셉터클을 포함한다. 리셉터클은 SOUNDWIRE-XL 케이블을 수용하도록 구성된다. 마스터 디바이스는 또한 인터페이스를 포함한다. 인터페이스는 임베딩된 클록 신호를 가진 차동 데이터 라인 (differential data line) 을 포함한다. 인터페이스는 리셉터클에 커플링된다. 마스터 디바이스는 또한 제어 시스템을 포함한다. 제어 시스템은 차동 데이터 라인 상에서 전압 레벨들을 생성하도록 구성된다. 제어 시스템은 또한 원격 슬레이브 디바이스에 의해 변경된 바와 같은 차동 데이터 라인 상의 전압 레벨들을 검출하도록 구성된다. 제어 시스템은 또한 검출된 전압 레벨들에 기초하여 원격 슬레이브 디바이스에 대한 데이터 레이트를 결정하도록 구성된다.
다른 양태에서, SOUNDWIRE-XL 케이블을 제어하는 방법이 개시된다. 방법은 마스터 디바이스에서, 차동 데이터 라인 상에서 전압 레벨들을 생성하는 단계를 포함한다. 방법은 또한 원격 슬레이브 디바이스에 의해 변경된 바와 같은 차동 데이터 라인 상의 전압 레벨들을 검출하는 단계를 포함한다. 방법은 또한 검출된 전압 레벨들에 기초하여 원격 슬레이브 디바이스에 대한 데이터 레이트를 결정하는 단계를 포함한다.
다른 양태에서, 슬레이브 디바이스가 개시된다. 슬레이브 디바이스는 리셉터클을 포함한다. 리셉터클은 SOUNDWIRE-XL 케이블을 수용하도록 구성된다. 슬레이브 디바이스는 또한 인터페이스를 포함한다. 인터페이스는 임베딩된 클록 신호를 가지고 있는 차동 데이터 라인을 포함한다. 인터페이스는 슬레이브 디바이스에 관한 인코딩된 데이터 레이트 정보를 제공하도록 구성된 적어도 하나의 슬레이브 엘리먼트를 포함한다.
다른 양태에서, 원격 슬레이브 디바이스에 대한 레이트 정보를 검출하는 방법이 개시된다. 방법은 원격 슬레이브 디바이스에서의 하나 이상의 풀-업 저항기들에 기초하여 차동 데이터 라인 상의 전압 레벨들을 검출하는 단계를 포함한다. 방법은 또한 데이터 레이트를 결정하기 위해 전압 레벨들을 디코딩하는 단계를 포함한다.
도 1a 는 예시적인 종래의 단순한 SOUNDWIRE 시스템의 블록 다이어그램이다;
도 1b 는 브리지 및 SOUNDWIRE 익스텐션 (SOUNDWIRE-XL) 세그먼트를 가진 예시적인 확장형 SOUNDWIRE 시스템의 블록 다이어그램이다;
도 1c 는 다수의 브리지들 및 다수의 SOUNDWIRE-XL 세그먼트들을 가진 예시적인 확장형 SOUNDWIRE 시스템의 블록 다이어그램이다;
도 1d 는 브리지 및 다수의 SOUNDWIRE-XL 세그먼트들을 가진 다른 예시적인 확장형 SOUNDWIRE 시스템의 블록 다이어그램이다;
도 2 는 적어도 하나의 SOUNDWIRE-XL 세그먼트를 갖는 SOUNDWIRE 시스템에서 원격 디바이스들에 대한 레이트 정보를 결정하기 위한 예시적인 소프트웨어 솔루션의 플로우차트이다;
도 3 은 SOUNDWIRE-XL 세그먼트를 갖는 SOUNDWIRE 시스템에서 원격 디바이스들에 대한 레이트 정보를 결정하기 위한 하드웨어 솔루션의 단순화된 회로 다이어그램이다;
도 4 는 원격 디바이스들이 언플러깅될 때의 도 3 의 하드웨어 솔루션의 단순화된 회로 다이어그램이다;
도 5 는 도 3 의 하드웨어 솔루션에 따른 레이트 결정과 연관된 프로세스의 플로우차트이다;
도 6 은 허브를 이용하여 원격 디바이스들에 대한 레이트 정보를 결정하기 위한 하드웨어 솔루션의 단순화된 회로 다이어그램이다; 그리고
도 7 은 도 1b 내지 도 1d, 도 3, 도 4, 및 도 6 의 SOUNDWIRE 시스템들을 포함할 수 있는 예시적인 프로세서-기반 시스템의 블록 다이어그램이다.
상세한 설명
이제 도면들을 참조하면, 본 개시의 여러 예시적인 양태들이 설명된다. 단어 "예시적인" 은 본 명세서에서 "일 예, 인스턴스, 또는 예시로서 기능하는 것" 을 의미하는데 사용된다. 본 명세서에서 "예시적인" 으로서 설명된 임의의 양태가 반드시 다른 양태들에 비해 유리하거나 또는 선호되는 것으로서 해석될 필요는 없다.
상세한 설명에서 개시된 양태들은 SOUNDWIRE 익스텐션 (SOUNDWIRE-XL) 케이블들에 대한 레이트 검출을 위한 시스템들 및 방법들을 포함한다. 예시적인 양태에서, 소프트웨어가 SOUNDWIRE-XL 케이블을 통한 호스트 디바이스와 슬레이브 디바이스 간의 성능 교환을 개시하는데 이용될 수도 있다. 제 2 예시적인 양태에서, 저항기들 또는 다른 엘리먼트들이 슬레이브 디바이스에서 데이터 라인들과 연관될 수도 있다. 설계자들은 엘리먼트들에 대해 상이한 값들을 이용함으로써 슬레이브 디바이스로 레이트 정보를 인코딩할 수도 있다. 호스트 디바이스는 그 후 데이터 레인들을 샘플링하고 슬레이브 디바이스에 대한 레이트를 결정할 수도 있다.
본 개시의 특정한 양태들을 다루기 전에, 예시적인 SOUNDWIRE 시스템이 도 1a 에 제시되고, 이어서 본 개시의 예시적인 양태들을 이용하는 것으로부터 이익을 얻을 수도 있는 하나 이상의 SOUNDWIRE-XL 세그먼트들 및/또는 하나 이상의 SOUNDWIRE 브리지들을 갖는 교대의 SOUNDWIRE 시스템들이 제시된다. 특히, 원격 슬레이브에 의해 어떤 데이터 레이트가 이용되는지를 마스터가 결정하는 것을 허용함으로써, 마스터는 적절한 데이터 레이트를 이용하기 위해 데이터 라인을 변경 또는 재구성할 수도 있다. 마스터 측의 이러한 플렉서빌러티는 상이한 제조자들로부터의 디바이스들 간의 더 큰 상호운용성을 허용할 뿐만 아니라 헤드셋과 같은 제거가능한 디바이스들을 보다 용이하게 수용한다.
이것과 관련하여, 도 1a 는 예시적인 종래의 단순한 SOUNDWIRE 시스템 (10) 의 단순화된 블록 다이어그램이다. SOUNDWIRE 시스템 (10) 은 애플리케이션 프로세서 (12) 또는 다른 형태의 코덱일 수도 있는, 호스트 또는 마스터 디바이스를 포함할 수도 있다. 애플리케이션 프로세서 (12) 는 SOUNDWIRE 버스 (14) 에 커플링된다. 애플리케이션 프로세서 (12) 는 SOUNDWIRE 버스 (14) 를 통하여 슬레이브 디바이스들 (16(1) 내지 16(4)) 과 통신한다. 이해되는 바와 같이, SOUNDWIRE 버스 (14) 는 클록 라인 및 데이터 라인을 포함한다. SOUNDWIRE 사양은 데이터 라인이 최대 8 개의 데이터 라인들인 것을 허용하지만, 단순성을 위해 본 명세서에서는 단 하나만이 참조된다. 슬레이브 디바이스들 (16(1) 내지 16(4)) 은 마이크로폰 또는 스피커와 같은 오디오 디바이스들일 수도 있고 잘 이해되는 바와 같이 적절한 디지털 대 아날로그 회로부 (DAC) 또는 아날로그 대 디지털 회로부 (ADC) 를 포함할 수도 있다. SOUNDWIRE 시스템 (10) 과 같은 종래의 SOUNDWIRE 시스템들에서, SOUNDWIRE 버스 (14) 는 길이가 50 센티미터 (50 cm) 이하이다. 마찬가지로, SOUNDWIRE 시스템 (10) 과 같은 종래의 SOUNDWIRE 시스템들에서, 설계자는 슬레이브 디바이스들 (16(1) 내지 16(4)) 의 각각이 어떤 레이트를 요구하는지를 선험적으로 알고 있고 이에 따라 SOUNDWIRE 버스 (14) 에 대한 레이트를 설정할 수 있다. 슬레이브 디바이스들 (16(1) 내지 16(4)) 의 미리결정된 구성을 갖는 것이 설계 파라미터들을 단순화하지만, 이러한 고정된 시스템은 컴퓨팅 디바이스들을 사람들이 사용하는 방법의 현실을 무시한다. 특히, 사람들은 이어버드, 다른 형태의 원격 스피커, 헤드셋, 또는 다른 원격 오디오 엘리먼트들을 사용하길 원할 수도 있다. 이러한 원격 엘리먼트들은 (예를 들어, 컴퓨팅 디바이스 상의 오디오 리셉터클로의 오디오 잭의 삽입과 같이) SOUNDWIRE 버스 (14) 와 동적으로 연관될 수도 있고 50 cm 를 초과하는 코드 (cord) 들을 포함할 수도 있다.
SOUNDWIRE 커뮤니티 내의 최근의 제안들은 2 백 센티미터 (200 cm) 만큼 길 수도 있는 SOUNDWIRE 익스텐션의 추가를 고려하고 SOUNDWIRE 버스와의 동적 연관성을 감안한다. MIPI 와의 예비 논의는 때때로 SOUNDWIRE 익스텐션을 "SOUNDWIRE-XL" 로 지칭한다. 그러나, SOUNDWIRE-XL 은 최종 사용자들에게 원하는 플렉서빌러티를 제공하지만, SOUNDWIRE-XL 은 새로운 디바이스가 SOUNDWIRE 버스를 통하여 마스터 디바이스와 연관된 다른 컴포넌트들과는 상이한 데이터 레이트를 가질 수도 있고 마스터 디바이스가 SOUNDWIRE-XL 버스에 대한 데이터 레이트를 조정해야 하는 가능성을 만들어 낸다. 그러나, 마스터 디바이스가 새로운 디바이스에 대한 데이터 레이트를 학습하는 방법에 관한 문제가 남아 있다. 본 개시의 예시적인 양태들은 SOUNDWIRE-XL 케이블들에 대한 레이트 검출을 위한 상이한 기법들을 제공한다. 레이트 검출을 위한 이들 기법들을 다루기 전에, 이들 기법들로부터 이익을 얻을 SOUNDWIRE-XL 케이블들 및 브리지들을 포함하는 몇몇 예시적인 SOUNDWIRE 시스템들이 도 1b 내지 도 1d 를 참조하여 제공된다.
이것과 관련하여, 도 1b 는 브리지 (22) 및 SOUNDWIRE-XL 케이블 (28) 에 의해 애플리케이션 프로세서 (26) 와 브리지 (22) 사이에 형성된 SOUNDWIRE-XL 세그먼트 (24) 를 가진 예시적인 확장형 SOUNDWIRE 시스템 (20) 의 블록 다이어그램이다. SOUNDWIRE-XL 케이블 (28) 은 그를 통해 차동 신호를 반송하도록 구성된 2-와이어 케이블이다. 애플리케이션 프로세서 (26) 는 브리지 (22) 에 대하여 마스터 디바이스이다. 애플리케이션 프로세서 (26) 로서 설명되지만, 잘 이해되는 바와 같이 마스터 디바이스는 대신에 코덱 또는 다른 엘리먼트일 수도 있다는 것이 인식되어야 한다. 애플리케이션 프로세서 (26) 는 SOUNDWIRE-XL 케이블 (28) 과 같은 SOUNDWIRE-XL 케이블을 수용하도록 구성된 리셉터클 (30) 을 포함하는 모바일 컴퓨팅 디바이스 (미도시) 와 같은 디바이스에 있을 수도 있다. SOUNDWIRE-XL 케이블 (28) 은 최대 2 미터 (2 m 또는 200 cm) 길이일 수도 있다. 리셉터클 (30) 은 임베딩된 클록 신호를 가진 차동 데이터 신호를 SOUNDWIRE-XL 케이블 (28) 의 2 개의 와이어들로 전달하기 위한 적절한 전기 콘택들을 포함하는 (애플리케이션 프로세서 (26) 에 있을 수도 있거나 또는 있지 않을 수도 있는) 인터페이스 (32) 와 동작적으로 연관될 수도 있다. 인터페이스 (32) 는 추가로 제어 시스템 (도면들에서 CS 로 라벨링됨) (34) 에 동작적으로 커플링될 수도 있다. 제어 시스템 (34) 의 기능은 아래에 더 상세히 탐구된다.
도 1b 를 계속 참조하면, 브리지 (22) 는 애플리케이션 프로세서 (26) 에 대하여 슬레이브 디바이스로서 동작하고, SOUNDWIRE-XL 신호들을 SOUNDWIRE 시스템 (36) 상에서의 이용을 위한 SOUDNWIRE 신호들로 트랜슬레이트하도록 구성된다. SOUNDWIRE 시스템 (36) 에서, 브리지 (22) 는 마스터 디바이스로서의 역할을 하고 SOUNDWIRE 버스 (40) 를 통하여 슬레이브 디바이스들 (38(1) 내지 38(N)) 로 신호들을 전송 및 수신하도록 구성된다.
SOUNDWIRE-XL 케이블 (28) 은 리셉터클 (30) 로부터 선택적으로 제거가능할 것으로 예상된다. 브리지 (22) 는 최종 사용자에 의해 애플리케이션 프로세서 (26) 에 선택적으로 부착될 수도 있기 때문에, 애플리케이션 프로세서 (26) 는 SOUNDWIRE-XL 케이블 (28) 에 대해 어떤 레이트를 이용하는 것이 적절한지를 알지 못할 수도 있다. 확장형 SOUNDWIRE 시스템 (20) 의 예시적인 상황들은 잡음 캔슬레이션 피처들을 가진 헤드셋, 오디오 시스템에 대한 도킹 스테이션 커넥션, 및 대형 디스플레이에 커플링된 모바일 단말기를 포함한다.
유사하게, 도 1c 는 다수의 브리지들 (52(1) 내지 52(3)) 및 다수의 SOUNDWIRE-XL 세그먼트들 (54(1) 내지 54(3)) 을 가진 예시적인 확장형 SOUNDWIRE 시스템 (50) 의 블록 다이어그램이다. SOUNDWIRE-XL 세그먼트 (54(1)) 는 SUNDWIRE-XL 케이블 (58(1)) 에 의해 애플리케이션 프로세서 (56) 와 브리지 (52(1)) 사이에 형성된다. 유사하게, SOUNDWIRE-XL 세그먼트들 (54(2) 및 54(3)) 은 각각 SOUNDWIRE-XL 케이블들 (58(2) 및 58(3)) 에 의해 브리지 (52(1)) 와 브리지들 (52(2) 및 52(3)) 사이에 형성된다. SOUNDWIRE-XL 케이블들 (58(1) 내지 58(3)) 은 그를 통해 차동 신호들을 반송하도록 구성된 2-와이어 케이블들이다. 애플리케이션 프로세서 (56) 는 브리지 (52(1)) 에 대하여 마스터 디바이스이다. 애플리케이션 프로세서 (56) 로서 설명되지만, 잘 이해되는 바와 같이 마스터 디바이스는 대신에 코덱 또는 다른 엘리먼트일 수도 있다는 것이 인식되어야 한다. 애플리케이션 프로세서 (56) 는 SOUNDWIRE-XL 케이블 (58(1)) 과 같은 SOUNDWIRE-XL 케이블을 수용하도록 구성된 리셉터클 (60) 을 포함하는 모바일 컴퓨팅 디바이스 (미도시) 와 같은 디바이스에 있을 수도 있다. 리셉터클 (60) 은 임베딩된 클록 신호를 가진 차동 데이터 신호를 SOUNDWIRE-XL 케이블 (58(1)) 의 2 개의 와이어들로 전달하기 위한 적절한 전기 콘택들을 포함하는 (애플리케이션 프로세서 (56) 에 있을 수도 있거나 또는 있지 않을 수도 있는) 인터페이스 (62) 와 동작적으로 연관될 수도 있다. 인터페이스 (62) 는 추가로 제어 시스템 (도면들에서 CS 로 라벨링됨) (64) 에 동작적으로 커플링될 수도 있다.
도 1c 를 계속 참조하면, 브리지 (52(1)) 는 브리지들 (52(2) 및 52(3)) 에 대하여 마스터 디바이스이다. 마찬가지로, 브리지들 (52(2) 및 52(3)) 은 개별의 SOUNDWIRE 시스템들 (66(1) 및 66(2)) 에 대해 마스터 디바이스들이다. 구체적으로 예시하지는 않았지만, 브리지들 (52(1) 내지 53(3)) 은 필요에 따라 대응하는 인터페이스들 및/또는 제어 시스템들과 함께 SOUNDWIRE-XL 케이블들 (58(1) 내지 58(3)) 을 수용하도록 구성된 리셉터클들을 포함할 수도 있다. 확장형 SOUNDWIRE 시스템 (50) 이 커넥션들을 표현할 수도 있는 예시적인 상황들은 다수의 원격 대형 디스플레이들로의 스플릿 오디오 스트림 또는 공유 오디오를 가진 또는 이것이 없는 멀티-헤드셋 커넥션을 포함한다. SOUNDWIRE-XL 케이블들 (58(1) 내지 58(3)) 중 임의의 것이 임의의 주어진 시간에 언플러깅되고 더 이전의 엘리먼트들과 동일한 데이터 레이트 요건들을 갖지 않을 수도 있는 다른 SOUNDWIRE-XL 엘리먼트들로 교체될 수도 있다는 것이 인식되어야 한다.
유사하게, 도 1d 는 브리지 (72) 및 SOUNDWIRE-XL 케이블들 (78(1) 및 78(2)) 을 통하여 애플리케이션 프로세서 (76) 와 연관된 다수의 SOUNDWIRE-XL 세그먼트들 (74(1) 및 74(2)) 을 가진 다른 예시적인 확장형 SOUNDWIRE 시스템 (70) 의 블록 다이어그램이다. 애플리케이션 프로세서 (76) 는 브리지 (72) 및 슬레이브 디바이스 (80) 에 대하여 마스터 디바이스이다. 애플리케이션 프로세서 (76) 는 SOUNDWIRE-XL 케이블들 (78(1) 및 78(2)) 과 같은 SOUNDWIRE-XL 케이블을 수용하도록 구성된 리셉터클들 (82(1) 및 82(2)) 을 포함하는 모바일 컴퓨팅 디바이스 (미도시) 와 같은 디바이스에 있을 수도 있다. 리셉터클들 (82(1) 및 82(2)) 은 SOUNDWIRE-XL 케이블들 (78(1) 및 78(2)) 의 2 개의 와이어들로 임베딩된 클록 신호를 가진 차동 데이터 신호를 전달하기 위한 적절한 전기 콘택들을 포함하는 (애플리케이션 프로세서 (76) 에 있을 수도 있거나 또는 있지 않을 수도 있는) 개별의 인터페이스들 (84(1) 및 84(2)) 과 동작적으로 연관될 수도 있다. 인터페이스들 (84(1) 및 84(2)) 은 추가로 제어 시스템 (도면들에서 CS 로 라벨링됨) (86) 에 동작적으로 커플링될 수도 있다.
도 1d 를 계속 참조하면, 도 1b 의 확장형 SOUNDWIRE 시스템 (20) 의 경우와 마찬가지로, 브리지 (72) 는 애플리케이션 프로세서 (76) 에 대하여 슬레이브 디바이스이지만, SOUNDWIRE 시스템 (88) 에 대하여 마스터 디바이스이다. 다시, 브리지 (72) 는 SOUNDWIRE-XL 케이블 (78(1)) 과의 동작적 상호접속을 허용하기 위해 리셉터클들 및 인터페이스들을 포함할 수도 있다.
위에서 언급한 바와 같이, SOUNDWIRE-XL 케이블들은 사용자에 의해 디바이스로 플러깅되거나 또는 제거될 수도 있다. 상이한 슬레이브 디바이스들의 존재 또는 부재 및 데이터 레이트들에서의 대응하는 변화들은 애플리케이션 프로세서가 어떤 레이트가 적절한지를 결정하기 위한 일부 방식을 갖는 것을 요구한다. 본 개시의 예시적인 양태들은, 도 2 를 참조하여, 레이트가 결정될 수도 있는 소프트웨어 기법을, 그리고 도 3 내지 도 6 을 참조하여, 레이트가 결정될 수도 있는 하드웨어 기법을 제공한다.
이것과 관련하여, 도 2 는 도 1b 내지 도 1d 의 확장형 SOUNDWIRE 시스템 (20, 50, 또는 70) 과 같은 확장형 SOUNDWIRE 시스템에서 원격 디바이스들에 대한 레이트 정보를 결정하기 위한 예시적인 소프트웨어 솔루션의 플로우차트이다. 소프트웨어 솔루션의 프로세스 (200) 는 마스터 디바이스 (예를 들어, 애플리케이션 프로세서 (26, 56 또는 76) 또는 브리지들 (22, 52(1) 내지 52(3), 또는 72)) 가 디폴트 버스 구성을 이용하는 것 (블록 202) 으로 시작한다. 슬레이브 디바이스와 연관된 SOUNDWIRE-XL 케이블은 마스터 디바이스와 연관된 리셉터클로 삽입되었다. 슬레이브 디바이스에서의 위상 로킹 루프 (phase locked loop; PLL) (미도시) 는 시간을 로킹하고, 슬레이브 디바이스는 버스에 동기화하고 마스터 디바이스에 통지한다 (블록 204). 마스터 디바이스는 그의 타입 및 성능들에 대해 슬레이브 디바이스에 문의한다 (블록 206). 슬레이브 디바이스는 그의 동작적 데이터 레이트로 응답한다 (블록 208). 프로세스 (200) 는 슬레이브 디바이스가 슬레이브 파라미터들을 구성하고 마스터 디바이스가 버스 프레임을 구성하는 것 (블록 210) 으로 계속된다. 마스터 디바이스는 그 후 슬레이브 디바이스에 의해 제공된 새로운 데이터 레이트를 이용하는 것을 포함하는 새로운 버스 구성으로 스위칭한다 (블록 212). 슬레이브 디바이스는 새로운 버스 구성에 기초하여 버스와의 동기화를 상실한다 (블록 214). 슬레이브 PLL 은 그 후 새로운 버스 클록에 로킹해야 하고, 슬레이브 디바이스는 새로운 버스 구성에 재동기화한다 (블록 216). 슬레이브 디바이스는 그 후 동작을 시작할 수도 있다 (블록 218).
레이트 정보를 교환하기에 적합하지만, 디폴트 구성에 대한 동기화 및 그 후 새로운 구성에 재동기화해야 하는 프로세스는 느리다. 추가로, 이 프로세스는 케이블의 제거를 용이하게 검출하지 않는다. 도 3 내지 도 6 을 참조하여 아래에 설명된, 하드웨어 솔루션은, 더 빠른 레이트 검출 프로세스를 제공하고 제거 검출을 허용한다. 하드웨어 솔루션은 데이터 레이트 정보를 인코딩하기 위해 슬레이브에서의 엘리먼트들 및/또는 마스터에서의 엘리먼트들을 이용함으로써 레이트 정보를 인코딩한다. 예시적인 양태에서, 이들 엘리먼트들은 차동 데이터 라인 상의 저항기들이다. 대안적으로, 엘리먼트들은 커패시터들, 인덕터들 또는 금속 산화물 반도체 (MOS) 트랜지스터들일 수도 있다. 전압 신호는 전압을 검출하기 위해 차동 데이터 라인에 적용되고, 검출된 전압에 기초하여, 마스터 디바이스는 슬레이브 디바이스에 대한 레이트를 학습할 수도 있다.
이것과 관련하여, 도 3 은 확장형 SOUNDWIRE 시스템 (300) 에서 원격 디바이스들에 대한 레이트 정보를 결정하기 위한 하드웨어 솔루션의 단순화된 회로 다이어그램이다. 특히, 확장형 SOUNDWIRE 시스템 (300) 은 SOUNDWIRE-XL 케이블 (306) 에 의해 커플링된 마스터 디바이스 (302) 및 슬레이브 디바이스 (304) 를 포함한다. SOUNDWIRE-XL 케이블 (306) 은 마스터 디바이스 (302) 상의 리셉터클 (308) 및 슬레이브 디바이스 (304) 상의 리셉터클 (310) 로 플러깅한다. 마스터 디바이스 (302) 에서, 리셉터클 (308) 은 인터페이스 (312) 와 연관된다. 유사하게, 슬레이브 디바이스 (304) 에서, 리셉터클 (310) 은 인터페이스 (314) 와 연관된다.
도 3 을 계속 참조하면, 인터페이스 (314) 는 차동 데이터 라인들 (318P 및 318N) 에 통신가능하게 커플링된 엘리먼트들 (316(1) 및 316(2)) 을 포함한다. 유사하게, 인터페이스 (312) 는 차동 데이터 라인들 (318P 및 318N) 에 통신가능하게 커플링된 엘리먼트들 (320(1) 및 320(2)) 을 포함한다. 예시적인 양태에서, 엘리먼트들 (316(1), 316(2), 320(1), 및 320(2)) 은 저항기들이고 (슬레이브 디바이스 (304) 에서) 풀-업 저항기들 또는 (마스터 디바이스 (302) 에서) 풀-다운 저항기들일 수도 있다. 대안적으로, 엘리먼트 (320(1)) 의 확대도에 예시한 바와 같이, 엘리먼트들 (316(1), 316(2), 320(1), 및 320(2)) 은 커패시터들, 인덕터들, MOS 트랜지스터들, 또는 전류 소스일 수도 있다. 현재의 엔지니어링 현실은, 커패시터들을 이용하는 것이, SOUNDWIRE-XL 케이블 (306) 에 고유한 임의의 커패시턴스를 극복하기 위해 매우 큰 커패시터를 필요로 할 수도 있음을 요구한다는 것에 유의한다. 이러한 큰 커패시터들은 마스터로부터 다량의 전류를 요구할 수도 있다. (극복해야 하는 SOUNDWIRE-XL 케이블 (306) 의 고유 인덕턴스이기는 하지만) 인덕터들을 이용하는 것에 대하여 유사한 이슈들이 존재한다. 현재 실용적이지는 않지만, 본 개시는 이러한 솔루션들을 배제하지 않는다. 예시적인 양태에서, 엘리먼트들 (320(1) 및 320(2)) 의 값들은 모든 마스터 디바이스들에 대해 고정되고, 엘리먼트들 (316(1) 및 316(2)) 의 값들은 슬레이브 디바이스 (304) 에 관련된 데이터 레이트 정보를 인코딩하는데 이용되고, 따라서, 그 값들은 인코딩된 레이트 정보에 기초하여 슬레이브 디바이스들 간에 가변할 수도 있다. 비교기들 (322N 및 322P) 이 차동 데이터 라인들 (318N 및 318P) 상의 전압 레벨들을 기준 전압들 (VREFN 및 VREFP) 과 각각 비교하는데 이용될 수도 있다. 유사하게, 비교기들 (324N 및 324P) 은 차동 데이터 라인들 (318N 및 318P) 상의 전압 레벨들을 슬레이브 기준 전압 (VREF) 과 비교할 수도 있다. 비교기들 (322N, 322P, 324N, 및 324P) 은 다수의 비교기들로 차동 데이터 라인들 (318N 및 318P) 상의 전압 레벨들을 다수의 기준 전압 레벨들과 비교하거나 또는 필요하거나 또는 원한다면 다수의 기준 전압들에 대해 단일 비교기 스위치를 이용할 수 있다.
도 4 는 원격 디바이스들이 언플러깅될 때의 도 3 의 하드웨어 솔루션의 단순화된 회로 다이어그램이다. 이것과 관련하여, 도 4 는 플러깅된 SOUNDWIRE-XL 케이블 (306) 이 없는 리셉터클 (308) 을 가진 마스터 디바이스 (302) 를 예시한다. SOUNDWIRE-XL 케이블 (306) 의 부재는 오픈 회로를 만들어 내고, 라인 상태는 엘리먼트들 (320(1) 및 320(2)) 의 존재에 의해 단지 영향을 받는다. 라인 상태가 이 방식으로 변화할 때, 마스터 디바이스 (302) 는 SOUNDWIRE-XL 케이블 (306) 의 접속해제 (disconnection) 및 임의의 슬레이브 디바이스의 대응하는 부재를 용이하게 확인한다.
도 5 는 도 3 의 하드웨어 솔루션에 따른 레이트 결정과 연관된 프로세스 (500) 의 플로우차트이다. 프로세스 (500) 는 슬레이브 디바이스 (304) 와 같은 슬레이브 디바이스들에 대한 인코딩 시스템을 결정하는 것 (블록 502) 으로 시작한다. 특히, 인코딩 시스템은 슬레이브 디바이스들에 의해 이용되는 데이터 레이트에 관한 정보를 전달하도록 설계된다. 엘리먼트들 (316(1) 및 316(2)) 이 2 개의 값들을 각각 취할 수 있다면 (예를 들어, 2 개의 상이한 저항 값들 (예를 들어, 저항기들에 대해 20 ㏀ 및 10 ㏀)), 각각의 슬레이브 디바이스는 (엘리먼트들 (316(1) 및 316(2)) 에 대한 값들이 더 많은 경우, 이 수가 확장될 수도 있기는 하지만) 데이터 레이트들과 연관될 수도 있는 8 개의 상태들을 가질 수 있다. 예시를 위해서, 프로세스 (500) 에서, 엘리먼트들 (316(1) 및 (316(2)) 은 풀-업 저항기들이고 엘리먼트들 (320(1) 및 320(2)) 은 풀-다운 저항기들인 것으로 가정된다. 예시적인 양태에서, 풀-업 저항기들 (316(1) 및 316(2)) 이 취할 수 있는 값들은 20 ㏀, 10 ㏀, 또는 0 ㏀ 이다. 풀-다운 저항기들 (320(1) 및 320(2)) 의 값들은 10 ㏀ 으로 고정된다. 따라서, 각각의 라인은 3 개의 상태들 (즉, 0, 1/2 Vdd> Y > 1/3 Vdd, 및 Y > 1/2 Vdd) 을 갖는다. 이론상으로, 실제로 총 9 개의 상태들이 있지만, 0,0 은 접속해제 상태에 대응한다. 이것은 아래 표 1 에 요약된다:
Figure pct00001
도 5 를 계속 참조하면, 프로세스 (500) 는 슬레이브 디바이스 (304) 에 대한 데이터 레이트를 결정하는 것 (블록 504) 으로 계속된다. 설계자 또는 제조자는 인코딩 시스템 및 데이터 레이트에 따라 엘리먼트들 (316(1) 및 316(2)) (예를 들어, 풀-업 저항기들) 을 가진 슬레이브 디바이스 (304) 를 제조한다 (블록 506). 슬레이브 디바이스 (304) 는 SOUNDWIRE-XL 케이블 (306) 에 커플링된다 (블록 508). 예시적인 양태에서, SOUNDWIRE-XL 케이블 (306) 은 슬레이브 디바이스 (304) 와 통합되어 있고 제조자에 의해 커플링된다. 교대의 예시적인 양태에서, SOUNDWIRE-XL 케이블 (306) 은 더블-엔디드형이고 최종 사용자는 SOUNDWIRE-XL 케이블 (306) 을 슬레이브 디바이스 (304) 상의 리셉터클 (310) 로 삽입한다. 최종 사용자는 그 후, 슬레이브 디바이스 (304) 를 마스터 디바이스 (302) 에 커플링하는, 리셉터클 (308) 로 SOUNDWIRE-XL 케이블 (306) 을 플러깅한다 (블록 510). 마스터 디바이스 (302) 는 삽입을 검출하기 위해 이 플러깅 단계를 이용할 수도 있거나, 또는 삽입은 다음 단계에서 검출될 수도 있다. 마스터 디바이스 (302) 는 SOUNDWIRE-XL 케이블 (306) 을 따라 전파되고 (propagate down) 풀-업 저항기들 (316(1) 및 316(2)) 에 의해 변경되는 차동 신호를 생성하기 위해 포지티브 및 네거티브 기준 전압 (VREFP 및 VREFN) 을 생성한다 (블록 512). 마스터 디바이스 (302) 는, 비교기들 (322N 및 322P) 을 이용하여, SOUNDWIRE-XL 케이블 (306) 의 차동 데이터 라인들 (318N 및 318P) 로부터 인코딩 시스템으로의 검출된 전압을 비교한다 (블록 514). 이 비교는 룩-업 테이블을 이용하여 이루어질 수도 있다. 그 비교에 기초하여, 마스터 디바이스 (302) 는 슬레이브 디바이스 (304) 의 데이터 레이트를 결정한다 (블록 516) (예를 들어, 룩-업 테이블에서 대응하는 엔트리를 발견). 마스터 디바이스 (302) 는 그 후 결정된 데이터 레이트에서 동작하도록 SOUNDWIRE-XL 케이블 (306) 의 데이터 라인들을 재구성하고 (블록 518) 동작을 시작한다 (블록 520). 마스터 디바이스 (302) 는 또한, SOUNDWIRE-XL 케이블 (306) 이 접속해제될 때 VREFP 및 VREFN 을 생성할 수도 있다는 것에 유의한다. 차동 데이터 라인들 (318N 및 318P) 상의 값들은 그때 0,0 이며, 마스터 디바이스 (302) 는 SOUNDWIRE-XL 케이블 (306) 이 접속해제되거나 또는 리셉터클 (308) 로 삽입되는 SOUNDWIRE-XL 케이블 (306) 이 없다는 결론을 내린다.
도 6 은 허브 또는 브리지 (600) 를 이용하여 원격 디바이스들에 대한 레이트 정보를 결정하기 위한 하드웨어 솔루션의 단순화된 회로 다이어그램이다. 브리지 (600) 는 슬레이브 디바이스 (304) 의 다운스트림 저항기 값들을 업스트림 페이싱 마스터 디바이스 (302) 에 반영할 것이다. 브리지 (600) 는 다운스트림 측의 엘리먼트들 (602(1) 및 602(2)) 및 업스트림 측의 엘리먼트들 (604(1) 및 604(2)) 을 포함한다. 예시적인 양태에서, 이들은 풀-다운 및 풀-업 저항기들 또는 상기 설명한 바와 같은 다른 엘리먼트이다. 브리지 (600) 의 이용은 다수의 SOUNDWIRE-XL 케이블들 (306) 을 허용할 수도 있으며, 이는 결국 2 미터 초과의 거리들이 구현되는 것을 허용할 수도 있다. 게다가, 브리지 (600) 의 이용은 상이한 타입들의 스피커들, 상이한 타입들의 마이크로폰들 등에 대한 기능들을 가능하게 할 수도 있다.
본 명세서에서 개시된 양태들에 따른 SOUNDWIRE-XL 케이블들에 대한 레이트 검출을 위한 시스템들 및 방법들은 임의의 프로세서-기반 디바이스에 제공되거나 또는 이에 통합될 수도 있다. 예들은, 제한 없이, 셋 톱 박스, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 고정 로케이션 데이터 유닛, 모바일 로케이션 데이터 유닛, 모바일 폰, 셀룰러 폰, 스마트 폰, 태블릿, 패블릿, 서버, 컴퓨터, 휴대용 컴퓨터, 데스크톱 컴퓨터, 개인 휴대 정보 단말기 (PDA), 모니터, 컴퓨터 모니터, 텔레비전, 튜너, 라디오, 위성 라디오, 뮤직 플레이어, 디지털 뮤직 플레이어, 휴대용 뮤직 플레이어, 디지털 비디오 플레이어, 비디오 플레이어, 디지털 비디오 디스크 (DVD) 플레이어, 휴대용 디지털 비디오 플레이어, 및 오토모바일을 포함한다.
이것과 관련하여, 도 7 은 도 2 내지 도 6 에 예시된 SOUNDWIRE 케이블들에 대한 레이트 검출을 위한 시스템들 및 방법들을 채용할 수 있는 프로세서-기반 시스템 (700) 의 일 예를 예시한다. 이 예에서, 프로세서-기반 시스템 (700) 은, 각각이 하나 이상의 프로세서들 (704) 을 포함하는, 하나 이상의 중앙 프로세싱 유닛들 (CPU들) (702) 을 포함한다. CPU(들) (702) 는 도 3 의 마스터 디바이스 (302) 일 수도 있다. CPU(들) (702) 는 임시로 저장된 데이터에의 고속 액세스를 위해 프로세서(들) (704) 에 커플링된 캐시 메모리 (706) 를 가질 수도 있다. CPU(들) (702) 는 시스템 버스 (708) 에 커플링되고 프로세서-기반 시스템 (700) 에 포함된 마스터 및 슬레이브 디바이스들을 상호커플링할 수 있다. 주지된 데로, CPU(들) (702) 는 시스템 버스 (708) 를 통해 어드레스, 제어, 및 데이터 정보를 교환함으로써 이들 다른 디바이스들과 통신한다. 예를 들어, CPU(들) (702) 는 슬레이브 디바이스의 일 예로서 메모리 제어기 (710) 에 버스 트랜잭션 요청들을 통신할 수 있다. 도 7 에 예시하지는 않았지만, 다수의 시스템 버스들 (708) 이 제공될 수 있으며, 여기서 각각의 시스템 버스 (708) 는 상이한 패브릭을 구성한다.
다른 마스터 및 슬레이브 디바이스들이 시스템 버스 (708) 에 접속될 수 있다. 도 7 에 예시한 바와 같이, 이들 디바이스들은 예들로서, 메모리 시스템 (712), 하나 이상의 입력 디바이스들 (714), 하나 이상의 출력 디바이스들 (716), 하나 이상의 네트워크 인터페이스 디바이스들 (718), 및 하나 이상의 디스플레이 제어기들 (720) 을 포함할 수 있다. 입력 디바이스(들) (714) 는 입력 키들, 스위치들, 보이스 프로세서들 등을 포함하지만, 이들에 제한되지는 않는 임의의 타입의 입력 디바이스를 포함할 수 있다. 출력 디바이스(들) (716) 는 오디오, 비디오, 다른 시각적 표시자들 등을 포함하지만, 이들에 제한되지는 않는 임의의 타입의 출력 디바이스를 포함할 수 있다. 네트워크 인터페이스 디바이스(들) (718) 는 네트워크 (722) 로의 및 로부터의 데이터의 교환을 허용하도록 구성된 임의의 디바이스들일 수 있다. 네트워크 (722) 는 유선 또는 무선 네트워크, 사설 또는 공중 네트워크, 로컬 영역 네트워크 (LAN), 무선 로컬 영역 네트워크 (WLAN), 광역 네트워크 (WAN), BLUETOOTHTM 네트워크, 및 인터넷을 포함하지만, 이들에 제한되지는 않는 임의의 타입의 네트워크일 수 있다. 네트워크 인터페이스 디바이스(들) (718) 는 원하는 임의의 타입의 통신 프로토콜을 지원하도록 구성될 수 있다. 메모리 시스템 (712) 은 하나 이상의 메모리 유닛들 (724(0-N)) 을 포함할 수 있다.
CPU(들) (702) 는 또한, 하나 이상의 디스플레이들 (726) 로 전송된 정보를 제어하기 위해 시스템 버스 (708) 를 통해 디스플레이 제어기(들) (720) 에 액세스하도록 구성될 수도 있다. 디스플레이 제어기(들) (720) 는 디스플레이(들) (726) 에 대해 적합한 포맷으로 디스플레이될 정보를 프로세싱하는 하나 이상의 비디오 프로세서들 (728) 을 통해 디스플레이되도록 디스플레이(들) (726) 로 정보를 전송한다. 디스플레이(들) (726) 는 음극선관 (CRT), 액정 디스플레이 (LCD), 플라즈마 디스플레이, 발광 다이오드 (LED) 디스플레이 등을 포함하지만, 이들에 제한되지는 않는 임의의 타입의 디스플레이를 포함할 수 있다.
당업자들은 본 명세서에서 개시된 양태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘들이 전자 하드웨어, 메모리에 또는 다른 컴퓨터 판독가능 매체에 저장된 명령들로서 구현되고 프로세서 또는 다른 프로세싱 디바이스, 또는 양자의 조합들에 의해 실행될 수도 있다는 것을 추가로 인식할 것이다. 본 명세서에서 설명된 마스터 디바이스들, 및 슬레이브 디바이스들은 예들로서, 임의의 회로, 하드웨어 컴포넌트, 집적 회로 (IC), 또는 IC 칩에서 채용될 수도 있다. 본 명세서에서 개시된 메모리는 임의의 타입 및 사이즈의 메모리일 수도 있고 원하는 임의의 타입의 정보를 저장하도록 구성될 수도 있다. 이 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능성의 관점에서 일반적으로 상기 설명되었다. 이러한 기능성이 구현되는 방법은 전체 시스템에 부과된 설계 제약들, 설계 선택들, 및/또는 특정한 애플리케이션에 의존한다. 당업자들은 각각의 특정한 애플리케이션에 대해 다양한 방식들로 설명된 기능성을 구현할 수도 있지만, 이러한 구현 판정들은 본 개시의 범위로부터 벗어남을 야기하는 것으로서 해석되어서는 안된다.
본 명세서에서 개시된 양태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 프로세서, 디지털 신호 프로세서 (DSP), 애플리케이션 특정 집적 회로 (Application Specific Integrated Circuit; ASIC), 필드 프로그래밍가능 게이트 어레이 (FPGA) 또는 다른 프로그래밍가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에서 설명된 기능들을 수행하도록 설계된 그 임의의 조합으로 구현 또는 수행될 수도 있다. 프로세서는 마이크로프로세서일 수도 있지만, 대안으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합 (예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성) 으로서 구현될 수도 있다.
본 명세서에서 개시된 양태들은 하드웨어로 및 하드웨어에 저장되는 명령들로 구현될 수도 있고, 예를 들어, 랜덤 액세스 메모리 (RAM), 플래시 메모리, 판독 전용 메모리 (ROM), 전기적으로 프로그래밍가능 ROM (EPROM), 전기적으로 소거가능한 프로그래밍가능 ROM (EEPROM), 레지스터들, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 컴퓨터 판독가능 매체에 상주할 수도 있다. 예시적인 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고, 그 저장 매체에 정보를 기록할 수 있도록 프로세서에 커플링된다. 대안으로, 저장 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 저장 매체는 ASIC 에 상주할 수도 있다. ASIC 은 원격국에 상주할 수도 있다. 대안으로, 프로세서 및 저장 매체는 원격국, 기지국, 또는 서버 내에 별개의 컴포넌트들로서 상주할 수도 있다.
또한, 본 명세서의 예시적인 양태들 중 임의의 양태에서 설명된 동작 단계들이 예들 및 논의를 제공하기 위해 설명된다는 것에 유의한다. 설명된 동작들은 예시된 시퀀스들과는 다른 다수의 상이한 시퀀스들로 수행될 수도 있다. 더욱이, 단일 동작 단계로 설명된 동작들은 실제로는 다수의 상이한 단계들로 수행될 수도 있다. 추가적으로, 예시적인 양태들에서 논의된 하나 이상의 동작 단계들은 결합될 수도 있다. 플로우차트 다이어그램들로 예시된 동작 단계들에는 당업자에게 용이하게 명백할 바와 같이 다수의 상이한 변경들이 행해질 수도 있는 것으로 이해될 것이다. 당업자들은 또한, 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 이용하여 표현될 수도 있다는 것을 이해할 것이다. 예를 들어, 상기 설명 전반에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자성 입자들, 광학장들 또는 광학 입자들, 또는 그 임의의 조합으로 표현될 수도 있다.
본 개시의 이전의 설명은 임의의 당업자가 본 개시를 제조 또는 이용하는 것을 가능하게 하기 위해 제공된다. 본 개시에 대한 다양한 변경들은 당업자들에게 용이하게 명백할 것이며, 본 명세서에서 정의된 일반적인 원리들은 본 개시의 사상 또는 범위로부터 벗어남 없이 다른 변화들에 적용될 수도 있다. 따라서, 본 개시는 본 명세서에서 설명된 예들 및 설계들에 제한되도록 의도되지 않고, 본 명세서에서 개시된 원리들 및 신규한 피처들에 부합하는 최광의 범위를 부여받아야 한다.

Claims (19)

  1. 마스터 디바이스로서,
    SOUNDWIRE 익스텐션 (SOUNDWIRE-XL) 케이블을 수용하도록 구성된 리셉터클;
    임베딩된 클록 신호를 가진 차동 데이터 라인을 포함하는 인터페이스로서, 상기 인터페이스는 상기 리셉터클에 커플링된, 상기 인터페이스; 및
    제어 시스템
    을 포함하고,
    상기 제어 시스템은,
    상기 차동 데이터 라인 상에서 전압 레벨들을 생성하고;
    원격 슬레이브 디바이스에 의해 변경된 바와 같은 상기 차동 데이터 라인 상의 상기 전압 레벨들을 검출하고; 그리고
    검출된 상기 전압 레벨들에 기초하여 상기 원격 슬레이브 디바이스에 대한 데이터 레이트를 결정하도록
    구성되는, 마스터 디바이스.
  2. 제 1 항에 있어서,
    상기 인터페이스는 상기 차동 데이터 라인 상에서 생성된 상기 전압 레벨들을 조정하도록 구성된 적어도 하나의 마스터 엘리먼트를 포함하는, 마스터 디바이스.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 마스터 엘리먼트는 풀-다운 저항기를 포함하는, 마스터 디바이스.
  4. 제 3 항에 있어서,
    상기 풀-다운 저항기는 10 ㏀ 저항기를 포함하는, 마스터 디바이스.
  5. 제 1 항에 있어서,
    상기 제어 시스템은 상기 제어 시스템에 의해 결정된 상기 데이터 레이트에 기초하여 상기 차동 데이터 라인을 재구성하도록 구성되는, 마스터 디바이스.
  6. 제 1 항에 있어서,
    상기 제어 시스템은 상기 데이터 레이트를 결정하기 위해 룩-업 테이블을 이용하도록 구성되는, 마스터 디바이스.
  7. 제 2 항에 있어서,
    상기 적어도 하나의 마스터 엘리먼트는 인덕터, 커패시터, 및 금속 산화물 반도체 (MOS) 트랜지스터로 이루어진 그룹으로부터 선택되는, 마스터 디바이스.
  8. 제 1 항에 있어서,
    셋 톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 로케이션 데이터 유닛; 모바일 로케이션 데이터 유닛; 모바일 폰; 셀룰러 폰; 스마트 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 데스크톱 컴퓨터; 개인 휴대 정보 단말기 (PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크 (DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 및 오토모바일로 이루어진 그룹으로부터 선택된 디바이스에 통합되는, 마스터 디바이스.
  9. SOUNDWIRE 익스텐션 (SOUNDWIRE-SL) 케이블을 제어하는 방법으로서,
    마스터 디바이스에서, 차동 데이터 라인 상에서 전압 레벨들을 생성하는 단계;
    원격 슬레이브 디바이스에 의해 변경된 바와 같은 상기 차동 데이터 라인 상의 상기 전압 레벨들을 검출하는 단계; 및
    검출된 상기 전압 레벨들에 기초하여 상기 원격 슬레이브 디바이스에 대한 데이터 레이트를 결정하는 단계
    를 포함하는, SOUNDWIRE-SL 케이블을 제어하는 방법.
  10. 제 9 항에 있어서,
    상기 마스터 디바이스에서의 리셉터클에의 상기 SOUNDWIRE-XL 케이블의 삽입을 검출하는 단계를 더 포함하는, SOUNDWIRE-SL 케이블을 제어하는 방법.
  11. 제 9 항에 있어서,
    상기 결정하는 단계에 기초한 상기 데이터 레이트에 대해 상기 차동 데이터 라인을 재구성하는 단계를 더 포함하는, SOUNDWIRE-SL 케이블을 제어하는 방법.
  12. 제 9 항에 있어서,
    상기 차동 데이터 라인 상에서 상기 전압 레벨들을 생성하기 위해 상기 마스터 디바이스에서의 마스터 엘리먼트를 이용하는 단계를 더 포함하는, SOUNDWIRE-SL 케이블을 제어하는 방법.
  13. 제 12 항에 있어서,
    상기 마스터 엘리먼트를 이용하는 단계는 풀-다운 저항기, 커패시터, 인덕터, 및 금속 산화물 반도체 (MOS) 트랜지스터로 이루어진 그룹으로부터 선택된 엘리먼트를 이용하는 단계를 포함하는, SOUNDWIRE-SL 케이블을 제어하는 방법.
  14. 제 12 항에 있어서,
    상기 데이터 레이트를 결정하는 단계는 상기 데이터 레이트를 결정하기 위해 룩-업 테이블을 이용하는 단계를 포함하는, SOUNDWIRE-SL 케이블을 제어하는 방법.
  15. 슬레이브 디바이스로서,
    SOUNDWIRE 익스텐션 (SOUNDWIRE-XL) 케이블을 수용하도록 구성된 리셉터클;
    임베딩된 클록 신호를 가지고 있는 차동 데이터 라인을 포함하는 인터페이스로서, 상기 인터페이스는 상기 슬레이브 디바이스에 관한 인코딩된 데이터 레이트 정보를 제공하도록 구성된 적어도 하나의 슬레이브 엘리먼트를 포함하는, 상기 인터페이스
    를 포함하는, 슬레이브 디바이스.
  16. 제 15 항에 있어서,
    상기 적어도 하나의 슬레이브 엘리먼트는 풀-업 저항기를 포함하는, 슬레이브 디바이스.
  17. 제 15 항에 있어서,
    상기 적어도 하나의 슬레이브 엘리먼트는 커패시터, 인덕터, 및 금속 산화물 반도체 (MOS) 트랜지스터로 이루어진 그룹으로부터 선택된 엘리먼트를 포함하는, 슬레이브 디바이스.
  18. 제 15 항에 있어서,
    상기 슬레이브 디바이스는 상기 임베딩된 클록 신호를 이용하도록 구성된 위상 로킹 루프 (phase locked loop; PLL) 를 포함하는, 슬레이브 디바이스.
  19. 원격 슬레이브 디바이스에 대한 레이트 정보를 검출하는 방법으로서,
    원격 슬레이브 디바이스에서의 하나 이상의 풀-업 저항기들에 기초하여 차동 데이터 라인 상의 전압 레벨들을 검출하는 단계;
    데이터 레이트를 결정하기 위해 상기 전압 레벨들을 디코딩하는 단계
    를 포함하는, 원격 슬레이브 디바이스에 대한 레이트 정보를 검출하는 방법.
KR1020187005067A 2015-08-26 2016-08-03 Soundwire＼sm 익스텐션 (soundwire-xl) 케이블들에 대한 레이트 검출을 위한 시스템들 및 방법들 KR20180042259A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562210062P 2015-08-26 2015-08-26
US62/210,062 2015-08-26
US15/226,330 2016-08-02
US15/226,330 US20170063700A1 (en) 2015-08-26 2016-08-02 Systems and methods for rate detection for soundwire extension (soundwire-xl) cables
PCT/US2016/045305 WO2017034769A1 (en) 2015-08-26 2016-08-03 Systems and methods for rate detection for soundwire\sm extension (soundwire-xl) cables

Publications (1)

Publication Number Publication Date
KR20180042259A true KR20180042259A (ko) 2018-04-25

Family

ID=58096963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187005067A KR20180042259A (ko) 2015-08-26 2016-08-03 Soundwire＼sm 익스텐션 (soundwire-xl) 케이블들에 대한 레이트 검출을 위한 시스템들 및 방법들

Country Status (7)

Country Link
US (1) US20170063700A1 (ko)
EP (1) EP3341848A1 (ko)
JP (1) JP2018526738A (ko)
KR (1) KR20180042259A (ko)
CN (1) CN107924379A (ko)
BR (1) BR112018003679A2 (ko)
WO (1) WO2017034769A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3258652B1 (en) * 2016-06-14 2019-11-27 Melexis Technologies NV Local interconnect network bus architecture
US10713199B2 (en) * 2017-06-27 2020-07-14 Qualcomm Incorporated High bandwidth soundwire master with multiple primary data lanes
US20190121767A1 (en) * 2017-10-23 2019-04-25 Qualcomm Incorporated In-band reset and wake up on a differential audio bus
US11032631B2 (en) * 2018-07-09 2021-06-08 Avnera Corpor Ation Headphone off-ear detection
US10754607B2 (en) * 2018-09-26 2020-08-25 Qualcomm Incorporated Receiver and decoder for extreme low power, unterminated, multi-drop serdes
CN109799871A (zh) * 2019-01-04 2019-05-24 武汉邮电科学研究院有限公司 一种高频时钟信号驱动电路
WO2021097135A1 (en) * 2019-11-12 2021-05-20 Marvell Asia Pte, Ltd. Detection of physical layer parameter of a master device in an ethernet network
US11704086B2 (en) * 2020-06-05 2023-07-18 Qualcomm Incorporated Fast activation during wake up in an audio system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001048613A2 (en) * 1999-12-24 2001-07-05 Koninklijke Philips Electronics N.V. Emulation of a disconnect of a device
TWI334545B (en) * 2007-02-12 2010-12-11 Via Tech Inc A usb device and a mode detecting method thereof
CN100533419C (zh) * 2007-03-13 2009-08-26 威盛电子股份有限公司 Usb外围设备和其模式侦测方法
WO2013061272A1 (en) * 2011-10-28 2013-05-02 Koninklijke Philips Electronics N.V. Data communication with interventional instruments
CN102662898B (zh) * 2012-04-06 2015-01-21 华为技术有限公司 一种usb设备主从兼容方法、设备和系统
US8996740B2 (en) * 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer
US8683097B2 (en) * 2012-06-30 2014-03-25 Intel Corporation Device connect detection
US8638838B1 (en) * 2012-08-27 2014-01-28 Teradici Corporation Differential serial interface for supporting a plurality of differential serial interface standards
CN203616749U (zh) * 2013-10-23 2014-05-28 北大方正集团有限公司 一种实现高速板级通讯的装置
US9749736B2 (en) * 2013-11-07 2017-08-29 Invensense, Inc. Signal processing for an acoustic sensor bi-directional communication channel
US10114787B2 (en) * 2014-02-03 2018-10-30 Qualcomm Incorporated Device identification generation in electronic devices to allow external control of device identification for bus communications identification, and related systems and methods

Also Published As

Publication number Publication date
BR112018003679A2 (pt) 2018-09-25
CN107924379A (zh) 2018-04-17
WO2017034769A1 (en) 2017-03-02
US20170063700A1 (en) 2017-03-02
EP3341848A1 (en) 2018-07-04
JP2018526738A (ja) 2018-09-13

Similar Documents

Publication Publication Date Title
KR20180042259A (ko) Soundwire＼sm 익스텐션 (soundwire-xl) 케이블들에 대한 레이트 검출을 위한 시스템들 및 방법들
US10331579B2 (en) Universal serial bus (USB) system supporting display alternate mode functionality on a USB type-C adapter
US9990326B2 (en) Universal serial bus (USB) split cable
EP3368992B1 (en) Enhanced communications over a universal serial bus (usb) type-c cable
US10311000B2 (en) Integrated universal serial bus (USB) type-C switching
US20130191568A1 (en) Operating m-phy based communications over universal serial bus (usb) interface, and related cables, connectors, systems and methods
US9990328B2 (en) Increased data flow in universal serial bus (USB) cables
KR102288067B1 (ko) 데이터 전송 속도를 개선시키는 방법 및 이를 구현한 전자장치
JP2019197598A (ja) 低電圧セキュアデジタル（ｓｄ）インターフェースのためのシステムおよび方法
TW202221519A (zh) 周邊部件連接（ｐｃｉ）快速（ｐｃｉｅ）鏈路中的邊頻帶訊號傳遞
CN107408092B (zh) 用于多端口物理层(phy)的锁相环(pll)的共享控制
JP6293924B2 (ja) 重ね合わせによるバス上での周波数制御のためのシステムおよび方法
WO2019045973A1 (en) ZERO OVERHEAD FRAME SYNCHRONIZATION SUPPLY USING STROBE SYNCHRONIZATION POLARITY FOR SOUNDWIRE EXTENSION BUSES