KR20180040854A - Fabrication method of multilayer film, and multilayer film, and semiconductor device using thereof - Google Patents
Fabrication method of multilayer film, and multilayer film, and semiconductor device using thereof Download PDFInfo
- Publication number
- KR20180040854A KR20180040854A KR1020160132676A KR20160132676A KR20180040854A KR 20180040854 A KR20180040854 A KR 20180040854A KR 1020160132676 A KR1020160132676 A KR 1020160132676A KR 20160132676 A KR20160132676 A KR 20160132676A KR 20180040854 A KR20180040854 A KR 20180040854A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- silicon substrate
- epitaxial layer
- plasma
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 54
- 239000010409 thin film Substances 0.000 claims abstract description 52
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 48
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 230000001737 promoting effect Effects 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- 238000010030 laminating Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 126
- 239000007789 gas Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 24
- 239000002243 precursor Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000011888 foil Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 239000004033 plastic Substances 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000005520 cutting process Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910021480 group 4 element Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004469 SiHx Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2018—Selective epilaxial growth, e.g. simultaneous deposition of mono - and non-mono semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
- H01L31/0284—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System comprising porous silicon as part of the active layer(s)
Abstract
Description
본 발명은 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법에 관한 것으로, 더욱 상세하게는 태양전지 등의 반도체 소자 제조에 이용되며 하나 이상의 단결정 실리콘 박막층을 포함하는 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a laminated structure thin film, a laminated structure thin film produced thereby, and a method of manufacturing a semiconductor device using the same, and more particularly, to a laminated structure thin film which is used for manufacturing a semiconductor device such as a solar cell, A thin film of a laminated structure manufactured by the method, and a method of manufacturing a semiconductor device using the thin film.
반도체 소자 제조는 많은 종류의 박막(Thin film) 증착공정을 수반한다. 증착공정은 진공 중에서 합성하고자 하는 물질을 기화 또는 승화시켜서 원자 또는 분자 단위로 결정질 실리콘 기판 표면 위에 부착되도록 함으로써 박막을 형성시키는 방법이다.Semiconductor device fabrication involves many types of thin film deposition processes. The deposition process is a method of forming a thin film by vaporizing or sublimating a substance to be synthesized in a vacuum and attaching it on the surface of a crystalline silicon substrate in atomic or molecular units.
일반적으로 결정질 실리콘 기판은 도 1의 (a)에 도시된 바와 같이, 인상(Czochralski)법으로 결정 성장한 잉곳 또는 블록(1)을 도 1의 (b)에 도시된 바와 같이, 와이어 절단(wire sawing)(3) 방법으로 절단 가공하여 제작된다. 절단 가공된 결정질 실리콘 기판(3)은 도 1의 (c)에서 확인된다.Generally, as shown in Fig. 1 (a), a crystalline silicon substrate is subjected to wire sawing (cutting) as shown in Fig. 1 (b) ) (3). The cut
그런데 와이어 절단 방법으로 절단 가공한 결정질 실리콘 기판은 절단 손실(kerf-loss)이 발생하여 낭비가 심하고, 가공할 수 있는 기판 두께에 한계가 있다. 현재 태양광용 결정질 실리콘 기판은 200㎛ 두께의 기판이 주로 사용되며, 100㎛ 이하의 두께는 절단 가공으로는 가공이 어렵다.However, in a crystalline silicon substrate cut by a wire cutting method, kerf-loss is generated, which is wasteful, and there is a limit to the thickness of the substrate that can be processed. At present, a crystalline silicon substrate for a solar cell is mainly used for a substrate having a thickness of 200 mu m, and a thickness of 100 mu m or less is difficult to be processed by a cutting process.
또한, 절단 가공 방법으로 제작한 결정질 실리콘 기판은 표면에 데미지층(오염층)이 존재하여 이를 식각하는 공정이 추가로 요구된다.Further, the crystalline silicon substrate produced by the cutting method requires a step of etching a surface of the damage layer (contaminated layer).
한편, 기존의 반도체 소자는 상술한 결정질 실리콘 기판(5)의 표면에 습식 공정으로 다공성 실리콘(7)을 형성한 후, 다공성 실리콘(7)의 상면에 화학기상증착(CVD) 공정을 수행하여 고온에서 에피택시(epitaxy)층(9)을 성장시킨다.In the conventional semiconductor device, a
그런데 상술한 방식은 결정질 막을 증착하는데 효과적이나, 다공성 실리콘(7)을 습식 공정으로 형성해야 하며 1100℃ 정도의 고온에서 추가적으로 수소 가스를 이용한 포밍 가스 어닐링(forming gas annealing)을 실시해야 하므로 비용상승을 유발하고, 에피택시층의 성장 또한 열 화학기상증착 공정으로 1300℃ 정도의 고온에서 실시되어야 하므로 상용화를 어렵게 하는 문제점이 있다.However, the above-described method is effective for depositing a crystalline film, but the
본 발명의 목적은 반도체 소자 제조에 이용하는 적층구조 박막 제조방법이며, 습식공정이 필요 없고 공정온도를 낮출 수 있는 새로운 방법의 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법을 제공하는 것이다.An object of the present invention is to provide a method of manufacturing a laminated structure thin film of a novel method capable of lowering the process temperature without requiring a wet process, a laminated structure thin film produced thereby, and a semiconductor device using the same Method.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 결정질 실리콘 기판의 일면 또는 양면에 다공성 실리콘층을 증착하는 단계와 상기 다공성 실리콘층의 상면에 에피택시층을 증착하는 단계와 상기 에피택시층의 상면에 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상을 적층하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: depositing a porous silicon layer on one or both surfaces of a crystalline silicon substrate; depositing an epitaxial layer on the top surface of the porous silicon layer; And a step of laminating at least one selected from a metal electrode, a protective film, and an adhesion promoting layer on the upper surface of the epitaxial layer.
상기 증착은 CCP(Capacitively Coupled Plasma) 플라즈마 구조의 플라즈마 반응장치에서 플라즈마 공정에 의해 수행된다.The deposition is performed by a plasma process in a plasma reactor of a capacitively coupled plasma (CCP) plasma structure.
상기 다공성 실리콘층의 상면에 에피택시층을 증착하는 단계에서, 상기 에피택시층은 단일층으로 성장하거나 불순물을 포함하는 적층구조로 성장한다.In the step of depositing an epitaxial layer on the upper surface of the porous silicon layer, the epitaxial layer grows into a single layer or grows into a laminated structure containing impurities.
상기 불순물을 포함하는 적층구조는 상기 불순물로 C, Ge 중 선택된 1종 이상을 포함하여 합금 구조로 제작하거나, 상기 불순물로 B, P, Al, As 중 선택된 1종 이상을 포함하여 전기전도도를 통제하거나, 상기 불순물로 O, N 중 선택된 1종 이상을 추가하여 유전체층을 제작한다.The laminate structure containing the impurities may be made of an alloy structure containing at least one selected from the group consisting of C and Ge as the impurities, or may include at least one selected from B, P, Al, and As as the impurities, Or at least one selected from the group consisting of O and N is added as the impurity to form a dielectric layer.
상기 플라즈마 공정 수행시, 상기 결정질 실리콘 기판 온도, 전구체 가스 비율을 조절하여 상기 다공성 실리콘층과 상기 에피택시층의 밀도를 조절한다;.In the plasma process, the density of the porous silicon layer and the epitaxial layer is controlled by controlling the temperature of the crystalline silicon substrate and the ratio of the precursor gas.
상기 결정질 실리콘 기판 온도는 200~450℃ 범위로 조절한다.The temperature of the crystalline silicon substrate is controlled in the range of 200 to 450 ° C.
상기 전구체 가스는 SiH4, Si2H6, SiCl4, SiHCl3, SiF4 중 선택된 1종 이상을 H2 또는 He 가스에 희석시킨 것을 사용한다.As the precursor gas, at least one selected from SiH 4 , Si 2 H 6 , SiCl 4 , SiHCl 3 and SiF 4 is diluted with H 2 or He gas.
상기 플라즈마 공정 수행 후, 1000℃ 이하의 온도에서 수소 플라즈마 처리를 추가로 수행하여 상기 다공성 실리콘층의 공극률을 재조정한다.After performing the plasma process, a hydrogen plasma treatment is further performed at a temperature of 1000 DEG C or less to readjust the porosity of the porous silicon layer.
상기 에피택시층의 상면에 금속전극, 보호막, 접착촉진층 중 선택된 1종을 적층하는 단계 후, 상기 결정질 실리콘 기판에 형성된 적층구조 박막을 상기 결정질 실리콘 기판으로부터 박리하는 단계를 더 포함한다.Further comprising the step of laminating a selected one of a metal electrode, a protective film and an adhesion promoting layer on the upper surface of the epitaxial layer, and then peeling the laminated structure thin film formed on the crystalline silicon substrate from the crystalline silicon substrate.
상기 적층구조 박막이 박리된 상기 결정질 실리콘 기판은 상기 적층구조 박막 형성을 위한 다음번 공정에 재활용한다.The crystalline silicon substrate on which the laminated structure thin film is peeled off is recycled to the next process for forming the laminated structure thin film.
상기 금속전극, 보호막, 접착촉진층 중 선택된 1종의 상면에 이종기판을 적층하는 단계를 더 포함한다.And laminating the dissimilar substrate on the upper surface of the selected one of the metal electrode, the protective film, and the adhesion promoting layer.
적층구조 박막은 다공성 실리콘층, 상기 다공성 실리콘층의 일면에 적층되는 에피택시층, 상기 에피택시층의 상면에 적층되며 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상으로 구성되는 추가층을 포함한다.The laminated structure thin film includes a porous silicon layer, an epitaxial layer stacked on one surface of the porous silicon layer, and an additional layer stacked on the upper surface of the epitaxial layer and composed of at least one selected from a metal electrode, a protective film, do.
상기 추가층은 접착촉진층이고, 상기 접착촉진층의 상면에 이종기판을 접합한다.The additional layer is an adhesion promoting layer, and the dissimilar substrate is bonded to the upper surface of the adhesion promoting layer.
상기 에피택시층은 단일층 또는 불순물을 포함하는 적층구조이다.The epitaxial layer is a laminate structure comprising a single layer or an impurity.
상기 불순물은 C, Ge, B, P, Al, As, O, N 중 선택된 1종 또는 2종 이상이다.The impurities are one or more selected from among C, Ge, B, P, Al, As, O,
본 발명은 결정형 실리콘 기판상에 에피택시층을 포함하는 적층구조 박막을 플라즈마 증착에 의해 형성한 후, 결정형 실리콘 기판으로부터 박리시켜 제조하므로, 임의의 두께 조절 조절로 두께 100㎛ 이하의 적층구조 박막 구현이 가능하고 고품질의 실리콘 기판을 제조할 수 있는 효과가 있다.Since the laminated thin film including the epitaxial layer is formed on the crystalline silicon substrate by plasma deposition and then peeled off from the crystalline silicon substrate, the laminated thin film having a thickness of 100 탆 or less There is an effect that a high-quality silicon substrate can be manufactured.
또한, 본 발명은 플라즈마 증착에 의해 적층구조 박막을 제조하므로 습식공정이 없어져 공정 단계를 단축할 수 있고, 공정 온도를 종래 1300℃ 정도의 고온에서 100℃까지 낮출 수 있어 공정 비용을 대폭 절감할 수 있고 이로 인해 상용화가 가능한 효과가 있다. In addition, since the thin film of the laminated structure is produced by the plasma deposition, the wet process is eliminated and the process step can be shortened, and the process temperature can be lowered to 100 캜 at a high temperature of about 1300 캜, There is an effect that can be commercialized because of this.
또한, 본 발명은 태양전지 반도체 소자 제조에 이용되어 태양전지 제조 비용을 대폭 절감할 수 있는 효과가 있다.In addition, the present invention is advantageous in that it is used in the manufacture of solar cell semiconductor devices, thereby greatly reducing the manufacturing cost of solar cells.
도 1은 결정질 실리콘 기판을 절단 가공하여 제작하는 방법을 보인 도면.
도 2는 종래의 결정질 실리콘 기판 제조방법으로 결정질 실리콘 기판에 결정질 막을 형성하는 공정을 보인 도면.
도 3은 본 발명에 의한 적층구조 박막 제조방법의 일 실시예를 보인 도면.
도 4는 본 발명에 의한 적층구조 박막 제조방법의 다른 실시예를 보인 도면.
도 5는 본 발명의 적층구조 박막을 제조하기 위한 플라즈마 반응장치의 예를 보인 구성도.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a view showing a method of manufacturing a crystalline silicon substrate by cutting. FIG.
2 is a view showing a process of forming a crystalline film on a crystalline silicon substrate by a conventional method of manufacturing a crystalline silicon substrate.
3 is a view showing an embodiment of a method of manufacturing a laminated structure thin film according to the present invention.
4 is a view showing another embodiment of the method for manufacturing a laminated structure thin film according to the present invention.
5 is a view showing an example of a plasma reactor for producing a laminated thin film of the present invention.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3에는 본 발명에 의한 적층구조 박막 제조방법의 일 실시예가 도시되어 있다.FIG. 3 shows an embodiment of a method for manufacturing a laminated structure thin film according to the present invention.
일 실시예의 적층구조 박막 제조방법은, 결정질 실리콘 기판에 적층구조 박막을 형성하는 적층구조 박막 제조방법이며, 도 3에 도시된 바와 같이, 결정질 실리콘 기판(11)을 준비하는 단계(a)와, 결정질 실리콘 기판(11)의 일면 또는 양면에 다공성 실리콘층(13)을 증착하는 단계(b)와, 다공성 실리콘층(13)의 상면에 에피택시층(15)을 증착하는 단계(c)와, 에피택시층(15)의 상면에 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상으로 구성되는 추가층(17)을 적층하는 단계(d)를 포함한다.The laminated structure thin film manufacturing method of one embodiment is a laminated structure thin film manufacturing method for forming a laminated structure thin film on a crystalline silicon substrate. As shown in FIG. 3, a step (a) of preparing a
a) 단계에서, 결정질 실리콘 기판(11)은 성장한 잉곳 또는 블록을 와이어 절단방법으로 절단 가공하여 제작한 것을 준비할 수 있다. 즉, 결정질 실리콘 기판(11)은 도 1에서 제시하고 있는 방법과 동일한 방법으로 제작된 것을 준비할 수 있다.In the step a), the
a) 단계는 결정질 실리콘 기판(11)을 식각 또는 연마하여 결정질 실리콘 기판(11)의 표면을 세정하는 단계를 포함할 수 있으며, 식각은 습식 또는 진공 공정으로 진행할 수 있다.The step a) may include a step of cleaning the surface of the
b) 단계 및 c) 단계는 다공성 실리콘층(13)과 에피택시층(15)을 증착에 의해 형성하는 단계로 플라즈마 공정을 수행하여 형성한다. Step b) and step c) are performed by forming a
플라즈마 공정은 CCP(Capacitively Coupled Plasma) 플라즈마 구조의 플라즈마 반응장치를 이용하여 수행한다. CCP 플라즈마 반응장치는 실리콘 기판 온도 1000℃ 이하에서 적층구조의 박막 성장이 가능하도록 한다. The plasma process is performed by using a plasma reactor having a capacitively coupled plasma (CCP) plasma structure. The CCP plasma reactor enables thin film growth of a laminated structure at a silicon substrate temperature of 1000 ° C or lower.
설명의 편의를 위해, 도 5를 참조하여 CCP 플라즈마 구조의 플라즈마 반응장치에 대해 간단히 설명한다. For convenience of explanation, a plasma reaction device of a CCP plasma structure will be briefly described with reference to FIG.
CCP 플라즈마 구조의 플라즈마 반응장치는 결정질 실리콘 기판(11)이 부착되는 상부 전극(31)과 상부 전극(31)과 소정의 전극 거리를 가지도록 위치되는 하부 전극(33)을 챔버(30) 내에 포함하며, 하부 전극(33)은 그라운드(ground) 되어 있고 상부 전극(31)만 전압(35)이 직접 인가되도록 된다. The plasma reaction apparatus of the CCP plasma structure includes an
이러한 CCP 플라즈마 구조의 플라즈마 반응장치는 챔버(30) 내부로 가스를 주입하면서 상부 전극(31)에 전압(35)을 인가하면 전극 표면에 분포되는 전하에 의해 발생하는 축전 자기장에 의해 플라즈마가 발생하고 유지되며 플라즈마가 가스를 이온화시켜 결정질 실리콘 기판(11)에 증착시킨다.When a
CCP 플라즈마 구조의 플라즈마 반응장치는 상부 전극(31)과 하부 전극(33) 사이의 거리를 조절하여 결정질 실리콘 기판(11)과 플라즈마 전극 거리를 조절함으로써 공정 조건을 변화시킬 수 있다. The plasma reaction apparatus of the CCP plasma structure can change the process conditions by adjusting the distance between the
CCP 플라즈마 구조의 플라즈마 반응장치는 균일한 플라즈마 처리가 가능하며 실리콘 기판 온도 1000℃ 이하인 저온에서도 우수한 박막을 얻을 수 있다.The plasma reactor of the CCP plasma structure is capable of uniform plasma processing and can obtain a thin film even at a low temperature of 1000 ° C or lower of the silicon substrate temperature.
플라즈마 주파수는 13.56MHz, 27.12MHz, 40.68MHz, 54.24MHz 및 60MHz 등이 사용 가능하다.Plasma frequencies of 13.56 MHz, 27.12 MHz, 40.68 MHz, 54.24 MHz and 60 MHz are available.
다공성 실리콘층(13) 및 에피택시층(15)은 결정질 실리콘 기판(11)의 일면 또는 양면에 모두 증착할 수 있다. The
예를 들어, 결정질 실리콘 기판의 일면에 다공성 실리콘층, 에피택시층을 순차적으로 증착하거나, 결정질 실리콘 기판의 양면에 각각 다공성 실리콘층, 에피택시층을 순차적으로 증착할 수 있다.For example, a porous silicon layer and an epitaxial layer may be sequentially deposited on one surface of a crystalline silicon substrate, or a porous silicon layer and an epitaxial layer may be sequentially deposited on both surfaces of the crystalline silicon substrate.
결정질 실리콘 기판(11)의 양면에 다공성 실리콘층(13) 및 에피택시층(15)을 모두 증착할 경우 양면에 동시에 증착하거나 일면씩 순차적으로 증착할 수 있다.When both the
결정질 실리콘 기판 온도, 전구체 가스 비율 등을 조절하여 다공성 실리콘층(13)과 에피택시층(15)의 밀도를 조절할 수 있다.The density of the
결정질 실리콘 기판 온도는 100~1000℃ 범위에서 조절할 수 있다. 바람직하게는, 결정질 실리콘 기판 온도는 200~450℃ 범위로 조절한다.The temperature of the crystalline silicon substrate can be controlled in the range of 100 to 1000 占 폚. Preferably, the temperature of the crystalline silicon substrate is controlled in the range of 200 to 450 占 폚.
전구체 가스는 플라즈마 분위기 내에서 결정질 실리콘 기판에 SiOx 또는 SiH4를 빠르게 증착시켜 다공성 실리콘층을 형성시킨다.Precursor gas to quickly deposit the SiOx or SiH 4 in the crystalline silicon substrate in a plasma atmosphere to form a porous silicon layer.
전구체 가스는 SiH4, Si2H6, SiCl4, SiHCl3, SiF4 중 선택된 1종 이상을 H2 또는 He 가스에 희석시켜 사용할 수 있다. The precursor gas may be at least one selected from the group consisting of SiH 4 , Si 2 H 6 , SiCl 4 , SiHCl 3 and SiF 4 to be diluted with H 2 or He gas.
다공성 실리콘층과 에피택시층은 박막 성장 초반 가스 유량비, 플라즈마 파워 등의 공정 조건을 제어하여 인위적으로 밀도가 낮게 형성할 수 있다. The porous silicon layer and the epitaxial layer can be artificially formed to have a low density by controlling process conditions such as a thin film growth initial gas flow rate ratio, a plasma power, and the like.
다공성 실리콘층 증착 후, 1000℃ 이하의 온도에서 수소 플라즈마 처리를 추가로 수행하여 다공성 실리콘층의 공극률을 재조정할 수 있다. After deposition of the porous silicon layer, the porosity of the porous silicon layer can be readjusted by further performing a hydrogen plasma treatment at a temperature of 1000 DEG C or less.
에피택시층은 단일층으로 성장하거나 불순물을 포함하는 적층구조로 성장할 수 있다.The epitaxial layer may grow as a single layer or grow into a laminate structure containing impurities.
불순물은 C, Ge 등의 4족 원소이거나 B, P, Al, As 등의 도펀트이거나 O, N 등의 불순물일 수 있다. The impurity may be a Group 4 element such as C or Ge, a dopant such as B, P, Al, As, or an impurity such as O, N or the like.
구체적으로, 불순물을 포함하는 적층구조는 전구체 가스와 함께 C, Ge 등의 4족 원소를 추가하여 합금 구조로 제작하거나, B, P, Al, As 등의 도펀트를 추가하여 전기전도도를 통제하거나, O, N 등의 불순물을 추가하여 유전체층을 제작할 수 있다.Specifically, a laminate structure including an impurity may be formed by adding a Group 4 element such as C or Ge together with a precursor gas to an alloy structure, or by adding a dopant such as B, P, Al, or As to control electric conductivity, O, N, or the like can be added to fabricate a dielectric layer.
d) 단계는, 에피택시층의 성장 후, 에피택시층(15)의 상면에 금속전극, 보호막, 이종기판과 결합하기 위한 접착촉진층 중 선택된 1종인 추가층을 적층하는 단계이다.Step d) is a step of, after growth of the epitaxial layer, laminating an additional layer on the upper surface of the
d) 단계 후, 결정질 실리콘 기판(11)에 형성된 적층구조 박막을 결정질 실리콘 기판으로부터 박리(분리)하는 단계를 더 포함한다. 박리는 열 또는 기계적 응력을 가하여 결정질 실리콘 기판으로부터 적층구조 박막을 박리할 수 있다. 적층구조 박막은 다공질 실리콘층에 의해 결정질 실리콘 기판으로부터 박리가 용이하다.After the step d), the step further comprises peeling (separating) the laminated thin film formed on the
적층구조 박막이 박리된 결정질 실리콘 기판(11)은 동일한 적층구조 박막 형성을 위한 다음번 공정에 재활용할 수 있다. The
상술한 방법에 의해 제조된 적층구조 박막은 다공성 실리콘층(13), 다공성 실리콘층(13)의 일면에 적층되는 에피택시층(15), 에피택시층(15)의 상면에 적층되며 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상으로 구성되는 추가층(17)을 포함할 수 있다.The laminated structure thin film produced by the above-described method is formed by stacking a
다공성 실리콘층(13) 및 에피택시층(15)은 50~100nm의 두께로 균일하게 증착된다. 다공성 실리콘층(13)은 SiOx 또는 SiHx, 예를 들어 SiO2 또는 SiH4로 될 수 있다. 다공성 실리콘층의 밀도는 1.1~ 2.33g/㎤ 범위일 수 있다.The
다공성 실리콘층(13)은 단결정 실리콘 박막층이다. 후술할 에피택시층(15)도 단일층으로 형성되는 경우 단결정 실리콘 박막층일 수 있다.The
에피택시층은 다공성 실리콘층의 상면에 성장된다. 에피택시층은 단일층 또는 불순물을 포함하는 적층구조이다. An epitaxial layer is grown on the top surface of the porous silicon layer. The epitaxial layer is a laminate structure comprising a single layer or an impurity.
에피택시층은 SiH4일 수 있다. 에피택시층에 포함되는 불순물은 C, Ge, B, P, Al, As, O, N 중 선택된 1종 또는 2종 이상일 수 있다.Epitaxial layer can SiH 4. The impurities contained in the epitaxial layer may be one or more selected from among C, Ge, B, P, Al, As, O,
금속전극은 금속페이스트를 이용한 스크린 프린팅 공정에 의해 적층될 수 있다. 보호층은 적층구조 박막의 산화를 방지하기 위해 적층된다. 추가층(17)이 접착촉진층인 경우, 접착촉진층의 상면에 이종기판(19)이 적층된다.The metal electrode may be laminated by a screen printing process using a metal paste. The protective layer is laminated to prevent oxidation of the laminated thin film. When the
상술한 에피택시층을 포함하는 적층구조 박막은 이종접합 또는 동종접합의 pn접합 구조로 제작할 수 있다.The laminated structure thin film including the above-described epitaxial layer can be fabricated with a pn junction structure of heterogeneous junction or homogeneous junction.
도 4에는 본 발명에 의한 적층구조 박막 제조방법의 다른 실시예를 보인 도면이 도시되어 있다.FIG. 4 is a view showing another embodiment of the method for manufacturing a laminated structure thin film according to the present invention.
다른 실시예의 적층구조 박막 제조방법은, 도 4에 도시된 바와 같이, 결정질 실리콘 기판(11)에 형성된 적층구조 박막을 결정질 실리콘 기판(11)으로부터 박리하는 단계 후, 추가층(17)에 박막 지지용 이종기판(19)을 접합할 수 있다. 이종기판(19)은 실리콘, 석영, 사파이어, 유리, 플라스틱, 금속호일 등의 재료를 사용할 수 있다.4, the step of peeling the laminated structure thin film formed on the
이하 본 발명의 적층구조 박막 제조방법의 과정을 더욱 상세하게 설명한다. Hereinafter, the process of the laminated structure thin film manufacturing method of the present invention will be described in more detail.
결정형 실리콘 기판은 사전에 식각 또는 연마 방법으로 표면을 세정한 것을 준비한다. 식각은 습식 또는 진공 공정으로 진행할 수 있다. The crystalline silicon substrate is prepared by pre-etching or polishing the surface. The etching can proceed by wet or vacuum processes.
세정한 결정형 실리콘 기판은 CCP 플라즈마 구조의 플라즈마 반응장치의 챔버 내 상부 전극에 부착한다. The cleaned crystalline silicon substrate adheres to the upper electrode in the chamber of the plasma reactor of the CCP plasma structure.
이때, 상부 전극과 하부 전극 사이의 간격을 조절하거나 가스 유량비, 플라즈마 파워 등을 제어하고자 하는 공정 조건으로 설정할 수 있다.At this time, it is possible to set the process conditions for controlling the interval between the upper electrode and the lower electrode, controlling the gas flow rate ratio, plasma power, and the like.
다음으로, 상부 전극에 전압을 가하여 플라즈마를 발생시키면서 챔버 내로 전구체 가스, 불순물 등을 주입하여 결정형 실리콘 기판의 일면 또는 양면에 다공성 실리콘층을 증착하고 다공성 실리콘층의 증착 후, 다공성 실리콘층의 상면에 에피택시층을 증착한다.Next, a precursor gas, an impurity, or the like is injected into the chamber while applying a voltage to the upper electrode to generate plasma, and a porous silicon layer is deposited on one or both surfaces of the crystalline silicon substrate. After the deposition of the porous silicon layer, Depositing an epitaxial layer.
전구체 가스는 SiH4, Si2H6, SiCl4, SiHCl3, SiF4 중 선택된 1종 이상을 H2 또는 He 가스에 희석시킨 것을 주입할 수 있으며, 불순물은 C, Ge, B, P, Al, As, O, N 중 선택된 1종 또는 2종 이상을 주입할 수 있다.The precursor gas may be one in which at least one selected from the group consisting of SiH 4 , Si 2 H 6 , SiCl 4 , SiHCl 3 and SiF 4 is diluted with H 2 or He gas, and the impurities are C, Ge, B, P, Al , As, O, and N can be injected.
전구체 가스는 SiH4 일 수 있으며, H2/SiH4의 희석비를 1:1~100 범위에서 조절할 수 있다.The precursor gas was SiH 4 And the dilution ratio of H 2 / SiH 4 can be adjusted in the range of 1: 1 to 100.
다공성 실리콘층과 에피택시층의 증착시 실리콘 기판 온도를 200~450℃ 범위로 유지하여 결함 밀도가 낮은 재료를 합성할 수 있다.When the porous silicon layer and the epitaxial layer are deposited, the silicon substrate temperature can be maintained in the range of 200 to 450 ° C to synthesize a material having a low defect density.
다공성 실리콘층 증착시 가스 유량비 및 플라즈마 파워를 제어하여 밀도가 낮은 다공성 실리콘층을 형성할 수 있다.The porous silicon layer having a low density can be formed by controlling the gas flow rate ratio and the plasma power during the deposition of the porous silicon layer.
다공성 실리콘층 증착 후, 수소 플라즈마 처리를 더 수행하여 다공성 실리콘층의 공극률을 재조정할 수 있다. After deposition of the porous silicon layer, a hydrogen plasma treatment may be further performed to readjust the porosity of the porous silicon layer.
에피택시층 증착시 전구체 가스와 함께 불순물로 C, Ge 등의 4족 원소를 추가하여 합금 구조로 제작하거나, B, P, Al, As 등의 도펀트를 추가하여 전기전도도를 통제하거나, O, N 등의 불순물을 추가하여 유전체층을 제작할 수 있다.When the epitaxial layer is deposited, a precursor gas and a Group 4 element such as C and Ge may be added as an impurity to form an alloy structure. Alternatively, a dopant such as B, P, Al or As may be added to control the electric conductivity, Or the like can be added to fabricate the dielectric layer.
불순물 함량을 조절하기 위해 B2H6, B(CH3)3, BF3, PH3, AsH3, Al2(CH3)6 중 선택된 1종 이상의 가스를 첨가할 수 있다. 유전체층 제작을 위해서는 N2O, CO2, O2, NH3, N2 중 선택된 1종 이상의 가스를 더 첨가할 수 있다.One or more gases selected from B 2 H 6 , B (CH 3 ) 3 , BF 3 , PH 3 , AsH 3 and Al 2 (CH 3 ) 6 may be added to control the impurity content. For producing the dielectric layer, at least one gas selected from N 2 O, CO 2 , O 2 , NH 3 and N 2 can be further added.
상술한 방법에 의해 제조된 적층구조 박판을 열적, 기계적 응력을 가하여 결정형 실리콘 기판으로부터 박리한다.The laminated thin plate produced by the above-described method is subjected to thermal and mechanical stress to peel off from the crystalline silicon substrate.
상술한 적층구조 박판 제조방법은 증착 두께를 조절하여 100㎛ 이하 두께의 적층구조 박막 구현이 가능하므로 고품질의 실리콘 기판을 형성할 수 있다. 또한, 실리콘 기판에 박막을 직접 증착하므로 공정 단계를 단축할 수 있으며, 실리콘 기판 온도 1000℃ 이하에서 박막 형성이 가능하므로 공정 비용을 절감하여 상용화를 가능하게 하는 이점이 있다.The above-described method for manufacturing a laminated structure thin film can realize a laminated structure thin film having a thickness of 100 탆 or less by controlling the deposition thickness, and thus a high-quality silicon substrate can be formed. In addition, since the thin film is directly deposited on the silicon substrate, the process steps can be shortened and the thin film can be formed at a temperature of the silicon substrate of 1000 ° C or lower.
상술한 적층구조 박막 제조방법은 태양전지 등의 반도체 소자 제조에 적용할 수 있다.The above-described laminated structure thin film manufacturing method can be applied to the manufacture of semiconductor devices such as solar cells.
본 발명은 도면과 명세서에 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명 기술분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 권리범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. Best Mode for Carrying Out the Invention The present invention has been described with reference to the drawings and the specification. Although specific terms are used herein, they are used for the purpose of describing the present invention only and are not used to limit the scope of the present invention described in the meaning of the claims or the claims. Therefore, those skilled in the art will appreciate that various modifications and equivalent embodiments are possible without departing from the scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.
1: 잉곳 또는 블록
3: 와이어 절단
5: 실리콘 기판
7: 다공성 실리콘
9: 에피택시층
11: 실리콘 기판
13: 다공성 실리콘층
15: 에피택시층
17: 추가층
19: 이종기판
30: 챔버
31: 상부 전극
33: 하부 전극
35: 전압1: ingot or block 3: wire cutting
5: silicon substrate 7: porous silicon
9: epitaxial layer 11: silicon substrate
13: porous silicon layer 15: epitaxial layer
17: additional layer 19: heterogeneous substrate
30: chamber 31: upper electrode
33: lower electrode 35: voltage
Claims (16)
상기 다공성 실리콘층의 상면에 에피택시층을 증착하는 단계; 및
상기 에피택시층의 상면에 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상으로 구성된 추가층을 적층하는 단계;를 포함하는 것을 특징으로 하는 적층구조 박막 제조방법.Depositing a porous silicon layer on one or both sides of a crystalline silicon substrate;
Depositing an epitaxial layer on top of the porous silicon layer; And
And laminating an additional layer comprising at least one selected from the group consisting of a metal electrode, a protective film and an adhesion promoting layer on the upper surface of the epitaxial layer.
상기 증착은 CCP(Capacitively Coupled Plasma) 플라즈마 구조의 플라즈마 반응장치에서 플라즈마 공정에 의해 수행되는 것을 특징으로 하는 적층구조 박막 제조방법.The method according to claim 1,
Wherein the deposition is performed by a plasma process in a plasma reactor having a capacitively coupled plasma (CCP) plasma structure.
상기 다공성 실리콘층의 상면에 에피택시층을 증착하는 단계에서,
상기 에피택시층은 단일층으로 성장하거나 불순물을 포함하는 적층구조로 성장하는 것을 특징으로 하는 적층구조 박막 제조방법.The method according to claim 1,
In the step of depositing an epitaxial layer on the upper surface of the porous silicon layer,
Wherein the epitaxial layer grows into a single layer or grows into a laminated structure containing impurities.
상기 불순물을 포함하는 적층구조는
상기 불순물로 C, Ge 중 선택된 1종 이상을 포함하여 합금 구조로 제작하거나,
상기 불순물로 B, P, Al, As 중 선택된 1종 이상을 포함하여 전기전도도를 통제하거나,
상기 불순물로 O, N 중 선택된 1종 이상을 추가하여 유전체층을 제작하는 것을 특징으로 하는 적층구조 박막 제조방법.The method of claim 3,
The laminated structure including the impurity
The impurity may be formed of an alloy structure including at least one selected from C and Ge,
The impurities may include at least one selected from the group consisting of B, P, Al and As to control electric conductivity,
Wherein at least one selected from the group consisting of O and N is added as the impurity to form a dielectric layer.
상기 플라즈마 공정 수행시,
상기 결정질 실리콘 기판 온도, 전구체 가스 비율, 공정압력 및 플라즈마 파워 중 선택된 1종 이상을 조절하여 상기 다공성 실리콘층과 상기 에피택시층의 밀도를 조절하는 것을 특징으로 하는 박막 제조 방법.The method of claim 2,
During the plasma process,
Wherein the density of the porous silicon layer and the epitaxial layer is controlled by controlling at least one selected from the group consisting of the crystalline silicon substrate temperature, the precursor gas ratio, the process pressure, and the plasma power.
상기 결정질 실리콘 기판 온도는 200~450℃ 범위로 조절하는 것을 특징으로 하는 적층구조 박막 제조방법.The method of claim 5,
Wherein the temperature of the crystalline silicon substrate is controlled in the range of 200 to 450 ° C.
상기 전구체 가스는 SiH4, Si2H6, SiCl4, SiHCl3, SiF4 중 선택된 1종 이상을 H2 또는 He 가스에 희석시킨 것을 사용하는 것을 특징으로 하는 박막 제조 방법.The method of claim 5,
Wherein the precursor gas is one in which at least one selected from SiH 4 , Si 2 H 6 , SiCl 4 , SiHCl 3 and SiF 4 is diluted with H 2 or He gas.
상기 플라즈마 공정 수행 후, 1000℃ 이하의 온도에서 수소 플라즈마 처리를 추가로 수행하여 상기 다공성 실리콘층의 공극률을 재조정하는 것을 특징으로 하는 박막 제조 방법.The method of claim 5,
After the plasma process is performed, a hydrogen plasma treatment is further performed at a temperature of 1000 DEG C or less to readjust the porosity of the porous silicon layer.
상기 에피택시층의 상면에 금속전극, 보호막, 접착촉진층 중 선택된 1종을 적층하는 단계 후,
상기 결정질 실리콘 기판에 형성된 적층구조 박막을 상기 결정질 실리콘 기판으로부터 박리하는 단계를 더 포함하는 것을 특징으로 하는 적층구조 박막 제조 방법.The method according to claim 1,
A step of laminating a selected one of a metal electrode, a protective film and an adhesion promoting layer on the upper surface of the epitaxial layer,
And peeling the laminated structure thin film formed on the crystalline silicon substrate from the crystalline silicon substrate.
상기 적층구조 박막이 박리된 상기 결정질 실리콘 기판은 상기 적층구조 박막 형성을 위한 다음번 공정에 재활용하는 것을 특징으로 하는 적층구조 박막 제조 방법.The method of claim 9,
Wherein the crystalline silicon substrate on which the laminated structure thin film is peeled is recycled in the next process for forming the laminated structure thin film.
상기 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상으로 구성된 추가층의 상면에 실리콘, 석영, 사파이어, 유리, 플라스틱, 금속호일 중 선택된 1종 이상의 재료로 만들어진 이종기판을 접합하는 단계를 더 포함하는 것을 특징으로 하는 적층구조 박막 제조 방법.The method according to claim 1,
Further comprising the step of bonding a heterogeneous substrate made of at least one selected from the group consisting of silicon, quartz, sapphire, glass, plastic and metal foil on the upper surface of the additional layer composed of at least one selected from the metal electrode, the protective film and the adhesion promoting layer Wherein the thin film has a thickness of 100 nm or less.
다공성 실리콘층;
상기 다공성 실리콘층의 일면에 적층되는 에피택시층; 및
상기 에피택시층의 상면에 적층되며 금속전극, 보호막, 접착촉진층 중 선택된 1종 이상으로 구성되는 추가층을 포함하는 것을 특징으로 하는 적층구조 박막.Claims 1. A process for the preparation of a compound of formula < RTI ID = 0.0 > (I) < / RTI &
A porous silicon layer;
An epitaxial layer deposited on one surface of the porous silicon layer; And
And an additional layer stacked on the upper surface of the epitaxial layer and composed of at least one selected from a metal electrode, a protective layer, and an adhesion promoting layer.
상기 추가층은 접착촉진층이고,
상기 접착촉진층의 상면에 이종기판이 접합되는 것을 특징으로 하는 적층구조 박막.The method of claim 12,
Said additional layer being an adhesion promoting layer,
Wherein a different substrate is bonded to the upper surface of the adhesion promoting layer.
상기 에피택시층은 단일층 또는 불순물을 포함하는 적층구조인 것을 특징으로 하는 적층구조 박막.The method of claim 12,
Wherein the epitaxial layer is a laminate structure including a single layer or an impurity.
상기 불순물은 C, Ge, B, P, Al, As, O, N 중 선택된 1종 또는 2종 이상인 것을 특징으로 하는 적층구조 박막.15. The method of claim 14,
Wherein the impurities are one or more selected from the group consisting of C, Ge, B, P, Al, As, O and N.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160132676A KR101946570B1 (en) | 2016-10-13 | 2016-10-13 | Fabrication method of multilayer film, and multilayer film, and semiconductor device using thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160132676A KR101946570B1 (en) | 2016-10-13 | 2016-10-13 | Fabrication method of multilayer film, and multilayer film, and semiconductor device using thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180040854A true KR20180040854A (en) | 2018-04-23 |
| KR101946570B1 KR101946570B1 (en) | 2019-02-11 |
Family
ID=62088960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160132676A KR101946570B1 (en) | 2016-10-13 | 2016-10-13 | Fabrication method of multilayer film, and multilayer film, and semiconductor device using thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101946570B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200058171A (en) * | 2018-11-19 | 2020-05-27 | 한국에너지기술연구원 | Semiconductor light-absorbing device using epitaxially grown high-resistivity wafer and Method for manufacturing the same |
| KR20210033205A (en) * | 2019-09-18 | 2021-03-26 | 한국에너지기술연구원 | Solar silicon wafer having multi-functional porous layers and Method of fabricating the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036609A (en) * | 1998-05-15 | 2000-02-02 | Canon Inc | Manufacture of solar cell, manufacture of thin-film semiconductor, method for separating thin-film semiconductor, and method for forming semiconductor |
| KR20030045936A (en) * | 2001-12-03 | 2003-06-12 | 삼성전자주식회사 | Method of forming soi type substrate |
| KR20070100409A (en) * | 2005-12-05 | 2007-10-10 | 동경 엘렉트론 주식회사 | Method for forming dielectric film |
| KR20130056595A (en) * | 2011-11-22 | 2013-05-30 | 김일욱 | Method of surface treatment and thin film growth, and equipment for surface treatment and thin film growth |
| US20130252399A1 (en) * | 2012-03-05 | 2013-09-26 | Commissariat A L'energie Atomique Et Aux Ene Alt | Direct bonding process using a compressible porous layer |
| KR20160011150A (en) * | 2014-07-18 | 2016-01-29 | 어플라이드 머티어리얼스, 인코포레이티드 | Plasma-enhanced and radical-based cvd of porous carbon-doped oxide films assisted by radical curing |
-
2016
- 2016-10-13 KR KR1020160132676A patent/KR101946570B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036609A (en) * | 1998-05-15 | 2000-02-02 | Canon Inc | Manufacture of solar cell, manufacture of thin-film semiconductor, method for separating thin-film semiconductor, and method for forming semiconductor |
| KR20030045936A (en) * | 2001-12-03 | 2003-06-12 | 삼성전자주식회사 | Method of forming soi type substrate |
| KR20070100409A (en) * | 2005-12-05 | 2007-10-10 | 동경 엘렉트론 주식회사 | Method for forming dielectric film |
| KR20130056595A (en) * | 2011-11-22 | 2013-05-30 | 김일욱 | Method of surface treatment and thin film growth, and equipment for surface treatment and thin film growth |
| US20130252399A1 (en) * | 2012-03-05 | 2013-09-26 | Commissariat A L'energie Atomique Et Aux Ene Alt | Direct bonding process using a compressible porous layer |
| KR20160011150A (en) * | 2014-07-18 | 2016-01-29 | 어플라이드 머티어리얼스, 인코포레이티드 | Plasma-enhanced and radical-based cvd of porous carbon-doped oxide films assisted by radical curing |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200058171A (en) * | 2018-11-19 | 2020-05-27 | 한국에너지기술연구원 | Semiconductor light-absorbing device using epitaxially grown high-resistivity wafer and Method for manufacturing the same |
| KR20210033205A (en) * | 2019-09-18 | 2021-03-26 | 한국에너지기술연구원 | Solar silicon wafer having multi-functional porous layers and Method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101946570B1 (en) | 2019-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760426A (en) | Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13 | |
| KR101797428B1 (en) | Single-crystal diamond growth base material and method for manufacturing single-crystal diamond substrate | |
| KR100805469B1 (en) | Method for making a substrate in particular for optics, electronics or optoelectronics and resulting substrate | |
| US9200379B2 (en) | Base material for growing single crystal diamond and method for producing single crystal diamond substrate | |
| CN107130294B (en) | Method for producing diamond substrate, and diamond self-supporting substrate | |
| US20100178234A1 (en) | Multilayer substrate and method for producing the same, diamond film and method for producing the same | |
| US5471946A (en) | Method for producing a wafer with a monocrystalline silicon carbide layer | |
| JP2015503215A (en) | Silicon carbide epitaxial growth method | |
| JPH09312245A (en) | Thin-film-deposited substrate and manufacture thereof | |
| JP2011079683A (en) | Base material for growing single crystal diamond and method for producing single crystal diamond substrate | |
| WO2000001005A1 (en) | Method for forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| JP2014058411A (en) | Method for producing epitaxial silicon carbide wafer | |
| KR101946570B1 (en) | Fabrication method of multilayer film, and multilayer film, and semiconductor device using thereof | |
| CN111477534B (en) | Aluminum nitride template and preparation method thereof | |
| US20100025696A1 (en) | Process for Producing a Silicon Carbide Substrate for Microelectric Applications | |
| JPH0556851B2 (en) | ||
| US8987115B2 (en) | Epitaxial growth of silicon for layer transfer | |
| EP3890000A1 (en) | Method for manufacturing diamond substrate | |
| EP4299802A1 (en) | Nitride semiconductor substrate and manufacturing method therefor | |
| KR20230046822A (en) | Method And Apparatus for Fabricating Silicon Film Stack Including Porous Silicon | |
| WO2019103168A1 (en) | Method for manufacturing thin film having layered structure, thin film having layered structure and manufactured thereby, and method for manufacturing semiconductor device by using same | |
| KR101267424B1 (en) | Preparing method of free-standing silicon film using substrate surface treatment process | |
| KR100643155B1 (en) | Method of preparing silicon substrate-gallium nitride thin film laminated body | |
| JP2007250676A (en) | Manufacturing method of laminated substrate of dissimilar material | |
| CN114525582B (en) | Single crystal diamond and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |