KR20180040363A - 컴퓨팅 시스템 및 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법 - Google Patents

컴퓨팅 시스템 및 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법 Download PDF

Info

Publication number
KR20180040363A
KR20180040363A KR1020160132146A KR20160132146A KR20180040363A KR 20180040363 A KR20180040363 A KR 20180040363A KR 1020160132146 A KR1020160132146 A KR 1020160132146A KR 20160132146 A KR20160132146 A KR 20160132146A KR 20180040363 A KR20180040363 A KR 20180040363A
Authority
KR
South Korea
Prior art keywords
coverage model
functional coverage
code
model
circuit design
Prior art date
Application number
KR1020160132146A
Other languages
English (en)
Other versions
KR102545171B1 (ko
Inventor
김호영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160132146A priority Critical patent/KR102545171B1/ko
Priority to US15/718,305 priority patent/US10657209B2/en
Publication of KR20180040363A publication Critical patent/KR20180040363A/ko
Application granted granted Critical
Publication of KR102545171B1 publication Critical patent/KR102545171B1/ko

Links

Images

Classifications

    • G06F17/5045—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

회로 설계(circuit design)를 위한 HDL 코드(Hardware Description Language code)로부터 기능 커버리지 모델(function coverage model)을 생성하고, 기능 커버리지 모델을 이용하여 회로 설계에 대한 검증(verification)을 수행하는 방법 및 이를 위한 컴퓨팅 시스템을 나타낸다.

Description

컴퓨팅 시스템 및 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법 {Computing system and method for performing verification of circuit design}
본 개시는 컴퓨팅 시스템 및 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법에 관한 것이다.
집적 회로의 복잡성이 증가함에 따라 회로 설계(circuit design)를 검증하는 단계 또한 어려워지고 있다. 이에 따라, 전체 회로 설계 과정에서 검증 단계에 소요되는 시간과 자원이 대부분을 차지하고 있다.
회로 설계에 대한 검증을 위해서는 일반적으로 시뮬레이션 기반으로 여러 가지 테스트를 시행한다. 하지만, 이러한 검증의 완성도를 평가하기 위해서는 커버리지(Coverage)라는 측정 기준을 사용할 수 있다. 또한, 커버리지는 크게 코드 커버리지(Code Coverage)와 기능 커버리지(Function Coverage)로 구분될 수 있다.
컴퓨팅 시스템 및 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법을 제공하는데 있다. 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 이하의 실시예들로부터 또 다른 기술적 과제들이 유추될 수 있다.
일 측면에 따라, 컴퓨팅 시스템은, 컴퓨터 실행가능 명령어(computer executable instruction)를 저장하는 메모리; 및 컴퓨터 실행가능 명령어를 실행함으로써, 회로 설계(circuit design)를 위한 HDL 코드(Hardware Description Language code)로부터 기능 커버리지 모델(function coverage model)을 생성하고, 기능 커버리지 모델을 이용하여 회로 설계에 대한 검증(verification)을 수행하는 적어도 하나의 프로세서;를 포함할 수 있다.
또한, 적어도 하나의 프로세서는, HDL 코드를 형식 언어 모델(formal language model)로 변환시키고, 형식 언어 모델로부터 기능 커버리지 모델을 생성할 수 있다.
또한, HDL 코드는 RTL 코드(Register-Transistor-Level code)를 포함하고, 적어도 하나의 프로세서는, RTL 코드를 유한 상태 머신(Finite State Machine)으로 변환시키고, 유한 상태 머신으로부터 기능 커버리지 모델을 생성할 수 있다.
또한, 적어도 하나의 프로세서는, 유한 상태 머신의 상태와 상태 천이 조건에 기초하여, 기능 커버리지 모델을 생성할 수 있다.
또한, 컴퓨팅 시스템은, 사용자로부터 HDL 코드에 대한 입력을 수신하는 사용자 입력부; 및 기능 커버리지 모델을 표시 출력하는 디스플레이부;를 더 포함할 수 있다.
또한, 사용자 입력부는, 사용자로부터 기능 커버리지 모델을 수정하는 입력을 수신하고, 적어도 하나의 프로세서는, 수정된 기능 커버리지 모델을 이용하여 회로 설계에 대한 검증을 수행할 수 있다.
또한, 기능 커버리지 모델은, 특정 사건의 집합인 커버 포인트(cover point), 및 특정 조건에서의 특정 사건에 대한 집합인 커버 프로퍼티(cover property)를 포함할 수 있다.
다른 측면에 따른, 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법은, 회로 설계를 위한 HDL 코드로부터 기능 커버리지 모델을 생성하는 단계; 및 기능 커버리지 모델을 이용하여 회로 설계에 대한 검증을 수행하는 단계를 포함할 수 있다.
또 다른 측면에 따라, 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법을 구현하기 위한 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체가 제공된다.
본 실시예들에 따르면, HDL 코드로부터 기능 커버리지 모델을 자동 생성할 수 있는 바, 기능 커버리지 모델을 생성함에 따른 시간과 노력을 줄일 수 있다. 즉, 기존에는 기능 커버리지 모델을 사용자가 직접 기술하여 시간과 노력이 상당히 소요되는 문제가 있었으나, 본 실시예들에 따르면, HDL 코드로부터 기능 커버리지 모델이 자동 생성될 수 있으므로, 이러한 문제를 해결할 수 있다.
또한, 기존에는 사용자가 아키텍쳐 스펙(architecture specification)에 따라 HDL 코드 및 기능 커버리지 모델을 직접 작성하였고, 이에 따라 사용자 실수로 인해 HDL 코드와 아키텍쳐 스펙이 제대로 맞지 않거나 기능 커버리지 모델이 잘못 기술될 수 있는 문제가 있었으나, 본 실시예들에 따르면, HDL 코드로부터 기능 커버리지 모델이 생성될 수 있으므로, 이러한 문제를 해결할 수 있다.
또한, 본 실시예들에 따르면, HDL 코드로부터 생성된 기능 커버리지 모델을 사용자에게 제공할 수 있고, 사용자에 의해 수정된 기능 커버리지 모델을 이용하여 회로 설계에 대한 검증을 수행할 수 있는 바, 보다 정확하게 검증의 수준을 판단할 수 있다.
도 1은 일 실시예에 따른 컴퓨팅 시스템을 설명하기 위한 블록도이다.
도 2는 제어부가 유한 상태 머신으로부터 기능 커버리지 모델을 생성하는 일 실시예를 나타낸다.
도 3a 및 도 3b는 제어부가 RTL 코드로부터 기능 커버리지 모델을 생성하는 일 실시예를 나타낸다.
도 4a 및 도 4b는 제어부가 RTL 코드로부터 기능 커버리지 모델을 생성하는 다른 실시예를 나타낸다.
도 5는 다른 실시예에 따른 컴퓨팅 시스템을 설명하기 위한 블록도이다.
도 6은 일 실시예에 따라, 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법을 설명하는 도면이다.
도 7은 다른 실시예에 따라, 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법을 설명하는 도면이다.
이하 첨부된 도면을 참조하면서 오로지 예시를 위한 실시예를 상세히 설명하기로 한다. 하기 실시예는 기술적 내용을 구체화하기 위한 것일 뿐 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 상세한 설명 및 실시예로부터 해당 기술분야의 전문가가 용이하게 유추할 수 있는 것은 권리범위에 속하는 것으로 해석된다.
한편, 본 명세서에서 어떤 구성이 다른 구성과 "연결"되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐 아니라, '그 중간에 다른 구성을 사이에 두고 연결'되어 있는 경우도 포함한다. 또한, 어떤 구성이 다른 구성을 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한, 그 외 다른 구성을 제외하는 것이 아니라 다른 구성들 더 포함할 수도 있다는 것을 의미한다.
또한, 본 명세서에서 사용되는 '제 1' 또는 '제 2' 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용할 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 본 명세서에서 "컴퓨팅 시스템"은 랩탑 컴퓨터(laptop computer), 데스크탑 컴퓨터(desktop computer), 노트북 컴퓨터(notebook computer), 태블릿 컴퓨터(tablet computer), 스마트 폰(smart phone), PDA(personal digital assistants), 웨어러블 디바이스 등이 될 수 있지만, 이에 제한되지 않는다. 즉, 컴퓨팅 시스템의 범주에는 다양한 장치들이 포함될 수 있다.
도 1은 일 실시예에 따른 컴퓨팅 시스템을 설명하기 위한 블록도이다.
컴퓨팅 시스템(100)은, 메모리(110), 및 제어부(120)를 포함할 수 있다. 도 1에 도시된 컴퓨팅 시스템(100)은 본 실시예와 관련된 구성요소들만이 도시되어 있다. 따라서, 도 1에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 실시예와 관련된 기술분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
메모리(110)는 제어부(120)의 처리 및 제어를 위한 프로그램을 저장할 수 있고, 컴퓨터 실행가능 명령어(computer executable instruction)를 저장할 수 있다. 예를 들어, 컴퓨터 실행가능 명령어는 32비트, 64비트, 또는 그 밖의 비트로 표현 가능할 수 있다.
제어부(120)는, 컴퓨팅 시스템(100)의 전반적인 동작을 제어한다. 제어부(120)는 적어도 하나의 프로세서를 포함할 수 있다. 즉, 제어부(120)는 기능 및 역할에 따라, 복수의 프로세서들을 포함하거나, 통합된 형태의 하나의 프로세서를 포함할 수 있다.
제어부(120)는, 메모리(110)에 저장된 컴퓨터 실행가능 명령어를 실행함으로써, 회로 설계(circuit design)을 위한 HDL 코드(Hardware Description Language code)로부터 기능 커버리지 모델(function coverage model)을 생성할 수 있다. 보다 구체적으로, 제어부(120)는, HDL 코드를 형식 언어 모델(formal language model)로 변환시키고, 형식 언어 모델로부터 기능 커버리지 모델을 자동 생성할 수 있다.
HDL은 전자 회로 또는 디지털 논리 회로의 구조 및 기능을 설계하기 위한 컴퓨터 언어로, Verilog 또는 VHDL(VHSIC Hardware Description Language)를 예로 들 수 있다. 일 실시예에 따라, HDL 코드는 RTL 코드(Register-Transfer-Level code) 또는 게이트 레벨 코드(Gate-Level code), 넷리스트 코드(netlist code) 등을 포함할 수 있다. 이하의 실시예에서는, RTL 코드를 HDL 코드의 일 예로써 설명하기로 한다. 다만, 당업자를 기준으로, 다른 종류의 HDL 코드 또한 이하의 실시예에 적용 가능할 수 있다.
형식 언어는 특정한 규칙을 가진 문자열의 집합을 표현하기 위한 언어이며, 형식 언어 모델로는 유한 상태 머신(Finite State Machine) 또는 페트리넷(Petri Net)을 예로 들 수 있다. 이하의 실시예에서는, 유한 상태 머신을 형식 언어 모델의 일 예로써 설명하기로 한다. 다만, 당업자를 기준으로, 다른 종류의 형식 언어 모델 또한 이하의 실시예에 적용 가능할 수 있다.
기능 커버리지 모델은, 회로 설계에 대한 검증의 완성도를 평가하기 위한 측정 기준이 될 수 있다. 따라서, 기능 커버리지 모델은, HDL 코드로부터 설계되는 회로 상에서 발생 가능한 기능들의 집합이 될 수 있다. 일 실시예에 따라, 제어부(120)는 특정 사건의 발생을 기능으로써 모델링하여 기능 커버리지 모델을 생성할 수 있다. 예를 들어, 특정 사건의 발생은 특정 입력값 또는 특정 출력값의 발생이 될 수 있다. 또한, 제어부(120)는 특정 조건에서의 특정 사건 발생을 기능으로써 모델링하여 기능 커버리지 모델를 생성할 수 있다. 따라서, 기능 커버리지 모델은 특정 사건의 집합인 커버 포인트(cover point)를 포함할 수 있으며, 특정 조건에서의 특정 사건에 대한 집합인 커버 프로퍼티(cover property)를 포함할 수 있다.
일 실시예에 따라, 제어부(120)는, 메모리(110)에 저장된 컴퓨터 실행가능 명령어를 실행함으로써, 회로 설계를 위한 RTL 코드를 유한 상태 머신으로 변환시킬 수 있다. 유한 상태 머신이란, 유한개의 상태들과 상태들간의 천이(transition)로 구성된 계산 모형을 의미한다.
이어서, 제어부(120)는, 유한 상태 머신으로부터 기능 커버리지 모델을 생성할 수 있다. 구체적으로, 제어부(120)는 유한 상태 머신의 상태 및 상태 천이 조건에 기초하여, 기능 커버리지 모델을 생성할 수 있다. 다시 말해, 제어부(120)는 유한 상태 머신에서 발생 가능한 사건에 대한 집합인 기능 커버리지 모델을 생성할 수 있다.
도 2는 제어부가 유한 상태 머신으로부터 기능 커버리지 모델을 생성하는 일 실시예를 나타낸다.
제어부(120)는 유한 상태 머신(210)으로부터 기능 커버리지 모델(212)을 생성할 수 있다. 즉, 유한 상태 머신(210)에서는 상태 S0가 천이 조건 A의 발생으로 인해 상태 S1으로 천이되는 바, 제어부(120)는 상태 S0가 상태 S1으로 천이되는 사건의 발생을 모델링하여, 기능 커버리지 모델인 커버 포인트 x를 생성할 수 있다.
또한, 제어부(120)는 유한 상태 머신(210)으로부터 기능 커버리지 모델(214)을 생성할 수 있다. 즉, 유한 상태 머신(210)에서는 천이 조건 A의 발생으로 인해 상태 S0에서 S1으로 천이가 되고, 천이 조건 B의 발생으로 인해 상태 S1에서 S0로 천이가 되는 바, 제어부(120)는 천이 조건 A 또는 B가 발생하는 사건을 모델링하여, 기능 커버리지 모델인 커버 포인트 y를 생성할 수 있다.
또한, 제어부(120)는 유한 상태 머신(220)으로부터 기능 커버리지 모델(216)을 생성할 수 있다. 즉, 유한 상태 머신(220)에서는 상태 S0에서 pop의 발생으로 인하여 상태 S0가 그대로 유지되는 바, 제어부(120)는 상태 S0라는 조건 하에 pop이 발생하는 사건을 모델링하여, 기능 커버리지 모델인 커버 프로퍼티 z를 생성할 수 있다.
또한, 제어부(120)는 유한 상태 머신(210) 및 유한 상태 머신(220)으로부터 기능 커버리지 모델(218)을 생성할 수 있다. 즉, 제어부(120)는 커버 포인트 y와 커버 프로퍼티 z가 동시에 발생하는 지 여부를 측정하기 위한 기능 커버리지 모델(218)을 생성할 수 있다.
도 3a 및 도 3b는 제어부가 RTL 코드로부터 기능 커버리지 모델을 생성하는 일 실시예를 나타낸다.
도 3a는 3개의 엔트리(entry)를 갖는 큐(queue)에 대한 RTL 코드(310)를 나타낸다. 일 실시예에 따라, 컴퓨팅 시스템(100)은 RTL 코드(310)를 사용자로부터 수신할 수 있다.
제어부(120)는 도 3a의 RTL 코드(310)를 도 3b의 유한 상태 머신(320)으로 변환시킬 수 있다. 즉, 제어부(120)는 RTL 코드(310)에 기초하여, empty 상태를 나타내는 상태 S0와 3개의 엔트리들 각각을 나타내는 상태 S1, 상태 S2, 및 상태 S3를 갖고, push와 pop에 의해 상태 천이가 발생하는 유한 상태 머신(320)을 생성할 수 있다.
일 실시예에 따라, 제어부(120)는 유한 상태 머신(320)으로부터 기능 커버리지 모델(330)을 생성할 수 있다.
보다 구체적으로, 제어부(120)는 유한 상태 머신(320)의 상태 및 상태 천이 조건에 기초하여, 유한 상태 머신(320)에서 발생 가능한 사건에 대한 기능 커버리지 모델을, 8개의 커버 프로퍼티로 구성된 기능 커버리지 모델(330)로 생성할 수 있다. 즉, 제어부(120)는 상태 S0라는 조건 하에 push가 발생하는 사건, 상태 S0라는 조건 하에 pop이 발생하는 사건, 상태 S1라는 조건 하에 push가 발생하는 사건, 상태 S1라는 조건 하에 pop이 발생하는 사건, 상태 S2라는 조건 하에 push가 발생하는 사건, 상태 S2라는 조건 하에 pop이 발생하는 사건, 상태 S3라는 조건 하에 push가 발생하는 사건, 및 상태 S3라는 조건 하에 pop이 발생하는 사건을 나타내는 기능 커버리지 모델(330)을 생성할 수 있다.
다른 실시예에 따라, 제어부(120)는 유한 상태 머신(320)으로부터 기능 커버리지 모델(340)을 생성할 수 있다.
보다 구체적으로, 제어부(120)는 유한 상태 머신(320)의 상태 및 상태 천이 조건에 기초하여, 유한 상태 머신(320)에서 발생 가능한 사건에 대한 기능 커버리지 모델을, 6개의 커버 포인트 및 2개의 커버 프로퍼티로 구성된 기능 커버리지 모델(340)로 생성할 수 있다. 즉, 제어부(120)는 상태 S0에서 상태 S1으로 천이되는 사건, 상태 S1에서 상태 S2로 천이되는 사건, 상태 S2에서 상태 S3로 천이되는 사건, 상태 S3에서 상태 S2로 천이되는 사건, 상태 S2에서 상태 S1으로 천이되는 사건, 상태 S1에서 상태 S0로 천이되는 사건, 상태 S3라는 조건 하에 push가 발생하는 사건, 및 상태 S0라는 조건 하에 pop이 발생하는 사건을 나타내는 기능 커버리지 모델(340)을 생성할 수 있다.
도 4a 및 도 4b는 제어부가 RTL 코드로부터 기능 커버리지 모델을 생성하는 다른 실시예를 나타낸다.
RTL 코드(410)는 2bit adder에서의 carry를 나타내는 코드이다. 즉, RTL 코드(410)는 2bit을 갖는 변수 a 및 b 간의 add 연산 시 carry가 발생하는 경우에 대한 코드이다. 일 실시예에 따라, 컴퓨팅 시스템(100)은 RTL 코드(410)를 사용자로부터 수신할 수 있다.
제어부(120)는 RTL 코드(410)를 유한 상태 머신(420)으로 변환시킬 수 있다. 즉, 제어부(120)는 RTL 코드(410)에 기초하여, carry가 발생하지 않은 상태를 나타내는 상태 S0, carry가 발생하는 상태를 나타내는 상태 S3, 중간 상태를 나타내는 상태 S1 및 상태 S2를 갖고, 2bit 중 상위 bit(a1,b1)와 하위 bit(a0,b0) 별로 상태 천이가 발생하는 유한 상태 머신(420)을 생성할 수 있다.
일 실시예에 따라, 제어부(120)는 유한 상태 머신(420)으로부터 기능 커버리지 모델(430)을 생성할 수 있다.
보다 구체적으로, 제어부(120)는 유한 상태 머신(420)의 상태 및 상태 천이 조건에 기초하여, 유한 상태 머신(420)에서 발생 가능한 사건에 대한 기능 커버리지 모델을, 8개의 커버 포인트로 구성된 기능 커버리지 모델(430)로 생성할 수 있다. 즉, 제어부(120)는 상태 S0에서 상태 S1를 거쳐 상태 S0로 천이되는 사건, 상태 S0에서 상태 S2를 거쳐 상태 S0로 천이되는 사건, 상태 S0에서 상태 S1를 거쳐 상태 S3로 천이되는 사건, 상태 S0에서 상태 S2를 거쳐 상태 S3로 천이되는 사건, 상태 S3에서 상태 S1를 거쳐 상태 S0로 천이되는 사건, 상태 S3에서 상태 S2를 거쳐 상태 S0로 천이되는 사건, 상태 S3에서 상태 S1를 거쳐 상태 S3로 천이되는 사건, 및 상태 S3에서 상태 S2를 거쳐 상태 S3로 천이되는 사건을 나타내는 기능 커버리지 모델(430)을 생성할 수 있다.
다른 실시예에 따라, 제어부(120)는 유한 상태 머신(420)으로부터 기능 커버리지 모델(440)을 생성할 수 있다.
보다 구체적으로, 제어부(120)는 유한 상태 머신(420)의 상태 및 상태 천이 조건에 기초하여, 유한 상태 머신(420)에서 carry가 발생하는 사건에 대한 기능 커버리지 모델을, 4개의 커버 포인트로 구성된 기능 커버리지 모델(440)로 생성할 수 있다. 즉, 제어부(120)는 상태 S0에서 상태 S1를 거쳐 상태 S3로 천이되는 사건, 상태 S0에서 상태 S2를 거쳐 상태 S3로 천이되는 사건, 상태 S3에서 상태 S1를 거쳐 상태 S3로 천이되는 사건, 및 상태 S3에서 상태 S2를 거쳐 상태 S3로 천이되는 사건를 나타내는 기능 커버리지 모델(440)을 생성할 수 있다.
또 다른 실시예에 따라, 제어부(120)는 유한 상태 머신(420)으로부터 기능 커버리지 모델(450)을 생성할 수 있다.
보다 구체적으로, 제어부(120)는 유한 상태 머신(420)의 상태 및 상태 천이 조건에 기초하여, 유한 상태 머신(420)에서 carry가 발생하는 사건에 대한 기능 커버리지 모델을, 6개의 커버 포인트로 구성된 기능 커버리지 모델(450)로 생성할 수 있다. 즉, 제어부(120)는 변수 a 및 b 각각에 대한 입력값이 10 및 10인 사건, 변수 a 및 b 각각에 대한 입력값이 10 및 11인 사건, 변수 a 및 b 각각에 대한 입력값이 11 및 10인 사건, 변수 a 및 b 각각에 대한 입력값이 01 및 11인 사건, 변수 a 및 b 각각에 대한 입력값이 11 및 01인 사건, 변수 a 및 b 각각에 대한 입력값이 11 및 11인 사건을 나타내는 기능 커버리지 모델(450)을 생성할 수 있다.
다시 도 1을 참조하면, 제어부(120)는, 메모리(110)에 저장된 컴퓨터 실행가능 명령어를 실행함으로써, 생성된 기능 커버리지 모델을 이용하여, 회로 설계에 대한 검증(verification)을 수행할 수 있다. 보다 구체적으로, 제어부(120)는, 회로 설계에 대한 검증 수행 과정에서, 기능 커버리지 모델을 통해 회로 설계에 대한 검증의 수준을 판단할 수 있다. 예를 들어, 제어부(120)는 테스트벤치(testbench)를 기초로 RTL 코드에 대한 시뮬레이션을 수행하여 회로 설계에 대한 검증을 수행할 수 있고, 시뮬레이션 결과 기능 커버리지 모델이 얼마나 빈도 있게 발생 되었는지를 수치로 측정하여, 검증의 수준을 판단할 수 있다. 다른 예로, 제어부(120)는 형식 분석(formal analysis)을 통해 회로 설계에 대한 검증을 수행할 수 있고, 검증 수행 과정에서 기능 커버리지 모델을 측정하여, 검증의 수준을 판단할 수 있다.
따라서, 컴퓨팅 시스템(100)은 RTL 코드와 같은 HDL 코드로부터 기능 커버리지 모델을 자동 생성할 수 있는 바, 기능 커버리지 모델을 생성함에 따른 시간과 노력을 줄일 수 있다. 즉, 기존에는 기능 커버리지 모델을 사용자가 직접 기술하여 시간과 노력이 상당히 소요되는 문제가 있었으나, 본 개시에서는 컴퓨팅 시스템(100)이 HDL 코드로부터 기능 커버리지 모델을 자동으로 생성할 수 있으므로, 이러한 문제를 해결할 수 있다. 또한, 기존에는 사용자가 아키텍쳐 스펙(architecture specification)에 따라 HDL 코드 및 기능 커버리지 모델을 직접 작성하였고, 이에 따라 사용자 실수로 인해 HDL 코드와 아키텍쳐 스펙이 제대로 맞지 않거나 기능 커버리지 모델이 잘못 기술될 수 있는 문제가 있었으나, 본 개시에서는 컴퓨팅 시스템(100)이 HDL 코드로부터 기능 커버리지 모델을 생성할 수 있으므로, 이러한 문제를 해결할 수 있다.
도 5는 다른 실시예에 따른 컴퓨팅 시스템을 설명하기 위한 블록도이다.
컴퓨팅 시스템(500)은 일 실시예에 따라 메모리(510), 제어부(520), 사용자 입력부(530) 및 디스플레이부(540)를 더 포함할 수 있다. 도 5에 도시된 컴퓨팅 시스템(500)은 본 실시예와 관련된 구성요소들만이 도시되어 있다. 따라서, 도 5에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 실시예와 관련된 기술분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
메모리(510) 및 제어부(520)는 도 1의 메모리(110) 및 제어부(120)와 대응되는 바, 중복되는 내용에 대해서는 설명을 생략한다.
사용자 입력부(530)는 회로 설계를 위한 HDL 코드를 사용자로부터 수신할 수 있다. 즉, 사용자는 의도하는 아키텍처 스펙(architecture specification)에 따른 회로를 설계하기 위해 HDL 코드를 작성할 수 있고, 작성된 HDL 코드를 사용자 입력부(530)를 통해 컴퓨팅 시스템(500)에 입력할 수 있다. 예를 들어, 사용자 입력부(530)에는 키 패드(key pad), 터치 패드(접촉식 정전 용량 방식, 압력식 저항막 방식, 적외선 감지 방식, 표면 초음파 전도 방식, 적분식 장력 측정 방식, 피에조 효과 방식 등) 등이 있을 수 있으나 이에 한정되는 것은 아니다.
제어부(120)는 입력된 HDL 코드로부터 기능 커버리지 모델을 생성할 수 있다.
디스플레이부(540)는 생성된 기능 커버리지 모델을 표시 출력할 수 있다. 즉, 디스플레이부(540)는 생성된 기능 커버리지 모델을 출력하여 사용자에게 제공할 수 있다. 디스플레이부(540)는 액정 디스플레이(liquid crystal display), 박막 트랜지스터 액정 디스플레이(thin film transistor-liquid crystal display), 유기 발광 다이오드(organic light-emitting diode), 플렉시블 디스플레이(flexible display), 3차원 디스플레이(3D display), 전기영동 디스플레이(electrophoretic display) 중에서 적어도 하나를 포함할 수 있다.
사용자 입력부(530)는 생성된 기능 커버리지 모델에 대해 수정하는 입력을 사용자로부터 수신할 수 있다. 즉, 사용자는 출력되는 기능 커버리지 모델이 적합한지 여부를 확인할 수 있고, 기능 커버리지 모델 중 일부 내용의 수정이 필요한 경우, 사용자 입력부(530)를 통해 기 생성된 기능 커버리지 모델을 일부 수정할 수 있다.
이어서, 제어부(520)는 수정된 기능 커버리지 모델을 이용하여 회로 설계에 대한 검증을 수행할 수 있다.
따라서, 컴퓨팅 시스템(500)은 HDL 코드로부터 생성된 기능 커버리지 모델을 사용자에게 제공할 수 있고, 사용자에 의해 수정된 기능 커버리지 모델을 이용하여 회로 설계에 대한 검증을 수행할 수 있는 바, 보다 정확하게 검증의 수준을 판단할 수 있다.
도 6은 일 실시예에 따라, 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법을 설명하는 도면이다.
도 6에 도시된 방법은, 도 1 및 도 5의 컴퓨팅 시스템(100, 500)의 각 구성요소에 의해 수행될 수 있고, 중복되는 설명에 대해서는 생략한다.
단계 s610에서, 컴퓨팅 시스템(100,500)은 회로 설계를 위한 HDL 코드로부터 기능 커버리지 모델을 생성할 수 있다. 보다 구체적으로, 컴퓨팅 시스템(100,500)은, HDL 코드를 형식 언어 모델(formal language model)로 변환시키고, 형식 언어 모델로부터 기능 커버리지 모델을 자동 생성할 수 있다.
일 실시예에 따라, 컴퓨팅 시스템(100,500)은 회로 설계를 위한 RTL 코드를 유한 상태 머신으로 변환시킬 수 있다. 이어서, 유한 상태 머신으로부터 기능 커버리지 모델을 생성할 수 있다. 구체적으로, 컴퓨팅 시스템(100,500)은 유한 상태 머신의 상태 및 상태 천이 조건에 기초하여, 기능 커버리지 모델을 생성할 수 있다. 다시 말해, 컴퓨팅 시스템(100,500)은 유한 상태 머신에서 발생 가능한 사건에 대한 집합인 기능 커버리지 모델을 생성할 수 있다.
단계 s620에서, 컴퓨팅 시스템(100,500)은 기능 커버리지 모델을 이용하여 회로 설계에 대한 검증을 수행할 수 있다. 보다 구체적으로, 컴퓨팅 시스템(100,500)은, 회로 설계에 대한 검증 수행 과정에서, 기능 커버리지 모델을 통해 회로 설계에 대한 검증의 수준을 판단할 수 있다.
도 7은 다른 실시예에 따라, 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법을 설명하는 도면이다.
도 7에 도시된 방법은, 도 1 및 도 5의 컴퓨팅 시스템(100, 500)의 각 구성요소에 의해 수행될 수 있고, 중복되는 설명에 대해서는 생략한다.
단계 s710에서, 컴퓨팅 시스템(100,500)은 회로 설계를 위한 HDL 코드를 수신할 수 있다. 즉, 사용자는 의도하는 아키텍처 스펙(architecture specification)에 따른 회로를 설계하기 위해 HDL 코드를 작성할 수 있고, 작성된 HDL 코드를 컴퓨팅 시스템(500)에 입력할 수 있다.
단계 s720에서, 컴퓨팅 시스템(100,500)은 s710에서 입력된 HDL 코드로부터 기능 커버리지 모델을 생성할 수 있다.
단계 s730에서, 컴퓨팅 시스템(100,500)은 기능 커버리지 모델을 출력 표시할 수 있다. 즉, 컴퓨팅 시스템(100,500)은 생성된 기능 커버리지 모델을 출력하여 사용자에게 제공할 수 있다.
단계 s740에서, 컴퓨팅 시스템(100,500)은 기능 커버리지 모델을 수정하는 입력을 수신할 수 있다. 즉, 사용자는 출력되는 기능 커버리지 모델이 적합한지 여부를 확인할 수 있고, 기능 커버리지 모델 중 일부 내용의 수정이 필요한 경우, 컴퓨팅 시스템(100,500)에 입력하여, 기 생성된 기능 커버리지 모델을 일부 수정할 수 있다.
단계 s750에서, 컴퓨팅 시스템(100,500)은 수정된 기능 커버리지 모델을 이용하여 회로 설계에 대한 검증을 수행할 수 있다.
상기 살펴 본 실시 예들에 따른 시스템은 프로세서, 프로그램 데이터를 저장하고 실행하는 메모리, 디스크 드라이브와 같은 영구 저장부(permanent storage), 외부 장치와 통신하는 통신 포트, 터치 패널, 키(key), 버튼 등과 같은 사용자 인터페이스 장치 등을 포함할 수 있다. 소프트웨어 모듈 또는 알고리즘으로 구현되는 방법들은 상기 프로세서상에서 실행 가능한 컴퓨터가 읽을 수 있는 코드들 또는 프로그램 명령들로서 컴퓨터가 읽을 수 있는 기록 매체 상에 저장될 수 있다. 여기서 컴퓨터가 읽을 수 있는 기록 매체로 마그네틱 저장 매체(예컨대, ROM(read-only memory), RAM(random-access memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판독 매체(예컨대, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다. 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다. 매체는 컴퓨터에 의해 판독가능하며, 메모리에 저장되고, 프로세서에서 실행될 수 있다.
본 실시 예는 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다. 이러한 기능 블록들은 특정 기능들을 실행하는 다양한 개수의 하드웨어 또는/및 소프트웨어 구성들로 구현될 수 있다. 예를 들어, 실시 예는 하나 이상의 마이크로프로세서들의 제어 또는 다른 제어 장치들에 의해서 다양한 기능들을 실행할 수 있는, 메모리, 프로세싱, 로직(logic), 룩 업 테이블(look-up table) 등과 같은 직접 회로 구성들을 채용할 수 있다. 구성 요소들이 소프트웨어 프로그래밍 또는 소프트웨어 요소들로 실행될 수 있는 것과 유사하게, 본 실시 예는 데이터 구조, 프로세스들, 루틴들 또는 다른 프로그래밍 구성들의 조합으로 구현되는 다양한 알고리즘을 포함하여, C, C++, 자바(Java), 어셈블러(assembler) 등과 같은 프로그래밍 또는 스크립팅 언어로 구현될 수 있다. 기능적인 측면들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다. 또한, 본 실시 예는 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다. "매커니즘", "요소", "수단", "구성"과 같은 용어는 넓게 사용될 수 있으며, 기계적이고 물리적인 구성들로서 한정되는 것은 아니다. 상기 용어는 프로세서 등과 연계하여 소프트웨어의 일련의 처리들(routines)의 의미를 포함할 수 있다.
본 실시 예에서 설명하는 특정 실행들은 예시들로서, 어떠한 방법으로도 기술적 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.
본 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 한정되는 것은 아니다. 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.

Claims (15)

  1. 컴퓨팅 시스템에 있어서,
    컴퓨터 실행가능 명령어(computer executable instruction)를 저장하는 메모리; 및
    상기 컴퓨터 실행가능 명령어를 실행함으로써, 회로 설계(circuit design)를 위한 HDL 코드(Hardware Description Language code)로부터 기능 커버리지 모델(function coverage model)을 생성하고, 상기 기능 커버리지 모델을 이용하여 상기 회로 설계에 대한 검증(verification)을 수행하는 적어도 하나의 프로세서;를 포함하는 컴퓨팅 시스템.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 HDL 코드를 형식 언어 모델(formal language model)로 변환시키고, 상기 형식 언어 모델로부터 상기 기능 커버리지 모델을 생성하는, 컴퓨팅 시스템.
  3. 제 1 항에 있어서,
    상기 HDL 코드는 RTL 코드(Register-Transistor-Level code)를 포함하고,
    상기 적어도 하나의 프로세서는,
    상기 RTL 코드를 유한 상태 머신(Finite State Machine)으로 변환시키고, 상기 유한 상태 머신으로부터 상기 기능 커버리지 모델을 생성하는, 컴퓨팅 시스템.
  4. 제 3 항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 유한 상태 머신의 상태와 상태 천이 조건에 기초하여, 상기 기능 커버리지 모델을 생성하는, 컴퓨팅 시스템.
  5. 제 1 항에 있어서,
    사용자로부터 상기 HDL 코드에 대한 입력을 수신하는 사용자 입력부; 및
    상기 기능 커버리지 모델을 표시 출력하는 디스플레이부;를 더 포함하는, 컴퓨팅 시스템.
  6. 제 5 항에 있어서,
    상기 사용자 입력부는,
    사용자로부터 상기 기능 커버리지 모델을 수정하는 입력을 수신하고,
    상기 적어도 하나의 프로세서는,
    상기 수정된 기능 커버리지 모델을 이용하여 상기 회로 설계에 대한 검증을 수행하는, 컴퓨팅 시스템.
  7. 제 1 항에 있어서,
    상기 기능 커버리지 모델은,
    특정 사건의 집합인 커버 포인트(cover point), 및
    특정 조건에서의 특정 사건에 대한 집합인 커버 프로퍼티(cover property)를 포함하는, 컴퓨팅 시스템.
  8. 컴퓨팅 시스템에서 회로 설계(circuit design)에 대한 검증(verification)을 수행하는 방법에 있어서,
    상기 회로 설계를 위한 HDL 코드(Hardware Description Language code)로부터 기능 커버리지 모델(function coverage model)을 생성하는 단계; 및
    상기 기능 커버리지 모델을 이용하여 상기 회로 설계에 대한 검증을 수행하는 단계를 포함하는, 방법.
  9. 제 8 항에 있어서,
    상기 생성하는 단계는,
    상기 HDL 코드를 형식 언어 모델(formal language model)로 변환시키는 단계; 및
    상기 형식 언어 모델로부터 상기 기능 커버리지 모델을 생성하는 단계;를 포함하는, 방법.
  10. 제 8 항에 있어서,
    상기 HDL 코드는 RTL 코드(Register-Transistor-Level code)를 포함하고,
    상기 생성하는 단계는,
    상기 RTL 코드를 유한 상태 머신(Finite State Machine)으로 변환시키는 단계; 및
    상기 유한 상태 머신으로부터 상기 기능 커버리지 모델을 생성하는 단계;를 포함하는, 방법.
  11. 제 10 항에 있어서,
    상기 기능 커버리지 모델을 생성하는 단계는,
    상기 유한 상태 머신의 상태와 상태 천이 조건에 기초하여, 상기 기능 커버리지 모델을 생성하는, 방법.
  12. 제 8 항에 있어서,
    사용자로부터 상기 HDL 코드에 대한 입력을 수신하는 단계; 및
    상기 기능 커버리지 모델을 표시 출력하는 단계;를 더 포함하는, 방법.
  13. 제 12 항에 있어서,
    사용자로부터 상기 기능 커버리지 모델을 수정하는 입력을 수신하는 단계;를 더 포함하고,
    상기 검증을 수행하는 단계는,
    상기 수정된 기능 커버리지 모델을 이용하여 상기 회로 설계에 대한 검증을 수행하는, 방법.
  14. 제 8 항에 있어서,
    상기 기능 커버리지 모델은,
    특정 사건의 집합인 커버 포인트(cover point), 및
    특정 조건에서의 특정 사건에 대한 집합인 커버 프로퍼티(cover property)를 포함하는, 방법.
  15. 제 8 항 내지 제 14 항 중에 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020160132146A 2016-10-12 2016-10-12 컴퓨팅 시스템 및 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법 KR102545171B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160132146A KR102545171B1 (ko) 2016-10-12 2016-10-12 컴퓨팅 시스템 및 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법
US15/718,305 US10657209B2 (en) 2016-10-12 2017-09-28 Computing system and method of performing verification of circuit design in the computing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160132146A KR102545171B1 (ko) 2016-10-12 2016-10-12 컴퓨팅 시스템 및 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법

Publications (2)

Publication Number Publication Date
KR20180040363A true KR20180040363A (ko) 2018-04-20
KR102545171B1 KR102545171B1 (ko) 2023-06-19

Family

ID=61829006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160132146A KR102545171B1 (ko) 2016-10-12 2016-10-12 컴퓨팅 시스템 및 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법

Country Status (2)

Country Link
US (1) US10657209B2 (ko)
KR (1) KR102545171B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10839132B2 (en) 2019-02-19 2020-11-17 International Business Machines Corporation Automatic cover point generation based on register transfer level analysis
US11250191B1 (en) * 2021-03-30 2022-02-15 Amazon Technologies, Inc. Offline functional coverage collection

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050102596A1 (en) * 2003-11-12 2005-05-12 International Business Machines Corporation Database mining system and method for coverage analysis of functional verification of integrated circuit designs
US20130019217A1 (en) * 2011-07-11 2013-01-17 Raik Brinkmann Digital Circuit Verification Monitor
US8560985B1 (en) * 2007-06-07 2013-10-15 Cadence Design Systems, Inc. Configuration-based merging of coverage data results for functional verification of integrated circuits
US20140215418A1 (en) * 2011-07-11 2014-07-31 Dr. Raik Brinkmann Digital Circuit Verification Monitor
KR20150052725A (ko) * 2013-11-06 2015-05-14 주식회사 엘지씨엔에스 모델링 코드 검증 방법, 이를 수행하는 모델링 코드 검증 장치 및 이를 저장하는 기록매체

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537580A (en) 1994-12-21 1996-07-16 Vlsi Technology, Inc. Integrated circuit fabrication using state machine extraction from behavioral hardware description language
US6691079B1 (en) * 1999-05-28 2004-02-10 Ming-Chih Lai Method and system for analyzing test coverage
JP4080644B2 (ja) 1999-06-29 2008-04-23 株式会社東芝 論理回路の検証カバレッジ評価方法
JP4099974B2 (ja) 2001-10-30 2008-06-11 日本電気株式会社 動作レベル記述とレジスタ転送レベル記述間の等価性検証方法及び装置並びにプログラム
JP4153732B2 (ja) 2002-06-19 2008-09-24 株式会社東芝 ハードウェア動作記述変換方法及びそのためのプログラム
US7322016B2 (en) * 2005-01-11 2008-01-22 International Business Machines Corporation Impact checking technique
JP4702357B2 (ja) 2007-12-12 2011-06-15 日本電気株式会社 動作レベル記述とレジスタ転送レベル記述間の等価性検証方法及び装置並びにプログラム
US8650519B2 (en) 2011-09-01 2014-02-11 Apple Inc. Automated functional coverage for an integrated circuit design
US9158874B1 (en) * 2013-11-06 2015-10-13 Cadence Design Systems, Inc. Formal verification coverage metrics of covered events for circuit design properties
US9355206B2 (en) 2014-01-09 2016-05-31 Cavium, Inc. System and method for automated functional coverage generation and management for IC design protocols
US10002218B2 (en) * 2015-03-12 2018-06-19 Cavium, Inc. Verification of a multichip coherence protocol

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050102596A1 (en) * 2003-11-12 2005-05-12 International Business Machines Corporation Database mining system and method for coverage analysis of functional verification of integrated circuit designs
US8560985B1 (en) * 2007-06-07 2013-10-15 Cadence Design Systems, Inc. Configuration-based merging of coverage data results for functional verification of integrated circuits
US20130019217A1 (en) * 2011-07-11 2013-01-17 Raik Brinkmann Digital Circuit Verification Monitor
US20140215418A1 (en) * 2011-07-11 2014-07-31 Dr. Raik Brinkmann Digital Circuit Verification Monitor
KR20150052725A (ko) * 2013-11-06 2015-05-14 주식회사 엘지씨엔에스 모델링 코드 검증 방법, 이를 수행하는 모델링 코드 검증 장치 및 이를 저장하는 기록매체

Also Published As

Publication number Publication date
KR102545171B1 (ko) 2023-06-19
US10657209B2 (en) 2020-05-19
US20180101632A1 (en) 2018-04-12

Similar Documents

Publication Publication Date Title
US20050223344A1 (en) Power-consumption calculation method and apparatus
US10699049B2 (en) System design using accurate performance models
WO2007078915A2 (en) System and method for generating a plurality of models at different levels of abstraction from a single master model
US10275553B2 (en) Custom circuit power analysis
US10409936B2 (en) Method and apparatus for modelling power consumption of integrated circuit
US10579341B2 (en) Generation of workload models from execution traces
CN104598659B (zh) 对数字电路进行仿真的方法和设备
US20150135150A1 (en) Formal verification coverage metrics for circuit design properties
US10140399B2 (en) Corner database generator
US10002225B2 (en) Static timing analysis with improved accuracy and efficiency
CN108008715B (zh) 基于fpga的系统功率评估装置与方法
US10387600B2 (en) Dynamic power reduction in circuit designs and circuits
KR20180040363A (ko) 컴퓨팅 시스템 및 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법
US10810337B2 (en) Method for modeling glitch of logic gates
US10515169B1 (en) System, method, and computer program product for computing formal coverage data compatible with dynamic verification
US8667442B1 (en) Circuit simulation methodology to calculate leakage current during any mode of circuit operation
US10963026B2 (en) Digital signal transition counters for digital integrated circuits
US8452581B2 (en) Technique using power macromodeling for register transfer level power estimation
US10666255B1 (en) System and method for compacting X-pessimism fixes for gate-level logic simulation
CN109933948B (zh) 一种形式验证方法、装置、形式验证平台及可读存储介质
JP5277781B2 (ja) 消費電力見積プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、消費電力見積装置、および消費電力見積方法
US10885248B1 (en) Method for modeling glitches during circuit simulation
US8539403B2 (en) Reducing observability of memory elements in circuits
US10546083B1 (en) System, method, and computer program product for improving coverage accuracy in formal verification
US10049174B2 (en) Exact delay synthesis

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant