KR20180039340A

KR20180039340A - Data processing system

Info

Publication number: KR20180039340A
Application number: KR1020160130513A
Authority: KR
Inventors: 김도현
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2016-10-10
Filing date: 2016-10-10
Publication date: 2018-04-18

Abstract

The present invention relates to a data processing system including a data storage device which uses a nonvolatile memory device as a storage medium. The data processing system includes: a host device including a host memory divided into a first region and a second region and a host device control unit; and a data storage device which includes a storage device control unit and provides the stored data in response to a request of the host device control unit, wherein the storage device control unit selects data to be cached according to a hit rate and caches the selected data in the second region. Accordingly, the present invention can improve the performance of the data storage device.

Description

[0001] DATA PROCESSING SYSTEM [0002]

본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치를 포함하는 데이터 처리 시스템에 관한 것이다.The present invention relates to a data processing system including a data storage device using a non-volatile memory device as a storage medium.

최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.Recently, a paradigm for a computer environment has been transformed into ubiquitous computing, which enables a computer system to be used whenever and wherever. As a result, the use of portable electronic devices such as mobile phones, digital cameras, and notebook computers is rapidly increasing. Such portable electronic devices typically use a data storage device that utilizes a memory device. A data storage device is used to store data used in a portable electronic device.

메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함한다.The data storage device using the memory device is advantageous in that it has excellent stability and durability because it has no mechanical driving part, has very high access speed of information and low power consumption. Data storage devices having these advantages include a USB (Universal Serial Bus) memory device, a memory card having various interfaces, a Universal Flash Storage (UFS) device, and a solid state drive.

본 발명의 실시 예는 호스트 장치의 휘발성 메모리 장치를 공유하는 데이터 저장 장치를 포함하는 데이터 처리 시스템을 제공하는 데 있다.An embodiment of the present invention is to provide a data processing system including a data storage device sharing a volatile memory device of a host device.

본 발명의 실시 예에 따른 데이터 처리 시스템은, 제1 영역과 제2 영역으로 구분되는 호스트 메모리 및 호스트 장치 컨트롤 유닛을 포함하는 호스트 장치; 및 저장 장치 컨트롤 유닛을 포함하고, 상기 호스트 장치 컨트롤 유닛의 요청에 응답하여 저장된 데이터를 제공하는 데이터 저장 장치를 포함하되, 상기 저장 장치 컨트롤 유닛은 히트율에 따라서 캐싱될 데이터를 선정하고, 선정된 데이터를 상기 제2 영역에 캐싱한다.A data processing system according to an embodiment of the present invention includes a host device including a host memory and a host device control unit divided into a first area and a second area; And a data storage device for providing data stored in response to a request of the host device control unit, wherein the storage device control unit selects data to be cached according to the hit rate, Data is cached in the second area.

본 발명의 실시 예에 따른 데이터 처리 시스템은, 제1 영역과 제2 영역으로 구분되는 호스트 메모리 및 호스트 장치 컨트롤 유닛을 포함하는 호스트 장치; 및 저장 장치 컨트롤 유닛을 포함하고, 상기 호스트 컨트롤 유닛의 요청에 응답하여 저장된 데이터를 제공하는 데이터 저장 장치를 포함하되, 상기 저장 장치 컨트롤 유닛은, 상기 제2 영역을 제1 캐싱 영역과 제2 캐싱 영역으로 구분하고, 히트율이 높은 데이터를 원본 형태로 상기 제1 캐싱 영역에 캐싱하고, 상기 제1 캐싱 영역에 캐싱된 데이터 중에서 히트율이 상대적으로 낮아진 데이터를 압축된 형태로 상기 제2 캐싱 영역에 캐싱한다.A data processing system according to an embodiment of the present invention includes a host device including a host memory and a host device control unit divided into a first area and a second area; And a data storage device for providing data stored in response to a request of the host control unit, the storage control unit comprising: a storage control unit for storing the second area in a first caching area and a second caching area, Wherein the first caching area is divided into a first caching area and a second caching area, the data having a high hit ratio is cached in the first caching area in an original form, the data having a relatively low hit rate among the cached data in the first caching area, .

본 발명의 실시 예에 따르면 데이터 저장 장치의 휘발성 메모리 장치가 확장될 수 있고, 확장된 메모리 영역을 이용해서 데이터를 캐싱할 수 있기 때문에, 데이터 저장 장치의 성능이 향상될 수 있다.According to embodiments of the present invention, since the volatile memory device of the data storage device can be extended and the data can be cached using the extended memory area, the performance of the data storage device can be improved.

도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 확장된 저장 장치 메모리를 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 저장 장치 컨트롤 유닛에 의해서 사용되는 호스트 메모리의 제2 영역을 설명하기 위한 도면이다.
도 4 및 도 5는 본 발명의 실시 예에 따른 호스트 메모리를 이용한 단계적 압축 캐싱 기법을 설명하기 위한 도면들이다.
도 6은 본 발명의 실시 예에 따른 데이터 처리 시스템의 동작을 설명하기 위한 도면이다.
도 7 및 도 8은 본 발명의 실시 예에 따른 캐싱 데이터의 변경을 설명하기 위한 도면들이다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 도 9에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.1 is a block diagram illustrating an exemplary data processing system in accordance with an embodiment of the present invention.
2 is a diagram for explaining an extended storage device memory according to an embodiment of the present invention.
3 is a view for explaining a second area of a host memory used by a storage device control unit according to an embodiment of the present invention.
FIGS. 4 and 5 are diagrams for explaining a stepwise compression caching technique using a host memory according to an embodiment of the present invention.
6 is a view for explaining the operation of the data processing system according to the embodiment of the present invention.
FIGS. 7 and 8 are diagrams for explaining a change of caching data according to an embodiment of the present invention.
9 is an exemplary illustration of a data processing system including a solid state drive (SSD) in accordance with an embodiment of the present invention.
FIG. 10 is a view showing an exemplary controller shown in FIG. 9. FIG.
11 is an exemplary illustration of a data processing system including a data storage device in accordance with an embodiment of the present invention.
12 is an exemplary illustration of a data processing system including a data storage device in accordance with an embodiment of the present invention.
13 is an exemplary diagram illustrating a network system including a data storage device according to an embodiment of the present invention.
14 is a block diagram illustrating an exemplary nonvolatile memory device included in a data storage device according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and how to accomplish it, will be described with reference to the embodiments described in detail below with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. The embodiments are provided so that those skilled in the art can easily carry out the technical idea of the present invention to those skilled in the art.

도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.In the drawings, embodiments of the present invention are not limited to the specific forms shown and are exaggerated for clarity. Although specific terms are used herein, It is to be understood that the same is by way of illustration and example only and is not to be taken by way of limitation of the scope of the appended claims.

본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.The expression " and / or " is used herein to mean including at least one of the elements listed before and after. Also, the expression " coupled / coupled " is used to mean either directly connected to another component or indirectly connected through another component. The singular forms herein include plural forms unless the context clearly dictates otherwise. Also, as used herein, "comprising" or "comprising" means to refer to the presence or addition of one or more other components, steps, operations and elements.

이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.1 is a block diagram illustrating an exemplary data processing system in accordance with an embodiment of the present invention.

데이터 처리 시스템(1000)은 데이터 저장 장치(100) 및 호스트 장치(400)를 포함할 수 있다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(400)에 의해서 액세스되는 데이터를 저장하고, 호스트 장치(400)로 데이터를 서비스할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.The data processing system 1000 may include a data storage device 100 and a host device 400. The data storage device 100 stores data accessed by a host device 400 such as a cellular phone, MP3 player, laptop computer, desktop computer, game machine, TV, in-vehicle infotainment system, 400). &Lt; / RTI > The data storage device 100 may also be referred to as a memory system.

데이터 저장 장치(100)는 호스트 장치(400)와 연결되는 호스트 인터페이스(HIF)에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.The data storage device 100 may be configured as any one of various types of storage devices according to a host interface (HIF) connected to the host device 400. For example, the data storage device 100 may be a solid state drive (SSD), an MMC, an eMMC, an RS-MMC, a multi-media card in the form of a micro- a secure digital card in the form of micro-SD, a universal storage bus (USB) storage device, a universal flash storage (UFS) device, a storage device in the form of a personal computer memory card international association (PCMCIA) ) Storage devices, PCI-E (PCI express) card-type storage devices, CF (compact flash) cards, smart media cards, memory sticks, It can be configured as any one.

데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.The data storage device 100 may be manufactured in any one of various types of package types. For example, the data storage device 100 may be a package on package (POP), a system in package (SIP), a system on chip (SOC), a multi chip package (MCP), a chip on board (COB) level fabricated package, a wafer-level stack package (WSP), and the like.

데이터 저장 장치(100)는 컨트롤러(200) 및 불휘발성 메모리 장치(300)를 포함할 수 있다.The data storage device 100 may include a controller 200 and a non-volatile memory device 300.

컨트롤러(200)는 버스(BUS_D)를 통해서 연결되는 호스트 인터페이스 유닛(210), 저장 장치 컨트롤 유닛(220), 저장 장치 휘발성 메모리(230) 및 메모리 컨트롤 유닛(240)을 포함할 수 있다. 설명의 편의를 위해서, 저장 장치 휘발성 메모리(230)는 "저장 장치 메모리(430)"로 칭해질 것이다.The controller 200 may include a host interface unit 210 connected via a bus BUS_D, a storage device control unit 220, a storage volatile memory 230 and a memory control unit 240. For convenience of description, storage volatile memory 230 will be referred to as "storage device memory 430 ".

호스트 인터페이스 유닛(210)은 호스트 장치(400)와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(210)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스(HIF)를 이용해서 호스트 장치(100)와 통신할 수 있다.The host interface unit 210 may interface the host device 400 and the data storage device 100. Illustratively, the host interface unit 210 may be a universal serial bus (USB), a universal flash storage (UFS), a multimedia card (MMC), a parallel advanced technology attachment (PATA), a serial advanced technology attachment a host interface (HIF) using any one of standard transmission protocols such as a computer system interface (SAS), a serial attached SCSI (SAS), a peripheral component interconnection (PCI) ). &Lt; / RTI >

저장 장치 컨트롤 유닛(220)은 컨트롤러(200)의 제반 동작을 제어할 수 있다. 저장 장치 컨트롤 유닛(220)은 저장 장치 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들의 동작을 제어할 수 있다. 저장 장치 컨트롤 유닛(220)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다.The storage device control unit 220 can control all operations of the controller 200. [ The storage device control unit 220 may drive instructions or algorithms in the form of code loaded into the storage device memory 230, i.e., software, and may control the operation of the internal functional blocks. The storage device control unit 220 may comprise a micro control unit (MCU) and a central processing unit (CPU).

저장 장치 메모리(230)는 컨트롤 유닛(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 저장 장치 메모리(230)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 저장 장치 메모리(230)는 저장 장치 컨트롤 유닛(220)의 동작 메모리(working memory)로서 사용될 수 있다. 저장 장치 메모리(230)는 호스트 장치(400)로부터 불휘발성 메모리 장치(300)로 또는 불휘발성 메모리 장치(300)로부터 호스트 장치(400)로 전송될 데이터를 임시 저장할 수 있다. 즉, 저장 장치 메모리(230)는 데이터 캐시(cache) 메모리로서 또는 데이터 버퍼 메모리로서 사용될 수 있다. 저장 장치 메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다.The storage device memory 230 may store software driven by the control unit 220. In addition, the storage device memory 230 may store data necessary for operating the software. That is, the storage device memory 230 may be used as a working memory of the storage device control unit 220. The storage device memory 230 may temporarily store data to be transferred from the host device 400 to the nonvolatile memory device 300 or from the nonvolatile memory device 300 to the host device 400. [ That is, the storage device memory 230 may be used as a data cache memory or as a data buffer memory. The storage device memory 230 may be configured with a random access memory such as dynamic random access memory (DRAM) or static random access memory (SRAM).

메모리 컨트롤 유닛(240)은 컨트롤 유닛(220)의 제어에 따라서 제어 신호들을 불휘발성 메모리 장치(300)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(300)를 제어하기 위한 명령, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(240)은 컨트롤 유닛(220)의 제어에 따라서 데이터 버퍼 메모리(즉, 저장 장치 메모리(230))에 저장된 데이터를 불휘발성 메모리 장치(300)로 제공할 수 있다. 메모리 컨트롤 유닛(240)은 메모리 인터페이스 유닛으로도 불릴 수 있다.The memory control unit 240 may provide control signals to the non-volatile memory device 300 under the control of the control unit 220. [ The control signals may include instructions, addresses, control signals, and the like for controlling the non-volatile memory device 300. The memory control unit 240 may provide the data stored in the data buffer memory (i.e., storage device memory 230) to the nonvolatile memory device 300 under the control of the control unit 220. [ The memory control unit 240 may also be referred to as a memory interface unit.

불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(300)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다.The non-volatile memory device 300 may operate as a storage medium of the data storage device 100. The nonvolatile memory device 300 may include a NAND flash memory device, a NOR flash memory device, a ferroelectric random access memory (FRAM) using a ferroelectric capacitor, a tunneling magneto-resistive (TMR) A random access memory (MRAM), a phase change random access memory (PCRAM) using chalcogenide alloys, a resistive random access memory using a transition metal oxide memory: RERAM), and the like. Ferroelectric RAM (FRAM), magnetic RAM (MRAM), phase change RAM (PCRAM), and resistive RAM (RERAM) are a type of nonvolatile random access memory device capable of random access to memory cells. The non-volatile memory device 300 may be comprised of a combination of a NAND flash memory device and the above-described various types of non-volatile random access memory devices.

불휘발성 메모리 장치(300)는 채널(CH)을 통해서 컨트롤러(200)와 연결될 수 있다. 채널(CH)은 명령, 어드레스, 제어 신호들과 데이터를 전송할 수 있는 적어도 하나의 신호 라인을 의미할 수 있다.The non-volatile memory device 300 may be connected to the controller 200 through a channel CH. The channel CH may mean at least one signal line capable of transmitting commands, addresses, control signals and data.

호스트 장치(400)는 버스(BUS_H)를 통해서 연결되는 호스트 장치 컨트롤 유닛(410) 및 호스트 장치 휘발성 메모리(430)를 포함할 수 있다. 설명의 편의를 위해서, 호스트 장치 휘발성 메모리(430)는 "호스트 메모리(430)"로 칭해질 것이다. 호스트 메모리(430)가 호스트 장치 컨트롤 유닛(410)의 외부에 구성되는 것으로 도시되어 있으나, 호스트 메모리(430)는 호스트 장치 컨트롤 유닛(410)에 포함될 수 있다.The host device 400 may include a host device control unit 410 and a host device volatile memory 430 connected via a bus BUS_H. For convenience of description, host device volatile memory 430 will be referred to as "host memory 430 ". The host memory 430 may be included in the host device control unit 410 although the host memory 430 is shown as being configured outside the host device control unit 410. [

호스트 장치 컨트롤 유닛(410)은 호스트 장치(400)의 제반 동작을 제어할 수 있다. 호스트 장치 컨트롤 유닛(410)은 호스트 메모리(430)의 제1 영역(431)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들의 동작을 제어할 수 있다. 호스트 장치 컨트롤 유닛(410)은 마이크로 컨트롤 유닛(Micro Control Unit: MCU), 중앙 처리 장치(Central Processing Unit: CPU)로 구성될 수 있다.The host device control unit 410 can control all operations of the host device 400. [ The host device control unit 410 may be operable to drive instructions or algorithms in the form of code loaded into the first area 431 of the host memory 430, have. The host device control unit 410 may include a micro control unit (MCU) and a central processing unit (CPU).

호스트 메모리(430)는 DRAM 또는 SRAM과 같은 랜덤 액세스 메모리로 구성될 수 있다. 호스트 메모리(430)는 제1 영역(431) 및 제2 영역(433)을 포함할 수 있다.Host memory 430 may be comprised of a random access memory such as DRAM or SRAM. The host memory 430 may include a first area 431 and a second area 433.

제1 영역(431)은 호스트 장치 컨트롤 유닛(410)에 의해서만 액세스 또는 사용될 수 있는 메모리 영역일 수 있다. 즉, 제1 영역(431)은 호스트 장치 컨트롤 유닛(410)에게만 사용 권한이 부여된 독점 영역(dedicated region)일 수 있다. 제1 영역(431)은 호스트 장치 컨트롤 유닛(410)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 제1 영역(431)은 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 제1 영역(431)은 호스트 장치 컨트롤 유닛(410)의 동작 메모리(working memory)로서 사용될 수 있다.The first area 431 may be a memory area that can only be accessed or used by the host device control unit 410. That is, the first area 431 may be a dedicated region to which the use authority is granted only to the host device control unit 410. The first area 431 may store software driven by the host device control unit 410. The first area 431 may store data necessary for operating the software. That is, the first area 431 can be used as a working memory of the host device control unit 410.

제2 영역(433)은 호스트 장치 컨트롤 유닛(410) 및 저장 장치 컨트롤 유닛(220) 모두에 의해서 액세스 또는 사용될 수 있는 메모리 영역일 수 있다. 즉, 제2 영역(433)은 호스트 장치 컨트롤 유닛(410) 및 저장 장치 컨트롤 유닛(220) 모두에게 사용 권한이 부여된 공유 영역(common region)일 수 있다.The second area 433 may be a memory area that can be accessed or used by both the host device control unit 410 and the storage control unit 220. That is, the second area 433 may be a common region to which the host device control unit 410 and the storage device control unit 220 are authorized to use.

호스트 장치 컨트롤 유닛(410)은 호스트 메모리(430)의 메모리 영역 중 일부를 제2 영역(433)으로 설정할 수 있다. 호스트 장치 컨트롤 유닛(410)에 의해서 설정되는 제2 영역(433)의 크기는 고정되거나 가변될 수 있다. 호스트 장치 컨트롤 유닛(410)은 제2 영역(433)으로 설정된 메모리 영역의 크기 정보 또는 어드레스 정보를 호스트 인터페이스(HIF)의 프로토콜에 따라서 데이터 저장 장치(100)로 제공할 수 있다. 저장 장치 컨트롤 유닛(410)은 제2 영역(433)을 데이터 저장 장치(100)의 가상 메모리 영역으로 인식하고, 그것을 사용할 수 있다.The host device control unit 410 may set a part of the memory area of the host memory 430 as the second area 433. [ The size of the second area 433 set by the host device control unit 410 may be fixed or variable. The host device control unit 410 may provide size information or address information of the memory area set in the second area 433 to the data storage device 100 according to the protocol of the host interface (HIF). The storage device control unit 410 recognizes the second area 433 as a virtual memory area of the data storage device 100 and can use it.

도 2는 본 발명의 실시 예에 따른 확장된 저장 장치 메모리를 설명하기 위한 도면이다.2 is a diagram for explaining an extended storage device memory according to an embodiment of the present invention.

앞서 설명한 바와 같이, 제2 영역(433)은 호스트 장치 컨트롤 유닛(410)과 저장 장치 컨트롤 유닛(220) 모두에 의해서 액세스 또는 사용될 수 있는 메모리 영역일 수 있다. 제2 영역(433)이 공유 가능한 메모리 영역이기 때문에, 저장 장치 컨트롤 유닛(220)은 제2 영역(433)을 자신이 사용 가능한 메모리 영역으로 인식하고, 그것을 사용할 수 있다.As described above, the second area 433 may be a memory area that can be accessed or used by both the host device control unit 410 and the storage device control unit 220. Since the second area 433 is a shareable memory area, the storage device control unit 220 recognizes the second area 433 as a usable memory area and can use it.

저장 장치 컨트롤 유닛(220)은 저장 장치 메모리(230)의 어드레스를 할당할 수 있다. 예를 들면, 저장 장치 컨트롤 유닛(220)은 저장 장치 메모리(230)의 크기에 따라서 저장 장치 메모리(230)를 액세스하기 위한 어드레스, 즉, 로컬 어드레스들(ADD(1)~ADD(m-1))을 할당할 수 있다.The storage control unit 220 can allocate the address of the storage device memory 230. [ For example, storage control unit 220 may store addresses for accessing storage device memory 230, that is, local addresses ADD (1) to ADD (m-1), depending on the size of storage device memory 230 )).

또한, 저장 장치 컨트롤 유닛(220)은 제2 영역(433)을 확장된 메모리 영역으로 인식하고 어드레스를 할당할 수 있다. 예를 들면, 저장 장치 컨트롤 유닛(220)은 제2 영역(433)의 크기에 따라서 제2 영역(433)을 액세스하기 위한 어드레스, 즉, 리모트 어드레스들(ADD(m)~ADD(z))을 할당할 수 있다.In addition, the storage device control unit 220 can recognize the second area 433 as an extended memory area and allocate an address. For example, the storage device control unit 220 stores addresses for accessing the second area 433, that is, the remote addresses ADD (m) to ADD (z), depending on the size of the second area 433, . &Lt; / RTI >

저장 장치 컨트롤 유닛(220)은 로컬 어드레스들(ADD(1)~ADD(m-1))과 리모트 어드레스들(ADD(m)~ADD(z))의 할당을 통해서 저장 장치 메모리(230)와 제2 영역(433)을 하나의 메모리 영역으로 인식할 수 있다. 즉, 저장 장치 컨트롤 유닛(220)은 확장된 저장 장치 메모리(EXTM)를 자신이 사용 가능한 총 메모리 영역으로 인식할 수 있다.The storage device control unit 220 is connected to the storage device memory 230 through the allocation of the local addresses ADD (1) to ADD (m-1) and the remote addresses ADD (m) The second area 433 can be recognized as one memory area. That is, the storage device control unit 220 can recognize the extended storage device memory EXTM as a total memory area that can be used by the user.

저장 장치 컨트롤 유닛(220)은 제2 영역(433)을 사용해서 호스트 장치(400)로 제공될 데이터를 캐싱할 수 있다. 즉, 저장 장치 컨트롤 유닛(220)은 제2 영역(433)을 데이터 캐시 메모리로 사용할 수 있다. 예를 들면, 저장 장치 컨트롤 유닛(220)은 호스트 장치(400)에 의해서 빈번히 액세스되는 데이터, 즉, 호스트 장치(400)에 의해서 빈번히 읽기 요청(read request)되는 데이터를 제2 영역(433)에 저장할 수 있다. 그리고 저장 장치 컨트롤 유닛(220)은 제2 영역(433)으로부터 데이터가 제공되도록 호스트 장치(400)의 읽기 요청을 처리할 수 있다.The storage device control unit 220 can cache the data to be provided to the host device 400 using the second area 433. [ That is, the storage device control unit 220 can use the second area 433 as a data cache memory. For example, the storage device control unit 220 may store data frequently accessed by the host device 400, that is, data frequently requested to be read by the host device 400 in the second area 433 Can be stored. The storage device control unit 220 may process the read request of the host device 400 so that data is provided from the second area 433.

저장 장치 컨트롤 유닛(220)은 제2 영역(433)을 효율적으로 사용하기 위해서 데이터 압축을 이용한 단계적 캐싱 기법(이하, "단계적 압축 캐싱 기법"이라 칭함)을 사용할 수 있다. 저장 장치 컨트롤 유닛(220)의 단계적 압축 캐싱 기법은 이하의 도면을 참고하여 상세히 설명될 것이다.The storage device control unit 220 may use a stepwise caching technique using data compression (hereinafter referred to as a "stepwise compression caching technique") in order to efficiently use the second area 433. The step-by-step compression caching technique of the storage device control unit 220 will be described in detail with reference to the following drawings.

도 3은 본 발명의 실시 예에 따른 저장 장치 컨트롤 유닛에 의해서 사용되는 호스트 메모리의 제2 영역을 설명하기 위한 도면이다. 도 3을 참조하면, 저장 장치 컨트롤 유닛(220)은 캐싱되는 데이터의 종류에 따라서 호스트 메모리(430)의 제2 영역(433)을 제1 캐시 영역(CA1)과 제2 캐시 영역(CA2)으로 구분할 수 있다. 저장 장치 컨트롤 유닛(220)은 캐싱되는 데이터의 양에 따라서 제1 캐시 영역(CA1)과 제2 캐시 영역(CA2)의 크기를 가변할 수 있다.3 is a view for explaining a second area of a host memory used by a storage device control unit according to an embodiment of the present invention. 3, the storage device control unit 220 controls the second area 433 of the host memory 430 to be the first cache area CA1 and the second cache area CA2 according to the type of data to be cached . The storage device control unit 220 may vary the sizes of the first cache area CA1 and the second cache area CA2 according to the amount of data to be cached.

설명의 편의를 위해서, 제1 캐시 영역(CA1)과 제2 캐시 영역(CA2)이 물리적으로 구분되는 것으로 도시되었으나, 저장 장치 컨트롤 유닛(220)은 도 5에 도시된 테이블을 사용하여 제1 캐시 영역(CA1)과 제2 캐시 영역(CA2)을 논리적으로 관리할 수 있다.Although the first cache area CA1 and the second cache area CA2 are shown as physically separated for convenience of explanation, the storage device control unit 220 may use the table shown in Fig. The area CA1 and the second cache area CA2 can be logically managed.

제1 캐시 영역(CA1)은 1차 캐싱 데이터가 캐싱되는 영역일 수 있다. 1차 캐싱 데이터는 호스트 장치(400)로부터 빈번히 읽기 요청되는 데이터(또는 읽기 요청된 논리 어드레스(LBA)에 대응하는 데이터), 즉, 히트율(hit ratio)이 높은 데이터를 의미할 수 있다. 1차 캐싱 데이터는 압축되지 않은 상태의 데이터, 즉, 원본 데이터를 의미할 수 있다.The first cache area CA1 may be an area where the primary caching data is cached. The primary caching data may be data frequently requested to be read from the host device 400 (or data corresponding to a logical address LBA requested to be read), that is, data having a high hit ratio. The primary caching data may mean uncompressed data, i.e., original data.

제2 캐시 영역(CA2)은 2차 캐싱 데이터가 캐싱되는 영역일 수 있다. 2차 캐싱 데이터는 1차 캐싱 데이터 중에서 히트율이 상대적으로 낮아진 데이터를 의미할 수 있다. 2차 캐싱 데이터는 압축된 상태의 데이터, 즉, 압축 데이터를 의미할 수 있다.The second cache area CA2 may be an area where the secondary caching data is cached. The secondary caching data may mean data in which the hit ratio is relatively lower among the primary caching data. The secondary caching data may mean compressed data, that is, compressed data.

도 4 및 도 5는 본 발명의 실시 예에 따른 호스트 메모리를 이용한 단계적 압축 캐싱 기법을 설명하기 위한 도면들이다. 저장 장치 컨트롤 유닛(220)은 캐싱이 필요한 데이터를 선정하여 원본 형태로 1차 캐싱하고, 1차 캐싱된 데이터 중에서 히트율이 상대적으로 낮아진 데이터를 압축된 형태로 2차 캐싱할 수 있다. 이러한 기법을 단계적 압축 캐싱 기법이라 정의할 것이다. 설명의 편의를 위해서 히트율이 높은 또는 낮은 데이터라는 표현이 사용될 것이다. 그러나, 호스트 장치(400)는 논리 어드레스(LBA)를 사용하여 읽기 요청을 하기 때문에, 히트율이 높은 또는 낮은 데이터는 히트율이 높은 또는 낮은 논리 어드레스를 의미할 수 있다.FIGS. 4 and 5 are diagrams for explaining a stepwise compression caching technique using a host memory according to an embodiment of the present invention. The storage device control unit 220 selects data requiring caching and performs primary caching in the original form and secondary caching in the compressed form of the data in which the hit ratio is relatively low among the primary cached data. We will define this technique as a step-by-step compression caching technique. For convenience of description, the expression of high or low hit rate will be used. However, since the host device 400 makes a read request using a logical address (LBA), high or low hit rate data may mean a high or low hit logical address.

도 4를 참조하면, 저장 장치 컨트롤 유닛(220)은, 이전부터 누적된 호스트 장치(400)의 읽기 요청에 근거하여, 히트율이 높은 1차 캐싱 데이터(데이터 A, B 및 D)를 선정할 수 있다. 저장 장치 컨트롤 유닛(220)은 1차 캐싱 데이터(데이터 A, B 및 D)를 호스트 인터페이스(HIF)를 통해서 제2 영역(433)에 저장할 수 있다. 이러한 경우, 도 5에 도시된 테이블과 같이, 데이터 A가 저장된 어드레스((m)~(p-1))에 대응하는 메모리 영역, 데이터 B가 저장된 어드레스((p)~(q-1))에 대응하는 메모리 영역 및 데이터 D가 저장된 어드레스((q)~(s-1))에 대응하는 메모리 영역은 1차 캐싱 영역(CA1)으로 관리될 수 있다.4, the storage device control unit 220 selects primary caching data (data A, B, and D) having a high hit rate based on a read request of the host device 400 accumulated from the past . The storage unit control unit 220 may store the primary caching data (data A, B and D) in the second area 433 via the host interface (HIF). 5, a memory area corresponding to the addresses (m) to (p-1) where the data A is stored, addresses (p) to (q-1) (Q) to (s-1) in which the data D is stored can be managed in the primary caching area CA1.

도 4를 참조하면, 저장 장치 컨트롤 유닛(220)은, 히트율이 낮아져서 제1 캐시 영역(CA1)에 원본 형태로 캐싱될 필요가 없는 2차 캐싱 데이터(데이터 C, E 및 F)를 선정할 수 있다. 저장 장치 컨트롤 유닛(220)은 2차 캐싱 데이터(데이터 C, E 및 F)를 호스트 인터페이스(HIF)를 통해서 제2 영역(433)의 임의의 영역에 저장할 수 있다.4, the storage device control unit 220 selects secondary caching data (data C, E, and F) that do not need to be cached in the original form in the first cache area CA1 due to a low hit rate . The storage device control unit 220 may store the secondary caching data (data C, E, and F) in an arbitrary area of the second area 433 through the host interface (HIF).

저장 장치 컨트롤 유닛(220)은 2차 캐싱 데이터(데이터 C, E 및 F)를 압축하도록 호스트 장치 컨트롤 유닛(410)에 요청할 수 있다. 즉, 호스트 장치 컨트롤 유닛(410)은 저장 장치 컨트롤 유닛(220)의 요청에 따라서 2차 캐싱 데이터(데이터 C, E 및 F)를 압축하고, 압축된 2차 캐싱 데이터(데이터 Cc, Ec 및 Fc)가 저장된 제2 영역(433)의 어드레스를 저장 장치 컨트롤 유닛(220)으로 제공할 수 있다. 이러한 경우, 도 5에 도시된 테이블과 같이, 데이터 Cc가 저장된 어드레스((s)~(t-1))에 대응하는 메모리 영역, 데이터 Ec가 저장된 어드레스((t)~(v-1))에 대응하는 메모리 영역 및 데이터 Fc가 저장된 어드레스((v)~(x-1))에 대응하는 메모리 영역은 2차 캐싱 영역(CA2)으로 관리될 수 있다.The storage device control unit 220 may request the host device control unit 410 to compress the secondary caching data (data C, E, and F). That is, the host device control unit 410 compresses the secondary caching data (data C, E and F) in response to the request of the storage device control unit 220, and outputs the compressed secondary caching data (data Cc, Ec and Fc May be provided to the storage device control unit 220. In this case, In this case, as in the table shown in Fig. 5, the memory areas corresponding to the addresses ((s) - (t-1)) in which the data Cc are stored, the addresses (t- (V) to (x-1) in which the data Fc is stored and the memory area corresponding to the memory area corresponding to the data Fc may be managed in the secondary caching area CA2.

다른 예로서, 저장 장치 컨트롤 유닛(220)은, 히트율이 낮아져서 제1 캐시 영역(CA1)에 원본 형태로 캐싱될 필요가 없는 2차 캐싱 데이터(데이터 C, E 및 F)를 선정할 수 있다. 저장 장치 컨트롤 유닛(220)은 2차 캐싱 데이터(데이터 C, E 및 F)를 직접 압축할 수 있다. 저장 장치 컨트롤 유닛(220)은 압축된 2차 캐싱 데이터(데이터 Cc, Ec 및 Fc)를 호스트 인터페이스(HIF)를 통해서 제2 영역(433)에 저장할 수 있다. 이러한 경우, 도 5에 도시된 테이블과 같이, 데이터 Cc가 저장된 어드레스((s)~(t-1))에 대응하는 메모리 영역, 데이터 Ec가 저장된 어드레스((t)~(v-1))에 대응하는 메모리 영역 및 데이터 Fc가 저장된 어드레스((v)~(x-1))에 대응하는 메모리 영역은 2차 캐싱 영역(CA2)으로 관리될 수 있다.As another example, the storage device control unit 220 can select secondary caching data (data C, E, and F) that do not need to be cached in the original form in the first cache area CA1 due to the low hit rate . Storage control unit 220 may directly compress secondary caching data (data C, E, and F). The storage device control unit 220 may store the compressed secondary caching data (data Cc, Ec, and Fc) in the second area 433 through the host interface (HIF). In this case, as in the table shown in Fig. 5, the memory areas corresponding to the addresses ((s) - (t-1)) in which the data Cc are stored, the addresses (t- (V) to (x-1) in which the data Fc is stored and the memory area corresponding to the memory area corresponding to the data Fc may be managed in the secondary caching area CA2.

도 6은 본 발명의 실시 예에 따른 데이터 처리 시스템의 동작을 설명하기 위한 도면이다.6 is a view for explaining the operation of the data processing system according to the embodiment of the present invention.

S100 단계에서, 데이터 저장 장치(100)(즉, 저장 장치 컨트롤 유닛(220))는 히트율에 따라서 캐싱 데이터를 선정하고, 선정된 캐싱 데이터를 제2 영역(433)에 저장할 수 있다. 캐싱 데이터를 제2 영역(433)에 저장하는 동작은 데이터 저장 장치(100)의 유휴 시간(idle time)동안 수행될 수 있다. 도 4 및 도 5를 참조하여 설명한 바와 같이, 캐싱 데이터는 원본 형태로 제1 캐싱 영역(CA1)에 저장되거나, 압축된 형태로 제2 캐싱 영역(CA2)에 저장될 수 있다.In step S100, the data storage device 100 (i.e., the storage device control unit 220) may select the caching data according to the hit ratio and store the selected caching data in the second area 433. The operation of storing the cached data in the second area 433 may be performed during the idle time of the data storage device 100. [ As described with reference to FIGS. 4 and 5, the caching data may be stored in the first caching area CA1 in an original form or in a second caching area CA2 in a compressed form.

S200 단계에서, 호스트 장치(400)(즉, 호스트 장치 컨트롤 유닛(410))는 데이터 저장 장치(100)로 데이터 읽기를 요청할 수 있다.In step S200, the host device 400 (i.e., the host device control unit 410) may request the data storage device 100 to read data.

S300 단계에서, 데이터 저장 장치(100)는 읽기 요청된 데이터에 대한 정보, 예를 들면, 데이터가 저장된 위치 정보를 호스트 장치(400)로 제공할 수 있다. 예를 들면, 읽기 요청된 데이터가 제2 영역(433)에 캐싱된 경우, 데이터 저장 장치(100)는 캐싱된 데이터가 저장된 제2 영역(433)의 어드레스를 호스트 장치(400)로 제공할 수 있다. 다른 예로서, 읽기 요청된 데이터가 제2 영역(433)에 캐싱되지 않은 경우, 데이터 저장 장치(100)는 읽기 요청된 데이터가 데이터 저장 장치(100)에 저장되어 있음을 의미하는 정보를 호스트 장치(400)로 제공할 수 있다.In step S300, the data storage device 100 may provide the host device 400 with information about the data requested to be read, for example, the location information in which the data is stored. For example, if the data requested to be read is cached in the second area 433, the data storage device 100 may provide the address of the second area 433 where the cached data is stored to the host device 400 have. As another example, if the data requested to be read is not cached in the second area 433, the data storage device 100 may transmit information indicating that the data requested to be read is stored in the data storage device 100, (400).

S300 단계에서 호스트 장치(400)로 제공된 위치 정보에 따라서, 호스트 장치(400)가 데이터를 획득하는 동작은 달라질 수 있다. 읽기 요청된 데이터가 제2 영역(433)에 캐싱된 경우, 호스트 장치(400)는, S400a 단계와 같이, 데이터를 직접 획득할 수 있다. 읽기 요청된 데이터가 제2 영역(433)에 캐싱되지 않은 경우, 데이터 저장 장치(400)는, S400b 단계와 같이, 데이터를 호스트 장치(400)로 제공할 수 있다.The operation of acquiring data by the host apparatus 400 may vary depending on the position information provided to the host apparatus 400 in step S300. When the data requested to be read is cached in the second area 433, the host device 400 can acquire the data directly as in step S400a. If the data requested to be read is not cached in the second area 433, the data storage device 400 may provide the data to the host device 400 as in step S400b.

S400a 단계에서, 호스트 장치(400)는 데이터 저장 장치(100)로부터 제공된 어드레스에 근거하여 제2 영역(433)으로부터 읽기 요청한 데이터를 획득할 수 있다. 읽기 요청한 데이터가 원본 형태의 1차 캐싱 데이터인 경우, 호스트 장치(400)는 읽기 요청한 데이터를 바로 획득할 수 있다. 읽기 요청한 데이터가 압축된 형태의 2차 캐싱 데이터인 경우, 호스트 장치(400)는 압축을 해제하고, 데이터를 획득할 수 있다.In step S400a, the host device 400 can acquire data requested to be read from the second area 433 based on the address provided from the data storage device 100. [ If the data requested to be read is the primary caching data in the original form, the host device 400 can directly obtain the data requested to be read. When the data requested to be read is the secondary caching data in the compressed form, the host device 400 can decompress and acquire the data.

S400b 단계에서, 데이터 저장 장치(100)는 읽기 요청된 데이터를 호스트 장치(400)로 제공할 수 있다. 즉, 데이터 저장 장치(100)는 불휘발성 메모리 장치(300)로부터 읽기 요청된 데이터를 독출하고, 독출된 데이터를 호스트 장치(400)로 제공할 수 있다.In step S400b, the data storage device 100 may provide the host 400 with data requested to be read. That is, the data storage device 100 may read the data requested to be read from the nonvolatile memory device 300 and provide the read data to the host device 400.

도 7 및 도 8은 본 발명의 실시 예에 따른 캐싱 데이터의 변경을 설명하기 위한 도면들이다. 도 7 및 도 8을 참조하면, 히트율이 낮아져서 제1 캐시 영역(CA1)에 원본 형태로 캐싱될 필요가 없는 데이터(데이터 D)를 압축하고, 제2 캐시 영역(CA2)에 압축된 형태로 저장하는 동작이 예시될 것이다.FIGS. 7 and 8 are diagrams for explaining a change of caching data according to an embodiment of the present invention. 7 and 8, data (data D) which is not required to be cached in the original form in the first cache area CA1 due to a low hit rate is compressed and compressed in the second cache area CA2 The operation of storing will be exemplified.

저장 장치 컨트롤 유닛(220)은, 히트율이 낮아져서 제1 캐시 영역(CA1)에 원본 형태로 캐싱될 필요가 없는 데이터(데이터 D)를 2차 캐싱 데이터로서 선정할 수 있다.The storage device control unit 220 can select the data (data D) that does not need to be cached in the original form in the first cache area CA1 as the secondary caching data due to the low hit rate.

저장 장치 컨트롤 유닛(220)은 데이터 D를 압축하도록 호스트 장치 컨트롤 유닛(410)에 요청할 수 있다. 호스트 장치 컨트롤 유닛(410)은 저장 장치 컨트롤 유닛(220)의 요청에 따라서 데이터 D를 압축하고, 압축된 2차 캐싱 데이터(데이터 Dc)가 저장된 제2 영역(433)의 어드레스를 저장 장치 컨트롤 유닛(220)으로 제공할 수 있다. 이러한 경우, 도 8에 도시된 테이블과 같이, 데이터 D가 저장된 어드레스((q)~(s-1))에 대응하는 메모리 영역은 1차 캐싱 영역(CA1)에서 제거되고, 데이터 Dc가 저장된 어드레스((q)~(r-1))에 대응하는 메모리 영역은 2차 캐싱 영역(CA2)으로 관리될 수 있다.The storage device control unit 220 can request the host device control unit 410 to compress the data D. [ The host device control unit 410 compresses the data D in response to a request from the storage device control unit 220 and stores the address of the second area 433 in which the compressed secondary caching data (data Dc) (220). 8, the memory area corresponding to the addresses (q) to (s-1) in which the data D is stored is removed from the primary caching area CA1, and the address (q) to (r-1) may be managed in the secondary caching area CA2.

도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.9 is an exemplary illustration of a data processing system including a solid state drive (SSD) in accordance with an embodiment of the present invention. 9, the data processing system 2000 may include a host device 2100 and a solid state drive 2200 (hereinafter referred to as SSD).

SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.The SSD 2200 may include a controller 2210, a buffer memory device 2220, nonvolatile memory devices 2231 through 223n, a power supply 2240, a signal connector 2250, and a power connector 2260 .

컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.The controller 2210 can control all operations of the SSD 2200.

버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.The buffer memory device 2220 may temporarily store data to be stored in the nonvolatile memory devices 2231 to 223n. In addition, the buffer memory device 2220 can temporarily store data read from the nonvolatile memory devices 2231 to 223n. The data temporarily stored in the buffer memory device 2220 can be transferred to the host device 2100 or the nonvolatile memory devices 2231 to 223n under the control of the controller 2210. [

불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.The nonvolatile memory devices 2231 to 223n may be used as a storage medium of the SSD 2200. [ Each of the nonvolatile memory devices 2231 to 223n may be connected to the controller 2210 through a plurality of channels CH1 to CHn. One channel may be coupled to one or more non-volatile memory devices. Non-volatile memory devices connected to one channel may be connected to the same signal bus and data bus.

전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.The power supply 2240 can provide the power supply PWR input through the power supply connector 2260 into the SSD 2200. The power supply 2240 may include an auxiliary power supply 2241. The auxiliary power supply 2241 may supply power to the SSD 2200 so that the SSD 2200 can be normally terminated when sudden power off occurs. The auxiliary power supply 2241 may include large capacitors capable of charging the power supply PWR.

컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.The controller 2210 can exchange the signal SGL with the host apparatus 2100 through the signal connector 2250. [ Here, the signal SGL may include a command, an address, data, and the like. The signal connector 2250 may be formed of various types of connectors according to the interface manner of the host device 2100 and the SSD 2200.

도 10은 도 9에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 10을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.FIG. 10 is a view showing an exemplary controller shown in FIG. 9. FIG. 10, the controller 2210 includes a host interface unit 2211, a control unit 2212, a random access memory 2213, an error correction code (ECC) unit 2214, and a memory interface unit 2215 can do.

호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.The host interface unit 2211 can interface the host device 2100 and the SSD 2200 according to the protocol of the host device 2100. [ For example, the host interface unit 2211 may be a secure digital, universal serial bus (USB), multi-media card (MMC), embedded MMC (eMMC), personal computer memory card international association (PCMCIA) A parallel advanced technology attachment (PATA), a serial advanced technology attachment (SATA), a small computer system interface (SCSI), a serial attached SCSI (SAS), a peripheral component interconnection (PCI), a PCI- storage < / RTI > protocols. The host interface unit 2211 also performs a disk emulation function to allow the host device 2100 to recognize the SSD 2200 as a general purpose data storage device, for example, a hard disk drive (HDD) .

컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.The control unit 2212 can analyze and process the signal SGL input from the host apparatus 2100. [ The control unit 2212 may control the operation of the internal functional blocks according to firmware or software for driving the SSD 2200. The random access memory 2213 can be used as an operation memory for driving such firmware or software.

에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.An error correction code (ECC) unit 2214 may generate parity data of data to be transmitted to the non-volatile memory devices 2231 to 223n. The generated parity data may be stored in the nonvolatile memory devices 2231 to 223n together with the data. An error correction code (ECC) unit 2214 can detect errors in data read from the nonvolatile memory devices 2231 to 223n based on the parity data. If the detected error is within the correction range, the error correction code (ECC) unit 2214 can correct the detected error.

메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.The memory interface unit 2215 can provide a control signal such as a command and an address to the nonvolatile memory devices 2231 to 223n under the control of the control unit 2212. [ The memory interface unit 2215 can exchange data with the nonvolatile memory devices 2231 to 223n under the control of the control unit 2212. [ For example, the memory interface unit 2215 may provide the data stored in the buffer memory device 2220 to the non-volatile memory devices 2231 to 223n, or may read the data read from the non-volatile memory devices 2231 to 223n, To the memory device 2220.

도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.11 is an exemplary illustration of a data processing system including a data storage device in accordance with an embodiment of the present invention. Referring to FIG. 11, the data processing system 3000 may include a host device 3100 and a data storage device 3200.

호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.The host device 3100 may be configured in the form of a board such as a printed circuit board. Although not shown, the host device 3100 may include internal functional blocks for performing the functions of the host device.

호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.The host device 3100 may include an access terminal 3110 such as a socket, slot, or connector. The data storage device 3200 may be mounted on the connection terminal 3110. [

데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.The data storage device 3200 may be configured in the form of a substrate such as a printed circuit board. The data storage device 3200 may be referred to as a memory module or a memory card. The data storage device 3200 may include a controller 3210, a buffer memory device 3220, nonvolatile memory devices 3231-3232, a power management integrated circuit (PMIC) 3240 and an access terminal 3250 .

컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 9에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.The controller 3210 can control all operations of the data storage device 3200. The controller 3210 may be configured the same as the controller 2210 shown in Fig.

버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.The buffer memory device 3220 can temporarily store data to be stored in the nonvolatile memory devices 3231 to 3232. [ In addition, the buffer memory device 3220 can temporarily store data read from the non-volatile memory devices 3231 to 3232. The data temporarily stored in the buffer memory device 3220 can be transferred to the host device 3100 or the nonvolatile memory devices 3231 to 3232 under the control of the controller 3210. [

불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.The non-volatile memory devices 3231 to 3232 may be used as the storage medium of the data storage device 3200.

PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.The PMIC 3240 can provide the power input through the connection terminal 3250 into the data storage device 3200. The PMIC 3240 can manage the power of the data storage device 3200 under the control of the controller 3210. [

접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.The connection terminal 3250 can be connected to the connection terminal 3110 of the host device. A signal such as a command, an address, data, etc., and power can be transmitted between the host device 3100 and the data storage device 3200 through the connection terminal 3250. [ The connection terminal 3250 may be configured in various forms according to the interface manner of the host device 3100 and the data storage device 3200. The connection terminal 3250 may be located on either side of the data storage device 3200. [

도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.12 is an exemplary illustration of a data processing system including a data storage device in accordance with an embodiment of the present invention. Referring to FIG. 12, the data processing system 4000 may include a host device 4100 and a data storage device 4200.

호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.The host device 4100 may be configured in the form of a board such as a printed circuit board. Although not shown, the host device 4100 may include internal functional blocks for performing the functions of the host device.

데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.The data storage device 4200 may be configured in the form of a surface mount package. The data storage device 4200 may be mounted to the host device 4100 via a solder ball 4250. The data storage device 4200 may include a controller 4210, a buffer memory device 4220, and a non-volatile memory device 4230.

컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 9에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.The controller 4210 can control all operations of the data storage device 4200. The controller 4210 may be configured the same as the controller 2210 shown in Fig.

버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.The buffer memory device 4220 may temporarily store data to be stored in the non-volatile memory device 4230. [ In addition, the buffer memory device 4220 may temporarily store data read from the non-volatile memory devices 4230. The data temporarily stored in the buffer memory device 4220 can be transferred to the host device 4100 or the nonvolatile memory device 4230 under the control of the controller 4210.

불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.The non-volatile memory device 4230 may be used as the storage medium of the data storage device 4200. [

도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 13을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.13 is an exemplary diagram illustrating a network system 5000 including a data storage device according to an embodiment of the present invention. Referring to FIG. 13, the network system 5000 may include a server system 5300 and a plurality of client systems 5410 to 5430 connected through a network 5500.

서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.The server system 5300 can service data in response to requests from a plurality of client systems 5410-5430. For example, server system 5300 may store data provided from a plurality of client systems 5410-5430. As another example, the server system 5300 may provide data to a plurality of client systems 5410-5430.

서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 9의 데이터 저장 장치(2200), 도 11의 데이터 저장 장치(3200), 도 12의 데이터 저장 장치(4200)로 구성될 수 있다.The server system 5300 may include a host device 5100 and a data storage device 5200. The data storage device 5200 may be comprised of the data storage device 100 of Figure 1, the data storage device 2200 of Figure 9, the data storage device 3200 of Figure 11, and the data storage device 4200 of Figure 12 have.

도 14는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다. 도 14를 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 열 디코더(330), 데이터 읽기/쓰기 블럭(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.14 is a block diagram illustrating an exemplary nonvolatile memory device included in a data storage device according to an embodiment of the present invention. 14, a non-volatile memory device 300 includes a memory cell array 310, a row decoder 320, a column decoder 330, a data read / write block 340, a voltage generator 350, (360).

메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.The memory cell array 310 may include memory cells MC arranged in regions where the word lines WL1 to WLm and the bit lines BL1 to BLn cross each other.

행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.The row decoder 320 may be coupled to the memory cell array 310 via word lines WL1 through WLm. The row decoder 320 may operate under the control of the control logic 360. The row decoder 320 may decode an address provided from an external device (not shown). The row decoder 320 can select and drive the word lines WL1 to WLm based on the decoding result. Illustratively, row decoder 320 may provide the word line voltages provided from voltage generator 350 to word lines WLl through WLm.

데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(340)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(340)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(340)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(340)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.The data read / write block 340 may be coupled to the memory cell array 310 through the bit lines BL1 to BLn. The data read / write block 340 may include read / write circuits RW1 to RWn corresponding to the bit lines BL1 to BLn, respectively. The data read / write block 340 may operate under the control of the control logic 360. The data read / write block 340 may operate as a write driver or as a sense amplifier, depending on the mode of operation. For example, the data read / write block 340 may operate as a write driver that stores data provided from an external device in the memory cell array 310 during a write operation. As another example, the data read / write block 340 may operate as a sense amplifier that reads data from the memory cell array 310 during a read operation.

열 디코더(330)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(330)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(330)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(340)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.The column decoder 330 may operate under the control of the control logic 360. The column decoder 330 may decode the address provided from the external device. The column decoder 330 is connected to the read / write circuits RW1 to RWn and the data input / output lines (or data input / output lines) of the data read / write block 340 corresponding to the bit lines BL1 to BLn, Buffer) can be connected.

전압 발생기(350)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.Voltage generator 350 may generate a voltage used for internal operation of non-volatile memory device 300. [ Voltages generated by the voltage generator 350 may be applied to the memory cells of the memory cell array 310. [ For example, a program voltage generated in a program operation may be applied to a word line of memory cells in which a program operation is to be performed. As another example, the erase voltage generated in the erase operation may be applied to the well-area of the memory cells where the erase operation is to be performed. As another example, the read voltage generated in the read operation may be applied to the word line of the memory cells in which the read operation is to be performed.

제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(300)의 동작을 제어할 수 있다.The control logic 360 can control all operations of the nonvolatile memory device 300 based on control signals provided from an external device. For example, the control logic 360 may control the operation of the non-volatile memory device 300, such as the read, write, and erase operations of the non-volatile memory device 300.

이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be determined by the appended claims and their equivalents. It will be appreciated that the structure of the present invention may be variously modified or changed without departing from the scope or spirit of the present invention.

100 : 데이터 저장 장치
200 : 컨트롤러
210 : 호스트 인터페이스 유닛
220 : 저장 장치 컨트롤 유닛
230 : 저장 장치 휘발성 메모리
240 : 메모리 컨트롤 유닛
300 : 불휘발성 메모리 장치
400 : 호스트 장치
410 : 호스트 장치 컨트롤 유닛
430 : 호스트 장치 휘발성 메모리
1000 : 데이터 처리 시스템100: Data storage device
200: controller
210: Host interface unit
220: Storage control unit
230: Storage Volatile Memory
240: Memory control unit
300: non-volatile memory device
400: Host device
410: Host device control unit
430: host device volatile memory
1000: Data processing system

Claims

A host device including a host memory and a host device control unit divided into a first area and a second area; And
And a data storage device including a storage device control unit and providing data stored in response to a request of the host device control unit,
Wherein the storage control unit selects data to be cached according to the hit rate and caches the selected data in the second area.

The method according to claim 1,
Wherein the storage unit control unit divides the second area into a first caching area and a second caching area.

3. The method of claim 2,
The storage unit control unit primarily caches data having a high hit ratio in an original form in the first caching area and compresses data in which a hit rate is relatively low among data primarily cached in the first caching area in a compressed form And second caching the second caching region.

The method of claim 3,
Wherein the storage device control unit requests the host device control unit to compress the data with a relatively low hit rate.

5. The method of claim 4,
Wherein the host device control unit compresses data in which the hit rate is relatively low and provides the address of the second caching area in which the compressed data is stored to the storage device control unit.

The method according to claim 1,
Wherein the host device control unit requests reading of data from the storage device control unit,
Wherein the storage device control unit provides the host device control unit with location information in which data requested to be read is stored.

The method according to claim 6,
Wherein the storage control unit provides the address of the second area to the host device control unit when the read requested data is cached in the second area.

8. The method of claim 7,
And the host device control unit acquires the read requested data based on the address of the second area.

9. The method of claim 8,
And the host device control unit releases the compression of the compressed data when the read requested data is compressed type data.

The method according to claim 6,
When the read requested data is not cached in the second area, the storage device control unit reads the read requested data from the internal nonvolatile memory device and provides the read data to the host device control unit Data processing system.

The method according to claim 1,
Wherein the first area is a memory area that can only be accessed by the host device control unit.

The method according to claim 1,
Wherein the second area is a memory area that can be accessed by both the host device control unit and the storage device control unit.

A host device including a host memory and a host device control unit divided into a first area and a second area; And
A data storage device including a storage device control unit and providing data stored in response to a request of the host control unit,
Wherein the storage control unit divides the second area into a first caching area and a second caching area, caches data having a high hit rate in an original form in the first caching area, And cache data in the second caching area in a compressed form, the data having a relatively low hit rate among the data.

14. The method of claim 13,
Wherein the storage device control unit requests the host device control unit to compress the data with a relatively low hit rate.

15. The method of claim 14,
Wherein the host device control unit compresses data in which the hit rate is relatively low and provides the address of the second caching area in which the compressed data is stored to the storage device control unit.

14. The method of claim 13,
Wherein the host device control unit requests reading of data from the storage device control unit,
Wherein the storage device control unit provides the host device control unit with location information in which data requested to be read is stored.

17. The method of claim 16,
Wherein the storage control unit provides the address of the second area to the host device control unit when the read requested data is cached in the second area.

18. The method of claim 17,
And the host device control unit acquires the read requested data based on the address of the second area.

19. The method of claim 18,
And the host device control unit releases the compression of the compressed data when the read requested data is compressed type data.

14. The method of claim 13,
When the read requested data is not cached in the second area, the storage device control unit reads the read requested data from the internal nonvolatile memory device and provides the read data to the host device control unit Data processing system.