KR20180032738A - 멀티비전 시스템 - Google Patents

Abstract

본 발명은 멀티비전 시스템에 관한 것이다. 본 발명에 따른 멀티비전 시스템은, 호스트, 타이밍 컨트롤러, 복수 개의 표시 장치 및 복수 개의 리피터를 포함하여 구성되고, 표시 장치에 연결되는 리피터는 타이밍 컨트롤러가 제공하는 영상 데이터 및 제어 신호 중 적어도 일부를 해당 표시 장치의 데이터 구동 회로에 제공하고 다음 표시 장치에 연결되는 리피터에 제공하고, 제어 신호 중 일부와 영상 데이터를 포함하는 데이터 패킷으로부터 장치 식별 정보가 추출되고 이를 근거로 게이트 구동 회로의 동작이 제어될 수 있다. 식별자 관리부가 데이터 구동 회로에 의해 데이터 패킷으로부터 추출된 장치 식별 정보를 표시 장치에 설정된 장치 식별자와 비교하고 비교 결과를 근거로 게이트 구동 회로의 출력을 제어하기 위한 신호를 생성할 수 있다. 장치 식별 정보는 멀티비전 시스템에 포함된 모든 표시 장치를 선택하는 것을 가리키는 제1 정보와 멀티비전 시스템에 포함된 표시 장치 중 하나를 가리키는 제2 정보를 포함할 수 있다.

Description

멀티비전 시스템 {MULTI-VISION SYSTEM}

본 발명은 복수 개의 표시 장치를 결합하여 구성하는 멀티비전 시스템에 관한 것이다.

액정 표시 장치(Liquid Crystal Display Device, LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display, OLED), 플라즈마 디스플레이 패널 표시 장치(Plasma Display Panel, PDP), 전계 방출 표시 장치(Field Emission Display, FED) 등 각종 평판 표시 장치가 큰 화면과 높은 해상도 구현이 용이하여 널리 사용되고 있고, 점점 패널의 크기가 커지고 있다. 하지만, 큰 면적 제작에 따르는 기술적 어려움, 즉 제조 코스트가 급격히 상승하고 신호 지연 등에 의한 화질 저하 등에 의해, 평판 표시 장치의 크기를 키우는 데에 한계가 있다.

이에 하나의 평판 표시 장치로 대화면을 구현하는 것에 대한 대안으로, 복수의 표시 장치를 매트릭스 형태로 조합한 타일 표시 장치(또는 멀티비전 시스템)가 실용화되어 있다. 예를 들어, 빌딩의 옥상에 설치되는 광고용 디스플레이, 경마장이나 카지노 등에 설치되는 대형 디스플레이, 주식 시황 표시용 디스플레이 등은 대화면 표시 장치 복수 개를 조합하여 멀티비전 시스템으로 구성한 것이다.

도 1은 타이밍 컨트롤러를 각각 포함하는 복수 개 패널이 각각 복수 개의 소스 중 대응되는 하나에 연결되어 구성되는 종래 멀티비전 시스템을 도시한 것으로, 멀티비전 시스템을 구성하는 각 디스플레이지 장치는 구성 요소, 즉 패널, 타이밍 컨트롤러, 데이터 구동 회로, 게이트 구동 회로를 포함하여 영상 데이터를 표시하는 기능을 수행한다.

도 1의 멀티비전 시스템은 6개의 표시 장치(Display#1 내지 Display#6)와 이에 각각 연결되는 6개의 영상 소스(Source#1 내지 Source#6)로 구성된다. 각 표시 장치는 타이밍 컨트롤러(T-CON)를 포함하여 대응되는 소스로부터 소정의 시스템 인터페이스(도 6에서는 Vx1 인터페이스)를 통해 표시할 데이터를 제공 받고, 타이밍 컨트롤러(T-CON)는 EPI과 같은 소정의 패널 내부 인터페이스(Intra-Panel Interface)를 통해 영상 데이터를 데이터 구동 회로에 전달하고 별도의 라인을 통해 게이트 신호를 게이트 구동 회로에 전달한다.

도 1의 예와 같이, 6개의 표시 장치로 멀티비전 시스템을 구성할 때, 6개의 패널, 6개의 타이밍 컨트롤러, 6개의 영상 소스를 필요로 하여, 표시 장치 개수만큼의 비용이 발생하고, 또한 영상 소스의 동기를 맞추기 어렵고 동기를 맞추기 위해 높은 사양의 장비가 추가로 필요하다. 특히 표시 장치의 해상도가 높아질수록 실시간으로 다수 개 표시 장치의 동기를 맞추기가 어렵다.

본 발명은 이러한 상황을 감안한 것으로, 본 발명의 목적은 멀티비전 시스템을 구성하는 자원을 최적화하는 멀티비전 시스템을 제공하는 데 있다.

본 발명의 다른 목적은 복수 개의 표시 장치의 동작을 용이하게 동기 맞추는 멀티비전 시스템을 제공하는 데 있다.

본 발명의 일 실시예에 따른 멀티비전 시스템은, 영상 데이터를 제공하는 호스트, 복수 개의 데이터 라인, 게이트 라인 및 픽셀을 포함하는 디스플레이 패널, 데이터 전압을 데이터 라인에 공급하기 위한 데이터 구동 회로 및 데이터 전압에 동기되는 게이트 펄스를 게이트 라인에 공급하기 위한 게이트 구동 회로를 포함하여 영상을 표시하는 복수 개의 표시 장치, 호스트로부터 제공되는 영상 데이터와 타이밍 신호를 근거로 디스플레이 패널에 표시될 영상 데이터 및 데이터 구동 회로와 게이트 구동 회로를 제어할 제어 신호를 생성하고, 이를 복수 개의 표시 장치에 제공하는 타이밍 컨트롤러, 및 복수 개의 리피터를 포함하여 구성되고, 제1 표시 장치에 연결되는 제1 리피터는, 타이밍 컨트롤러가 제공하는 영상 데이터 및 제어 신호 중 적어도 일부를 제1 표시 장치의 데이터 구동 회로에 제공하고, 타이밍 컨트롤러가 제공하는 영상 데이터와 적어도 일부의 제어 신호를 제2 표시 장치의 데이터 구동 회로에 제공하거나 제2 표시 장치에 연결되는 제2 리피터에 제공하고, 데이터 구동 회로는 리피터를 통해 제공되고 제어 신호 중 일부와 영상 데이터를 포함하는 데이터 패킷으로부터 장치 식별 정보를 추출하고, 추출된 장치 식별 정보를 근거로 게이트 구동 회로의 동작이 제어되는 것을 특징으로 한다.

일 실시예에서, 리피터의 개수는 표시 장치의 개수와 같거나 표시 장치의 개수보다 적을 수 있다.

일 실시예에서, 식별자 관리부를 더 포함하여, 데이터 구동 회로에 의해 데이터 패킷으로부터 추출된 장치 식별 정보를 표시 장치에 설정된 장치 식별자와 비교하고 비교 결과를 근거로 게이트 구동 회로의 출력을 제어하기 위한 신호를 생성할 수 있다.

일 실시예에서, 장치 식별 정보는 멀티비전 시스템에 포함된 모든 표시 장치를 선택하는 것을 가리키는 제1 정보 및 멀티비전 시스템에 포함된 표시 장치 중 하나를 가리키는 제2 정보를 포함할 수 있다.

일 실시예에서, 장치 식별 정보에 제1 정보가 설정된 경우 복수 개의 표시 장치에서 동일한 영상이 표시될 수 있다.

일 실시예에서, 타이밍 컨트롤러는 제2 정보를 이용하여 복수 개의 표시 장치를 순차적으로 선택하여 영상을 표시할 수 있다.

일 실시예에서, 제2 정보를 근거로 복수 개의 표시 장치를 순차적으로 선택하여 영상을 표시할 때, 각 표시 장치의 구동 주파수는 제1 정보가 설정되어 각 표시 장치가 영상을 표시하는 것에 비해 복수 개의 표시 장치의 개수만큼 감소할 수 있다.

일 실시예에서, 디스플레이 패널은 픽셀의 구동 특성을 센싱 하기 위한 복수 개의 센싱 라인과 복수 개의 센싱 게이트 라인을 더 포함하고, 게이트 구동 회로는 센싱 라인을 픽셀에 연결하기 위한 센싱 게이트 펄스를 센싱 게이트 라인에 공급하고, 데이터 구동 회로는 센싱 라인을 통해 수신되는 신호를 디지털 데이터로 변환하여 센싱 데이터로 출력하는 아날로그 디지털 변환기를 포함하고, 복수 개의 표시 장치의 각 데이터 구동 회로와 타이밍 컨트롤러는 센싱 배선 쌍을 통해 병렬로 서로 연결되고, 타이밍 컨트롤러는, 구동 특성 센싱을 가리키는 센싱 명령을 포함하는 데이터 패킷을 리피터를 통해 데이터 구동 회로에 전송하고, 센싱 배선 쌍을 통해 데이터 구동 회로가 출력하는 센싱 데이터를 수신할 수 있다.

일 실시예에서, 센싱 명령은 구동 특성 센싱을 수행할 장치 식별 정보를 포함할 수 있다.

일 실시예에서, 데이터 구동 회로는 아날로그 디지털 변환기를 포함하는 복수 개의 소스 드라이브 IC를 포함하고, 복수 개의 표시 장치의 데이터 구동 회로에 포함된 각 소스 드라이브 IC와 타이밍 컨트롤러는 센싱 배선 쌍을 통해 병렬로 서로 연결되고, 명령은 구동 특성 센싱을 수행할 소스 드라이브 IC를 가리키는 식별 정보를 더 포함할 수 있다.

일 실시예에서, 데이터 패킷은 구동 특성 센싱을 위해 데이터 구동 회로가 데이터 라인에 공급할 데이터 전압 정보 및 센싱 회로의 동작 타이밍을 정의한 센싱 타이밍 정보를 포함하고, 센싱 회로는 센싱 라인, 아날로그 디지털 변환기 및 센싱 라인과 아날로그 디지털 변환기 사이에 배치되는 스위치 소자와 샘플링 회로를 포함할 수 있다.

일 실시예에서, 타이밍 컨트롤러는, 센싱 데이터를 근거로 구동 특성을 보상할 보상 값을 계산하여 장치 식별 정보로 분류하여 메모리에 저장하고, 메모리에 저장된 보상 값을 이용하여 영상 데이터를 보정할 수 있다.

일 실시예에서, 데이터 구동 회로는 데이터 라인에 데이터 전압을 공급하는 복수 개의 소스 드라이브 IC를 포함하고, 리피터는 각 소스 드라이브 IC에 내장되어 해당 소스 드라이브 IC에 영상 데이터와 제어 신호를 제공하고, 리피터는, 타이밍 컨트롤러, 같은 데이터 구동 회로에 포함된 이전 소스 드라이브 IC에 내장된 리피터 또는 이전 데이터 구동 회로에 포함된 마지막 소스 드라이브 IC에 내장된 리피터로부터 영상 데이터와 제어 신호를 받고, 같은 데이터 구동 회로에 포함된 다음 소스 드라이소스 드라이브 IC에 포함된 리피터 또는 다음 데이터 구동 회로에 포함된 첫 소스 드라이브 IC에 내장된 리피터에 영상 데이터와 제어 신호를 제공할 수 있다.

일 실시예에서, 타이밍 컨트롤러는, 픽셀에 입력 영상을 표시하는 구동 모드와 픽셀의 구동 특성을 센싱 하는 센싱 모드를 지시하는 인터럽트 신호를 발생하는 스케쥴러, 구동 모드에서 데이터 구동 회로에 전송될 컨트롤 데이터 패킷과 비디오 데이터 패킷을 생성하는 데이터 생성부, 컨트롤 데이터 패킷과 비디오 데이터 패킷의 데이터에 클럭이 내장된 신호를 전송하는 송신부를 포함하고, 데이터 구동 회로는, 컨트롤 데이터 패킷과 비디오 데이터 패킷의 데이터에 클럭이 내장된 신호를 수신하는 수신부, 클럭 복원 회로를 이용하여 수신부에서 수신되는 신호에서 클럭을 복원하고 클럭을 체배하여 컨트롤 데이터와 비디오 데이터로 분리하는 데이터 분리부, 데이터 분리부로부터 수신되는 컨트롤 데이터를 복원하여 데이터 구동 회로와 센싱 회로를 제어하기 위한 신호와 장치 식별 정보를 생성하는 컨트롤 데이터 복원부, 및 데이터 분리부로부터 수신되는 비디오 데이터를 복원하는 비디오 데이터 복원부를 포함할 수 있다.

이와 같이, 하나의 영상 소스와 타이밍 컨트롤러로 멀티비전 시스템을 구성하는 복수 개의 표시 장치를 구동함으로써, 멀티비전 시스템을 구성하는 자원을 줄여 비용을 줄이고, 연결 배선을 단순하게 하고, 공간 활용을 용이하게 할 수 있게 된다.

또한, 멀티비전 시스템을 구성하는 복수 개의 표시 장치를 용이하게 동기하여 구동할 수 있게 된다.

또한, 종래 표시 장치의 구성 요소에 큰 변화를 주지 않고 호환성을 유지하면서 멀티비전 시스템을 구성할 수 있게 된다.

또한, 각 표시 장치의 구동 특성을 보상하는 멀티비전 시스템을 구성할 수 있게 된다.

도 1은 타이밍 컨트롤러를 각각 포함하는 복수 개 패널이 각각 복수 개의 소스 중 대응되는 하나에 연결되어 구성되는 종래 멀티비전 시스템을 도시한 것이고,
도 2는 본 발명에 따른 멀티비전 시스템의 구성을 개념적으로 도시한 것이고,
도 3은 일반적인 표시 장치의 구성을 도시한 것이고,
도 4는 도 3의 표시 장치에서 타이밍 컨트롤러와 소스 드라이브 IC 사이 배선 연결을 도시한 것이고,
도 5는 타이밍 컨트롤러와 소스 드라이브 IC 사이 인터페이스 중 하나인 EPI 인터페이스 프로토콜의 신호 포맷을 도시한 것이고,
도 6은 본 발명의 일 실시예에 따라 타이밍 컨트롤러와 소스 드라이브 IC 사이 인터페이스에서 이루어지는 데이터 처리를 도시한 것이고,
도 7은 본 발명의 일 실시예에 따라 복수 개의 표시 장치에 비디오 신호를 분배하는 구성을 도시한 것이고,
도 8은 본 발명의 일 실시예에 따라 장치 식별 정보를 이용하여 게이트 구동 회로의 동작을 제어하는 구성을 도시한 것이고,
도 9는 본 발명의 일 실시예에 따라 타이밍 컨트롤러에서 소스 드라이브 IC에 전송하는 데이터 포맷에 정의된 장치 식별 정보를 도시한 것이고,
도 10은 본 발명의 일 실시예에 따라 복수 개의 표시 장치를 순차적으로 구동하는 방법을 도시한 것이고,
도 11은 본 발명의 일 실시예에 따라 패널의 특성을 피드백 하여 보상하기 위한 연결 구성을 도시한 것이고,
도 12는 픽셀의 구동 특성을 측정하기 위한 타이밍 컨트롤러, 데이터 구동 회로 및 픽셀 사이 접속 구조를 도시한 것이고,
도 13과 도 14는 각각 구동 TFT의 문턱 전압과 이동도를 센싱 하는 방법을 도시한 것이고,
도 15는 본 발명의 다른 실시예에 따라 복수 개의 표시 장치에 비디오 신호를 분배하는 구성을 도시한 것이고,
도 16는 본 발명의 또 다른 실시예에 따라 복수 개의 표시 장치에 비디오 신호를 분배하는 구성을 도시한 것이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

멀티비전 시스템을 구성하는 각 표시 장치는 타이밍 컨트롤러, 데이터 구동 회로, 게이트 구동 회로 및 패널을 포함하여 구성되는데, 타이밍 컨트롤러는 소스로부터 영상 데이터와 타이밍 신호를 수신하고 이를 가공하여 데이터 구동 회로와 게이트 구동 회로에 영상 신호와 제어 신호로 제공하고, 데이터 구동 회로와 게이트 구동 회로는 데이터 라인과 게이트 라인을 통해 패널에 포함된 픽셀에 직접 연결되어 픽셀을 통해 영상을 표시한다.

소스와 타이밍 컨트롤러는 Vx1과 같은 시스템 인터페이스에 따른 배선 라인으로 연결되고, 타이밍 컨트롤러와 데이터 구동 회로는 EPI와 같은 패널 내부 인터페이스에 따른 배선 라인 쌍으로 연결되고, 타이밍 컨트롤러와 게이트 구동 회로는 소정 개수의 라인으로 연결되고, 데이터 구동 회로와 게이트 구동 회로는 패널의 해상도에 대응되는 개수의 라인으로 패널과 물리적으로 직접 연결된다. 따라서, 데이터 구동 회로와 게이트 구동 회로는 패널과 분리하여 외부에 배치할 여지가 거의 없다.

하지만, 타이밍 컨트롤러는 데이터 구동 회로와 게이트 구동 회로에 연결될 때 그 배선의 개수가 한정되어 있고, 각 표시 장치마다 타이밍 컨트롤러의 역할이 동일하기 때문에, 복수 개의 표시 장치로 멀티비젼을 구성할 때 타이밍 컨트롤러를 표시 장치에서 분리하여 독립적으로 배치할 여지가 있다.

본 발명은, 이러한 상황을 고려하여, 멀티비전 시스템을 구성하는 각 표시 장치에 타이밍 컨트롤러를 배치하지 않고, 하나의 타이밍 컨트롤러를 독립적으로 배치하여 복수 개의 표시 장치가 이를 공유하도록 하되, 타이밍 컨트롤러와 각 표시 장치와의 물리적 거리를 고려하여 타이밍 컨트롤러의 출력 신호가 각 표시 장치에 장착된 리피터(repeater)를 통해 멀리 전송될 수 있도록 한다.

각 표시 장치에 마련된 리피터는, 타이밍 컨트롤러 또는 이전 표시 장치의 리피터로부터 신호를 받고, 이를 해당 표시 장치의 구동 회로(데이터 구동 회로와 게이트 구동 회로를 포함함)에 전달하고, 또한 이를 더 높은 파워나 레벨로 바꾸어 다음 표시 장치에 다시 전송할 수 있다.

따라서, 하나의 타이밍 컨트롤러에서 출력되는 신호를 지연과 신호 감쇠를 최소화하면서 복수 개의 대화면 표시 장치 각각에 전송하여 복수 개의 표시 장치에 영상을 표시할 수 있게 된다.

또한, 멀티비전 시스템이 복수 개의 표시 장치로 이루어지지만, 하나의 타이밍 컨트롤러로 각 표시 장치의 영상 표시가 제어되므로, 표시 장치 사이의 동기 문제를 해결할 수 있게 된다.

도 2는 본 발명에 따른 멀티비전 시스템의 구성을 개념적으로 도시한 것이다.

도 2에서, 본 발명에 따른 멀티비전 시스템은 하나의 소스(source), 하나의 타이밍 컨트롤러(T-CON) 및 6개의 표시 장치(Display#1 내지 Display#6)로 구성되고, 각 표시 장치에는 리피터(Repeater)가 연결될 수 있다.

타이밍 컨트롤러는 제1 표시 장치(Display#1)의 리피터에 EPI 데이터와 게이트 제어 신호를 전달하고, 제1 표시 장치(Display#1)의 리피터는 EPI 데이터와 게이트 제어 신호를 제1 표시 장치(Display#1)의 데이터 구동 회로와 게이트 구동 회로에 보내고 이를 더 높은 파워나 레벨로 바꾸어 제2 표시 장치(Display#2)의 리피터에 재전송한다. 제2 표시 장치(Display#2) 내지 제6 표시 장치(Display#6)의 리피터도 제1 표시 장치(Display#1)의 리피터와 비슷하게 동작하여, 타이밍 컨트롤러의 출력 신호가 마지막 표시 장치에 지연이나 감쇠 없이 전달될 수 있다.

마지막 표시 장치인 제6 표시 장치(Display#6)의 리피터는 생략될 수 있는데, 제5 표시 장치(Display#5)의 리피터가 해당 표시 장치와 제6 표시 장치(Display#6)의 데이터 구동 회로와 게이트 구동 회로에 타이밍 컨트롤러의 출력 신호를 직접 전달할 수 있기 때문이다. 또한, 마지막 표시 장치인 제6 표시 장치(Display#6)의 리피터와 타이밍 컨트롤러의 연결도 생략될 수 있다.

종래 멀티비전 시스템을 구성하는 표시 장치 개수만큼 타이밍 컨트롤러와 소스가 사용되는 것에 비해, 도 2에서는 하나의 타이밍 컨트롤러와 소스만을 사용하여 코스트를 낮출 수 있고, 소스와 각 표시 장치를 연결하기 위한 연결 배선을 줄일 수 있게 되고, 소스 개수가 줄게 되어 멀티비전 시스템이 차지하는 공간도 줄게 된다.

하나의 타이밍 컨트롤러와 복수 개의 리피터를 채용하는 본 발명에 따른 멀티비전 시스템의 구성을 구체적으로 설명하기 위해, 먼저 표시 장치의 구성과 타이밍 컨트롤러와 표시 장치의 구동 회로 사이의 신호 전송에 대해 구체적으로 설명한다.

도 3은 일반적인 표시 장치의 구성을 도시한 것이다.

멀티비전 시스템에 채용되는 일반적인 표시 장치는 표시 패널(10), 타이밍 컨트롤러(11), 데이터 구동 회로(12) 및 게이트 구동부(13)를 포함하여 구성될 수 있다.

표시 패널(10)에는 다수의 데이터 라인(14) 및 다수의 게이트 라인(또는 스캔 라인)(15)이 교차하고, 이 교차 영역마다 픽셀들(P)이 매트릭스 형태로 배치되어 픽셀 어레이를 구성한다. 픽셀 어레이는 입력 영상이 표시되는 표시 영역을 포함한다. 픽셀 어레이에 터치 UI(User Interface)를 구현하기 위한 터치 센서들이 내장될 수 있다.

예를 들어 유기 발광 표시 패널(10)의 픽셀(P)은, OLED, 구동 TFT, 스토리지 커패시터, 제1 스위치 TFT 및 제2 스위치 TFT를 구비할 수 있다. 픽셀(P)을 구성하는 TFT들은 P 타입으로 구현되거나 또는 N 타입으로 구현되거나 또는 P 타입과 N 타입이 혼용된 하이브리드 타입으로 구현될 수 있다. 또한, TFT의 반도체 층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다.

각 픽셀(P)은, 다수의 데이터 라인(14) 중 어느 하나 및 다수의 게이트 라인들(15) 중 어느 하나에 접속될 수 있다. 픽셀(P) 각각은 도시하지 않은 전원 생성부로부터 고전위 구동 전압과 저전위 구동 전압을 공급 받는다.

타이밍 컨트롤러(11)는 호스트 시스템으로부터 입력되는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 도트 클럭 신호(DCLK) 및 데이터 인에이블 신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동 회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어 신호(DDC) 및 게이트 구동부(13)의 동작 타이밍을 제어하기 위한 게이트 제어 신호(GDC)를 생성한다.

게이트 제어 신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블 신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 스캔 신호를 생성하는 게이트 스테이지에 인가되어 첫 번째 스캔 신호가 발생하도록 그 게이트 스테이지를 제어한다. 게이트 시프트 클럭(GSC)은 게이트 스테이지들에 공통으로 입력되는 클럭 신호로서 게이트 스타트 펄스(GSP)를 시프트 시키기 위한 클럭 신호이다. 게이트 출력 인에이블 신호(GOE)는 게이트 스테이지들의 출력을 제어하는 마스킹 신호이다.

데이터 제어 신호(DDC)는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블 신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동 회로(12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(12)의 출력 타이밍을 제어한다.

게이트 구동 회로(13)는, 게이트 제어 신호(GDC)를 기반으로 데이터 전압에 동기되는 게이트 펄스(또는 스캔 펄스)를 생성하여 픽셀 라인들에 연결된 게이트 라인들(15)에 순차 공급하여 데이터 전압이 기입되는 픽셀 라인을 선택한다. 픽셀 라인들은 수평으로 이웃한 픽셀들(P)의 집합을 의미한다. 게이트 펄스는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙 한다. 게이트 하이 전압(VGH)은 TFT의 문턱 전압보다 높은 전압으로 설정되어 TFT를 턴온(turn-on) 시키고, 게이트 로우 전압(VGL)은 TFT의 문턱 전압보다 낮은 전압이다.

데이터 구동 회로(12)는 적어도 하나 이상의 소스 드라이브 IC(Integrated Circuit)(SIC)를 포함한다. 소스 드라이브 IC에는 데이터 라인(14)에 연결된 다수의 디지털-아날로그 컨버터(이하, DAC라 함)가 포함된다. 소스 드라이브 IC의 DAC는 디스플레이 구동 때 타이밍 컨트롤러(11)로부터 인가되는 데이터 제어 신호(DDC)에 따라 입력 영상 데이터(DATA)를 디스플레이용 데이터 전압으로 변환하여 데이터 라인들(14)에 공급한다. 디스플레이용 데이터 전압은 입력 영상의 계조에 따라 달라지는 전압이다.

도 4는 도 3의 표시 장치에서 타이밍 컨트롤러와 소스 드라이브 IC 사이 배선 연결을 도시한 것이고, 도 5는 타이밍 컨트롤러와 소스 드라이브 IC 사이 인터페이스 중 하나인 EPI 인터페이스 프로토콜의 신호 포맷을 도시한 것이다.

도 4는 패널(10), 타이밍 컨트롤러(11), 소스 드라이브 IC(12) 및 소스(20)를 포함하고, 게이트 구동 회로(또는 스캔 구동 회로)는 생략되어 있다. 도 4에서, T-CON은 타이밍 컨트롤러(Timing controller)를 나타내며, SIC1~SIC4는 데이터 구동 회로에 포함되는 4개의 소스 드라이브 IC를 가리키는데, 소스 드라이브 IC는 하나 이상이고 4개로 한정되지 않는다.

소스 드라이브 IC(12)는 EPI 인터페이스와 같은 패널 내부 인터페이스(Intra Panel Interface)를 통해 타이밍 컨트롤러(11)로부터 데이터를 수신한다. 타이밍 컨트롤러(11)와 각 소스 드라이브 IC(12)는 EPI 배선 쌍(DL)을 통해 1:1로, 즉 점대점(Point-to-point) 형태로 연결된다.

EPI 인터페이스 프로토콜은 아래의 (1) 내지 (3) 규정을 만족한다.

(1) 데이터 배선 쌍을 통해 타이밍 컨트롤러의 송신단과 소스 드라이브 IC들의 수신단을 점대점 방식으로 연결한다.

(2) 타이밍 컨트롤러와 소스 드라이브 IC들 사이에 별도의 클럭 배선 쌍을 연결하지 않는다. 타이밍 컨트롤러는 데이터 배선 쌍을 통해 클럭 신호와 함께 컨트롤 데이터와 입력 영상의 픽셀 데이터(이하, 비디오 데이터라 함)를 소스 드라이브 IC들로 전송한다.

(3) 소스 드라이브 IC 각각에 CDR(Clock and Data Recovery)을 위한 클럭 복원 회로가 내장되어 있다. 타이밍 컨트롤러는 클럭 복원 회로의 출력 위상과 주파수가 고정될 수 있도록 클럭 트레이닝 패턴(clock training pattern 또는 preamble) 신호를 소스 드라이브 IC에 전송한다. 각 소스 드라이브 IC에 내장된 클럭 복원 회로는 데이터 배선 쌍을 통해 입력되는 클럭 트레이닝 패턴 신호와 클럭 신호가 입력되면 내부 클럭을 생성한다.

EPI 인터페이스 프로토콜에서, 타이밍 컨트롤러(11)는 컨트롤 데이터와 입력 영상의 비디오 데이터를 전송하기 전에 프리앰블 신호(preamble signal)를 소스 드라이브 IC(12)로 전송한다. 소스 드라이브 IC(12)의 클럭 복원 회로는 프리앰블 신호에 따라 클럭 트레이닝(Clock training, CT) 동작을 수행하여 복원된 내부 클럭의 위상과 주파수를 안정하게 고정한다. 내부 클럭의 위상과 주파수가 안정되게 고정된 후에 소스 드라이브 IC(12)와 타이밍 컨트롤러(11) 사이에서 입력 영상의 데이터가 전송되는 데이터 링크가 확립된다. 타이밍 컨트롤러(11)는 마지막 소스 드라이브 IC(12)로부터 락 신호(Lock signal)가 수신된 후에 컨트롤 데이터와 비디오 데이터를 포함하는 데이터 패킷을 소스 드라이브 IC(12)로 전송하기 시작한다.

소스 드라이브 IC(12) 중 어느 하나라도 내장된 클럭 복원 회로의 출력 위상과 주파수가 언락(Unlock) 되면, 그 소스 드라이브 IC(12)는 타이밍 컨트롤러에 전송되는 락 신호(Lock signal)를 로우 로직 레벨(Low logic level)로 반전시킨다. 마지막 소스 드라이브 IC(12)는 로우 로직 레벨(Low logic level)로 반전된 락 신호를 타이밍 컨트롤러(11)에 전송한다. 타이밍 컨트롤러(11)는 락 신호가 로우 로직 레벨로 반전되면 소스 드라이브 IC(12)의 클럭 트레이닝이 다시 시작되도록 프리앰블 신호를 소스 드라이브 IC들(12)에 재전송한다. 이를 위해, 도 4와 같이, 타이밍 컨트롤러(11)와 각 소스 드라이브 IC(12)는 락 신호 배선을 통해 캐스케이드(Cascade) 방식으로 순차적으로 연결되어 락 신호(Lock)를 전달한다. 소스 드라이브 IC(12)는, 락 신호 배선에 연결된 이전 소스 드라이브 IC(12)에서 로우 로직 레벨의 락 신호가 전송되면, 자신의 클럭 복원 회로의 락 동작과 무관하게, 락 신호 배선에 연결된 다음 소스 드라이브 IC(12)에 로우 로직 레벨의 락 신호를 전송한다.

타이밍 컨트롤러(11)는, 도 5와 같이 EPI 인터페이스 프로토콜에 따라, EPI 배선 쌍(DL)을 통해, 클럭 트레이닝 패턴(clock training pattern 또는 preamble)(CT), 컨트롤 데이터 패킷(CTR), 비디오 데이터 패킷(DATA)을 순차적으로 소스 드라이브 IC(12)에 직렬로 전송한다. 컨트롤 데이터 패킷(CTR)은 다수의 서브 컨트롤 데이터 패킷들(CTR1~CTR4)로 분할될 수 있다.

도 5에서, VB는 수직 블랭크 기간(Vertical Blank Period)이고, HB는 수평 블랭크 기간(Horizontal Blank Period)이다. 수직 블랭크 기간(VB)은 제N(N은 양의 정수) 프레임 기간과 제(N+1) 프레임 기간 사이에서 제(N+1) 프레임 데이터가 입력되기 전까지의 블랭크 기간이다. 수평 블랭크 기간(HB)은 제N 라인 데이터와 제(N+1) 라인 데이터 사이의 블랭크 기간이다. 제N 라인 데이터는 표시 패널(10)의 제N 수평 라인에 배치된 픽셀들에 기입될 데이터들이다. 제(N+1) 라인 데이터는 표시 패널(10)의 제(N+1) 수평 라인에 배치된 픽셀들에 기입될 데이터들이다.

EPI 배선 쌍(DL)을 통해 수신되는 데이터는 클럭을 포함한다. EPI 배선 쌍(DL)을 통해 전송되는 컨트롤 데이터 패킷은 소스 드라이브 IC의 동작 타이밍을 제어하기 위한 소스 컨트롤 데이터, 옵션 신호 등을 포함할 수 있다. 옵션 신호는 게이트 구동 회로의 시프트 레지스터 스타트 타이밍을 제어하는 게이트 스타트 펄스(GSP), 소스 드라이브 IC의 스큐(skew) 옵션 신호, 파워 옵션 신호 등 게이트 구동 회로와 소스 드라이브 IC의 다양한 옵션 신호를 포함할 수 있다. 게이트 구동 회로의 구동 타이밍을 제어하기 위한 게이트 제어 신호는 별도의 배선을 통해 게이트 구동 회로로 전송될 수 있다.

타이밍 컨트롤러(11)는 소스(또는 호스트)(20)가 제공하는 입력 영상의 데이터를 EPI 인터페이스 프로토콜을 충족하도록 가공하여 소스 드라이브 IC들(12)로 전송한다. 1 수평 기간(1 HT)은 표시 패널(10)의 1 수평 라인에 배열된 모든 픽셀들에 데이터를 기입하는데 필요한 시간이고, 1 수평 기간(1 HT)은 EPI 배선 쌍(DL)을 통해 소스 드라이브 IC(12)로 직렬 전송되는 컨트롤 데이터 패킷(CTR)과 1 수평 라인의 비디오 데이터 패킷들의 전송 시간을 포함한다.

소스(20)는 텔레비전 시스템, 셋톱박스, 네비게이션 시스템, 컴퓨터, DVD 플레이어, 블루레이 플레이어, 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나일 수 있다. 소스는 스케일러(scaler)를 내장한 SoC(System on chip)를 포함하여 입력 영상의 데이터를 표시 패널(10)에 표시하기에 적합한 포맷으로 변환한다. 소스(20)는 입력 영상의 데이터와 동기되는 타이밍 신호들을 타이밍 컨트롤러(11)로 전송한다. 타이밍 신호들은 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 메인 클럭(MCLK) 등을 포함한다.

도 4에서 디지털 센싱 라인(Digital Sensing Line, DSL)은 데이터 구동 회로(12)가 센싱 한 픽셀 구동 특성을 타이밍 컨트롤러(11)에 보내기 위한 연결 배선으로, 도 11 내지 도 14를 참조하여 설명할 것이다.

도 6은 본 발명의 일 실시예에 따라 타이밍 컨트롤러와 소스 드라이브 IC 사이 인터페이스에서 이루어지는 데이터 처리를 도시한 것이다.

본 발명에 따르는 타이밍 컨트롤러(100)는 스케줄러(Scheduler, 101), 데이터 생성부(102) 및 송신부(Tx, 103)를 포함할 수 있고, 소스 드라이브 IC(120)는 수신부(Rx, 121), 데이터 분리부(122), CTR 데이터 복원부(123) 및 비디오 데이터 복원부(124)를 포함할 수 있다. 소스 드라이브 IC(120)의 수신부(121)는 리피터(Repeater, 110)를 통해 타이밍 컨트롤러(100)의 송신부(103)로부터 영상 데이터와 제어 신호가 인코딩 된 데이터 패킷을 전송 받을 수 있다.

스케줄러(101)는 픽셀의 구동 특성을 센싱 하는 센싱 모드(도 11 내지 도 14를 참조하여 아래에서 자세히 설명함)와 입력 영상을 표시하는 구동 모드를 지시하는 인터럽트(interrupt) 신호를 생성한다. 표시 패널(10)의 센싱 회로는 센싱 모드에서 타이밍 컨트롤러(100)로부터 수신되는 센싱 타이밍 신호에 따라 픽셀의 구동 특성을 센싱 한다. 표시 패널(10)의 구동 회로는 타이밍 컨트롤러(100)의 제어 하에 구동 모드에서 입력 영상의 데이터를 픽셀들에 기입한다.

데이터 생성부(102)는 인터럽트 신호에 응답하여 구동 모드에서 EPI 인터페이스 프로토콜을 만족하는 도 5의 데이터 포맷으로 EPI 데이터를 생성한다. 데이터 생성부(102)는 인터럽트 신호가 지시하는 구동 모드/센싱 모드 신호, 센싱 타이밍 신호, EPI 데이터를 수신할 표시 장치 및/또는 소스 드라이브 IC를 가리키는 장치 식별 정보(Panel ID) 등을 컨트롤 데이터에 인코딩 한다. 데이터 생성부(102)는 클럭 트레이닝 패턴(CT), 컨트롤 데이터 패킷(CTR), 데이터 패킷(DATA)을 생성할 수 있다. 센싱 모드에서 생성되는 데이터 패킷(DATA)은 입력 영상의 데이터와 무관하게 미리 설정된 데이터를 포함할 수 있다.

타이밍 컨트롤러(100)의 송신부(103)는 클럭이 내장된 데이터를 EPI 인터페이스 프로토콜에서 정의된 차동 신호 쌍(differential signal pair)으로 변환하여 EPI 배선 쌍(DL)을 통해 소스 드라이브 IC(120)로 전송한다. 소스 드라이브 IC(120)의 수신부(121)는 EPI 배선 쌍(DL)을 통해 리피터(11)를 거쳐 수신되는 데이터를 데이터 분리부(122)에 공급한다.

데이터 분리부(122)는 클럭 복원 회로를 이용하여 수신 데이터에서 클럭을 복원하고 그 클럭(PCLK)을 체배하여 데이터 샘플링 클럭을 생성한다. 클럭 복원 회로는 위상 고정 루프(Phase locked loop, PLL) 또는 지연 고정 루프(Delayed-Locked Loop, DLL)로 구현될 수 있다.

데이터 분리부(122)는 구동 모드에서 컨트롤 데이터 패킷(CTR)을 CTR 데이터 복원부(123)에 공급하고, 비디오 데이터 패킷(DATA)을 비디오 데이터 복원부(124)에 전송한다.

CTR 데이터 복원부(123)는 컨트롤 데이터를 데이터 샘플링 클록으로 샘플링 하여 복원함으로써 소스 드라이브 IC와 센싱 회로를 제어하기 위한 신호를 생성한다. 또한, CTR 데이터 복원부(123)는 본 발명에 따라 컨트롤 데이터에 인코딩 된 장치 식별 정보(Panel ID)를 복원하여 출력할 수 있다.

비디오 데이터 복원부(124)는 데이터 분리부(122)로부터 수신된 입력 영상의 비디오 데이터를 데이터 샘플링 클록으로 샘플링 하여 복원하고, 복원된 비디오 데이터는 도시하지 않은 병렬 변환부(De-serializer)로 전송되어 병렬 데이터로 변환된다. 병렬 데이터는 디지털 아날로그 변환기(Digital to Analog Converter, 이하 DAC라 함)로 전송되어 데이터 전압으로 변환된 후 표시 패널(10)의 데이터 라인으로 출력된다.

CTR 데이터 복원부(123)가 출력하는 장치 식별 정보(Panel ID)는 표시 장치의 영상 표시 동작을 제어하기 위한 제어 신호로 사용될 수 있는데, 예를 들어 게이트 구동 회로의 출력을 제어하는데 사용될 수 있다.

도 6에 도시한 타이밍 컨트롤러와 소스 드라이브 IC의 구성 요소는 종래의 구성 요소와 거의 동일하고, 일부 구성 요소의 기능이 추가되었을 뿐이고, 그 기능 추가도 하드웨어 방식이 아니라 간단하게 소프트웨어 방식으로 가능하게 된다. 이와 같이 종래 표시 장치의 구성 요소를 큰 변경 없이 사용하여 본 발명을 구현할 수 있게 된다.

도 7은 본 발명의 일 실시예에 따라 복수 개의 표시 장치에 비디오 신호를 분배하는 구성을 도시한 것이다.

표시 장치의 데이터 구동 회로에는 하나 이상의 소스 드라이브 IC가 포함되는데, 도 7의 실시예에서 데이터 구동 회로는 3개의 소스 드라이브 IC(120)를 포함한다. 소스 드라이브 IC는 타이밍 컨트롤러와 일대일로 EPI 배선 쌍을 통해 연결되어 영상 데이터와 컨트롤 데이터를 수신하므로, 7의 실시예에서 데이터 구동 회로는 3개의 EPI 배선 쌍으로 타이밍 컨트롤러에 연결된다.

도 7에서, 리피터(110)는 각 표시 장치에 장착된다. 제1 표시 장치(Display#1)에 연결되는 리피터(110)는, 타이밍 컨트롤러(100)와 3개의 배선 쌍으로 연결되어 각 EPI 배선 쌍을 통해 타이밍 컨트롤러(100)로부터 수신하는 데이터와 제어 신호를 대응되는 소스 드라이브 IC(120)에 전달한다.

또한, 제1 표시 장치(Display#1)에 연결되는 리피터(110)는 제2 표시 장치(Display#2)에 장착된 리피터(110)에 3개의 배선 쌍으로 연결되어 각 EPI 배선 쌍을 통해 타이밍 컨트롤러(100)로부터 수신하는 데이터와 제어 신호를 그 파워나 레벨을 증가시켜 전달한다. 제2 표시 장치(Display#2)에 연결되는 리피터(110)는, 각 EPI 배선 쌍을 통해 제1 표시 장치(Display#1)의 리피터(110)로부터 수신하는 데이터와 제어 신호를 대응되는 소스 드라이브 IC(120)에 전달한다.

마찬가지로 제2 표시 장치(Display#2)에 연결되는 리피터(110)는 다음 표시 장치에 연결되는 리피터에 3개의 배선 쌍으로 연결되어 각 EPI 배선 쌍을 통해 데이터와 제어 신호를 그 파워나 레벨을 증가시켜 전달한다.

마지막 제n 표시 장치(Display#n)에도 리피터(110)가 장착되어 이전 제(n-1) 표시 장치(Display#(n-1))의 리피터(110)와 3개의 배선 쌍으로 연결되어 각 배선 쌍을 통해 데이터와 제어 신호를 수신하고 이를 대응되는 소스 드라이브 IC(120)에 전달할 수 있다. 또는 마지막 제n 표시 장치(Display#n)에는 리피터가 장착되지 않고, 이전 제(n-1) 표시 장치(Display#(n-1))의 리피터(110)가 각 배선 쌍을 통해 파워나 레벨을 증가시켜 출력하는 데이터와 제어 신호를 마지막 제n 표시 장치(Display#n) 내의 대응되는 소스 드라이브 IC(120)에 직접 전달할 수도 있다.

도 8은 본 발명의 일 실시예에 따라 장치 식별 정보를 이용하여 게이트 구동 회로의 동작을 제어하는 구성을 도시한 것이다.

타이밍 컨트롤러(100)는 각 표시 장치의 게이트 구동 회로(13)에 게이트 제어 신호를 공급하는데, 게이트 제어 신호도 각 표시 장치에 장착된 리피터(110)를 통해 그 레벨이나 파워가 키워진 상태로 다음 표시 장치의 게이트 구동 회로에 전달될 수 있다. 하지만, 게이트 제어 신호의 주파수 대역은 EPI 배선 쌍을 통해 전달되는 데이터의 주파수 대역보다 훨씬 낮기 때문에, 타이밍 컨트롤러(100)의 게이트 제어 신호는, 리피터를 통하지 않고, 별도의 신호 라인을 통해 각 표시 장치의 게이트 구동 회로(13)에 직접 전달될 수도 있다. 도 8에서 게이트 제어 신호(Gate control signals)는 리피터(110)를 거치지 않고 별도의 신호 라인을 통해 각 표시 장치의 게이트 구동 회로(13)에 전달된다.

또는, 게이트 제어 신호의 레벨 또는 파워를 키우기 위한 리피터가 중간에 간헐적으로 배치되어 게이트 제어 신호의 신호 라인을 연결할 수도 있다.

도 8의 구성에서 게이트 제어 신호는 멀티비전 시스템을 구성하는 모든 표시 장치에 동일하게 공급되기 때문에, 각 표시 장치가 타이밍 컨트롤러(100)에서 제공되는 게이트 제어 신호를 게이트 구동 회로(13)에 인가하는 것을 독립적으로 제어해야 한다.

본 발명에서는 타이밍 컨트롤러(100)는 리피터(110)를 거쳐 표시 장치에 제공하는 데이터 패킷에 해당 데이터 패킷에 함께 기록되는 영상 데이터를 표시할 표시 장치를 가리키는 장치 식별 정보를 추가하여 전송하고, 표시 장치의 소스 드라이브 IC(120)는 수신되는 데이터 패킷에서 장치 식별 정보를 추출하고, 이를 근거로 게이트 구동 회로(13)의 출력이 제어될 수 있다.

도 8에서 식별자 관리부(140)가 표시 장치에는 배치되어 소스 드라이브 IC(120)가 추출한 장치 식별 정보를 받아 해당 표시 장치에 부여된 식별자와 비교하고, 서로 일치할 때 타이밍 컨트롤러(100)에서 제공되는 게이트 제어 신호가 해당 장치의 게이트 구동 회로(13)의 동작을 제어하도록 하는 인에이블 신호(Enable signal)를 출력하고, 일치하지 않을 때 타이밍 컨트롤러(100)에서 제공되는 게이트 제어 신호가 해당 장치의 게이트 구동 회로(13)에 인가되지 않도록 할 수 있다.

식별자 관리부(140)에는 하드웨어적으로 소정 개수(멀티비전 시스템을 구성하는 표시 장치의 개수에 의해 결정되는 값)의 핀으로 구성되는 딥 스위치가 장착되어 다른 표시 장치와 서로 다른 값으로 식별자가 설정되고, 식별자 관리부(140)는 딥 스위치의 값과 소스 드라이브 IC(120)가 추출한 장치 식별 정보를 비교하여 게이트 구동 회로(13)의 동작을 제어할 수 있다.

또는, 딥 스위치와 같은 하드웨어 방식으로 각 표시 장치에 식별자를 부여하는 대신 EPI 인터페이스를 통해 소프트웨어 방식으로 식별자를 부여할 수 있는데, 타이밍 컨트롤러가 EPI 인터페이스로 각 표시 장치에 연결하는 초기에 각 표시 장치에 서로 구분되는 고유의 식별자를 부여하고, 식별자 관리부(140)가 내부 메모리에 고유의 식별자를 저장하고 이를 근거로 게이트 구동 회로(13)의 동작을 제어하는 제어 신호를 출력할 수 있다.

타이밍 컨트롤러(100)로부터 수신하여 추출한 장치 식별 정보(Panel ID)와 표시 장치 내에 미리 설정된 식별자의 비교에 의해 생성되는 제어 신호에 따라, 게이트 구동 회로(13)는, 정상적으로 동작, 즉 게이트 펄스를 순차적으로 게이트 라인에 인가하여, 소스 드라이브 IC(120)가 EPI 배선 쌍을 통해 수신한 데이터 패킷에서 추출하여 패널의 데이터 라인에 인가하는 데이터 전압이 픽셀에서 영상으로 표시되도록 하거나, 또는 소스 드라이브 IC(120)가 데이터 라인에 인가하는 데이터 전압이 픽셀 전극에 인가되도록 하는 게이트 펄스를 출력하지 않도록 할 수 있다.

도 8에서 먹스(MUX, 130)는, 식별자 관리부(140)에서 인에이블(예를 들어 하이 로직 레벨)을 가리키는 제어 신호를 수신하면 타이밍 컨트롤러(100)에서 수신되는 게이트 제어 신호를 게이트 구동 회로(13)에 인가하여 게이트 구동 회로(13)의 동작을 가능하도록 하고, 식별자 관리부(140)에서 디스에이블(예를 들어 로우 로직 레벨)을 가리키는 제어 신호를 수신하면 타이밍 컨트롤러(100)에서 수신되는 게이트 제어 신호 중 하나 이상을 차단하거나 게이트 제어 신호 중 하나 이상과 AND 로직 처리하여 게이트 구동 회로(13)의 동작을 불가능하게 할 수 있다.

식별자 관리부(140)의 디스에이블 신호에 의해 게이트 구동 회로(13)가 게이트 펄스를 픽셀에 제공하지 않으면, 픽셀 전극의 커패시터는 새로운 데이터 전압으로 갱신되지 않고, 전 타이밍(또는 프레임)에 픽셀 전극의 커패시터에 저장된 구동 전압에 따라 픽셀이 계속 발광하여 동일한 영상을 유지하게 된다. 물론 시간이 경과하여 커패시터에 저장된 구동 전압이 감쇠할 수 있다.

이와 같이 영상을 표시할 장치 식별 정보를 함께 제공함으로써 하나의 타이밍 컨트롤러로 복수 개의 표시 장치의 영상 표시를 효과적으로 제어할 수 있게 된다.

도 9는 본 발명의 일 실시예에 따라 타이밍 컨트롤러에서 소스 드라이브 IC에 전송하는 데이터 포맷에 정의된 장치 식별 정보를 도시한 것이다.

EPI 프로토콜에 따른 데이터는 클록 트레이닝 패턴(CT), 컨트롤 데이터 패킷(CTR) 및 데이터 패킷(DATA)을 포함하고, 컨트롤 데이터 패킷(CTR)은 CTR1, CTR2, CTR3, CTR4로 구성될 수 있다. CRT은 각각 24 UI(1 bit 전송 시간)를 포함하고, 클록(CK)을 제외한 20UI는 옵션(option)으로 유보된 필드로 새로 정의하여 사용할 수 있다.

본 발명에서는 컨트롤 데이터 패킷(CTR)에 유보된 옵션 필드 일부에 해당 컨트롤 데이터 패킷(CTR) 이후 전송되는 데이터 패킷(DATA)이 적용될 표시 장치 및/또는 소스 드라이브 IC를 가리키는 장치 식별 정보를 기록할 수 있다.

도 9는 하나의 컨트롤 데이터 패킷(CTR)의 데이터 포맷을 도시하고 있는데, 제1/제2 UI(Bit#0/#1)는 클록(CK)이 기록되는 필드이고, 제23/제24 UI(Bit#22/#23)는 더미 데이터(DMY)가 기록되는 필드이고, 제3 내지 제22 UI(Bit#2 내지 Bit#21)가 옵션(option) 필드이다. 본 발명에서는, 예를 들어 제11 내지 제15 UI(Bit#10 내지 Bit#14)에 장치 식별 정보를 기록할 수 있다.

도 9에서 제11 UI(Bit#10)에는 멀티비전 시스템에 포함된 모든 표시 장치를 선택할 것인지를 가리키는 모든 표시 장치 선택 정보(PANEL ID Always On)가 기록되는데, 하이 레벨일 경우 모든 표시 장치가 영상 데이터를 표시하는 것을 가리키고, 로우 레벨일 경우 다음 제12 내지 제15 UI(Bit#11 내지 Bit#14)의 조합이 가리키는 표시 장치만 영상 데이터를 표시하는 것을 가리킬 수 있다.

도 9에서 4개의 UI, 즉 제12 내지 제15 UI(Bit#11 내지 Bit#14)를 이용하여 표시 장치를 선택하는데, 이는 멀티비전 시스템이 16개의 표시 장치로 구성되는 경우를 가정한 것으로, 멀티비전 시스템에 포함된 표시 장치의 개수에 따라 표시 장치를 선택하기 위한 정보 필드의 개수를 변경할 수 있다.

소스 드라이브 IC를 선택하기 위한 식별 정보도 비슷한 방법으로 다른 필드에 기록될 수 있다.

표시 장치에 포함된 소스 드라이브 IC(120) 중 하나가 컨트롤 데이터 패킷(CTR)에서 영상을 표시할 패널을 가리키는 패널 식별 정보 및/또는 모든 표시 장치 선택 정보를 추출하여 식별자 관리부(140)에 전송하고, 식별자 관리부(140)는 내부에 설정된 고유 식별자와 패널 식별 정보를 비교한 비교 결과를 모든 표시 장치 선택 정보와 OR 논리 처리하여 게이트 제어 회로의 동작을 제어하기 위한 제어 신호를 출력할 수 있다. 식별자 관리부(140)는, 모든 표시 장치 선택 정보가 하이 로직 레벨로 입력될 때, 패널 식별 정보와 고유 식별자와의 비교 결과에 상관 없이 게이트 제어 회로를 구동시키는 것을 가리키는 인에이블 신호를 출력하고, 모든 표시 장치 선택 정보가 로우 로직 레벨로 입력될 때, 패널 식별 정보와 고유 식별자와의 비교 결과에 따라 인에이블 신호나 디스에이블 신호를 출력한다.

한편, 타이밍 컨트롤러(100)는, 로우 로직 레벨의 락 신호가 입력되면, 게이트 제어 신호의 출력을 중지시켜 각 표시 장치의 게이트 구동 회로(13)의 동작을 불가능하게 하고, 소스 드라이브 IC(120)의 클럭 트레이닝이 다시 시작되도록 프리앰블 신호를 다시 전송할 수 있다. 소스 드라이브 IC(120)는, 락 신호 배선에 로우 로직 레벨의 신호가 검출되면, 데이터 라인을 통해 데이터 전압을 인가하는 동작을 멈추게 되고, 다시 전송되는 프리앰블 신호에 따라 클럭 트레이닝 동작을 수행하여 복원된 내부 클럭의 위상과 주파수를 안정하게 고정한다.

멀티비전 시스템에 전원이 인가되는 초기 과정에, 타이밍 컨트롤러(100)는, 컨트롤 데이터 패킷의 모든 표시 장치 선택 정보(PANEL ID Always On) 필드를 하이 로직 레벨로 기록하고, 데이터 패킷에 블랙 영상에 해당하는 비디오 데이터를 기록하고, 이를 리피터(110)를 거쳐 소스 드라이브 IC(120)에 전송하여, 모든 표시 장치가 소정 프레임 동안 블랙 영상을 표시하도록 하여, 멀티비전 시스템의 화면을 초기화할 수 있다.

타이밍 컨트롤러(100)는, 장치 식별 정보를 EPI 배선 쌍을 통해 데이터 패킷에 전송하는 대신, 별도의 직렬 인터페이스를 통해 직접 식별자 관리부(140)에 전할 수 있는데, 장치 식별 정보를 게이트 제어 신호에 동기하여 전송함으로써, 게이트 구동 회로(13)의 제어를 원활하게 할 수도 있다.

도 10은 본 발명의 일 실시예에 따라 복수 개의 표시 장치를 순차적으로 구동하는 방법을 도시한 것이다.

표시 장치가, 예를 들어 1920x1080 해상도의 Full HD 패널이고 초당 120 프레임(120Hz)으로 구동할 때, 타이밍 컨트롤러는 1 프레임의 시간인 8.3msec 동안 한 라인이 1920*3 서브픽셀을 포함하는 1080 라인분의 비디오 데이터를 데이터 구동 회로에 전송하고, 8.3msec 동안 1080개의 게이트 펄스를 생성하도록 하는 게이트 제어 신호를 게이트 구동 회로에 전송한다.

본 발명에서는 하나의 타이밍 컨트롤러로 멀티비전 시스템에 포함된 복수 개의 표시 장치를 구동하기 때문에, 각 표시 장치를 독립적으로 정상 프레임 속도, 예를 들어 120Hz로 구동하기 어렵다. 예를 들어 멀티비전 시스템이 2개의 표시 장치로 구성될 때 타이밍 컨트롤러와 각 표시 장치의 데이터 구동 회로의 통신 주파수 대역폭이 2배가 되고, 4개의 표시 장치로 구성될 때 주파수 대역폭은 4배가 되어야 한다. 하지만, 현실적으로 기존 패널 내부 인터페이스로 타이밍 컨트롤러와 데이터 구동 회로의 통신 주파수 대역폭을 수배 올리기 어렵고 새로운 인터페이스 프로토콜을 개발해야 한다.

이러한 문제를 해결하기 위해서, 본원 발명에서는, 기존 패널 내부 인터페이스 프로토콜, 예를 들어 EPI 인터페이스 프로토콜을 채용하여 멀티비전 시스템을 구성하는 복수 개의 표시 장치를 순차적으로 순차 구동하되 각 표시 장치의 구동 속도를 낮춰 저속 구동을 함으로써, 타이밍 컨트롤러의 성능을 높이지 않고도 멀티비전을 구현할 수 있게 된다.

도 10에서, 멀티비전 시스템이 4개의 표시 장치로 구성될 때, 타이밍 컨트롤러(100)는 각 표시 장치의 데이터 구동 회로(12)와 게이트 구동 회로(13)를 120Hz로 구동하는 대신 30Hz로 저속 구동할 수 있는데, 제N 프레임 기간(0~8.3msec)에 제1 표시 장치(Panel#1)를 구동하고, 제(N+1) 프레임 기간(8.3~16.7msec)에 제2 표시 장치(Panel#2)를 구동하고, 제(N+2) 프레임 기간(16.7~25msec)에 제3 표시 장치(Panel#3)를 구동하고, 제(N+3) 프레임 기간(253~33.4msec)에 제4 표시 장치(Panel#4)를 구동하고, 제(N+4) 프레임 기간(33.4~41.7msec)에 다시 제1 표시 장치(Panel#1)를 구동하고, 제(N+5) 프레임 기간(41.7~50.1msec)에 제2 표시 장치(Panel#2)를 구동하고, 제(N+6) 프레임 기간(50.1~58.4msec)에 제3 표시 장치(Panel#3)를 구동하고, 제(N+7) 프레임 기간(58.4~66.8msec)에 제4 표시 장치(Panel#4)를 구동할 수 있다. 즉, 각 표시 장치는 4 프레임 간격으로 구동되므로, 120Hz의 1/4인 30Hz로 구동될 수 있다.

타이밍 컨트롤러(100)는 종래 프레임 레이트로 영상 데이터와 제어 신호를 출력하고, 각 표시 장치는 멀티비전 시스템에 포함된 표시 장치의 개수에 해당하는 프레임 간격으로 분배 구동되어 저속 구동하게 된다. 이때, 타이밍 컨트롤러(100)는 각 프레임 기간에 대응되는 표시 장치를 가리키는 장치 식별 정보를 데이터 패킷에 기록하여 해당 표시 장치의 게이트 구동 회로의 동작을 제어할 수 있다.

타이밍 컨트롤러(100)가 모든 표시 장치 선택 정보를 하이 로직 레벨로 기록하여 전송하면, 모든 표시 장치를 동시에 정상적으로 프레임 레이트의 구동 속도로(도 4에서 120Hz) 구동할 수 있고, 이 때 같은 영상이 모든 표시 장치에 표시될 수 있다.

이와 같이, 모든 표시 장치 선택 정보와 각 표시 장치를 선택하기 위한 정보를 포함하는 장치 식별 정보를 마련하여 멀티비전 시스템을 구성하는 복수 개의 표시 장치를 동시 구동이나 순차 구동을 선택할 수 있게 된다.

도 11은 본 발명의 일 실시예에 따라 패널의 특성을 피드백 하여 보상하기 위한 연결 구성을 도시한 것이다.

유기 발광 표시 장치의 픽셀들 각각은 OLED에 흐르는 전류를 제어하는 구동 소자를 포함한다. 구동 소자는 TFT(Thin Film Transistor)로 구현될 수 있다. 문턱 전압, 이동도 등과 같은 구동 소자의 전기적 특성은 모든 픽셀들에서 동일하게 설계됨이 바람직하나, 공정 조건, 구동 환경 등에 의해 구동 TFT의 전기적 특성이 균일하지 않다. 구동 소자는 구동 시간이 길어질수록 스트레스를 많이 받게 되고 데이터 전압에 따라 스트레스 차이가 있다. 구동 소자의 전기적 특성은 스트레스에 영향을 받는다. 이와 같이, 구동 TFT는 시간이 경과되면 전기적 특성이 달라진다.

외부 보상 방법을 적용하는 OLED 표시 장치는, 소스 드라이브 IC가 픽셀들에 연결된 신호 배선을 통해 픽셀의 전압 또는 전류를 센싱 하고 아날로그-디지털 변환기(ADC)로 센싱 결과를 디지털 센싱 데이터로 변환하여 타이밍 컨트롤러로 전송하고, 타이밍 컨트롤러는 센싱 결과를 기초로 입력 영상의 디지털 비디오 데이터를 변조하여 소스 드라이브 IC에 제공함으로써, 픽셀의 구동 특성 변화를 보상한다

본 발명에서는, 멀티비전 시스템이 복수 개의 OLED 표시 장치를 채용하는 경우, 도 11과 같이, 소스 드라이브 IC(120)에서 타이밍 컨트롤러(100)로 디지털 센싱 데이터를 전달하기 위한 디지털 센싱 배선 쌍(DSL)이 마련되는데, 모든 표시 장치의 소스 드라이브 IC들(120)은 멀티-드롭(Multi-drop) 방식으로 병렬로 디지털 센싱 라인에 연결되고 하나의 디지털 센싱 배선 쌍이 타이밍 컨트롤러(100)에 연결될 수 있다.

먼저, 외부 보상 방법으로 패널의 구동 특성 또는 픽셀의 구동 특성을 센싱 하는 방법에 대해서 구체적으로 설명한다.

도 12는 픽셀의 구동 특성을 측정하기 위한 타이밍 컨트롤러, 데이터 구동 회로 및 픽셀 사이 접속 구조를 도시한 것이고, 도 13과 도 14는 각각 구동 TFT의 문턱 전압과 이동도를 센싱 하는 방법을 도시한 것이다.

본 발명에 따르는 멀티비전 시스템에 채용되는 표시 장치로서 OLED 표시 장치를 중심으로 설명하지만 이에 한정되지 않는다. 예를 들어, 본 발명의 멀티비전 시스템은, 표시 장치의 신뢰성을 높이고 수명을 늘리기 위하여 픽셀들의 구동 특성을 센싱 할 필요가 있는 어떠한 표시 장치, 예를 들어 액정 표시 장치(Liquid Crystal Display, LCD)를 사용하여 구성할 수 있다. 본 발명에서 표시 장치는 센싱 모드에서 픽셀들의 구동 특성을 센싱하고 구동 모드에서 입력 영상의 데이터를 픽셀들에 기입한다.

이하에서, 구동 특성이 센싱 되는 픽셀들은 표시 영역 내에 배치되어 입력 영상의 픽셀 데이터가 기입되는 정상 픽셀과 표시 영역 밖에 배치되는 더미 픽셀 중 하나 이상의 픽셀을 의미한다. 픽셀들은 컬러 구현을 위하여, 적색(Red, R), 녹색(Green, G), 및 청색(Blue, B) 서브 픽셀들을 포함할 수 있다. 또한, 픽셀들은 백색 서브 픽셀을 더 포함할 수 있다. 픽셀들은 청자색(Cyan, C), 적자색(Magenta, M), 황색(Yellow, Y) 서브 픽셀들 중 하나 이상을 더 포함하거나 대체하여 포함할 수 있다. 더미 픽셀은 정상 픽셀의 구동 특성 변화를 간접적으로 센싱 하기 위한 용도로 표시 패널에 배치될 수 있고, 정상 픽셀들과 동일하거나 유사한 구조로 제작될 수 있다.

본 발명에서 센싱 모드는, 표시 패널 상에 배치된 픽셀들 중 하나 이상의 픽셀 또는 서브픽셀을 센싱 한다. 픽셀의 구동 특성은 픽셀의 구동 소자, OLED 등 픽셀을 구성하는 소자들의 구동 특성을 의미한다. 예를 들어, 픽셀의 구동 특성은 구동 소자로 이용되는 트랜지스터(Transistor)의 문턱 전압 변화, 이동도 변화, 또는 OLED의 문턱 전압 변화 등을 의미한다. 이하, 구동 소자로 이용되는 트랜지스터를 구동 TFT(Thin Film Transistor)로 설명하기로 한다.

센싱 회로는 타이밍 컨트롤러가 제공하는 센싱 타이밍 신호에 응답하여 구동되어 픽셀의 구동 특성을 센싱 한다. 센싱 회로는 픽셀들과 ADC 사이에 배치되는 배선(센싱 라인), 센싱 라인과 ADC 사이에 배치되는 하나 이상의 스위치 소자, 샘플링 회로, 적분기 등을 포함할 수 있는데, 전압 센싱 방식에서 적분기는 생략될 수 있다. 센싱 회로의 구성은 센싱 파라미터(parameter)와 센싱 방법에 따라 다양하게 변경될 수 있다. 센싱 회로는 표시 패널 상에 배치될 수 있고, 센싱 회로의 적어도 일부는 소스 드라이브 IC에 내장될 수 있다. 게이트 구동 회로는 센싱 모드에서 센싱에 필요한 스캔 신호를 출력하기 때문에 센싱 모드에서 센싱 회로의 일부로 동작할 수 있다.

도 12에서, 픽셀(P)은 OLED, 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST), 및 제2 스위치 TFT(ST2)를 포함할 수 있다.

OLED는 애노드와 캐소드 사이에 배치된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공 주입층(Hole Injection layer, HIL), 정공 수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자 수송층(Electron transport layer, ETL) 및 전자 주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED는 애노드와 캐소드 사이에 자신의 문턱 전압 이상의 전압이 인가될 때 발광층(EML)으로 이동하는 정공과 전자에 의해 생성된 여기자로 인하여 발광한다.

구동 TFT(DT)는 제1 노드(N1)에 접속된 게이트 전극, 고전위 전원(EVDD)에 접속된 드레인 전극 및 제2 노드(N2)에 접속된 소스 전극을 구비한다. 구동 TFT(DT)는 게이트-소스 간 전위차(Vgs)에 따라 OLED에 흐르는 구동 전류(Ioled)를 제어한다. 구동 TFT(DT)는 게이트-소스 간 전위차(Vgs)가 문턱 전압(Vth)보다 클 때 턴 온 되며, 게이트-소스 간 전위차(Vgs)가 클수록 구동 TFT(DT)의 소스-드레인 사이에 흐르는 전류(Ids)는 증가한다. 구동 TFT(DT)의 소스 전위가 OLED의 문턱 전압보다 커지면, 구동 TFT(DT)의 소스-드레인 간 전류(Ids)가 구동 전류(Ioled)로서 OLED를 통해 흐르게 된다. 구동 전류(Ioled)가 커질수록 OLED의 발광량이 커지며, 이를 통해 원하는 계조가 구현된다.

스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다.

제1 스위치 TFT(ST1)는 제1 게이트 라인(15A)에 접속된 게이트 전극, 데이터 라인(14A)에 접속된 드레인 전극 및 제1 노드(N1)에 접속된 소스 전극을 구비한다. 제1 스위치 TFT(ST1)는 제1 게이트 펄스(SCAN)에 응답하여 스위칭 됨으로써, 데이터 라인(14A)에 충전된 데이터 전압(Vdata)을 제1 노드(N1)에 인가한다.

제2 스위치 TFT(ST2)는, 게이트 전극은 제2 게이트 라인(15B)에 접속되고, 드레인 전극은 제2 노드(N2)에 접속되며, 소스 전극은 센싱 라인(14B)에 접속된다. 제2 스위치 TFT(ST2)는 제2 게이트 펄스(SEN)에 응답하여 스위칭 됨으로써, 제2 노드(N2)와 센싱 라인(14B)을 전기적으로 연결한다.

소스 드라이브 IC(120)는 데이터 라인(14A) 및 센싱 라인(14B)을 통해 픽셀(P)에 연결된다. 센싱 라인(14B)에는 제2 노드(N2)의 소스 전압을 센싱 전압(Vsen)으로 저장하기 위한 센싱 커패시터(Cx)가 형성될 수 있다. 소스 드라이브 IC(12)는 디지털-아날로그 컨버터(DAC), 아날로그-디지털 컨버터(ADC), 초기화 스위치(SW1), 샘플링 스위치(SW2) 등을 포함할 수 있다. 센싱 라인(14B), 아날로그-디지털 컨버터(ADC), 초기화 스위치(SW1), 샘플링 스위치(SW2) 등이 센싱 회로를 구성할 수 있다.

DAC는 디지털 데이터를 입력 받아 구동에 필요한 데이터 전압(Vdata), 즉 화상 표시용 데이터 전압, 센싱용 데이터 전압, 블랙 표시용 데이터 전압 및 휘도 보상용 데이터 전압을 생성하여 데이터 라인(14A)에 출력한다. 초기화 스위치(SW1)는 초기화 제어 신호(SPRE)에 응답하여 스위칭 됨으로써 기준 전압(Vref)을 센싱 라인(14B)에 출력한다. 샘플링 스위치(SW2)는 샘플링 제어 신호(SSAM)에 응답하여 스위칭 됨으로써, 일정 시간 동안 센싱 라인(14B)의 센싱 커패시터(Cx)에 저장된 구동 TFT(DT)의 소스 전압을 센싱 전압(Vsen)으로 ADC에 공급한다. ADC는 센싱 커패시터(Cx)에 저장된 아날로그 센싱 전압을 디지털 값(Vsen)으로 변환하여 타이밍 컨트롤러(100)에 공급한다. 센싱 커패시터(Cx)는 별도의 커패시터로 생성되거나 기준 라인(14B)에 연결된 기생 용량(parasitic capacitor)으로 구현될 수 있다.

도 12에서, 제1 게이트 펄스(SCAN)는 화상 표시 구간 동안의 제1 화상 표시용 게이트 펄스와 비표시 구간 동안의 제1 센싱용 게이트 펄스를 포함할 수 있다. 그리고, 제2 게이트 펄스(SEN)는 화상 표시 구간 동안의 제2 화상 표시용 게이트 펄스와 비표시 구간 동안의 제2 센싱용 게이트 펄스를 포함할 수 있다. 제1/제2 센싱용 게이트 펄스의 펄스 형태와 펄스 폭은 제1/제2 화상 표시용 게이트 펄스의 것에 비해 다를 수 있다.

소스 드라이브 IC(120)는 리피터(110)를 거쳐 타이밍 컨트롤러(100)로부터 전송되는 데이터 패킷에서 데이터 정보를 추출하고 이를 근거로 데이터 라인(14A)에 구동에 필요한 데이터 전압을 공급하고, 센싱 라인(14B)에 기준 전압을 공급하며, 센싱 라인(14B)을 통해 입력되는 센싱 전압을 디지털 처리하여 디지털 센싱 라인(DSL)을 통해 타이밍 컨트롤러(100)에 공급한다.

소스 드라이브 IC(120)는 화상 표시용 게이트 펄스에 동기하여 표시 라인들의 픽셀들에 연결된 데이터 라인들에 화상 표시용 데이터 전압을 공급하고, 센싱용 게이트 펄스에 동기하여 센싱 대상 표시 라인의 픽셀들에 연결된 데이터 라인들에 센싱용 데이터 전압, 블랙 표시용 데이터 전압, 휘도 보상용 데이터 전압을 공급한다. 여기서, 화상 표시용 데이터 전압은 구동 TFT의 전기적 특성 변화를 보상하기 위한 보상 값이 반영된 데이터 전압(MDATA)을 가리키고, 보상 값은 옵셋 값과 게인 값을 포함할 수 있으나 이에 한정되지 않는다.

센싱용 데이터 전압은 센싱 대상 표시 라인의 픽셀들 각각의 구동 TFT를 턴 온 시키기 위해 구동 TFT의 게이트 전극에 인가되는 데이터 전압을 가리킨다. 블랙 표시용 데이터 전압은 센싱 대상 표시 라인의 픽셀들 각각의 구동 TFT를 턴 오프 시키기 위해 구동 TFT의 게이트 전극에 인가되는 데이터 전압을 가리킨다. 휘도 보상용 데이터 전압은 센싱 대상 표시 라인의 휘도를 센싱 직전의 화상 표시 레벨로 회복시키기 위해 인가되는 데이터 전압으로서, 센싱 직전의 화상 표시 구간에 센싱 대상 표시 라인에 인가된 화상 표시용 데이터 전압과 동일한 전압 레벨로 선택된다.

타이밍 컨트롤러(100)는 소스 드라이브 IC(120)로부터 공급되는 디지털 센싱 데이터를 바탕으로 화상 표시 구간 동안 표시 라인들에 인가될 화상 표시용 디지털 데이터를 변조하고, 센싱 대상 표시 라인과 다른 표시 라인 사이 휘도 편차를 보상하기 위해 수직 블랭크 기간(VB) 동안 센싱 대상 표시 라인에 인가될 휘도 보상용 디지털 데이터를 변조한다. 화상 표시용 디지털 데이터는 소스 드라이브 IC(120)에서 화상 표시용 데이터 전압으로 변환되는 데이터를 가리키고, 휘도 보상용 디지털 데이터는 소스 드라이브 IC(120)에서 휘도 보상용 데이터 전압으로 변화는 데이터를 가리킨다.

도 13과 도 14는 구동 TFT의 구동 특성 센싱 원리를 간단히 보여 주는 도면들이다.

도 13의 센싱 방법은 구동 TFT(DT)의 게이트에 센싱용 데이터 전압(Vdata)을 공급하고, 그 구동 TFT(DT)를 소스 팔로워(Source Follower) 방법으로 동작시킨 후 구동 TFT(DT)의 소스 전압(Vs)을 센싱 전압(Vsen A)으로 입력 받고, 이 센싱 전압(Vsen A)을 기초로 구동 TFT(DT)의 문턱 전압(Vth)을 센싱 한다.

구동 TFT의 게이트와 소스 사이에는 구동 TFT의 게이트-소스간 전압을 저장하는 커패시터(Cst)가 연결된다. 소스 전압(Vs)은 Vs = Vdata Vth = Vsen A이다. 구동 TFT의 문턱 전압은 센싱 전압(Vsen A) 레벨에 따라 알 수 있으며, 그 구동 TFT의 문턱 전압 변화량을 보상하기 위한 옵셋 값(offset value)이 결정될 수 있다. 입력 영상의 데이터에 옵셋 값이 가산되어 구동 TFT의 문턱 전압 변화량이 보상될 수 있다. 이 방법은 소스 팔로워로 동작하는 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 포화 상태(saturation state)에 도달한 이후에 그 구동 TFT(DT)의 문턱 전압이 센싱 되어야 하기 때문에 센싱에 필요한 시간이 비교적 길다. 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 포화 상태일 때, 구동 TFT(DT)의 드레인-소스 간 전류가 제로(zero)이다.

도 14의 센싱 방법은, 구동 TFT(DT)의 이동도()를 센싱 한다. 이 방법은 구동 TFT(DT)의 게이트에 구동 TFT(DT)의 문턱 전압보다 높은 전압(Vdata+X, 여기서, X는 옵셋 값 보상에 따른 전압)을 인가하여 구동 TFT(DT)를 턴-온(turn-on) 시키고, 일정 시간 동안 충전된 구동 TFT(DT)의 소스 전압(Vs)을 센싱 전압(VsenB)으로 입력 받는다. 구동 TFT의 이동도는 센싱 전압(Vsen B)의 크기에 따라 결정되며, 이를 통해 데이터 보상을 위한 게인 값(gain value)이 구해진다. 이 센싱 방법은 구동 TFT(DT)가 액티브 구간으로 동작할 때 그 구동 TFT의 이동도를 센싱 한다. 구동 TFT(DT)가 액티브 구간 동안 게이트 전압(Vg)을 따라 소스 전압(Vgs)이 상승한다. 입력 영상의 데이터에 게인 값이 곱해져 구동 TFT의 이동도 변화량이 보상될 수 있다. 이 센싱 방법은 구동 TFT의 액티브 구간에서 이동도가 센싱 되기 때문에 센싱에 필요한 시간이 짧다.

도 13의 센싱 방법은 센싱 시간이 길기 때문에 유저 인터페이스를 통해 사용자로부터 수신된 파워 오프 명령 신호에 응답하여 지연된 구동 전원의 오프 타이밍 전까지 수행될 수 있다. 도 14의 센싱 방법은 센싱 시간이 짧기 때문에 표시 장치의 파워 온 시퀀스(power-on-sequence) 동안 표시 장치에 구동 전원이 안정하게 공급된 이후 화면이 바뀌는 사이, 즉 수직 블랭크 기간(Vertical Blank Period, VB) 내에서 수행될 수 있다.

본 발명의 센싱 방법은 도 13 및 도 14에 한정되지 않고, 공지된 픽셀들의 구동 특성 센싱 방법을 이용할 수 있다.

본 발명에 따른 멀티비전 시스템은, 앞서 설명한 것과 같이, 패널에 영상을 표시하는 구동 모드와 패널의 픽셀 구동 특성을 측정하는 센싱 모드로 나뉘어 구동되고, 센싱 모드 때 타이밍 컨트롤러(100)가 EPI 배선 쌍을 통해 소스 드라이브 IC(120)에 센싱 명령이 포함된 컨트롤 데이터 패킷을 전송하면 소스 드라이브 IC(120)는 센싱 동작을 수행하여 디지털 센싱 데이터를 검출하고 이를 타이밍 컨트롤러(100)에 전송하고, 구동 모드 때 타이밍 컨트롤러(100)는 디지털 센싱 데이터를 이용하여 비디오 데이터를 변조하여 소스 드라이브 IC(120)에 제공하고 소스 드라이브 IC(120)와 게이트 구동 회로(13)가 변조된 비디오 데이터를 픽셀에 인가하여 영상을 표시한다.

타이밍 컨트롤러(100)는 복수 개의 표시 장치를 순차적으로 또는 임의로 선택하여 선택된 표시 장치 내의 소스 드라이브 IC(120)에 센싱 명령을 전송하고, 또한 선택된 표시 장치에 대해서도 센싱 동작을 수행할 표시 라인을 순차적으로 또는 임의로 변경하면서 소스 드라이브 IC(120)에 센싱 명령을 전송할 수 있다.

센싱 명령은, 센싱 동작을 수행할 표시 장치의 장치 식별자 정보와 소스 드라이브 IC를 가리키는 식별 정보, 구동 특성을 센싱 할 픽셀 라인을 가리키는 정보, 구동 특성을 센싱 할 픽셀에 인가하기 위해 데이터 라인에 공급할 센싱용 데이터 전압 정보, 센싱 회로의 동작을 제어할 센싱 타이밍 신호 등을 포함하여, 컨트롤 데이터 패킷(CTR) 및/또는 데이터 패킷(DATA)에 인코딩 될 수 있다. 센싱 타이밍 신호는 다수의 소자들을 개별 제어하기 위하여 다수의 신호들을 포함할 수 있다. 구동 특성을 센싱 할 픽셀 라인을 가리키는 정보와 센싱용 데이터 전압 정보를 컨트롤 데이터 패킷(CTR)에 인코딩 하지 않고, 대신 데이터 패킷(DATA) 패킷에 센싱을 수행할 픽셀 라인에 기입될 데이터에 센싱용 데이터 전압을 기록하고 센싱을 수행하지 않을 다른 픽셀 라인에 블랙 표시용 데이터를 기록할 수도 있다.

또한, EPI 인터페이스를 통해 센싱 명령을 받은 소스 드라이브 IC(120)는 EPI 컨트롤 패킷에 포함된 장치 식별 정보를 추출하고 이를 식별자 관리부(140)에 출력하여 식별자 관리부(140)가 센싱 동작을 위한 게이트 구동 회로(13)의 동작을 제어할 수 있도록 하고, 픽셀의 구동 특성 센싱을 위한 센싱용 데이터 전압 정보를 EPI 데이터 패킷에서 추출하여 데이터 라인에 공급하고, EPI 컨트롤 패킷에 포함된 타이밍 정보를 이용하여 센싱 회로를 구동하여 픽셀의 전압을 검출하고 ADC를 통해 디지털 센싱 데이터로 변환하여, 이를 순차적으로 디지털 센싱 라인을 통해 타이밍 컨트롤러(100)에 보낸다.

타이밍 컨트롤러(100)는, 디지털 센싱 데이터를 이용하여, 표시 장치마다, 해당 표시 장치에 포함된 소스 드라이버 IC마다, 또한 해당 소스 드라이버 IC가 담당하는 픽셀마다 구동 특성을 보상할 보상 값(구동 TFT 패러미터)을 계산하고, 이를 내부 메모리에 저장하고, 구동 모드 때 내부 메모리에 저장된 보상 값을 이용하여 프레임 단위로 각 픽셀에 인가될 영상 데이터를 보정하고 보정된 값을 EPI 데이터 패킷을 통해 소스 드라이브 IC(120)에 전할 수 있다.

도 15는 본 발명의 다른 실시예에 따라 복수 개의 표시 장치에 비디오 신호를 분배하는 구성을 도시한 것이다.

도 15 실시예에서, 멀티비전 시스템은 복수 개의 표시 장치와 하나의 소스(200)로 구성되고, 소스(200)와 복수 개의 표시 장치는 데이지 체인(Daisy Chain) 방식으로, 예를 들어 Vx1과 같은 시스템 인터페이스로 연결될 수 있다. 각 표시 장치는 종래 표시 장치와 같이 타이밍 컨트롤러(100), 데이터 구동 회로(12) 및 게이트 구동 회로(13)를 포함하고, 리피터(110)를 더 포함할 수 있다. 리피터(110)는 소스(200)에서 Vx1 인터페이스를 통해 전송되는 데이터 신호와 제어 신호를 해당 표시 장치의 타이밍 컨트롤러(100)에 제공함과 동시에 다음 표시 장치로 파워나 레벨을 증가시킨 상태로 전달할 수 있다.

소스(200)는 영상 데이터를 표시할 표시 장치를 선택하기 위한 장치 식별 정보를 Vx1 인터페이스에 정의된 컨트롤 데이터 패킷에 추가하여 인코딩 하여 Vx1 라인을 통해 전송하고, 타이밍 컨트롤러(100)는 컨트롤 데이터 패킷에서 장치 식별 정보를 추출하고 내부에 하드웨어 또는 소프트웨어 방식으로 저장된 고유의 식별자와 비교하여 그 비교 결과를 기초로 표시 장치의 구동을 제어할 수 있다.

도 15의 실시예는, 기존의 타이밍 컨트롤러를 큰 변경 없이 사용할 수 있고 저속 구동과 원래 속도 구동 사이에 모드 전환이 용이하다는 장점이 있는 반면, 표시 장치 개수만큼의 타이밍 컨트롤러가 사용되므로 비용 감소 효과를 얻기 어렵다.

도 16는 본 발명의 또 다른 실시예에 따라 복수 개의 표시 장치에 비디오 신호를 분배하는 구성을 도시한 것이다

도 16 실시예에서, 멀티비전 시스템은 복수 개의 표시 장치, 하나의 타이밍 컨트롤러(100) 및 하나의 소스(200)로 구성되고, 소스(200)와 타이밍 컨트롤러(100)는 Vx1과 같은 시스템 인터페이스로 연결되고, 타이밍 컨트롤러(100)가 제1 표시 장치(Display#1)의 제1 소스 드라이브 IC(120)에 EPI 배선 쌍으로 연결되고, 제1 소스 드라이브 IC(120)에 내장된 리피터(미도시)가 타이밍 컨트롤러(100)에서 전송되는 EPI 데이터와 제어 신호를 다른 소스 드라이브 IC(120)로 분배할 수 있다.

즉, 소스 드라이브 IC(120)에 내장된 리피터는 타이밍 컨트롤러(100) 또는 이전 소스 드라이브 IC(120)로부터 전송되는 EPI 데이터 및 제어 신호를 해당 소스 드라이브 IC(120)와 다음 소스 드라이브 IC(120)의 리피터에 분배하되, 다음 소스 드라이브 IC(120)에는 신호의 레벨이나 파워를 키운 상태로 전송할 수 있다.

타이밍 컨트롤러(100)는 영상 데이터를 표시할 표시 장치를 선택하기 위해 같은 표시 장치에 속하는 제1 내지 제n 소스 드라이브 IC를 가리키는 식별 정보를 각각 포함하는 컨트롤 데이터 패킷을 순차적으로 인코딩 하여 EPI 인터페이스를 통해 제공하고, 소스 드라이브 IC(120)는 컨트롤 데이터 패킷에서 식별 정보를 추출하고 내부에 하드웨어 또는 소프트웨어 방식으로 저장된 고유의 식별자와 비교하여 그 비교 결과를 기초로 표시 장치의 구동을 제어할 수 있다.

도 16의 실시예는, 작은 화면 크기의 표시 장치, 예를 들어 모바일에 사용되는 표시 장치와 같이 하나의 소스 드라이브 IC만을 사용되는 경우에 적용될 수 있어서, 모바일 패널을 이용한 타일 디스플레이에 적합하고, 자원을 최적화하여 구현할 수 있다. 하지만, 하나의 소스 드라이브 IC만을 사용하기 위해서는 그 크기가 커져 출력 포트가 증가하는 문제가 있고, 패널에 둘 이상의 소스 드라이브 IC가 있는 경우 정상 속도 구동이 어렵고 구동 속도를 늦출 수 밖에 없는 문제가 있다.

도 15와 도 16의 실시예에 비해 도 7 실시예는 타이밍 컨트롤러의 개수를 줄일 수 있어서 자원을 효율적으로 사용하고 각 표시 장치 사이 동기를 용이하게 맞출 수 있게 되는 장점이 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10: 표시 패널 11: 타이밍 컨트롤러
12: 데이터 구동 회로 13: 게이트 구동 회로
20: 소스 100: 타이밍 컨트롤러
101: 스케줄러 102: 데이터 생성부
103: 송신부 110: 리피터
120: 소스 드라이브 IC 121: 수신부
122: 데이터 분리부 123: CTR 데이터 복원부
124: 비디오 데이터 복원부 130: MUX
140: 식별자 관리부 200: 소스

Claims (14)

1. 영상 데이터를 제공하는 호스트;
   복수 개의 데이터 라인, 게이트 라인 및 픽셀을 포함하는 디스플레이 패널, 데이터 전압을 상기 데이터 라인에 공급하기 위한 데이터 구동 회로 및 상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인에 공급하기 위한 게이트 구동 회로를 포함하여 영상을 표시하는 복수 개의 표시 장치;
   상기 호스트로부터 제공되는 영상 데이터와 타이밍 신호를 근거로 상기 디스플레이 패널에 표시될 영상 데이터 및 상기 데이터 구동 회로와 게이트 구동 회로를 제어할 제어 신호를 생성하고, 이를 상기 복수 개의 표시 장치에 제공하는 타이밍 컨트롤러; 및
   복수 개의 리피터를 포함하여 구성되고,
   제1 표시 장치에 연결되는 제1 리피터는, 상기 타이밍 컨트롤러가 제공하는 영상 데이터 및 상기 제어 신호 중 적어도 일부를 상기 제1 표시 장치의 데이터 구동 회로에 제공하고, 상기 타이밍 컨트롤러가 제공하는 영상 데이터와 적어도 일부의 제어 신호를 제2 표시 장치의 데이터 구동 회로에 제공하거나 상기 제2 표시 장치에 연결되는 제2 리피터에 제공하고,
   상기 데이터 구동 회로는 상기 리피터를 통해 제공되고 상기 제어 신호 중 일부와 상기 영상 데이터를 포함하는 데이터 패킷으로부터 장치 식별 정보를 추출하고, 상기 추출된 장치 식별 정보를 근거로 상기 게이트 구동 회로의 동작이 제어되는 멀티비전 시스템.
2. 제1 항에 있어서,
   상기 리피터의 개수는 상기 표시 장치의 개수와 같거나 상기 표시 장치의 개수보다 적은 멀티비전 시스템.
3. 제1 항에 있어서,
   상기 데이터 구동 회로에 의해 상기 데이터 패킷으로부터 추출된 장치 식별 정보를 상기 표시 장치에 설정된 장치 식별자와 비교하고 비교 결과를 근거로 상기 게이트 구동 회로의 출력을 제어하기 위한 신호를 생성하기 위한 식별자 관리부를 더 포함하는 멀티비전 시스템.
4. 제3 항에 있어서,
   상기 장치 식별 정보는 상기 멀티비전 시스템에 포함된 모든 표시 장치를 선택하는 것을 가리키는 제1 정보 및 상기 멀티비전 시스템에 포함된 표시 장치 중 하나를 가리키는 제2 정보를 포함하는 멀티비전 시스템.
5. 제4 항에 있어서,
   상기 장치 식별 정보에 상기 제1 정보가 설정된 경우, 상기 복수 개의 표시 장치에서 동일한 영상이 표시되는 멀티비전 시스템.
6. 제4 항에 있어서,
   상기 타이밍 컨트롤러는 상기 제2 정보를 이용하여 상기 복수 개의 표시 장치를 순차적으로 선택하여 영상을 표시하는 멀티비전 시스템.
7. 제4 항에 있어서,
   상기 제2 정보를 근거로 상기 복수 개의 표시 장치를 순차적으로 선택하여 영상을 표시할 때, 각 표시 장치의 구동 주파수는 상기 제1 정보가 설정되어 각 표시 장치가 영상을 표시하는 것에 비해 상기 복수 개의 표시 장치의 개수만큼 감소하는 멀티비전 시스템.
8. 제1 항에 있어서,
   상기 디스플레이 패널은 상기 픽셀의 구동 특성을 센싱 하기 위한 복수 개의 센싱 라인과 복수 개의 센싱 게이트 라인을 더 포함하고,
   상기 게이트 구동 회로는 상기 센싱 라인을 상기 픽셀에 연결하기 위한 센싱 게이트 펄스를 상기 센싱 게이트 라인에 공급하고,
   상기 데이터 구동 회로는 상기 센싱 라인을 통해 수신되는 신호를 디지털 데이터로 변환하여 센싱 데이터로 출력하는 아날로그 디지털 변환기를 포함하고,
   상기 복수 개의 표시 장치의 각 데이터 구동 회로와 상기 타이밍 컨트롤러는 센싱 배선 쌍을 통해 병렬로 서로 연결되고,
   상기 타이밍 컨트롤러는, 구동 특성 센싱을 가리키는 센싱 명령을 포함하는 데이터 패킷을 상기 리피터를 통해 상기 데이터 구동 회로에 전송하고, 상기 센싱 배선 쌍을 통해 상기 데이터 구동 회로가 출력하는 상기 센싱 데이터를 수신하는 멀티비전 시스템.
9. 제8 항에 있어서,
   상기 센싱 명령은 상기 구동 특성 센싱을 수행할 장치 식별 정보를 포함하는 멀티비전 시스템.
10. 제9 항에 있어서,
    상기 데이터 구동 회로는 상기 아날로그 디지털 변환기를 포함하는 복수 개의 소스 드라이브 IC를 포함하고,
    상기 복수 개의 표시 장치의 데이터 구동 회로에 포함된 각 소스 드라이브 IC와 상기 타이밍 컨트롤러는 상기 센싱 배선 쌍을 통해 병렬로 서로 연결되고,
    상기 명령은 상기 구동 특성 센싱을 수행할 소스 드라이브 IC를 가리키는 식별 정보를 더 포함하는 멀티비전 시스템.
11. 제8 항에 있어서,
    상기 데이터 패킷은, 상기 구동 특성 센싱을 위해 상기 데이터 구동 회로가 상기 데이터 라인에 공급할 데이터 전압 정보 및 센싱 회로의 동작 타이밍을 정의한 센싱 타이밍 정보를 포함하고,
    상기 센싱 회로는 상기 센싱 라인, 상기 아날로그 디지털 변환기 및 상기 센싱 라인과 상기 아날로그 디지털 변환기 사이에 배치되는 스위치 소자와 샘플링 회로를 포함하는 멀티비전 시스템.
12. 제11 항에 있어서,
    상기 타이밍 컨트롤러는, 상기 센싱 데이터를 근거로 상기 구동 특성을 보상할 보상 값을 계산하여 상기 장치 식별 정보로 분류하여 메모리에 저장하고, 상기 메모리에 저장된 보상 값을 이용하여 상기 영상 데이터를 보정하는 멀티비전 시스템.
13. 제1 항에 있어서,
    상기 데이터 구동 회로는 상기 데이터 라인에 데이터 전압을 공급하는 복수 개의 소스 드라이브 IC를 포함하고,
    상기 리피터는 각 소스 드라이브 IC에 내장되어 해당 소스 드라이브 IC에 상기 영상 데이터와 제어 신호를 제공하고,
    상기 리피터는, 상기 타이밍 컨트롤러, 같은 데이터 구동 회로에 포함된 이전 소스 드라이브 IC에 내장된 리피터 또는 이전 데이터 구동 회로에 포함된 마지막 소스 드라이브 IC에 내장된 리피터로부터 상기 영상 데이터와 제어 신호를 받고, 같은 데이터 구동 회로에 포함된 다음 소스 드라이소스 드라이브 IC에 포함된 리피터 또는 다음 데이터 구동 회로에 포함된 첫 소스 드라이브 IC에 내장된 리피터에 상기 영상 데이터와 제어 신호를 제공하는 멀티비전 시스템.
14. 제1 항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 픽셀에 입력 영상을 표시하는 구동 모드와 상기 픽셀의 구동 특성을 센싱 하는 센싱 모드를 지시하는 인터럽트 신호를 발생하는 스케줄러;
    상기 구동 모드에서 상기 데이터 구동 회로에 전송될 컨트롤 데이터 패킷과 비디오 데이터 패킷을 생성하는 데이터 생성부;
    상기 컨트롤 데이터 패킷과 상기 비디오 데이터 패킷의 데이터에 클럭이 내장된 신호를 전송하는 송신부를 포함하고,
    상기 데이터 구동 회로는,
    상기 컨트롤 데이터 패킷과 상기 비디오 데이터 패킷의 데이터에 클럭이 내장된 신호를 수신하는 수신부;
    클럭 복원 회로를 이용하여 상기 수신부에서 수신되는 신호에서 상기 클럭을 복원하고 상기 클럭을 체배하여 컨트롤 데이터와 비디오 데이터로 분리하는 데이터 분리부;
    상기 데이터 분리부로부터 수신되는 컨트롤 데이터를 복원하여 상기 데이터 구동 회로와 센싱 회로를 제어하기 위한 신호와 상기 장치 식별 정보를 생성하는 컨트롤 데이터 복원부; 및
    상기 데이터 분리부로부터 수신되는 비디오 데이터를 복원하는 비디오 데이터 복원부를 포함하는 멀티비전 시스템.

Images