KR20180026474A - 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스 - Google Patents

완화 층 상에 성장된 ⅲ-질화물 발광 디바이스 Download PDF

Info

Publication number
KR20180026474A
KR20180026474A KR1020187002404A KR20187002404A KR20180026474A KR 20180026474 A KR20180026474 A KR 20180026474A KR 1020187002404 A KR1020187002404 A KR 1020187002404A KR 20187002404 A KR20187002404 A KR 20187002404A KR 20180026474 A KR20180026474 A KR 20180026474A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
grown
lattice constant
lattice
Prior art date
Application number
KR1020187002404A
Other languages
English (en)
Other versions
KR102147587B1 (ko
Inventor
앤드류 와이. 김
패트릭 엔. 그릴로트
Original Assignee
코닌클리케 필립스 엔.브이.
루미레즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 엔.브이., 루미레즈 엘엘씨 filed Critical 코닌클리케 필립스 엔.브이.
Publication of KR20180026474A publication Critical patent/KR20180026474A/ko
Application granted granted Critical
Publication of KR102147587B1 publication Critical patent/KR102147587B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L33/0079—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

발광 디바이스는 제1 반도체 층(30), 제2 반도체 층(32), 제3 반도체 층(34), 및 n-타입 영역(34)과 p-타입 영역(38) 사이에 배치된 Ⅲ-질화물 발광 층(36)을 포함하는 반도체 구조(10)를 포함한다. 상기 제2 반도체 층(32)은 상기 제1 반도체 층(30)과 상기 제3 반도체 층(34) 사이에 배치된다. 상기 제3 반도체 층(34)은 상기 제2 반도체 층(32)과 상기 발광 층(36) 사이에 배치된다. 상기 제1 반도체 층(30)의 면내 격자 상수와 상기 제3 반도체 층(34)의 벌크 격자 상수 사이의 차이는 1%보다 크지 않다. 상기 제1 반도체 층(30)의 면내 격자 상수와 상기 제2 반도체 층(32)의 벌크 격자 상수 사이의 차이는 적어도 1%이다. 상기 제3 반도체 층(34)은 적어도 부분적으로 완화된다.

Description

완화 층 상에 성장된 Ⅲ-질화물 발광 디바이스{Ⅲ-NITRIDE LIGHT-EMITTING DEVICE GROWN ON A RELAXED LAYER}
본 발명은 적어도 부분적으로 완화되는 반도체 층 상에 성장된 반도체 발광 디바이스에 관한 것이다.
발광 다이오드들(light emitting diodes; LEDs), 공진 공동 발광 다이오드들(resonant cavity light emitting diodes; RCLEDs), 수직 공동 레이저 다이오드들(vertical cavity laser diodes; VCSELs), 및 에지 방출 레이저들(edge emitting lasers)을 포함하는 반도체 발광 디바이스들은 현재 이용가능한 가장 효율적인 광원들 중에 있다. 가시 스펙트럼에 걸친 동작이 가능한 고휘도 발광 디바이스들의 제조에서 현재 관심 있는 물질계들은 Ⅲ-V족 반도체들, 특히 Ⅲ-질화물 물질들(Ⅲ-nitride materials)이라고도 하는, 갈륨, 알루미늄, 인듐, 및 질소의 2원, 3원, 및 4원 합금들을 포함한다. 통상적으로, Ⅲ-질화물 발광 디바이스들은 금속 유기 화학 증기 퇴적(metal-organic chemical vapor deposition; MOCVD), 분자선 에피택시(molecular beam epitaxy; MBE), 또는 다른 에피택셜 기법들에 의해 사파이어, 실리콘 탄화물, Ⅲ-질화물, 또는 다른 적절한 기판 상에 상이한 조성들 및 도펀트 농도들의 반도체 층들의 스택을 에피택셜 성장시킴으로써 제조된다. 스택은 종종 기판 위에 형성되는 예를 들어 Si로 도핑된 하나 이상의 n-타입 층들, n-타입 층 또는 층들 위에 형성되는 활성 영역의 하나 이상의 발광 층들, 및 활성 영역 위에 형성되는, 예를 들어, Mg로 도핑되는 하나 이상의 p-타입 층들을 포함한다. 전기적 콘택(contact)들은 n- 및 p-타입 영역들 상에 형성된다.
본원에 이용되는 바와 같이, "면내(in-plane)" 격자 상수는 디바이스 내의 층의 실제 격자 상수를 가리키고, "벌크(bulk)" 격자 상수는 주어진 조성의 완화된 독립된 물질의 격자 상수를 가리킨다. 층 내의 변형(strain)의 양은 |ain-plane - abulk|/abulk로서 정의된다.
Ⅲ-질화물 디바이스가 통상적으로 사파이어에 성장될 때, 기판 상에 성장되는 제1 구조는 일반적으로 약 3.189 Å 또는 그보다 작은 면내 a-격자 상수를 갖는 GaN 템플릿 층이다. GaN 템플릿은 그것이 InGaN 발광 층을 포함하는 템플릿 층 위에 성장된 변형된 디바이스 층들 전부에 대한 격자 상수를 설정한다는 점에서 발광 영역에 대한 격자 상수 템플릿으로서 역할을 한다. InGaN의 벌크 격자 상수는 종래의 GaN 템플릿의 면내 격자 상수보다 크기 때문에, 발광 층은 종래의 GaN 템플릿 위에 성장될 때 압축 변형된다. 예를 들어, 약 450nm의 광을 방출하도록 구성된 발광 층은 조성 In0 . 16Ga0 .84N, GaN의 격자 상수, 3.189 Å와 비교하여, 3.242 Å의 벌크 격자 상수를 갖는 조성을 가질 수 있다. 더 긴 파장에서 광을 방출하도록 설계된 디바이스들에서와 같이, 발광 층 내의 InN 조성이 증가할수록, 발광 층 내의 압축 변형도 증가한다.
도 1은 US 7,547,908에 더 상세하게 설명된 LED의 에피택셜 구조를 도시한다. 종래의 저온 핵생성 층(22)이 사파이어 기판(20)의 표면 상에 직접 성장된다. 핵생성 층(22)은 통상적으로 400 내지 750℃의 온도에서 예를 들어, 최대 500Å까지의 두께로 성장되는 비정질, 다결정, 또는 입방체 상(phase) GaN 층과 같은, 저품질, 비-단결정 층이다. 제2 저온 층(26)이 핵생성 층(22) 위에 성장된다. 저온 층(26)은 400 내지 750℃의 온도에서 최대 500Å까지의 두께로 성장되는 비정질, 다결정, 또는 입방체 상 Ⅲ-질화물 층과 같은, 저품질, 비-단결정 층이다. 저온 층(26)은 InGaN일 수 있어서, 저온 층(26)이 종래의 GaN 템플릿과 같은 종래의 핵생성 구조들로 실현가능한 격자 상수들의 범위를 넘어서 InGaN 발광 층을 포함하는 디바이스 층들(10)의 격자 상수를 증가시킨다. 일부 예들에서, 저온 층(26)은 AlGaN 또는 AlInGaN이어서, 저온 층(26)이 UV 디바이스의 AlGaN 발광 영역에서 인장 변형을 감소시키기 위해서 핵생성 층(22)에 의해 구축되는 격자 상수를 감소시킨다. 이러한 디바이스들의 발광 활성 층들은 예를 들어, AlGaN 또는 AlInGaN일 수 있다.
본 발명의 목적은 효율적으로 광을 방출하는 반도체 발광 디바이스를 제공하는 것이다.
본 발명의 일부 실시예들에서, 디바이스는 제1 반도체 층, 제2 반도체 층, 제3 반도체 층, 및 n-타입 영역과 p-타입 영역 사이에 배치된 Ⅲ-질화물 발광 층을 포함하는 반도체 구조를 포함한다. 상기 제2 반도체 층은 상기 제1 반도체 층과 상기 제3 반도체 층 사이에 배치된다. 상기 제3 반도체 층은 상기 제2 반도체 층과 상기 발광 층 사이에 배치된다. 상기 제1 반도체 층의 면내(in-plane) 격자 상수와 상기 제3 반도체 층의 벌크(bulk) 격자 상수 사이의 차이는 1%보다 크지 않다. 상기 제1 반도체 층의 면내 격자 상수와 상기 제2 반도체 층의 벌크 격자 상수 사이의 차이는 적어도 1%이다. 상기 제3 반도체 층은 적어도 부분적으로 완화된다(relaxed).
일부 실시예들에서, 방법은 제1 반도체 층을 성장시키는 단계, 제2 반도체 층을 성장시키는 단계, 제3 반도체 층을 성장시키는 단계, 및 n-타입 영역과 p-타입 영역 사이에 배치된 Ⅲ-질화물 발광 층을 포함하는 반도체 구조를 성장시키는 단계를 포함한다. 상기 제2 반도체 층은 상기 제1 반도체 층과 상기 제3 반도체 층 사이에 배치된다. 상기 제3 반도체 층은 상기 제2 반도체 층과 상기 발광 층 사이에 배치된다. 상기 제1 반도체 층의 면내 격자 상수와 상기 제3 반도체 층의 벌크 격자 상수 사이의 차이는 1%보다 크지 않다. 상기 제1 반도체 층의 면내 격자 상수와 상기 제2 반도체 층의 벌크 격자 상수 사이의 차이는 적어도 1%이다. 상기 제3 반도체 층은 적어도 부분적으로 완화된다.
일부 실시예들에서, 상기 제1 반도체 층의 면내 격자 상수와 상기 제2 반도체 층의 벌크 격자 상수 사이의 차이는 상기 제2 반도체 층이 적어도 부분적으로 완화하도록 충분히 크다. 상기 제3 반도체 층의 벌크 격자 상수와 상기 제1 반도체 층의 면내 격자 상수 사이의 차이는 상기 제2 반도체 층 상에 성장될 때 상기 제3 반도체 층이 적어도 부분적으로 완화하도록 충분히 작다. 따라서 상기 제3 반도체 층의 면내 격자 상수는 종래의 성장 템플릿들의 면내 격자 상수보다 클 수 있다. 발광 층은 종래의 성장 템플릿 위에 성장되는 발광 층보다 작은 변형을 갖는 제3 반도체 층 위에 성장될 수 있고, 이것은 디바이스의 성능을 향상시킬 수 있다.
도 1은 사파이어 기판 상에 성장되는 종래 기술의 Ⅲ-질화물 에피택셜 구조를 도시한다.
도 2는 GaN 층 상에 성장되는 완화 층을 포함하는 Ⅲ-질화물 에피택셜 구조를 도시한다.
도 3은 성장 기판 상에 직접 성장되는 완화 층을 포함하는 Ⅲ-질화물 에피택셜 구조를 도시한다.
도 4는 박막 플립칩 디바이스(thin film flip chip device)를 도시한다.
도 5는 디바이스의 동일한 측면 상에 형성되는 콘택들(contacts)을 갖는 디바이스를 도시한다.
도 6은 수직 주입 디바이스(vertical injection device)를 도시한다.
발명의 실시예들에서, Ⅲ-질화물 디바이스는 2개의 층, 격자 부정합 층(lattice mismatched layer) 및 격자 부정합 층 상에 성장된 완화 층을 포함한다. 격자 부정합 층은 완화 층에 대해 매우 큰 격자 부정합을 갖도록 선택된다. 부정합은 완화 층이 완화하도록 한다. 필요하지는 않지만, 완화 층은 디바이스 층들 중 하나일 수 있다.
아래 예들에서 반도체 디바이스는 가시 또는 UV 광을 방출하는 Ⅲ-질화물 LED이지만, 본 발명의 실시예들은 레이저 다이오드들, 전계 효과 트랜지스터들, 및 검출기들과 같은, LED들 이외에 다른 반도체 광전자 또는 전자 디바이스들, 및 AlGaInP, AlGaInAs, 및 AlGaInAsP와 같은 다른 물질계들에서 제조되는 디바이스들에 포함될 수 있다.
도 2는 본 발명의 실시예들에 따른 성장 기판(20) 상에 성장된 에피택셜 구조를 도시한다. 제1 층(30)은 예를 들어, SiC, Al2O3, Si, 복합 기판, 또는 임의의 다른 적절한 기판일 수 있는 기판(20) 상에 성장된다. 제1 층(30)은 예를 들어, GaN, InGaN, AlN, AlGaN, 또는 AlInGaN일 수 있고, n-타입, p-타입이거나, 의도적으로 도핑되지 않을 수 있다. 일부 실시예들에서, 디바이스 층들(10)의 n-타입 영역에 대한 전기적 접촉은 제1 층(30) 상에 형성되는 금속 콘택에 의해 확립된다. 따라서, 일부 실시예들에서, 제1 층(30)은 콘택 층을 위해 적절한 도펀트 농도로 n-타입 도펀트에 의해 도핑된다.
격자 부정합 층(32)이 제1 층(30) 상에 성장된다. 격자 부정합 층(32)은, 도 2에 도시된 구조의 n-타입 영역(34)의 전부 또는 일부인, 격자 부정합 층(32) 위에 성장되는 층과 상이한 벌크 격자 상수를 갖도록 선택된다. 격자 부정합 층(32)과 그 위에 직접 성장되는 층의 벌크 격자 상수들 사이의 차이는 일부 실시예들에서 적어도 2%이고, 일부 실시예들에서 적어도 1%이다. 격자 부정합 층(32)은 3.18Å보다 작고, 일부 실시예들에서, 3.17Å보다 작고, 일부 실시예들에서, 3.16Å보다 작고, 일부 실시예들에서, 3.15Å보다 작은 벌크 격자 상수를 갖는다. 예를 들어, 격자 부정합 층(32)은 3.11Å의 벌크 격자 상수를 갖는 AlN일 수 있거나, 3.165Å보다 크지 않은 벌크 격자 상수를 갖는, 적어도 30%의 AlN 조성을 갖는 AlGaN일 수 있다. 격자 부정합 층(32) 상에 직접 성장되는 층은 3.189Å의 벌크 격자 상수를 갖는 GaN; GaN보다 큰 벌크 격자 상수를 갖는 InGaN; 또는 AlInGaN일 수 있다. 격자 부정합 층(32) 상에 직접 성장되는 InGaN 층은 일부 실시예들에서 0보다 크고 최대 10%까지, 일부 실시예들에서 1% 내지 6%, 일부 실시예들에서 3%인 InN 조성을 갖는다.
본 출원의 목적을 위해, 3원 또는 4원 Ⅲ-질화물 화합물 AxByCzN의 벌크 격자 상수는 베가드의 법칙(Vegards law)에 따라 계산될 수 있고, 여기서 ax,y,z = x(aAN) + y(aBN) + z(aCN)이고, a는 2원 화합물들의 벌크 격자 상수들을 가리킨다. AlN은 3.111Å의 벌크 격자 상수를 갖고, InN은 3.533Å의 벌크 격자 상수를 갖고, GaN은 3.189Å의 벌크 격자 상수를 갖는다.
격자 부정합 층(32)은 일부 실시예들에서 10nm보다 큰, 일부 실시예들에서 10nm 내지 500nm, 일부 실시예들에서 20nm 내지 200nm, 일부 실시예들에서 50nm 내지 100nm의 두께를 갖는다. 격자 부정합 층은 디바이스에 남아있을 수 있거나 또는 그것은 제거될 수 있다. 격자 부정합 층(32)은 예를 들어 그것이 디바이스에 남아있고 금속 콘택이 형성되는 n-타입 층과 발광 영역 사이에 배치되는 실시예들에서 도핑될 수 있다. 광이 디바이스로부터 격자 부정합 층을 통해 추출되는 실시예들에서, 흡수하는 격자 부정합 층은 가능한 한 얇게 만들어질 수 있다.
격자 부정합 층(32)과 격자 부정합 층 상에 직접 성장되는 층 사이의 격자 부정합은 격자 부정합 층 상에 직접 성장되는 층이 격자 부정합 층의 격자와 정렬할 수가 없도록 매우 크다. 결과로서, 격자 부정합 층(32) 상에 직접 성장되는 층의 초기 부분은 다수의 결함들을 포함하고, 그 후, 부분적으로 또는 완전히 완화한다. 성장 조건들은 층이 비교적 작은 두께로 완화하도록 선택될 수 있다. 격자 부정합 층 상에 직접 성장되는 층이 완화하는 두께(즉, 결함 많은(defect-rich) 영역 두께)는 일부 실시예들에서 500nm보다 작고, 일부 실시예들에서 200nm보다 작고, 일부 실시예들에서 100nm보다 작다. 일부 실시예들에서 이 층이 완화하는 두께는, 예를 들어 3원 층의 경우에 합금 분해를 줄이기 위해, 그리고 완화를 위해 필요한 두께의 스케일(scale)로 표면 거칠기(surface roughness)의 피처 사이즈(feature size)를 제한하기 위해, 가능한 한 얇게 유지된다. 격자 부정합 층 상에 직접 성장되는 층은 일부 실시예들에서 3.19Å보다 크고 일부 실시예들에서 3.2Å보다 큰 면내 격자 상수를 가질 수 있다.
일부 실시예들에서, 제1 층(30)의 면내 격자 상수와 격자 부정합 층(32)의 벌크 격자 상수 사이의 차이는 적어도 1%이다. 일부 실시예들에서, 제1 층(30)의 면내 격자 상수와 격자 부정합 층(32) 위에 성장되는 층의 벌크 격자 상수 사이의 차이는 1%보다 크지 않다. 일부 실시예들에서, 격자 부정합 층 위에 성장되는 층의 벌크 격자 상수와 제1 층(30)의 면내 격자 상수 사이의 차이는 격자 부정합 층(32) 위에 성장되는 층이 제1 층(30) 상에 직접 성장되는 경우에 실질적으로 완화하지 않도록 충분히 작다. 제1 층(30)과 격자 부정합 층 위에 성장되는 층 사이에, 제1 층(30)과 격자 부정합 층 위에 성장되는 층 둘다에 대해 크게 격자 부정합되는(heavily lattice-mismatched) 격자 부정합 층(32)을 배치하는 것은, 결과적으로, 격자 부정합 층(32)과 그 위에 성장되는 층 둘다의 완전 또는 부분 완화를 초래할 수 있다.
디바이스 층들(10)은 격자 부정합 층(32) 위에 성장된다. 디바이스 층들(10)은 n- 및 p-타입 영역들(34 및 38) 사이에 삽입되는 발광 또는 활성 영역(36)을 포함한다. n-타입 영역(34)은 통상적으로 먼저 성장되고, 예를 들어, n-타입이거나 의도적으로 도핑되지 않을 수 있는, 버퍼 층들 또는 핵생성 층들과 같은 준비 층들, 성장 기판의 추후 제거를 용이하게 하기 위한 층들, 및 발광 영역이 광을 효율적으로 방출하는 데 바람직한 특정 광학적 또는 전기적 특성들을 위해 설계된 n- 또는 심지어 p-타입 디바이스 층들을 포함하는 상이한 조성들 및 도펀트 농도의 복수의 층들을 포함할 수 있다. 발광 또는 활성 영역(36)이 n-타입 영역(34) 위에 성장된다. 적절한 발광 영역들의 예들은 단일의 두꺼운 또는 얇은 발광 층, 또는 배리어 층들에 의해 분리되는 복수의 얇은 또는 두꺼운 양자 우물(quantum well) 발광 층들을 포함하는 복수의 양자 우물 발광 영역을 포함한다. p-타입 영역(38)은 발광 영역 위에 성장된다. n-타입 영역과 마찬가지로, p-타입 영역은 의도적으로 도핑되지 않은 층들, 또는 n-타입 층들을 포함하는, 상이한 조성, 두께, 및 도펀트 농도의 복수의 층들을 포함할 수 있다.
도 3은 성장 기판(20) 상에 직접 성장되는 격자 부정합 층(32)을 포함하는 본 발명의 실시예들에 따른 에피택셜 구조를 도시한다. 도 2의 구조에서, 격자 부정합 층 상에 직접 성장되는 층은 디바이스 층들(10)의 n-타입 영역(34)의 부분이다. 도 3의 구조에서, 격자 부정합 층(32) 상에 직접 성장되는 층(35)은 디바이스 층들(10)의 n-타입 영역(34)과 별개이다. 격자 부정합 층(32)과 격자 부정합 층 상에 직접 성장되는 층(35)은 도 2를 참조하여 전술한 바와 같이 동일한 특성들을 가질 수 있다.
도 4, 5, 및 6은 도 2 및 3을 참조하여 전술한 에피택셜 구조들 중 하나의 적어도 부분을 포함하는 디바이스들을 도시한다.
도 4에 도시된 디바이스에서, 디바이스 층들(10)의 p-타입 영역 및 활성 영역의 부분들은 금속화(metallization)를 위해 n-타입 층을 노출하기 위해 식각(etched)된다. 그 위에 n-콘택이 형성되는 n-타입 층은, 예를 들어, 도 2의 n-타입 영역(34), 제1 층(30), 또는 도 3의 층(35)일 수 있다. p-콘택들(44)은 p-타입 영역(38)의 하나 이상의 나머지 부분들 상에 형성되고, n-콘택들(42)은 n-타입 층(도 4의 n-타입 영역(34))의 하나 이상의 노출된 부분들 상에 형성된다. 도 4에 도시된 디바이스에서, 복수의 n-콘택 영역들이 p-콘택 영역들에 의해 끼워 넣어진다. 다른 실시예들에서, 단일 n-콘택 영역과 단일 p-콘택 영역이 형성된다. p-콘택(44) 및 n-콘택(42)이 디바이스의 동일한 측면 상에 형성된다. 콘택들은 일반적으로 반사성이고, 디바이스는 일반적으로 광이 디바이스의 꼭대기 표면, 도 4에 도시된 바와 같은 n-타입 영역(34)을 통해 추출되도록 실장된다.
디바이스는 n- 및 p-콘택들(42 및 44)과 마운트(mount)(40) 사이에 인터커넥트들(interconnects)(도시되지 않음)을 통해 마운트(40)에 실장된다. 예를 들어, 인터커넥트들은 금-금 인터커넥트들일 수 있고, 디바이스는 써모소닉 본딩(thermosonic bonding)에 의해 마운트에 부착될 수 있거나, 또는 인터커넥트들은 땜납일 수 있고, 디바이스는 리플로우 땜납(reflow soldering)에 의해 마운트에 부착될 수 있다. 성장 기판은 레이저 리프트 오프(laser lift-off), 식각, 또는 분쇄 또는 화학 기계적 연마(chemical mechanical polishing)와 같은 기계적 프로세스와 같은 성장 기판에 적절한 기법에 의해 제거될 수 있다. 일부 실시예들에서, 반도체 구조는 성장 기판으로부터 반도체 구조의 추후 분리를 용이하게 하는 H+와 같은 주입 종들로 주입되는 희생(sacrificial) 반도체 층을 포함한다. 반도체 구조는 주입된 종들을 활성화함으로써, 예를 들어, 주입된 영역이 희생 층을 확장하고 분할하도록 하는 가열에 의해, 성장 기판으로부터 분리된다. 희생 층을 주입하고 주입 종들을 활성화함으로써 성장 기판으로부터 반도체 구조를 분리하는 것은 미국 특허 출원 공개 2005/0026394 및 미국 특허 5,374,564에 더 상세히 설명되고, 이것들은 본원에 참고로 포함된다.
성장 기판을 제거한 후에, 에피택셜 기판은 예를 들어 광전기 화학 식각에 의해 박막화될 수 있다. 일부 실시예들에서, 도 2 및 3에 도시된 기판(20)과 n-타입 영역(34) 사이의 에피택셜 구조의 전부 또는 일부가 박막화 동안 제거된다. 박막화 후에 남아있는 에피택셜 구조의 꼭대기 표면은 예를 들어, 거칠게 하는 것(roughening)에 의해 또는 예를 들어, 격자 또는 광 결정 구조로 표면을 패터닝하는 것에 의해 광 추출을 향상시키도록 텍스처링(textured)될 수 있다. 일부 실시예들에서, 도 2 및 3의 성장 기판(20)은 디바이스의 부분으로 남아있다. 파장 변환 요소, 이색성 필터(dichroic filter), 또는 렌즈와 같은 이 기술분야에 알려진 구조(46)가 에피택셜 구조 위에 형성될 수 있다. 광은 디바이스로부터 구조(46)를 통해 추출된다.
도 5에 도시된 디바이스에서, 광은 디바이스로부터 에피택셜 구조의 꼭대기 표면, 즉, n- 및 p-콘택들(42 및 44)이 형성되는 표면을 통해 추출된다. 디바이스 층들(10)은 전술한 바와 같이 격자 부정합 층(32) 위에 성장된다. 거친 p-타입 표면이 형성될 수 있다. 예를 들어, p-타입 영역(38)의 꼭대기 부분이 거친 표면을 형성하는 조건들 하에서 성장될 수 있거나, 별개의, 거친 p-타입 층(48)이 p-타입 영역(38) 위에 성장될 수 있거나, 또는 p-타입 층의 매끄러운 표면이 예를 들어 광전기 화학 식각에 의해 성장 후에 식각 또는 거칠게 될 수 있다. 투명한, 도전성 산화물과 같은 투명한, 도전성 물질(50)의 층이 거친 p-타입 표면 위에 형성된다. 예를 들어, 투명한 도전성 물질(50)은 인듐 주석 산화물, 아연 산화물, 또는 루테늄 산화물일 수 있다. p-타입 구조의 부분과 발광 영역(36)이 n-타입 층을 노출하기 위해 제거된다. n-콘택(42)이 노출된 n-타입 층 상에 형성된다. p-콘택(44)이 투명한, 도전성 물질(50)의 일부분 상에 형성된다. 물질(50)은 p-타입 영역(38)을 통해 측면으로 전류를 확산한다(spread). n- 및 p-콘택들(42 및 44)은 크기가 제한될 수 있거나 투명하게 만들어질 수 있다. 디바이스는 투명한 물질(50)의 표면을 통해 광이 추출되도록 실장될 수 있다.
도 6은 수직 주입 LED를 도시한다. p-콘택(44)이 p-타입 영역(38)의 표면 상에 형성되고, 에피택셜 구조가 p-콘택(44)을 통해 마운트(52)에 부착된다. 성장 기판(20)의 전부 또는 일부가 n-타입 영역의 표면을 노출하기 위해 제거될 수 있다. n-콘택(42)이 기판을 제거함으로써 노출된 표면 상에, 또는 n-타입 영역의 측면과 같은 다른 노출된 n-타입 표면 상에 형성된다. 도 6에 도시된 바와 같이, n-콘택(42)은 반도체 구조의 한 측면 상에 형성되고, p-콘택(44)은 반도체 구조의 다른 측면 상에 형성된다. n-콘택에 대한 전기적 접촉은 도 6에 도시된 바와 같이 와이어 본드(wire bond)(54) 또는 금속 브리지(metal bridge)에 의해 이루어질 수 있다. n-콘택(42)의 크기는 광이 디바이스의 꼭대기로부터 추출될 수 있도록 도 6에 도시된 바와 같이 제한될 수 있다.
일부 실시예들에서, 예를 들어 산란(scattering)을 증가시킴으로써 디바이스로부터 광 추출을 증가시키기 위해 구조가 디바이스에 포함된다. 예를 들어, 에피택셜 구조의 표면이 거칠게 될 수 있다. 일부 실시예들에서, 산란은 Ⅲ-질화물 구조의 표면 내에 내장되거나 그 위에 형성되는 광 결정 또는 격자에 의해 야기된다. 이러한 구조에서, 광학적 굴절률의 변화들이 물질의 발광 영역에 의해 방출되는 광의 파장 근처의 간격으로 주기적인 방식으로 제공된다. 주기 및 진폭과 같은 주기적인 인덱스 변화의 파라미터들은 원하는 방출 패턴으로 추출되는 광의 양을 증가시키도록 선택될 수 있다. 예를 들어, 격자 또는 광 결정의 사이즈 및 간격은 반도체 구조의 꼭대기 표면에 수직인 방향으로 추출되는 광의 양을 최대화하도록 선택될 수 있다. 광 결정에 대한 파라미터들을 선택하여 그것을 형성하는 것은 미국 특허들 7,642,108, 7,442,965, 7,442,964, 7,294,862, 7,279,718, 7,012,279, 및 6,956,247에 더 상세히 설명되고, 이들 전부는 본원에 참고로 포함된다.
하나 이상의 파장 변환 물질들은 백색광 또는 다른 컬러들의 단색광을 생성하기 위해 디바이스 위에 배치될 수 있다. 필요하지는 않지만, LED에 의해 방출된 변환되지 않은 광은 광의 최종 스펙트럼의 부분일 수 있다. 공통 결합들의 예들은 황색 방출 인광체와 결합된 청색 방출 LED, 녹색 및 적색 방출 인광체와 결합된 청색 방출 LED, 청색 및 황색 방출 인광체들과 결합된 UV-방출 LED, 및 청색, 녹색, 및 적색 방출 인광체들과 결합된 UV-방출 LED를 포함한다. 광의 다른 컬러들을 방출하는 파장 변환 물질들은 디바이스로부터 방출되는 광의 스펙트럼을 조정하기 위해 부가될 수 있다. 복수의 파장 변환 물질들이 단일 파장 변환 층에 혼합될 수 있거나 별개의 층들로서 형성될 수 있다. 적절한 파장 변환 구조들의 예들은 LED에 접착 또는 본딩되는 사전 형성 세라믹 인광체 층들, 또는 LED 위에 전기 영동으로(electrophoretically) 퇴적, 스텐실, 스크린 프린트, 스프레이, 세디멘트(sediment), 증발, 스퍼터, 또는 그렇지 않으면 디스펜스되는 유기 봉합재(encapsulant)에 배치된 분말 인광체를 포함한다.
본 발명을 상세하게 설명하였고, 이 기술분야의 통상의 기술자들은 본 개시를 고려하여, 본원에 설명된 발명의 개념의 사상으로부터 벗어나지 않고 발명에 대해 수정들이 만들어질 수 있다는 것을 알 것이다. 따라서, 발명의 범위는 예시되고 설명된 특정 실시예들로 한정되는 것이 의도되지 않는다.

Claims (1)

  1. 제1항에 의한 장치.
KR1020187002404A 2010-05-19 2011-04-21 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스 KR102147587B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/783,197 US8692261B2 (en) 2010-05-19 2010-05-19 Light emitting device grown on a relaxed layer
US12/783,197 2010-05-19
PCT/IB2011/051754 WO2011148273A1 (en) 2010-05-19 2011-04-21 Iii-nitride light-emitting device grown on a relaxed layer

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127033053A Division KR20130108512A (ko) 2010-05-19 2011-04-21 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스

Publications (2)

Publication Number Publication Date
KR20180026474A true KR20180026474A (ko) 2018-03-12
KR102147587B1 KR102147587B1 (ko) 2020-08-25

Family

ID=44318131

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187002404A KR102147587B1 (ko) 2010-05-19 2011-04-21 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스
KR1020127033053A KR20130108512A (ko) 2010-05-19 2011-04-21 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020127033053A KR20130108512A (ko) 2010-05-19 2011-04-21 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스

Country Status (7)

Country Link
US (2) US8692261B2 (ko)
EP (1) EP2572386A1 (ko)
JP (1) JP2013526781A (ko)
KR (2) KR102147587B1 (ko)
CN (1) CN102884643B (ko)
TW (1) TWI595683B (ko)
WO (1) WO2011148273A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019172567A1 (ko) 2018-03-06 2019-09-12 주식회사 엘지화학 단위셀 정렬장치 및 이를 이용한 전극조립체 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5545269B2 (ja) * 2011-05-19 2014-07-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
WO2013126458A1 (en) 2012-02-24 2013-08-29 Skyworks Solutions, Inc. Improved structures, devices and methods releated to copper interconnects for compound semiconductors
WO2014110195A1 (en) * 2013-01-09 2014-07-17 Sensor Electronic Technology, Inc. Light emitting heterostructure with partially relaxed semiconductor layer
US9960315B2 (en) 2013-01-09 2018-05-01 Sensor Electronic Technology, Inc. Light emitting heterostructure with partially relaxed semiconductor layer
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495867B1 (en) * 2000-07-26 2002-12-17 Axt, Inc. InGaN/AlGaN/GaN multilayer buffer for growth of GaN on sapphire
KR20030093341A (ko) * 2001-05-09 2003-12-06 니콜라이 니콜라에비치 레덴트조프 반도체 장치 및 그의 제조 방법
KR20090096531A (ko) * 2006-12-22 2009-09-10 필립스 루미리즈 라이팅 캄파니 엘엘씨 변형을 줄이기 위해 템플릿 상에 성장된 3족-질화물 발광 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6233265B1 (en) 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US7279718B2 (en) 2002-01-28 2007-10-09 Philips Lumileds Lighting Company, Llc LED including photonic crystal structure
CN100483666C (zh) * 2003-01-07 2009-04-29 S.O.I.Tec绝缘体上硅技术公司 施主晶片以及重复利用晶片的方法和剥离有用层的方法
US7012279B2 (en) 2003-10-21 2006-03-14 Lumileds Lighting U.S., Llc Photonic crystal light emitting device
US20050205883A1 (en) 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US6956247B1 (en) 2004-05-26 2005-10-18 Lumileds Lighting U.S., Llc Semiconductor light emitting device including photonic band gap material and luminescent material
US7442964B2 (en) 2004-08-04 2008-10-28 Philips Lumileds Lighting Company, Llc Photonic crystal light emitting device with multiple lattices
US7736945B2 (en) 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
WO2007032355A1 (ja) 2005-09-15 2007-03-22 Matsushita Electric Industrial Co., Ltd. 半導体発光素子
SG170031A1 (en) 2006-02-23 2011-04-29 Azzurro Semiconductors Ag Nitride semiconductor component and process for its production
US20080149946A1 (en) * 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
US7928448B2 (en) * 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
JP2010103478A (ja) * 2008-09-25 2010-05-06 Panasonic Corp 窒化物半導体装置及びその製造方法
JP5077303B2 (ja) 2008-10-07 2012-11-21 住友電気工業株式会社 窒化ガリウム系半導体発光素子、窒化ガリウム系半導体発光素子を作製する方法、窒化ガリウム系発光ダイオード、エピタキシャルウエハ、及び窒化ガリウム系発光ダイオードを作製する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495867B1 (en) * 2000-07-26 2002-12-17 Axt, Inc. InGaN/AlGaN/GaN multilayer buffer for growth of GaN on sapphire
KR20030093341A (ko) * 2001-05-09 2003-12-06 니콜라이 니콜라에비치 레덴트조프 반도체 장치 및 그의 제조 방법
KR20090096531A (ko) * 2006-12-22 2009-09-10 필립스 루미리즈 라이팅 캄파니 엘엘씨 변형을 줄이기 위해 템플릿 상에 성장된 3족-질화물 발광 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019172567A1 (ko) 2018-03-06 2019-09-12 주식회사 엘지화학 단위셀 정렬장치 및 이를 이용한 전극조립체 제조 방법

Also Published As

Publication number Publication date
US8692261B2 (en) 2014-04-08
US20140162389A1 (en) 2014-06-12
TW201201406A (en) 2012-01-01
JP2013526781A (ja) 2013-06-24
KR102147587B1 (ko) 2020-08-25
TWI595683B (zh) 2017-08-11
EP2572386A1 (en) 2013-03-27
US20110284890A1 (en) 2011-11-24
KR20130108512A (ko) 2013-10-04
CN102884643B (zh) 2016-04-13
US8945975B2 (en) 2015-02-03
WO2011148273A1 (en) 2011-12-01
CN102884643A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
US8106403B2 (en) III-nitride light emitting device incorporation boron
US9991414B2 (en) Method of forming a composite substrate
JP5726255B2 (ja) 歪みが低減された発光層を備えるｉｉｉ−窒化物発光デバイス
US9209359B2 (en) Light emitting device with improved extraction efficiency
TWI416757B (zh) 多波長發光二極體及其製造方法
US8945975B2 (en) Light emitting device grown on a relaxed layer
US20120264248A1 (en) Iii-nitride light emitting device with curvature control layer
KR20120094502A (ko) 얇은 ｎ-형 영역을 갖는 ⅲ-ｖ족 발광 디바이스
US20210151567A1 (en) Indium-gallium-nitride structures and devices
KR101810711B1 (ko) 반도체 소자를 성장시키기 위한 복합 성장 기판
TWI649897B (zh) 用於製造發光裝置的方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant