KR20180020860A - Semi-conductor package and module of electronic device using the same - Google Patents

Semi-conductor package and module of electronic device using the same Download PDF

Info

Publication number
KR20180020860A
KR20180020860A KR1020170025309A KR20170025309A KR20180020860A KR 20180020860 A KR20180020860 A KR 20180020860A KR 1020170025309 A KR1020170025309 A KR 1020170025309A KR 20170025309 A KR20170025309 A KR 20170025309A KR 20180020860 A KR20180020860 A KR 20180020860A
Authority
KR
South Korea
Prior art keywords
frame
electronic component
metal layer
layer
semiconductor package
Prior art date
Application number
KR1020170025309A
Other languages
Korean (ko)
Other versions
KR102656394B1 (en
Inventor
김태현
김석경
한규범
김태훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US15/600,114 priority Critical patent/US10170410B2/en
Priority to CN201710610963.7A priority patent/CN107768321B/en
Priority to CN202010940213.8A priority patent/CN112018072A/en
Publication of KR20180020860A publication Critical patent/KR20180020860A/en
Application granted granted Critical
Publication of KR102656394B1 publication Critical patent/KR102656394B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials

Abstract

Disclosed is a semiconductor package which comprises: a frame having a penetration hole formed therein; an electronic component arranged in the penetration hole of the frame; a metal layer formed on at least one of an inner surface of the frame and an upper surface of the electronic component; a rewiring unit formed in a lower portion of the frame and the electronic component; and a conductive layer formed to be connected to the metal layer. Therefore, the semiconductor package improves heat radiating features and EMI shielding performance.

Description

반도체 패키지 및 이를 이용한 전자소자 모듈{Semi-conductor package and module of electronic device using the same}TECHNICAL FIELD [0001] The present invention relates to a semiconductor package and an electronic device module using the same,

본 발명은 반도체 패키지 및 이를 이용한 전자소자 모듈에 관한 것이다.The present invention relates to a semiconductor package and an electronic device module using the same.

최근 반도체 패키지의 경박단소화로 인하여 전자부품의 작동 시 동반되는 파워 손실(Power loss)에 의한 방열이 큰 이슈가 되고 있다. 그리고, 전자부품으로부터 발생되는 열은 전자부품 및 반도체 패키지를 열화시켜 신뢰성 및 특성을 저하시키는 문제를 초래한다.Recently, heat dissipation due to the power loss accompanying the operation of electronic parts has become a big issue due to the light and short life of the semiconductor package. The heat generated from the electronic parts deteriorates the electronic parts and the semiconductor package, resulting in a problem of lowering reliability and characteristics.

이에 추가하여 전자제품의 크기가 축소되는 소형화 경향에 따라 다양한 소자간의 거리가 가까워지고 기존에 사용하는 EMI 차폐 방법이 소형화로 인하여 적용이 어려운 문제가 있다.In addition to this, there is a problem that it is difficult to apply the conventional EMI shielding method due to miniaturization because the distance between the various devices becomes close to each other as the size of the electronic product is reduced.

이에 따라, 상기한 문제점들을 해결할 수 있는 새로운 구조의 방열 및 EMI 차폐 성능 향상을 위한 구조의 개발이 필요한 실정이다.Accordingly, there is a need to develop a structure for improving heat dissipation and EMI shielding performance of a new structure that can solve the above problems.

국내 공개특허공보 제10-2014-0043568호Korean Patent Publication No. 10-2014-0043568

방열 특성 및 EMI 차폐 성능을 향상시킬 수 있는 반도체 패키지 및 이를 이용한 전자소자 모듈가 제공된다.A semiconductor package capable of improving heat dissipation characteristics and EMI shielding performance, and an electronic device module using the semiconductor package.

본 발명의 일 실시예에 따른 반도체 패키지는 관통홀이 형성되는 프레임과, 상기 프레임의 관통홀 내에 배치되는 전자부품과, 상기 프레임의 내면과 상기 전자부품의 상면 중 적어도 하나에 형성되는 금속층과, 상기 프레임과 전자부품의 하부에 형성되는 재배선부 및 상기 금속층에 연결되도록 형성되는 전도성층을 포함한다.According to an aspect of the present invention, there is provided a semiconductor package including: a frame having a through hole; an electronic component disposed in the through hole of the frame; a metal layer formed on at least one of an inner surface of the frame and an upper surface of the electronic component; A rewiring portion formed on the lower portion of the frame and the electronic component, and a conductive layer formed to be connected to the metal layer.

방열 특성 및 EMI 차폐 성능을 향상시킬 수 있는 효과가 있다.Heat radiation characteristics and EMI shielding performance can be improved.

도 1은 본 발명의 제1 실시예에 따른 반도체 패키지를 나타내는 개략 단면도이다.
도 2 내지 도 9는 본 발명의 제1 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정 흐름도이다.
도 10은 본 발명의 제2 실시예에 따른 반도체 패키지를 나타내는 개략 단면도이다.
도 11는 본 발명의 제3 실시예에 따른 반도체 패키지를 나타내는 개략 단면도이다.
도 12 내지 도 19는 본 발명의 제3 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정 흐름도이다.
도 20은 본 발명의 제1 실시예에 따른 전자소자 모듈을 나타내는 개략 단면도이다.
도 21은 본 발명의 제2 실시예에 따른 전자소자 모듈을 나타내는 개략 단면도이다.
도 22은 본 발명의 제3 실시예에 따른 전자소자 모듈을 나타내는 개략 단면도이다.1 is a schematic cross-sectional view showing a semiconductor package according to a first embodiment of the present invention.
2 to 9 are process flow diagrams illustrating a method of manufacturing a semiconductor package according to a first embodiment of the present invention.
10 is a schematic cross-sectional view showing a semiconductor package according to a second embodiment of the present invention.
11 is a schematic cross-sectional view showing a semiconductor package according to a third embodiment of the present invention.
12 to 19 are process flow diagrams illustrating a method of manufacturing a semiconductor package according to a third embodiment of the present invention.
20 is a schematic cross-sectional view showing an electronic device module according to the first embodiment of the present invention.
21 is a schematic sectional view showing an electronic device module according to a second embodiment of the present invention.
22 is a schematic cross-sectional view showing an electronic device module according to a third embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. The shape and size of elements in the drawings may be exaggerated for clarity.

도 1은 본 발명의 제1 실시예에 따른 반도체 패키지를 나타내는 개략 단면도이다.1 is a schematic cross-sectional view showing a semiconductor package according to a first embodiment of the present invention.

도 1을 참조하면, 본 발명의 제1 실시예에 따른 반도체 패키지(100)는 일예로서, 프레임(110), 재배선부(120), 전자부품(130), 금속층(140) 및 전도성층(150)을 포함하여 구성될 수 있다.1, a semiconductor package 100 according to a first embodiment of the present invention includes a frame 110, a redistributing portion 120, an electronic component 130, a metal layer 140, and a conductive layer 150 ). ≪ / RTI >

프레임(110)에는 전자부품(130)이 삽입 배치되는 관통홀(112)이 형성될 수 있다. 즉, 프레임(110)은 전자부품(130)을 감싸도록 배치되며, 일예로서 전자부품(130)이 관통홀(112)의 내부에 배치되는 플레이트 형상을 가질 수 있다.The frame 110 may be formed with a through hole 112 through which the electronic component 130 is inserted. That is, the frame 110 is disposed to surround the electronic component 130, and may have a plate shape in which the electronic component 130 is disposed inside the through hole 112, for example.

한편, 프레임(110)에는 복수개의 비아(114)가 형성될 수 있으며, 일예로서 비아(114)는 후술할 전도성층(150)과 그라운드 전극을 연결하는 역할을 수행할 수 있다.A plurality of vias 114 may be formed in the frame 110. For example, the vias 114 may serve to connect a conductive layer 150 and a ground electrode, which will be described later.

그리고, 프레임(110)은 코어(116)와, 코어(116)의 상면과 저면에 형성되는 도체층(118)으로 구성될 수 있다.The frame 110 may include a core 116 and a conductor layer 118 formed on the upper and lower surfaces of the core 116.

코어(116)는 절연재질로 이루어질 수 있으며, 예를 들어 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Bulid-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 코어(116)는 강성 및 열 전도도가 우수한 금속(metal)이 그 내부에 배치될 수도 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 그 내부에 배치될 수도 있다. The core 116 may be made of an insulating material, for example, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as a glass fiber or an inorganic filler, But are not limited to, prepreg, ABF (Ajinomoto Bulid-up Film), FR-4, BT (bismaleimide triazine) resin and the like. The core 116 may be formed of a metal having excellent rigidity and thermal conductivity. An Fe-Ni alloy may be used as the metal, and Cu plating may be formed on the surface of the Fe-Ni alloy It is possible. In addition, other glass, ceramic, plastic, or the like may be disposed therein.

도체층(118)은 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함할 수 있다. 도체층(118)은 공지의 방법으로 형성될 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.The conductor layer 118 is selected from silver (Ag), Pd, Al, Ni, Ti, Au, Cu, At least one substance or at least a mixture of substances. The conductor layer 118 may be formed by a known method, for example, by electrolytic copper plating or electroless copper plating. More specifically, it is possible to use a chemical vapor deposition (PVD), a physical vapor deposition (PVD), a sputtering, a subtractive, an additive, a semi-additive process, An additive process), but the present invention is not limited thereto.

재배선부(120)는 프레임(110)의 저면에 형성되며, 전자부품(130)은 재배선부(120) 상에 실장될 수 있다. 일예로서, 재배선부(120)는 절연층(122)과 배선층(124)을 구비할 수 있다. 그리고, 재배선부(120)의 하부로 노출되는 배선층(124)에는 솔더(102)가 형성될 수 있다.The redistribution section 120 is formed on the bottom surface of the frame 110 and the electronic component 130 can be mounted on the redistribution section 120. As an example, the redistribution line section 120 may include an insulation layer 122 and a wiring layer 124. The solder 102 may be formed on the wiring layer 124 exposed to the lower portion of the redistribution line portion 120.

한편, 재배선부(120)의 배선층(124)은 비아(114)에 전기적으로 연결될 수 있다.The wiring layer 124 of the redistribution line 120 may be electrically connected to the via 114.

또한, 재배선부(120)의 절연층(122)은 전자부품(130)과 프레임(110)에 형성되는 금속층(140) 사이에 형성되는 공간에도 형성될 수 있다. 이에 따라, 전자부품(130)은 재배선부(120)의 절연층(122)에 의해 고정될 수 있다.The insulating layer 122 of the redistribution line 120 may also be formed in a space formed between the electronic component 130 and the metal layer 140 formed on the frame 110. Accordingly, the electronic component 130 can be fixed by the insulating layer 122 of the redistribution part 120.

전자부품(130)은 프레임(110)의 관통홀(112) 내에 삽입 배치되도록 재배선부(120) 상에 설치된다. 한편, 전자부품(130)의 저면에는 재배선부(120)의 배선층(124)에 연결되는 연결패드(미도시)가 노출될 수 있다.The electronic component 130 is installed on the re-wiring portion 120 so as to be inserted into the through hole 112 of the frame 110. [ Connection pads (not shown) connected to the wiring layer 124 of the re-wiring part 120 may be exposed on the bottom surface of the electronic component 130.

일예로서, 전자부품(130)은 IC 칩일 수 있다. 다만, 이에 한정되지 않으며 전자부품(130)은 이미지센서, 메모리칩 등 다양한 칩으로 변경 가능할 것이다.For example, the electronic component 130 may be an IC chip. However, the present invention is not limited thereto, and the electronic component 130 may be modified into various chips such as an image sensor and a memory chip.

금속층(140)은 전자부품(130)의 상면에 형성되는 제1 금속층(142)을 구비할 수 있다. 제1 금속층(142)은 전자부품(130)의 제조시 형성되어 제1 금속층(142)이 형성된 전자부품(130)이 재배선부(120) 상에 설치되는 것이다. 제1 금속층(142)은 일예로서, 구리(Cu) 또는 니켈(Ni) 중 어느 하나 또는 이들 중 어느 하나를 함유한 합금재질로 이루어질 수 있다.The metal layer 140 may include a first metal layer 142 formed on an upper surface of the electronic component 130. The first metal layer 142 is formed on the redistribution part 120 when the electronic part 130 is formed and the first metal layer 142 is formed on the electronic part 130. The first metal layer 142 may be made of an alloy material containing any one of copper (Cu) and nickel (Ni) or any one of them.

금속층(140)은 프레임(110)의 내면에 형성되는 제2 금속층(144)을 구비할 수 있다. 제2 금속층(144)도 일예로서, 구리(Cu) 또는 니켈(Ni) 중 어느 하나 또는 이들 중 어느 하나를 함유한 합금재질로 이루어질 수 있다.The metal layer 140 may include a second metal layer 144 formed on the inner surface of the frame 110. The second metal layer 144 may be made of an alloy material containing any one of copper (Cu) and nickel (Ni), or any one of them.

일예로서, 금속층(140)은 그라운드 전극(미도시)과 전기적으로 연결될 수 있다. 다시 말해, 제1,2 금속층(142,144)은 그라운드 전극과 전기적으로 연결될 수 있다.For example, the metal layer 140 may be electrically connected to a ground electrode (not shown). In other words, the first and second metal layers 142 and 144 may be electrically connected to the ground electrode.

이와 같이, 금속층(140)이 프레임(110)의 내면에 형성되므로, 전자부품(130)으로부터 발생되는 열이 금속층(140)을 통해 재배선부(120) 및 도체층(118)으로 전달되어 열방출 효율을 향상시킬 수 있는 것이다.Since the metal layer 140 is formed on the inner surface of the frame 110, the heat generated from the electronic component 130 is transmitted to the redistribution part 120 and the conductor layer 118 through the metal layer 140, It is possible to improve the efficiency.

나아가, 금속층(140)이 그라운드 전극과 전기적으로 연결되므로 EMI 차폐 성능을 향상시킬 수 있는 것이다.Further, since the metal layer 140 is electrically connected to the ground electrode, the EMI shielding performance can be improved.

전도성층(150)은 프레임(110)의 상면과 전자부품(130) 상면을 덮도록 형성된다. 이와 같이 형성되는 전도성층(150)은 EMI 차폐 및 방열기능을 수행한다. 다시 말해, 전도성층(150)은 프레임(110)의 상면에 형성되는 도체층(118)과, 전자부품(130)의 상면에 형성되는 금속층(140)을 연결하는 역할을 수행하여 EMI 차폐 및 방열기능을 수행하는 것이다.The conductive layer 150 is formed to cover the upper surface of the frame 110 and the upper surface of the electronic component 130. The conductive layer 150 thus formed performs an EMI shielding function and a heat dissipation function. In other words, the conductive layer 150 connects the conductor layer 118 formed on the upper surface of the frame 110 and the metal layer 140 formed on the upper surface of the electronic component 130, Function.

한편, 전도성층(150)은 은 에폭시(Ag Epoxy), 전도성 에폭시, 솔더 재료로 이루어질 수 있다.Meanwhile, the conductive layer 150 may be made of Ag Epoxy, conductive epoxy, or a solder material.

이와 같이, 전도성층(150)이 프레임(110)의 상면과 전자부품(130) 상면을 덮도록 형성되므로, 전도성층(150)이 형성되지 않은 경우와 비교하여 EMI 차폐 특성이 향상될 수 있다. 다시 말해, EMC 몰드층이 형성된 경우와 비교하여 전도성층(150)이 형성되는 경우 EMI 차폐 특성이 향상될 수 있다. 나아가, 방열 성능도 향상시킬 수 있다.Since the conductive layer 150 is formed to cover the upper surface of the frame 110 and the upper surface of the electronic component 130, the EMI shielding property can be improved as compared with the case where the conductive layer 150 is not formed. In other words, the EMI shielding property can be improved when the conductive layer 150 is formed as compared with the case where the EMC mold layer is formed. Further, the heat dissipation performance can be improved.

상기한 바와 같이, 전도성층(150)을 통해 EMI 차폐 특성 및 방열 성능을 향상시킬 수 있다.As described above, the EMI shielding property and the heat radiation performance can be improved through the conductive layer 150.

이하에서는 도면을 참조하여 본 발명의 제1 실시예에 따른 반도체 패키지의 제조방법에 대하여 설명하기로 한다.Hereinafter, a method of manufacturing a semiconductor package according to a first embodiment of the present invention will be described with reference to the drawings.

도 2 내지 도 9은 본 발명의 제1 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정 흐름도이다.2 to 9 are process flow diagrams illustrating a method of manufacturing a semiconductor package according to a first embodiment of the present invention.

먼저, 도 2에 도시된 바와 같이 프레임(110)에 관통홀(112)과 비아홀(114a)을 형성한다. 한편, 비아홀(114a)은 관통홀(112)의 주위에 복수개가 형성될 수 있다.First, a through hole 112 and a via hole 114a are formed in the frame 110 as shown in FIG. Meanwhile, a plurality of via holes 114a may be formed around the through holes 112.

한편, 프레임(110)은 절연 재질로 이루어지는 코어(116)과, 코어(116)의 상면과 저면에 형성되는 도체층(118)으로 구성될 수 있다.The frame 110 may include a core 116 made of an insulating material and a conductor layer 118 formed on an upper surface and a bottom surface of the core 116.

이후, 도 3에 도시된 바와 같이, 프레임(210)의 내면에 금속층(140)을 형성한다. 한편, 금속층(240)은 일예로서, 구리(Cu) 또는 니켈(Ni) 중 어느 하나 또는 이들 중 어느 하나를 함유한 합금재질로 이루어질 수 있다.Then, as shown in FIG. 3, a metal layer 140 is formed on the inner surface of the frame 210. Meanwhile, the metal layer 240 may be made of an alloy material containing any one of copper (Cu) and nickel (Ni) or any one of them.

한편, 프레임(210)에 형성된 비아홀(214a)에 전도성 재질로 이루어지는 물질을 충진하여 비아(214)를 형성한다.Meanwhile, the via hole 214a formed in the frame 210 is filled with a material made of a conductive material to form the via 214.

이후, 도 4에 도시된 바와 같이, 프레임(110)의 저면 측에 제1 캐리어(10)를 부착한다. 제1 캐리어(10)는 전자부품(130) 및 전도성층(150)의 형성을 위해 임시로 부착되는 구성으로서 이후 제거된다.Then, as shown in Fig. 4, the first carrier 10 is attached to the bottom surface side of the frame 110. Fig. The first carrier 10 is then removed as a temporary attachment configuration for formation of the electronic component 130 and the conductive layer 150.

제1 캐리어(10)의 부착이 완료되면, 도 5에 도시된 바와 같이, 전자부품(130)이 제1 캐리어(10) 상에 부착된다. 이때, 전자부품(130)은 프레임(110)의 관통홀(112) 내에 삽입 배치된다. 그리고, 전자부품(130)은 프레임(110)의 내면에 형성된 금속층(130)과 소정 간격 이격 배치되도록 제1 캐리어(10)에 설치된다.When the attachment of the first carrier 10 is completed, the electronic component 130 is attached onto the first carrier 10, as shown in Fig. At this time, the electronic component 130 is inserted into the through hole 112 of the frame 110. The electronic component 130 is installed on the first carrier 10 so as to be spaced apart from the metal layer 130 formed on the inner surface of the frame 110 by a predetermined distance.

한편, 전자부품(130) 상면에는 금속층(140)이 구비된다. 그리고, 전자부품(130)의 상면에 형성되는 금속층(140)은 전자부품(130)의 제조 과정에서 형성되는 구성으로서, 프레임(210)의 내면에 형성되는 금속층(140)과는 별도로 형성된다.On the other hand, a metal layer 140 is provided on the upper surface of the electronic component 130. The metal layer 140 formed on the upper surface of the electronic component 130 is formed in the process of manufacturing the electronic component 130 and is formed separately from the metal layer 140 formed on the inner surface of the frame 210.

즉, 금속층(140)이 상면에 형성된 전자부품(130)이 제1 캐리어(10) 상에 설치되는 것이다.That is, the electronic component 130 on which the metal layer 140 is formed is provided on the first carrier 10.

다만, 이에 한정되지 않으며, 금속층(140)은 전자부품(130)이 제1 캐리어(10) 상에 설치된 상태에서 형성될 수도 있을 것이다.However, the present invention is not limited thereto, and the metal layer 140 may be formed while the electronic component 130 is installed on the first carrier 10.

이후, 도 6에 도시된 바와 같이, 프레임(110)의 하단부에 재배선부(120)가 형성된다. 재배선부(120)는 절연층(122)과 배선층(124)을 구비하며, 배선층(124)은 그라운드 전극과 전기적으로 연결될 수 있다.Thereafter, as shown in FIG. 6, a redistribution part 120 is formed at the lower end of the frame 110. The re-routing part 120 includes an insulating layer 122 and a wiring layer 124, and the wiring layer 124 may be electrically connected to the ground electrode.

한편, 전자부품(130)도 배선층(124)과 전기적으로 연결된다.On the other hand, the electronic component 130 is also electrically connected to the wiring layer 124.

그리고, 재배선부(120)의 절연층(122)은 전자부품(130)과, 프레임(110)의 내면에 형성되는 금속층(140)에 의해 형성되는 공간에도 형성되어 전자부품(130)을 고정시키는 역할도 수행한다.The insulating layer 122 of the re-wiring part 120 is also formed in the space formed by the electronic part 130 and the metal layer 140 formed on the inner surface of the frame 110 to fix the electronic part 130 It also plays a role.

이후, 도 7에 도시된 바와 같이, 제1 캐리어(10)를 제거하고, 제1 캐리어(10)가 설치된 면의 반대면에 제2 캐리어(20)를 설치한다.Thereafter, as shown in Fig. 7, the first carrier 10 is removed, and the second carrier 20 is installed on the side opposite to the side where the first carrier 10 is installed.

이후, 8에 도시된 바와 같이, 전도성층(150)이 형성된다. 전도성층(150)은 프레임(110)의 도체층(118)과 전자부품(130)에 형성된 금속층(140)을 덮도록 형성된다. 이와 같이 형성되는 전도성층(150)은 EMI 차폐 및 방열기능을 수행한다.Thereafter, as shown at 8, a conductive layer 150 is formed. The conductive layer 150 is formed to cover the conductor layer 118 of the frame 110 and the metal layer 140 formed on the electronic component 130. [ The conductive layer 150 thus formed performs an EMI shielding function and a heat dissipation function.

한편, 전도성층(150)은 은 에폭시(Ag Epoxy), 전도성 에폭시, 솔더 재료로 이루어질 수 있다.Meanwhile, the conductive layer 150 may be made of Ag Epoxy, conductive epoxy, or a solder material.

전도성층(150)의 형성이 완료되면, 도 9에 도시된 바와 같이 제2 캐리어(20)를 제거한 후 재배선부(120)의 저면에 솔더(102)가 형성된다.When the formation of the conductive layer 150 is completed, a solder 102 is formed on the bottom surface of the redistributing portion 120 after removing the second carrier 20 as shown in FIG.

상기한 바와 같이, 전도성층(150)을 형성함으로써 EMI 차폐 성능 및 방열 성능을 향상시킬 수 있는 것이다.As described above, the EMI shielding performance and the heat radiation performance can be improved by forming the conductive layer 150.

나아가, 재배선부(120)를 통해 전자부품(130)을 고정시킬 수 있다.Further, the electronic component 130 can be fixed through the re-arraying portion 120.

이하에서는 도면을 참조하여 본 발명의 제2 실시예에 따른 반도체 패키지에 대하여 설명하기로 한다. 다만, 상기에서 설명한 구성요소와 동일한 구성요소에 대해서는 자세한 설명을 생략하고 상기한 설명에 갈음하기로 한다.Hereinafter, a semiconductor package according to a second embodiment of the present invention will be described with reference to the drawings. However, the same components as those described above will not be described in detail, and the description will be omitted.

도 10은 본 발명의 제2 실시예에 따른 반도체 패키지를 나타내는 개략 단면도이다.10 is a schematic cross-sectional view showing a semiconductor package according to a second embodiment of the present invention.

도 10을 참조하면, 본 발명의 제2 실시예에 따른 반도체 패키지(200)는 일예로서, 프레임(110), 재배선부(120), 전자부품(130), 금속층(140) 및 전도성층(250)을 포함하여 구성될 수 있다.Referring to FIG. 10, a semiconductor package 200 according to a second embodiment of the present invention includes a frame 110, a redistributing portion 120, an electronic component 130, a metal layer 140, and a conductive layer 250 ). ≪ / RTI >

한편, 프레임(110), 재배선부(120), 전자부품(130) 및 금속층(140)은 상기한 본 발명의 제1 실시예에 따른 전자부품 내장 기판(100)에 구비되는 구성과 동일한 구성이므로 자세한 설명을 생략하고 상기한 설명에 갈음하기로 한다.The frame 110, the redistributing portion 120, the electronic component 130, and the metal layer 140 have the same configuration as that of the electronic component built-in substrate 100 according to the first embodiment of the present invention The detailed description will be omitted and the above description will be omitted.

전도성층(250)은 프레임(110)의 도체층(118)과, 전자부품(130)의 금속층(140)을 연결하도록 형성된다. 일예로서, 전도성층(250)은 사각형 띠 형상을 가질 수 있다. 다시 말해, 전자부품(130)의 상면에 형성되는 금속층(140)이 종국적으로 그라운드 전극과 연결되도록 함으로써 EMI 차폐 성능을 향상시킬 수 있는 것이다.The conductive layer 250 is formed to connect the conductor layer 118 of the frame 110 and the metal layer 140 of the electronic component 130. As an example, the conductive layer 250 may have a rectangular band shape. In other words, the EMI shielding performance can be improved by connecting the metal layer 140 formed on the upper surface of the electronic component 130 to the ground electrode.

나아가, 전자부품(130)으로부터 발생되는 열이 전도성층(250)을 통해 전달되므로 방열 효율을 향상시킬 수 있는 것이다.Further, since the heat generated from the electronic component 130 is transmitted through the conductive layer 250, the heat dissipation efficiency can be improved.

한편, 전도성층(50)은 은 에폭시(Ag Epoxy), 전도성 에폭시, 솔더 재료로 이루어질 수 있다.Meanwhile, the conductive layer 50 may be made of Ag Epoxy, conductive epoxy, or a solder material.

이와 같이, 전도성층(250)이 도체층(118)과 금속층(140)을 연결하도록 형성되므로, 전도성층(250)이 형성되지 않은 경우와 비교하여 EMI 차폐 특성이 향상될 수 있다. 다시 말해, EMC 몰드층이 형성된 경우와 비교하여 전도성층(250)이 형성되는 경우 EMI 차폐 특성이 향상될 수 있다. 나아가, 방열 성능도 향상시킬 수 있다.Since the conductive layer 250 is formed so as to connect the conductive layer 118 and the metal layer 140, the EMI shielding property can be improved as compared with the case where the conductive layer 250 is not formed. In other words, the EMI shielding property can be improved when the conductive layer 250 is formed as compared with the case where the EMC mold layer is formed. Further, the heat dissipation performance can be improved.

나아가, 전도성층(250)이 도체층(118)과 금속층(140)을 연결하는 띠 형상을 가지도록 형성되므로, 제조비용이 절감되며 제조수율이 향상될 수 있다.Further, since the conductive layer 250 is formed to have a strip shape connecting the conductor layer 118 and the metal layer 140, the manufacturing cost can be reduced and the manufacturing yield can be improved.

상기한 바와 같이, 전도성층(250)을 통해 EMI 차폐 특성 및 방열 성능을 향상시킬 수 있다. 나아가, 제조비용을 절감시킬 수 있으며, 제조수율을 향상시킬 수 있다.As described above, the EMI shielding property and the heat radiation performance can be improved through the conductive layer 250. Further, the manufacturing cost can be reduced, and the manufacturing yield can be improved.

이하에서는 도면을 참조하여 본 발명의 제3 실시예에 따른 반도체 패키지에 대하여 설명하기로 한다.Hereinafter, a semiconductor package according to a third embodiment of the present invention will be described with reference to the drawings.

도 11은 본 발명의 제3 실시예에 따른 반도체 패키지를 나타내는 개략 단면도이다.11 is a schematic cross-sectional view showing a semiconductor package according to a third embodiment of the present invention.

도 11을 참조하면, 본 발명의 제3 실시예에 따른 반도체 패키지(300)는 일예로서, 프레임(310), 재배선부(320), 전자부품(330), 제1 금속층(340) 및 제2 금속층(350)을 포함하여 구성될 수 있다.Referring to FIG. 11, a semiconductor package 300 according to a third embodiment of the present invention includes a frame 310, a redistribution part 320, an electronic part 330, a first metal layer 340, And a metal layer 350.

프레임(310)에는 전자부품(330)이 삽입 배치되는 관통홀(312)이 형성될 수 있다. 즉, 프레임(310)은 전자부품(330)을 감싸도록 배치되며, 일예로서 전자부품(330)이 관통홀(312)의 내부에 배치되는 플레이트 형상을 가질 수 있다.A through hole 312 through which the electronic component 330 is inserted may be formed in the frame 310. That is, the frame 310 is disposed to surround the electronic component 330, and may have a plate shape, for example, in which the electronic component 330 is disposed inside the through-hole 312.

한편, 프레임(310)에는 복수개의 비아(314)가 형성될 수 있으며, 일예로서 비아(314)는 후술할 제1,2 금속층(340,350)과 그라운드 전극을 연결하는 역할을 수행할 수 있다.A plurality of vias 314 may be formed in the frame 310. For example, the vias 314 can connect the first and second metal layers 340 and 350 and a ground electrode.

그리고, 프레임(310)은 코어(316)와, 코어(316)의 상면과 저면에 형성되는 도체층(318)으로 구성될 수 있다.The frame 310 may be composed of a core 316 and a conductor layer 318 formed on the top and bottom surfaces of the core 316.

코어(316)는 절연재질로 이루어질 수 있으며, 예를 들어 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Bulid-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 코어(116)는 강성 및 열 전도도가 우수한 금속(metal)이 그 내부에 배치될 수도 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 그 내부에 배치될 수도 있다. The core 316 may be made of an insulating material, for example, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as a glass fiber or an inorganic filler, But are not limited to, prepreg, ABF (Ajinomoto Bulid-up Film), FR-4, BT (bismaleimide triazine) resin and the like. The core 116 may be formed of a metal having excellent rigidity and thermal conductivity. An Fe-Ni alloy may be used as the metal, and Cu plating may be formed on the surface of the Fe-Ni alloy It is possible. In addition, other glass, ceramic, plastic, or the like may be disposed therein.

도체층(318)은 전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 등에서 선택되는 적어도 하나의 물질 또는 적어도 둘의 물질의 혼합물을 포함할 수 있다. 도체층(318)은 공지의 방법으로 형성될 수 있으며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.The conductor layer 318 is selected from silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), copper (Cu) At least one substance or at least a mixture of substances. The conductor layer 318 may be formed by a known method, for example, by electrolytic copper plating or electroless copper plating. More specifically, it is possible to use a chemical vapor deposition (PVD), a physical vapor deposition (PVD), a sputtering, a subtractive, an additive, a semi-additive process, An additive process), but the present invention is not limited thereto.

재배선부(320)는 프레임(310)의 저면에 형성되며, 전자부품(330)은 재배선부(320) 상에 실장될 될 수 있다. 일예로서, 재배선부(320)는 절연층(322)과 배선층(324)을 구비할 수 있다. 그리고, 재배선부(320)의 하부로 노출되는 배선층(324)에는 솔더(302)가 형성될 수 있다.The redistribution line portion 320 may be formed on the bottom surface of the frame 310 and the electronic component 330 may be mounted on the redistribution portion 320. As an example, the redistribution line portion 320 may include an insulation layer 322 and a wiring layer 324. The solder 302 may be formed on the wiring layer 324 exposed to the lower portion of the re-

한편, 재배선부(320)의 배선층(324)은 비아(314)에 전기적으로 연결될 수 있다.Meanwhile, the wiring layer 324 of the redistribution portion 320 may be electrically connected to the via 314.

또한, 재배선부(320)의 절연층(322)은 전자부품(330)과 프레임(310)에 형성되는 금속층(340) 사이에 형성되는 공간에도 형성될 수 있다. 이에 따라, 전자부품(330)은 절연층(322)에 의해 고정될 수 있다.The insulating layer 322 of the redistribution line 320 may also be formed in a space formed between the electronic component 330 and the metal layer 340 formed on the frame 310. Accordingly, the electronic component 330 can be fixed by the insulating layer 322.

전자부품(330)은 프레임(310)의 관통홀(312) 내에 삽입 배치되도록 재배선부(320) 상에 설치된다. 한편, 전자부품(330)의 저면에는 재배선부(320)의 배선층(324)에 연결되는 연결패드가 노출될 수 있다.The electronic component 330 is mounted on the re-wiring portion 320 so as to be inserted into the through-hole 312 of the frame 310. Meanwhile, a connection pad connected to the wiring layer 324 of the re-routing part 320 may be exposed on the bottom surface of the electronic component 330. [

일예로서, 전자부품(330)은 IC 칩일 수 있다. 다만, 이에 한정되지 않으며 전자부품(330)은 이미지센서, 메모리칩 등 다양한 칩으로 변경 가능할 것이다.As an example, the electronic component 330 may be an IC chip. However, the present invention is not limited thereto, and the electronic component 330 may be modified into various chips such as an image sensor and a memory chip.

제1 금속층(340)은 프레임(310)의 내면에 형성될 수 있다. 그리고, 제1 금속층(340)은 일예로서, 구리(Cu) 또는 니켈(Ni) 중 어느 하나 또는 이들 중 어느 하나를 함유하는 합금재질로 이루어질 수 있다. 또한, 금속층(340)은 일예로서 그라운드 전극과 전기적으로 연결될 수 있다.The first metal layer 340 may be formed on the inner surface of the frame 310. The first metal layer 340 may be made of an alloy material containing any one of copper (Cu) and nickel (Ni) or any one of them. Also, the metal layer 340 may be electrically connected to the ground electrode as an example.

이와 같이, 제1 금속층(340)이 프레임(310)의 내면에 형성되므로, 방열 특성이 향상될 수 있다. 나아가, 제1 금속층(340)이 그라운드 전극에 연결되므로 EMI 차폐 성능을 향상시킬 수 있는 것이다.Since the first metal layer 340 is formed on the inner surface of the frame 310, the heat radiation characteristics can be improved. Further, since the first metal layer 340 is connected to the ground electrode, the EMI shielding performance can be improved.

제2 금속층(350)은 전자부품(330)의 상면과 프레임(310)의 상면을 덮도록 형성될 수 있다. 제2 금속층(350)은 일예로서, 구리(Cu) 또는 니켈(Ni) 중 어느 하나 또는 이들 중 어느 하나를 함유하는 합금재질로 이루어질 수 있다. 나아가, 제2 금속층(340)도 그라운드 전극과 전기적으로 연결될 수 있다.The second metal layer 350 may be formed to cover the upper surface of the electronic component 330 and the upper surface of the frame 310. The second metal layer 350 may be made of an alloy material containing any one of copper (Cu) and nickel (Ni) or any one of them. Further, the second metal layer 340 may be electrically connected to the ground electrode.

이와 같이, 제2 금속층(340)이 전자부품(330)의 상면과 프레임(310)의 상면을 덮도록 형성되므로, 방열 특성을 향상시킬 수 있는 것이다. 나아가, 제2 금속층(350)이 그라운드 전극에 연결되므로 EMI 차폐 성능을 향상시킬 수 있는 것이다.Since the second metal layer 340 is formed to cover the upper surface of the electronic component 330 and the upper surface of the frame 310, the heat dissipation characteristics can be improved. Further, since the second metal layer 350 is connected to the ground electrode, the EMI shielding performance can be improved.

한편, 도면에는 도시하지 않았으나, 제2 금속층(340) 상부에 금속 시트나 흑연층을 추가하여 방열 특성을 보다 향상시킬 수도 있을 것이다.Although not shown in the drawing, a metal sheet or a graphite layer may be added on the second metal layer 340 to further improve the heat radiation characteristics.

상기한 바와 같이, 제1,2 금속층(340, 350)을 형성함으로써 EMI 차폐 성능 및 방열 성능을 향상시킬 수 있는 것이다.As described above, the EMI shielding performance and the heat radiation performance can be improved by forming the first and second metal layers 340 and 350.

나아가, 재배선부(320)를 통해 전자부품(330)을 고정시킬 수 있다.Further, the electronic component 330 can be fixed through the re-routing part 320. [

이하에서는 도면을 참조하여 본 발명의 제3 실시예에 따른 반도체 패키지의 제조방법에 대하여 설명하기로 한다. Hereinafter, a method of manufacturing a semiconductor package according to a third embodiment of the present invention will be described with reference to the drawings.

도 12 내지 도 19은 본 발명의 제3 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정 흐름도이다.12 to 19 are process flow diagrams illustrating a method of manufacturing a semiconductor package according to a third embodiment of the present invention.

먼저, 도 12에 도시된 바와 같이 프레임(310)에 관통홀(312)과 비아홀(314a)을 형성한다. 한편, 비아홀(314a)은 관통홀(312)의 주위에 복수개가 형성될 수 있다.First, a through hole 312 and a via hole 314a are formed in the frame 310 as shown in FIG. A plurality of via holes 314a may be formed around the through holes 312. [

한편, 프레임(310)은 절연 재질로 이루어지는 코어(316)과, 코어(316)의 상면과 저면에 형성되는 도체층(318)으로 구성될 수 있다.The frame 310 may include a core 316 made of an insulating material and a conductor layer 318 formed on the top and bottom surfaces of the core 316.

이후, 도 13에 도시된 바와 같이, 프레임(310)의 내면에 제1 금속층(340)을 형성한다. 제1 금속층(340)은 일예로서, 구리(Cu) 또는 니켈(Ni) 중 어느 하나 또는 이들 중 어느 하나를 함유한 합금재질로 이루어질 수 있다.Then, as shown in FIG. 13, a first metal layer 340 is formed on the inner surface of the frame 310. The first metal layer 340 may be made of an alloy material containing any one of copper (Cu) and nickel (Ni) or any one of them.

한편, 프레임(310)에 형성된 비아홀(314a)에 금속재질로 이루어지는 물질을 충진하여 비아(314)를 형성한다.Meanwhile, the via hole 314a formed in the frame 310 is filled with a material made of a metal material to form a via 314.

이후, 도 14 도시된 바와 같이, 프레임(310)의 저면 측에 제1 캐리어(40)를 부착한다. 제1 캐리어(40)는 전자부품(330)의 설치와 재배선부(320)의 형성을 위해 임시로 부착되는 구성으로서 이후 제거된다.Thereafter, as shown in Fig. 14, the first carrier 40 is attached to the bottom surface side of the frame 310. Fig. The first carrier 40 is subsequently removed as a provisionally attached structure for the installation of the electronic component 330 and the formation of the re-wiring portion 320. [

제1 캐리어(40)의 부착이 완료되면, 도 15에 도시된 바와 같이, 전자부품(330)이 제1 캐리어(40) 상에 부착된다. 이때, 전자부품(330)은 프레임(310)의 관통홀(312) 내에 삽입 배치된다. 그리고, 전자부품(330)은 프레임(310)의 내면에 형성된 제1 금속층(340)과 소정 간격 이격 배치되도록 제1 캐리어(40)에 설치된다.When the attachment of the first carrier 40 is completed, the electronic component 330 is attached on the first carrier 40, as shown in Fig. At this time, the electronic component 330 is inserted into the through hole 312 of the frame 310. The electronic component 330 is installed on the first carrier 40 so as to be spaced apart from the first metal layer 340 formed on the inner surface of the frame 310 by a predetermined distance.

이후, 도 16에 도시된 바와 같이, 프레임(310)의 하단부에 재배선부(320)가 형성된다. 재배선부(320)는 절연층(322)과 배선층(324)을 구비할 수 있다. 한편, 전자부품(330)도 배선층(324)과 전기적으로 연결된다.Thereafter, as shown in FIG. 16, a re-wiring portion 320 is formed at the lower end of the frame 310. The redistribution line portion 320 may include an insulating layer 322 and a wiring layer 324. On the other hand, the electronic component 330 is also electrically connected to the wiring layer 324.

또한, 재배선부(320)의 절연층(322)은 전자부품(330)과, 프레임(310)에 형성되는 금속층(340) 사이에 형성되는 공간에도 형성될 수 있다. 이에 따라, 전자부품(330)은 절연층(322)에 의해 고정될 수 있다.The insulating layer 322 of the redistribution line 320 may also be formed in a space formed between the electronic component 330 and the metal layer 340 formed on the frame 310. Accordingly, the electronic component 330 can be fixed by the insulating layer 322.

이후, 도 17에 도시된 바와 같이, 제1 캐리어(40)를 제거하고, 제1 캐리어(40)가 설치된 면의 반대면에 제2 캐리어(50)를 설치한다.Thereafter, as shown in Fig. 17, the first carrier 40 is removed and the second carrier 50 is installed on the opposite side of the side where the first carrier 40 is installed.

이후, 도 18에 도시된 바와 같이, 전자부품(330)의 상면과, 프레임(310)의 상면에 제2 금속층(350)을 형성한다. 다만, 본 실시예에서는 제2 금속층(350)이 프레임(310)에 형성된 도체층(318) 상에도 중첩되도록 형성되는 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며, 프레임(310)의 도체층(328)과 연결되도록 전자부품(330) 상에만 형성될 수 있다.18, a second metal layer 350 is formed on the upper surface of the electronic component 330 and the upper surface of the frame 310. [ Although the second metal layer 350 is formed on the conductive layer 318 formed on the frame 310 in the present embodiment, the present invention is not limited thereto, (Not shown) may be formed only on the electronic component 330 so as to be connected to the electronic component 330.

제2 금속층(350)은 일예로서, 구리(Cu) 또는 니켈(Ni) 중 어느 하나 또는 이들 중 어느 하나를 함유한 합금재질로 이루어질 수 있다. 다만, 본 실시예에서는 제1 금속층(340)과 제2 금속층(350)이 동일한 재질로 이루어지는 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며 제1,2 금속층(340,350)은 서로 다른 재질로 이루어질 수도 있다.The second metal layer 350 may be made of an alloy material containing any one of copper (Cu) and nickel (Ni) or any one of them. Although the first metal layer 340 and the second metal layer 350 are made of the same material, the present invention is not limited thereto. The first and second metal layers 340 and 350 may be made of different materials. It is possible.

이후, 도 19에 도시된 바와 같이, 제2 캐리어(50)를 제거하고, 재배선부(320)의 저면에 솔더(302)가 형성된다.19, the second carrier 50 is removed, and the solder 302 is formed on the bottom surface of the redistribution part 320. Then, as shown in FIG.

상기한 바와 같이, 제1,2 금속층(340, 350)을 통해 방열 특성을 향상시킬 수 있으며, EMI 차폐 성능을 향상시킬 수 있다.As described above, the heat dissipation characteristics can be improved through the first and second metal layers 340 and 350, and the EMI shielding performance can be improved.

도 20은 본 발명의 제1 실시예에 따른 전자소자 모듈을 나타내는 개략 단면도이다.20 is a schematic cross-sectional view showing an electronic device module according to the first embodiment of the present invention.

도 20을 참조하면, 본 발명의 제1 실시예에 따른 전자소자 모듈(400)은 전술한 도 1에 도시된 반도체 패키지(100) 상에 적어도 하나의 전자소자(410)가 실장된다. 또한, 밀봉부(420)에 의해 전자소자(410)가 밀봉되도록 구성된다.Referring to FIG. 20, the electronic device module 400 according to the first embodiment of the present invention includes at least one electronic device 410 mounted on the semiconductor package 100 shown in FIG. 1 described above. Further, the sealing member 420 is configured to seal the electronic device 410. [

한편, 본 발명의 제1 실시예에 따른 반도체 패키지(100)는 양면에 모두 접속패드(402)가 구비될 수 있다. 이에 따라, 양면 중 제1면에 메인 기판(미도시)이 실장되고, 제2 면에 별도로 제조된 전자소자(410)가 실장될 수 있다.Meanwhile, the semiconductor package 100 according to the first embodiment of the present invention may be provided with connection pads 402 on both sides. Accordingly, a main substrate (not shown) is mounted on the first surface of the two surfaces, and an electronic device 410 separately manufactured on the second surface can be mounted.

또한, 전자소자(410)로는 능동 소자나 수동 소자 중 적어도 하나일 수 있으며, 밀봉부(420)는 EMC(Epoxy Molding Compound)로 이루어질 수 있다.In addition, the electronic device 410 may be at least one of an active device and a passive device, and the sealing part 420 may be formed of an epoxy molding compound (EMC).

그리고, 일예로서, 본 발명의 제1 실시예에 따른 반도체 패키지(100)는 제1면 전체에 복수개의 접속패드(102)가 형성될 수 있다. 이러한 경우, 보다 많은 전자소자(410)를 반도체 패키지(100)에 실장할 수 있으므로 집적도를 높일 수 있다.As an example, in the semiconductor package 100 according to the first embodiment of the present invention, a plurality of connection pads 102 may be formed on the entire first surface. In this case, since more electronic elements 410 can be mounted on the semiconductor package 100, the degree of integration can be increased.

한편, 본 실시예에서는 본 발명의 제1 실시예에 따른 반도체 패키지(100)가 사용되는 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않는다.Meanwhile, although the semiconductor package 100 according to the first embodiment of the present invention is used in the present embodiment, the present invention is not limited thereto.

즉, 본 발명의 제2 실시예에 따른 반도체 패키지(200) 및 본 발명의 제3 실시예에 따른 반도체 패키지(300)가 사용될 수도 있을 것이다.That is, the semiconductor package 200 according to the second embodiment of the present invention and the semiconductor package 300 according to the third embodiment of the present invention may be used.

도 21은 본 발명의 제2 실시예에 따른 전자소자 모듈을 나타내는 개략 단면도이다.21 is a schematic sectional view showing an electronic device module according to a second embodiment of the present invention.

도 21을 참조하면, 본 발명의 제2 실시예에 따른 전자소자 모듈(500)은 전술한 도 1에 도시한 반도체 패키지(100) 상에 패키지 온 패키지(510, Package on Package, PoP)가 실장된다. 21, the electronic device module 500 according to the second embodiment of the present invention includes a package on package 510 (Package on Package) mounted on the semiconductor package 100 shown in FIG. 1 do.

또한, 본 실시예에 따른 반도체 패키지(100)는 양면에 모두 접속패드(502)가 구비될 수 있다. 이에 따라, 양면 중 제1면에 메인 기판(미도시)이 실장되고, 제2 면에 별도로 제조된 패키지 온 패키지(510, Package on Package, PoP)가 실장될 수 있다.In addition, the semiconductor package 100 according to the present embodiment may be provided with connection pads 502 on both sides thereof. Accordingly, a main board (not shown) may be mounted on the first surface of the both surfaces, and a package on package 510 (Package on Package) may be mounted on the second surface.

일예로서, 패키지 온 패키지(510)는 패키지용 기판(512) 상에 전자소자(514)가 실장되고, 밀봉부(516)에 의해 전자소자(514)가 밀봉되도록 구성될 수 있다. 그러나, 이에 한정되지 않으며, 방열 부재(미도시)등 전자 부품 내장 기판(100)의 제1 면에 실장 가능한 모든 부품이 실장 가능할 것이다.As an example, the package-on-package 510 may be configured such that the electronic component 514 is mounted on the package substrate 512 and the electronic component 514 is sealed by the sealing portion 516. However, the present invention is not limited to this, and all components that can be mounted on the first surface of the electronic component built-in substrate 100 such as a heat dissipating member (not shown) can be mounted.

그리고, 본 발명의 제1 실시예에 따른 반도체 패키지(100)는 제1면 전체에 복수개의 접속 패드(50)가 구비될 수 있다. 이에 따라, I/O 단자가 많은 패키지도 제1면에 실장할 수 있다. 따라서, 제1면에 실장되는 패키지 온 패키지(510, Package on Package)와의 접합 신뢰성도 높일 수 있다.In the semiconductor package 100 according to the first embodiment of the present invention, a plurality of connection pads 50 may be provided on the entire first surface. As a result, a package having many I / O terminals can be mounted on the first surface. Accordingly, the reliability of bonding with the package on package (510) mounted on the first surface can be enhanced.

한편, 본 실시예에서는 본 발명의 제1 실시예에 따른 반도체 패키지(100)가 사용되는 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않는다.Meanwhile, although the semiconductor package 100 according to the first embodiment of the present invention is used in the present embodiment, the present invention is not limited thereto.

즉, 본 발명의 제2 실시예에 따른 반도체 패키지(200) 및 본 발명의 제3 실시예에 따른 반도체 패키지(300)가 사용될 수도 있을 것이다.That is, the semiconductor package 200 according to the second embodiment of the present invention and the semiconductor package 300 according to the third embodiment of the present invention may be used.

도 22는 본 발명의 제3 실시예에 따른 전자소자 모듈을 나타내는 개략 단면도이다.22 is a schematic cross-sectional view showing an electronic device module according to a third embodiment of the present invention.

도 22를 참조하면, 본 발명의 제3 실시예에 따른 전자소자 모듈(600)은 반도체 패키지(700) 상에 패키지 온 패키지(610, Package on Package, PoP)가 실장된다.Referring to FIG. 22, an electronic device module 600 according to a third embodiment of the present invention includes a package on package (PoP) 610 mounted on a semiconductor package 700.

반도체 패키지(700)는 내부에 복수의 전자 부품(730)을 포함한다. 여기서, 전자 부품(730)은 전력 증폭기나 필터, 집적회로(IC)를 포함할 수 있으며, 베어 디이(bare die)의 형태로 매립될 수 있다. 한편, 반도체 패키지(700)는 전자 부품(730)이 복수개가 실장되는 구성을 제외하고는 본 발명의 제1 실시예에 따른 반도체 패키지(100)와 동일한 구성을 구비한다.The semiconductor package 700 includes a plurality of electronic components 730 therein. Here, the electronic component 730 may include a power amplifier, a filter, an integrated circuit (IC), and may be buried in the form of a bare die. The semiconductor package 700 has the same structure as that of the semiconductor package 100 according to the first embodiment of the present invention, except that a plurality of electronic components 730 are mounted.

패키지 온 패키지(610)는 패키지용 기판(612) 상에 복수개의 전자소자(614)가 실장되고, 밀봉부(616)에 의해 전자소자(614)가 밀봉되도록 구성될 수 있으나, 이에 한정되지 않는다.The package on package 610 may be configured such that a plurality of electronic components 614 are mounted on the package substrate 612 and the electronic component 614 is sealed by the sealing portion 616 .

또한, 본 발명의 제3 실시예에 따른 전자소자 모듈(600)의 표면에는 캡부재(620)가 배치된다.In addition, a cap member 620 is disposed on the surface of the electronic device module 600 according to the third embodiment of the present invention.

캡부재(620)는 전자기파를 차폐하기 위해 구비된다. 따라서, 캡부재(620)는 반도체 패키지(700)와 패키지 온 패키지(610)이 형성하는 표면을 따라 형성될 수 있다.The cap member 620 is provided for shielding electromagnetic waves. Thus, the cap member 620 may be formed along the surface formed by the semiconductor package 700 and the package-on-package 610.

이 경우, 반도체 패키지(700)와 패키지 온 패키지(610) 사이에는 절연 물질(630)이 충진될 수 있다.In this case, an insulating material 630 may be filled between the semiconductor package 700 and the package-on-package 610.

한편, 캡부재(620)는 상기 구성으로 한정되지 않으며, 필요에 따라 반도체 패키지(700)와 패키지 온 패키지(610) 중 어느 하나의 표면에만 형성될 수 있다. 또한, 캡부재(620)는 패키지 온 패키지(610)에 구비되는 전자소자(614) 사이에 개재되어 전자소자(614) 상호 간의 간섭을 차단할 수 있다.On the other hand, the cap member 620 is not limited to the above structure, and may be formed only on the surface of either the semiconductor package 700 or the package-on-package 610, if necessary. The cap member 620 is interposed between the electronic elements 614 provided in the package-on-package 610, so that interference between the electronic elements 614 can be blocked.

이와 같이, 구성되는 본 실시예에 따른 전자소자 모듈(600)은 베어 다이(bare die)의 상태의 전자 부품(730)을 내부에 매립하며, 양면에 접속단자(702)가 배치될 수 있다. 따라서, 전자소자 모듈(600)의 크기를 최소화하면서 패키지 온 패키지(PoP) 구조에 활용될 수 있다.The electronic device module 600 according to the present embodiment configured as described above embeds the electronic component 730 in the state of a bare die, and the connection terminal 702 can be disposed on both sides. Therefore, it can be utilized in a package-on-package (PoP) structure while minimizing the size of the electronic device module 600.

더하여, 블록 도체를 통해 전자 소자에서 발생되는 열을 효과적으로 배출할 수 있으므로, 동작 중에 전자소자 모듈의 온도가 증가하는 것을 억제할 수 있다.In addition, since the heat generated in the electronic device can be effectively discharged through the block conductor, increase in the temperature of the electronic device module during operation can be suppressed.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be obvious to those of ordinary skill in the art.

100, 200, 300, 700 : 반도체 패키지
110, 310 : 프레임
120, 320 : 재배선부
130, 330 : 전자부품
140 : 금속층
150, 250 : 전도성층
400, 500, 600 : 전자소자 모듈100, 200, 300, 700: semiconductor package
110, 310: frame
120, 320:
130, 330: Electronic parts
140: metal layer
150, 250: Conductive layer
400, 500, 600: electronic device module

Claims (18)

관통홀이 형성되는 프레임;
상기 프레임의 관통홀 내에 배치되는 전자부품;
상기 프레임의 내면과 상기 전자부품의 상면 중 적어도 하나에 형성되는 금속층;
상기 프레임과 전자부품의 하부에 형성되는 재배선부; 및
상기 금속층에 연결되도록 형성되는 전도성층;
을 포함하는 반도체 패키지.
A frame in which a through hole is formed;
An electronic component disposed in the through hole of the frame;
A metal layer formed on at least one of an inner surface of the frame and an upper surface of the electronic component;
A re-wiring part formed at a lower portion of the frame and the electronic part; And
A conductive layer formed to be connected to the metal layer;
≪ / RTI >
제1항에 있어서,
상기 프레임는 절연 재질로 이루어지는 코어 및 상기 코어의 상면과 저면 중 적어도 하나에 형성되는 도체층을 구비하는 반도체 패키지.
The method according to claim 1,
Wherein the frame comprises a core made of an insulating material and a conductor layer formed on at least one of an upper surface and a bottom surface of the core.
제2항에 있어서,
상기 프레임에는 상기 도체층과 상기 재배선부를 전기적으로 연결하기 위한 비아가 형성되며,
상기 금속층과 상기 전도성층은 상기 비아를 통해 그라운드 전극과 연결되는 반도체 패키지.
3. The method of claim 2,
The frame is provided with a via for electrically connecting the conductor layer and the re-wiring portion,
Wherein the metal layer and the conductive layer are connected to the ground electrode through the via.
제1항에 있어서,
상기 금속층은 상기 전자부품의 상면에 형성되는 제1 금속층과, 상기 프레임의 내면에 형성되는 제2 금속층으로 이루어지는 반도체 패키지.
The method according to claim 1,
Wherein the metal layer comprises a first metal layer formed on an upper surface of the electronic component and a second metal layer formed on an inner surface of the frame.
제4항에 있어서,
상기 금속층은 구리(Cu) 또는 니켈(Ni) 중 어느 하나 또는 이들 중 어느 하나를 함유한 합금재질로 이루어지는 반도체 패키지.
5. The method of claim 4,
Wherein the metal layer is made of an alloy material containing any one of copper (Cu) and nickel (Ni), or any one of them.
제1항에 있어서,
상기 전도성층은 상기 전자부품과 프레임의 상부를 모두 덮도록 형성되는 반도체 패키지.
The method according to claim 1,
Wherein the conductive layer is formed to cover both the electronic component and the upper portion of the frame.
제1항에 있어서,
상기 전도성층은 상기 전자부품의 상면에 형성되는 금속층과, 상기 프레임에 구비되는 도체층을 전기적으로 연결하도록 형성되는 반도체 패키지.
The method according to claim 1,
Wherein the conductive layer is formed to electrically connect a metal layer formed on an upper surface of the electronic component and a conductor layer provided on the frame.
제7항에 있어서,
상기 전도성층은 띠 형상을 가지는 반도체 패키지.
8. The method of claim 7,
Wherein the conductive layer has a strip shape.
제1항에 있어서,
상기 전도성층은 은 에폭시(Ag Epoxy), 전도성 에폭시, 솔더 재료로 이루어지는 반도체 패키지.
The method according to claim 1,
Wherein the conductive layer comprises a silver epoxy, a conductive epoxy, and a solder material.
제1항에 있어서,
상기 재배선부는 절연 재질로 이루어지는 절연층과, 상기 절연층 내에 형성되는 배선층을 구비하는 반도체 패키지.
The method according to claim 1,
Wherein the rewiring portion comprises an insulating layer made of an insulating material and a wiring layer formed in the insulating layer.
제10항에 있어서,
상기 절연층은 상기 프레임의 내면에 형성되는 금속층과, 상기 전자부품의 외면에 의해 형성되는 공간까지 연장 형성되는 반도체 패키지.
11. The method of claim 10,
Wherein the insulating layer extends to a space formed by an outer surface of the electronic component and a metal layer formed on an inner surface of the frame.
관통홀이 형성되며, 내면에 제1 금속층이 형성되는 프레임;
상기 프레임의 관통홀 내에 배치되는 전자부품;
상기 프레임과 전자부품의 하부에 형성되는 재배선부; 및
상기 전자부품의 상면과 상기 프레임의 상면을 덮도록 형성되는 제2 금속층;
을 포함하는 반도체 패키지.
A frame having a through hole and a first metal layer formed on an inner surface thereof;
An electronic component disposed in the through hole of the frame;
A re-wiring part formed at a lower portion of the frame and the electronic part; And
A second metal layer formed to cover an upper surface of the electronic component and an upper surface of the frame;
≪ / RTI >
제12항에 있어서,
상기 프레임는 절연 재질로 이루어지는 코어 및 상기 코어의 상면과 저면 중 적어도 하나에 형성되는 도체층을 구비하는 반도체 패키지.
13. The method of claim 12,
Wherein the frame comprises a core made of an insulating material and a conductor layer formed on at least one of an upper surface and a bottom surface of the core.
제13항에 있어서,
상기 프레임에는 상기 도체층과 상기 재배선부를 전기적으로 연결하기 위한 비아가 형성되며,
상기 제1,2 금속층은 상기 비아를 통해 그라운드 전극과 연결되는 반도체 패키지.
14. The method of claim 13,
The frame is provided with a via for electrically connecting the conductor layer and the re-wiring portion,
Wherein the first and second metal layers are connected to the ground electrode through the vias.
제12항에 있어서,
상기 제1,2 금속층은 구리(Cu) 또는 니켈(Ni) 중 어느 하나 또는 이들 중 어느 하나를 함유한 합금재질로 이루어지는 반도체 패키지.
13. The method of claim 12,
Wherein the first and second metal layers are made of an alloy material containing any one of copper (Cu) and nickel (Ni) or any one of them.
제12항에 있어서,
상기 재배선부는 절연 재질로 이루어지는 절연층과, 상기 절연층 내에 형성되는 배선층을 구비하며,
상기 절연층은 상기 프레임의 내면에 형성되는 금속층과, 상기 전자부품의 외면에 의해 형성되는 공간까지 연장 형성되는 반도체 패키지.
13. The method of claim 12,
The rewiring portion includes an insulating layer made of an insulating material and a wiring layer formed in the insulating layer,
Wherein the insulating layer extends to a space formed by an outer surface of the electronic component and a metal layer formed on an inner surface of the frame.
제1항 내지 제16항 중 어느 한 항에 기재된 반도체 패키지; 및
상기 반도체 패키지의 일면에 실장되는 적어도 하나의 전자 소자;
를 포함하는 전자소자 모듈.
A semiconductor package according to any one of claims 1 to 16; And
At least one electronic device mounted on one surface of the semiconductor package;
.
제1항 내지 제16항 중 어느 한 항에 기재된 반도체 패키지; 및
상기 반도체 패키지의 일면에 실장되는 패키지 온 패키지;
를 포함하는 전자소자 모듈.A semiconductor package according to any one of claims 1 to 16; And
A package on package mounted on one surface of the semiconductor package;
.
KR1020170025309A 2016-08-18 2017-02-27 Semi-conductor package and module of electronic device using the same KR102656394B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/600,114 US10170410B2 (en) 2016-08-18 2017-05-19 Semiconductor package with core substrate having a through hole
CN201710610963.7A CN107768321B (en) 2016-08-18 2017-07-25 Semiconductor package and electronic device module using the same
CN202010940213.8A CN112018072A (en) 2016-08-18 2017-07-25 Semiconductor package and electronic device module using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160104868 2016-08-18
KR20160104868 2016-08-18

Publications (2)

Publication Number Publication Date
KR20180020860A true KR20180020860A (en) 2018-02-28
KR102656394B1 KR102656394B1 (en) 2024-04-11

Family

ID=61401578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170025309A KR102656394B1 (en) 2016-08-18 2017-02-27 Semi-conductor package and module of electronic device using the same

Country Status (1)

Country Link
KR (1) KR102656394B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200018357A (en) * 2018-08-10 2020-02-19 스태츠 칩팩 피티이. 엘티디. Emi shielding for flip chip package with exposed die backside
KR20200079898A (en) * 2018-12-26 2020-07-06 삼성전자주식회사 Semiconductor package
KR20210034502A (en) * 2019-09-20 2021-03-30 주식회사 네패스 Semiconductor package and manufacturing method thereof
US11355452B2 (en) 2018-08-10 2022-06-07 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070040305A (en) * 2005-10-11 2007-04-16 소니 가부시끼 가이샤 Hybrid module and method of manufacturing the same
KR20100123399A (en) * 2009-05-15 2010-11-24 삼성전기주식회사 Printed circuit board with electronic components embedded therein including cooling member and method for fabricating the same
KR20140043568A (en) 2012-09-24 2014-04-10 에스티에스반도체통신 주식회사 Semiconductor package and methods for fabricating the same
US20140103527A1 (en) * 2012-03-23 2014-04-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a POP Device with Embedded Vertical Interconnect Units
KR20150024643A (en) * 2013-08-27 2015-03-09 삼성전기주식회사 Printed circuit board comprising embedded electronic component within and method of manufacturing the same
KR20150025449A (en) * 2013-08-29 2015-03-10 삼성전기주식회사 Substrate embedding electronic component and method for manufacturing substrate embedding electronic component

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070040305A (en) * 2005-10-11 2007-04-16 소니 가부시끼 가이샤 Hybrid module and method of manufacturing the same
KR20100123399A (en) * 2009-05-15 2010-11-24 삼성전기주식회사 Printed circuit board with electronic components embedded therein including cooling member and method for fabricating the same
US20140103527A1 (en) * 2012-03-23 2014-04-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a POP Device with Embedded Vertical Interconnect Units
KR20140043568A (en) 2012-09-24 2014-04-10 에스티에스반도체통신 주식회사 Semiconductor package and methods for fabricating the same
KR20150024643A (en) * 2013-08-27 2015-03-09 삼성전기주식회사 Printed circuit board comprising embedded electronic component within and method of manufacturing the same
KR20150025449A (en) * 2013-08-29 2015-03-10 삼성전기주식회사 Substrate embedding electronic component and method for manufacturing substrate embedding electronic component

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200018357A (en) * 2018-08-10 2020-02-19 스태츠 칩팩 피티이. 엘티디. Emi shielding for flip chip package with exposed die backside
KR20220027894A (en) * 2018-08-10 2022-03-08 스태츠 칩팩 피티이. 엘티디. Emi shielding for flip chip package with exposed die backside
US11342278B2 (en) 2018-08-10 2022-05-24 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
US11355452B2 (en) 2018-08-10 2022-06-07 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
US11688697B2 (en) 2018-08-10 2023-06-27 STATS ChipPAC Pte. Ltd. Emi shielding for flip chip package with exposed die backside
US11715703B2 (en) 2018-08-10 2023-08-01 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
KR20200079898A (en) * 2018-12-26 2020-07-06 삼성전자주식회사 Semiconductor package
US11901269B2 (en) 2018-12-26 2024-02-13 Samsung Electronics Co., Ltd. Semiconductor package
KR20210034502A (en) * 2019-09-20 2021-03-30 주식회사 네패스 Semiconductor package and manufacturing method thereof
US11393768B2 (en) 2019-09-20 2022-07-19 Nepes Co., Ltd. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
KR102656394B1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
TWI567896B (en) A three-dimensional package structure and the method to fabricate thereof
US20220320010A1 (en) Semiconductor device and manufacturing method thereof
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
KR100714917B1 (en) Chip stack structure interposing shield plate and system in package comprising the same
US7396700B2 (en) Method for fabricating thermally enhanced semiconductor device
TWI505755B (en) Package carrier and manufacturing method thereof
KR20180082849A (en) Semiconductor package and manufacturing method for the same
US20180096967A1 (en) Electronic package structure and method for fabricating the same
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
US20080096312A1 (en) Low profile ball grid array (BGA) package with exposed die and method of making same
CN107818954B (en) Semiconductor package, method of manufacturing the same, and electronic device module
US9478517B2 (en) Electronic device package structure and method of fabricating the same
KR20010099684A (en) Tape ball grid array with interconnected ground plane
KR102656394B1 (en) Semi-conductor package and module of electronic device using the same
US20090284932A1 (en) Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
KR20120079325A (en) Semiconductor package and methods of fabricating the same
US20040004281A1 (en) Semiconductor package with heat sink
KR20180002913A (en) Semiconductor package and method of manufacturing the same
US10170410B2 (en) Semiconductor package with core substrate having a through hole
US20150342046A1 (en) Printed circuit board, method for maufacturing the same and package on package having the same
TW202006900A (en) Semiconductor device
KR20140143567A (en) Semiconductor package board and method for maunfacturing the same
TW202215626A (en) Semiconductor package
KR102041666B1 (en) Semi-conductor package and method for manufacturing the same and module of electronic device using the same
TW201603665A (en) Printed circuit board, method for manufacturing the same and package on package having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)