KR20170139362A - Au 나노 입자를 이용한 다공성 GaN의 제조방법 - Google Patents

Au 나노 입자를 이용한 다공성 GaN의 제조방법 Download PDF

Info

Publication number
KR20170139362A
KR20170139362A KR1020160071823A KR20160071823A KR20170139362A KR 20170139362 A KR20170139362 A KR 20170139362A KR 1020160071823 A KR1020160071823 A KR 1020160071823A KR 20160071823 A KR20160071823 A KR 20160071823A KR 20170139362 A KR20170139362 A KR 20170139362A
Authority
KR
South Korea
Prior art keywords
heat treatment
gan
nanoparticles
nano
gan layer
Prior art date
Application number
KR1020160071823A
Other languages
English (en)
Other versions
KR101840786B1 (ko
Inventor
이지훈
푸란
모수
이명옥
장전진
순다르쿤와르
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020160071823A priority Critical patent/KR101840786B1/ko
Publication of KR20170139362A publication Critical patent/KR20170139362A/ko
Application granted granted Critical
Publication of KR101840786B1 publication Critical patent/KR101840786B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명의 일 측면에 따르면, GaN층 상에 일정두께의 Au를 증착하여 Au 증착된 GaN층 을 형성하는 단계; 및 상기 Au 증착된 GaN층에 대하여 열처리 공정을 수행하여 표면에 나노홀을 형성하는 단계; 를 포함하는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법이 제공된다.

Description

Au 나노 입자를 이용한 다공성 GaN의 제조방법{Manufaturing method for porous GaN using Au nano paticles}
본 발명은 Au 나노 입자를 이용한 다공성 GaN의 제조방법에 관한 기술이다.
다공성 GaN의 증가된 표면적비, 효율적 발광, 및 밴드갭의 이동뿐만 아니라 우수한 화학적, 기계적 및 열적 안정성과 같은 독특한 물리적 특성으로 인해 다공성 GaN은 다양한 응용에 적용되고 있다.
다공성 GaN의 이러한 특성은 기공의 크기, 밀도 및 형상과 같이 다양한 기공의 형태에 의해 상당한 영향을 받는다. 예를 들어, GaN의 굴절률의 조절은 광학 소자의 설계에 있어서 중요한 요소가 될 수 있다.
기공 밀도의 증가는 굴절률의 감소를 초래하고 이는 분광 결합 기술(prism coupling technique)에 의해 입증되었고, 다공성 GaN 상에 성장된 GaN의 특성은 기공 크기가 작을수록 향상되었다. 다공성 GaN은 센서, LED뿐만 아니라 격자-부정합 헤테로에피텍시(lattice-mismatched heteroepitaxy)의 템플릿과 같은 여러 어플리케이션에서 사용되고 있다.
예를 들어, 수소 가스 센서의 경우, 큰 Pd/다공성 GaN 인터페이스의 표면적비의 증가로 인한 다공성 GaN으로 상당히 향상된 감도가 보고되었다. 다양한 크기, 형상 및 고밀도의 기공을 갖는 다공성 GaN은 청색 이동 발광을 증가시킬 뿐만 아니라 가장 높은 수준의 수소 센서의 감도를 나타낸다.
또한, 다공성 GaN의 사용은 기공에 의한 증가된 광 산란으로 인해 LED의 광 추출효율 및 내부양자효율을 현저하게 증가시킬 수 있다.
사파이어 상에 성장된 GaN의 높은 결함밀도는 GaN-계 LED의 효율성을 저하시킬 수 있는 반면, 다공성 GaN은 과성장된 GaN의 스트레인을 완화하고 전위밀도(disl℃ation density)를 감소시킴으로써 양질의 에피택시 GaN 성장을 위한 중간층을 제공할 수 있다.
종래의 다공성 GaN의 제조는 전기화학적 또는 화학적 에칭에 의해 주로 수행되고 있으나, 사용목적에 따라 선택적으로 적용될 수 있도록 효율적이면서 비용효과적인 다양한 다공성 GaN 제조방법이 요구된다.
또한, 기공의 크기 밀도 및 형상을 선택적으로 제어할 수 있는 다공성 GaN 제조방법이 요구된다.
대한민국 등록특허공보 10-0695117호에는 반응 챔버 내에서 HCl 및 NH3 가스 분위기에서 GaN 기판을 에칭하여 다공성 GaN 층을 형성하는 방법이 개시된다.
대한민국 등록특허공보 10-0695117호(GaN 및 이의 제조 방법)
본 발명은 GaN층 상에 Au의 증착 및 열처리 과정을 통하여 GaN 상에 나노홀을 형성시켜서 다공성 GaN을 제조하는 방법을 제공하는 것이다.
본 발명은 GaN층 상에 Au의 증착 및 열처리 과정을 통하여 생성된 Au 나노입자를 이용하여 GaN 상에 나노홀을 형성시켜서 다공성 GaN을 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 나노홀의 크기, 밀도 및 형상을 제어할 수 있는 Au 나노입자를 이용한 다공성 GaN의 제조방법을 제공하는 것이다.
본 발명의 목적은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, GaN층 상에 일정두께의 Au를 증착하여 Au 증착된 GaN층 을 형성하는 단계; 및 상기 Au 증착된 GaN층에 대하여 열처리 공정을 수행하여 표면에 나노홀을 형성하는 단계; 를 포함하는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법이 제공된다.
또한, 상기 다공성 GaN의 제조방법은, 상기 Au의 증착두께, 상기 열처리 공정에서의 열처리 온도 및 열처리 시간 중 어느 하나 이상을 변화시켜서 상기 나노홀의 형상, 크기 및 밀도 중 어느 하나 이상을 제어하는 것을 특징으로 한다.
또한, 상기 GaN층은 사파이어 기판 c-면(0001) 상에 GaN을 1 ~ 10㎛ 성장시켜서 형성된 것을 특징으로 한다.
또한, 상기 Au층을 증착하는 단계는 플라즈마 이온-코팅 챔버에서 1.0 × 10-1 Torr 하에 3mA의 이온화 전류에 의해 0.05 nm/s의 증착 속도로 상기 GaN층 상에 상기 Au가 증착되는 것을 특징으로 한다.
또한, 상기 열처리 공정을 수행하는 단계에서 (a) 상기 Au 증착된 GaN층에 상기 증착된 Au가 자발-형성된 Au 나노입자로 형성되는 단계; (b) 상기 GaN층에서 작은 Ga 액적 및 N2와 함께 Ga -rich 조건의 결과로 GaN이 분해되는 단계; (c) 상기 GaN층에서 Ga의 증발 및 확산 단계; (d) 상기 GaN층에서 합금 나노입자(Au-Ga)가 형성되는 단계; (e) 상기 합금 나노입자(Au-Ga)가 상기 GaN층 표면에서 내부로 침투하는 단계; 및 (f) 상기 합금 나노입자(Au-Ga)가 증발되는 단계; 가 수행되어 상기 나노홀이 형성되는 것을 특징으로 한다.
또한, 상기 Au의 증착두께를 2 ~ 50nm 범위에서 제어하는 것을 특징으로 한다.
또한, 상기 열처리 온도를 800~1000℃ 범위에서 제어하는 것을 특징으로 한다.
또한, 상기 열처리 시간을 450초 ~7200초 범위에서 제어하는 것을 특징으로 한다.
또한, 상기 Au의 증착두께를 3nm로 하고, 상기 열처리 온도 900℃에서 상기 열처리 시간 450s 동안 열처리 과정을 수행하여 생성된 상기 나노홀은 지름 69.1±10% nm, 깊이 42.3±10% nm의 크기를 가지는 것을 특징으로 한다.
또한, 상기 열처리 온도 900℃ 및 상기 열처리 시간을 450초로 설정한 상태에서 상기 Au의 증착두께를 2nm에서 25nm로 증가시킬 때, 상기 나노홀의 지름은 35±10%에서 835±10% nm로 증가되는 특징을 이용하여 제어하는 것을 특징으로 한다.
또한, 상기 열처리 온도 900℃ 및 상기 열처리 시간을 450초로 설정한 상태에서 상기 Au의 증착두께를 2nm에서 25nm로 증가시킬 때, 상기 나노홀의 밀도가 (8.4±10%) × 1011 에서 (1.6±10%)×109 cm-2로 감소하는 특징을 이용하여 제어하는 것을 특징으로 한다.
또한, 상기 열처리 온도 900℃ 및 상기 열처리 시간을 450초로 설정한 상태에서 상기 Au의 증착두께가 3 ~ 7nm에서는 상기 나노홀이 규칙적인 육각형 형상으로 형성되는 것을 특징으로 한다.
또한, 상기 열처리 온도 900℃ 및 상기 열처리 시간을 450초로 설정한 상태에서 상기 Au의 증착두께가 10nm 이상에서는 상기 나노홀이 원형 형상으로 형성되는 것을 특징으로 한다.
또한, 상기 Au의 증착두께가 10nm이며, 상기 열처리 시간을 3600초로 설정한 상태에서, 상기 열처리 온도를 900℃로 열처리 한 경우에 상기 나노홀은 지름 361±10%nm로 형성되는 것을 특징으로 한다.
또한, 상기 Au의 증착두께가 10nm이며, 상기 열처리 시간을 3600초로 설정한 상태에서, 상기 열처리 온도를 950℃로 열처리 한 경우에 상기 나노홀은 지름 487±10%nm로 형성되는 것을 특징으로 한다.
또한, 상기 Au의 증착두께 및 열처리 온도를 고정한 상태에서 상기 열처리 시간을 증가시키면, 상기 나노홀의 지름이 증가되는 것을 특징으로 한다.
또한, 상기 Au의 증착두께, 상기 열처리 온도 및 열처리 시간 중 어느 하나 이상을 증가시키면, 상기 나노홀의 형상, 크기는 증가하고 상기 나노홀의 밀도는 감소하는 것을 특징으로 한다.
본 발명의 일 실시 예에 따르면, GaN층 상에 Au를 일정량 증착하고, 열처리 과정을 통하여 정확하고 간단한 방법으로 다공성 GaN의 대한 제조방법을 제공할 수 있다.
본 발명의 일 실시 예에 따르면, 다공성 GaN에 생성되는 나노홀의 형상, 크기 및 밀도는 GaN 상의 Au 증착두께, 열처리 온도 및 열처리 시간을 조절하여 용이하게 제어할 수 있는 효과를 가진다.
본 발명의 일 실시 예에서는 Gam 층(0001)상에 일정량의 Au를 증착시켜서 열처리 공정을 통하여 생성된 Au 나노 입자가 촉매와 같은 역할을 수행하여 상승된 GaN 분해를 일으키도록 함으로써, 체계적이고, GaN층 표면에 효과적으로 나노홀을 형성하는 방법을 제공할 수 있다.
본 발명의 일 실시 예에 의한 다공질 기판에 따르면, 저전위 밀도의 에피택셜 성장 GaN 웨이퍼를 제공할 수 있어서, 그 웨이퍼 상에 고출력이면서 높은 신뢰도의 GaN계 발광 다이오드(LED)나 레이저 다이오드(LD) 등의 장치를 형성할 수 있다.
도 1은 본 발명의 일 실시 예에 따라 GaN층(0001) 상에 Au가 3nm 증착된 후의 진화된 진화 패널을 도시한 것이다.
도 2 내지 4는 본 발명의 일 실시 예에 따라 GaN층(0001) 상에 Au가 3nm 증착된 Au 증착된 GaN층 샘플 패널에서, 450~ 900℃ 열처리 온도에 따라 진화하는 과정을 도시한 것이다.
도 5는 고온 열처리에 의한 GaN의 표면 분해 과정을 도시한 것이다.
도 6은 본 발명의 일 실시 예에 따른 GaN층(0001) 상에 Au가 4nm 증착된 Au 증착된 GaN층 샘플 패널을 700 ~ 1000℃ 온도에서 450s 동안의 열처리에 따라 진화된 패널의 측면도를 도시한 것이다.
도 7은 본 발명의 일 실시 예에 따른 GaN층(0001) 상에 Au 4nm 증착된 샘플 패널에 대하여 700 ~ 900℃ 온도에서 450s 동안의 열처리가 수행되어 진화된 패널에 대한 평면도를 도시한 것이다.
도 8은 도 7과 관련된 패널의 Fourier filter transform(FFT) 파워 스펙트럼을 도시한 것이다.
도 9는 도 7의 a-2 ~ d-2에서 붉은 화살표로 나타내는 위치에 대한 멀티 단면 라인 프로파일을 그래프로 도시한 것이다.
도 10은 본 발명의 일 실시 예에 따라 GaN층(0001) 상에 Au가 25nm 증착되고 3600s 동안 900℃에서 열처리가 수행되어 진화된 패널의 EDS(energy-dispersive X-ray spectroscopy) 분석을 도시한 것이다.
도 11은 본 발명의 일 실시 예에 따라 GaN층(0001) 상에 Au를 3nm 증착시키고, 열처리 온도를 800℃로 고정시킨 상태에서 제어된 열처리 시간에 따른 나노홀의 진화 특성을 도시한 것이다.
도 12는 도 11에서 900초, 1800초, 3600초로 제어된 각 샘플에 대한 FET 파워 스펙트럼을 도시한 것이다.
도 13은 도 11에 대한 멀티 단면 라인 프로파일을 도시한 것이다.
도 14는 본 발명의 일 실시 예에 따른 열처리 시간과 열처리 온도 변화에 대한 나노홀 제조에 대한 제어맵을 도시한 것이다.
도 15는 본 발명의 일 실시 예에 따라, GaN층(0001) 상에 4 ~ 25nm 범위로 Au 증착두께를 변화시킬 때, 열처리 온도 700℃ ~ 750℃에서 450s ~ 900s 동안 열처리 과정을 거쳐서 제조된 샘플 진화 패널에 대해 진화 형태의 제어 특성을 도시한 것이다.
도 16은 본 발명의 일 실시 예에 따라, GaN층(0001) 상에 2 ~ 4nm 범위로 Au 증착두께를 변화시킬 때, 열처리 온도 900℃에서 450s 동안 열처리 과정을 거쳐서 제조된 샘플 패널에 대한 진화 형태의 제어 특성을 도시한 것이다.
도 17은 본 발명의 일 실시 예에 따라, GaN층(0001) 상에 Au 증착두께를 5 ~ 25nm 범위에서 변화시킬 때, 900℃에서 450s 동안 열처리 과정을 거쳐서 제조된 샘플 패널에 대한 진화 형태의 제어 특성을 도시한 것이다.
도 18은 도 16, 17에 대하여 관련 증착 두께에 대한 나노홀의 평균 깊이 및 직경을 그래프로 도시한 것이다.
도 19는 도 16, 17에 대하여 관련 증착 두께에 대한 나노홀의 밀도를 그래프로 도시한 것이다.
도 20은 10nm 이상의 Au 증착량 변화와 함께 형성된 나노홀의 열처리 온도 및 열처리 시간의 영향에 대한 특성을 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
본 발명의 일 실시 예에 따르면, Au 나노 입자를 이용한 다공성 GaN의 제조방법이 제공된다.
먼저, 사파이어 기판 상에 GaN층 형성 단계가 수행된다.
GaN층 형성 단계에서는 사파이어 기판 c-면(0001)상에 GaN을 1 ~ 10㎛ 성장시켜서 GaN층을 형성한다.
본 발명의 바람직한 실시 예에서는 사파이어 기판 c-면(0001)상에 GaN을 10㎛ 성장시켜서 GaN층을 형성하였다.
본 발명의 일 실시 예에 따른 GaN층 형성 단계에서는 사파이어 상에 성장된 GaN층은 펄스레이저 증착(PLD) 챔버에서 1.0 × 10-4 Torr 하에서 700℃에 30분 동안 2 ℃s-1의 램핑 속도로 탈기화 하는 과정이 더 포함될 수 있다.
다음은 Au 증착단계가 수행된다.
본 발명의 일 실시 예에서는 GaN층 형성 단계 이후에 플라즈마 이온-코팅 챔버에서 1.0 ×10-1 Torr 하에 3mA의 이온화 전류에 의해 0.05 nm/s의 증착 속도로 성장된 GaN층(0001) 상에 Au가 증착된다.
도 1 내지 4는 본 발명의 일 실시 예에 따른 GaN층(0001) 상에 Au 3nm 증착된 GaN층 샘플에 대한 0 ~ 900℃ 온도에서 450s 동안의 열처리에 따른 진화과정을 도시한 것이다.
도 1은 본 발명의 일 실시 예에 따라 GaN층(0001) 상에 Au가 3nm 증착된 후의 진화된 진화 패널을 도시한 것이다.
도 2 내지 4는 본 발명의 일 실시 예에 따라 GaN층(0001) 상에 Au가 3nm 증착된 GaN층 샘플 패널에서, 450~ 900℃ 열처리 온도에 따라 진화하는 과정을 나타낸다.
본 발명의 일 실시 예에서 Au 증착된 GaN층 샘플 패널의 열처리는 1.0 × 10-4 Torr 하의 PLD 챔버에서 2 ℃s-1의 균일한 램핑 속도(ramping rate)로 설정된 열처리 온도에 도달시켜서 열처리 공정이 수행된다.
특정시간 동안의 열처리 후, 원하지 않는 오스발트 숙성을 방지하기 위하여 온도는 바로 실온으로 퀀칭되었다.
본 발명의 일 실시 예에서는 비접촉 모드를 갖는 AFM(atomic force microscope)이 샘플의 표면 형태를 측정하기 위하여 사용되었다(XE70, Park Systems Corp. South Korea). 사용된 프로브는 125㎛의 길이를 갖는 NSC16/AIBS이었고, 프로보의 팁은 10 nm 미만의 곡률 반경(Rc) 및 17㎛의 팁 높이를 가진다.
프로브의 공진 주파수는 ~ 270kHz이고 힘의 상수는 40 N/m 이다, XEI 소프터웨어(Park Systems)를 이용하여 얻은 데이터를 준비하여, AFM 상면, 측면, 2-D FFT(Fourier filter transform) 파워 스펙트럼, 및 단면 선 프로파일로 분석하였다. SEM(scanning electron microscope) (CX-200, COXEM, South Korea)은 비교적 큰 규모의 표면 형태를 측정하기 위하여 사용되었다.
또한, EDS (energy dispersive X-ray spectroscopy)가 원소분석 및 스펙트럼 맵핑을 위해 사용되었으며(Noran System 7, Thermo Fisher, USA), 제조된 다공성 GaN의 형태 변화를 관찰하기 위하여, CCD 검출기를 이용하여 라만 스펙트럼을 얻었고 여기 레이저 파장은 532nm이 사용되었다.
도 1을 참조하면, 초기에 GaN층(10) 상에 증착된 Au 증착층(11)은 증착 표면에 표면 계단을 따라 ± 2nm의 높이 분포로 균일한 분포의 Au를 나타내는 3nm Au-증착된 형상을 나타낸다.
도 2 내지 4를 참조하면, 증착된 Au 증착된 GaN층 샘플의 열처리 동안 Au 나노입자가 보머-웨버 성장모델을 기반으로 형성되고, 450 내지 750℃의 온도범위에서 다양한 크기 및 형상으로 진화된다.
도 2를 참조하면, 열에너지에 의한 Au 흡착원자들 간의 표면 확산 및 충돌로 인하여 450℃의 비교적 낮은 열처리 온도에서는 Au 나노 입자가 애벌레-형상으로 핵형성이 된다. 즉 450℃의 비교적 낮은 열처리 온도에서는 GaN층(10) 상에 애벌레 형상의 Au 나노 입자(12)가 전체적으로 골고루 분포된다.
열처리 과정에서 흡착원자의 표면 확산 계수
Figure pat00001
는 하기와 같이 열처리 온도에 따른 스케일링 관계를 따른다.
(식1)
Figure pat00002
여기서
Figure pat00003
는 표면 확산 장벽,
Figure pat00004
는 볼츠만 상수 및
Figure pat00005
는 열처리 온도이다.
한편, 확산 계수
Figure pat00006
을 기반으로, 확산 길이
Figure pat00007
는 다음 식 2와 같이 나타날 수 있다.
(식2)
Figure pat00008
여기서, τ 는 흡착원자의 잔류 시간이다.
상기 두 수식으로부터 열처리 온도에 비례하는 확산 길이
Figure pat00009
는, 흡착원자가 표면 상에 이동할 수 있는 거리임을 유추할 수 있다.
따라서 온도가 증가할수록 확산 길이는 길어질 수 있다.
그러므로 열처리 온도가 750℃로 증가하는 경우, 평형상태에 도달할 때까지 나노구조체는 이웃하는 Au 흡착원자 및 작은 입자를 흡수하여 크기가 크게 성장할 수 있고 보다 규칙적인 형상으로 형성이 되어질 수 있다.
그 결과, 도 2 및 3을 참조하면, 열처리 온도 450℃에서 형성된 Au 애벌레-형상은 보다 조밀하고 규칙적인 육각형 형상의 Au 나노입자(13)로 진화한다.
또한, 나노입자 형상에 있어서, 표면 에너지를 최소화하기 위하여 반구(semi-sphere) 형상보다는 (111)의 평평한 상부면을 갖는 Au 육각형 형상으로 형성된다.
결정 Au 나노입자의 형성은 나노입자에 의해 진행된 표면 에너지를 낮출 수 있게 된다. 따라서,
Au 육각형 형상은 {111} 및 {100}과 같은 낮은 밀러지수(miller index) 면을 포함한다.
도 4를 참조하면, 열처리 온도가 900℃로 증가한 경우, 육각형 형상의 나노홀(14)이 샘플 패널의 표면 상에 형성된다.
이와 같은 GaN상의 나노홀의 형성은 GaN의 분해의 증가 및 동시에 발생하는 몇 가지 현상에 기인할 수 있다.
따라서 도 1 내지 4에 따른 본 발명의 일 실시 예에 따르면, GaN층 상에 일정두께의 Au층을 증착하여 Au 증착된 GaN층 을 형성하는 단계; 및 상기 Au 증착된 GaN층을 열처리하는 단계; 를 포함하여 상기 GaN층 표면에 나노홀을 형성하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법이 제공될 수 있다.
도 5는 고온 열처리에 의한 GaN의 표면 분해 과정을 도시한 것이다.
도 5 (a), (a-1), (a-2), (a-3)는 초기 GaN (0001)의 표면 상태를 도시한 것이다.
도 5 (b), (b-1), (b-2), (b-3)는 800℃에서 3600s 동안 열처리된 GaN (0001)의 표면 상태를 도시한 것이다.
도 5 (c), (c-1), (c-2), (c-3)는 900℃에서 3600s 동안 열처리된 GaN (0001)의 표면 상태를 도시한 것이다.
도 5의 패널 (a)~ (c)는 3 × 3 ㎛2 의 AFM top-views를, 패널(a-1)~(c-1)은 1×1㎛2의 AFM top-views를 나타낸다.
도 5의 패널 (a-2)~ (c-2)는 높이 분포 히스토 그램 그래프를 도시한 것이다.
도 5의 패널 (a-3)~ (c-3)는 1×1㎛2 의 AFM side-views를 나타낸다.
도 5를 참조하면, 일반적으로, 800에서 900℃ 사이로 열처리 온도가 증가하면 작은 홀 및 Ga 액적이 관찰된다.
도 5(a)에 도시된 바와 같이, GaN(0001) 표면은 Ga 및 N 원자를 포함하는 층에 해당하는 테라스 및 계단이 우세한 형태로 나타난다.
도 5a-2의 높이 분포 히스토그램을 참조하면, 표면 계단의 높이는 주로 ± 1nm의 범위 내이다.
일반적으로, 우르츠광 구조의 기판은 결정 구조의 극성으로 인해 높은 열적 안정성을 가진다.
그러나 비교적 높은 온도에서 GaN이 열분해가 될 수 있다.
GaN 결정 격자구조를 기반으로, 격자 내의 두 개의 이웃하는 질소 원자 간의 거리는 3.2 ÅA이고, 가스 형태에서 N2 분자는 1.07 ÅA이다.
GaN 내의 원자의 구조 단위의 강한 유지력으로 인해, 낮은 온도에서 N2 분자로서 고체 GaN으로부터 질소 원자의 방출은 예측하기 어렵다.
그러나 높은 온도에서 GaN은 다음과 같이 분해될 수 있다.
Figure pat00010
평형 관계 이상부터 액체상의 Ga-rich 핵이 형성되고 질소가스가 방출하게 된다.
도 5b를 참조하면, 1시간 동안 800℃ 열처리에서 수많은 Ga 액적이 표면 상에 형성되였고, 그로 인해 높이 분포도 ±2nm와 같이 약간 넓어졌다. Ga-rich 조건으로 인해 질소 원자의 표면 확산 장벽이 상당히 감소될 수 있다.
Fernandez-Garrido의 이론에 의하면, N 흡착원자의 이동을 위해 계산된 확산 장벽은 1.4 eV이고, Ga-rich 조건하에서는 0.2 eV로 감소한다.
도 5c를 참조하면, 1시간 동안 900℃ 열처리 후, 액적 및 홀은 더 커지고, 이에 따라 높이 분포는 도 5 c-2에 도시된 바와 같이, ±4nm로 증가한 것을 나타낸다.
Ga-rich 조건하에서 열처리 온도가 높을수록, 확산 장벽이 낮을수록 질소 원자 이동이 커지고 질소 탈착 속도가 증가하는 특징을 가진다.
이로부터 생성된 액체의 Ga 액적은 촉매와 같은 역할을 할 수 있고 GaN 분해를 촉진시킬 수 있는 것으로 분석된다.
본 발명의 일 실시 예에서는 GaN층(0001)상에 일정량의 Au를 증착시켜서 열처리 공정을 통하여 생성된 Au 나노 입자가 촉매와 같은 역할을 수행하여 상승된 GaN 분해를 일으키도록 함으로써, 체계적이고, 효과적으로 나노홀을 형성하는 방법을 도출할 수 있었다.
본 발명의 일 실시 예의 샘플에서는 3 ~ 4nm 두께의 Au가 증착되고 열처리 시간은 고정된 상태에서 온도 변화에 따른 샘플 표면의 나노홀의 형성 패턴 특징을 도출하였다.
본 발명의 또 다른 실시 예의 샘플에서는 나노입자로부터 나노홀로의 진화 동안 열처리 시간의 영향을 관찰하기 위하여, Au 증착량(DA)은 3nm로 고정된 반면, 시간은 900에서 3600s 사이에서 변화를 주어 열처리 시간 변화에 따른 샘플 표면의 나노홀의 형성 패턴 특징을 도출하였다.
본 발명의 또 다른 실시 예의 샘플에서는 나노홀의 형상, 크기 및 밀도의 정확한 제어 특징을 도출하기 위하여 Au 증착두께를 2, 3, 4, 7, 10, 25 및 50nm 범위에서 변화를 주고 일정한 열처리 온도 및 시간에서 Au 증착두께의 변화에 따른 샘플 표면의 나노홀의 형성 패턴 특징을 도출하였다.
도 6은 본 발명의 일 실시 예에 따른 GaN층(0001) 상에 Au가 4nm 증착된 Au 증착된 GaN층 샘플 패널을 700 ~ 1000℃ 온도에서 450s 동안의 열처리에 따라 진화된 패널의 측면도를 도시한 것이다.
도 6은 GaN층(0001) 상에 Au가 4nm 증착된 샘플 패널에 대한 (a) 700℃, (b) 900℃ (c) 950℃, (d) 1000℃ 온도에서 450s 동안의 열처리기 수행되어 진화된 패널의 측면도를 나타내며, 각 패널은 1 × 1 ㎛2의 측면도를 나타낸다.
도 7은 본 발명의 일 실시 예에 따른 GaN층(0001) 상에 Au 4nm 증착된 샘플 패널에 대하여 700 ~ 900℃ 온도에서 450s 동안의 열처리가 수행되어 진화된 패널에 대한 평면도를 도시한 것이다.
도 7은 GaN층(0001) 상에 Au가 4nm 증착된 샘플 패널에 대한 (a-1, a-2) 700℃, (b-1, b-2) 900℃, (c-1, c-2) 950℃, (d-1, d-2) 1000℃ 온도에서 450s 동안의 열처리가 수행된 진화 패널의 정면도를 나타낸다.
각 a-1, b-1, c-1, d-1 패널은 3×3 ㎛2, 각 a-2, b-2, c-2, d-2 패널은 1×1㎛2의 크기를 나타낸다.
도 6 내지 7을 참조하면, 동일한 4nm Au 증착 및 450s 열처리로 GaN (0001) 상에 생성된 Au 육각형 형상으로부터 나노홀 형상으로 열처리에 따라 유도된 진화를 보인다.
본 발명의 일 실시 예에 의하여 생성된, Au 나노입자는 나노홀의 형성을 위해 촉매와 같은 역할을 하며, 보다 높은 온도에서 더 깊은 나노홀이 형성되는 특징을 가진다.
초기에는, 도 6(a)에 도시된 바와 같이 700℃에서 육각형 형상Au 나노입자(23)가 형성된다.
열처리 온도가 900 및 950℃로 증가될 경우, 도 6의 b, c에 도시된 바와 같이 Au 육각형 형상의 나노입자를 촉매로 이용하여 나노홀(24, 25)이 GaN 상에 형성되며, 나노홀의 형상 또한 육각형 형상으로 형성된다.
열처리 온도 1000℃에서, 도 6d에 도시된 바와 같이 나노홀(26)은 서로 연결되고 형상은 비틀어지는 특징을 가진다.
나노홀의 형성은 Au 나노입자에 의해 상당히 증가된 GaN 분해를 일으킨 결과로 설명될 수 있다.
즉 GaN으로의 나노입자의 침투이다. 나노입자 침투는 동시에 발생하는 열처리 과정에 따라 Au 증착된 GaN층 에서 다음 공정의 조합의 결과일 수 있다.
(a) 상기 증착된 Au가 자발-형성된 Au 나노입자로 형성되는 단계;
(b) 상기 GaN층에서 작은 Ga 액적 및 N2와 함께 Ga-rich 조건의 결과로 GaN이 분해되는 단계;
(c) 상기 GaN층에서 Ga의 증발 및 확산 단계;
(d) 상기 GaN층에서 합금 나노입자(Au-Ga)가 형성되는 단계 및
(e) Au 나노입자 및 GaN의 인터페이스에서 GaN의 상당한 분해로 인하여 상기 합금 나노입자(Au-Ga)가 상기 GaN층 표면에서 내부로 침투하는 단계;
(f) 상기 합금 나노입자(Au-Ga)가 증발되는 단계
상기 언급한 바와 같이, 800℃ 이상의 높은 온도에서 GaN는 분해되어 Ga-rich 조건을 일으켜 질소 분해를 증가시킨다.
동시에 Ga 흡착원자는 증발될 뿐만 아니라 표면상에서 이동될 수 있다.
Au 나노입자의 존재로 확산된 Ga 흡착원자는 열처리 과정에서 Au 나노입자와 결합하여 Au-Ga 합금 나노입자로 형성될 수 있다.
Au 나노입자는 증가된 열에너지를 갖는 요소를 흡수하여 다양한 반도체 상에 합금 입자를 형성한다. 그 결과, 상당한 GaN 분해가 GaN과 나노입자의 인터페이스에서 예측될 수 있다.
Au 나노입자로 흡수되어 Au-Ga 합금 나노입자가 될 Ga, 그리하여 N2 가스는 GaN으로부터 방출되고 Au-Ga 합금은 홀 내부에 드릴다운 된다.
나노입자의 GaN 내부로의 침투는, 나노입자가 포화될 때까지, Au의 양에 직접적으로 비례한다.
Au-Ga 합금은 또한 이의 조성에 따라 800 ~ 1000℃의 온도 범위에서 증발되기 시작한다. 그 결과 나노홀이 형성될 수 있다.
도 6a을 참조하면, 초기에는 Au-증착 GaN는 700℃에서 열처리되었을 때, 육각형 형상의 Au 나노입자는 보머-웨버 성장모델을 기반으로 형성될 수 있다.
도 8은 도 7과 관련된 패널의 Fourier filter transform(FFT) 파워 스펙트럼을 도시한 것이다.
도 7의 a-3 ~ d-3에 도시된 바와 같이 FFT 파워 스펙트럼은 해당 샘플의 표면 형태 진화를 나타낸다. 육각형 형상의 나노입자의 형성과 함께 FFT 파워 스펙트럼은 육각형 형상을 나타낸다. 이와 유사하게, 육각형 나노홀의 형성과 넓은 높이 분포 범위와 함께 FFT 파워 스펙트럼은 조금 큰 6각형이 되었다. 또한, 파괴된 나노홀과 함께 FFT(d-3)는 불규칙한 형상을 나타낸다.
도 9는 도 7의 a-2 ~ d-2에서 붉은 화살표로 나타내는 위치에 대한 멀티 단면 라인 프로파일을 그래프로 도시한 것이다.
도 9를 참조하면, 나노입자의 높이 및 측면 직경은 도 9에 도시된 바와 같이 각각 ~ 45 및 ~ 125nm로 나타낸다.
열처리 온도를 900℃로 증가한 경우, 도 6b의 AFM 이미지에서 도시된 바와 같이, 6각형 형상의 나노입자(23)는 GaN 표면으로 침투되어 6각형 형상의 나노홀(24)로 형성된다.
도 9의 라인-프로파일을 참조하면, 나노홀의 측면 직경은 거의 나노입자의 측면 직경과 동일하고 나노홀의 깊이는 ~ 37nm로 나타낸다.
이로부터 나노홀의 형상, 크기 및 밀도는 나노입자의 형상, 크기 및 밀도에 의해 제어될 수 있음을 명백히 입증할 수 있다.
본 발명의 일 실시 예에서 나노홀의 밀도는 단위 면적당 나노홀의 개수를 의미한다.
본 발명의 일 실시 에에 따라 생성된 나노홀의 침투 깊이는 나노입자 침투 동안 열처리 환경에 의해 영향을 받는다.
예를 들어, 동일한 시간 하에서, GaN 분해 속도는 열처리 온도의 증가에 의해 크게 증가된다.
따라서, 도 6c에서 도시된 바와 같이, 950℃에서의 GaN 빠른 분해는 나노홀의 침투 깊이를 증가시킨다.
특히, 950℃에서 형성되는 대다수의 나노홀의 깊이는 900℃에서 형성된 나노홀의 약 2배(즉 ~ 37에서 ~ 72nm)로 형성된다.
1000℃에서 침투 깊이는 높은 열에너지로 인해 크게 증가되었다.
도 6d 및 도 9에 도시된 바와 같이 대다수의 나노홀의 깊이는 ~ 90nm로 증가하였으나 형상은 증가된 GaN 분해로 인해 파괴된 형상으로 형성된다.
도 9의 라인-프로파일은 나노입자의 측면 직경이 다른 열처리 온도에서 나노홀과 거의 동일함을 보여준다.
나노홀의 깊이는 열처리 온도의 증가에 따라 서서히 증가되는 특징을 가진다.
도 10은 본 발명의 일 실시 예에 따라 GaN층(0001) 상에 Au가 25nm 증착되고 3600s 동안 900℃에서 열처리가 수행되어 진화된 패널의 EDS(energy-dispersive X-ray spectroscopy) 분석을 도시한 것이다.
도 10 (a)는 25nm Au 증착으로 형성되고 3600초 동안 900℃에서 열처리가 수행된 상태에서 생성된 진화패널의 나노홀 SEM이미지를 도시한 것이다.
도 10 (b), (c)는 도 10(a)에서 그린 및 보라색 사각형(b, c)으로 표시된 두 가지 나노홀의 Ga 및 Au 원소 라인-프로파일을 나타낸다.
도 10 (d), (e)는 도 10(a)에서 빨간색 및 청색 사각형(e, d)으로 표시된 면적의 작은 영역의 EDS원소 스펙트럼을 나타낸다.
도 10을 참조하면, 빨간색 사각형 d는 내부에 잔류를 갖는 나노홀을 나타내는 반면, 청색 사각형e는 GaN 표면 영역을 나타낸다.
도 10(d)를 참조하면, EDS 스펙트럼에서 2.12 keV에서의 Au Mα1 피크가 선명하게 나타나고 있으나, 도 10(e)에서는 Au Mα1 피크가 나타나지 않는다.
이러한 결과는 상기 진화 패널의 표면 상에는 Au가 잔류하지 않음을 나타내며, Au는 1시간 열처리 후 나노홀 내부에 존재하는 것으로 분석된다.
도 10(b)에 도시된 바와 같이, 그린색 사각형(b)에서는 거의 나노홀 면적의 반은 Au 나노입자 잔류에 의해 점유되었으나, 도 10(c)의 보라색 사각형(c)을 포함하는 나노홀 내부에서는 Au의 잔류가 관찰되지 않는다.
이는 나노홀 내의 잔류하는 Au의 양이 동일하지 않고, 또한, 높은 열처리 온도에서 Au의 증발 현상이 발생되기 때문이다.
증발율(evaporation rate:
Figure pat00011
)은 다음 식 3과 같이 표시될 수 있다.
(식 3)
Figure pat00012
여기서
Figure pat00013
는 열처리 온도,
Figure pat00014
는 Au의 원자량, 및
Figure pat00015
는 특정
Figure pat00016
에서의 Au 기체의 평형 압력을 의미한다.
상기 식 3에 따르면,
Figure pat00017
은
Figure pat00018
에 의해 결정될 수 있다.
Figure pat00019
는 증가된 T에서 더 높기 때문에 Au 증발율은 증가된 온도에서 상당히 증가될 수 있다.
도 10(b)의 EDS 라인-프로파일을 참조하면, Au 피크는 잔류가 위치하는 위치에서 나타난다. 나머지 영역은 높은 Ga 농도를 나타내고 나노홀의 가장자리에서는 더 높은 농도를 보인다.
이는 GaN와 Au 나노입자 간의 인터페이스에서 매우 증가된 GaN 분해를 입증한다.
도 10(c)는 잔류가 없는 나노홀의 원소 분석을 나타낸다. Ga 피크 내부는 Ga-rich 조건을 증명하고 소량의 Au가 Au 증발 후 여전히 검출된다.
도 11은 본 발명의 일 실시 예에 따라 GaN층(0001) 상에 Au를 3nm 증착시키고, 열처리 온도를 800℃로 고정시킨 상태에서 제어된 열처리 시간에 따른 나노홀의 진화 특성을 도시한 것이다.
도 11(a)는 열처리 온도를 900초, 도 11(b)은 1800초, 도 11(c)는 3600초로 제어된 후 샘플 패널 1×1 ㎛2 에 대한 AFM 측면도(side-view)를 도시한 것이다.
도 11(a-1) ~(c-1)은 샘플 패널(a) ~ (c)에서 각각 녹색 사각형으로 표시된 부분에 대한 단면을 도시한 것이다.
전술한 바와 같이 GaN의 자연 분해는 Au 나노입자 없이도 1시간 후에 800℃에서 단지 조금 발생할 수 있다.
그러나 Au 나노입자의 존재와 함께 분해는 인터페이스에서 매우 촉진되어 Au 나노입자가 GaN으로 침투될 수 있다.
Au 나노입자의 침투 깊이는 열처리 시간의 증가와 함께 서서히 증가된다.
도 11(a)를 참조하면, 초기 800℃에서 900초 동안의 열처리에서 나노입자는 GaN으로 약간 드릴링되었고, 충분하지 않은 열처리 시간 및 열처리 온도로 인하여 표면의 나노입자 형태가 남아 있는 것을 관찰할 수 있었다.
도 12는 도 11에서 900초, 1800초, 3600초로 제어된 각 샘플에 대한 FET 파워 스펙트럼을 도시한 것이다.
도 13은 도 11(a-1) ~(c-1)에 대한 멀티 단면 라인 프로파일을 도시한 것이다.
도 13은 도 11(a-1) ~(c-1)에서 red 화살표로 표시된 부분(① ~④)에 대한 멀티 단면 라인 프로파일을 도시한 것이다.
도 13의 라인 프로파일을 참조하면, Au 나노입자의 높이는 ~ 10nm이다. 이는 도 6(a)의 ~ 45nm의 나노입자와 비교하여 매우 짧다.
도 11(b)를 참조하면, 1800초로 열처리 시간이 길어질 경우, 작은 나노홀(34)과 짧은 나노입자가 함께 존재하는 것으로 나타난다. 작은 나노입자가 GaN으로 완전히 드릴링하여 들어가는 반면, 큰 나노입자(53)는 표면에 남는 것으로 분석된다.
이는 Au 나노입자의 불규칙한 크기 분포로 인한 것이다. 일반적 나노홀의 깊이는 ~ 2nm이다. 동시에, 남아있는 비교적 큰 나노입자(53)는 오스트발트 숙성을 기반으로 하여 열처리 시간의 증가에 맞추어 측면 크기가 성장하는 특징을 가진다.
도 11(c)를 참조하면, 3600초의 열처리 시간에서, 모든 Au 나노입자는 나노홀 안으로 드릴링하여 들어감으로 인해 표면은 나노홀(44)에 의해 완전히 덮인 형상으로 진화된다.
도 13의 라인-프로파일에서 도시된 바와 같이 나노홀의 깊이는 ~ 6nm이다.
한편 도 5의 800℃에서 3600초의 동일한 조건하에서 자연적으로 분해된 GaN은 원자계단을 따라 작은 홀 및 Ga 액적을 보이므로 이러한 결과에서 Au 나노입자의 존재는 나노입자와 GaN 간의 인터페이스에서 GaN의 분해를 한층 증가시키는 특징을 가지는 것을 알 수 있다.
도 14는 본 발명의 일 실시 예에 따른 열처리 시간과 열처리 온도 변화에 대한 나노홀 제조에 대한 제어맵을 도시한 것이다.
그래프 (a)는 열처리 온도 변화에 따른 4nm의 Au 증착으로 제작한 샘플 진화 패널의 표면의 면적 비율 (SAR)을 나타낸다.
그래프 (b)는 열처리 온도 800℃에서 열처리 시간 변화에 따른 3nm의 Au 증착으로 제작한 샘플 진화 패널의 표면의 면적 비율 (SAR)을 나타낸다.
도 14를 참조하면, 제어조건에 따라 전반적 진화는 다음과 같은 특징을 가진다.
① 나노입자, 전이 및 나노홀. 나노입자 단계에서 Au 나노입자는 다양한 형상 및 크기로 제조된다. 이러한 나노입자는 적합한 열처리 온도 및 시간의 제어에 의해 나노홀의 제조를 위한 촉매로 사용될 수 있다.
② 나노홀 및 드릴링된 Au 나노입자의 공존은 전이 단계에서 나타난다.
③ 나노홀 단계에서 열처리 온도 및 시간의 증가는 상당히 전계된 나노홀을 나타낸다.
관련 샘플의 표면적비(SAR)는 도 14(a), (b)에 도시된다.
SAR은 표면적 변화를 나타내기 위하여 다음과 같이 표현된다.
Figure pat00020
도 14(a)에 도시된 바와 같이, SAR은 온도가 증가함에 따라 나노홀 깊이의 증가와 함께 서서히 증가한다.
그러나 더욱 긴 열처리 시간에서는 SAR은 변화가 중단됨을 보여준다.
도 14(b)에 도시된 바와 같이, 나노입자 및 나노홀과 비교하여, 나노입자 및 나노홀의 공존은 가장 낮은 수치를 보였고, 이는 높이와 깊이 간의 보상으로 인할 수 있다. 나노홀의 평균 깊이는 열처리 시간이 길수록 발전하였고 SAR은 증가하는 것으로 나타난다.
도 15 내지 17은 본 발명의 일 실시 예에 따라, GaN층(0001) 상에 Au의 증착량에 따른 진화 형태의 제어 특성을 도시한 것이다.
도 15는 본 발명의 일 실시 예에 따라, GaN층(0001) 상에 Au를 4 ~ 25nm 범위로 증착두께를 변화시킬 때, 열처리 온도 700℃~750℃에서 450s~900s 동안 열처리 과정을 거쳐서 제조된 샘플 진화 패널에 대해 진화 형태의 제어 특성을 도시한 것이다.
도 15는 GaN층(0001) 상에 Au를 (a) 4nm, (b) 5nm, (c) 10nm, (d) 25nm 두께로 증착하고 700℃~750℃에서 450s~900s 동안 열처리 과정을 거쳐서 제조된 샘플 진화 패널에 대한 진화 형태의 제어 특성을 나타낸다.
도 15(a)는 본 발명의 일 실시 예에 따라, GaN층(0001) 상에 Au를 4nm 두께로 증착하고 700℃에서 900s 동안 열처리 과정을 거쳐서 제조된 샘플 진화 패널에 대해 진화 형태의 측면도를 도시한 것이다.
도 15의 (a-1)은 도 15(a)의 3×3㎛2 AFM 단면을 도시한 것이고, (a-2)는 (a-1)에서 그린 라인으로 표시된 부분의 라인 프로파일을 도시한 것이고, (a-3)는 도 15(a)의 나노입자의 FET 파워스펙트럼을 도시한 것이다.
도 15(b)는 본 발명의 일 실시 예에 따라, GaN층(0001) 상에 Au를 5nm 두께로 증착하고 750℃에서 900s 동안 열처리 과정을 거쳐서 제조된 샘플 진화 패널에 대해 진화 형태의 측면도를 도시한 것이다.
도 15의 (b-1)은 도 15(a)의 3×3㎛2 AFM 단면을 도시한 것이고, (b-2)는 (b-1)에서 그린 라인으로 표시된 부분의 라인 프로파일을 도시한 것이고, (b-3)는 도 15(b)의 나노입자의 FET 파워스펙트럼을 도시한 것이다.
도 15(c)는 본 발명의 일 실시 예에 따라, GaN층(0001) 상에 Au를 10nm 두께로 증착하고 700℃에서 450s 동안 열처리 과정을 거쳐서 제조된 샘플 진화 패널에 대해 진화 형태의 측면도를 도시한 것이다.
도 15의 (c-1)은 도 15(c)의 3×3㎛2 AFM 단면을 도시한 것이고, (c-2)는 (c-1)에서 그린 라인으로 표시된 부분의 라인 프로파일을 도시한 것이고, (c-3)는 도 15(c)의 나노입자의 FET 파워스펙트럼을 도시한 것이다.
도 15(d)는 본 발명의 일 실시 예에 따라, GaN층(0001) 상에 Au를 25nm 두께로 증착하고 750℃에서 450s 동안 열처리 과정을 거쳐서 제조된 샘플 진화 패널에 대해 진화 형태의 측면도를 도시한 것이다.
도 15의 (d-1)은 도 15(d)의 3×3 ㎛2 AFM 단면을 도시한 것이고, (d-2)는 (d-1)에서 그린 라인으로 표시된 부분의 라인 프로파일을 도시한 것이고, (d-3)는 도 15(d)의 나노입자의 FET 파워스펙트럼을 도시한 것이다.
도 16은 본 발명의 일 실시 예에 따라, GaN층(0001) 상에 Au를 2 ~ 4nm 범위로 증착두께를 변화시킬 때, 열처리 온도 900℃에서 450s 동안 열처리 과정을 거쳐서 제조된 샘플 진화 패널에 대한 진화 형태의 제어 특성을 도시한 것이다.
도 16은 GaN층(0001) 상에 Au를 (a) 2nm, (b) 3nm, (c) 4nm 두께로 증착하고 900℃에서 450s 동안 열처리 과정을 거쳐서 제조된 샘플 진화 패널에 대해 진화 형태의 제어 특성을 나타낸다.
도 17은 본 발명의 일 실시 예에 따라, GaN층(0001) 상에 Au를 5 ~ 25nm 두께 범위에서 변화시킬 때, 900℃에서 450s 동안 열처리 과정을 거쳐서 제조된 샘플 진화 패널에 대한 진화 형태의 제어 특성을 도시한 것이다.
도 17은 GaN층(0001) 상에 Au를 (d) 5nm, (e) 7nm, (f) 10nm (g) 25nm 두께로 증착하고 900℃에서 450s 동안 열처리 과정을 거쳐서 제조된 샘플 진화 패널에 대해 진화 형태의 제어 특성을 나타낸다.
도 16, 17에서 (a) ~ (e)는 3×3㎛2 AFM 측면을 도시한 것이고 (a-1) ~ (e-1)는 1×1 ㎛2 AFM 단면을 도시한 것이다.
도 17에서 (f) ~ (g)는 10×10 ㎛2 AFM 측면을 도시한 것이고 (f-1) ~ (g-1)는 5 5 ㎛2 AFM 단면을 도시한 것이다.
도 16, 17에서 (a-2) ~ (g-2)는 관련된 (a) ~ (g) 나노입자의 FET 파워스펙트럼을 각각 도시한 것이다
도 16, 17에서 (a-3) ~ (g-3)는 (a-1) ~(g-1)에서 그린 라인으로 표시된 부분의 라인 프로파일을 각각 도시한 것이다.
도 18은 도 16, 17에 대하여 관련 증착두께에 대한 나노홀의 평균 깊이 및 직경을 그래프로 도시한 것이다.
도 19는 도 16, 17에 대하여 관련 증착두께에 대한 나노홀의 밀도를 그래프로 도시한 것이다.
도 15 내지 19를 참조하면, Au 증착량을 제어하여 나노입자 및 나노홀의 크기, 밀도 및 형상을 제어할 수 있다.
본 발명의 일 실시 예에서 나노홀의 밀도는 단위면적당 나노홀의 개수를 의미한다.
본 발명의 일 실시 예에 의하면, 나노홀의 형태는 체계적인 증착량의 변화에 의해 체계적으로 제어될 수 있다. 초기에는, Au 나노입자가 증착량의 변화에 따라 정확하게 제어된 형상, 크기 및 밀도로 제조될 수 있다.
본 발명의 일 실시 예에 따라 생성된 Au 나노입자는 나노홀의 형상, 크기 및 밀도의 정확한 제어를 위하여 촉매와 같은 역할을 수행하는 특징을 가진다.
도 15를 참조하면, 직경 및 높이를 포함하여 나노입자의 크기는 Au 증착량의 변화에 민감하게 반응한다.
Au 증착량이 10nm 이상으로 증가할 경우, 크게 증가된 나노입자 크기로 인해 얻어진 결정 구조체는 성장 속도론(growth kinetics)에 강하게 의존하는 특징을 나타낸다.
그 결과, 추가 면 {110}, {210} 및 보다 높은 밀러지수(Millerindex)가 {111} 및 {100}에 원래 포함된 Au 육각형과 함께 관찰되었다.
도 15의 일 실시 예 따르면, 증착량이 4nm에서 25nm로 증가한 경우, 나노 입자의 직경은 ~ 100에서 1000nm로, ~ 100에서 1000nm로 증가하였고, 높이는 ~ 20 에서 300nm로 15배 이상 증가하였다. 반면, 밀도는 ~ 4×109 에서 1×107cm-2로 감소하였다.
한편 도 16, 17을 참조하면, AFM 상면에 도시된 바와 같이, 해당하는 나노홀의 크기 및 밀도의 변화가 증착량의 증가와 함께 관찰될 수 있다.
도 16a,a-1를 참조하면, 처음 2nm 증착에서는 작고 결합된 나노홀이 형성된다. 나노입자의 밀도 분포로 인하여 생성된 나노홀의 가장자리는 흐리고 불규칙한 형상을 갖는다.
도 16(b)를 참조하면, 1nm 더 Au 증착에서는 (즉, 3nm에서는) 서로 분리되기 시작하였고, 각각의 나노홀이 생성된 것이 관찰된다.
도 16, 17의 AFM 이미지에 도시된 바와 같이, 증착량이 25nm로 증가되는 동안, 깊이 및 직경을 포함하는 크기는 서서히 증가하였다.
표 1은 도 1 내지 19와 관련하여 Au 증착 두께 변화에 따른 평균깊이, 측방직경, 평균밀도를 나타낸다.
Figure pat00021
본 발명의 일 실시 예에 따르면, 상기 표1은 ±10%의 제조 오차범위를 포함할 수 있다.
Au 증착량 3nm에서 지름 69.1±10% nm, 깊이 42.3±10% nm 밀도 6.0±10% ×109 cm-2 나노홀이 생성된다.
또한, Au 증착량 5nm에서 지름 159.75±10% nm, 깊이 52.3±10% nm 밀도 7.0±10% ×109 cm-2 나노홀이 생성된다.
또한, Au 증착량 10nm에서 지름 660.3±10% nm, 깊이 361.0±10% nm 밀도 4.8±10% ×107 cm-2 나노홀이 생성된다.
Au 증착량이 2에서 25nm로 증가할 때, 나노홀의 크기는 58±10% nm에서 1336.3 ±10% nm로 깊이가 약 23배 증가되며, 직경은 35±10%에서 835±10% nm로 약 23배 증가된다.
반면, 나노홀의 밀도는 8.4±10% × 1011 에서 1.6±10% ×109 cm-2로 약 525배 감소하였다.
본 발명의 일 실시 예에 따르면, 도 15에서 생성된 Au 나노입자와 비교하여, 나노홀의 형상, 크기 및 밀도 진화는 나노입자의 형상, 크기 및 밀도 진화에 의해 결정될 수 있다.
나노홀은 3에서 7nm로의 증착량의 변화에 따라 규칙적 육각형 형상을 가진다.
그러나 Au 증착두께가 10nm 이상으로 증가한 경우, 다면의 나노입자가 형성되어 원형 형상을 갖는 나노홀이 육각형 형상 대신 제조된다.
나노홀의 형태가 효율적 광학 특성을 효과적으로 나타내기 때문에, 작은 크기에서 큰 크기로, 높은 밀도에서 낮은 밀도로 진화되는 특성 및 육각형 형상에서 원형 형상으로 진화되는 특성 및 GaN상의 나노홀, 즉 다공성 GaN은 효율적 광학 소자용으로 대체될 수 있는 우수한 재료가 될 수 있다.
도 20은 10nm 이상의 Au 증착량 변화와 함께 형성된 나노홀의 열처리 온도 및 열처리 시간의 영향에 대한 특성을 도시한 것이다.
도 20(a), (b)는 고정된 Au 증착량 10nm 및 고정된 열처리 시간 3600초에서 열처리 온도 950℃ 및 900℃의 영향 특성을 도시한 것이다.
도 20 (c) - (e)는 보다 높은 증착 두께(25nm 이상) 및 900℃의 열처리 온도에서 열처리 시간을 1800s, 3600s, 7200s로 변화하였을 때의 영향 특성을 도시한 것이다.
도 20(g), (h)는 해당 AFM 데이터로부터 얻은 깊이 및 직경 특성을 도시한 것이다.
도 20을 참조하면, SEM 이미지에서 도시된 바와 같이, 전자 빔이 금속에 보다 민감함으로 인해 잔류 Au-Ga 합금은 나노홀 내에 밝은 스팟으로 구별될 수 있다. 그러나 열처리 온도가 증가할 경우, 도 20(a) 에 도시된 바와 같이 밝은 스팟은 사라진다.
이는 열처리 동안 높은 온도에서의 Au-Ga 합금 나노입자의 열적 증발 특성에 의한 것으로 나타난다.
증발 속도는 온도가 증가할수록(예를 들어, 900℃에서 950℃으로) 증가함으로 예측할 수 있다.
도 20(a-1), (b-1)에 도시된 EDS 스펙트럼을 참조하면, 10nm의 증착두께, 3600s 동안 900℃ 열처리의 Au Mα1 피크(2.12 keV)는 3700개를 나타낸 반면, 950℃의 갯수는 2700으로 27% 감소하는 특징을 나타낸다.
나노홀 깊이 및 직경은 각각 361±10%에서 487±10% nm으로 및 660±10%에서 727±10% nm으로 증가하였다.
또한, 형상에 있어서, 나노홀은 900℃에서는 선명한 경계를 갖는 거의 원형인 반면, 950 ℃에서는 흐릿한 경계를 갖는 불규칙한 형상의 나노홀이 형성된다.
25nm의 Au 증착의 경우, 열처리 온도는 GaN의 과도한 자연 분해로부터 형상을 보호하기 위하여 900℃로 설정되었다. 1800초 동안의 열처리 후, 나노홀 내의 Au의 잔류가 관찰되었고 나노홀이 원형 형상으로 나타나는 반면, 잔류물은 특정 나노홀의 램덤 가장자리와 관련하여 불규칙한 형상을 보였다. 열처리 시간이 3600초로 증가한 경우, 나노홀 내의 잔류의 양은 Au 및 Ga의 증가에 의해 감소된다.
반면에, 열처리 시간이 7200초로 증가한 경우, 잔류의 양은 더욱 감소하였다. EDS 원소 분석 스펙트럼을 기반으로, 시간 변화에 대한 Au Mα1 피크(2.12keV)도 열처리 시간 1800초 동안 6800개, 3600초 동안 4200개, 7200초 동안 3900개로 유사하게 서서히 감소하는 경향을 보인다.
EDS 스펙트럼을 참조하면, Au-Ga 증발로 인해 Au는 열처리 시간 및 온도의 증가와 함께 진화패널에서 서서히 감소함을 보인다.
나노홀의 크기 변화에 있어서, 25nm의 Au 증착의 경우, 900℃ 열처리 온도에서 열처리 시간을 1800에서 3600초로 증가시킨 경우, 나노홀의 깊이는 221.8±10%에서 811.110% nm로 급격하게 증가하였다. 그러나 3600에서 7200초로 증가시킨 경우, 직경은 811.1±10%에서 813.2±10% nm로 조금 증가하였으나, 깊이는 약 ~ 40.5±10% nm로 유지되었다.
나노홀 형상에 있어서, 20d,e 에서 도시된 바와 같이 긴 열처리 시간은 가장자리에 크랙이 가고 불규칙한 형상을 나타낸다.
950℃에서 1800초 동안의 열처리된 50nm Au의 경우, 도 20(f)에 도시된 바와 같이, 큰 크기 Au 나노입자는 나노홀 내로 드릴링된다.
비교적 크고 약간 드릴링된 Au 나노입자는 100nm의 Au 증착에서 관찰될 수 있다.
본 발명의 일 실시 예에 따르면, GaN(0001) 에피층에 Au 증착을 한 후, 열처리 과정을 통하여 생성된 Au 나노입자를 사용하여 GaN의 증가된 분해를 통한 정확하고 간단한 방법으로 다공성 GaN의 대한 제조방법을 제공할 수 있다.
본 발명의 일 실시 예에 따르면, 사파이어 상에 성장된 GaN(0001) 에피층에 일정량의 Au 증착을 한 후, 열처리 과정을 통하여 다공성 GaN을 제조할 수 있다.
본 발명의 일 실시 예에 따르면 먼저, Au 나노입자는 보머-웨버 성장모델을 기반으로 Au-증착된 GaN의 열처리에 의해 제조되었고, 상기 Au 나노입자는 촉매와 같은 작용으로 나노홀 제조에 사용된다.
본 발명의 일 실시 예에 따른 다공성 GaN은 여러 가지 공정의 동시 현상을 기반으로 제조될 수 있다.
본 발명의 일 실시 예에 따르면, Au 나노입자에 의한 Ga의 흡수와 나노입자 및 GaN의 인터페이스에서 상당히 증가된 GaN 분해로 인해 Au-Ga 합금 나노입자가 형성되고, N2 가스가 방출되며, 나노입자의 침투와 Au-Ga 합금의 증발 등이 동시에 발생하여 나노홀이 제조될 수 있다.
본 발명의 일 실시 예에 따르면, 나노홀의 침투 깊이는 열처리 온도 및 열처리 시간의 증가와 함께 증가되는 특징을 가진다.
본 발명의 일 실시 예에 따라 얻어진 나노홀의 형태는 열처리 단계에서 생성된 Au 나노입자로부터 유래되며, 열처리 온도(800~1000℃), 열처리 시간(450s ~ 7200s) 및 Au 나노입자의 크기 및 밀도에 따라 나노홀의 크기 및 밀도가 대응하여 제어될 수 있다.
본 발명의 일 실시 예에 따르면, Au 증착량을 제어하여 나노홀 진화에 대한 기공 (나노홀)의 크기, 밀도 및 형상이 제어될 수 있다.
본 발명의 일 실시 예에 따르면, GaN(0001) 에피층에 Au 증착량에 다른 증착 두께를 2nm에서 25nm로 증가시킴에 따라, 나노홀의 평균 침투 깊이는 58.5±10%에서 1336.3±10% nm로 22.03배 증가하였고, 직경은 35.5±10%에서 835.1±10% nm로 22.85배 증가하는 특징을 가진다 동시에, 나노홀의 밀도는 8.4±10% × 1011 에서 1.6±10% × 109 cm-2로 525배 정도 감소하는 특징을 가진다.
10: GaN층
11: Au 증착층
12, 13, 23, 33, 43, 53: Au 나노 입자
14, 24~26, 34, 44: 나노홀

Claims (17)

  1. GaN층 상에 일정두께의 Au를 증착하여 Au 증착된 GaN층을 형성하는 단계; 및
    상기 Au 증착된 GaN층에 대하여 열처리 공정을 수행하여 표면에 나노홀을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  2. 제1항에 있어서,
    상기 다공성 GaN의 제조방법은,
    상기 Au의 증착두께, 상기 열처리 공정에서의 열처리 온도 및 열처리 시간 중 어느 하나 이상을 변화시켜서 상기 나노홀의 형상, 크기 및 밀도 중 어느 하나 이상을 제어하는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  3. 제1항에 있어서,
    상기 GaN층은 사파이어 기판 c-면(0001) 상에 GaN을 1 ~ 10㎛ 성장시켜서 형성된 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  4. 제1항에 있어서,
    상기 Au층을 증착하는 단계는
    플라즈마 이온-코팅 챔버에서 1.0 × 10-1 Torr 하에 3mA의 이온화 전류에 의해 0.05 nm/s의 증착 속도로 상기 GaN층 상에 상기 Au가 증착되는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법.
  5. 제1항에 있어서,
    상기 열처리 공정을 수행하는 단계에서
    (a) 상기 Au 증착된 GaN층에 상기 증착된 Au가 자발-형성된 Au 나노입자로 형성되는 단계;
    (b) 상기 GaN층에서 작은 Ga 액적 및 N2와 함께 Ga -rich 조건의 결과로 GaN이 분해되는 단계;
    (c) 상기 GaN층에서 Ga의 증발 및 확산 단계;
    (d) 상기 GaN층에서 합금 나노입자(Au-Ga)가 형성되는 단계;
    (e) 상기 합금 나노입자(Au-Ga)가 상기 GaN층 표면에서 내부로 침투하는 단계; 및
    (f) 상기 합금 나노입자(Au-Ga)가 증발되는 단계;
    가 수행되어 상기 나노홀이 형성되는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  6. 제2항에 있어서,
    상기 Au의 증착두께를 2 ~ 50nm 범위에서 제어하는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  7. 제2항에 있어서,
    상기 열처리 온도를 800~1000℃ 범위에서 제어하는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  8. 제2항에 있어서,
    상기 열처리 시간을 450초 ~7200초 범위에서 제어하는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  9. 제2항에 있어서,
    상기 Au의 증착두께를 3nm로 하고, 상기 열처리 온도 900℃에서 상기 열처리 시간 450s 동안 열처리 과정을 수행하여 생성된 상기 나노홀은 지름 69.1±10% nm, 깊이 42.3±10% nm의 크기를 가지는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  10. 제2항에 있어서,
    상기 열처리 온도 900℃ 및 상기 열처리 시간을 450초로 설정한 상태에서 상기 Au의 증착두께를 2nm에서 25nm로 증가시킬 때, 상기 나노홀의 지름은 35±10%에서 835±10% nm로 증가되는 특징을 이용하여 제어하는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  11. 제2항에 있어서,
    상기 열처리 온도 900℃ 및 상기 열처리 시간을 450초로 설정한 상태에서 상기 Au의 증착두께를 2nm에서 25nm로 증가시킬 때, 상기 나노홀의 밀도가 (8.4±10%) × 1011 에서 (1.6±10%)×109 cm-2로 감소하는 특징을 이용하여 제어하는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  12. 제6항에 있어서,
    상기 열처리 온도 900℃ 및 상기 열처리 시간을 450초로 설정한 상태에서 상기 Au의 증착두께가 3 ~ 7nm에서는 상기 나노홀이 규칙적인 육각형 형상으로 형성되는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  13. 제6항에 있어서,
    상기 열처리 온도 900℃ 및 상기 열처리 시간을 450초로 설정한 상태에서 상기 Au의 증착두께가 10nm 이상에서는 상기 나노홀이 원형 형상으로 형성되는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  14. 제2항에 있어서,
    상기 Au의 증착두께가 10nm이며, 상기 열처리 시간을 3600초로 설정한 상태에서, 상기 열처리 온도를 900℃로 열처리 한 경우에 상기 나노홀은 지름 361±10%nm로 형성되는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  15. 제2항에 있어서,
    상기 Au의 증착두께가 10nm이며, 상기 열처리 시간을 3600초로 설정한 상태에서, 상기 열처리 온도를 950℃로 열처리 한 경우에 상기 나노홀은 지름 487±10%nm로 형성되는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  16. 제8항에 있어서,
    상기 Au의 증착두께 및 열처리 온도를 고정한 상태에서 상기 열처리 시간을 증가시키면, 상기 나노홀의 지름이 증가되는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
  17. 제2항에 있어서,
    상기 Au의 증착두께, 상기 열처리 온도 및 열처리 시간 중 어느 하나 이상을 증가시키면, 상기 나노홀의 형상, 크기는 증가하고 상기 나노홀의 밀도는 감소하는 것을 특징으로 하는 Au 나노 입자를 이용한 다공성 GaN의 제조방법
KR1020160071823A 2016-06-09 2016-06-09 Au 나노 입자를 이용한 다공성 GaN의 제조방법 KR101840786B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160071823A KR101840786B1 (ko) 2016-06-09 2016-06-09 Au 나노 입자를 이용한 다공성 GaN의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160071823A KR101840786B1 (ko) 2016-06-09 2016-06-09 Au 나노 입자를 이용한 다공성 GaN의 제조방법

Publications (2)

Publication Number Publication Date
KR20170139362A true KR20170139362A (ko) 2017-12-19
KR101840786B1 KR101840786B1 (ko) 2018-03-21

Family

ID=60924040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160071823A KR101840786B1 (ko) 2016-06-09 2016-06-09 Au 나노 입자를 이용한 다공성 GaN의 제조방법

Country Status (1)

Country Link
KR (1) KR101840786B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP5296638B2 (ja) * 2009-08-28 2013-09-25 電気化学工業株式会社 Ｌｅｄ搭載構造体、その製造方法、及びｌｅｄ搭載用基板
KR101607500B1 (ko) * 2014-03-31 2016-04-12 광운대학교 산학협력단 실리콘 상에 Au 방울의 성장 제어방법 및이를 이용한 Au 증착방법

Also Published As

Publication number Publication date
KR101840786B1 (ko) 2018-03-21

Similar Documents

Publication Publication Date Title
Shklyaev et al. Extremely dense arrays of germanium and silicon nanostructures
Müller et al. Sintering of porous silicon
Paul et al. Tunable and High Photoluminescence Quantum Yield from Self‐Decorated TiO2 Quantum Dots on Fluorine Doped Mesoporous TiO2 Flowers by Rapid Thermal Annealing
Johar et al. Ultrafast carrier dynamics of conformally grown semi-polar (112 [combining macron] 2) GaN/InGaN multiple quantum well co-axial nanowires on m-axial GaN core nanowires
Girard et al. Tuning of the electronic properties of self-assembled InAs/InP (001) quantum dots by rapid thermal annealing
Liu et al. Production, structure, and optical properties of ZnO nanocrystals embedded in CaF 2 matrix
Kumar et al. Facile synthesis and photoluminescence spectroscopy of 3D-triangular GaN nano prism islands
Rodrigues et al. ZnAl 2 O 4 decorated Al-doped ZnO tetrapodal 3D networks: microstructure, Raman and detailed temperature dependent photoluminescence analysis
KR101840786B1 (ko) Au 나노 입자를 이용한 다공성 GaN의 제조방법
Ghosh et al. The effect of GaAs (100) surface preparation on the growth of nanowires
KR101976566B1 (ko) GaN 상에 자발 형성된 금 나노입자의 성장제어방법
Shklyaev et al. Influence of growth and annealing conditions on photoluminescence of Ge/Si layers grown on oxidized Si surfaces
Prabakaran et al. Optical and microstructural investigations of porous silicon
KR102082450B1 (ko) 산화아연 나노막대 어레이의 제조방법, 그것에 의해 제조된 산화아연 나노 막대 어레이 및 그것을 이용한 반도체 소자
Samavati et al. Germanium nanoislands grown by radio frequency magnetron sputtering: Annealing time dependent surface morphology and photoluminescence
Dhara et al. Mechanism of bright red emission in Si nanoclusters
King et al. Nanoclusters of silicon and germanium
Adachi et al. Light emission from porous silicon photoetched in aqueous alkali salt solutions
KR100845944B1 (ko) ＺｎＯ박막 형성방법
Gerhard et al. The structural and optical characterization of high areal density GaxIn1− xP quantum dots on GaP
Ali et al. Correlation of Raman and photoluminescence spectra of electrochemically prepared n-type porous GaAs
Meijers Growth and characterisation of group-III nitride-based nanowires for devices
Dai et al. Annealing effect on the formation of In (Ga) As quantum rings from InAs quantum dots
Myroniuk et al. Influence of substrate temperature and magnesium content on morphology evolution and luminescence of Mg-doped ZnO films
Zhang et al. Growth of nanocrystalline ZnSe: N films by pulsed laser deposition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right