KR20170135383A - 타이밍 콘트롤러, 그를 포함한 표시장치, 및 그의 구동방법 - Google Patents

타이밍 콘트롤러, 그를 포함한 표시장치, 및 그의 구동방법 Download PDF

Info

Publication number
KR20170135383A
KR20170135383A KR1020160067206A KR20160067206A KR20170135383A KR 20170135383 A KR20170135383 A KR 20170135383A KR 1020160067206 A KR1020160067206 A KR 1020160067206A KR 20160067206 A KR20160067206 A KR 20160067206A KR 20170135383 A KR20170135383 A KR 20170135383A
Authority
KR
South Korea
Prior art keywords
data
enable signal
frame frequency
control signal
signal
Prior art date
Application number
KR1020160067206A
Other languages
English (en)
Other versions
KR102417628B1 (ko
Inventor
조원
김진형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160067206A priority Critical patent/KR102417628B1/ko
Priority to US15/603,180 priority patent/US10134340B2/en
Priority to CN201710372986.9A priority patent/CN107452337B/zh
Priority to EP17173361.1A priority patent/EP3252746B1/en
Publication of KR20170135383A publication Critical patent/KR20170135383A/ko
Application granted granted Critical
Publication of KR102417628B1 publication Critical patent/KR102417628B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예는 복수의 프레임 주파수로 구동함에도 내부 로직을 단순하게 할 수 있을 뿐만 아니라 사이즈 증가에 따른 비용 상승을 방지할 수 있는 타이밍 콘트롤러, 그를 포함한 표시장치, 및 그의 구동방법에 관한 것이다. 본 발명의 일 실시예에 따른 타이밍 콘트롤러는 입력 신호 처리부, 게이트 제어신호 출력부, 및 데이터 제어신호 출력부를 구비한다. 입력 신호 처리부는 데이터 인에이블 신호와 프레임 주파수 정보 신호를 입력받고, 프레임 주파수 정보 신호에 기초하여 제1 프레임 주파수가 선택되는 경우 제1 프레임 주파수의 제1 내부 데이터 인에이블 신호를 생성하고, 제2 프레임 주파수가 선택되는 경우 제2 프레임 주파수의 제2 내부 데이터 인에이블 신호를 생성한다. 게이트 제어신호 출력부는 제1 내부 데이터 인에이블 신호에 기초하여 제1 게이트 제어 신호를 생성하여 출력하거나, 제2 내부 데이터 인에이블 신호에 기초하여 제2 게이트 제어 신호를 생성하여 출력한다. 데이터 제어신호 출력부는 제1 내부 데이터 인에이블 신호에 기초하여 제1 데이터 제어 신호를 생성하여 출력하거나, 제2 내부 데이터 인에이블 신호에 기초하여 제2 데이터 제어 신호를 생성하여 출력한다. 제1 내부 데이터 인에이블 신호의 펄스 폭과 제2 내부 데이터 인에이블 신호의 펄스 폭은 서로 동일하다.

Description

타이밍 콘트롤러, 그를 포함한 표시장치, 및 그의 구동방법{TIMING CONTROLLER, DISPLAY DEVICE INCLUDING THE SAME, AND METHOD FOR DRVING THE SAME}
본 발명은 타이밍 콘트롤러, 그를 포함한 표시장치, 및 그의 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 여러가지 표시장치가 활용되고 있다.
표시장치는 표시패널, 게이트 구동회로, 데이터 구동회로, 및 타이밍 콘트롤러를 구비한다.
표시패널은 데이터라인들, 게이트라인들, 데이터라인들과 게이트라인들의 교차부에 형성되어 게이트라인들에 게이트신호들이 공급될때 데이터라인들의 데이터전압들을 공급받는 다수의 화소들을 포함한다. 화소들은 데이터전압들에 따라 소정의 밝기로 발광한다.
타이밍 콘트롤러는 외부의 시스템 보드로부터 영상 데이터와 타이밍 신호들을 입력받고, 타이밍 신호들에 기초하여 게이트 구동회로의 동작 타이밍을 제어하는 게이트 제어신호와 데이터 구동회로의 동작 타이밍을 제어하는 데이터 제어신호를 생성한다. 타이밍 콘트롤러는 게이트 제어신호를 게이트 구동회로에 출력하고, 데이터 제어신호를 데이터 구동회로에 출력한다.
게이트 구동회로는 게이트 제어신호에 따라 게이트신호들을 생성하여 게이트라인들에 공급한다. 데이터 구동회로는 데이터 제어신호에 따라 데이터전압들을 생성하여 데이터라인들에 공급한다.
타이밍 콘트롤러는 입력 프레임 주파수에 해당하는 프레임 주파수로 구동되도록 설계되는 것이 바람직하다. 예를 들어, 타이밍 콘트롤러는 영상 데이터와 타이밍 신호들을 60Hz의 프레임 주파수로 입력받는 경우, 도 1에 도시된 60Hz의 데이터 인에이블 신호에 기초하여 구동되도록 설계된다. 타이밍 콘트롤러는 영상 데이터와 타이밍 신호들을 120Hz의 프레임 주파수로 입력받는 경우, 도 1에 도시된 120Hz의 데이터 인에이블 신호에 기초하여 구동되도록 설계된다.
최근에는 다양한 프레임 주파수로 구동되는 표시장치가 개발되고 있다. 예를 들어, 60Hz의 프레임 주파수와 120Hz의 프레임 주파수로 모두 구동될 수 있는 표시장치가 개발되고 있다.
하지만, 도 1과 같이 60Hz의 데이터 인에이블 신호의 펄스 폭(W1)과 120Hz의 데이터 인에이블 신호의 펄스 폭(W2)은 서로 다르다. 이로 인해, 타이밍 콘트롤러는 60Hz의 프레임 주파수로 구동하는 경우 내부 클럭의 펄스 폭을 60Hz의 데이터 인에이블 신호의 펄스 폭과 동기화되도록 조정하고, 120Hz의 프레임 주파수로 구동하는 경우 내부 클럭의 펄스 폭을 120Hz의 데이터 인에이블 신호의 펄스 폭과 동기화되도록 조정하여야 한다. 이 경우, 60Hz 신호 처리 블록은 60Hz의 내부 클럭을 카운트하며, 120Hz 신호 처리 블록은 120Hz의 내부 클럭을 카운트하므로, 60Hz 신호 처리 블록과 120Hz 신호 처리 블록의 내부 클럭의 카운트는 서로 다르다. 따라서, 타이밍 콘트롤러의 내부 로직의 복잡도가 증가하게 된다.
또한, 타이밍 콘트롤러는 복수의 프레임 주파수로 구동하는 경우 내부 로직의 복잡도를 낮추기 위해 60Hz의 영상 데이터와 타이밍 신호들을 처리하는 블록과 120Hz의 영상 데이터와 타이밍 신호들을 처리하는 블록을 모두 포함할 수 있다. 하지만, 이 경우 타이밍 콘트롤러의 사이즈 증가로 인해 표시장치의 비용 상승을 초래할 수 있다.
본 발명의 실시예는 복수의 프레임 주파수로 구동함에도 내부 로직을 단순하게 할 수 있을 뿐만 아니라 사이즈 증가에 따른 비용 상승을 방지할 수 있는 타이밍 콘트롤러, 그를 포함한 표시장치, 및 그의 구동방법을 제공한다.
본 발명의 일 실시예에 따른 타이밍 콘트롤러는 입력 신호 처리부, 게이트 제어신호 출력부, 및 데이터 제어신호 출력부를 구비한다. 입력 신호 처리부는 데이터 인에이블 신호와 프레임 주파수 정보 신호를 입력받고, 프레임 주파수 정보 신호에 기초하여 제1 프레임 주파수가 선택되는 경우 제1 프레임 주파수의 제1 내부 데이터 인에이블 신호를 생성하고, 제2 프레임 주파수가 선택되는 경우 제2 프레임 주파수의 제2 내부 데이터 인에이블 신호를 생성한다. 게이트 제어신호 출력부는 제1 내부 데이터 인에이블 신호에 기초하여 제1 게이트 제어 신호를 생성하여 출력하거나, 제2 내부 데이터 인에이블 신호에 기초하여 제2 게이트 제어 신호를 생성하여 출력한다. 데이터 제어신호 출력부는 제1 내부 데이터 인에이블 신호에 기초하여 제1 데이터 제어 신호를 생성하여 출력하거나, 제2 내부 데이터 인에이블 신호에 기초하여 제2 데이터 제어 신호를 생성하여 출력한다. 제1 내부 데이터 인에이블 신호의 펄스 폭과 제2 내부 데이터 인에이블 신호의 펄스 폭은 서로 동일하다.
본 발명의 일 실시예에 따른 표시장치는 게이트 라인들, 데이터 라인들, 및 게이트 라인들과 데이터 라인들에 접속된 화소들을 포함하는 표시패널, 게이트 라인들에 게이트 신호들을 출력하는 게이트 구동부, 데이터 라인들에 데이터 전압들을 출력하는 데이터 구동부, 및 게이트 구동부와 데이터 구동부의 동작 타이밍을 제어하는 타이밍 콘트롤러를 구비한다. 타이밍 콘트롤러는 입력 신호 처리부, 게이트 제어신호 출력부, 및 데이터 제어신호 출력부를 포함한다. 입력 신호 처리부는 데이터 인에이블 신호와 프레임 주파수 정보 신호를 입력받고, 프레임 주파수 정보 신호에 기초하여 제1 프레임 주파수가 선택되는 경우 제1 프레임 주파수의 제1 내부 데이터 인에이블 신호를 생성하고, 제2 프레임 주파수가 선택되는 경우 제2 프레임 주파수의 제2 내부 데이터 인에이블 신호를 생성한다. 게이트 제어신호 출력부는 제1 내부 데이터 인에이블 신호에 기초하여 제1 게이트 제어 신호를 생성하여 출력하거나, 제2 내부 데이터 인에이블 신호에 기초하여 제2 게이트 제어 신호를 생성하여 출력한다. 데이터 제어신호 출력부는 제1 내부 데이터 인에이블 신호에 기초하여 제1 데이터 제어 신호를 생성하여 출력하거나, 제2 내부 데이터 인에이블 신호에 기초하여 제2 데이터 제어 신호를 생성하여 출력한다. 제1 내부 데이터 인에이블 신호의 펄스 폭과 제2 내부 데이터 인에이블 신호의 펄스 폭은 서로 동일하다.
본 발명의 일 실시예에 따른 표시장치의 구동방법은 제1 프레임 주파수 데이터와 제2 프레임 주파수 데이터를 메모리로부터 입력받고 외부의 시스템 보드로부터 영상 데이터와 프레임 주파수 정보 신호를 입력받는 단계, 프레임 주파수 정보 신호에 기초하여 제1 프레임 주파수가 선택되는 경우 제1 프레임 주파수 데이터에 따라 제1 프레임 주파수의 제1 내부 데이터 인에이블 신호를 생성하고 제2 프레임 주파수가 선택되는 경우 상기 제2 프레임 주파수 데이터에 따라 제2 프레임 주파수의 제2 내부 데이터 인에이블 신호를 생성하는 단계, 제1 내부 데이터 인에이블 신호에 기초하여 제1 게이트 제어 신호를 생성하여 게이트 구동부로 출력하거나 상기 제2 내부 데이터 인에이블 신호에 기초하여 제2 게이트 제어 신호를 생성하여 게이트 구동부로 출력하는 단계, 및 제1 내부 데이터 인에이블 신호에 기초하여 제1 데이터 제어 신호를 생성하여 데이터 구동부로 출력하거나 제2 내부 데이터 인에이블 신호에 기초하여 제2 데이터 제어 신호를 생성하여 데이터 구동부로 출력하는 단계를 포함한다. 제1 내부 데이터 인에이블 신호의 펄스 폭과 제2 내부 데이터 인에이블 신호의 펄스 폭은 서로 동일하다.
본 발명의 실시예는 복수의 프레임 주파수에서 데이터 인에이블 신호의 펄스 폭을 동일하게 한다. 즉, 본 발명의 실시예는 제1 프레임 주파수에서 제1 내부 데이터 인에이블 신호의 펄스 폭과 제2 프레임 주파수에서 제2 내부 데이터 인에이블 신호의 펄스 폭을 동일하게 한다. 그 결과, 본 발명의 실시예는 입력 신호 처리부 이후에 배치된 데이터 제어신호 출력부와 게이트 제어신호 출력부에서 프레임 주파수에 따라 내부 클럭의 카운트를 조정할 필요가 없다. 즉, 데이터 제어신호 출력부와 게이트 제어신호 출력부는 하나의 내부 클럭만을 이용하여 입력 신호를 처리할 수 있다. 따라서, 본 발명의 실시예는 복수의 프레임 주파수로 구동함에도 내부 로직을 단순하게 할 수 있다.
또한, 본 발명의 실시예는 내부 로직의 단순화로 인해 프레임 주파수에 따라 영상 데이터와 타이밍 신호들을 처리하는 블록을 구분할 필요가 없다. 따라서, 본 발명의 실시예는 복수의 프레임 주파수로 구동함에도 사이즈 증가에 따른 비용 상승을 방지할 수 있다.
도 1은 60Hz의 프레임 주파수로 입력되는 데이터 인에이블 신호와 120Hz의 프레임 주파수로 입력되는 데이터 인에이블 신호를 보여주는 파형도이다.
도 2는 본 발명의 실시예에 따른 표시장치를 보여주는 일 예시도면이다.
도 3은 본 발명의 실시예에 따른 표시장치의 하부기판, 소스 드라이브 IC들, 타이밍 콘트롤러, 메모리, 소스 연성필름들, 소스 회로보드, 및 콘트롤 회로보드를 보여주는 일 예시도면이다.
도 4는 도 1의 화소를 보여주는 일 예시도면이다.
도 5는 도 1의 타이밍 콘트롤러를 상세히 보여주는 블록도이다.
도 6은 타이밍 콘트롤러의 구동방법을 상세히 보여주는 흐름도이다.
도 7은 타이밍 콘트롤러에서 생성된 제1 내부 데이터 인에이블 신호, 제1 수직동기신호, 제1 수평동기신호, 및 영상 데이터를 보여주는 파형도이다.
도 8은 타이밍 콘트롤러에서 생성된 제2 내부 데이터 인에이블 신호, 제2 수직동기신호, 제2 수평동기신호, 및 영상 데이터를 보여주는 파형도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 표시장치를 보여주는 일 예시도면이다. 도 3은 본 발명의 실시예에 따른 표시장치의 하부기판, 소스 드라이브 IC들, 타이밍 콘트롤러, 메모리, 소스 연성필름들, 소스 회로보드, 및 콘트롤 회로보드를 보여주는 일 예시도면이다.
본 발명의 실시예에 따른 표시장치는 게이트 신호들을 게이트 라인들(G1~Gn)에 공급하는 라인 스캐닝으로 화소들에 데이터전압들을 공급하는 어떠한 표시장치도 포함될 수 있다. 예를 들어, 본 발명의 실시예에 따른 표시장치는 액정표시장치(Liquid Crystal Display), 유기발광 표시장치(Organic Light Emitting Display), 전계 방출 표시장치(Field Emission Display), 전기영동 표시장치(Electrophoresis display) 중에 어느 하나로 구현될 수도 있다. 이하에서는 본 발명의 실시예에 따른 표시장치가 유기발광 표시장치로 구현된 것을 예시하였으나, 이에 한정되지 않는다.
도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(10), 데이터 구동부(20), 게이트 구동부(30), 타이밍 콘트롤러(40), 메모리(50), 소스 연성필름(flexible film, 60), 소스 회로보드(70), 콘트롤 회로보드(80), 및 연성 케이블(90)을 구비한다.
표시패널(10)은 상부기판과 하부기판을 포함한다. 하부기판에는 데이터라인들(D1~Dm, m은 2 이상의 양의 정수), 게이트라인들(G1~Gn, n은 2 이상의 양의 정수), 및 화소(P)들을 포함하는 표시영역(DA)이 형성된다. 데이터라인들(D1~Dm)은 게이트라인들(G1~Gn)과 교차하도록 형성된다. 또한, 하부기판에는 게이트라인들(G1~Gn)과 나란한 초기화라인들이 형성되고, 데이터라인들(D1~Dm)과 나란한 기준전압 라인들이 형성될 수 있다. 화소(P)는 데이터라인들(D1~Dm) 중 어느 하나, 게이트라인들(G1~Gn) 중 어느 하나, 초기화라인들 중 어느 하나, 및 기준전압 라인들 중 어느 하나에 접속될 수 있다.
화소(P)들 각각은 도 4와 같이 유기발광다이오드(OLED), 구동 트랜지스터(transistor)(DT), 제1 및 제2 트랜지스터들(ST1, ST2), 및 커패시터(C)를 포함할 수 있다. 화소(P)에 대한 자세한 설명은 도 4를 결부하여 후술한다.
게이트 구동부(30)는 게이트라인들(G1~Gn)에 접속되어 게이트신호들을 공급한다. 구체적으로, 게이트 구동부(30)는 제1 프레임 주파수의 제1 게이트 제어신호(GCS1) 또는 제2 프레임 주파수의 제2 게이트 제어신호(GCS2)를 입력받는다. 게이트 구동부(30)는 제1 게이트 제어신호(GCS1)에 따라 제1 프레임 주파수의 게이트신호들을 생성하여 게이트라인들(G1~Gn)에 공급하거나 제2 게이트 제어신호(GCS2)에 따라 제2 프레임 주파수의 게이트 신호들을 생성하여 게이트라인들(G1~Gn)에 공급한다.
게이트 구동부(30)는 게이트 드라이브 인 패널(gate driver in panel, GIP) 방식으로 비표시영역(NDA)에 마련될 수 있다. 도 1에서는 게이트 구동부(11)가 표시영역(DA)의 일 측 바깥쪽에 마련된 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 게이트 구동부(11)는 표시영역(DA)의 양 측 바깥쪽에 마련될 수 있다. 표시패널(10)은 표시영역(DA)과 비표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)은 화소(P)들이 마련되어 화상이 표시되는 영역이다. 비표시영역(NDA)은 표시영역(DA)의 주변에 마련되는 영역으로, 화상이 표시되지 않는 영역이다.
또는, 게이트 구동부(11)는 복수의 게이트 드라이브 직접회로(이하 "IC"라 칭함)들을 포함할 수 있으며, 게이트 드라이브 IC들은 게이트 연성필름들상에 실장될 수 있다. 게이트 연성필름들 각각은 테이프 캐리어 패키지(tape carrier package) 또는 칩온 필름(chip on film)일 수 있다. 게이트 연성필름들은 이방성 도전 필름(anisotropic conductive flim)을 이용하여 TAB(tape automated bonding) 방식으로 표시패널(10)의 비표시영역(NDA)에 부착될 수 있으며, 이로 인해 게이트 드라이브 IC들은 게이트라인들(G1~Gn)에 연결될 수 있다.
데이터 구동부(20)는 데이터라인들(D1~Dm)에 접속된다. 데이터 구동부(20)는 타이밍 콘트롤러(40)로부터 제1 또는 제2 영상 데이터(DATA1/DATA2)와 제1 또는 제2 데이터 제어신호(DCS1/DCS2)를 입력받는다. 데이터 구동부(20)는 제1 데이터 제어신호(DCS1)에 따라 제1 영상 데이터(DATA1)를 아날로그 데이터전압들로 변환한다. 또는, 데이터 구동부(20)는 제2 데이터 제어신호(DCS2)에 따라 제2 영상 데이터(DATA2)를 아날로그 데이터전압들로 변환한다. 데이터 구동부(20)는 아날로그 데이터전압들을 데이터라인들(D1~Dm)에 공급한다.
데이터 구동부(20)는 적어도 하나의 소스 드라이브 IC(21)를 포함할 수 있다. 소스 드라이브 IC(21)들 각각은 구동 칩으로 제작될 수 있다. 소스 드라이브 IC(21)들 각각은 소스 연성필름(60)상에 실장될 수 있다. 소스 연성필름(60)들 각각은 테이프 캐리어 패키지 또는 칩온 필름으로 구현될 수 있으며, 휘어지거나 구부러질 수 있다. 소스 연성필름(60)들 각각은 이방성 도전 필름을 이용하여 TAB 방식으로 표시패널(10)의 비표시영역에 부착될 수 있으며, 이로 인해 소스 드라이브 IC(21)들은 데이터라인들(D1~Dm)에 연결될 수 있다.
또한, 소스 연성필름(60)들은 소스 회로보드(70) 상에 부착될 수 있다. 소스 회로보드(70)는 휘어지거나 구부러질 수 있는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 콘트롤러(40)는 외부의 시스템 보드(미도시)로부터 영상 데이터(DATA), 타이밍 신호들(TS), 및 프레임 주파수 정보 신호(FIS)를 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 및 데이터 인에이블 신호(data enable signal)를 포함할 수 있다. 또한, 타이밍 콘트롤러(40)는 메모리(50)로부터 복수의 프레임 주파수 데이터(FPD)를 입력받는다.
타이밍 콘트롤러(40)는 프레임 주파수 정보 신호(FIS)에 따라 표시패널(10)을 복수의 프레임 주파수들 중 어느 프레임 주파수로 구동할지 결정한다. 타이밍 콘트롤러(40)는 선택된 프레임 주파수에 따라 그에 해당하는 프레임 주파수 데이터(FPD)에 기초하여 내부 데이터 인에이블 신호를 생성한다. 그리고 나서, 타이밍 콘트롤러(40)는 생성된 내부 데이터 인에이블 신호에 기초하여 게이트 구동부(30)의 동작 타이밍을 제어하기 위한 제1 또는 제2 게이트 제어신호(GCS1/GCS2)와 데이터 구동부(20)의 동작 타이밍을 제어하기 위한 제1 또는 제2 데이터 제어신호(DCS1/DCS2)를 생성한다.
또한, 타이밍 콘트롤러(40)는 영상 데이터(DATA)를 내부 데이터 인에이블 신호에 동기화되는 제1 또는 제2 영상 데이터(DATA1/DATA2)로 변환한다. 타이밍 콘트롤러(40)는 제1 또는 제2 영상 데이터(DATA1/DATA2)와 제1 또는 제2 데이터 제어신호(DCS1/DCS2)를 데이터 구동부(20)에 공급한다. 타이밍 콘트롤러(40)는 제1 또는 제2 게이트 제어신호(GCS1/GCS2)를 게이트 구동부(30)에 공급한다.
타이밍 콘트롤러(40)에 대한 자세한 설명은 도 5 내지 도 8을 결부하여 후술한다.
메모리(50)는 복수의 프레임 주파수 데이터(FPD), 예를 들어 제1 및 제2 프레임 주파수 데이터를 저장한다. 이 경우, 제1 프레임 주파수 데이터는 제1 주파수의 내부 데이터 인에이블 신호를 생성하기 위한 구동 타이밍 데이터이고, 제2 프레임 주파수 데이터는 제2 주파수의 내부 데이터 인에이블 신호를 생성하기 위한 구동 타이밍 데이터일 수 있다. 메모리(50)는 표시장치가 파워 온 되는 경우, SCL(serial clock) 신호와 SDA(serial data) 신호를 통해 타이밍 콘트롤러(40)와 I2C 통신을 함으로써 복수의 프레임 주파수 데이터(FPD)을 타이밍 콘트롤러(40)에 전송한다. 메모리(50)는 EEPROM(electrically erasable programmable read-only memory)일 수 있다.
타이밍 콘트롤러(40)와 메모리(50)는 도 3과 같이 콘트롤 회로보드(80)상에 실장될 수 있다. 소스 회로보드(70)와 콘트롤 회로보드(80)는 FFC(flexible flat cable)나 FPC(flexible printed circuit)와 같은 연성 케이블(90)을 통해 연결될 수 있다. 콘트롤 회로보드(80)는 휘어지거나 구부러질 수 있는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
도 4는 도 1의 화소를 보여주는 일 예시도면이다. 도 4에서는 설명의 편의를 위해 제j(j는 1≤j≤m을 만족하는 정수) 데이터라인(Dj), 제q(q는 1≤q≤p을 만족하는 정수) 기준전압 라인(Rq), 제k(k는 1≤k≤n을 만족하는 정수) 게이트라인(Gk), 제k 초기화라인(SEk)에 접속된 화소(P)만을 도시하였다.
도 4를 참조하면, 화소(P)는 유기발광다이오드(OLED), 구동 트랜지스터(DT), 복수의 스위칭 트랜지스터들(ST1, ST2), 및 커패시터(C)를 포함할 수 있다. 스위칭 트랜지스터들은 제1 및 제2 트랜지스터들(ST1, ST2)을 포함한다.
유기발광다이오드(OLED)는 구동 트랜지스터(DT)를 통해 공급되는 전류에 따라 발광한다. 유기발광다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 캐소드 전극은 제1 전원전압이 공급되는 제1 전원전압라인(VSSL)에 접속될 수 있다. 제1 전원전압라인(VSSL)은 저전위 전원전압이 공급되는 저전위 전압라인일 수 있다.
유기발광다이오드(OLED)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 유기발광다이오드(OLED)는 애노드전극과 캐소드전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다.
구동 트랜지스터(DT)는 제2 전원전압이 공급되는 제2 전원전압라인(VDDL)과 유기발광다이오드(OLED) 사이에 배치된다. 구동 트랜지스터(DT)는 게이트 전극과 소스 전극의 전압 차에 따라 제2 전원전압라인(VDDL)으로부터 유기발광다이오드(OLED)로 흐르는 전류를 조정한다. 구동 트랜지스터(DT)의 게이트 전극은 제1 트랜지스터(ST1)의 제1 전극에 접속되고, 소스 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속되며, 드레인 전극은 제2 전원전압라인(VDDL)에 접속될 수 있다. 제2 전원전압라인(VDDL)은 고전위 전원전압이 공급되는 고전위 전압라인일 수 있다.
제1 트랜지스터(ST1)는 제k 게이트라인(Gk)의 제k 게이트신호에 의해 턴-온되어 제j 데이터라인(Dj)의 전압을 구동 트랜지스터(DT)의 게이트 전극에 공급한다. 제1 트랜지스터(ST1)의 게이트 전극은 제k 게이트라인(Gk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제2 전극은 제j 데이터라인(Dj)에 접속될 수 있다.
제2 트랜지스터(ST2)는 제k 초기화화라인(SEk)의 제k 초기화신호에 의해 턴-온되어 제q 기준전압 라인(Rq)을 구동 트랜지스터(DT)의 소스 전극에 접속시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 제k 초기화라인(SEk)에 접속되고, 제1 전극은 제q 기준전압 라인(Rq)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속될 수 있다.
제1 및 제2 트랜지스터들(ST1, ST2) 각각의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 제1 및 제2 트랜지스터들(ST1, ST2) 각각의 제1 전극은 드레인 전극이고, 제2 전극은 소스 전극일 수 있다.
커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 커패시터(C)는 구동 트랜지스터(DT)의 게이트전압과 소스전압 간의 차전압을 저장한다.
도 4에서는 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1, ST2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1, ST2)은 P 타입 MOSFET으로 형성될 수도 있다.
도 5는 도 1의 타이밍 콘트롤러를 상세히 보여주는 블록도이다. 도 6은 타이밍 콘트롤러의 구동방법을 상세히 보여주는 흐름도이다.
도 5를 참조하면, 타이밍 콘트롤러(40)는 입력 신호 처리부(41), 데이터 제어신호 출력부(42), 게이트 제어신호 출력부(43), 및 내부 클럭 생성부(44)를 포함한다. 입력 신호 처리부(41)는 외부의 시스템 보드로부터 입력되는 타이밍 신호들(TS)과 영상 데이터(DATA)를 표시장치에 맞게 처리해서 데이터 제어신호 출력부(42)와 게이트 제어신호 출력부(43)로 출력한다. 데이터 제어신호 출력부(42)는 입력 신호 처리부(41)로부터의 타이밍 신호들에 기초하여 데이터 제어신호를 생성하여 출력한다. 게이트 제어신호 출력부(43)는 입력 신호 처리부(41)로부터의 타이밍 신호들에 기초하여 게이트 제어신호를 생성하여 출력한다. 내부 클럭 생성부(44)는 발진기(osicillator)를 포함하여 소정의 주파수를 갖는 내부 클럭(ICLK)을 생성하여 입력 신호 처리부(41), 데이터 제어신호 출력부(42), 및 게이트 제어신호 출력부(43)를 생성한다. 입력 신호 처리부(41), 데이터 제어신호 출력부(42), 및 게이트 제어신호 출력부(43)는 내부 클럭(ICLK)을 카운트하여 신호들을 생성할 수 있다.
이하에서는 도 5 및 도 6을 결부하여 본 발명의 실시예에 따른 타이밍 콘트롤러(40)의 구동방법에 대하여 상세히 설명한다.
첫 번째로, 입력 신호 처리부(41)는 외부의 시스템 보드로부터 영상 데이터(DATA), 타이밍 신호들(TS), 및 프레임 주파수 정보 신호(FIS)를 입력받는다. 또한, 타이밍 콘트롤러(40)는 메모리(50)로부터 복수의 프레임 주파수 데이터(FPD1, FPD2)을 입력받는다.
영상 데이터(DATA)는 영상의 계조(gray level) 정보를 포함하는 디지털 데이터이다. 영상 데이터(DATA)가 8 비트의 디지털 데이터인 경우 256 개의 계조로 표현될 수 있다.
타이밍 신호들(TS)은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 및 데이터 인에이블 신호(data enable signal) 등을 포함할 수 있다. 수직동기신호는 1 프레임 기간을 지시하는 신호이다. 수평동기신호는 1 수평 기간을 지시하는 신호이다. 데이터 인에이블 신호는 유효한 영상 데이터(DATA)가 입력되는 기간을 지시하는 신호이다.
프레임 주파수 정보 신호(FIS)는 입력되는 영상 데이터(DATA)와 타이밍 신호들(TS)의 프레임 주파수를 지시하는 신호이다. 예를 들어, 프레임 주파수 정보 신호(FIS)가 제1 로직 레벨 전압을 갖는 경우, 영상 데이터(DATA)와 타이밍 신호들(TS)이 제1 프레임 주파수로 입력될 수 있다. 또한, 프레임 주파수 정보 신호(FIS)가 제2 로직 레벨 전압을 갖는 경우, 영상 데이터(DATA)와 타이밍 신호들(TS)이 제2 프레임 주파수로 입력될 수 있다. 제1 프레임 주파수는 제2 프레임 주파수보다 낮은 주파수일 수 있다. 예를 들어, 본 발명의 실시예에서는 제1 프레임 주파수는 60Hz이고, 제2 프레임 주파수는 120Hz인 것을 예시하였으나, 이에 한정되지 않는다.
제1 프레임 주파수 데이터(FPD1)는 제1 프레임 주파수의 내부 데이터 인에이블 신호를 생성하기 위한 구동 타이밍에 관한 데이터이고, 제2 프레임 주파수 데이터(FPD2)는 제2 프레임 주파수의 내부 데이터 인에이블 신호를 생성하기 위한 구동 타이밍 데이터이다. (도 6의 S101)
두 번째로, 입력 신호 처리부(41)는 프레임 주파수 정보 신호(FIS)에 따라 표시패널(10)을 어느 프레임 주파수로 구동할지를 결정한다. 예를 들어, 입력 신호 처리부(41)는 프레임 주파수 정보 신호(FIS)가 제1 프레임 주파수를 지시하는 경우, 표시패널(10)을 제1 프레임 주파수로 구동한다. 또한, 입력 신호 처리부(41)는 프레임 주파수 정보 신호(FIS)가 제2 프레임 주파수를 지시하는 경우, 표시패널(10)을 제2 프레임 주파수로 구동한다. (도 6의 S102)
세 번째로, 입력 신호 처리부(41)는 프레임 주파수가 제1 프레임 주파수로 결정된 경우, 제1 프레임 주파수 데이터(FPD1)에 기초하여 제1 프레임 주파수의 제1 내부 데이터 인에이블 신호(IDE1)를 생성한다. 입력 신호 처리부(42)는 프레임 주파수가 제2 프레임 주파수로 결정된 경우, 제2 프레임 주파수 데이터(FPD2)에 기초하여 제2 프레임 주파수의 제2 내부 데이터 인에이블 신호(IDE1)를 생성한다.
제1 내부 데이터 인에이블 신호(IDE1)는 제1 프레임 주파수로 구동되고, 제2 내부 데이터 인에이블 신호(IDE2)는 제2 프레임 주파수로 구동됨에도, 도 7 및 도 8과 같이 제1 내부 데이터 인에이블 신호(IDE1)의 펄스 폭(W3)은 제2 프레임 주파수의 제2 내부 데이터 인에이블 신호(IDE2)의 펄스 폭(W4)과 실질적으로 동일하게 생성될 수 있다. 이로 인해, 제1 내부 데이터 인에이블 신호(IDE1)와 시스템 보드로부터 입력되는 데이터 인에이블 신호가 동일한 프레임 주파수로 구동되더라도, 도 7과 같이 제1 내부 데이터 인에이블 신호(IDE1)의 펄스 폭(W3)이 도 1과 같이 시스템 보드로부터 입력되는 데이터 인에이블 신호의 펄스 폭(W1)보다 짧다.
결국, 본 발명의 실시예는 동일한 펄스 폭을 갖는 제1 내부 데이터 인에이블 신호(IDE1)와 제2 내부 데이터 인에이블 신호(IDE2)를 이용하여 입력 신호를 처리하므로, 입력 신호 처리부 이후에 배치된 데이터 제어신호 출력부와 게이트 제어신호 출력부에서 프레임 주파수에 따라 내부 클럭(ICLK)의 카운트를 조정할 필요가 없다. 즉, 데이터 제어신호 출력부와 게이트 제어신호 출력부는 하나의 내부 클럭(ICLK)만을 이용하여 입력 신호를 처리할 수 있다. 따라서, 본 발명의 실시예는 복수의 프레임 주파수로 구동함에도 내부 로직을 단순하게 할 수 있다.
또한, 본 발명의 실시예는 내부 로직의 단순화로 인해 프레임 주파수에 따라 영상 데이터(DATA)와 타이밍 신호들(TS)을 처리하는 블록을 구분할 필요가 없다. 따라서, 본 발명의 실시예는 복수의 프레임 주파수로 구동함에도 사이즈 증가에 따른 비용 상승을 방지할 수 있다. (도 6의 S103, S104, S105)
네 번째로, 입력 신호 처리부(41)는 영상 데이터(DATA)를 제1 내부 데이터 인에이블 신호(IDE1)와 동기화되는 제1 영상 데이터(DATA1)로 변환하거나 제2 내부 데이터 인에이블 신호(IDE2)와 동기화되는 제2 영상 데이터(DATA2)로 변환한다.
구체적으로, 입력 신호 처리부(41)는 프레임 주파수가 제1 프레임 주파수로 결정된 경우, 도 7과 같이 제1 내부 데이터 인에이블 신호(IDE1)의 펄스 폭에 맞게 변환한 제1 영상 데이터(DATA1)를 출력한다. 예를 들어, 제1 영상 데이터(DATA1)는 제1 내부 데이터 인에이블 신호(IDE1)의 펄스에 동기화되어 출력되고, 수평 블랭크 기간(hb1) 동안 출력되지 않는다.
또한, 입력 신호 처리부(41)는 프레임 주파수가 제2 프레임 주파수로 결정된 경우, 도 8과 같이 제2 내부 데이터 인에이블 신호(IDE2)의 펄스 폭에 맞게 변환한 제2 영상 데이터(DATA2)를 출력한다. 예를 들어, 제2 영상 데이터(DATA2)는 제2 내부 데이터 인에이블 신호(IDE2)의 펄스에 동기화되어 출력되고, 수평 블랭크 기간(hb1) 동안 출력되지 않는다. (도 6의 S106)
다섯 번째로, 입력 신호 처리부(41)는 제1 내부 데이터 인에이블 신호(IDE1)에 동기화되는 제1 수평동기신호(Hsync1)와 제1 수직동기신호(Vsync1)를 생성한다. 이로 인해, 제1 수평동기신호(Hsync1)의 펄스 폭은 제1 내부 데이터 인에이블 신호(IDE1)에 동기화되도록 조정될 수 있다. 따라서, 제1 수평동기신호(Hsync1)와 시스템 보드로부터 입력되는 수평동기신호가 동일한 프레임 주파수로 구동되더라도, 도 7과 같이 제1 수평동기신호(Hsync1)의 펄스 폭이 시스템 보드로부터 입력되는 수평동기신호의 펄스 폭보다 짧다.
입력 신호 처리부(41)는 제2 내부 데이터 인에이블 신호(IDE2)에 동기화되는 제2 수평동기신호(Hsync2)와 제2 수직동기신호(Vsync2)를 생성한다. 이로 인해, 제2 수평동기신호(Hsync2)의 펄스 폭은 제2 내부 데이터 인에이블 신호(IDE2)에 동기화되도록 조정될 수 있다. (도 6의 S107)
여섯 번째로, 입력 신호 처리부(41)는 프레임 주파수가 제1 프레임 주파수로 결정된 경우, 제1 내부 데이터 인에이블 신호(IDE1), 제1 수평동기신호(Hsync1), 제1 수직동기신호(Vsync1), 및 제1 영상 데이터(DATA1)를 데이터 제어신호 출력부(42)로 출력한다. 이 경우, 데이터 제어신호 출력부(42)는 제1 내부 데이터 인에이블 신호(IDE1), 제1 수평동기신호(Hsync1), 제1 수직동기신호(Vsync1), 및 제1 영상 데이터(DATA1)에 기초하여 데이터 구동부(20)를 제어하기 위한 제1 데이터 제어신호(DCS1)를 제1 프레임 주파수로 생성하여 출력할 수 있다.
또한, 입력 신호 처리부(41)는 프레임 주파수가 제1 프레임 주파수로 결정된 경우, 제1 내부 데이터 인에이블 신호(IDE1), 제1 수평동기신호(Hsync1), 및 제1 수직동기신호(Vsync1)를 게이트 제어신호 출력부(43)로 출력한다. 이 경우, 게이트 제어신호 출력부(43)는 제1 내부 데이터 인에이블 신호(IDE1), 제1 수평동기신호(Hsync1), 제1 수직동기신호(Vsync1)에 기초하여 게이트 구동부(30)를 제어하기 위한 제1 게이트 제어신호(GCS1)를 제1 프레임 주파수로 생성하여 출력할 수 있다.
입력 신호 처리부(41)는 프레임 주파수가 제2 프레임 주파수로 결정된 경우, 제2 내부 데이터 인에이블 신호(IDE2), 제2 수평동기신호(Hsync1), 제2 수직동기신호(Vsync2), 및 제2 영상 데이터(DATA2)를 데이터 제어신호 출력부(42)로 출력한다. 이 경우, 데이터 제어신호 출력부(42)는 제2 내부 데이터 인에이블 신호(IDE2), 제2 수평동기신호(Hsync1), 제2 수직동기신호(Vsync2), 및 제2 영상 데이터(DATA2)에 기초하여 데이터 구동부(20)를 제어하기 위한 제2 데이터 제어신호(DCS2)를 제2 프레임 주파수로 생성하여 출력할 수 있다.
또한, 입력 신호 처리부(41)는 프레임 주파수가 제2 프레임 주파수로 결정된 경우, 제2 내부 데이터 인에이블 신호(IDE2), 제2 수평동기신호(Hsync1), 및 제2 수직동기신호(Vsync2)를 게이트 제어신호 출력부(43)로 출력한다. 이 경우, 게이트 제어신호 출력부(43)는 제2 내부 데이터 인에이블 신호(IDE2), 제2 수평동기신호(Hsync1), 및 제2 수직동기신호(Vsync2)에 기초하여 게이트 구동부(30)를 제어하기 위한 제2 게이트 제어신호(GCS2)를 제2 프레임 주파수로 생성하여 출력할 수 있다. (도 6의 S108)
이상에서 살펴본 바와 같이, 본 발명의 실시예는 복수의 프레임 주파수에서 데이터 인에이블 신호의 펄스 폭을 동일하게 한다. 즉, 본 발명의 실시예는 제1 프레임 주파수에서 제1 내부 데이터 인에이블 신호의 펄스 폭과 제2 프레임 주파수에서 제2 내부 데이터 인에이블 신호의 펄스 폭을 동일하게 한다. 그 결과, 본 발명의 실시예는 입력 신호 처리부 이후에 배치된 데이터 제어신호 출력부와 게이트 제어신호 출력부에서 프레임 주파수에 따라 내부 클럭의 카운트를 조정할 필요가 없다. 즉, 데이터 제어신호 출력부와 게이트 제어신호 출력부는 하나의 내부 클럭(ICLK)만을 이용하여 입력 신호를 처리할 수 있다. 따라서, 본 발명의 실시예는 복수의 프레임 주파수로 구동함에도 내부 로직을 단순하게 할 수 있다.
또한, 본 발명의 실시예는 내부 로직의 단순화로 인해 프레임 주파수에 따라 영상 데이터(DATA)와 타이밍 신호들(TS)을 처리하는 블록을 구분할 필요가 없다. 따라서, 본 발명의 실시예는 복수의 프레임 주파수로 구동함에도 사이즈 증가에 따른 비용 상승을 방지할 수 있다.
도 7은 타이밍 콘트롤러에서 생성된 제1 내부 데이터 인에이블 신호, 제1 수직동기신호, 제1 수평동기신호, 및 제1 영상 데이터를 보여주는 파형도이다. 도 8은 타이밍 콘트롤러에서 생성된 제2 내부 데이터 인에이블 신호, 제2 수직동기신호, 제2 수평동기신호, 및 제2 영상 데이터를 보여주는 파형도이다.
도 7에서는 제1 내부 데이터 인에이블 신호, 제1 수직동기신호, 제1 수평동기신호, 및 제1 영상 데이터가 제1 프레임 주파수의 일 예로서 60Hz의 프레임 주파수를 갖는 것을 예시하였다. 도 8에서는 제2 내부 데이터 인에이블 신호, 제2 수직동기신호, 제2 수평동기신호, 및 제1 영상 데이터가 제2 프레임 주파수의 일 예로서 120Hz의 프레임 주파수를 갖는 것을 예시하였다.
60Hz의 프레임 주파수인 경우 1 프레임 기간은 도 7과 같이 대략 16.67ms이며, 120Hz의 프레임 주파수인 경우 1 프레임 기간은 도 8과 같이 대략 8.33ms이다.
1 프레임 기간은 유효한 영상 데이터가 공급되는 액티브 기간(ACT)과 휴지 기간인 버티컬 블랭크 기간(VBI)을 포함한다. 버티컬 블랭크 기간(VBI) 동안 제1 및 제2 내부 데이터 인에이블 신호(IDE1, IDE2)와 영상 데이터는 출력되지 않는다.
도 7 및 도 8을 참조하면, 제1 내부 데이터 인에이블 신호(IDE1)의 프레임 주파수가 제2 내부 데이터 인에이블 신호(IDE2)의 프레임 주파수와 다름에도, 제1 내부 데이터 인에이블 신호(IDE1)의 펄스 폭(W3)은 제2 내부 데이터 인에이블 신호(IDE2)의 펄스 폭(W4)과 실질적으로 동일하다. 또한, 제1 내부 데이터 인에이블 신호(IDE1)의 프레임 주파수가 제2 내부 데이터 인에이블 신호(IDE2)의 프레임 주파수보다 낮기 때문에, 제1 내부 데이터 인에이블 신호(IDE1)의 수평 블랭크 기간(hb1)은 제2 내부 데이터 인에이블 신호(IDE2)의 수평 블랭크 기간(hb2)보다 길다.
도 7과 같이 제1 수평동기신호(Hsync1)는 1 수평 기간을 지시하므로, 1 수평 기간의 주기를 가질 수 있다. 제1 내부 데이터 인에이블 신호(IDE1) 역시 1 수평 기간을 주기로 하므로, 제1 수평동기신호(Hsync1)의 주기와 제1 내부 데이터 인에이블 신호(IDE1)의 주기는 실질적으로 동일할 수 있다.
도 8과 같이 제2 수평동기신호(Hsync2)는 1 수평 기간을 지시하므로, 1 수평 기간의 주기를 가질 수 있다. 제2 내부 데이터 인에이블 신호(IDE2) 역시 1 수평 기간을 주기로 하므로, 제2 수평동기신호(Hsync2)의 주기와 제2 내부 데이터 인에이블 신호(IDE2)의 주기는 실질적으로 동일할 수 있다.
제1 영상 데이터(DATA1)는 제1 내부 데이터 인에이블 신호(IDE1)의 펄스와 동기화되어 출력될 수 있다. 따라서, 제1 영상 데이터(DATA1)는 제1 내부 데이터 인에이블 신호(IDE1)의 수평 블랭크 기간(hb1)에는 출력되지 않는다.
제2 영상 데이터(DATA2)는 제2 내부 데이터 인에이블 신호(IDE2)의 펄스와 동기화되어 출력될 수 있다. 따라서, 제2 영상 데이터(DATA2)는 제2 내부 데이터 인에이블 신호(IDE2)의 수평 블랭크 기간(hb2)에는 출력되지 않는다.
이상에서 살펴본 바와 같이, 본 발명의 실시예는 복수의 프레임 주파수에서 데이터 인에이블 신호의 펄스 폭을 동일하게 한다. 즉, 본 발명의 실시예는 제1 프레임 주파수에서 제1 내부 데이터 인에이블 신호의 펄스 폭과 제2 프레임 주파수에서 제2 내부 데이터 인에이블 신호의 펄스 폭을 동일하게 한다. 그 결과, 본 발명의 실시예는 입력 신호 처리부 이후에 배치된 데이터 제어신호 출력부와 게이트 제어신호 출력부에서 프레임 주파수에 따라 내부 클럭의 카운트를 조정할 필요가 없다. 즉, 데이터 제어신호 출력부와 게이트 제어신호 출력부는 하나의 내부 클럭(ICLK)만을 이용하여 입력 신호를 처리할 수 있다. 따라서, 본 발명의 실시예는 복수의 프레임 주파수로 구동함에도 내부 로직을 단순하게 할 수 있다.
또한, 본 발명의 실시예는 내부 로직의 단순화로 인해 프레임 주파수에 따라 영상 데이터(DATA)와 타이밍 신호들(TS)을 처리하는 블록을 구분할 필요가 없다. 따라서, 본 발명의 실시예는 복수의 프레임 주파수로 구동함에도 사이즈 증가에 따른 비용 상승을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시패널 20: 데이터 구동부
30: 게이트 구동부 40: 타이밍 제어부
41: 입력 신호 처리부 42: 데이터 제어신호 출력부
43: 게이트 제어신호 출력부 50: 메모리
60: 소스 연성필름 70: 소스 회로보드
80: 콘트롤 회로보드 90: 연성 케이블

Claims (9)

  1. 데이터 인에이블 신호와 프레임 주파수 정보 신호를 입력받고, 프레임 주파수 정보 신호에 기초하여 제1 프레임 주파수가 선택되는 경우 상기 제1 프레임 주파수의 제1 내부 데이터 인에이블 신호를 생성하고, 제2 프레임 주파수가 선택되는 경우 상기 제2 프레임 주파수의 제2 내부 데이터 인에이블 신호를 생성하는 입력 신호 처리부;
    상기 제1 내부 데이터 인에이블 신호에 기초하여 제1 게이트 제어 신호를 생성하여 출력하거나, 상기 제2 내부 데이터 인에이블 신호에 기초하여 제2 게이트 제어신호를 생성하여 출력하는 게이트 제어신호 출력부; 및
    상기 제1 내부 데이터 인에이블 신호에 기초하여 제1 데이터 제어 신호를 생성하여 출력하거나, 상기 제2 내부 데이터 인에이블 신호에 기초하여 제2 데이터 제어신호를 생성하여 출력하는 데이터 제어신호 출력부를 구비하고,
    상기 제1 내부 데이터 인에이블 신호의 펄스 폭과 상기 제2 내부 데이터 인에이블 신호의 펄스 폭은 서로 동일한 타이밍 콘트롤러.
  2. 제 1 항에 있어서,
    상기 제1 프레임 주파수가 상기 제2 프레임 주파수보다 낮은 경우, 상기 제1 내부 데이터 인에이블 신호의 수평 블랭크 기간은 상기 제2 내부 데이터 인에이블 신호의 수평 블랭크 기간보다 긴 타이밍 콘트롤러.
  3. 제 1 항에 있어서,
    상기 데이터 인에이블 신호의 펄스 폭과 상기 제1 내부 데이터 인에이블 신호의 펄스 폭은 서로 다른 타이밍 콘트롤러.
  4. 제 2 항에 있어서,
    상기 입력 신호 처리부는,
    영상 데이터를 입력받고, 상기 영상 데이터를 상기 제1 내부 데이터 인에이블 신호와 동기화된 제1 영상 데이터로 변환하거나, 상기 제2 내부 데이터 인에이블 신호에 동기화된 제2 영상 데이터로 변환하는 타이밍 콘트롤러.
  5. 제 4 항에 있어서,
    상기 제1 영상 데이터는 상기 제1 내부 데이터 인에이블 신호의 펄스와 동기화되어 출력되고 상기 수평 블랭크 기간 동안 출력되지 않으며,
    상기 제2 영상 데이터는 상기 제2 내부 데이터 인에이블 신호의 펄스와 동기화되어 출력되고 상기 수평 블랭크 기간 동안 출력되지 않는 타이밍 콘트롤러.
  6. 제 4 항에 있어서,
    상기 데이터 제어신호 출력부는,
    상기 제1 데이터 제어신호와 상기 제1 영상 데이터를 함께 출력하거나, 상기 제2 데이터 제어신호와 상기 제2 영상 데이터를 함께 출력하는 타이밍 콘트롤러.
  7. 제 4 항에 있어서,
    상기 입력 신호 처리부는,
    상기 제1 프레임 주파수가 선택되는 경우 상기 제1 내부 데이터 인에이블 신호에 기초하여 상기 제1 프레임 주파수의 제1 수평동기신호와 제1 수직동기신호를 생성하고, 상기 제2 프레임 주파수가 선택되는 경우 상기 제2 내부 데이터 인에이블 신호에 기초하여 상기 제2 프레임 주파수의 제2 수평동기신호와 제2 수직동기신호를 생성하는 타이밍 콘트롤러.
  8. 게이트 라인들, 데이터 라인들, 및 상기 게이트 라인들과 상기 데이터 라인들에 접속된 화소들을 포함하는 표시패널;
    상기 게이트 라인들에 게이트 신호들을 출력하는 게이트 구동부;
    상기 데이터 라인들에 데이터 전압들을 출력하는 데이터 구동부; 및
    상기 게이트 구동부와 상기 데이터 구동부의 동작 타이밍을 제어하는 타이밍 콘트롤러를 구비하고,
    상기 타이밍 콘트롤러는,
    데이터 인에이블 신호와 프레임 주파수 정보 신호를 입력받고, 프레임 주파수 정보 신호에 기초하여 제1 프레임 주파수가 선택되는 경우 상기 제1 프레임 주파수의 제1 내부 데이터 인에이블 신호를 생성하고, 제2 프레임 주파수가 선택되는 경우 상기 제2 프레임 주파수의 제2 내부 데이터 인에이블 신호를 생성하는 입력 신호 처리부;
    상기 제1 내부 데이터 인에이블 신호에 기초하여 제1 게이트 제어 신호를 생성하여 상기 게이트 구동부로 출력하거나, 상기 제2 내부 데이터 인에이블 신호에 기초하여 제2 게이트 제어 신호를 생성하여 상기 게이트 구동부로 출력하는 게이트 제어 신호 출력부; 및
    상기 제1 내부 데이터 인에이블 신호에 기초하여 제1 데이터 제어 신호를 생성하여 상기 데이터 구동부로 출력하거나, 상기 제2 내부 데이터 인에이블 신호에 기초하여 제2 데이터 제어 신호를 생성하여 상기 데이터 구동부로 출력하는 데이터 제어 신호 출력부를 구비하고,
    상기 제1 내부 데이터 인에이블 신호의 펄스 폭과 상기 제2 내부 데이터 인에이블 신호의 펄스 폭은 서로 동일한 표시장치.
  9. 제1 프레임 주파수 데이터와 제2 프레임 주파수 데이터를 메모리로부터 입력받고, 외부의 시스템 보드로부터 영상 데이터와 프레임 주파수 정보 신호를 입력받는 단계;
    상기 프레임 주파수 정보 신호에 기초하여 제1 프레임 주파수가 선택되는 경우 상기 제1 프레임 주파수 데이터에 따라 제1 프레임 주파수의 제1 내부 데이터 인에이블 신호를 생성하고, 제2 프레임 주파수가 선택되는 경우 상기 제2 프레임 주파수 데이터에 따라 상기 제2 프레임 주파수의 제2 내부 데이터 인에이블 신호를 생성하는 단계;
    상기 제1 내부 데이터 인에이블 신호에 기초하여 제1 게이트 제어 신호를 생성하여 게이트 구동부로 출력하거나, 상기 제2 내부 데이터 인에이블 신호에 기초하여 제2 게이트 제어 신호를 생성하여 상기 게이트 구동부로 출력하는 단계; 및
    상기 제1 내부 데이터 인에이블 신호에 기초하여 제1 데이터 제어 신호를 생성하여 데이터 구동부로 출력하거나, 상기 제2 내부 데이터 인에이블 신호에 기초하여 제2 데이터 제어 신호를 생성하여 상기 데이터 구동부로 출력하는 단계를 포함하고,
    상기 제1 내부 데이터 인에이블 신호의 펄스 폭과 상기 제2 내부 데이터 인에이블 신호의 펄스 폭은 서로 동일한 표시장치의 구동방법.
KR1020160067206A 2016-05-31 2016-05-31 타이밍 콘트롤러, 그를 포함한 표시장치, 및 그의 구동방법 KR102417628B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160067206A KR102417628B1 (ko) 2016-05-31 2016-05-31 타이밍 콘트롤러, 그를 포함한 표시장치, 및 그의 구동방법
US15/603,180 US10134340B2 (en) 2016-05-31 2017-05-23 Timing controller, display device including the same, and method of driving the same
CN201710372986.9A CN107452337B (zh) 2016-05-31 2017-05-24 定时控制器、包括该定时控制器的显示装置及其驱动方法
EP17173361.1A EP3252746B1 (en) 2016-05-31 2017-05-30 Timing controller, display device including the same, and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160067206A KR102417628B1 (ko) 2016-05-31 2016-05-31 타이밍 콘트롤러, 그를 포함한 표시장치, 및 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20170135383A true KR20170135383A (ko) 2017-12-08
KR102417628B1 KR102417628B1 (ko) 2022-07-05

Family

ID=58800736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160067206A KR102417628B1 (ko) 2016-05-31 2016-05-31 타이밍 콘트롤러, 그를 포함한 표시장치, 및 그의 구동방법

Country Status (4)

Country Link
US (1) US10134340B2 (ko)
EP (1) EP3252746B1 (ko)
KR (1) KR102417628B1 (ko)
CN (1) CN107452337B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024029778A1 (ko) * 2022-08-04 2024-02-08 삼성전자 주식회사 디스플레이를 포함하는 전자 장치 및 이의 동작 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504409B2 (en) * 2016-08-31 2019-12-10 Intel Corporation Display synchronization
KR102522536B1 (ko) * 2018-07-12 2023-04-17 엘지디스플레이 주식회사 게이트클럭 생성부 및 이를 포함하는 표시장치
US11804166B2 (en) * 2019-09-24 2023-10-31 Lg Electronics Inc. Signal processing device and image display apparatus including same
KR20210059391A (ko) * 2019-11-15 2021-05-25 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 이의 구동방법
KR20210082713A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 Drd 방식의 표시 패널 및 이를 이용한 유기 발광 표시 장치
US11862065B2 (en) * 2021-03-11 2024-01-02 Novatek Microelectronics Corp. Timing control device and control method thereof
KR20230131349A (ko) * 2022-03-03 2023-09-13 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080017917A (ko) * 2006-08-23 2008-02-27 삼성전자주식회사 디스플레이장치
KR20150035109A (ko) * 2013-09-27 2015-04-06 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR20150069994A (ko) * 2013-12-13 2015-06-24 엘지디스플레이 주식회사 표시장치와 이의 구동방법
KR20160052942A (ko) * 2014-10-29 2016-05-13 삼성디스플레이 주식회사 표시장치 및 그 구동방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152951A1 (en) * 2005-12-29 2007-07-05 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and driving method thereof
JP4713427B2 (ja) * 2006-03-30 2011-06-29 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置の駆動装置及び方法
KR101492563B1 (ko) * 2008-08-20 2015-03-12 삼성디스플레이 주식회사 타이밍 컨트롤러 및 이를 갖는 표시장치
KR101574080B1 (ko) * 2009-04-15 2015-12-04 삼성디스플레이 주식회사 데이터 처리 방법 및 이를 수행하기 위한 데이터 처리 장치 및 이 데이터 처리 장치를 포함하는 표시 장치
KR20110129329A (ko) * 2010-05-25 2011-12-01 삼성전자주식회사 입체 영상 디스플레이 장치 및 그 구동 방법
KR101420472B1 (ko) * 2010-12-01 2014-07-16 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR102062724B1 (ko) * 2013-08-14 2020-01-06 엘지전자 주식회사 이동 단말기와 그 구동방법
JP2015073167A (ja) 2013-10-02 2015-04-16 日東電工株式会社 補聴器及び補聴器充電システム
KR102081131B1 (ko) * 2013-12-30 2020-02-25 엘지디스플레이 주식회사 저속 구동이 가능한 표시장치
KR102169169B1 (ko) * 2014-01-20 2020-10-26 삼성디스플레이 주식회사 표시장치와 그 구동방법
KR20150101779A (ko) * 2014-02-27 2015-09-04 엘지디스플레이 주식회사 영상 표시장치와 그의 모션 블러 완화방법
KR102325816B1 (ko) * 2015-04-29 2021-11-12 엘지디스플레이 주식회사 저속 구동이 가능한 표시장치와 그 구동방법
KR102364097B1 (ko) * 2015-08-07 2022-02-21 엘지디스플레이 주식회사 터치 센서 일체형 표시장치와 그 구동방법
KR102326169B1 (ko) * 2015-08-14 2021-11-17 엘지디스플레이 주식회사 터치 센서 일체형 표시장치와 그 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080017917A (ko) * 2006-08-23 2008-02-27 삼성전자주식회사 디스플레이장치
KR20150035109A (ko) * 2013-09-27 2015-04-06 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR20150069994A (ko) * 2013-12-13 2015-06-24 엘지디스플레이 주식회사 표시장치와 이의 구동방법
KR20160052942A (ko) * 2014-10-29 2016-05-13 삼성디스플레이 주식회사 표시장치 및 그 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024029778A1 (ko) * 2022-08-04 2024-02-08 삼성전자 주식회사 디스플레이를 포함하는 전자 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
CN107452337B (zh) 2019-10-22
EP3252746B1 (en) 2020-09-16
US20170345375A1 (en) 2017-11-30
KR102417628B1 (ko) 2022-07-05
EP3252746A1 (en) 2017-12-06
CN107452337A (zh) 2017-12-08
US10134340B2 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
KR102417628B1 (ko) 타이밍 콘트롤러, 그를 포함한 표시장치, 및 그의 구동방법
KR102577493B1 (ko) 유기발광 표시장치 및 그의 구동 방법
US10297192B2 (en) Light emitting display device and method for driving the same
US9858863B2 (en) Pixel, organic light emitting display device including the pixel, and method of driving the pixel
JP4619334B2 (ja) 画素及び発光表示装置
EP3462436A1 (en) Double sided display
US20090184899A1 (en) Organic light emitting display device
US20050285826A1 (en) Light emitting display
US9966001B2 (en) Pixel, organic light emitting display device including pixel, and method of driving organic light emitting display device
US20170345368A1 (en) Organic light emitting display device
EP3330958A1 (en) Display device having an integrated type scan driver
KR102463347B1 (ko) 유기발광 표시장치
KR102425237B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR102364340B1 (ko) 표시장치
KR102660242B1 (ko) 표시 장치 및 이의 구동 방법
KR102635757B1 (ko) 유기발광 표시장치와 그의 구동방법
KR101920647B1 (ko) 데이터 처리 장치 및 방법, 이를 이용한 영상 표시 장치 및 이의 구동 방법
KR20170078051A (ko) 표시 장치 및 그의 구동 방법
KR102484504B1 (ko) 타이밍 컨트롤러 및 이를 이용한 유기발광표시장치
KR20190023480A (ko) 유기 발광 표시 장치
KR102589899B1 (ko) 발광 표시장치와 그의 구동방법
KR102451384B1 (ko) 표시 장치
KR102353273B1 (ko) 액정표시장치와 그 구동방법
TWI567720B (zh) 影像顯示裝置及其製造方法
KR20190023632A (ko) 발광 표시장치와 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant