KR20170130675A - Display device, method of manufacturing the display device and method of attaching electoronic device - Google Patents

Display device, method of manufacturing the display device and method of attaching electoronic device Download PDF

Info

Publication number
KR20170130675A
KR20170130675A KR1020160061038A KR20160061038A KR20170130675A KR 20170130675 A KR20170130675 A KR 20170130675A KR 1020160061038 A KR1020160061038 A KR 1020160061038A KR 20160061038 A KR20160061038 A KR 20160061038A KR 20170130675 A KR20170130675 A KR 20170130675A
Authority
KR
South Korea
Prior art keywords
base substrate
pads
disposed
layer
pad
Prior art date
Application number
KR1020160061038A
Other languages
Korean (ko)
Other versions
KR102569713B1 (en
Inventor
장주녕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160061038A priority Critical patent/KR102569713B1/en
Publication of KR20170130675A publication Critical patent/KR20170130675A/en
Priority to KR1020230107970A priority patent/KR20230128240A/en
Application granted granted Critical
Publication of KR102569713B1 publication Critical patent/KR102569713B1/en

Links

Images

Classifications

    • H01L51/524—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H01L27/3246—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5243—
    • H01L51/5246—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

The present invention relates to a display apparatus having a structure capable of reducing a defective rate occurring in a manufacturing process, a method for manufacturing the display apparatus, and a method for attaching an electronic apparatus. According to the present invention, some of components included in the display apparatus are attached by a conductive adhesive film including a plurality of conductive balls through a pad part. The pad part includes a plurality of pads. In order to arrange the plurality of conductive balls to corresponding to each of the plurality of pads, an electric field or a pad definition film formed by a process such as a pixel definition film can be used.

Description

표시장치, 표시장치 제조방법 및 전자기기 접착 방법{DISPLAY DEVICE, METHOD OF MANUFACTURING THE DISPLAY DEVICE AND METHOD OF ATTACHING ELECTORONIC DEVICE}TECHNICAL FIELD [0001] The present invention relates to a display device, a method of manufacturing a display device, and a method of bonding an electronic device.

본 발명은 표시장치, 표시장치 제조방법, 및 전자기기의 접착 방법에 관한 것이다. 좀 더 구체적으로 도전성 접착 필름에 의해 부품들이 결합된 표시장치 및 표시장치 제조방법에 관한 것이다. 또한, 도전성 접착 필름을 이용한 전자기기의 접착 방법에 관한 것이다.The present invention relates to a display device, a display device manufacturing method, and an electronic device gluing method. More particularly, the present invention relates to a display device and a display device manufacturing method in which parts are joined by a conductive adhesive film. The present invention also relates to a method of bonding electronic devices using a conductive adhesive film.

일반적으로, 전자기기는 2개 이상의 전자부품들을 포함한다. 예컨대, 휴대 전화기, 노트북 컴퓨터, 텔레비전과 같은 전자기기는 영상을 생성하는 표시 패널, 메인 배선기판, 및 플렉서블 배선기판 등을 포함한다.Generally, an electronic device includes two or more electronic components. For example, electronic devices such as mobile phones, notebook computers, and televisions include a display panel for generating images, a main wiring substrate, and a flexible wiring substrate.

2개의 전자부품들은 서로 전기적으로 연결된다. 패드부들의 결합을 통해서, 2개의 전자부품들은 전기적으로 연결된다. 2개의 전자부품들의 패드부들을 전기적으로 연결하는 공정(이하, 접착 공정)은 2개의 전자부품들의 패드부들을 정렬 및 결합시키는 단계를 포함한다. The two electronic components are electrically connected to each other. Through the coupling of the pad portions, the two electronic components are electrically connected. The process of electrically connecting the pad portions of the two electronic components (hereinafter, the bonding process) includes aligning and bonding the pad portions of the two electronic components.

본 발명은 제조과정에서 발생하는 불량률을 줄일 수 있는 구조를 가지는 표시장치 및 표시장치 제조방법을 제공하는 것을 목적으로 한다.It is an object of the present invention to provide a display device and a method of manufacturing a display device having a structure capable of reducing a defective rate occurring in a manufacturing process.

본 발명은 제조과정에서 발생하는 불량률을 줄일 수 있는 전자기기 접착 방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a method of bonding an electronic device capable of reducing a defect rate occurring in a manufacturing process.

본 발명의 일 실시예에 따른 전자기기의 접착 방법은 제1 전자부품의 제1 패드부 상에 복수의 도전볼들 및 절연성 접착부재를 포함하는 도전성 접착 필름을 배치하는 단계, 상기 도전성 접착 필름에 열을 가하는 단계, 상기 제1 패드부에 포함되는 복수의 패드들 각각에 전기장을 형성하는 단계, 및 제2 전자부품의 제2 패드부를 상기 제1 패드부와 결합하는 단계를 포함한다.According to an embodiment of the present invention, there is provided a method of bonding an electronic device, the method comprising: disposing a conductive adhesive film including a plurality of conductive balls and an insulating adhesive member on a first pad portion of a first electronic component; Forming an electric field in each of the plurality of pads included in the first pad portion, and coupling the second pad portion of the second electronic component with the first pad portion.

상기 복수의 도전볼들 각각은 금속을 포함할 수 있다. 상기 금속은 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe) 중 적어도 어느 하나를 포함할 수 있다.Each of the plurality of conductive balls may include a metal. The metal may include at least one of nickel (Ni), cobalt (Co), chromium (Cr), and iron (Fe).

상기 절연성 접착부재는 에폭시 수지 또는 아크릴 수지를 포함할 수 있다.The insulating adhesive member may include an epoxy resin or an acrylic resin.

본 발명의 일 실시예에서, 상기 제1 전자부품은 이미지를 표시하는 표시패널이고, 상기 제2 전자부품은 플렉서블 배선기판 및 데이터 구동회로를 포함하는 연결 배선기판 일 수 있다.In one embodiment of the present invention, the first electronic component is a display panel for displaying an image, and the second electronic component may be a connection wiring board including a flexible wiring board and a data driving circuit.

본 발명의 일 실시예에서, 상기 제1 전자부품은 표시 패널에 영상 데이터, 제어신호, 또는 전원전압을 제공하는 메인 회로기판이고, 상기 제2 전자부품은 플렉서블 배선기판 및 데이터 구동회로를 포함하는 연결 배선기판 일 수 있다.In one embodiment of the present invention, the first electronic component is a main circuit board that provides image data, a control signal, or a power supply voltage to a display panel, and the second electronic component includes a flexible wiring board and a data driving circuit And may be a connection wiring board.

본 발명의 일 실시예에서, 상기 전기장은 상기 복수의 패드들 각각에 인가되는 전압에 의해 형성될 수 있다.In one embodiment of the present invention, the electric field may be formed by a voltage applied to each of the plurality of pads.

본 발명의 일 실시예에서, 상기 전기장은 상기 복수의 패드들 각각의 하부에 배치된 베이스 전극에 인가되는 전압에 의해 형성될 수 있다.In one embodiment of the present invention, the electric field may be formed by a voltage applied to a base electrode disposed under each of the plurality of pads.

본 발명의 일 실시예에 따른 표시장치는 발광영역 및 비발광영역이 정의되고 이미지를 표시하는 표시영역 및 상기 표시영역에 인접하는 비표시영역이 정의되는 표시패널을 포함한다. 상기 표시패널은 베이스 기판, 상기 베이스 기판 상에 배치되는 제1 층, 및 상기 제1 층 상에 배치되는 제2 층을 포함한다. A display device according to an embodiment of the present invention includes a display panel in which a light emitting region and a non-emitting region are defined and a display region in which an image is displayed and a non-display region adjacent to the display region are defined. The display panel includes a base substrate, a first layer disposed on the base substrate, and a second layer disposed on the first layer.

상기 베이스 기판은 상기 표시영역에 대응하는 제1 베이스 기판 및 상기 비표시영역에 대응하는 제2 베이스 기판을 포함한다. The base substrate A first base substrate corresponding to the display region and a second base substrate corresponding to the non-display region.

상기 제1 층은 상기 제1 베이스 기판 상에 배치되는 복수의 화소 트랜지스터들, 상기 제2 베이스 기판 상에 배치되는 복수의 패드들, 상기 제1 베이스 기판 상에 배치되는 제1 절연부재, 및 상기 제2 베이스 기판 상에 배치되는 제2 절연부재를 포함한다. 상기 복수의 패드들은 외부에서 수신한 신호들을 상기 복수의 화소 트랜지스터들에 전달한다. 상기 제1 절연부재는 상기 복수의 화소 트랜지스터들을 커버한다. 상기 제2 절연부재는 상기 복수의 패드들 각각의 일부를 노출시킨다.Wherein the first layer comprises a plurality of pixel transistors disposed on the first base substrate, a plurality of pads disposed on the second base substrate, a first insulating member disposed on the first base substrate, And a second insulating member disposed on the second base substrate. The plurality of pads transmit externally received signals to the plurality of pixel transistors. The first insulating member covers the plurality of pixel transistors. The second insulating member exposes a part of each of the plurality of pads.

상기 제2 층은 상기 제1 절연부재 상에 배치되는 화소정의막 및 패드정의막을 포함한다. 상기 화소정의막은 상기 비발광영역에 대응하게 배치되어 상기 발광영역을 정의한다. 상기 패드정의막은 상기 제2 절연부재 상에서 상기 복수의 패드들 사이에 배치된다. And the second layer includes a pixel defining layer and a pad defining layer disposed on the first insulating member. The pixel defining layer is disposed corresponding to the non-emission region to define the emission region. And the pad defining film is disposed between the plurality of pads on the second insulating member.

상기 패드정의막은 상기 화소정의막과 같은 공정에서 형성될 수 있다 상기 패드정의막 및 상기 화소정의막 각각은 동일한 물질을 포함할 수 있다.The pad defining layer may be formed in the same process as the pixel defining layer. Each of the pad defining layer and the pixel defining layer may include the same material.

상기 제2 층은 유기발광소자를 더 포함할 수 있다. 상기 유기발광소자는 상기 발광영역에 대응하는 유기 발광층을 포함한다.The second layer may further include an organic light emitting diode. The organic light emitting device includes an organic light emitting layer corresponding to the light emitting region.

본 발명의 일 실시예에 따른 표시장치는 상기 복수의 패드들 각각에 중첩하는 복수의 도전볼들 및 절연성 접착부재를 포함하는 도전성 접착 필름을 더 포함할 수 있다.The display device according to an embodiment of the present invention may further include a conductive adhesive film including a plurality of conductive balls and an insulating adhesive member overlapping each of the plurality of pads.

본 발명의 일 실시예에 따른 표시장치 제조방법은 베이스 기판을 준비하는 단계, 복수의 패드들을 배치하는 단계, 제1 절연부재를 배치하는 단계, 제2 절연부재를 배치하는 단계, 복수의 애노드들을 배치하는 단계, 화소정의막을 배치하는 단계, 및 패드정의막을 배치하는 단계를 포함한다.A method of manufacturing a display device according to an embodiment of the present invention includes the steps of preparing a base substrate, arranging a plurality of pads, disposing a first insulating member, disposing a second insulating member, Disposing a pixel defining film, and disposing a pad defining film.

상기 베이스 기판을 준비하는 단계에서 제1 베이스 기판 및 상기 제1 베이스 기판에 인접하는 제2 베이스 기판을 포함하는 베이스 기판을 준비한다.A base substrate including a first base substrate and a second base substrate adjacent to the first base substrate is prepared in the step of preparing the base substrate.

상기 복수의 패드들을 배치하는 단계에서 상기 제1 베이스 기판 상에 복수의 화소 트랜지스터들을 배치하고, 상기 제2 베이스 기판 상에 복수의 패드들을 배치한다. In the step of disposing the plurality of pads, a plurality of pixel transistors are disposed on the first base substrate, and a plurality of pads are disposed on the second base substrate.

상기 제1 절연부재를 배치하는 단계에서 상기 제1 베이스 기판 상에 상기 복수의 화소 트랜지스터들을 커버하는 제1 절연부재를 배치한다.And a first insulating member covering the plurality of pixel transistors is disposed on the first base substrate in the step of disposing the first insulating member.

상기 제2 절연부재를 배치하는 단계에서 상기 제2 베이스 기판 상에 각각이 상기 복수의 패드들에 대응하는 복수의 개구부들을 포함하는 제2 절연부재를 배치한다.In the step of disposing the second insulating member, a second insulating member, which includes a plurality of openings corresponding to the plurality of pads, is disposed on the second base substrate.

상기 복수의 애노드들을 배치하는 단계에서 상기 제1 절연부재 상에 배치되고, 각각이 상기 복수의 화소 트랜지스터들과 전기적으로 연결되는 복수의 애노드들을 배치한다.And disposing a plurality of anodes disposed on the first insulating member and each electrically connected to the plurality of pixel transistors in the step of disposing the plurality of anodes.

상기 패드정의막을 배치하는 단계에서 상기 제2 절연부재는 상기 복수의 패드들 사이에 배치되는 제1 부분과 상기 제1 부분에 인접하는 제2 부분을 포함하고, 상기 제1 부분 상에 패드정의막을 배치한다.Wherein in the step of disposing the pad defining film, the second insulating member includes a first portion disposed between the plurality of pads and a second portion adjacent to the first portion, and a pad defining film .

본 발명의 일 실시예에 따르면 표시장치 또는 전자기기를 제조하는 공정에서 도전성 접착 필름의 도전볼에 의해 발생하는 전기적 불량을 줄일 수 있다.According to the embodiment of the present invention, it is possible to reduce the electrical defects generated by the conductive balls of the conductive adhesive film in the process of manufacturing the display device or the electronic device.

도 1은 본 발명의 일 실시예에 따른 전자기기를 도시한 평면도이다.
도 2는 도 1의 I-I'선에 따른 단면도이다.
도 3은 본 발명의 일 실시예에 따른 제2 전자부품의 측면도이다.
도 4는 본 발명의 일 실시예에 따른 제2 전자부품의 평면도이다.
도 5는 도 1에 도시된 2개의 전자부품들의 분리된 패드부들을 도시한 평면도이다.
도 6은 도 1에 도시된 2개의 전자부품들의 결합된 패드부들을 도시한 평면도이다.
도 7은 도 1에 도시된 II-II'선에 따른 단면도이다.
도 8은 도 6에 도시된 III-III'선에 따른 단면도이다.
도 9는 도 8에 도시된 구조를 형성하기 위한 전자기기의 접착 방법을 나타낸 흐름도이다.
도 10a, 도 10b, 도 10c, 및 도 10d는 도 8에 도시된 구조를 형성하기 위한 전자기기의 접착 방법을 단계적으로 도시한 것이다.
도 11은 도 9c에 도시된 도전볼과 입력 패드간의 관계를 도시한 것이다.
도 12는 도 6에 도시된 III-III'선에 따른 본 발명의 다른 실시예의 단면도이다.
도 13는 도 12에 도시된 구조를 형성하기 위한 표시장치의 제조방법을 나타낸 흐름도이다.
도 14a, 도 14b, 및 도 14c는 도 12에 도시된 구조를 이용한 표시장치의 제조방법을 도시한 것이다.1 is a plan view showing an electronic apparatus according to an embodiment of the present invention.
2 is a cross-sectional view taken along the line I-I 'of FIG.
3 is a side view of a second electronic component according to an embodiment of the present invention.
4 is a top view of a second electronic component according to an embodiment of the present invention.
5 is a plan view showing isolated pad portions of the two electronic components shown in FIG.
Fig. 6 is a plan view showing the combined pad portions of the two electronic components shown in Fig. 1. Fig.
7 is a cross-sectional view taken along line II-II 'shown in FIG.
8 is a cross-sectional view taken along line III-III 'shown in FIG.
9 is a flowchart showing a method of bonding an electronic device for forming the structure shown in FIG.
FIGS. 10A, 10B, 10C, and 10D are step-by-step illustrations of an electronic device bonding method for forming the structure shown in FIG.
Fig. 11 shows the relationship between the conductive balls and the input pad shown in Fig. 9C.
12 is a cross-sectional view of another embodiment of the present invention taken along line III-III 'shown in FIG.
13 is a flowchart showing a manufacturing method of a display device for forming the structure shown in FIG.
14A, 14B, and 14C illustrate a method of manufacturing a display device using the structure shown in FIG.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 일부 구성요소의 스케일을 과장하거나 축소하여 나타내었다. 명세서 전체에 걸쳐 유사한 참조 부호는 유사한 구성 요소를 지칭한다. Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the scale of some components is exaggerated or reduced in order to clearly represent layers and regions. Like reference numerals refer to like elements throughout the specification.

도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 일부 구성요소의 스케일을 과장하거나 축소하여 나타내었다. 명세서 전체에 걸쳐 유사한 참조 부호는 유사한 구성 요소를 지칭한다. 그리고, 어떤 층이 다른 층의 '상에' 형성된다(배치된다)는 것은, 두 층이 접해 있는 경우뿐만 아니라 두 층 사이에 다른 층이 존재하는 경우도 포함한다. 또한, 도면에서 어떤 층의 일면이 평평하게 도시되었지만, 반드시 평평할 것을 요구하지 않으며, 적층 공정에서 하부층의 표면 형상에 의해 상부층의 표면에 단차가 발생할 수도 있다. In the drawings, the scale of some components is exaggerated or reduced in order to clearly represent layers and regions. Like reference numerals refer to like elements throughout the specification. And, a layer is formed (placed) on another layer includes not only when the two layers are in contact but also when there is another layer between the two layers. Further, although one surface of a certain layer is shown as flat in the drawing, it is not necessarily required to be flat, and a step may occur on the surface of the upper layer due to the surface shape of the lower layer in the laminating process.

도 1은 본 발명의 일 실시예에 따른 전자기기(100)를 도시한 평면도이고, 도 2는 도 1의 I-I'선에 따른 단면도이다. 도 3는 본 발명의 일 실시예에 따른 제2 전자부품(120)의 측면도이고, 도 4는 본 발명의 일 실시예에 따른 제2 전자부품(120)의 평면도이다.FIG. 1 is a plan view showing an electronic device 100 according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along line I-I 'of FIG. FIG. 3 is a side view of a second electronic component 120 according to an embodiment of the present invention, and FIG. 4 is a plan view of a second electronic component 120 according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 전자기기(100)는 제1 내지 제3 전자부품들(110, 120, 130)을 포함한다. 제1 내지 제3 전자부품들(110, 120, 130)은 전기적으로 연결된다. 본 실시예에서, 제1 전자부품(110)은 전기 광학 패널, 제2 전자부품(120)은 연결 배선기판, 제3 전자부품(130)은 메인 회로기판일 수 있다. 본 실시예는 3개의 제2 전자부품들(120)을 포함하는 전자기기(100)를 예시적으로 도시하였으나, 본 발명은 이에 제한되지 않는다. 용도 또는 크기에 따라 전자기기(100)는 하나의 제2 전자부품(120)을 포함할 수도 있다.Referring to FIGS. 1 and 2, an electronic device 100 according to an embodiment of the present invention includes first to third electronic components 110, 120, and 130. The first to third electronic components 110, 120, and 130 are electrically connected. In this embodiment, the first electronic component 110 may be an electro-optical panel, the second electronic component 120 may be a connection wiring board, and the third electronic component 130 may be a main circuit board. Although the present embodiment exemplarily shows the electronic device 100 including three second electronic components 120, the present invention is not limited thereto. Depending on the application or size, the electronic device 100 may include one second electronic component 120.

도 1에 도시된 것과 같이, 전기 광학 패널(110, 이하, 표시패널)은 복수 개의 화소들(PX)에 구동 신호를 인가함으로써 원하는 영상을 표시하는 표시패널일 수 있다. 복수 개의 화소들(PX)은 직교하는 제1 방향(DR1)과 제2 방향(DR2)을 따라 매트릭스 형태로 배치될 수 있다. 본 발명의 일 실시예에서, 화소들(PX) 각각은 레드 컬러, 그린 컬러 또는 블루 중 적어도 어느 하나를 표시할 수 있다. 본 발명의 일 실시예에서, 화소들(PX)은 화이트 컬러, 시안 컬러, 또는 마젠타 컬러를 중 적어도 어느 하나를 표시할 수 있다. 화소들(PX)은 표시패널(110)의 표시부로 정의될 수 있다. As shown in FIG. 1, the electro-optical panel 110 (hereinafter referred to as a display panel) may be a display panel that displays a desired image by applying a driving signal to a plurality of pixels PX. The plurality of pixels PX may be arranged in a matrix along the first direction DR1 and the second direction DR2 which are orthogonal to each other. In one embodiment of the present invention, each of the pixels PX may display at least one of red color, green color, or blue. In one embodiment of the present invention, the pixels PX may display at least one of white color, cyan color, or magenta color. The pixels PX may be defined as a display portion of the display panel 110. [

화소들(PX)의 종류에 따라서 표시패널(110)은 액정표시패널, 유기발광 표시패널, 또는 전기습윤 표시패널 등 중 어느 하나 일 수 있다. 이하, 본 실시예에서 표시패널(110)은 유기발광 표시패널로 설명되나, 이에 제한되는 것은 아니다.Depending on the type of the pixels PX, the display panel 110 may be any one of a liquid crystal display panel, an organic light emitting display panel, and an electrowetting display panel. Hereinafter, the display panel 110 is described as an organic light emitting display panel in the present embodiment, but the present invention is not limited thereto.

평면상에서, 표시패널(110)은 복수 개의 화소들(PX)이 배치된 표시영역(DA), 표시영역(DA)을 감싸는 비표시영역(BA), 및 제2 전자부품(120)이 결합되는 실장영역(MA)으로 구분될 수 있다. 본 발명의 일 실시예에서, 비표시영역(BA)과 실장영역(MA)은 구분되지 않을 수 있다. 비표시영역(BA)은 생략되거나, 실장영역(MA)은 비표시영역(BA)의 일부분일 수 있다.The display panel 110 includes a display area DA in which a plurality of pixels PX are disposed, a non-display area BA surrounding the display area DA, And a mounting area MA. In an embodiment of the present invention, the non-display area BA and the mounting area MA may not be distinguished. The non-display area BA may be omitted, or the mounting area MA may be a part of the non-display area BA.

도 2에 도시된 것과 같이, 표시패널(110)은 베이스 기판(SUB), 제1 층(DP-CL, 또는 회로층), 제2 층(DP-OLED, 또는 유기발광소자층), 및 박막 봉지층(TFE)를 포함할 수 있다. 베이스 기판(SUB)은 제1 베이스 기판(SUB1)과 제2 베이스 기판(SUB2)를 포함할 수 있다. 제1 베이스 기판(SUB1)은 표시영역(DA) 또는 비표시영역(BA)에 대응되는 부분이고, 제2 베이스 기판(SUB2)는 실장영역(MA)에 대응하는 부분일 수 있다. 본 발명의 다른 실시예에서 비표시영역(BA)은 실장영역(MA)을 포함하는 개념일 수 있고, 이 경우 제1 베이스 기판(SUB1)은 표시영역(DA)에 대응하는 부분이고, 제2 베이스 기판(SUB2)은 비표시영역(BA)에 대응하는 부분이다. 베이스 기판(SUB)은 폴리 이미드와 같은 플라스틱 기판, 유리 기판, 또는 메탈 기판 등을 포함할 수 있다.2, the display panel 110 includes a base substrate SUB, a first layer (DP-CL or a circuit layer), a second layer (a DP-OLED or an organic light emitting element layer) Sealing layer (TFE). The base substrate SUB may include a first base substrate SUB1 and a second base substrate SUB2. The first base substrate SUB1 may correspond to the display area DA or the non-display area BA and the second base substrate SUB2 may correspond to the mounting area MA. In another embodiment of the present invention, the non-display area BA may be a concept including the mounting area MA, in which case the first base substrate SUB1 corresponds to the display area DA, The base substrate SUB2 is a portion corresponding to the non-display area BA. The base substrate SUB may include a plastic substrate such as polyimide, a glass substrate, a metal substrate, or the like.

비표시영역(BA)에는 광을 차단하는 블랙 매트릭스(미도시)가 배치될 수 있다. 비표시영역(BA)에는 복수 개의 화소들(PX)에 게이트 신호를 공급하기 위한 게이트 구동 회로(미 도시)가 구비될 수 있다. 본 발명의 일 실시예에서 비표시영역(BA)에는 데이터 구동 회로(미 도시)가 더 구비될 수도 있다. 실장영역(MA)에는 제2 전자부품(120)으로부터 공급되는 신호를 수신하기 위한 패드부(미도시)가 배치된다.A black matrix (not shown) for blocking light may be disposed in the non-display area BA. The non-display area BA may be provided with a gate driving circuit (not shown) for supplying gate signals to the plurality of pixels PX. In an embodiment of the present invention, a data driving circuit (not shown) may be further provided in the non-display area BA. A pad portion (not shown) for receiving a signal supplied from the second electronic component 120 is disposed in the mounting area MA.

도 1 및 도 2에 도시된 것과 같이, 제2 전자부품(120)은 플렉서블 배선기판(122) 및 데이터 구동회로(125)를 포함한다. 데이터 구동회로(125)는 적어도 하나의 구동칩을 포함할 수 있다. 데이터 구동회로(125)는 플렉서블 배선기판(122)의 배선들에 전기적으로 연결된다. 데이터 구동회로(125)와 플렉서블 배선기판(122)는 도전성 접착 필름(140)에 의해 전기적으로 연결될 수 있다. As shown in FIGS. 1 and 2, the second electronic component 120 includes a flexible wiring board 122 and a data driving circuit 125. The data driving circuit 125 may include at least one driving chip. The data driving circuit 125 is electrically connected to the wirings of the flexible wiring board 122. The data driving circuit 125 and the flexible wiring board 122 can be electrically connected by the conductive adhesive film 140. [

제2 전자부품(120)이 데이터 구동회로(125)를 포함하는 경우, 표시패널(110)의 패드부(미 도시)는 데이터 배선들에 전기적으로 연결되는 데이터 패드전극들 및 제어신호 배선들과 전기적으로 연결되는 제어신호 패드전극들을 포함할 수 있다. 데이터 배선들은 화소들(PX)에 연결되고, 제어신호 배선들은 게이트 구동 회로에 연결될 수 있다. 본 실시예에서 제2 전자부품(120)은 칩 온 필름(Chip On Film) 구조를 도시하였으나, 이에 제한되지 않는다.When the second electronic component 120 includes the data driving circuit 125, the pad portion (not shown) of the display panel 110 includes data pad electrodes and control signal lines electrically connected to the data lines, And may include control signal pad electrodes electrically connected thereto. The data lines may be connected to the pixels PX, and the control signal lines may be connected to the gate driving circuit. In this embodiment, the second electronic component 120 has a chip on film structure, but is not limited thereto.

도 3 및 도 4를 참조하여 제2 전자부품(120)에 대해 좀더 상세히 설명한다. 플렉서블 배선기판(122)은 절연층(미 도시), 복수 개의 패드들(CPD, IPD-120, OPD-120), 및 복수 개의 배선들(SL-120)을 포함한다. 복수 개의 패드들(CPD, IPD-120, OPD-120) 및 복수 개의 배선들(SL-120)은 절연층 상에 배치된다. 절연층은 폴리 이미드를 포함할 수 있다.The second electronic component 120 will be described in more detail with reference to Figs. 3 and 4. Fig. The flexible wiring board 122 includes an insulating layer (not shown), a plurality of pads (CPD, IPD-120, OPD-120), and a plurality of wirings SL-120. A plurality of pads (CPD, IPD-120, OPD-120) and a plurality of wirings (SL-120) are disposed on the insulating layer. The insulating layer may comprise polyimide.

복수 개의 패드들(CPD, IPD-120, OPD-120)은 데이터 구동회로(125)의 접속 단자들(미 도시)에 접속되는 접속 패드들(CPD), 제3 전자부품(130)에 접속되는 입력 패드들(IPD-120), 및 표시패널(110)에 접속되는 출력 패드들(OPD-120)을 포함할 수 있다. 입력 패드들(IPD-120)은 플렉서블 배선기판(122)의 일측에 배치된 입력 패드부(IPP-120)로 정의되고, 출력 패드들(OPD-120)은 플렉서블 배선기판(122)의 타측에 배치된 출력 패드부(OPP-120)로 정의될 수 있다. 본 실시예에서 접속 패드들(CPD)은 데이터 구동회로(125)의 양측에 중첩하게 정렬되어 있으나, 도 4에 도시된 것과 달리 접속 패드들(CPD)은 데이터 구동회로(125)의 접속 단자들에 대응하게 랜덤하게 배열될 수 있다.The plurality of pads CPD, IPD-120 and OPD-120 are connected to the connection pads CPD connected to the connection terminals (not shown) of the data driving circuit 125, Input pads IPD-120, and output pads OPD-120 connected to the display panel 110. [ The input pads IPD-120 are defined as input pad portions IPP-120 disposed on one side of the flexible wiring board 122 and the output pads OPD-120 are defined on the other side of the flexible wiring board 122 And can be defined as an output pad portion (OPP-120) arranged. In this embodiment, the connection pads CPD are arranged on both sides of the data driving circuit 125, but unlike the connection pads CPD shown in Fig. 4, As shown in FIG.

본 실시예에서 하나의 패드행을 포함하는 입력 패드부(IPP-120) 및 출력 패드부(OPP-120)를 예시적으로 도시하였다. 패드행은 제1 방향(DR1)을 따라 나열된 복수 개의 패드들을 포함한다. 본 발명의 일 실시예에서, 입력 패드부(IPP-120) 및 출력 패드부(OPP-120) 각각은 복수 개의 패드행들을 포함할 수도 있다.In this embodiment, the input pad unit IPP-120 and the output pad unit OPP-120 including one pad row are exemplarily shown. The pad rows include a plurality of pads arranged along the first direction DR1. In one embodiment of the present invention, each of the input pad portion IPP-120 and the output pad portion OPP-120 may include a plurality of pad rows.

배선들(SL-120) 중 일부는 접속 패드들(CPD)과 입력 패드들(IPD-120)을 연결하고, 다른 일부는 접속 패드들(CPD)과 출력 패드들(OPD-120)을 연결한다. 미 도시되었으나, 배선들(SL-120)은 입력 패드들(IPD-120) 중 일부와 출력 패드들(OPD-120) 중 일부를 직접 연결할 수도 있다.Some of the wirings SL-120 connect the connection pads CPD and the input pads IPD-120 and the other part connect the connection pads CPD and the output pads OPD-120 . Although not shown, the lines SL-120 may directly connect some of the input pads IPD-120 and some of the output pads OPD-120.

플렉서블 배선기판(122)은 절연층 상에 배치되어 적어도 복수 개의 배선들(SL-120)을 커버하는 솔더 레지스트층을 더 포함할 수 있다. 솔더 레지스트층은 복수 개의 패드들(CPD, IPD-120, OPD-120) 주변을 더 커버할 수 있되, 적어도 복수 개의 패드들(CPD, IPD-120, OPD-120) 각각을 노출시킨다. 솔더 레지스트층에는 복수 개의 패드들(CPD, IPD-120, OPD-120)에 대응하는 개구부들이 형성될 수 있다. The flexible wiring board 122 may further include a solder resist layer disposed on the insulating layer and covering at least a plurality of wirings SL-120. The solder resist layer may further cover the periphery of a plurality of pads (CPD, IPD-120, OPD-120), exposing at least a plurality of pads (CPD, IPD-120, OPD-120). Openings corresponding to a plurality of pads (CPD, IPD-120, OPD-120) may be formed in the solder resist layer.

또한, 플렉서블 배선기판(122)은 후술하는 본딩 공정시 이용되는 얼라인 마크(AM2, AM20)를 포함할 수 있다. 도 4에는 복수 개의 패드들(CPD, IPD-120, OPD-120)과 이격된 4개의 제1 얼라인 마크들(AM2)과 입력 패드들(IPD-120)과 출력 패드들(OPD-120)에 연결된 4개의 제2 얼라인 마크들(AM20)을 예시적으로 도시하였다. 제1 및 제2 얼라인 마크들(AM2, AM20) 중 어느 하나 이상은 생략될 수 있다.In addition, the flexible wiring board 122 may include alignment marks AM2 and AM20 used in a bonding process to be described later. 4, four first alignment marks AM2, input pads IPD-120, and output pads OPD-120 spaced apart from a plurality of pads (CPD, IPD-120, OPD- Four second alignment marks AM20 connected to the second alignment mark AM20 are illustrated by way of example. At least one of the first and second alignment marks AM2 and AM20 may be omitted.

본 발명의 일 실시예에서, 입력 패드들(IPD-120) 및 출력 패드들(OPD-120)이 노출된 면은 플렉서블 배선기판(122)의 결합면(CS)으로 정의되고, 결합면에 마주하는 면은 비결합면(NCS)으로 정의된다. 본 실시예에서, 데이터 구동회로(125)는 결합면(CS) 상에 배치되는 것으로 도시하였으나 이에 제한되지 않고, 데이터 구동회로(125)는 비결합면(NCS) 상에 배치될 수도 있다.The exposed surface of the input pads IPD-120 and the output pads OPD-120 is defined as the coupling surface CS of the flexible wiring board 122, Is defined as the non-bonding surface (NCS). In this embodiment, the data driving circuit 125 is shown as being disposed on the coupling surface CS, but not limited thereto, and the data driving circuit 125 may be disposed on the non-coupling surface NCS.

다시 도 1 및 도 2를 참조하면, 제3 전자부품(130)은 표시패널(110) 또는 데이터 구동회로(125)에 영상 데이터, 제어신호, 전원전압 등을 제공한다. 제3 전자부품(130)은 플렉서블 배선기판(122)과 다른 배선 기판으로, 능동소자 및 수동소자들을 포함할 수 있다. 제3 전자부품(130)은 플렉서블 배선기판 또는 리지드 배선기판으로, 플렉서블 배선기판(122)에 연결되는 패드부(미 도시)를 포함한다.Referring again to FIGS. 1 and 2, the third electronic component 130 provides image data, a control signal, a power supply voltage, and the like to the display panel 110 or the data driving circuit 125. The third electronic component 130 may include an active element and passive elements as a wiring board different from the flexible wiring board 122. The third electronic component 130 is a flexible wiring board or a rigid wiring board, and includes a pad portion (not shown) connected to the flexible wiring board 122.

도 1 내지 도 4를 참조하면, 플렉서블 배선기판(122)의 출력 패드부(OPP-120)와 표시패널(110)의 패드부는 도전성 접착 필름(140)에 의해 전기적으로 연결될 수 있다. 플렉서블 배선기판(122)의 입력 패드부(IPP-120)와 제3 전자부품(130)의 패드부 또한, 도전성 접착 필름(140)에 의해 전기적으로 연결될 수 있다. 도전성 접착 필름(140)은 이방성 도전 필름(Anisotropic Conductive Film: ACF)일 수 있다. 본 발명의 일 실시예에서, 솔더 범프가 도전성 접착 필름(140)을 대체할 수도 있다.1 to 4, the output pad portion OPP-120 of the flexible wiring board 122 and the pad portion of the display panel 110 may be electrically connected by the conductive adhesive film 140. The input pad portion IPP-120 of the flexible wiring board 122 and the pad portion of the third electronic component 130 may also be electrically connected by the conductive adhesive film 140. [ The conductive adhesive film 140 may be an anisotropic conductive film (ACF). In one embodiment of the present invention, the solder bumps may replace the conductive adhesive film 140.

표시패널(110)의 패드부는 플렉서블 배선기판(122)의 출력 패드들(OPD-120)에 대응하는 패드들을 포함할 수 있다. 또한, 제3 전자부품(130)의 패드부는 플렉서블 배선기판(122)의 입력 패드들(IPD-120)에 대응하는 패드들을 포함할 수 있다. The pad portion of the display panel 110 may include pads corresponding to the output pads OPD-120 of the flexible wiring board 122. [ In addition, the pads of the third electronic component 130 may include pads corresponding to the input pads IPD-120 of the flexible wiring board 122.

이하, 표시패널(110)의 패드부와 플렉서블 배선기판(122)의 출력 패드부(OPP-120)를 참조하여 제1 내지 제3 전자부품(110, 120, 130)의 전기적 연결 구조를 좀 더 구체적으로 설명한다. 제2 전자부품(120)과 제3 전자부품(130)의 전기적 연결 구조는 후술하는 표시패널(110)의 패드부와 플렉서블 배선기판(122)의 출력 패드부(OPP-120)의 전기적 연결 구조에 대응할 수 있다. 또한, 본 실시예에 따른 전자기기(100)는 제1 내지 제3 전자부품들(110, 120, 130)을 포함하는 것으로 설명되었으나, 본 발명의 일 실시예에 따르면, 제1 전자부품(110) 및 제3 전자부품(130) 중 어느 하나가 생략될 수 있다.Referring to the pad portion of the display panel 110 and the output pad portion OPP-120 of the flexible wiring board 122, the electrical connection structure of the first to third electronic components 110, 120, This will be described in detail. The electrical connection structure between the second electronic component 120 and the third electronic component 130 is the same as the electrical connection structure between the pad portion of the display panel 110 and the output pad portion OPP-120 of the flexible wiring board 122 . Although the electronic device 100 according to the present embodiment has been described as including the first to third electronic components 110, 120 and 130, according to an embodiment of the present invention, the first electronic component 110 And the third electronic component 130 may be omitted.

도 5는 도 1에 도시된 2개의 전자부품들의 분리된 패드부들을 도시한 평면도이다. 도 6는 도 1에 도시된 2개의 전자부품들의 결합된 패드부들을 도시한 평면도이다. 5 is a plan view showing isolated pad portions of the two electronic components shown in FIG. 6 is a plan view showing the combined pad portions of the two electronic components shown in Fig.

도 5에 도시된 것과 같이, 표시패널(110)은 플렉서블 배선기판(122)의 출력 패드부(OPP-120)에 대응하는 입력 패드부(IPP-110)를 포함한다. 입력 패드부(IPP-110)는 플렉서블 배선기판(122)의 출력 패드들(OPD-120)에 대응하는 입력 패드들(IPD-110)을 포함한다. 본 실시예에서, 입력 패드들(IPD-110)과 출력 패드들(OPD-120)은 1:1 대응되는 것으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서, 입력 패드부(IPP-110)와 출력 패드부(OPP-120)는 서로 다른 개수의 패드들 및 서로 다른 개수의 패드행을 포함할 수도 있다.5, the display panel 110 includes an input pad portion IPP-110 corresponding to the output pad portion OPP-120 of the flexible wiring board 122. [ The input pad unit IPP-110 includes input pads IPD-110 corresponding to the output pads OPD-120 of the flexible wiring board 122. In this embodiment, the input pads IPD-110 and the output pads OPD-120 are shown as 1: 1 correspondence, but the present invention is not limited thereto. In another embodiment of the present invention, the input pad portion IPP-110 and the output pad portion OPP-120 may include a different number of pads and a different number of pad rows.

표시패널(110)은 플렉서블 배선기판(122)의 제1 및 제2 얼라인 마크들(AM2, AM20)에 대응하는 제1 및 제2 얼라인 마크들(AM1, AM10)을 포함할 수 있다. 제1 및 제2 얼라인 마크들(AM1, AM10) 중 어느 하나는 생략될 수 있다.The display panel 110 may include first and second alignment marks AM1 and AM10 corresponding to the first and second alignment marks AM2 and AM20 of the flexible wiring board 122. [ Either one of the first and second alignment marks AM1 and AM10 may be omitted.

도 6에 도시된 것과 같이, 플렉서블 배선기판(122)의 출력 패드들(OPD-120)과 표시패널(110)의 입력 패드들(IPD-110)은 전기적으로 연결된다. 플렉서블 배선기판(122)의 제1 및 제2 얼라인 마크들(AM2, AM20)과 표시패널(110)의 제1 및 제2 얼라인 마크들(AM1, AM10)을 이용하여 출력 패드부(OPP-120)와 입력 패드부(IPP-110)를 정렬시키고, 제2 방향(DR2)을 따라 얼라인 보정을 실시한다. 이후, 툴(tool)을 이용해서 도전성 접착 필름(140)을 사이에 두고 출력 패드들(OPD-120)과 입력 패드들(IPD-110)을 결합시킨다.The output pads OPD-120 of the flexible wiring board 122 and the input pads IPD-110 of the display panel 110 are electrically connected as shown in Fig. The first and second alignment marks AM2 and AM20 of the flexible wiring board 122 and the first and second alignment marks AM1 and AM10 of the display panel 110 are used to form the output pad OPP -120) and the input pad unit IPP-110, and performs alignment correction along the second direction DR2. Thereafter, a tool is used to couple the output pads OPD-120 and the input pads IPD-110 with the conductive adhesive film 140 therebetween.

도 7은 도 1에 도시된 II-II`선에 따른 단면도이다.7 is a cross-sectional view taken along the line II-II 'shown in FIG.

도 7에 도시된 것과 같이, 표시패널(110)은 제1 베이스 기판(SUB1), 제1 층(DP-CL), 제2 층(DP-OLED), 및 박막 봉지층(TFE)을 포함한다. 제1 층(DP-CL)은 복수 개의 도전층과 복수 개의 절연층을 포함하고, 제2 층(DP-OLED)은 복수 개의 도전층과 복수 개의 기능성 유기층을 포함할 수 있다.7, the display panel 110 includes a first base substrate SUB1, a first layer DP-CL, a second layer DP-OLED, and a thin-film encapsulation layer (TFE) . The first layer (DP-CL) may include a plurality of conductive layers and a plurality of insulating layers, and the second layer (DP-OLED) may include a plurality of conductive layers and a plurality of functional organic layers.

표시패널(110)의 표시영역(DA, 도 1 참조)은 발광영역(PXA)과 비발광영역(NPXA)을 포함한다. 발광영역(PXA)은, 제3 방향(DR3) 상에서, 유기발광소자(OLED)에서 생성된 광이 방출되는 영역이다. 비발광영역(NPXA)은 발광영역(PXA)에 인접하며, 제3 방향(DR3) 상에서, 유기발광소자(OLED)에서 생성된 광이 방출되지 않는 영역이다.The display area DA (see Fig. 1) of the display panel 110 includes a light emitting area PXA and a non-light emitting area NPXA. The light emitting region PXA is a region in which light generated in the organic light emitting element OLED is emitted in the third direction DR3. The non-emission area NPXA is an area adjacent to the emission area PXA and on the third direction DR3, the light generated in the organic light emitting device OLED is not emitted.

제1 베이스 기판(SUB1) 상에 화소 트랜지스터(TRP)의 반도체 패턴(ALP)이 배치된다. 반도체 패턴(ALP)은 저온에서 형성되는 아몰포스 실리콘을 포함할 수 있다. 본 발명의 일 실시예에서 반도체 패턴(ALP)은 금속 산화물 반도체를 포함할 수 있다. 별도로 도시하지 않았으나 제1 베이스 기판(SUB1)의 일면 상에 기능층들이 더 배치될 수 있다. 기능층들은 배리어층 또는 버퍼층 중 적어도 어느 하나를 포함한다. 반도체 패턴(ALP)는 배리어층 또는 버퍼층 상에 배치될 수 있다.A semiconductor pattern ALP of the pixel transistor TRP is disposed on the first base substrate SUB1. The semiconductor pattern (ALP) may include amorphous silicon formed at a low temperature. In one embodiment of the present invention, the semiconductor pattern (ALP) may comprise a metal oxide semiconductor. Although not separately shown, the functional layers may be further disposed on one surface of the first base substrate SUB1. The functional layers comprise at least one of a barrier layer or a buffer layer. The semiconductor pattern (ALP) may be disposed on the barrier layer or the buffer layer.

제1 베이스 기판(SUB1) 상에 화소 트랜지스터(TRP)를 커버하는 제1 절연부재(ISL1)가 배치될 수 있다. 제1 절연부재(ISL1)는 제1 절연층(ISL1-1), 제2 절연층(ISL1-2), 및 제3 절연층(ISL1-3)을 포함할 수 있다.A first insulating member ISL1 covering the pixel transistor TRP may be disposed on the first base substrate SUB1. The first insulating member ISL1 may include a first insulating layer ISL1-1, a second insulating layer ISL1-2, and a third insulating layer ISL1-3.

제1 베이스 기판(SUB1) 상에 반도체 패턴(ALP)을 커버하는 제1 절연층(ISL1-1)이 배치된다. 제1 절연층(ISL1-1)은 유기층 및/또는 무기층을 포함한다. 특히, 제1 절연층(ISL1-1)은 복수 개의 무기 박막들을 포함할 수 있다. 복수 개의 무기 박막들은 실리콘 나이트라이드층 및 실리콘 옥사이드층을 포함할 수 있다.A first insulating layer ISL1-1 covering the semiconductor pattern ALP is disposed on the first base substrate SUB1. The first insulating layer ISL1-1 includes an organic layer and / or an inorganic layer. In particular, the first insulating layer ISL1-1 may include a plurality of inorganic thin films. The plurality of inorganic thin films may include a silicon nitride layer and a silicon oxide layer.

제1 절연층(ISL1-1) 상에 화소 트랜지스터(TRP)의 제어전극(GEP)이 배치된다. A control electrode GEP of the pixel transistor TRP is disposed on the first insulating layer ISL1-1.

제1 절연층(ISL1-1) 상에 제어전극(GEP)를 커버하는 제2 절연층(ISL1-2)이 배치된다. 제2 절연층(ISL1-2)은 유기층 및/또는 무기층을 포함한다. 특히, 제2 절연층(ISL1-2)은 복수 개의 무기 박막들을 포함할 수 있다. 복수 개의 무기 박막들은 실리콘 나이트라이드 또는 실리콘 옥사이드를 포함할 수 있다.A second insulating layer ISL1-2 covering the control electrode GEP is disposed on the first insulating layer ISL1-1. The second insulating layer ISL1-2 includes an organic layer and / or an inorganic layer. In particular, the second insulating layer ISL1-2 may include a plurality of inorganic thin films. The plurality of inorganic thin films may include silicon nitride or silicon oxide.

제2 절연층(ISL1-2) 상에 소스 라인(미도시) 및 전원 라인(미도시)이 배치될 수 있다. 제2 절연층(ISL1-2) 상에 화소 트랜지스터(TRP)의 입력전극(SEP) 및 출력전극(DEP)이 배치된다. A source line (not shown) and a power source line (not shown) may be disposed on the second insulating layer ISL1-2. The input electrode SEP and the output electrode DEP of the pixel transistor TRP are arranged on the second insulating layer ISL1-2.

입력전극(SEP)과 출력전극(DEP)은 제1 절연층(ISL1-1) 및 제2 절연층(ISL1-2)을 관통하는 제1 관통홀(CH1)과 제2 관통홀(CH2)을 통해 반도체 패턴(ALP)에 각각 연결된다. 한편, 본 발명의 다른 실시예에서 화소 트랜지스터(TRP)는 바텀 게이트 구조로 변형 될 수 있다.The input electrode SEP and the output electrode DEP are electrically connected to the first through-hole CH1 and the second through-hole CH2 through the first insulating layer ISL1-1 and the second insulating layer ISL1-2, Respectively, to the semiconductor pattern ALP. Meanwhile, in another embodiment of the present invention, the pixel transistor TRP may be modified into a bottom gate structure.

제2 절연층(ISL1-2) 상에 입력전극(SEP) 및 출력전극(DEP)을 커버하는 제3 절연층(ISL1-3)이 배치된다. 제3 절연층(ISL1-3)은 유기층 및/또는 무기층을 포함한다. 특히, 제3 절연층(ISL1-3)은 평탄면을 제공하기 위해서 유기물질을 포함할 수 있다. A third insulating layer ISL1-3 covering the input electrode SEP and the output electrode DEP is disposed on the second insulating layer ISL1-2. The third insulating layers ISL1-3 include an organic layer and / or an inorganic layer. In particular, the third insulating layers ISL1-3 may include an organic material to provide a flat surface.

제3 절연층(ISL1-3) 상에 화소정의막(PXL) 및 유기발광소자(OLED)가 배치된다. 화소정의막(PXL)에는 개구부(OP)가 정의된다. 화소정의막(PXL)은 또 하나의 절연층과 같다. 화소정의막(PXL)에 의해 발광영역(PXA)와 비발광영역(NPXA)가 구분될 수 있다.The pixel defining layer PXL and the organic light emitting diode OLED are disposed on the third insulating layers ISL1-3. An opening OP is defined in the pixel defining film PXL. The pixel defining layer (PXL) is the same as another insulating layer. The light emitting region PXA and the non-light emitting region NPXA can be distinguished by the pixel defining layer PXL.

애노드(AE)는 제3 절연층(ISL1-3)을 관통하는 제3 관통홀(CH3)을 통해 출력전극(DEP)에 연결된다. 화소정의막(PXL)의 개구부(OP)는 애노드(AE)의 일부분을 노출시킨다. 정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 형성될 수 있다. 정공 제어층(HCL) 상에 유기 발광층(EML), 전자 제어층(ECL)을 순차적으로 생성한다. 이후, 캐소드(CE)를 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 형성할 수 있다. 캐소드(CE)는 층구조에 따라 증착 또는 스퍼터링 방식의 의해 형성될 수 있다.The anode AE is connected to the output electrode DEP through the third through hole CH3 passing through the third insulating layers ISL1-3. The opening OP of the pixel defining layer PXL exposes a part of the anode AE. The hole control layer HCL may be formed in common in the light emitting region PXA and the non-light emitting region NPXA. An organic light emitting layer (EML) and an electron control layer (ECL) are sequentially formed on the hole control layer (HCL). Thereafter, the cathode CE can be formed in common in the light emitting region PXA and the non-light emitting region NPXA. The cathode CE may be formed by a deposition or sputtering method depending on the layer structure.

캐소드(CE) 상에 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 수분 및 이물질로부터 유기발광소자(OLED)를 보호한다. A thin film encapsulation layer (TFE) is disposed on the cathode CE. The thin film encapsulation layer (TFE) protects the OLED from moisture and foreign matter.

도 8은 도 6에 도시된 III-III'선에 따른 단면도이다.8 is a cross-sectional view taken along line III-III 'shown in FIG.

도 8에 도시된 것과 같이, 표시패널(110)의 제1 층(DP-CL)은 신호 배선들(SL-110), 입력 패드들(IPD-110), 및 제2 절연부재(ISL2)를 포함할 수 있다. 신호 배선들(SL-110)은 제2 베이스 기판(SUB2) 상에 배치될 수 있다. 8, the first layer DP-CL of the display panel 110 includes signal lines SL-110, input pads IPD-110, and a second insulating member ISL2 . The signal lines SL-110 may be disposed on the second base substrate SUB2.

제2 절연부재(ISL2)는 입력 패드들(IPD-110)을 노출시키며 제2 베이스 기판(SUB2) 상에 배치된다. 제2 절연부재(ISL2)는 제4 절연층(ISL2-1) 및 제5 절연층(ISL2-2)를 포함할 수 있다. 제2 절연부재(ISL2)의 일부는 제1 절연부재(ISL1, 도 7 참조)의 일부로부터 연장될 수 있다.The second insulating member ISL2 exposes the input pads IPD-110 and is disposed on the second base substrate SUB2. The second insulating member ISL2 may include a fourth insulating layer ISL2-1 and a fifth insulating layer ISL2-2. A part of the second insulating member ISL2 may extend from a part of the first insulating member ISL1 (see Fig. 7).

제4 절연층(ISL2-1)은 배리어 층 또는 패시베이션 층들을 포함할 수 있다. 입력 패드들(IPD-110)은 제4 절연층(ISL2-1) 상에 배치된다. The fourth insulating layer ISL2-1 may include a barrier layer or passivation layers. The input pads IPD-110 are disposed on the fourth insulating layer ISL2-1.

제5 절연층(ISL2-2)은 입력 패드들(IPD-110) 각각의 일부를 노출시키며 제4 절연층(ISL2-1) 상에 배치된다.The fifth insulating layer ISL2-2 exposes a part of each of the input pads IPD-110 and is disposed on the fourth insulating layer ISL2-1.

플렉서블 배선기판(122)의 절연층(120-IL) 상에 배선들(SL-120, 도 6 참조) 및 배선들(SL-120)에 연결된 출력 패드들(OPD-120)이 배치된다. 배선들(SL-120)과 출력 패드들(OPD-120)은 동일한 층 상에 배치될 수 있다. 본 발명의 일 실시예에서, 배선들(SL-120)과 출력 패드들(OPD-120)은 또 다른 절연층을 사이에 두고 다른 층 상에 배치될 수도 있다. 이때, 배선들(SL-120)과 출력 패드들(OPD-120)은 또 다른 절연층에 형성된 관통홀들을 통해 연결될 수 있다.Output pads OPD-120 connected to wirings SL-120 (see FIG. 6) and wirings SL-120 are arranged on the insulating layer 120-IL of the flexible wiring board 122. The lines SL-120 and the output pads OPD-120 may be disposed on the same layer. In one embodiment of the present invention, the lines SL-120 and the output pads OPD-120 may be disposed on another layer with another insulating layer in between. At this time, the lines SL-120 and the output pads OPD-120 may be connected through the through holes formed in another insulating layer.

도시되지는 않았으나, 플렉서블 배선기판(122)의 절연층(120-IL) 상에 솔더 레지스트층이 배치될 수 있다. 출력 패드들(OPD-120)은 솔더 레지스트층에 형성된 관통홀들을 통해 노출될 수 있다. 본 발명의 일 실시예에서, 솔더 레지스트층은 배선들(SL-120)만을 커버하고, 출력 패드들(OPD-120)은 커버하지 않을 수 있다.Although not shown, a solder resist layer may be disposed on the insulating layer 120-IL of the flexible wiring board 122. The output pads OPD-120 may be exposed through the through holes formed in the solder resist layer. In one embodiment of the present invention, the solder resist layer may cover only the lines SL-120 and not the output pads OPD-120.

도전성 접착 필름(140)을 통해 출력 패드들(OPD-120)과 입력 패드들(IPD-110)이 전기적으로 연결된다. The output pads OPD-120 and the input pads IPD-110 are electrically connected through the conductive adhesive film 140. [

도전성 접착 필름(140)에 포함된 복수 개의 도전볼들(140B)을 통해 출력 패드들(OPD-120)과 입력 패드들(IPD-110) 중 대응하는 출력 패드(OPD-120)와 입력 패드(IPD-110)가 각각 전기적으로 연결될 수 있다.The output pad OPD-120 and the corresponding output pad OPD-120 of the input pads IPD-110 and the input pad OPD-110 are electrically connected to each other through the plurality of conductive balls 140B included in the conductive adhesive film 140. [ IPD-110) may be electrically connected to each other.

도전볼들(140B)은 출력 패드(OPD-120)와 입력 패드(IPD-110) 사이에만 배치된다. 도전볼들(140B)이 이와 같이 배치되는 경우, 제조 공정상 발생하는 패드들(IPD-110, IPD-120) 간의 쇼트에 의한 불량을 방지할 수 있다.The conductive balls 140B are disposed only between the output pad OPD-120 and the input pad IPD-110. When the conductive balls 140B are disposed in this manner, defects due to shorts between the pads (IPD-110 and IPD-120) generated in the manufacturing process can be prevented.

도 9는 도 8에 도시된 구조를 형성하기 위한 전자기기의 접착 방법(S100)을 나타낸 흐름도이다. 도 10a, 도 10b, 도 10c, 및 도 10d는 도 8에 도시된 구조를 형성하기 위한 전자기기의 접착 방법을 단계적으로 도시한 것이다. 도 11은 도 9c에 도시된 도전볼(140B)과 입력 패드(IPD-110)간의 관계를 도시한 것이다.FIG. 9 is a flowchart showing an electronic device adhering method (SlOO) for forming the structure shown in FIG. FIGS. 10A, 10B, 10C, and 10D are step-by-step illustrations of an electronic device bonding method for forming the structure shown in FIG. Fig. 11 shows the relationship between the conductive ball 140B and the input pad IPD-110 shown in Fig. 9C.

본 발명의 일 실시예에 따른 전자기기의 접착 방법(S100)은 도전성 접착 필름 배치 단계(S110), 열을 가하는 단계(S120), 전기장 형성 단계(S130), 및 결합 단계(S140)를 포함할 수 있다.The method of adhering an electronic device S100 according to an embodiment of the present invention includes a conductive adhesive film placement step S110, a step of applying heat S120, an electric field forming step S130, and a combining step S140 .

도 5, 도 9, 및 도 10a를 참고하면, 도전성 접착 필름 배치 단계(S110)에서 제1 전자부품(110)의 입력 패드부(IPP-110, 또는 제1 패드부) 상에 도전성 접착 필름(140)을 배치한다. 5, 9, and 10A, a conductive adhesive film (not shown) is formed on the input pad portion (IPP-110 or first pad portion) of the first electronic component 110 in the step of arranging the conductive adhesive film 140 are disposed.

도전성 접착 필름(140)은 복수의 도전볼들(140B) 및 절연성 접착부재(140R)를 포함할 수 있다.The conductive adhesive film 140 may include a plurality of conductive balls 140B and an insulating adhesive member 140R.

복수의 도전볼들(140B) 각각은 도전성 미립자일 수 있다. 도전성 미립자는 전기적 도통을 할 수 있는 것으로 금속, 금속의 산화물과 같은 도전성 입자, 또는 절연성 물질을 핵으로 하여 표면에 금속이나 금속의 산화물을 피복시킨 입자 등을 사용할 수 있다. 금속으로는 니켈(Ni), 철(Fe), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 크롬(Cr), 코발트(Co), 은(Ag), 또는 금(Au) 등이 사용될 수 있다.Each of the plurality of conductive balls 140B may be conductive fine particles. The conductive fine particles may be electrically conductive, and may be conductive particles such as metal or metal oxide, or particles formed by coating an oxide or a metal on the surface with an insulating material as a nucleus. The metal may be at least one selected from the group consisting of Ni, Fe, Cu, Al, Sn, Zn, Cr, Co, (Au) or the like may be used.

절연성 접착부재(140R)는 절연성 고분자를 포함할 수 있다. 절연성 고분자로는 예를 들어, 에폭시(epoxy) 수지, 아크릴(acryl) 수지 등이 사용될 수 있다. 에폭시(epoxy) 수지는 비스페놀A(bisphenol A)와 에테르(ether,-C-O-C-)결합의 반복 구조를 갖고, 말단부에 에폭시(epoxy) 반응기를 가지는 페녹시 중합체(Phenoxy polymer)로 구성될 수 있다. 아크릴(acryl) 수지는 우레탄(urethane)결합(-NHCO-O) 연결구조를 갖고, 말단부에 아크릴레이트(acrylate)나, 메타아크릴레이트(methacrylate) 반응기의 우레탄 (메타)아크릴레이트 중합체(urethane (meta)acrylate polymer)로 구성될 수 있다.The insulating adhesive member 140R may include an insulating polymer. As the insulating polymer, for example, an epoxy resin, an acryl resin, or the like may be used. The epoxy resin may be composed of a phenoxy polymer having a repeating structure of bisphenol A and ether (-C-O-C-) bonds and having an epoxy reactor at the terminal. The acryl resin has a urethane bond (-NHCO-O) linkage structure and has an acrylate at the terminal and a urethane (metha) acrylate polymer of a methacrylate reactor ) acrylate polymer.

도 9 및 도 10b를 참고하면, 열을 가하는 단계(S120)에서 도전성 접착 필름(140)에 열을 가한다. 도전성 접착 필름(140)에 열이 인가되면, 절연성 접착부재(140R) 내의 도전볼들(140B)이 유동성을 갖게 된다.Referring to FIGS. 9 and 10B, heat is applied to the conductive adhesive film 140 in the step of applying heat (S120). When heat is applied to the conductive adhesive film 140, the conductive balls 140B in the insulating adhesive member 140R have fluidity.

도 9 및 도 10c를 참고하면, 전기장 형성 단계(S130)에서 입력 패드들(IPD-110) 또는 신호 배선들(SL-110) 각각에 전기장을 형성한다. 즉, 입력 패드부(IPP-110)의 패드전극들에 전기장을 형성한다.Referring to FIGS. 9 and 10C, an electric field is formed in each of the input pads IPD-110 or signal lines SL-110 in the electric field forming step S130. That is, an electric field is formed at the pad electrodes of the input pad unit IPP-110.

입력 패드들(IPD-110) 또는 신호 배선들(SL-110)에 전기장이 형성되면, 도 11에 도시된 것과 같이, 도전볼들(140B) 각각에는 유발쌍극자(induced dipole)가 형성된다. 유발쌍극자는 물질에 전기장을 가할 때, 전자가 양극 쪽을 쏠려서 생기는 쌍극자를 말한다.When an electric field is formed in the input pads IPD-110 or the signal lines SL-110, an induced dipole is formed in each of the conductive balls 140B, as shown in FIG. Induced dipole is a dipole that occurs when electrons strike the anode when applying an electric field to the material.

도 11을 참조하면, 입력 패드(IPD-110)가 양극을 형성하게 되면, 이와 인접하는 도전볼(140B) 중에서 입력 패드(IPD-110)와 가까운 쪽에 전자가 쏠리게 된다. 이에 따라, 도전볼(140B) 중에서 입력 패드(IPD-110)와 가까운 쪽이 음극을 띄게 되고, 도전볼(140B) 중에서 입력 패드(IPD-110)와 먼쪽이 양극을 띄게 된다.Referring to FIG. 11, when the input pad IPD-110 forms an anode, electrons are attracted toward the input pad IPD-110 among the conductive balls 140B adjacent to the input pad IPD-110. Accordingly, a portion of the conductive ball 140B closer to the input pad IPD-110 becomes a cathode, and a portion of the conductive ball 140B farther from the input pad IPD-110 becomes a cathode.

따라서, 도전볼들(140B)과 입력 패드들(IPD-110) 간에 인력이 작용하게 되어, 도전볼들(140B)은 입력 패드들(IPD-110)에 대응하게 배치된다. 이때, 도 10b에 도시된 것과 같이 도전성 접착 필름(140)에 열이 인가되어 절연성 접착부재(140R) 내의 도전볼들(140B)이 유동성을 갖게되므로, 도전볼들(140B)은 입력 패드들(IPD-110) 쪽으로 쉽게 이동할 수 있다. 단, 열을 가하는 단계(S120)와 전기장 형성 단계(S130)의 순서는 이에 제한되는 것은 아니며, 본 발명의 다른 실시예에서 이러한 순서는 변경될 수 있다.Thus, a force is applied between the conductive balls 140B and the input pads IPD-110, so that the conductive balls 140B are disposed corresponding to the input pads IPD-110. 10B, heat is applied to the conductive adhesive film 140 so that the conductive balls 140B in the insulating adhesive member 140R have fluidity, so that the conductive balls 140B are electrically connected to the input pads (not shown) IPD-110). However, the order of applying the heat (S120) and the step of forming the electric field (S130) is not limited thereto, and the order may be changed in another embodiment of the present invention.

전기장은 입력 패드들(IPD-110) 또는 신호 배선들(SL-110) 각각에 인가되는 전압에 의해 형성될 수 있다. 단, 이에 제한 되는 것은 아니며, 전기장은 외부의 별도 구성으로부터 형성될 수도 있다. The electric field may be formed by a voltage applied to each of the input pads (IPD-110) or signal lines (SL-110). However, the present invention is not limited thereto, and the electric field may be formed from a separate external configuration.

도5, 도 9, 및 도 10d를 참고하면, 결합 단계(S140)에서 플렉서블 배선기판(122)의 출력 패드부(OPP-120, 또는 제2 패드부)를 입력 패드부(IPP-110)와 결합한다. 이에 따라, 도 8에서 도시되었던 것과 같은 구조를 형성할 수 있다.Referring to FIGS. 5, 9, and 10D, in the coupling step S140, the output pad portion OPP-120 (or the second pad portion) of the flexible wiring board 122 is connected to the input pad portion IPP- . Accordingly, the structure as shown in Fig. 8 can be formed.

도 12는 도 6에 도시된 III-III'선에 따른 본 발명의 다른 실시예의 단면도이다.12 is a cross-sectional view of another embodiment of the present invention taken along line III-III 'shown in FIG.

도 12에 도시된 구성들 중, 패드정의막(DDL)을 제외한 다른 구성들에 대한 설명은 앞에서 설명한 것과 실질적으로 동일한바 생략한다. 패드정의막(DDL)은 도전볼들(140B)을 가이드하기 위한 격벽이다.12, description of other configurations other than the pad definition film (DDL) is substantially the same as that described above. The pad defining film DDL is a partition wall for guiding the conductive balls 140B.

패드정의막(DDL)에 의해 도전볼들(140B)은 출력 패드(OPD-120)와 입력 패드(IPD-110) 사이에만 배치될 수 있다. 도전볼들(140B)이 이와 같이 배치되는 경우, 제조 공정상 발생하는 패드들(IPD-110, IPD-120) 간의 쇼트에 의한 불량을 방지할 수 있다.The conductive balls 140B can be disposed only between the output pad OPD-120 and the input pad IPD-110 by the pad definition film DDL. When the conductive balls 140B are disposed in this manner, defects due to shorts between the pads (IPD-110 and IPD-120) generated in the manufacturing process can be prevented.

패드정의막(DDL)은 도 7에 도시된 화소정의막(PXL)과 같은 공정에 의해 형성될 수 있다. 즉, 별도의 마스크를 추가하지 않고도 패드정의막(DDL)을 형성하여 공정상의 불량을 방지할 수 있다. 패드정의막(DDL)과 화소정의막(PXL)은 같은 공정에 의해 형성되므로, 각각 동일한 물질을 포함할 수 있다.The pad definition film DDL can be formed by the same process as the pixel defining film PXL shown in Fig. That is, the pad definition film (DDL) can be formed without adding a separate mask, thereby preventing defective process. Since the pad definition film DDL and the pixel definition film PXL are formed by the same process, they may include the same material, respectively.

도 13은 도 12에 도시된 구조를 형성하기 위한 표시장치의 제조방법(S200)을 나타낸 흐름도이다. 도 14a, 도 14b, 및 도 14c는 도 12에 도시된 구조를 이용한 표시장치의 제조방법을 도시한 것이다.13 is a flowchart showing a manufacturing method (S200) of a display device for forming the structure shown in Fig. 14A, 14B, and 14C illustrate a method of manufacturing a display device using the structure shown in FIG.

표시장치의 제조방법(S200)은 베이스 기판 준비 단계(S210), 화소 트랜지스터들 및 패드 전극들 배치 단계(S220), 제1 절연부재 배치 단계(S230), 제2 절연부재 배치 단계(S240), 애노드들 배치단계(S250), 화소정의막 배치단계(S260), 및 패드정의막 배치 단계(S270)를 포함한다. The manufacturing method of a display device (S200) includes a base substrate preparation step (S210), a pixel transistor and pad electrode placement step (S220), a first insulation member placement step (S230), a second insulation member placement step (S240) An anode arranging step S250, a pixel defining film disposing step S260, and a pad defining film disposing step S270.

도 7 및 도 14a를 참조하면, 베이스 기판 준비 단계(S210)에서 제1 베이스 기판(SUB1) 및 제2 베이스 기판(SUB2)을 포함하는 베이스 기판(SUB)를 준비한다. 제1 베이스 기판(SUB1)과 제2 베이스 기판(SUB2)은 도 2에 도시된 바와 같이 서로 인접하게 배치된다.Referring to FIGS. 7 and 14A, a base substrate SUB including a first base substrate SUB1 and a second base substrate SUB2 is prepared in a base substrate preparation step S210. The first base substrate SUB1 and the second base substrate SUB2 are disposed adjacent to each other as shown in Fig.

화소 트랜지스터들 및 패드 전극들 배치 단계(S220)에서 제1 베이스 기판(SUB1) 상에 화소 트랜지스터들(TRP)을 배치하고, 제2 베이스 기판(SUB2) 상에 신호 배선들(SL-110)과 입력 패드들(IPD-110)을 배치한다. 단, 이에 제한되는 것은 아니며, 본 발명의 다른 실시예에서 제2 베이스 기판(SUB2) 상에 다른 종류의 패드들이 배치될 수 있다.The pixel transistors TRP are arranged on the first base substrate SUB1 in the step of arranging the pixel transistors and the pad electrodes S220 and the signal lines SL-110 and SL- The input pads IPD-110 are arranged. However, the present invention is not limited thereto, and other types of pads may be disposed on the second base substrate SUB2 in another embodiment of the present invention.

제1 절연부재 배치 단계(S230)에서 제1 베이스 기판(SUB1) 상에 화소 트랜지스터들(TRP)을 커버하는 제1 절연부재(ISL1)를 배치한다.The first insulating member ISL1 covering the pixel transistors TRP is disposed on the first base substrate SUB1 in the first insulating member placement step S230.

제2 절연부재 배치 단계(S240)에서 입력 패드들(IPD-110)에 대응하는 개구부(OP-ISL2)를 포함하는 제2 절연부재(ISL2)를 배치한다.The second insulating member ISL2 including the opening OP-ISL2 corresponding to the input pads IPD-110 is disposed in the second insulating member disposing step S240.

제1 절연부재(ISL1)의 일부는 제2 절연부재(ISL2)의 일부와 같은 공정에 의해 형성될 수 있다. 단, 이에 제한되는 것은 아니며, 제1 절연부재(ISL1)와 제2 절연부재(ISL2)는 서로 다른 공정에 의해 형성될 수 있다.A part of the first insulating member ISL1 may be formed by the same process as a part of the second insulating member ISL2. However, the present invention is not limited thereto, and the first insulating member ISL1 and the second insulating member ISL2 may be formed by different processes.

애노드들 배치단계(S250)에서 제1 절연부재(ISL1) 상에 애노드(AE)이 배치된다. 애노드(AE)는 제2 관통홀(CH2)을 통해 화소 트랜지스터(TRP)와 전기적으로 연결될 수 있다.In the anode arrangement step S250, the anode AE is disposed on the first insulating member ISL1. The anode AE may be electrically connected to the pixel transistor TRP through the second through hole CH2.

화소정의막 배치단계(S260)에서 제1 절연부재(ISL1) 상에 화소정의막(PXL)이 배치된다. 화소정의막(PXL)은 각각이 애노드(AE)에 대응하는 개구부(OP)를 포함한다.In the pixel defining film disposing step S260, the pixel defining layer PXL is disposed on the first insulating member ISL1. Each pixel defining film PXL includes an opening OP corresponding to the anode AE.

패드정의막 배치 단계(S270)에서 패드정의막(DDL)을 제2 절연부재(ISL2) 상에 배치한다. 제2 절연부재(ISL2)는 입력전극들 입력 패드들(IPD-110) 사이에 배치되는 제1 부분(PT1)과 제1 부분(PT1)에 인접하는 제2 부분(PT2)을 포함한다. 구체적으로, 패드정의막(DDL)은 제1 부분(PT1) 상에 배치된다.The pad defining film DDL is disposed on the second insulating member ISL2 in the pad defining film arranging step S270. The second insulating member ISL2 includes a first portion PT1 disposed between the input electrodes input pads IPD-110 and a second portion PT2 adjacent to the first portion PT1. Specifically, the pad definition film DDL is disposed on the first portion PT1.

본 발명의 일 실시예에서 표시장치의 제조방법(S200)은 애노드(AE)에 중첩하도록 유기 발광층(EML)을 배치하는 단계를 더 포함할 수 있다.In an embodiment of the present invention, the method of manufacturing a display device (S200) may further include disposing an organic light emitting layer (EML) so as to overlap the anode (AE).

본 발명의 일 실시예에서 표시장치의 제조방법(S200)은 입력 패드들(IPD-110)과 중첩하도록 도전성 접착 필름(140)을 배치하는 단계를 더 포함할 수 있다.In an embodiment of the present invention, a method of manufacturing a display device (S200) may further include disposing a conductive adhesive film (140) so as to overlap the input pads (IPD-110).

도 14a 내지 도 14c를 참조하면, 패드정의막(DDL)의 형상은 제3 방향(DR3)을 따라 아래쪽에서 윗쪽으로 갈수록 너비(WD, 이하 패드정의막 너비)가 작아지는 형상을 가진다. 패드정의막 너비(WD)가 이와 같이 아래쪽에서 윗쪽으로 갈수록 작아지므로, 도 14b 및 도 14c에 도시된 것과 같이 입력 패드부(IPP-110)와 출력 패드부(OPP-120)를 도전성 접착 필름(140)을 이용하여 부착하는 과정에서, 도전볼들(140B)이 입력 패드들(IPD-110)과 출력 패드들(OPD-120) 사이에 배치되게 된다. Referring to FIGS. 14A to 14C, the shape of the pad defining layer DDL has such a shape that the width WD (hereinafter referred to as pad defining film width) decreases from the bottom toward the top along the third direction DR3. The input pad portion IPP-110 and the output pad portion OPP-120 are electrically connected to the conductive adhesive film (not shown) as shown in FIGS. 14B and 14C because the pad defining width WD becomes smaller from the bottom to the top. The conductive balls 140B are disposed between the input pads IPD-110 and the output pads OPD-120.

입력 패드부(IPP-110)와 출력 패드부(OPP-120)를 도전성 접착 필름(140)을 부착하는 과정에서, 도전성 접착 필름(140)에는 열과 압력이 가해지며, 이에 따라 도전볼들(140B)은 자연스럽게 패드들(IPD-110, OPD-120)에 대응하도록 배치된다.Heat and pressure are applied to the conductive adhesive film 140 in the process of attaching the conductive adhesive film 140 to the input pad unit IPP-110 and the output pad unit OPP-120, Are naturally arranged to correspond to the pads IPD-110 and OPD-120.

실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the following claims There will be. In addition, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, and all technical ideas which fall within the scope of the following claims and equivalents thereof should be interpreted as being included in the scope of the present invention .

100: 전자기기 PX: 화소들
110: 제1 전자부품 120: 제2 전자부품
130: 제3 전자부품 140: 도전성 접착 필름
141: 도전볼 142: 절연성 접착부재
PXL: 화소정의막 DDL: 패드정의막
IPD-110: 입력 패드들 OPD-120: 출력 패드들100: Electronic device PX: Pixels
110: first electronic component 120: second electronic component
130: Third electronic component 140: Conductive adhesive film
141: conductive ball 142: insulating adhesive member
PXL: Pixel definition film DDL: Pad definition film
IPD-110: Input pads OPD-120: Output pads

Claims (20)

제1 전자부품의 제1 패드부 상에 복수의 도전볼들 및 절연성 접착부재를 포함하는 도전성 접착 필름을 배치하는 단계;
상기 도전성 접착 필름에 열을 가하는 단계;
상기 제1 패드부에 포함되는 복수의 패드들 각각에 전기장을 형성하는 단계; 및
제2 전자부품의 제2 패드부를 상기 제1 패드부와 결합하는 단계를 포함하는 전자기기의 접착 방법.Disposing a conductive adhesive film on the first pad portion of the first electronic component, the conductive adhesive film including a plurality of conductive balls and an insulating adhesive member;
Applying heat to the conductive adhesive film;
Forming an electric field in each of the plurality of pads included in the first pad portion; And
And bonding the second pad portion of the second electronic component to the first pad portion. 제1 항에 있어서,
상기 복수의 도전볼들 각각은 금속을 포함하는 전자기기의 접착 방법.The method according to claim 1,
Wherein each of the plurality of conductive balls comprises a metal. 제2 항에 있어서,
상기 금속은 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe) 중 적어도 어느 하나를 포함하는 전자기기의 접착 방법.3. The method of claim 2,
Wherein the metal comprises at least one of nickel (Ni), cobalt (Co), chromium (Cr), and iron (Fe). 제2 항에 있어서,
상기 절연성 접착부재는 에폭시 수지 또는 아크릴 수지를 포함하는 전자기기의 접착 방법.3. The method of claim 2,
Wherein the insulating adhesive member comprises an epoxy resin or an acrylic resin. 제4 항에 있어서,
상기 제1 전자부품은 이미지를 표시하는 표시패널이고, 상기 제2 전자부품은 플렉서블 배선기판 및 데이터 구동회로를 포함하는 연결 배선기판인 전자기기의 접착 방법.5. The method of claim 4,
Wherein the first electronic component is a display panel for displaying an image and the second electronic component is a connection wiring board including a flexible wiring board and a data driving circuit. 제4 항에 있어서,
상기 제1 전자부품은 표시 패널에 영상 데이터, 제어신호, 또는 전원전압을 제공하는 메인 회로기판이고, 상기 제2 전자부품은 플렉서블 배선기판 및 데이터 구동회로를 포함하는 연결 배선기판인 전자기기의 접착 방법.5. The method of claim 4,
Wherein the first electronic component is a main circuit board that provides image data, a control signal, or a power supply voltage to the display panel, and the second electronic component is a bonding wiring board, which is a connection wiring board including a flexible wiring board and a data driving circuit, Way. 제1 항에 있어서,
상기 전기장은 상기 복수의 패드들 각각에 인가되는 전압에 의해 형성되는 전자기기의 접착 방법.The method according to claim 1,
Wherein the electric field is formed by a voltage applied to each of the plurality of pads. 제1 항에 있어서,
상기 전기장은 상기 복수의 패드들 각각의 하부에 배치된 베이스 전극에 인가되는 전압에 의해 형성되는 전자기기의 접착 방법.The method according to claim 1,
Wherein the electric field is formed by a voltage applied to a base electrode disposed under each of the plurality of pads. 발광영역 및 비발광영역이 정의되고 이미지를 표시하는 표시영역 및 상기 표시영역에 인접하는 비표시영역이 정의되는 표시패널을 포함하고,
상기 표시패널은 베이스 기판, 상기 베이스 기판 상에 배치되는 제1 층, 및 상기 제1 층 상에 배치되는 제2 층을 포함하며,
상기 베이스 기판은,
상기 표시영역에 대응하는 제1 베이스 기판; 및
상기 비표시영역에 대응하는 제2 베이스 기판을 포함하고,
상기 제1 층은,
상기 제1 베이스 기판 상에 배치되는 복수의 화소 트랜지스터들;
상기 제2 베이스 기판 상에 배치되고, 외부에서 수신한 신호들을 상기 복수의 화소 트랜지스터들에 전달하는 복수의 패드들;
상기 복수의 화소 트랜지스터들을 커버하고, 상기 제1 베이스 기판 상에 배치되는 제1 절연부재; 및
상기 복수의 패드들 각각의 일부를 노출시키며 상기 제2 베이스 기판 상에 배치되는 제2 절연부재를 포함하고,
상기 제2 층은,
상기 비발광영역에 대응하게 배치되어 상기 발광영역을 정의하고, 상기 제1 절연부재 상에 배치되는 화소정의막; 및
상기 제2 절연부재 상에서 상기 복수의 패드들 사이에 배치되는 패드정의막을 포함하는 표시장치.And a display panel in which a light emitting region and a non-light emitting region are defined, and a display region for displaying an image and a non-display region adjacent to the display region are defined,
Wherein the display panel comprises a base substrate, a first layer disposed on the base substrate, and a second layer disposed on the first layer,
The base substrate includes:
A first base substrate corresponding to the display area; And
And a second base substrate corresponding to the non-display region,
Wherein the first layer comprises:
A plurality of pixel transistors disposed on the first base substrate;
A plurality of pads disposed on the second base substrate for transmitting signals received from the outside to the plurality of pixel transistors;
A first insulating member covering the plurality of pixel transistors and disposed on the first base substrate; And
And a second insulating member disposed on the second base substrate to expose a part of each of the plurality of pads,
Wherein the second layer comprises:
A pixel defining layer disposed on the first insulating member and corresponding to the non-emitting region to define the light emitting region; And
And a pad defining film disposed between the plurality of pads on the second insulating member. 제9 항에 있어서,
상기 패드정의막은 상기 화소정의막과 같은 공정에서 형성되는 표시장치.10. The method of claim 9,
Wherein the pad defining layer is formed in the same process as the pixel defining layer. 제9 항에 있어서,
상기 패드정의막 및 상기 화소정의막 각각은 동일한 물질을 포함하는 표시장치.10. The method of claim 9,
Wherein each of the pad defining film and the pixel defining film comprises the same material. 제9 항에 있어서,
상기 제2 층은 유기발광소자를 더 포함하는 표시장치.10. The method of claim 9,
Wherein the second layer further comprises an organic light emitting element. 제12 항에 있어서,
상기 유기발광소자는 상기 발광영역에 대응하는 유기 발광층을 포함하는 표시장치.13. The method of claim 12,
Wherein the organic light emitting device comprises an organic light emitting layer corresponding to the light emitting region. 제9 항에 있어서,
상기 복수의 패드들 각각에 중첩하는 복수의 도전볼들; 및
절연성 접착부재를 포함하는 도전성 접착 필름을 더 포함하는 표시장치.10. The method of claim 9,
A plurality of conductive balls overlapping each of the plurality of pads; And
And a conductive adhesive film including an insulating adhesive member. 제14 항에 있어서,
일부 영역이 상기 도전성 접착 필름과 중첩하는 연결 배선기판을 더 포함하는 표시장치.15. The method of claim 14,
And a connection wiring board on which a part of the region overlaps with the conductive adhesive film. 제1 베이스 기판 및 상기 제1 베이스 기판에 인접하는 제2 베이스 기판을 포함하는 베이스 기판을 준비하는 단계;
상기 제1 베이스 기판 상에 복수의 화소 트랜지스터들을 배치하고, 상기 제2 베이스 기판 상에 복수의 패드들을 배치하는 단계;
상기 제1 베이스 기판 상에 상기 복수의 화소 트랜지스터들을 커버하는 제1 절연부재를 배치하는 단계;
상기 제2 베이스 기판 상에 각각이 상기 복수의 패드들에 대응하는 복수의 개구부들을 포함하는 제2 절연부재를 배치하는 단계;
상기 제1 절연부재 상에 배치되고, 각각이 상기 복수의 화소 트랜지스터들과 전기적으로 연결되는 복수의 애노드들을 배치하는 단계;
상기 제1 절연부재 상에 배치되고, 각각이 상기 복수의 애노드들에 대응하는 복수의 개구부들을 포함하는 화소정의막을 배치하는 단계; 및
상기 제2 절연부재는 상기 복수의 패드들 사이에 배치되는 제1 부분과 상기 제1 부분에 인접하는 제2 부분을 포함하고, 상기 제1 부분 상에 패드정의막을 배치하는 단계를 포함하는 표시장치 제조방법.Preparing a base substrate including a first base substrate and a second base substrate adjacent to the first base substrate;
Disposing a plurality of pixel transistors on the first base substrate and arranging a plurality of pads on the second base substrate;
Disposing a first insulating member covering the plurality of pixel transistors on the first base substrate;
Disposing a second insulating member on the second base substrate, each second insulating member including a plurality of openings corresponding to the plurality of pads;
Disposing a plurality of anodes disposed on the first insulating member and each electrically connected to the plurality of pixel transistors;
Disposing a pixel defining layer disposed on the first insulating member and each including a plurality of openings corresponding to the plurality of the anodes; And
Wherein the second insulating member includes a first portion disposed between the plurality of pads and a second portion adjacent the first portion, and wherein the step of disposing a pad defining film on the first portion comprises: Gt; 제16 항에 있어서,
상기 패드정의막은 상기 화소정의막과 같은 공정에 의해 배치되는 표시장치 제조방법.17. The method of claim 16,
Wherein the pad defining film is disposed by the same process as the pixel defining film. 제16 항에 있어서,
상기 패드정의막 및 상기 화소정의막 각각은 동일한 물질을 포함하는 표시장치 제조방법.17. The method of claim 16,
Wherein each of the pad defining layer and the pixel defining layer comprises the same material. 제16 항에 있어서,
상기 복수의 애노드들 각각과 중첩하도록 유기 발광층을 배치하는 단계를 더 포함하는 표시장치 제조방법.17. The method of claim 16,
And disposing an organic light emitting layer so as to overlap with each of the plurality of the anodes. 제19 항에 있어서,
상기 복수의 패드들과 중첩하도록 도전성 접착 필름을 배치하는 단계를 더 포함하는 표시장치 제조방법.20. The method of claim 19,
And disposing a conductive adhesive film so as to overlap the plurality of pads.
KR1020160061038A 2016-05-18 2016-05-18 Display device, method of manufacturing the display device and method of attaching electoronic device KR102569713B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160061038A KR102569713B1 (en) 2016-05-18 2016-05-18 Display device, method of manufacturing the display device and method of attaching electoronic device
KR1020230107970A KR20230128240A (en) 2016-05-18 2023-08-18 Display device, method of manufacturing the display device and method of attaching electoronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160061038A KR102569713B1 (en) 2016-05-18 2016-05-18 Display device, method of manufacturing the display device and method of attaching electoronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230107970A Division KR20230128240A (en) 2016-05-18 2023-08-18 Display device, method of manufacturing the display device and method of attaching electoronic device

Publications (2)

Publication Number Publication Date
KR20170130675A true KR20170130675A (en) 2017-11-29
KR102569713B1 KR102569713B1 (en) 2023-08-25

Family

ID=60811520

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160061038A KR102569713B1 (en) 2016-05-18 2016-05-18 Display device, method of manufacturing the display device and method of attaching electoronic device
KR1020230107970A KR20230128240A (en) 2016-05-18 2023-08-18 Display device, method of manufacturing the display device and method of attaching electoronic device

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230107970A KR20230128240A (en) 2016-05-18 2023-08-18 Display device, method of manufacturing the display device and method of attaching electoronic device

Country Status (1)

Country Link
KR (2) KR102569713B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019164209A1 (en) * 2018-02-22 2019-08-29 삼성전자 주식회사 Electronic device comprising biometric sensor module and method for manufacturing same
CN110911453A (en) * 2018-09-18 2020-03-24 三星显示有限公司 Display device and method for manufacturing the same
US11419216B2 (en) 2020-03-30 2022-08-16 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11641768B2 (en) 2020-01-10 2023-05-02 Samsung Display Co., Ltd. Display panel having conductive members contacting pad at opening in display panel layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315883A (en) * 1995-03-14 1996-11-29 Fujikura Rubber Ltd Connector, base board with connector and manufacture thereof
KR20070046043A (en) * 2007-03-19 2007-05-02 도레이새한 주식회사 Anisotropic conductive film and adhesion method thereof
KR20070113058A (en) * 2006-05-24 2007-11-28 엘지전자 주식회사 Flat panel display
JP2008158291A (en) * 2006-12-25 2008-07-10 Optrex Corp Illumination inspecting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315883A (en) * 1995-03-14 1996-11-29 Fujikura Rubber Ltd Connector, base board with connector and manufacture thereof
KR20070113058A (en) * 2006-05-24 2007-11-28 엘지전자 주식회사 Flat panel display
JP2008158291A (en) * 2006-12-25 2008-07-10 Optrex Corp Illumination inspecting device
KR20070046043A (en) * 2007-03-19 2007-05-02 도레이새한 주식회사 Anisotropic conductive film and adhesion method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019164209A1 (en) * 2018-02-22 2019-08-29 삼성전자 주식회사 Electronic device comprising biometric sensor module and method for manufacturing same
CN110911453A (en) * 2018-09-18 2020-03-24 三星显示有限公司 Display device and method for manufacturing the same
KR20200032792A (en) * 2018-09-18 2020-03-27 삼성디스플레이 주식회사 Display device and method of manufacturing display device
US11641768B2 (en) 2020-01-10 2023-05-02 Samsung Display Co., Ltd. Display panel having conductive members contacting pad at opening in display panel layer
US11419216B2 (en) 2020-03-30 2022-08-16 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20230128240A (en) 2023-09-04
KR102569713B1 (en) 2023-08-25

Similar Documents

Publication Publication Date Title
KR20230128240A (en) Display device, method of manufacturing the display device and method of attaching electoronic device
KR102607697B1 (en) Display device and manufacturing method thereof
KR102507125B1 (en) Display panel and display panel test system
JP2023513863A (en) Display device and manufacturing method thereof
CN113920943B (en) Display device and manufacturing method thereof
JP6334657B2 (en) Organic light-emitting display device and method for manufacturing the same
US11444066B2 (en) Display apparatus and manufacturing method thereof
KR20150095988A (en) Display device and method of manufacturing the same
KR20140123852A (en) Chip on film and display device having the same
US7897965B2 (en) Display substrate, display panel having the same, and method of testing a display substrate
CN103383512A (en) Liquid crystal display device and method of fabricating the same
US20110157114A1 (en) Electroluminescence device
CN113130463A (en) Light-emitting substrate, preparation method thereof and display device
KR20170127109A (en) Printed circuit board and display apparatus including the same
TWI619244B (en) Organic light emitting diode display
KR20200097832A (en) Display device
KR20220072535A (en) Display module
CN115188792A (en) Display substrate and display device
TW202045992A (en) Display device
US20220399380A1 (en) Display device
KR20220064004A (en) Display module and display apparatus having the same
WO2021030971A1 (en) Display apparatus and preparation method therefor, and electronic device
KR20220013193A (en) Display device
KR102549530B1 (en) Fabrication method of electric device and electric device
KR20210080892A (en) Electronic device including electronic components and display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right