KR20170127874A - 플렉서블 표시장치 및 이의 제조 방법 - Google Patents

플렉서블 표시장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20170127874A
KR20170127874A KR1020160058654A KR20160058654A KR20170127874A KR 20170127874 A KR20170127874 A KR 20170127874A KR 1020160058654 A KR1020160058654 A KR 1020160058654A KR 20160058654 A KR20160058654 A KR 20160058654A KR 20170127874 A KR20170127874 A KR 20170127874A
Authority
KR
South Korea
Prior art keywords
film
organic
layer
substrate
electrode
Prior art date
Application number
KR1020160058654A
Other languages
English (en)
Other versions
KR102583815B1 (ko
Inventor
김종성
윤종근
정고은
권형근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160058654A priority Critical patent/KR102583815B1/ko
Publication of KR20170127874A publication Critical patent/KR20170127874A/ko
Application granted granted Critical
Publication of KR102583815B1 publication Critical patent/KR102583815B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L51/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H01L27/3246—
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3262—
    • H01L51/0097—
    • H01L51/5256—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2227/323—
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 하부 기판을 평탄화 함으로써, 상부 기판과의 합착 시 신뢰성이 저하되는 것을 방지하는 플렉서블 표시장치 및 이의 제조 방법에 관한 것이다.
본 발명은 화소들이 배치된 표시영역과 표시영역의 바깥쪽에 마련된 비 표시영역으로 구분된 표시패널을 구비한다. 이러한, 표시패널은 표시영역에 제1 기판, 박막 트랜지스터층, 유기발광소자층, 유기 봉지막 및 비 표시영역에 에지 평탄화막을 포함한다. 에지 평탄화막의 높이는 표시영역의 박막 트랜지스터층, 상기 유기발광소자층, 및 상기 유기 봉지막의 높이와 평탄화된다.

Description

플렉서블 표시장치 및 이의 제조 방법{FLEXIBLE DISPLAY DEVICE AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 표시장치 및 이의 제조방법에 관한 것으로서, 보다 구체적으로는 플렉서블 기판 기반의 표시장치 및 이의 제조방법에 관한 것이다.
플렉서블 표시장치(flexible display device)는 플라스틱 등과 같은 얇은 플렉서블 기판(flexible substrate) 상에 화소셀이 구현되어 종이처럼 접거나 말아도 원하는 화상을 표시할 수 있는 장점을 가지고 있기 때문에, 차세대 디스플레이 장치로 주목받고 있으며, 이에 대한 연구 개발이 진행되고 있다.
상기 플렉서블 표시장치에는, 플렉서블 액정 표시장치(flexible liquid crystal display device), 플렉서블 플라즈마 표시장치(flexible plasma display device), 플렉서블 유기 발광 표시장치(flexible organic light emitting display device), 플렉서블 전기 영동 표시장치(flexible electrophoretic display device), 또는 플렉서블 전자습윤 표시장치(flexible electro-wetting display device) 등이 포함될 수 있다.
상기 플렉서블 표시장치들 중에서, 특히, 유기 발광 표시장치는 1ms 이하의 고속의 응답속도를 가지고, 소비 전력이 낮으며, 자체 발광할 수 있기 때문에, 차세대 플렉서블 디스플레이 장치로 주목 받고 있다.
종래의 플렉서블 표시장치는 하부 기판과 상부 기판을 합착하여 구성된다. 최근에는 고해상도의 플렉서블 표시장치를 많이 요구하고 있다. 고해상도의 표시장치 구현을 위해서는 화소의 시야각 확보를 위해 하부 기판과 상부 기판 사이의 셀 갭이 낮게 구성되어야 한다. 하부 기판과 상부 기판 사이의 셀 갭을 낮게 구성하기 위해서는 하부 기판과 상부 기판을 합착하기 위해 하부 기판과 상부 기판 사이에 배치되는 접착층의 두께가 얇아져야 한다. 그러나, 하부 기판의 표시영역은 유기 발광층이 구성되기 위해서 일정 두께 이상이 필요하기 때문에, 유기 발광층이 구성되지 않는 비 표시영역과 두께 차가 크게 발생하게 된다. 따라서, 두께 차가 크게 나는 표시영역과 비 표시영역을 가진 하부 기판을 상부 기판과 합착하기 위해서는 일정 두께 이상의 접착층 두께가 필요하여, 셀 갭을 낮게 구성할 수 없다. 표시 영역과 비 표시영역 간의 두께 차가 크게 나는 하부 기판을 상부 기판에 얇은 접착층 두께로 합착할 경우, 비 표시영역에 비 합착영역이 발생할 수 있다. 이와 같은, 종래의 플렉서블 표시장치는 비 합착영역으로 인해 후 공정 진행 시, 배선에 균열(crack)이 발생할 수 있으며, 표시장치의 신뢰성이 저하될 수 있다.
본 발명은 전술한 문제점을 해결하고자 안출된 것으로, 하부 기판을 평탄화 함으로써, 상부 기판과의 합착 시 신뢰성이 저하되는 것을 방지하는 플렉서블 표시장치 및 이의 제조 방법을 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명은, 화소들이 배치된 표시영역과 표시영역의 바깥쪽에 마련된 비 표시영역으로 구분된 표시패널을 구비한다. 이러한, 표시패널은 표시영역에 제1 기판, 박막 트랜지스터층, 유기발광소자층, 유기 봉지막 및 비 표시영역에 에지 평탄화막을 포함한다. 본 발명은 에지 평탄화막의 높이가 표시영역의 박막 트랜지스터층, 상기 유기발광소자층, 및 상기 유기 봉지막의 높이와 평탄화되는 플렉서블 표시장치 및 이의 제조 방법을 제공한다.
본 발명에 따르면, 본 발명의 플렉서블 표시장치는 에지 평탄화막을 비 표시영역에 배치함으로써, 제1 기판의 표시영역과 비 표시영역의 두께 차이를 감소시킨다.
또한, 본 발명의 플렉서블 표시장치는 레진층을 얇게 배치하여 제1 기판과 제2 기판 사이의 셀 갭을 낮게 구성하고, 이에 따라, 화소의 시야각 확보가 가능하여 고해상도의 플렉서블 표시장치를 구현할 수 있다.
또한, 본 발명의 플렉서블 표시장치는 평탄화된 제1 기판과 제2 기판 사이에 레진층을 얇으면서도 고르게 분포시켜, 합착되지 않는 비 합착영역의 발생을 방지한다.
또한, 본 발명의 플렉서블 표시장치는 비 합착영역으로 인해 후 공정 진행 시 발생할 수 있는 배선의 균열(crack) 및 필링(peeling)을 방지 할 수 있으며, 이에 따라, 플렉서블 표시장치의 신뢰성이 저하되는 것을 방지할 수 있다.
또한, 본 발명의 플렉서블 표시장치는 제1 유기막을 복수개로 배치함으로써, 외부로부터 표시패널 내부로 수분이 침투하는 것을 더욱 효과적으로 방지할 수 있다.
또한, 본 발명의 플렉서블 표시장치의 제조방법은 공정을 추가하지 않고, 기존 공정으로 제1 기판의 표시영역과 비 표시영역을 평탄화할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 예에 따른 플렉서블 표시장치를 보여주는 사시도이다.
도 2는 도 1의 제1 기판의 표시영역과 비 표시영역, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 3은 본 발명의 제1 예에 따른 플렉서블 표시장치의 단면도이다.
도 4는 본 발명의 제2 예에 따른 플렉서블 표시장치의 단면도이다.
도 5a 내지 도 5g는 본 발명의 일 예에 따른 플렉서블 표시장치의 제조방법을 설명하기 위한 단면도들이다.
본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. "포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. "적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다. "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.
이하에서는 본 발명에 따른 플렉서블 표시장치 및 이의 제조 방법의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
도 1은 본 발명의 일 예에 따른 플렉서블 표시장치를 보여주는 사시도이고, 도 2는 도 1의 제1 기판의 표시영역과 비 표시영역, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다. 도 1 및 도 2에서 X축은 게이트 라인과 나란한 방향을 나타내고, Y축은 데이터 라인과 나란한 방향을 나타내며, Z축은 플렉서블 표시장치의 높이 방향을 나타낸다.
도 1 및 도 2를 참조하면, 본 발명의 일 예에 따른 플렉서블 표시장치는 표시패널(100), 게이트 구동부(200), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(310), 연성필름(330), 회로보드(350), 및 타이밍 제어부(400)를 포함한다.
표시패널(100)은 제1 기판(110)과 제2 기판(190)을 포함한다. 제2 기판(190)과 마주보는 제1 기판(110)의 일면 상에는 게이트 라인들, 데이터 라인들 및 화소들이 형성된다. 화소들은 복수의 서브 화소들을 포함하며, 복수의 서브 화소들은 게이트 라인들과 데이터 라인들의 교차 영역들에 형성된다.
복수의 서브 화소들 각각은 적어도 하나의 박막 트랜지스터와 유기발광소자를 포함할 수 있다. 복수의 서브 화소들 각각은 적어도 하나의 박막 트랜지스터가 게이트 라인의 게이트 신호에 의해 턴-온되는 경우 데이터 라인을 통해 데이터 전압을 공급받는다. 복수의 서브 화소들 각각은 데이터 전압에 따라 유기발광소자로 흐르는 전류를 제어하여 유기발광소자를 소정의 밝기로 발광시킨다.
표시패널(100)은 도 2와 같이 화상을 표시하는 표시영역(DA)과 화상을 표시하지 않는 비 표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성될 수 있다. 비 표시영역(NDA)에는 게이트 구동부(200)와 패드들이 형성될 수 있다. 이러한 표시패널(100)은 도 3 및 도 4의 예들을 참조하여 상세히 설명된다.
게이트 구동부(200)는 타이밍 제어부(400)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부(200)는 표시패널(100)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비 표시영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부(200)는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시패널(100)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비 표시영역(NDA)에 부착될 수도 있다.
소스 드라이브 IC(310)는 타이밍 제어부(400)로부터 디지털 비디오 데이터와 소스 제어신호를 입력 받는다. 소스 드라이브 IC(310)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(310)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(330)에 실장 될 수 있다.
표시패널(100)의 비 표시영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(330)에는 패드들과 소스 드라이브 IC(310)를 연결하는 배선들, 패드들과 회로보드(350)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(330)은 이방성 도전 필름(anisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(330)의 배선들이 연결될 수 있다.
회로보드(350)는 연성필름(330)들에 부착될 수 있다. 회로보드(350)는 구동 칩들로 구현된 다수의 회로들이 실장 될 수 있다. 예를 들어, 회로보드(350)에는 타이밍 제어부(400)가 실장 될 수 있다. 회로보드(350)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(400)는 회로보드(350)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(400)는 타이밍 신호에 기초하여 게이트 구동부(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(310)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(400)는 게이트 제어신호를 게이트 구동부(200)에 공급하고, 소스 제어신호를 소스 드라이브 IC(310)들에 공급한다.
도 3은 본 발명의 제1 예에 따른 플렉서블 표시장치의 단면도이다. 이는, 도 2에 도시된 I-I'의 단면을 개략적으로 나타내는 도면이다.
도 3을 참조하면, 본 발명의 제1 예에 따른 플렉서블 표시장치는 제1 기판(110), 레진층(180), 및 제2 기판(190)을 포함한다.
제1 기판(110)은 표시영역(DA) 및 비 표시영역(NDA)을 포함한다. 표시영역(DA)은 복수의 화소가 가로방향 및 세로방향으로 배열되어 있다. 이와 같은, 본 발명의 제1 예에 따른 플렉서블 표시장치의 표시영역(DA)은 제1 기판(110) 상에 배치되는 박막 트랜지스터(T), 패시베이션층(PAS), 평탄화층(120), 유기발광소자층(OLED), 뱅크(140), 제1 무기막(150), 유기 봉지막(160), 및 제2 무기막(170)을 포함한다.
제1 기판(110)은 플렉서블한 플라스틱 필름(plastic film)일 수 있다. 예를 들어, 제1 기판(110)은 TAC(triacetyl cellulose) 또는 DAC(diacetyl cellulose) 등과 같은 셀룰로오스 수지, 노르보르넨 유도체(Norbornene derivatives) 등의 COP(cyclo olefin polymer), COC(cyclo olefin copolymer), PMMA(poly(methylmethacrylate) 등의 아크릴 수지, PC(polycarbonate), PE(polyethylene) 또는 PP(polypropylene) 등의 폴리올레핀(polyolefin), PVA(polyvinyl alcohol), PES(poly ether sulfone), PEEK(polyetheretherketone), PEI(polyetherimide), PEN(polyethylenenaphthalate), PET(polyethyleneterephthalate) 등의 폴리에스테르(polyester), PI(polyimide), PSF(polysulfone), 또는 불소 수지(fluoride resin) 등을 포함하는 시트 또는 필름일 수 있으나, 이에 한정되지 않는다.
이러한, 제1 기판(110) 상에는 버퍼층이 추가로 마련될 수 있다. 버퍼층은 제1 기판(110) 상부 전면에 마련될 수 있다. 버퍼층은 투습에 취약한 제1 기판(110)으로부터 표시패널(100) 내부로 수분이 침투하는 것을 방지하는 기능을 한다. 또한, 버퍼층은 제1 기판(110)으로부터 금속 이온 등의 불순물이 확산되어 박막 트랜지스터(T)의 액티브층(ACT)에 침투하는 것을 방지하는 기능을 한다. 버퍼층은 무기절연물질 예를 들어, SiO2(silicon dioxide), SiNx(silicon nitride), SiON(silicon oxynitride) 또는 이들의 다중층으로 이루어 질 수 있으나, 이에 한정되지 않는다.
박막 트랜지스터(T)는 제1 기판(110) 상의 표시영역(DA)에 배치된다. 박막 트랜지스터(T)는 액티브층(ACT), 게이트 절연막(GI), 게이트 전극(GE), 층간 절연막(ILD), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 박막 트랜지스터(T)는 패시베이션층(PAS)과 함께 박막 트랜지스터층으로 구성될 수 있다.
액티브층(ACT)은 표시영역(DA)에 배치된 제1 기판(110) 상에 마련된다. 액티브층(ACT)은 게이트 전극(GE)과 중첩되도록 배치된다. 액티브층(ACT)은 소스 전극(SE) 측에 위치한 일단 영역(A1), 드레인 전극(DE) 측에 위치한 타단 영역(A2), 및 일단 영역(A1)과 타단 영역(A2) 사이에 위치한 중심 영역(A3)으로 구성될 수 있다. 중심 영역(A3)은 도펀트가 도핑되지 않은 반도체 물질로 이루어지고, 일단 영역(A1)과 타단 영역(A2)은 도펀트가 도핑된 반도체 물질로 이루어질 수 있다.
게이트 절연막(GI)은 액티브층(ACT) 상에 마련된다. 게이트 절연막(GI)은 액티브층(ACT)과 게이트 전극(GE)을 절연시키는 기능을 한다. 게이트 절연막(GI)은 액티브층(ACT)을 덮으며, 표시영역(DA) 전면에 형성된다. 게이트 절연막(GI)은 무기절연물질 예를 들어, SiO2(silicon dioxide), SiNx(silicon nitride), SiON(silicon oxynitride) 또는 이들의 다중층으로 이루어 질 수 있으나, 이에 한정되지 않는다.
게이트 전극(GE)은 게이트 절연막(GI) 상에 마련된다. 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고, 액티브층(ACT)의 중심 영역(A3)과 중첩된다. 게이트 전극(GE)은 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
층간 절연막(ILD)은 게이트 전극(GE) 상에 마련된다. 층간 절연막(ILD)은 게이트 전극(GE)을 포함한 표시영역(DA) 전면에 마련된다. 층간 절연막(ILD)은 게이트 절연막(GI)과 동일한 무기절연물질 예를 들어, SiO2(silicon dioxide), SiNx(silicon nitride), SiON(silicon oxynitride) 또는 이들의 다중층으로 이루어 질 수 있으나, 이에 한정되지 않는다.
소스 전극(SE) 및 드레인 전극(DE)은 층간 절연막(ILD)상에서 서로 이격되어 배치된다. 전술한 게이트 절연막(GI)과 층간 절연막(ILD)에는 액티브층(ACT)의 일단 영역(A1) 일부를 노출시키는 제1 콘택홀(CNT1) 및 액티브층(ACT)의 타단 영역(A2) 일부를 노출시키는 제2 콘택홀(CNT2)이 구비된다. 소스 전극(SE)은 제1 콘택홀(CNT1)을 통해서 액티브층(ACT)의 일단 영역(A1)과 연결되고, 드레인 전극(DE)은 제2 콘택홀(CNT2)을 통해서 액티브층(ACT)의 타단 영역(A2)과 연결된다.
상술한 박막 트랜지스터(T)의 구성은 앞서 설명한 예에 한정되지 않고, 당업자가 용이하게 실시할 수 있는 공지된 구성으로 다양하게 변형 가능하다.
패시베이션층(PAS)은 박막 트랜지스터(T) 상에 마련된다. 패시베이션층(PAS)은 박막 트랜지스터(T)를 보호하는 기능을 수행한다. 패시베이션층(PAS)은 제1 기판(110) 상의 표시영역(DA)에 마련된다. 제1 기판(110)의 비 표시영역(NDA)에는 패시베이션층(PAS)이 마련되지 않는다. 패시베이션층(PAS)은 무기절연물질 SiO2(silicon dioxide), SiNx(silicon nitride), SiON(silicon oxynitride) 또는 이들의 다중층으로 이루어 질 수 있으나, 이에 한정되지 않는다.
평탄화층(120)은 박막 트랜지스터층 상에 마련되며, 보다 구체적으로, 박막 트랜지스터층과 유기발광소자층(OLED) 사이에 배치된다. 평탄화층(120)은 박막 트랜지스터층 상부를 평탄하게 해주는 기능을 수행한다. 평탄화층(120)은 유기절연물질 예를 들어, 아크릴계 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin)등으로 이루어질 수 있으나, 이에 한정되지 않는다. 패시베이션층(PAS)과 평탄화층(120)에는 박막 트랜지스터(T)의 드레인 전극(DE)을 노출시키는 제3 콘택홀(CNT3)이 구비되어 있다. 제3 콘택홀(CNT3)을 통하여 드레인 전극(DE)과 제1 전극(130)이 전기적으로 연결된다.
유기발광소자층(OLED)은 박막 트랜지스터층 상에 마련된다. 유기발광소자층(OLED)은 제1 전극(130), 유기 발광층(EL), 및 제2 전극(CAT)을 포함한다.
제1 전극(130)은 패시베이션층(PAS)과 평탄화층(120)에 마련된 제3 콘택홀(CNT3)을 통해 박막 트랜지스터(T)의 드레인 전극(DE)에 접속된다. 서로 인접한 제1 전극(130)들 사이에는 뱅크(140)가 마련되어, 제1 전극(130)을 구획한다. 뱅크(140)는 서로 인접한 제1 전극(130)들을 전기적으로 절연할 수 있다. 뱅크(140)는 유기절연물질 예를 들어, 폴리이미드계 수지(polyimides resin), 아크릴계 수지(acryl resin), 벤조사이클로뷰텐(BCB) 등으로 이루어질 수 있으나, 이에 한정되지 않는다.
유기 발광층(EL)은 제1 전극(130)상에 마련된다. 유기 발광층(EL)은 정공 수송층(hole transporting layer), 발광층(organic light emitting layer), 전자 수송층(electron transporting layer)을 포함할 수 있다. 나아가, 유기 발광층(EL)에는 발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 적어도 하나 이상의 기능층이 더 포함될 수도 있다.
제2 전극(CAT)은 유기 발광층(EL)과 뱅크(140) 상에 마련된다. 제1 전극(130)과 제2 전극(CAT)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동되며, 발광층에서 서로 결합하여 발광하게 된다.
제1 무기막(150)은 제2 전극(CAT) 상에 마련된다. 제1 무기막(150)은 표시영역(DA)에 배치된 박막 트랜지스터(T), 패시베이션층(PAS), 평탄화층(120), 제1 전극(130), 유기 발광층(EL), 뱅크(140), 제2 전극(CAT)을 밀봉한다. 제1 무기막(150)은 무기절연물질 예를 들어, SiO2(silicon dioxide), SiNx(silicon nitride), SiON(silicon oxynitride) 또는 이들의 다중층으로 이루어 질 수 있으나, 이에 한정되지 않는다.
유기 봉지막(160)은 유기발광소자층(OLED) 및 표시영역(DA)에 배치된 제1 무기막(150) 상에 마련된다. 유기 봉지막(160)은 제2 전극(CAT) 상부를 평탄화한다. 또한, 유기 봉지막(160)은 표시패널(100)을 구부리거나 휘는 경우, 응력(stress)에 의하여 제1 봉지층(160)에 균열(crack)이 발생되는 것을 방지할 수 있다. 유기 봉지막(160)은 유기절연물질 예를 들어, 아크릴계 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin)등으로 이루어질 수 있으나, 이에 한정되지 않는다.
제2 무기막(170)은 제1 및 제2 봉지층(150, 160) 상에 마련된다. 제2 무기막(170)은 제1 및 제2 봉지층(150, 160)을 밀봉한다. 제2 무기막(170)은 유기 봉지막(160)을 밀봉하기 때문에, 투습에 취약한 유기 봉지막(160)으로 수분이 침투되는 것이 방지될 수 있다. 제2 무기막(170)은 제1 무기막(150)과 동일한 물질로 이루어질 수 있으나, 이에 한정되지 않는다.
비 표시영역(NDA)은 표시영역(DA)의 외곽에 마련된다. 비 표시영역(NDA)은 표시영역(DA)으로 신호를 인가하기 위한 각종 패드 전극과 구동부가 형성되며, 이러한 비 표시영역(NA)의 구성은 당업계에 공지된 다양한 형태로 변경될 수 있다. 이와 같은, 본 발명의 제1 예에 따른 플렉서블 표시장치의 비 표시영역(NDA)은 제1 기판(110) 상에 배치되는 에지 평탄화막(EFF), 제1 무기막(150), 및 제2 무기막(170)을 포함한다.
에지 평탄화막(EFF)은 제1 기판(110) 상의 비 표시영역(NDA)에 마련된다. 에지 평탄화막(EFF)의 높이는 표시영역(DA)의 박막 트랜지스터(T)를 포함하는 박막 트랜지스터층, 유기발광소자층(OLED), 및 유기 봉지막(160)의 높이와 평탄화된다. 에지 평탄화막(EFF)은 제1 유기막(125) 및 무기 봉지막(135)을 포함한다.
제1 유기막(125)은 제1 기판(110) 상의 비 표시영역(NDA)에 마련된다. 제1 유기막(125)은 제1 기판(110)으로부터 일정한 높이를 갖도록 마련되어, 제1 기판(110)의 표시영역(DA)과 비 표시영역(NDA)을 평탄하게 해주는 기능을 수행한다. 제1 유기막(125)은 평탄화층(120)과 동일한 물질로 동일한 공정을 통해서 이루어질 수 있으나, 이에 한정되지 않는다.
무기 봉지막(135)은 제1 유기막(125)과 상에 마련되며, 보다 구체적으로, 제1 유기막(125)를 둘러싸도록 마련된다. 무기 봉지막(135)은 제1 유기막(125)를 밀봉하기 때문에, 투습에 취약한 제1 유기막(125)로 수분이 침투되는 것이 방지될 수 있다. 무기 봉지막(135)은 제1 전극(130)과 동일한 물질로 동일한 공정을 통해 이루어질 수 있으나, 이에 한정되지 않는다.
본 발명의 제1 예에 따른 플렉서블 표시장치는 에지 평탄화막(EFF)을 비 표시영역(NDA)에 배치함으로써, 제1 기판(110)의 표시영역(DA)과 비 표시영역(NDA)의 두께 차이를 감소시킨다. 에지 평탄화막(EFF)에 의해서 표시영역(DA)과 비 표시영역(NDA)의 두께 차이가 감소한 제1 기판(110) 상에는 제2 기판(190)과 제1 기판(110)을 합착시키는 레진층(180)을 얇게 배치할 수 있다. 따라서, 본 발명의 제1 예에 따른 플렉서블 표시장치는 레진층(180)을 얇게 배치하여 제1 기판(110)과 제2 기판(190) 사이의 셀 갭을 낮게 구성하고, 이에 따라, 화소의 시야각 확보가 가능하여 고해상도의 플렉서블 표시장치를 구현할 수 있다. 또한, 본 발명의 제1 예에 따른 플렉서블 표시장치는 평탄화된 제1 기판(110)과 제2 기판(190) 사이에 레진층(180)을 얇으면서도 고르게 분포시켜, 합착되지 않는 비 합착영역의 발생을 방지한다. 따라서, 본 발명의 제1 예에 따른 플렉서블 표시장치는 비 합착영역으로 인해 후 공정 진행 시 발생할 수 있는 배선의 균열(crack) 및 필링(peeling)을 방지 할 수 있으며, 이에 따라, 플렉서블 표시장치의 신뢰성이 저하되는 것을 방지할 수 있다.
제1 무기막(150)은 표시영역(DA)에서 연장되어 비 표시영역(NDA)에 배치된 제1 유기막(125) 및 무기 봉지막(135)을 밀봉한다. 제1 무기막(150)은 표시영역(DA)에서 유기발광소자층(OLED)과 유기 봉지막(160)사이에서 연장되어, 비 표시영역(NDA)의 에지 평탄화막(EFF)을 덮는다.
제2 무기막(170)은 표시영역(DA)에서 연장되어 비 표시영역(NDA)에 배치된 제1 유기막(125), 무기 봉지막(135), 및 제1 무기막(150)을 밀봉한다. 제2 무기막(170)은 표시영역(DA)에서 유기 봉지막(160)과 비 표시영역(NDA)에서 제1 무기막(150)을 덮는다. 제2 무기막(170)은 제1 무기막(150)과 동일한 물질로 이루어질 수 있으나, 이에 한정되지 않는다. 다만, 제1 및 제2 무기막(150, 170)이 동일한 물질로 이루어지는 경우, 제1 및 제3 무기막(150, 170) 사이의 계면 접착력이 향상될 수 있다. 이에 따라, 제1 및 제3 무기막(150, 170)이 동일한 물질로 이루어지는 경우, 제1 및 제3 무기막(150, 170)이 서로 다른 물질로 이루어질 때보다 외부로부터 표시패널(100) 내부로 수분이 침투하는 것을 더욱 효과적으로 방지할 수 있다. 제2 무기막(170) 상에는 무기막 또는 유기막이 추가로 배치될 수 있다.
레진층(180)은 봉지층 상에 전체적으로 마련된다. 레진층(180)은 제1 기판(110)과 제2 기판(190) 사이에 배치되어 광 손실을 방지하고, 제1 기판(110)과 제2 기판(190) 간의 접착력을 증가시킨다. 본 발명의 제1 예에 따른 플렉서블 표시장치는 제1 유기막(125)에 의해서 제1 기판(110)의 표시영역(DA)과 비 표시영역(NDA)이 평탄화되어 있기 때문에 레진층(180)을 얇게 배치하여 제1 기판(110)과 제2 기판(190) 사이의 셀 갭을 낮게 구성하고, 이에 따라, 화소의 시야각 확보가 가능하여 고해상도의 플렉서블 표시장치를 구현할 수 있다. 또한, 본 발명의 제1 예에 따른 플렉서블 표시장치는 평탄화된 제1 기판(110)과 제2 기판(190) 사이에 레진층(180)을 얇으면서도 고르게 분포시켜, 합착되지 않는 비 합착영역의 발생을 방지한다.
제2 기판(190)은 컬러필터(191) 및 터치 어레이부(195)를 포함한다.
컬러필터(191)는 각각의 화소 영역에 대응되도록 제2 기판(190) 상에 마련된다. 컬러 필터(260)는 각 화소 영역에 대응되는 적색, 녹색, 및 청색의 컬러 필터로 이루어질 수 있으며, 상기 적색, 녹색, 및 청색의 컬러 필터 사이에 색의 혼합을 방지하는 차광층(193)이 포함될 수 있다.
터치 어레이부(195)는 컬러필터(191) 상에 패턴 형성될 수 있다. 터치 어레이부(195)는 서로 교차하는 형상의 투명 채널 전극(미도시)과 상기 투명 채널 전극에 각각 신호를 전달하는 터치 패드(미도시)를 포함하며, 터치 패드는 패드 전극(미도시)과 접속될 수 있다.
이와 같은, 본 발명의 제1 예에 따른 플렉서블 표시장치는 에지 평탄화막(EFF)을 비 표시영역(NDA)에 배치함으로써, 제1 기판(110)의 표시영역(DA)과 비 표시영역(NDA)의 두께 차이를 감소시킨다. 또한, 본 발명의 제1 예에 따른 플렉서블 표시장치는 레진층(180)을 얇게 배치하여 제1 기판(110)과 제2 기판(190) 사이의 셀 갭을 낮게 구성하고, 이에 따라, 화소의 시야각 확보가 가능하여 고해상도의 플렉서블 표시장치를 구현할 수 있다. 또한, 본 발명의 제1 예에 따른 플렉서블 표시장치는 평탄화된 제1 기판(110)과 제2 기판(190) 사이에 레진층(180)을 얇으면서도 고르게 분포시켜, 합착되지 않는 비 합착영역의 발생을 방지한다. 따라서, 본 발명의 제1 예에 따른 플렉서블 표시장치는 비 합착영역으로 인해 후 공정 진행 시 발생할 수 있는 배선의 균열(crack) 및 필링(peeling)을 방지 할 수 있으며, 이에 따라, 플렉서블 표시장치의 신뢰성이 저하되는 것을 방지할 수 있다.
도 4는 본 발명의 제2 예에 따른 플렉서블 표시장치의 단면도로서, 도 2에 도시된 I-I'의 단면을 개략적으로 나타내는 도면이다. 이는 도 3에 도시된 제1 예에 따른 플렉서블 표시장치의 비 표시영역에서 제1 유기막 및 무기 봉지막을 변경하고 제2 유기막을 추가한 것이다. 이에 따라, 이하의 설명에서는 제1 유기막, 무기 봉지막, 및 제2 유기막에 대해서만 설명하기로 하고, 동일한 구성에 대한 중복 설명은 생략하기로 한다.
도 4를 참조하면, 본 발명의 제2 예에 따른 플렉서블 표시장치는 제1 기판(110)의 비 표시영역(NDA)에 제1 유기막(125), 무기 봉지막(135), 제2 유기막(145), 제1 무기막(150), 및 제2 무기막(170)을 포함한다.
제1 유기막(125)은 제1 기판(110) 상의 비 표시영역(NDA)에 마련된다. 제1 유기막(125)은 제1 기판(110)으로부터 일정한 높이를 갖도록 배치된다. 제1 유기막(125)은 복수개로 이루어지며, 소정의 간격으로 이격되어 배치된다. 도면에는 제1 유기막(125)이 직사각형의 형태로 도시되어 있지만, 이에 한정되지 않는다. 또한, 제1 유기막(125)은 평탄화층(120)과 동일한 물질로 동일한 공정을 통해서 이루어질 수 있으나, 이에 한정되지 않는다.
이러한, 본 발명의 제2 예에 따른 제1 유기막(125)은 제1 예에 따른 제1 유기막(125)와는 다르게 복수개의 제1 유기막(125)들이 각각 분리되어 마련됨으로써, 하나의 제1 유기막(125)에 수분이 침투하더라도, 다른 제1 유기막(125)들에는 영향을 미치지 않는다. 따라서, 본 발명의 제2 예에 따른 플렉서블 표시장치는 제1 유기막(125)을 복수개로 배치함으로써, 외부로부터 표시패널(100) 내부로 수분이 침투하는 것을 더욱 효과적으로 방지할 수 있다.
무기 봉지막(135)은 제1 유기막(125)과 제2 유기막(145) 사이에 마련되며, 보다 구체적으로, 복수의 제1 유기막(125)들을 둘러싸도록 마련된다. 무기 봉지막(135)은 제1 유기막(125)을 밀봉하기 때문에, 투습에 취약한 제1 유기막(125)로 수분이 침투되는 것이 방지될 수 있다. 또한, 본 발명의 제2 예에 따른 무기 봉지막(135)은 각각 분리되어 마련된 제1 유기막(125) 각각을 둘러싸도록 마련됨으로써, 하나의 제1 유기막(125)에 수분이 침투하더라도, 나머지 제1 유기막(125)들에는 영향을 미치지 않도록 방지할 수 있다. 무기 봉지막(135)은 제1 전극(130)과 동일한 물질로 동일한 공정을 통해 이루어질 수 있으나, 이에 한정되지 않는다.
제2 유기막(145)은 제1 유기막(125) 사이의 공간을 채우도록 제1 유기막(125) 사이에 마련된다. 제2 유기막(145)은 제1 유기막(125)의 높이보다 낮게 마련되어, 투습 경로가 형성되는 것을 방지한다. 제2 유기막(145)은 복수의 제1 유기막(125) 사이에 배치되어, 제1 기판(110) 상의 비 표시영역(NDA)을 평탄화 한다. 제2 유기막(145)은 뱅크(140)와 동일한 물질로 동일한 공정을 통해 이루어질 수 있으나, 이에 한정되지 않는다.
이와 같은, 본 발명의 제2 예에 따른 플렉서블 표시장치는 에지 평탄화막(EFF)을 비 표시영역(NDA)에 배치함으로써, 제1 기판(110)의 표시영역(DA)과 비 표시영역(NDA)의 두께 차이를 감소시킨다. 또한, 본 발명의 제2 예에 따른 플렉서블 표시장치는 레진층(180)을 얇게 배치하여 제1 기판(110)과 제2 기판(190) 사이의 셀 갭을 낮게 구성하고, 이에 따라, 화소의 시야각 확보가 가능하여 고해상도의 플렉서블 표시장치를 구현할 수 있다. 또한, 본 발명의 제2 예에 따른 플렉서블 표시장치는 평탄화된 제1 기판(110)과 제2 기판(190) 사이에 레진층(180)을 얇으면서도 고르게 분포시켜, 합착되지 않는 비 합착영역의 발생을 방지한다. 따라서, 본 발명의 제2 예에 따른 플렉서블 표시장치는 비 합착영역으로 인해 후 공정 진행 시 발생할 수 있는 배선의 균열(crack) 및 필링(peeling)을 방지 할 수 있으며, 이에 따라, 플렉서블 표시장치의 신뢰성이 저하되는 것을 방지할 수 있다.
또한, 본 발명의 제2 예에 따른 플렉서블 표시장치는 제1 유기막(125)를 복수개로 배치함으로써, 외부로부터 표시패널(100) 내부로 수분이 침투하는 것을 더욱 효과적으로 방지할 수 있다.
도 5a 내지 도 5g는 본 발명의 일 예에 따른 플렉서블 표시장치의 제조방법을 설명하기 위한 I-I선에의한 단면도들이다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 각각의 구성의 재료 및 구조 등에 있어서 반복되는 부분에 대한 중복 설명은 생략된다.
첫 번째로, 도 5a에 도시된 바와 같이, 제1 기판(110)의 표시영역(DA)에 박막 트랜지스터(T)를 형성하고, 박막 트랜지스터(T) 상에 패시베이션층(PAS)을 형성하고, 패시베이션층(PAS) 상에 평탄화층(120)을 형성한다. 제1 기판(110)의 비 표시영역(NDA)에는 제1 유기막(125)를 형성한다. 평탄화층(120)과 제1 유기막(125)은 동일한 물질로 동일한 공정을 통해서 형성될 수 있으나, 이에 한정되지 않는다.
박막 트랜지스터(T)를 형성하는 공정은 제1 기판(110) 상에 액티브층(ACT)을 형성하고, 액티브층(ACT) 상에 게이트 절연막(GI)을 형성하고, 게이트 절연막(GI) 상에 게이트 전극(GE)을 형성하고, 게이트 전극(GE) 상에 층간 절연막(ILD)을 형성하고, 층간 절연막(ILD) 및 게이트 절연막(GI)에 제1 및 제2 콘택홀(CNT1, CNT2)을 형성하여, 층간 절연막(ILD) 상에 소스 및 드레인 전극(SE, DE)이 제1 및 제2 콘택홀(CNT1, CNT2)을 통해서 액티브층(ACT)과 연결되도록 형성하는 공정을 포함한다.
상기 박막 트랜지스터(T)의 형성 공정은 당업계에 공지된 다양한 방법을 이용할 수 있다.
두 번째로, 도 5b에 도시된 바와 같이, 평탄화층(120)과 제1 유기막(125)를 형성한 이후에는 박막 트랜지스터(T)의 드레인 전극(DE)이 노출되도록 패시베이션층(PAS)과 평탄화층(120)에 제3 콘택홀(CNT3)을 형성하는 공정을 수행하고, 제3 콘택홀(CNT3)을 통해서 드레인 전극(DE)과 전기적으로 연결되도록 제1 전극(130)을 형성한다. 제1 전극(130)은 평탄화층(120) 상에만 형성된다. 비 표시영역(NDA)에는 제1 유기막(125)를 둘러싸도록 무기 봉지막(135)을 형성한다. 제1 전극(130)과 무기 봉지막(135)은 동일한 물질로 동일한 공정을 통해서 형성될 수 있으나, 이에 한정되지 않는다. 제1 전극(130) 및 무기 봉지막(135)은 스퍼터층(Sputtering)과 같은 증착 공정을 통해 형성될 수 있다.
세 번째로, 도 5c에 도시된 바와 같이, 제1 전극(130)과 무기 봉지층(135)을 형성한 이후에는, 평탄화층(120) 상에 뱅크(140)를 형성한다. 뱅크(140)는 제1 전극(130)과 중첩되도록 형성될 수도 있다. 비 표시영역(NDA)에는 제1 유기막(125) 사이에 제2 유기막(145)을 형성한다. 제2 유기막(145)은 제1 유기막(125) 보다 낮은 높이로 형성된다. 뱅크(140)와 제2 유기막(145)은 동일한 물질로 동일한 공정을 통해서 형성될 수 있으나, 이에 한정되지 않는다. 뱅크(140) 및 제2 유기막(145)은 스핀 코팅(spin coating) 방식 또는 슬릿 코팅(slit coating) 방식으로 제1 전극(130)상에 유기물질을 도포한 후 포토 공정을 노광하여 형성될 수 있다.
네 번째로, 도 5d에 도시된 바와 같이, 제1 전극(130) 상에 유기 발광층(EL), 제2 전극(CAT), 및 제1 무기막(150)을 형성한다. 유기 발광층(EL)은 증착 공정 또는 용액 공정으로 형성될 수 있다. 유기 발광층(EL)이 증착 공정으로 형성되는 경우, 증발법(Evaporation)을 이용하여 형성될 수 있다. 제1 무기막(150)은 표시패널(100)에 전체적으로 형성한다.
다섯 번째로, 도 5e에 도시된 바와 같이, 비 표시영역(NDA)의 제1 무기막(150) 상에 유기 봉지막(160)을 형성한다. 유기 봉지막(160)은 표시영역(DA)의 높이와 최대한 동일하게 형성된다.
여섯 번째로, 도 5f에 도시된 바와 같이, 제2 무기막(170)을 표시패널(100)에 전체적으로 형성한다.
일곱 번째로, 도 5g에 도시된 바와 같이, 컬러필터(191) 및 터치 어레이부(195)가 형성된 제2 기판(190)과 제1 기판(110) 사이에 레진층(180)을 형성하여, 제1 기판(110) 및 제2 기판(190)을 합착한다.
이와 같은, 본 발명의 일 예에 따른 플렉서블 표시장치는 에지 평탄화막(EFF)을 비 표시영역(NDA)에 배치함으로써, 제1 기판(110)의 표시영역(DA)과 비 표시영역(NDA)의 두께 차이를 감소시킨다. 또한, 본 발명의 일 예에 따른 플렉서블 표시장치는 레진층(180)을 얇게 배치하여 제1 기판(110)과 제2 기판(190) 사이의 셀 갭을 낮게 구성하고, 이에 따라, 화소의 시야각 확보가 가능하여 고해상도의 플렉서블 표시장치를 구현할 수 있다. 또한, 본 발명의 일 예에 따른 플렉서블 표시장치는 평탄화된 제1 기판(110)과 제2 기판(190) 사이에 레진층(180)을 얇으면서도 고르게 분포시켜, 합착되지 않는 비 합착영역의 발생을 방지한다. 따라서, 본 발명의 일 예에 따른 플렉서블 표시장치는 비 합착영역으로 인해 후 공정 진행 시 발생할 수 있는 배선의 균열(crack) 및 필링(peeling)을 방지 할 수 있으며, 이에 따라, 플렉서블 표시장치의 신뢰성이 저하되는 것을 방지할 수 있다.
또한, 본 발명의 일 예에 따른 플렉서블 표시장치는 제1 유기막(125)를 복수개로 배치함으로써, 외부로부터 표시패널(100) 내부로 수분이 침투하는 것을 더욱 효과적으로 방지할 수 있다.
또한, 본 발명의 일 예에 따른 플렉서블 표시장치의 제조방법은 공정을 추가하지 않고, 기존 공정으로 제1 기판(110)의 표시영역(DA)과 비 표시영역(NDA)을 평탄화할 수 있다.
한편, 본 발명의 일 예에 따른 플렉서블 표시장치의 제조방법은 제1 유기막(125)의 개수를 변경하여 적용할 경우, 본 발명의 제1 및 제2 예에 따른 플렉서블 표시장치에 모두 적용할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 제1 기판 120: 평탄화층
125: 제1 유기막 130: 제1 전극
135: 무기 봉지막 140: 뱅크
145: 제2 유기막 150: 제1 무기막
160: 유기 봉지막 170: 제2 무기막
180: 레진층 190: 제2 기판

Claims (13)

  1. 화소들이 배치된 표시영역과 상기 표시영역의 바깥쪽에 마련된 비 표시영역으로 구분된 표시패널을 구비하고,
    상기 표시패널은,
    제1 기판;
    상기 제1 기판 상에서 상기 표시영역에 마련되는 박막 트랜지스터를 포함하는 박막 트랜지스터층;
    상기 박막 트랜지스터층 상에 마련된 유기발광소자층;
    상기 유기발광소자층 상에 마련된 유기 봉지막; 및
    상기 제1 기판 상에서 상기 비 표시영역에 마련된 에지 평탄화막을 포함하며,
    상기 에지 평탄화막의 높이는 상기 표시영역의 상기 박막 트랜지스터층, 상기 유기발광소자층, 및 상기 유기 봉지막의 높이와 평탄화된 플렉서블 표시장치.
  2. 제 1 항에 있어서,
    상기 에지 평탄화막은,
    상기 제1 기판 상에 소정의 간격으로 이격되어 배치된 제1 유기막; 및
    상기 제1 유기막 사이의 공간을 채우도록 상기 제1 유기막 사이에 배치된 제2 유기막을 포함하는 플렉서블 표시장치.
  3. 제 2 항에 있어서,
    상기 표시패널은 상기 박막 트랜지스터층의 상부를 평탄화하기 위해 상기 박막 트랜지스터층과 상기 유기발광소자층 사이에 배치된 평탄화층을 더 포함하고,
    상기 제1 유기막은 상기 평탄화층과 동일한 물질로 이루어진 플렉서블 표시장치.
  4. 제 3 항에 있어서,
    상기 에지 평탄화막은,
    상기 제1 유기막과 상기 제2 유기막 사이에 배치된 무기 봉지막을 더 포함하는 플렉서블 표시장치.
  5. 제 4 항에 있어서,
    상기 유기발광소자층은,
    상기 박막 트랜지스터의 소스 전극 또는 드레인 전극과 연결되는 제1 전극;
    상기 제1 전극 상에 배치된 유기 발광층; 및
    상기 유기 발광층 상에 배치된 제2 전극을 포함하고,
    상기 무기 봉지막과 상기 제1 전극은 동일한 물질로 이루어진 플렉서블 표시장치.
  6. 제 5 항에 있어서,
    상기 평탄화층 상에 배치되어 상기 제1 전극을 구획하는 뱅크를 더 포함하고,
    상기 제2 유기막은 상기 뱅크와 동일한 물질로 이루어진 플렉서블 표시장치.
  7. 제 6 항에 있어서,
    상기 제2 유기막의 높이는 상기 제1 유기막의 높이보다 낮은 플렉서블 표시장치.
  8. 제 1 항에 있어서,
    상기 유기발광소자층과 상기 유기 봉지막 사이에 배치되며, 상기 에지 평탄화막을 덮는 제1 무기막; 및
    상기 표시영역에서 상기 유기 봉지막과 상기 비 표시영역에서 상기 제1 무기막을 덮는 제2 무기막을 더 포함하는 플렉서블 표시장치.
  9. 화소들이 배치된 표시영역과 상기 표시영역의 바깥쪽에 마련된 비 표시영역으로 구분된 표시패널을 형성하는 단계를 포함하고,
    상기 표시패널을 형성하는 단계는,
    상기 제1 기판을 형성하는 단계;
    상기 제1 기판 상에서 상기 표시영역에 마련되는 박막 트랜지스터를 포함하는 박막 트랜지스터층을 형성하는 단계;
    상기 박막 트랜지스터층 상에 마련되며 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 유기발광소자층을 형성하는 단계;
    상기 유기발광소자층 상에 마련된 유기 봉지막을 형성하는 단계; 및
    상기 제1 기판 상에서 상기 비 표시영역에 마련된 에지 평탄화막을 형성하는 단계를 포함하며,
    상기 에지 평탄화막의 높이는 상기 표시영역의 상기 박막 트랜지스터층, 상기 유기발광소자층, 및 상기 유기 봉지막의 높이와 평탄화된 플렉서블 표시장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 에지 평탄화막을 형성하는 단계는,
    상기 제1 기판 상에 소정의 간격으로 이격되어 배치된 제1 유기막을 형성하는 단계; 및
    상기 제1 유기막 사이의 공간을 채우도록 상기 제1 유기막 상에 배치된 제2 유기막을 형성하는 단계를 포함하고, 상기 제2 유기막의 높이는 상기 제1 유기막의 높이보다 낮은 플렉서블 표시장치의 제조방법.
  11. 제 10 항에 있어서,
    상기 박막 트랜지스터층을 형성한 후에 상기 박막 트랜지스터층 상부를 평탄화하는 평탄화층을 형성하는 단계를 더 포함하고,
    상기 제1 유기막은 상기 평탄화층과 동일한 공정으로 형성되는 플렉서블 표시장치의 제조방법.
  12. 제 10 항에 있어서,
    상기 에지 평탄화막을 형성하는 단계는,
    상기 제1 유기막과 상기 제2 유기막 사이에 무기 봉지막을 형성하는 단계를 포함하고,
    상기 무기 봉지막은 상기 제1 전극과 동일한 공정으로 형성되는 플렉서블 표시장치의 제조방법.
  13. 제 11 항에 있어서,
    상기 제1 전극을 형성한 후에 상기 평탄화층 상에 상기 제1 전극을 구획하는 뱅크를 형성하는 단계를 더 포함하고,
    상기 제2 유기막은 상기 뱅크와 동일한 공정으로 형성되는 플렉서블 표시장치의 제조방법.
KR1020160058654A 2016-05-13 2016-05-13 플렉서블 표시장치 및 이의 제조 방법 KR102583815B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160058654A KR102583815B1 (ko) 2016-05-13 2016-05-13 플렉서블 표시장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160058654A KR102583815B1 (ko) 2016-05-13 2016-05-13 플렉서블 표시장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170127874A true KR20170127874A (ko) 2017-11-22
KR102583815B1 KR102583815B1 (ko) 2023-09-27

Family

ID=60810167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160058654A KR102583815B1 (ko) 2016-05-13 2016-05-13 플렉서블 표시장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102583815B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598277A (zh) * 2018-04-20 2018-09-28 京东方科技集团股份有限公司 显示面板及其制造方法和显示装置
KR20190067968A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
CN112106444A (zh) * 2018-05-23 2020-12-18 夏普株式会社 显示装置及其制造方法
CN113544873A (zh) * 2019-03-06 2021-10-22 夏普株式会社 显示装置及显示装置的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150145417A (ko) * 2014-06-19 2015-12-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150145417A (ko) * 2014-06-19 2015-12-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067968A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
CN109950277A (zh) * 2017-12-08 2019-06-28 乐金显示有限公司 有机发光显示装置及其制造方法
US10804348B2 (en) 2017-12-08 2020-10-13 Lg Display Co., Ltd. Organic light emitting display apparatus with at least one hole under encapsulation layer and method of manufacturing the same
CN108598277A (zh) * 2018-04-20 2018-09-28 京东方科技集团股份有限公司 显示面板及其制造方法和显示装置
CN112106444A (zh) * 2018-05-23 2020-12-18 夏普株式会社 显示装置及其制造方法
CN113544873A (zh) * 2019-03-06 2021-10-22 夏普株式会社 显示装置及显示装置的制造方法

Also Published As

Publication number Publication date
KR102583815B1 (ko) 2023-09-27

Similar Documents

Publication Publication Date Title
CN107437553B (zh) 柔性显示装置
US10193102B2 (en) Display device
CN108039418B (zh) 显示装置及其制造方法
WO2018198262A1 (ja) フレキシブル表示装置
US11641756B2 (en) Display device with enhanced damage resistance and method for manufacturing the same
KR102554963B1 (ko) 유기 발광 표시 장치
KR20170080136A (ko) 유기발광 표시장치
KR102620576B1 (ko) 유기발광 표시장치 및 그의 제조방법
KR20180073194A (ko) 표시장치
KR102481863B1 (ko) 표시 장치
KR20180077758A (ko) 유기 발광 표시 장치
KR102555648B1 (ko) 표시장치
KR102572763B1 (ko) 투명표시장치와 그의 제조방법
KR102499570B1 (ko) 유기발광 표시장치 및 그의 제조방법
KR20180078672A (ko) 표시장치와 그의 제조방법
KR20190073695A (ko) 유기 발광 표시 장치 및 그의 제조방법
KR20170020626A (ko) 플렉서블 표시장치
KR102583815B1 (ko) 플렉서블 표시장치 및 이의 제조 방법
KR102542873B1 (ko) 표시장치
KR20180074139A (ko) 표시장치와 그의 제조방법
KR20180063627A (ko) 유기 발광 표시 장치
KR20170080155A (ko) 플렉서블 표시장치 및 그의 제조방법
KR20170080298A (ko) 표시장치
KR20170071974A (ko) 플렉서블 표시장치
US10644094B2 (en) Display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)