KR20170121603A - 전극 조립체 제조 방법 - Google Patents

Abstract

본 발명은 전극 조립체를 오목한 형상으로 커팅하기 위한 전극 조립체 제조 방법에 관한 것이다.
또한, 본 발명은 전극과 분리막이 결집되어 형성되는 전극적층체를 제조하는 전극적층체 제조 단계, 상기 전극적층체에서 상기 전극이 만입된 부분인 리세스부에 위치되는 리세스부 분리막을 실링하는 리세스 실링 단계 및 상기 리세스 실링 단계에서 실링된 상기 리세스부 분리막을 커팅하는 리세스 커팅 단계를 포함하는 것을 특징으로 한다.

Description

전극 조립체 제조 방법{MANUFACTURING METHOD FOR ELECTRODE ASSEMBLY}

본 발명은 전극 조립체 제조 방법에 관한 것으로서, 보다 자세하게는 전극 조립체를 오목한 형상으로 커팅하기 위한 전극 조립체 제조 방법에 관한 것이다.

이차전지의 전극조립체는 전극 조립체를 개재한 상태로 둥글게 권취한 젤리-롤형(jelly-roll type)과 일정한 단위 크기의 집전체 호일 양면에 전극 활물질을 도포한 다수의 양극과 음극을 분리막을 개재한 생태로 순차적으로 적층한 스택형(stack-type)으로 구분된다.

젤리-롤형 전극조립체는, 집전체로 사용되는 금속 호일에 전극 활물질 등을 코팅하고 건조 및 프레싱한 후, 요구하는 폭과 길이의 밴드 형태로 재단하고 분리막을 사용하여 음극과 양극을 격막한 후 나선형으로 감아 제조된다.

이러한 젤리-롤형 전극조립체는 원통형 전지에는 바람직하게 사용될 수 있지만, 각형 또는 파우치형 전지에 적용함에 있어서는, 국부적으로 응력이 집중되어 전극 활물질이 박리되거나 충방전 과정에서 반복되는 수축 및 팽창 현상에 의해 전지의 변형을 유발하는 문제점이 있다.

반면 스택형 전극조립체는 다수의 양극 및 음극 단위 셀들을 순차적으로 적층한 구조로서, 각형의 형태를 얻기가 용이한 장점이 있지만, 제조과정이 번잡하고 충격이 가해졌을 때 전극이 밀려서 단락이 유발되는 단점이 있다.

이러한 문제점을 해결하기 위하여 상기 젤리-롤형과 스택형의 혼합 형태인 진일보한 구조의 전극조립체로서, 일정한 단위 크기의 양극/분리막/음극 구조의 풀셀(full cell) 또는 양극(음극)/분리막/음극(양극)/분리막/양극(음극) 구조의 바이셀(bicell)을 긴 길이의 연속적인 분리필름을 이용하여 폴딩한 구조의 스택 앤 폴딩형 전극 조립체가 개발되었고, 이는 한국 특허출원공개 제2001-82058호, 제2001-82059호, 제2001-82060호 등에 개시되어 있다.

그리고 다양한 형상의 장치에 이차전지를 적용하기 위해 이차전지에 사용되는 전극조립체를 요구되는 형상에 맞게 모양을 형성한다.

전극조립체를 다양한 형상으로 하기 위한 방법으로 먼저 전극을 노칭하여 원하는 모양으로 형성할 수 있다. 이러한 노칭 공정에서 전극을 요구되는 형상에 맞게 커팅하고 나서, 분리막을 전극 형상에 맞게 커팅한다.

분리막 커팅 공정에서, 폴딩 분리막을 직선 및 볼록한 형상으로 커팅 시에는 날카롭게 커팅이 되지만, 전극이 만입된 부분에 대응하도록 분리막을 오목한(recess) 형상으로 커팅할 경우 코너부(만입된 부분)에서 분리막은 텐션으로 인하여 커팅 금형의 상하부가 맞닿기 전에 분리막이 터져 버(burr)가 발생하는 문제점이 있다.

스택 앤 폴딩형 전극 조립체에서 전극이 없는 부분(전극이 만입된 부분)의 분리막을 텐션을 가지고 여러 층으로 서로 간격을 두고 배치되어 있으므로, 이러한 분리막 복수 층을 커팅하는 과정에서 커팅 금형의 상하부가 맞닿기 전에 분리막이 뜯어지거나 터지는 현상이 발생하는 것이다.

버가 많은 경우 파우치에 전극조립체를 넣고 실링하는 과정에서 버가 간섭되어 절연 불량이 발생하는 문제점이 있다.

따라서 본 발명은 위와 같은 문제점에 의해 안출된 것으로서, 본 발명의 과제는 버를 최소화하면서 분리막을 오목한 형상으로 커팅할 수 있는 전극 조립체를 제공하는 것이다.

본 발명에 따른 전극 조립체 제조 방법은 전극과 분리막이 결집되어 형성되는 전극적층체를 제조하는 전극적층체 제조 단계, 상기 전극적층체에서 상기 전극이 만입된 부분인 리세스부에 위치되는 리세스부 분리막을 실링하는 리세스 실링 단계 및 상기 리세스 실링 단계에서 실링된 상기 리세스부 분리막을 커팅하는 리세스 커팅 단계를 포함하는 것을 특징으로 한다.

상기 전극적층체 제조 단계는 적어도 하나의 양극, 분리막, 음극을 적층하는 적층단계, 상기 양극, 분리막, 음극이 적층되게 접착하여 전극적층체를 형성하는 라미네이션 단계, 상기 전극적층체를 분리막을 이용하여 권취하는 권취단계 및 권취된 상기 전극적층체를 마감 실링하는 실링단계를 포함할 수 있다.

상기 리세스 커팅 단계는 상기 전극적층체의 상기 리세스부 분리막을 복수 회 커팅하는 것을 특징으로 한다.

상기 실링단계 이후에 상기 전극적층체를 정렬하는 정렬 단계를 더 포함할 수 있다.

상기 리세스 실링단계는 상기 전극적층체의 리세스부 분리막을 열 압착에 의해 실링 할 수 있다.

상기 리세스 커팅단계는 상기 전극적층체의 리세스부 분리막을 3회 이상 커팅할 수 있다.

상기 리세스 커팅단계는 상기 전극적층체의 리세스부 분리막을 오목하게 커팅할 수 있다.

상기 전극적층체의 상기 리세스부는 각진 형상이고, 상기 리세스 커팅단계는 상기 리세스부 분리막을 상기 리세스부의 각진 형상에 대응하는 형상으로 커팅할 수 있다.

본 발명에 따르면, 분리막을 오목하게 커팅하면서 버의 생성을 최소화하는 효과가 있다.

본 발명에 따르면, 분리막을 오목하게 커팅하면서 버의 생성을 최소화함에 따라 전극조립체의 모양을 다양하게 제작할 수 있게 하는 효과가 있다.

본 발명에 따르면, 분리막 커팅부의 버 생성을 최소화함에 따라 절연 불량을 방지하는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 전극조립체 제조 방법을 도시한 흐름도이다.
도 2는 본 발명의 리세스 실링 단계에 따라 전극적층체의 리세스부 분리막을 실링 한 것을 도시한 평면도이다.
도 3은 본 발명의 리세스 커팅 단계에 따라 전극적층체의 리세스부 분리막을 커팅한 것을 도시한 평면도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전극 조립체 제조 방법에 대하여 상세히 설명하기로 한다.

본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과하고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물이 있을 수 있음을 이해하여야 한다.

도면에서 각 구성요소 또는 그 구성요소를 이루는 특정 부분의 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 따라서, 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그러한 설명은 생략하도록 한다.

도 1은 본 발명의 일 실시예에 따른 전극조립체 제조 방법을 도시한 흐름도이다.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전극 조립체 제조 방법은 전극적층체 제조단계(S1), 리세스 실링 단계(S2) 및 리세스 커팅 단계(S3)를 포함한다.

전극적층체 제조단계(S1)는 전극과 분리막이 적층되게 결집되어 형성되는 전극적층체를 제조하는 단계이다.

즉, 전극적층체 제조단계(S1)는 적어도 하나의 양극, 분리막, 음극을 적층하는 적층단계를 포함할 수 있다.

그리고 양극, 분리막, 음극이 적층되게 접착하여 전극적층체를 형성하는 라미네이션 단계를 포함할 수 있다.

그리고 전극적층체를 분리막을 이용하여 권취하는 권취단계를 포함할 수 있다.

그리고 권취된 전극적층체를 마감 실링하는 실링단계를 포함할 수 있다.

이렇게 마감 실링된 전극적층체는 후술할 리세스 실링 단계(S2)를 수행하기 위해 정위치에 정렬하여 후 작업을 수월하게 하는 정렬 단계를 더 포함할 수 있다.

전극적층체의 양극은 양극 활물질이 도포되고, 음극은 음극 활물질이 도포된다.

양극은 일반적으로 알루미늄 판일 수 있으며, 양극 활물질은 LiCoO₂, LiNiO₂, LiMnO₂, LiMnO₄와 같은 리튬 함유 전이금속 산화물 또는 리튬 칼코게나이드 화합물일 수 있다.

음극은 일반적으로 구리 판일 수 있으며, 음극 활물질은, 결정질 탄소, 비정질 탄소, 탄소 복합체, 탄소 섬유와 같은 탄소 재료, 리튬 금속 또는 리튬 합금 등일 수 있다.

분리막은 예를 들어, 폴리에틸렌(PE), 폴리스틸렌(PS), 폴리프로필렌(PP) 및 폴리에틸렌(PE)과 폴리프로필렌(PP)의 공중합체(co-polymer)로 이루어지는 군에서 선택되는 어느 하나의 기재에 폴리비닐리덴 플로우라이드-헥사플로로프로필렌 공중합체(PVDF-HFP co-polymer)를 코팅함으로써 제조될 수 있다.

그리고 본 발명의 전극적층체는 바이셀(bi-cell)을 포함하는 구조일 수 있다.

바이셀은 양극/분리막/음극/분리막/양극의 단위구조 및 음극/분리막/양극/분리막/음극의 단위 구조와 같이 전극적층체의 양측에 동일한 전극이 위치하는 셀을 의미한다.

그리고 전극적층체 양측의 전극이 동일한 구조라면 그것을 이루는 전극 및 분리막의 수가 특별히 제한되는 것은 아니다.

도 2는 본 발명의 리세스 실링 단계에 따라 전극적층체의 리세스부 분리막을 실링한 것을 도시한 평면도이다.

도 1 내지 도 2에 도시된 바와 같이, 리세스 실링 단계(S2)는 전극적층체(1)에서 전극(7)이 만입된 부분인 리세스부(3)에 위치되는 리세스부 분리막(5)을 실링하는 단계이다.

리세스 실링 단계(S2)에서 리세스 분리막(5)의 실링은 히트 프레스(heat press) 등을 사용하여 리세스부 분리막(5)을 열 압착에 의해 실링 할 수 있다.

즉, 전극을 권취하는 분리막 중에서 전극이 만입된 부분인 리세스부(3)에 권취되어 리세스부(3)를 커버하는 분리막(5)을 커팅하기 전에 열 압착에 의해 부분 실링하는 단계이다.

도 3은 본 발명의 리세스 커팅 단계에 따라 전극적층체의 리세스부 분리막을 커팅한 것을 도시한 평면도이다.

도 1 및 도 3에 도시된 바와 같이, 리세스 커팅 단계(S3)는 리세스 실링 단계(S2)에서 실링된 리세스부 분리막(5)을 커팅하는 단계이다.

즉, 리세스 커팅 단계(S3)는 전극(7)의 만입된 부분인 리세스부(3)의 모양에 대응되도록 리세스부(3)에 권취된 분리막(5)을 오목하게 커팅한다.

그리고 리세스부(3)의 분리막(5)을 커팅 할 때에는 한 번만 커팅할 경우 커팅부에 버(burr)가 발생할 수 있다.

따라서, 리세스부(3)의 커팅은 복수 회 커팅하여 커팅된 분리막에 혹시 발생할 수 있는 버를 제거하는 것이 좋은데, 바람직한 일 실시예를 들어 설명하면 리세스부(3)의 분리막(5)을 3회 이상 커팅하여 혹시 발생할 수 있는 버(burr)를 최대한 제거하는 것이 바람직하다.

특히, 본 발명에 따르면 리세스부(3)의 분리막(5)을 커팅하기 전에 리세스부(3)의 분리막(5)을 실링하여 리세스부 분리막(5) 커팅 시 버의 발생을 극소화하는 효과가 있다.

또한, 상술한 전극적층체(1)의 리세스부(3)는 각진 형상을 형성할 수 있고, 상기 리세스 커팅단계(S3)는 리세스부 분리막(5)을 리세스부(3)의 각진 형상에 대응하는 형상으로 커팅하여 전극적층체(1)를 요구하는 형상으로 제조할 수 있게 한다.

상술한 본 발명의 전극조립체 제조 방법에 따라 제조된 전극적층체는 쇼트(short) 측정과 두께 측정을 하여 제품검사를 완료할 수 있다.

상술한 바와 같은 본 발명에 따르면, 분리막을 오목하게 커팅하면서 버의 생성을 최소화하는 효과가 있다.

스택 앤 폴딩형 전극 조립체에서 전극이 없는 부분(전극이 만입된 부분)의 분리막은 텐션을 가지고 여러 층으로 서로 간격을 두고 배치되어 있는데, 이들을 커팅 하기 전에 열 압착 등의 방법으로 미리 실링하여 서로 붙여 놓으면 커팅 금형의 상하부 칼날이 서로 금방 닿으면서 커팅이 이루어지므로 빠르고 손쉽게 커팅이 이루어지며, 버의 발생이 현저히 방지될 수 있는 것이다.

또한, 본 발명에 따르면, 분리막을 오목하게 커팅하면서 버의 생성을 최소화함에 따라 전극조립체의 모양을 다양하게 제작할 수 있게 하는 효과가 있다.

또한, 본 발명에 따르면, 분리막 커팅부의 버 생성을 최소화함에 따라 절연 불량을 방지하는 효과가 있다.

이상과 같이 본 발명에 따른 전극 조립체 제조 방법을 예시된 도면을 참고하여 설명하였으나, 본 발명은 이상에서 설명된 실시예와 도면에 의해 한정되지 않으며, 특허청구범위 내에서 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자들에 의해 다양한 수정 및 변형이 가능하다.

1: 전극적층체
3: 리세스부
5: 분리막
7: 전극

Claims (8)

1. 전극과 분리막이 결집되어 형성되는 전극적층체를 제조하는 전극적층체 제조 단계(S1);
   상기 전극적층체에서 상기 전극이 만입된 부분인 리세스부에 위치되는 리세스부 분리막을 실링하는 리세스 실링 단계(S2); 및
   상기 리세스 실링 단계(S2)에서 실링된 상기 리세스부 분리막을 커팅하는 리세스 커팅 단계(S3); 를 포함하는 것을 특징으로 하는 전극조립체 제조 방법.
2. 청구항 1에 있어서,
   상기 전극적층체 제조 단계(S1)는,
   적어도 하나의 양극, 분리막, 음극을 적층하는 적층단계,
   상기 양극, 분리막, 음극이 적층되게 접착하여 전극적층체를 형성하는 라미네이션 단계,
   상기 전극적층체를 분리막을 이용하여 권취하는 권취단계 및
   권취된 상기 전극적층체를 마감 실링하는 실링단계를 포함하는 것을 특징으로 하는 전극조립체 제조 방법.
3. 청구항 1에 있어서,
   상기 리세스 커팅 단계(S3)는,
   상기 전극적층체의 상기 리세스부 분리막을 복수 회 커팅하는 것을 특징으로 하는 전극조립체 제조 방법.
4. 청구항 2에 있어서,
   상기 실링단계 이후에 상기 전극적층체를 정렬하는 정렬 단계를 더 포함하는 것을 특징으로 하는 전극조립체 제조 방법.
5. 청구항 1에 있어서,
   상기 리세스 실링단계(S2)는 상기 전극적층체의 리세스부 분리막을 열 압착에 의해 실링하는 것을 특징으로 하는 전극조립체 제조 방법.
6. 청구항 1에 있어서,
   상기 리세스 커팅단계(S3)는 상기 전극적층체의 리세스부 분리막을 3회 이상 커팅하는 것을 특징으로 하는 전극조립체 제조 방법.
7. 청구항 1에 있어서,
   상기 리세스 커팅단계(S3)는 상기 전극적층체의 리세스부 분리막을 오목하게 커팅하는 것을 특징으로 하는 전극조립체 제조 방법.
8. 청구항 1에 있어서,
   상기 전극적층체의 상기 리세스부는 각진 형상이고,
   상기 리세스 커팅단계(S3)는 상기 리세스부 분리막을 상기 리세스부의 각진 형상에 대응하는 형상으로 커팅하는 것을 특징으로 하는 전극조립체 제조 방법.

Images