KR20170121219A - 트랜잭션 실행에 응답하여 트레이스 데이터를 생성하는 장치 및 방법 - Google Patents

트랜잭션 실행에 응답하여 트레이스 데이터를 생성하는 장치 및 방법 Download PDF

Info

Publication number
KR20170121219A
KR20170121219A KR1020177026341A KR20177026341A KR20170121219A KR 20170121219 A KR20170121219 A KR 20170121219A KR 1020177026341 A KR1020177026341 A KR 1020177026341A KR 20177026341 A KR20177026341 A KR 20177026341A KR 20170121219 A KR20170121219 A KR 20170121219A
Authority
KR
South Korea
Prior art keywords
transaction
trace
resource
program instructions
item
Prior art date
Application number
KR1020177026341A
Other languages
English (en)
Other versions
KR102527423B1 (ko
Inventor
마이클 존 윌리암스
존 마이클 홀리
스테판 디에스텔호스트
리차드 로이 그리센드와이트
Original Assignee
에이알엠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이알엠 리미티드 filed Critical 에이알엠 리미티드
Publication of KR20170121219A publication Critical patent/KR20170121219A/ko
Application granted granted Critical
Publication of KR102527423B1 publication Critical patent/KR102527423B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3017—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is implementing multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3442—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for planning or managing the needed capacity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3495—Performance evaluation by tracing or monitoring for systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/466—Transaction processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/466—Transaction processing
    • G06F9/467—Transactional memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/87—Monitoring of transactions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

상태 데이터에 대한 업데이트를 생성하기 위해 실행하는 복수의 프로그램 명령으로 구성되는 트랜잭션을 실행하고, 트랜잭션이 충돌없이 완료되면 업데이트를 커밋하고, 복수의 프로그램 명령의 실행 중에 트레이스 제어 신호를 생성하는 처리회로를 구비하는 장치가 제공된다. 상기 처리 회로는 프로그램 명령들의 실행 중에 적어도 하나의 리소스를 사용한다. 트랜잭션 트레이스 회로는 트레이스 제어 신호에 응답하여 트레이스 항목을 생성한다. 상기 적어도 하나의 리소스의 사용 레벨의 변화가 상기 프로그램 명령들의 실행 중에 발생했다는 것을 나타내는 상기 트레이스 제어 신호들에 응답하여, 상기 트랜잭션 트레이스 회로는 상기 적어도 하나의 리소스의 사용 레벨을 나타내는 적어도 하나의 트레이스 항목을 생성한다.

Description

트랜잭션 실행에 응답하여 트레이스 데이터를 생성하는 장치 및 방법
본 기술은 데이터 처리 시스템에 관한 것이다. 특히, 본 기술은 트랜잭션을 지원하는 데이터 처리 시스템 분야와 관련이 있다.
트랜잭션이 충돌없이 완료되는 경우 커밋되는(committed) 상태 데이터에 대한 업데이트를 생성하기 위해 복수의 프로그램 명령이 추론적으로 실행되는 트랜잭션을 지원하는 데이터 처리 시스템이 제공될 수 있다. 충돌없이 트랜잭션이 완료되는 경우에만 업데이트가 커밋되기 때문에, 이러한 업데이트는 커밋되는 시간까지 여기에서는 추론적 업데이트(speculative updates)라고도 한다. 트랜잭션이 끝날 때까지 언제든지, 충돌로 인해 끝내지 않고 완료한 트랜잭션이 중단되어, 데이터 처리 시스템이 트랜잭션이 시작되기 전의 상태로 되감기(rewind) 하거나 되돌아가게 할 수 있다. 따라서, 이 되감기("rewinding")는 트랜잭션의 일부로서 실행되는 명령과 다른 곳에서 실행되는 명령 사이에 충돌이 발생할 경우 일어날 수 있다. 트랜잭션 중에, 추론적으로 업데이트된 상태는 트랜잭션 메모리에 저장된다. 충돌이 발생하지 않고 트랜잭션이 중단되지 않으면, 트랜잭션의 종료시에, 트랜잭션은 추론적 상태(즉, 트랜잭션 상태)가 데이터 처리 시스템의 실제 상태를 대신할 때 "커밋"된다.
이러한 트랜잭션은, 예를 들어, 공유 메모리 내의 데이터 값을 사용하는 트랜잭션이 메모리 액세스 간에 충돌이 발생할 경우 추론적 업데이트를 커밋하는 것을 회피하는 능력에 의존하여 병렬로 진행되도록 허용될 수 있는 공유 메모리를 사용하는 멀티 스레드(multi-threaded) 처리를 용이하게 하는데 사용될 수 있다. 대부분의 경우, 이러한 충돌은 발생하지 않으므로 메모리 잠금(memory locks)의 사용 등, 보다 엄격한 메커니즘의 오버헤드(overhead)를 지원할 필요없이 병렬 처리가 효율적으로 진행되지만, 아직 충돌이 발생할 때는 상태 데이터에 대한 추론적 업데이트는 커밋되지 않았으므로 복구가 가능하다.
제1 예의 구성에서 보면, 상태 데이터에 대한 업데이트를 생성하기 위해 실행하는 복수의 프로그램 명령들로 구성되는 트랜잭션을 실행하고, 트랜잭션이 충돌없이 완료되면 업데이트를 커밋하며, 상기 복수의 프로그램 명령들의 실행 중에 트레이스 제어 신호들을 생성하고, 상기 프로그램 명령들의 실행 중에 적어도 하나의 리소스를 사용하는 처리회로와, 상기 적어도 하나의 리소스의 사용 레벨의 변화가 상기 프로그램 명령들의 실행 중에 발생했다는 것을 나타내는 트레이스 제어 신호들에 응답하여, 트레이스 항목들을 생성하고, 상기 적어도 하나의 리소스의 사용 레벨을 나타내는 적어도 하나의 트레이스 항목을 생성하는 트랜잭션 트레이스 회로를 구비하는 것을 특징으로 하는 장치가 제공된다.
제2 예의 구성에 의하면, 트레이스 항목들을 생성하는 방법으로서, 상태 데이터에 대한 업데이트를 생성하기 위해서 복수의 프로그램 명령들로 구성되는 트랜잭션을 실행하는 단계와, 트랜잭션이 충돌없이 완료하면 업데이트를 커밋하는 단계와, 적어도 하나의 리소스를 사용하는 상기 복수의 프로그램 명령들의 실행 중에 트레이스 제어 신호들을 생성하는 단계와, 상기 트레이스 제어 신호들에 응답하여 상기 트레이스 항목들을 생성하는 단계를 포함하고, 상기 적어도 하나의 리소스의 사용 레벨의 변화가 상기 복수의 프로그램 명령들의 실행 중에 발생했음을 나타내는 상기 트레이스 제어 신호들에 응답하여, 상기 적어도 하나의 리소스의 사용 레벨을 나타내는 적어도 하나의 트레이스 항목을 생성하는 것을 특징으로 하는 방법이 제공된다.
제3 예의 구성에 의하면, 상태 데이터에 대한 업데이트를 생성하기 위해 복수의 프로그램 명령들로 구성되는 트랜잭션을 실행하기 위한 수단과, 트랜잭션이 충돌없이 완료하면 업데이트를 커밋하기 위한 수단과, 적어도 하나의 리소스를 사용하는 상기 복수의 프로그램 명령들의 실행 중에 트레이스 제어 신호들을 생성하기 위한 생성수단과, 상기 트레이스 제어 신호들에 응답하여 트레이스 항목들을 생성하기 위한 수단을 구비하고, 상기 복수의 프로그램 명령들의 실행 중에 상기 적어도 하나의 리소스의 사용 레벨의 변화가 발생했다는 것을 나타내는 상기 트레이스 제어 신호들에 응답하여, 상기 생성수단은 상기 적어도 하나의 리소스의 사용 레벨을 나타내는 적어도 하나의 트레이스 항목을 생성하는 것을 특징으로 하는 장치가 제공된다.
도 1은 트랜잭션을 포함하는 프로그램 명령들의 스트림을 개략적으로 도시한 것이다.
도 2a는 트랜잭션의 실행을 개략적으로 도시한 흐름도이다.
도 2b는 네스트된(nested) 트랜잭션의 실행을 개략적으로 도시한 흐름도이다.
도 3은 일 실시 예에 따른 장치를 개략적으로 도시한 도면이다.
도 4는 트랜잭션 내에서 명령들을 실행한 결과로서의 리소스 사용에 대한 영향을 도시한 도면이다.
도 5는 일 실시 예에 따른 트랜잭션의 실행 중에 트레이스 항목의 생성을 개략적으로 도시한 흐름도이다.
도 6은 일 실시 예에 따른 트랜잭션들의 서브세트에 대한 트레이스 데이터 항목들의 생성을 개략적으로 도시한 흐름도이다.
도 7은 일 실시 예에 따른 네스트된 트랜잭션들의 실행 중에 트레이스 항목의 생성을 개략적으로 도시한 흐름도이다.
도 8은 추후의 트랜잭션의 실행에 영향을 주기 위해 트레이스 항목이 어떻게 사용될 수 있는지를 개략적으로 도시한 도면이다.
첨부된 도면을 참조하여 실시 예를 설명하기 전에, 다음의 실시 예 및 관련 이점에 대한 설명이 제공된다.
트랜잭션 메모리를 내장하는 시스템과 같은 트랜잭션을 지원하는 처리 시스템 내에서, 복수의 프로그램 명령이 실행되어 상태 데이터(예를 들면, 아키텍처(architectural) 상태 데이터)에 대한 추론적 업데이트를 생성하고 관련된 트랜잭션이 충돌없이 완료하면 이들 추론적 업데이트를 허용(커밋)하도록 동작한다. 예를 들어, 트랜잭션이 메모리 위치에 대한 로드(load) 또는 저장 동작을 포함 할 수 있으며, 이들 로드 및 저장 동작이 동일한 메모리 위치에 상반되는 (또는 잠재적으로 상반되는) 액세스를 시도하는 트랜잭션의 외부로부터의 액세스 없이 완료되면, 이들 트랜잭션의 결과가 커밋되고 아키텍처 시스템 상태를 업데이트한다. 충돌이 있으면, 트랜잭션이 중단되고 보존된 이전의 상태 데이터를 이용해서 트랜잭션이 실행되기 전의 포인트로 시스템의 상태를 "롤백(roll back)"한다. 그 다음 트랜잭션은, 충돌이 발생하지 않고 완료되었는지, 예외가 생길 수 있는지, 다른 방식으로(예를 들면, 잠금 메커니즘(lock mechanism)을 이용해서) 실행될 수 있는지, 그렇지 않으면 관련된 시스템의 특정 형식에 따라 처리되는지를 보기 위해 나중에 언젠가 반복될 수도 있다.
트랜잭션을 중단시킬 수 있는 다른 형태의 충돌에는 트랜잭션(예를 들면, 임시 스토리지, 네스트된 트랜잭션의 심도 카운터 등) 또는 트랜잭션을 방해하는, 데이터 중단(MMU 오류), 인터럽트 등과 같은 예외를 관리하기 위한 리소스의 고갈이 포함된다.
하나의 예시적인 구성에 따르면, 상태 데이터에 대한 추론적 업데이트를 생성하기 위해 실행하는 복수의(즉, 하나 이상의) 프로그램 명령들로 구성되는 트랜잭션을 실행하고, 트랜잭션이 충돌없이 완료하면 추론적 업데이트를 커밋하고, 상기 복수의 프로그램 명령들의 실행 중에 트레이스 제어 신호들을 생성하며, 상기 프로그램 명령들의 실행 중에 적어도 하나의 리소스를 이용하는 처리회로; 및 상기 프로그램 명령들의 실행 중에 적어도 하나의 리소스의 사용 레벨의 변화가 발생했다는 것을 나타내는 트레이스 제어 신호들에 응답하여, 트레이스 항목들을 생성하고, 상기 적어도 하나의 리소스의 사용 레벨을 나타내는 적어도 하나의 트레이스 항목을 생성하는 트랜잭션 트레이스 회로를 구비하는 장치가 제공되어 있다.
본 발명의 발명자들은 트랜잭션의 중요한 이벤트와 관련된 데이터를 취득하는 데에 있어서 얻게 되는 특별한 이점이 있다는 것을 깨달았다. 예를 들어, 중요한 이벤트에는 트랜잭션 실행 중에 사용되는 (트랜잭션 메모리와 같은) 리소스의 사용 레벨의 변화가 포함될 수 있다. 예를 들면, 캐시 라인의 결과 또는 메모리의 영역이 새롭게 액세스되거나 기록됨에 따라 사용 레벨의 변화가 발생할 수 있다. 이러한 정보를 취득함으로써, 해당 리소스의 사용을 보다 잘 제어 할 수 있으며, 미래의 트랜잭션을 보다 효율적으로 실행할 수 있다. 따라서, 본 기술은 트랜잭션의 일부로서 실행되는 명령이 (사용된 트랜잭션 메모리의 양을 증가시키는) 트랜잭션 상태에 추가되지, (사용된 트랜잭션 메모리에 어떤 영향도 주지 않는) 트랜잭션 상태의 일부를 덮어쓰는지, 또는 (또한 사용된 트랜잭션 메모리에 어떤 영향도 주지 않는) 어느 것도 아닌지를 나타내는 정보를 취득하는 것을 포함한다. 그런 다음 이러한 정보를 사용하여 리소스의 사용 레벨이 변경되었음을 나타내는 트레이스 항목을 생성할 수 있다.
그 다음 트랜잭션에 대해 생성된 트레이스 데이터 항목을 분석하여 해당 트랜잭션을 프로파일링할 수 있다. 예를 들어, 주어진 트랜잭션이 실행 중에 사용하는 리소스의 비율을 결정하는 것은 시스템 리소스를 보다 효율적으로 사용하기 위해 어떤 프로세서가 트랜잭션을 실행하는데 사용되는지에 대한 더 나은 결정을 하기 위해 복수의 프로세서를 구비하는 이기종 시스템에서 특히 유용할 수 있다 .
일부 실시 예에 있어서는, 처리 회로는 적어도 하나의 리소스의 사용 레벨의 변화를 검출하고; 상기 처리 회로는 트레이스 제어 신호 내의 적어도 하나의 리소스의 사용 레벨의 변화를 식별한다. 따라서, 처리 회로에 의해 생성된 트레이스 제어 신호는 적어도 하나의 리소스의 사용 레벨의 변화를 나타낼 수 있다. 그 후에 이들 트레이스 제어 신호는 트레이스 제어 신호에 의해 식별되는 적어도 하나의 리소스의 사용 레벨의 변화에 의거하여 트레이스 항목을 생성하는 트랜잭션 트레이스 회로로 전달될 수 있다.
일부 실시 예들에 있어서는, 트레이스 회로는 트레이스 제어 신호들로부터 적어도 하나의 리소스의 사용 레벨의 변화를 결정한다. 이러한 실시 예에 있어서, 트랜잭션 트레이스 회로 자체는 처리 회로에 의해 생성되는 트레이스 제어 신호에 의거하여 적어도 하나의 리소스의 사용 레벨을 추적할 수 있다. 예를 들어, 처리 회로는 특정 리소스가 사용되고 있음을 나타내는 트레이스 제어 신호를 생성할 수 있고, 트랜잭션 트레이스 회로는 이들 트레이스 제어 신호로부터 (적어도 하나의 리소스의 전체 사용 레벨의 변화를 야기하는) 리소스가 새롭게 사용되는지 여부를 결정할 수 있다.
일부 실시 예에 있어서는, 적어도 하나의 리소스는 복수의 부분을 포함하는 스토리지 구조이며; 새로운 부분이 액세스될 때마다 사용 레벨의 변화가 검출된다. 예를 들어, 기록되고 있는 스토리지 구조의 새로운 부분에 응답하여 사용 레벨의 변경이 발생할 수 있다. 일부 실시 예에 있어서는, 트랜잭션 메모리는 캐시를 사용하여 구현될 수 있으며, 따라서 스토리지 구조는 적어도 캐시의 일부일 수 있고 그 부분은 캐시 라인일 수도 있다. 캐시 라인은 트랜잭션을 구성하는 명령들을 실행한 결과로서 추론적적으로 변경되었던 상태의 하나 이상의 요소를 저장할 수도 있다.
예를 들어, 직접 매핑된 캐시에 있어서, 스토리지 구조는 전체 캐시일 수도 있다. 세트 연관 캐시에 있어서는, 특정 데이터가 저장될 수 있는 캐시 내에 복수의 위치가 있다. 캐시는 복수의 방향으로 분할되고 복수의 위치는 각각의 방향에 하나의 위치를 포함한다. 예를 들어, 양방향(two-way) 연관 캐시에 있어서는, 어떤 데이터도 저장될 수 있는 두 개의 위치가 있다. 복수의 위치들은 캐시 세트(cache set)라고 지칭될 수 있다. 예를 들어, 양방향 연관 캐시에 있어서, 각 데이터는 두 방향으로 이루어진 캐시 세트에 저장될 수 있다. 중요한 이벤트의 또 다른 예는 모든 방향의 캐시 세트가 채워지는 것일 수도 있다. 또는, 중요한 이벤트는 모든 방향의 캐시 세트가 채워지고 동일한 캐시 세트에 기록을 시도하는 것일 수도 있다. 이들 시나리오 중의 하나는, 트랜잭션이 중단될 수 있는, 추론적 상태를 저장하는 공간이 부족하여 트랜잭션의 추가 실행을 진행할 수 없는 상황을 나타낼 수도 있다. 이러한 트랜잭션을 프로파일링함으로써, 미래에, 더 높은 연관성 캐시를 갖는 프로세서상에서 트랜잭션이 실행되어야 한다는 것을 결정할 수 있다. 반대로, 높은 연관성 캐시가 불필요하고 더 낮은 연관성을 갖는 캐시가 사용될 수 있는 것으로 결정될 수 있다.
일부 실시 예에 있어서는, 복수의 트레이스 항목은 복수의 부분 중의 하나가 새롭게 액세스되었음을 나타내는 적어도 하나의 리소스 트레이스 항목을 포함한다. 예를 들어, (캐시 라인과 같은) 한 부분이 새롭게 액세스되면, 그 부분이 새롭게 액세스되었음을 나타내는 트레이스 항목이 생성될 수도 있다.
일부 실시 예에 있어서는, 복수의 트레이스 항목은 액세스된 복수의 부분의 개수를 식별하는 적어도 하나의 리소스 트레이스 항목을 포함한다. 예를 들어, 리소스 트레이스 항목은 트랜잭션이 시작된 이후에 액세스된 부분의 개수의 러닝 카운트(running count)를 제공할 수 있다. 이러한 정보는 시간이 경과함에 따라 리소스 사용이 어떻게 변하는지 신속하게 결정하기 위해서뿐만 아니라, 특정 순간에 순간 리소스 사용을 결정하기 위해서도 사용될 수 있다. 예를 들어, 리소스 트레이스 항목은 트랜잭션의 종료에 응답하여(예를 들어, 트랜잭션이 중단되거나 커밋된 결과로서) 생성될 수 있다. 적어도 하나의 리소스 트레이스 항목은 트랜잭션 실행 중에 리소스 사용을 프로파일링하기 위해 사용될 수 있다.
리소스 트레이스 항목에서, 액세스된 복수의 부분의 개수를 표시함으로써, 트레이스 스트림의 크기를 감소시킬 수 있고, 이것에 의해 여러 개의 리소스 트레이스 항목을 효율적으로 하나로 롤링함으로써 트레이스 스트림이 저장되는 메모리에 대한 리소스 요건을 감소시킬 수 있다. 추가로, 어떤 경우에는, 트레이스 항목이 순환 버퍼 내부에 저장될 수 있다. 이 경우, 버퍼의 헤드가 일정 기간 후에 겹쳐 써지게 될 수 있다. 액세스된 복수의 부분의 개수를 표시함으로써, 버퍼의 헤드가 겹쳐 써지더라도, 유효한 프로파일링을 수행하는 것이 여전히 가능할 수 있다. 그러나, 한 부분이 새롭게 액세스될 때마다 이를 표시함으로써, 실행 중인 리소스 사용의 트레이스를 계속할 필요가 없기 때문에, 트레이스 항목을 생성하는 데 필요한 하드웨어의 양을 줄이는 것이 가능하다.
복수의 트레이스 항목은 트랜잭션의 트랜잭션 심도를 식별하는 적어도 하나의 트레이스 항목을 포함할 수도 있다. 트랜잭션은 또 다른 트랜잭션 내부에 네스트될 수도 있다. 트랜잭션 심도는 현재의 트랜잭션이 시작되기 전에 입력된 상위 트랜잭션의 수로서 정의될 수도 있으며 트랜잭션 자체를 포함할 수도 있고 포함하지 않을 수도 있다. 트랜잭션 심도는 카운터를 사용하여 추적될 수 있다. 그러나, 모든 카운터와 마찬가지로, 해당 카운터에 저장될 수 있는 최대값이 있다. 특정 트랜잭션이 충분히 깊게 네스트되어, 카운터의 최대값을 초과하면, 해당 트랜잭션(잠재적으로 모든 컨테이너 트랜잭션)이 중단되어야 할 수도 있다. 따라서, 심도 카운터 값의 변화는 중요한 이벤트이므로, 트랜잭션의 트랜잭션 심도의 표시가 포함된 트레이스 항목을 출력하는 것이 유용할 수 있다. 심도 카운터 자체는 사용 레벨의 변화로 인해서 트레이스 항목이 생성되는 적어도 하나의 리소스의 일례일 수도 있다. 이렇게 하면 현재의 트랜잭션 네스팅(nesting)의 레벨이 트랜잭션을 중단해야 하는 지점에 접근하고 있다는 것을 경고할 수 있다.
일부 실시 예에 있어서는, 복수의 트레이스 항목은 트랜잭션이 시작되었다는 것을 나타내는, 트랜잭션 시작 트레이스 항목과, 트랜잭션이 종료되었다는 것을 나타내는 트랜잭션 종료 트레이스 항목 중의 적어도 하나를 포함한다. 따라서, 중요한 이벤트가 특정 트랜잭션과 관련되어 있기 때문에 중요한 이벤트를 추적할 수 있다.
일부 실시 예에 있어서는, 트랜잭션 트레이스 항목은 또한 리소스 트레이스 항목이다. 특히, 트랜잭션이 종료되었다는 것을 나타내는 동일한 트레이스 항목은 또한 리소스의 사용 레벨의 변화가 발생했다는 것을 나타낼 수도 있다. 마찬가지로, 다른 트레이스 항목이 이중 기능을 수행할 수도 있다. 따라서, 트레이스 항목에 부여된 라벨은 그것의 기능을 모두 포함하지 않는다.
일부 실시 예에 있어서는, 적어도 복수의 트레이스 항목들 각각은 타임스탬프(timestamp)를 포함한다. 예를 들어, 트랜잭션 시작 트레이스 항목 및 트랜잭션 종료 트레이스 항목 중의 적어도 하나는, 트랜잭션을 시작하고 종료시키는 명령들이 각각 실행된 시간을 나타내는 타임스탬프를 포함할 수도 있다. 타임스탬프를 제공함으로써, 특정 중요 이벤트가 언제 발생했는지 판별할 수 있다. 특히, 다중 프로세서 시스템에 있어서, 각 프로세서에 걸쳐 실행되는 트랜잭션과 관련된 중요한 이벤트가 얼마나 발생했는지를 결정하는 것이 가능할 수도 있다. 이것은 트랜잭션 실행 중에 발생한 충돌의 특성과 원인을 판별하는 데 유용할 수 있다.
일부 실시 예에 있어서는, 복수의 트레이스 항목 중의 적어도 하나는 트랜잭션을 실행하는데 사용된 프로세서 사이클의 수를 나타내는 사이클 카운트를 포함한다. 예를 들어, 종료 트레이스 항목은 트랜잭션을 실행하는 데 사용된 프로세서 사이클의 수를 나타내는 사이클 카운트를 포함할 수도 있다. 이러한 정보는 특정 트랜잭션을 실행할 때 프로세서가 사용한 정도를 판정하기 위해서 사용될 수 있다.
복수의 트레이스 항목들은 트랜잭션이 중단되었음을 나타내는 트랜잭션 중단 트레이스 항목을 포함할 수도 있다. 충돌이 발생하면 트랜잭션이 중단될 것이다. 예를 들어, 한 프로세서가 데이터를 수정하는 트랜잭션을 실행하고 다른 프로세서가 동일한 데이터를 수정하려고 하는 두 번째 트랜잭션을 실행하면, 동일한 데이터가 두 개의 다른 프로세서에 의해 동시에 수정되어 충돌이 발생한다. 이것에 의해 일반적으로는 트랜잭션이 중단되게 된다. 트랜잭션 중단 트레이스 항목이 생성되는 경우, 트랜잭션 중단 항목은 트랜잭션이 중단된 이유를 나타낼 수도 있다. 예를 들어, 트랜잭션 중단 트레이스 항목은, 전술한 바와 같이, 충돌이 발생했음을 나타낼 수 있다. 트랜잭션 중단의 또 다른 이유는 트랜잭션 실행 중에 투 상태를 유지하는 데 사용될 수 있는 트랜잭션 메모리가 부족한 것일 수도 있다.
상기 장치는 트랜잭션 트레이스 회로의 동작에 영향을 미치는 제어 파라미터를 저장하기 위한 제어 스토리지를 구비할 수도 있다. 예를 들어, 제어 스토리지는 트랜잭션 트레이스 회로의 작동을 가능 또는 불가능하게 하는 인에이블 파라미터를 저장할 수도 있다.
제어 스토리지는 샘플링 파라미터를 저장하여 트랜잭션 트레이스 회로가 작동하는 트랜잭션 수를 제어할 수도 있다. 모든 트랜잭션을 샘플링하는 것이 아니라, 종종 일부 트랜잭션(적절한 경우, 해당 트랜잭션 내에 네스트된 트랜잭션)만 샘플링하는 것이 바람직하다. 샘플링 파라미터는, 예를 들어, 트랜잭션 트레이스 회로에 의해 샘플링되는 트랜잭션(및, 적용 가능한 경우, 그들 네스트된 트랜잭션)의 비율 또는 트랜잭션(및, 적용 가능한 경우, 그 네스트된 트랜잭션)이 트랜잭션 트레이스 회로에 의해 샘플링되는 확률 중 하나일 수 있다.
일부 실시 예에 있어서는, 처리회로는 임의의 트랜잭션 내의 명령들 이외의 명령들을 추가로 실행하는 것이다. 즉, 처리회로는 임의의 트랜잭션의 일부가 아닌 명령들을 실행할 수도 있다.
상기 장치는 적어도 일부 명령에서 동작하는 프로그램 트레이스 회로를 포함할 수도 있다. 예를 들어, 프로그램 트레이스 회로는 각 명령의 실행 결과에 대한 디버깅(debugging) 정보를 제공하는 트레이스 항목을 제공할 수도 있다. 대조적으로, 트랜잭션 트레이스 회로는, 트랜잭션의 실행 중에 사용되는 적어도 하나의 리소스의 사용 레벨의 변화와 같은 트랜잭션과 관련된 중요한 이벤트들에 관한 트레이스 항목을 생성할 수 있다. 따라서, 트랜잭션 내의 명령에 대해, 두 세트의 트레이스 항목이 생성될 수 있는데, 하나는 프로그램 트레이스 회로에 의해 생성될 수 있고, 다른 하나는 트랜잭션 트레이스 회로에 의해 생성될 수 있다.
처리회로는 제1 프로세서 및 제2 프로세서를 포함할 수 있다. 이러한 실시 예에 있어서, 장치는 제1 프로세서 및 제2 프로세서 중 어느 것이 향후 트랜잭션의 실행에 사용되는지에 영향을 주기 위해 제어 정보를 업데이트하는 분석 모듈을 구비할 수도 있다. 예를 들어, 제1 프로세서와 제2 프로세서는 상이한 능력을 가질 수도 있다. 이러한 경우, 특정 트랜잭션의 프로파일링을 수행하여 제1 프로세서 및 제2 프로세서 중 어느 것이 그 트랜잭션의 향후의 실행에 더 적합한지를 결정하기 위해 트랜잭션 트레이스 회로에 의해 생성된 트레이스 항목을 사용할 수 있다. 예를 들어, 제1 프로세서와 제2 프로세서 중 하나는 사용할 수 있는 리소스의 수가 더 적을 수도 있다. 생성된 트레이스 항목에 근거하여, 더 작은 수의 리소스를 가진 프로세서가 특정 트랜잭션을 실행하는 데에 적합할 것이라는 것을 결정할 수 있다. 이러한 경우, 에너지 사용을 줄이기 위해 더 적은 수의 리소스를 가진 프로세서에서 해당 트랜잭션을 실행하는 것이 바람직할 수 있다. 마찬가지로, 생성된 트레이스 항목은, 특히 이전 트랜잭션 실행 중에 리소스가 소진된 경우, 더 작은 수의 리소스를 가진 프로세서가 해당 트랜잭션의 향후 트랜잭션 실행에 적합하지 않을 수도 있음을 나타낼 수도 있다. 따라서, 트랜잭션이 중단되어 향후에 되감게 될 가능성을 줄이기 위해 향후에 많은 수의 리소스를 가진 프로세서가 해당 트랜잭션을 실행할 수도 있다. 이러한 분석 모듈은, 예를 들어, 처리회로상에서 실행되는 소프트웨어로서 제공될 수도 있다.
특정 실시 예는 이하 도면을 참조하여 설명될 것이다.
도 1은 처리 회로에 의해 실행될 수 있는 프로그램 명령들(2)의 스트림을 개략적으로 도시한 것이다. 이러한 프로그램 명령들의 스트림은 멀티-스레드 시스템 내부의 하나의 실행 스레드일 수도 있다는 것을 이해할 것이다. 대안적으로, 프로그램 명령들의 스트림은 실행중인 프로그램 명령들의 유일한 스레드일 수도 있다. 도 1에 도시된 프로그램 명령들의 스트림 내에는, 트랜잭션 시작 명령 TStart 및 트랜잭션 종료 명령 TEnd이 포함되어 있다. 이들 명령은 각각 명령 IA, IB, IC 및 ID를 포함하는 트랜잭션의 경계를 나타낸다. TStart 및 TEnd에 의해 구분된 이들 명령은 처리 회로에 의해 실행되어 상태 데이터에 대한 추론적 업데이트를 생성한다. 이러한 추론적 업데이트는, 추론적 업데이트가 시스템에 커밋되는 시점에서 충돌없이 트랜잭션이 완료되었다고 판단될 때까지(예를 들어, 추가 트랜잭션을 지원하기 위해서 관련 메모리 리소스를 확보하고 저장된 롤백 데이터를 폐기한 상태에서 시스템의 아키텍처 상태를 업데이트한다) 시스템의 메모리 또는 다른 스토리지 리소스(예를 들어, 쉐도우 레지스터, 롤백을 허용하는 특수 목적 메모리 등)에 저장된다. 추론적 업데이트를 저장하는 데 사용되는 스토리지 리소스는 트랜잭션 메모리라고 칭할 수 있다.
도 2a는 복수의 프로그램 명령들을 포함하는 트랜잭션의 실행을 개략적으로 설명하는 흐름도이다. 스텝 24에서 처리는 트랜잭션 시작 명령(TStart)이 실행될 때까지 대기한다. 그런 다음 스텝 26에서는 트랜잭션 완료 전에 사용될 트랜잭션 리소스, 예를 들면 추론적 업데이트를 저장하기 위한 리소스를 상태 데이터에 할당한다. 스텝 28에서는 트랜잭션 내의 첫 번째 명령을 선택한다. 스텝 30에서는 그 시간에 검출된 충돌이 존재하는지 여부를 판정한다. 그러한 충돌이 검출되면, 스텝 32에서는 모든 추론적 업데이트를 파기하고, 수정 루틴으로 점프며(그렇지 않으면 소프트웨어에 트랜잭션이 실패했음을 알린다), 다른 트랜잭션에 사용하기 위해 스텝 26에서 할당된 트랜잭션 리소스를 리턴하는 역할을 한다.
스텝 30에서 충돌이 검출되지 않으면, 스텝 34는 선택된 명령을 실행하는 역할을 한다. 그 다음에 스텝 36은 스텝 34에서의 실행 결과를 할당된 트랜잭션 리소스 내의 상태 데이터에 대한 추론적 업데이트로서 저장한다. 스텝 38에서는 다음 명령을 선택한다. 스텝 40에서는 선택된 명령이 트랜잭션 종료 명령(TEnd)인지 여부를 판정한다. 명령이 트랜잭션 종료 명령이 아니면, 처리는 스텝 30으로 되돌아간다. 스텝 40에서의 결정이 선택된 명령이 트랜잭션 종료 명령이라는 것이면, 스텝 42는 시스템의 아키텍처 상태를 업데이트하기 위해 할당된 트랜잭션 리소스 내에 저장된 추론적 업데이트를 커밋하는 역할을 한다.
도 2b는 플랫 트랜잭션 네스팅(flat transaction nesting)을 지원하도록 수정된 도 2a의 트랜잭션 실행을 개략적으로 도시하는 흐름도이다. 스텝 26에서, 트랜잭션 네스트 심도 카운터는, 트랜잭션 리소스가 할당될 때 "1"로 설정된다. 스텝 38에서 다음 명령이 선택된 후에, 스텝 35에서는 선택된 명령이 트랜잭션 시작 명령인지 여부를 판정한다. 선택 명령이 트랜잭션 시작 명령이면, 스텝 37은 심도 카운터를 증가시키는 역할을 하고 처리는 스텝 30으로 되돌아간다.
스텝 35에서의 결정이 선택된 명령이 트랜잭션 시작 명령이 아니라는 것이면, 스텝 40에서는 선택된 명령이 트랜잭션 종료 명령인지 여부를 판정한다. 선택된 명령이 트랜잭션 종료 명령이 아니면, 처리는 스텝 30으로 되돌아간다. 선택된 명령이 트랜잭션 종료 명령이면, 스텝 39는 심도 카운터를 감소시키고 스텝 41은 심도 카운터가 0과 동일한 값을 갖는지 여부를 판정한다. 심도 카운터가 0과 동일하지 않으면, 처리는 다시 스텝 30으로 되돌아간다. 심도 카운터가 0과 동일하면, 처리는 도 3a에서와 같이 스텝 42로 진행한다.
도 2b의 동작은 동일한 트랜잭션이 종료될 때, 스텝 24에서 시작된 트랜잭션에 응답하여, 플랫 네스트된 트랜잭션 심도를 추적하고 할당된 트랜잭션 리소스에 저장된 추론적 업데이트를 커밋하는 것이다. 중단은 모든 네스트된 트랜잭션을 중단하는 역할을 한다. 다른 예시적인 실시 예가 트랜잭션의 실제 네스팅을 지원할 수도 있다는 것도 가능하다.
도 3은 일 실시 예에 따른 장치(44)를 개략적으로 도시한 것이다. 장치(44)는 임의의 트랜잭션의 일부를 형성하지 않는 명령들뿐만 아니라 트랜잭션을 포함하는 명령들의 스트림(2)을 실행하기 위한 처리회로(46)를 구비한다.
이 실시 예의 처리 회로(46)는 한 트랜잭션에서 명령들을 실행한 결과로서 추론적 상태를 저장하기 위한 트랜잭션 메모리로서 캐시(48)를 사용한다. 또한, 캐시(48)는 프로그램 명령들을 취득하고 또한 범용 메모리(50)와 결합하여 메모리 계층의 일부로서 동작하기 위해 사용될 수 있다. 추론적 상태는 트랜잭션이 커밋되거나 중단될 때까지 캐시(48)에 저장된다. 트랜잭션이 커미트되면, 캐시(48)에 저장된 트랜잭션 상태는 다른 처리회로에 의해 액세스될 수 있는 메모리(50)에 저장되도록 허용될 것이다. 중단된 경우에는, 트랜잭션 상태는 삭제된다.
캐시(48)는 트랜잭션의 실행 중에 사용되는 리소스의 예이다. 특히, 상이한 데이터 값이 트랜잭션의 실행 중에 변경되기 때문에, 이들 변경된 값은 캐시(48)의 캐시 라인 내에 저장될 수도 있다. 동일한 값을 반복적으로 변경하면 캐시 내의 해당 값이 변경된다. 결과적으로, 리소스 사용은 변경되지 않는다. 그러나, 추가 데이터 값이 변경됨에 따라, 캐시(48)의 사용 레벨(즉, 사용되는 리소스의 양)이 증가한다. 또한, 장치(44)는 또한 명령들의 실행 중에 처리 회로(46)에 의해 사용되는 적어도 하나의 리소스의 사용 레벨의 변화를 지시하는 트레이스 제어 신호를 처리 회로로부터 수신하는 처리 트레이스 모듈(52)을 구비한다. 이러한 리소스가 새롭게 사용될 때, TResource 트레이스 항목이 출력된다. 이 실시 예에서, 적어도 하나의 리소스는 캐시(48)이며, 제어 신호는 사용 레벨이 변경되는 경우를 트랜잭션 트레이스 모듈(52)에 직접 통지한다. 그러나, 다른 실시 예에 있어서는, 트레이스 제어 신호는 캐시(48)의 특정 부분이 사용되었다는 것을 나타낼 수도 있고 트랜잭션 트레이스 모듈(52)이 캐시(48)의 일부분이 새롭게 사용되고 있는지를 추적하고 필요에 따라 TResource 트레이스 항목을 생성해야 한다는 것을 나타낼 수도 있다.
트랜잭션 트레이스 모듈(52)은 트레이스 메모리(54)에 저장되는 트레이스 항목을 생성한다. 이들은 트랜잭션의 프로파일링을 수행하기 위해 분석 모듈(56)에 의해 분석될 수 있다. 분석 모듈(56)은 예를 들어 프로파일링 결과를 처리회로(46)의 작동에 영향을 주기 위해 차례로 사용될 수 있는 메모리(50)에 저장할 수도 있다. 예를 들어, 분석 모듈(56)은 리소스 사용량(예를 들어, 특정 트랜잭션을 실행할 때 처리회로(46)가 캐시(48)를 사용하는 정도)이 충분히 작아서 트랜잭션이 실행될 때, 미래에 작은 캐시를 구비하는 프로세서상에서 또는 그렇지 않으면 트랜잭션을 실행하는 능력에 영향을 미칠 수 있는 다른 모양/구성(낮은 연관성을 갖는 등)을 갖는 캐시 상에서 실행될 수 있다고 결정할 수도 있다. 이렇게 하면 다른 처리 회로가 비활성화되는 것이 가능하여, 에너지를 절약할 수 있다. 마찬가지로, 이용 가능한 리소스가 불충분하지 않아서 특정 트랜잭션의 실행이 중단되면(예를 들어 캐시(48)가 충분히 크지 않는 경우), 분석 모듈(56)에 의해 수행된 프로파일링은 처리 회로(46)에 의한 그 트랜잭션의 향후의 실행이 더 큰 캐시(또는 더 높은 연관성을 갖는 것과 같은 상이한 형상/구성을 갖는 캐시)에 대한 액세스를 갖는 프로세서상에서 발생하게 할 수 있다. 이렇게 하면 향후 실행 중에 트랜잭션이 반복적으로 중단되지 않는다. 분석 모듈은 예를 들어 처리 회로(46)상에서 실행될 수도 있는 분석 회로로서 하드웨어적으로 또는 소프트웨어에 의해 구현될 수도 있다. 도 3에 도시된 실시 예에서, 장치(44)는 트랜잭션 트레이스 모듈(52)에 더하여 프로그램 트레이스 모듈(60)을 구비한다. 프로그램 트레이스 모듈(60)은 또한 명령들의 실행에 응답하여 트레이스 메모리(54)에 저장되는 트레이스 항목들을 생성할 수도 있다. 이러한 명령들은 트랜잭션의 일부를 구성할 수도 있거나 구성하지 않을 수도 있다. 그러나, 프로그램 트레이스 모듈(60)은 트레이스 모듈(52)에 의해 생성된 트레이스 항목이 리소스 사용의 변화와 같은 트랜잭션 자체의 중요한 이벤트와 관련되어 있는 반면에, 프로그램 트레이스 모듈(60)에 의해 생성된 트레이스 항목은 특정 명령의 실행과 직접 관련되어 있다는 점에서 트레이스 모듈(52)과 다르다. 선택적인 제어 레지스터(58)는 또한 트랜잭션 트레이스 동작을 제어하기 위해 제공될 수 있다. 특히, 인에이블 파라미터(47)는 트랜잭션 트레이스 모듈에 의해 수행되는 트레이스를 턴 온 또는 턴 오프하는 데 사용된다. 샘플링 파라미터(49)는 또한 얼마나 많은 트랜잭션을 샘플링해야 하는지를 나타내기 위해 사용될 수 있다. 예를 들어, 샘플링 파라미터는 샘플링될 트랜잭션의 비율을 나타낼 수 있거나 주어진 트랜잭션이 샘플링될 확률을 나타낼 수 있다. 여기에 언급된 파라미터 이외에 또는 추가로 다른 파라미터를 제공할 수 있다.
도 4는 트랜잭션 중에 명령들의 실행이 리소스(특히, 캐시(48)에 의해 구현되는 트랜잭션 메모리)에 어떻게 영향을 미치는지를 나타낸다. 트랜잭션은 명령들 IA, IB, IC 및 ID로 구성된다. 트랜잭션의 시작시에, TStart 패킷은 트랜잭션 트레이스 모듈(52)의 트레이스 항목으로서 출력될 것이다. 이 실시 예에서, 명령들 IA, IB, IC 및 ID 각각은 값이 갱신되도록 한다. 이들 명령은 트랜잭션의 일부를 형성하기 때문에, 명령들은 추론적적으로 실행되며 트랜잭션의 종료시에 커밋된다. 그때까지, 추론적 상태(즉, 추론적적으로 갱신된 값)는 트랜잭션 메모리, 즉 캐시(48)에 저장될 수 있다. 캐시(48)는 복수의 캐시 라인(62)으로 구성된다.
트랜잭션 내에서 데이터 값이 업데이트될 때마다 새로운 값이 캐시 라인에 저장된다. 새로운 값이 기록된 캐시 라인이 이전에 기록되지 않았다면, 캐시(48)의 사용 레벨이 증가한다. 명령이 동일한 데이터 값에 여러 번 액세스하는 경우(예를 들어, 동일한 데이터 값이 반복해서 기록되는 경우) 또는 이미 작성된 캐시 라인에 저장된 데이터 값이 업데이트된 경우에는, 캐시(48)의 사용 레벨이 변경되지 않을 것이다.
이 예에서, 캐시 라인의 길이는 64바이트라고 가정한다. 명령 IA는 어드레스 64에 보유된 데이터 값이 업데이트되게 한다. 이것은 캐시 라인 1에 있다(64/64 = 1). 이 트랜잭션에서, 캐시 라인 1은 이전에 기록되어 있지 않았기 때문에, 이것은 리소스/캐시(48)의 사용량의 증가를 나타내므로 TResource 패킷은 트레이스 항목으로서 출력될 것이다. 이 예에서, TResource 패킷은 리소스/캐시(48)의 전체 사용을 표시하고, 따라서 명령 IA를 실행한 결과로서, 캐시(48)의 사용 레벨은 1이다. 명령 IB는 어드레스(240)가 액세스되게 한다. 이것은 캐시 라인 3(240/64 = 3 나머지 48)에 있다. 이 특정 트랜잭션에서 캐시 라인 3이 기록되지 않았기 때문에, 리소스/캐시(48)의 사용 레벨이 2로 증가되었음을 나타내는 다른 TResource 패킷이 출력될 것이다. 명령 IC는 어드레스 68에 액세스하게 한다. 이것은 캐시 라인 1에 다시 있다(68/64 = 1 나머지 4). 캐시 라인이 새롭게 기록되지 않기 때문에(캐시 라인 1은 이미 명령 (IA)에 의해 액세스되었다), 캐시/리소스(48)의 사용량은 증가하지 않는다. 따라서, 트랜잭션 트레이스 모듈 (52)에 의해 트레이스 항목이 출력되지 않는다. 명령 ID는 어드레스(352)가 액세스되게 한다. 다시 말하지만, 이 트랜잭션에서 이전에는 기록되어 있지 않았던, 캐시 라인 5(352/64 = 5 나머지 32)에 어드레스가 있기 때문에, 이것은 리소스/캐시(48)의 사용 레벨의 변화를 나타낸다. 따라서, TResource 패킷이 출력되어, 리소스 사용 레벨이 이제 3(즉, 트랜잭션이 시작된 이후 3개의 리소스 라인 1, 3 및 5가 기록되었음)임을 나타낸다. 이 경우 리소스 사용의 변경은 중요한 이벤트가 발생하는 한 예이며 트랜잭션을 프로파일링하기 위해 사용될 수 있다. 이 실시 예에서, TResource 패킷(트레이스 항목)은 리소스/캐시(48)의 전체적인 사용 레벨을 나타낸다. 이것은 트레이스 항목의 전체 내역을 사용할 수 없는 경우에도 프로파일링이 수행되도록 허용하기 때문에 트레이스 항목이 순환 버퍼에 저장되는 경우 유리하다. 이것은 새로운 엔트리들이 옛 엔트리들을 대체함에 따라 순환 버퍼에서 결국 발생한다. 다른 실시 예에 있어서, TResource 패킷은 각각의 새로운 액세스 이후에 생성될 수도 있고, 프로파일링 동작 중에, 각각의 그러한 패킷 이후에 리소스의 사용 레벨을 결정하는 것이 필요할 수도 있다. 이것은, 리소스 사용량을 나타내기 위한 멀티비트 절대값을 포함하도록 TResource 패킷에 대한 필요성을 제거하기 때문에 유리할 수 있다. 대신, TResource 패킷은 델타 값만을 전달할 필요가 있으며, 그것은 단일 비트 또는 전혀 비트가 아닐 수도 있다.
일부 실시 예에 있어서는, 단일 TResource 패킷은 그 트랜잭션 중에 전체 리소스 사용량을 표시하기 위해, 트랜잭션의 종료시에 출력될 수도 있다.
일부 실시 예에 있어서는, 캐시(48)는 결합적으로 설정된다. 예를 들어, 4개의 캐시 세트를 가진 캐시와 함께 사용될 때 두 가지 방법으로 동일한 세트의 명령을 고려한다.
명령 IA가 세트 1(64/64 = 1)에 있는 어드레스 64에 기록한다. 명령 IB는 세트 3(240/64 = 3 나머지 48)에 있는 어드레스 240에 기록한다. 명령 IC는 어드레스 68에 기록한다. 이것은 다시 캐시 세트 1(68/64 = 1 나머지 4)이므로 이 명령은 리소스 사용량을 증가시키지 않는다. 명령 ID는 어드레스 352에 기록한다. 이것은 세트 1(352/64 = 5 나머지 32 및 5 mod 4 = 1)에 있다. 이것은 상이한 베이스 어드레스이기 때문에, 명령 IA 및 IC에 의해 기록된 것과 다른 캐시 라인(세트의 다른 방법에 대한 캐시 라인)이 된다. 따라서 이 명령은 세트 1의 두 번째 방법이 액세스되게 하므로, 새로운 캐시 라인이 사용되었다.
트레이스 항목 자체에는 다양한 형식이 있을 수도 있다. 예를 들어, 일부(TStart 및 TEnd 패킷에서)에는 타임스탬프가 포함될 수도 있다. 다른 실시 예에 있어서는, 모든 패킷은 타임스탬프를 포함할 수도 있다. 이렇게 하면 멀티 프로세서 시스템에서 여러 프로세서의 동작을 쉽게 비교할 수 있다. 일부 실시 예에 있어서는, TEnd 트레이스 항목은 처리 회로(46)의 얼마나 많은 사이클이 트랜잭션의 실행 중에 사용되었는지를 나타내는 사이클 카운트를 포함할 수도 있다.
도 5는 일 실시 예에 따른 트랜잭션 트레이스 모듈(52)의 동작을 도시하는 흐름도이다. 스텝 64에서, 새로운 명령이 실행될 때, 제어 레지스터(58) 내의 인에이블 파라미터(47)가 설정되는지 아닌지 여부가 결정된다. 인에이블 파라미터(47)는 트랜잭션 트레이스 모듈(52)이 트레이스 항목을 생성할 것인지 아닌지 여부를 제어한다. 이 파라미터가 설정되어 있지 않으면, 플로우는 스텝 64로 되돌아간다. 즉, 인에이블 파라미터(47)가 설정될 때까지는 이 시점을 지나서 플로우가 진행되지 않는다. 인에이블 파라미터(47)가 설정되면 스텝 66에서 처리 회로(46)에 의해 실행되는 명령이 트랜잭션의 제1 명령인지 아닌지의 여부가 결정된다. 그렇다면, 스텝 68에서는, TStart 패킷이 트레이스 항목으로서 출력되고 플로우는 스텝 64로 되돌아간다. 그렇지 않다면, 스텝 70에서는 트랜잭션이 현재 실행 중인지 아닌지의 여부가 결정된다. 그렇지 않다면, 플로우는 스텝 64로 돌아가고, 그렇지 않으면 플로우는 스텝 72로 진행한다. 스텝 72에서는, 트랜잭션이 종료되고 있는지 아닌지 여부가 결정된다. 이는 예를 들어 중단(예를 들어, 트랜잭션이 실패한 경우) 결과로서 또는 정상적으로 트랜잭션이 종료한 결과로서, 커밋(commit)이 발생할 수도 있다. 스텝 72에서는 트랜잭션이 종료하고 있다고 판정되면, 스텝 74에서 트랜잭션이 중단되고 있는지 아닌지의 여부가 결정된다. 트랜잭션이 중단되고 있으면, 스텝 76에서 TAbort 패킷이 트레이스 항목으로서 출력되고, 그렇지 않으면 스텝 78에서 TEnd 패킷이 트레이스 항목으로서 출력된다. 어느 경우에나, 플로우는 스텝 64로 되돌아간다. 일부 실시 예에 있어서는, TAbort 패킷은 중단이 왜 발생했는지에 관해 나타내는 이유를 포함할 수도 있다. 스텝 72에서 트랜잭션이 종료되지 않았다고 판정되면, 스텝 80에서 처리 회로(46)에 의해 사용되는 리소스의 사용 레벨이 현재 명령이 실행된 결과로서 확장되는지 아닌지의 여부가 결정된다. 그렇지 않은 경우, 플로우는 스텝 64로 돌아가고, 대안적으로 스텝 82에서 TResource 패킷이 트레이스 항목으로서 출력되고 플로우는 스텝 64로 되돌아간다.
도 5의 흐름도의 각 반복은 새로운 명령의 실행을 나타낸다. 특히, 스텝 64는 새로운 명령에 응답하여 발생한다.
도 6은 트랜잭션의 비율을 추적하도록 하는 샘플링 파라미터(49)가 있다고 가정하는 일 실시 예에 따라 트랜잭션 트레이스 모듈(52)이 어떻게 동작하는지에 대한 일례를 설명하는 흐름도이다. 이러한 파라미터는 특정 트랜잭션이 추적될 확률 또는 추적될 트랜잭션의 비율을 나타내는 비율을 정의할 수 있다.
다시 스텝 64에서, 새로운 명령에 응답하여, 인에이블 파라미터(47)가 설정되는지 아닌지를 판정하고, 인에이블 파라미터(47)가 설정되면, 플로우는 스텝 84로 진행하여 샘플링된 트랜잭션이 현재 실행 중인지 아닌지를 판정한다. 즉, 샘플링된 플래그가 설정되어 있는지 아닌지의 여부가 판정된다. 그렇지 않다면, 스텝 66에서 명령이 트랜잭션의 제1 명령인지의 여부가 판정된다. 명령이 트랜잭션의 제1 명령이 아니면, 플로우는 스텝 64로 되돌아가고, 명령이 제1 명령이면, 스텝 88에서 현재 트랜잭션이 샘플링되어야 하는지 아닌지 여부가 판정된다. 도 3을 참조하여 이전에 설명한 바와 같이, 이것은 비율 또는 확률에 근거하여 결정될 수 있다. 샘플링 파라미터(49)가 샘플링될 트랜잭션의 비율을 나타내는 경우, 이것은 새로운 트랜잭션이 발생할 때마다 증가되는 카운터의 사용에 의해 달성될 수 있고 카운터가 샘플링 파라미터의 값에 도달할 때마다, 새로운 트랜잭션이 샘플링되고 카운터가 리셋된다. 확률이 표시되는 경우, 난수(random number)가 생성될 수 있고 난수가 확률보다 작으면, 새로운 트랜잭션이 샘플링된다. 어떠한 경우에도, 스텝 88에서 현재 트랜잭션이 샘플링되지 않는다고 판정되면, 플로우는 스텝 64로 되돌아간다. 대안적으로, 플로우는 샘플링된 플래그가 설정되어 다음에 스텝 84가 실행할 때의 결과에 영향을 주는 스텝 90으로 진행한다. 플로우는 스텝 68로 진행하여 새로운 트랜잭션이 시작되었음을 나타내는 TStart 패킷이 출력된다. 그런 다음 플로우가 스텝 64로 되돌아간다. 대안적으로, 스텝 84에서, 실행되고 있는 명령이 샘플링된 트랜잭션(예를 들어, 샘플링된 플래그가 설정된다)의 일부인 것으로 결정되면, 스텝 72에서 트랜잭션이 종료하고 있는지 아닌지 여부가 판정된다. 설명했듯이, 이것은 트랜잭션이 커밋된 결과 혹은 트랜잭션이 중단된 결과일 수 있다.
트랜잭션이 스텝 80에서 종료되지 않으면, 현재 명령이 리소스의 사용을 연장하는지 아닌지 여부가 결정된다. 그렇지 않다면, 플로우는 스텝 64로 되돌아가고, 만약 그렇다면 스텝 82에서, TResource 패킷이 앞서 설명한 바와 같이 출력된다. 스텝 72에서, 트랜잭션이 종료되면, 스텝 74에서는 트랜잭션이 중단되었는지 아닌지 여부를 결정한다. 그렇지 않다면, 트랜잭션은 정상적으로 종료되고(커밋의 결과로서), 그래서 스텝 78에서 TEnd 패킷이 출력된다. 스텝 92에서, 샘플링된 플래그는 현재 트랜잭션이 더 이상 샘플링되지 않음을 표시하여 클리어되고, 플로우는 스텝 64로 되돌아간다. 대안으로, 스텝 74에서 현재 트랜잭션이 중단되고 있다고 결정되면, 스텝 76에서 TAbort 패킷이 출력된다. 그 후에 플로우는 이전에 기술된 바와 같이 스텝 92로 진행한다.
도 7은 일부 트랜잭션만 샘플링(트레이스)되고 네스트된 트랜잭션이 있을 수도 있는 일 실시 예에 따른 트랜잭션 트레이스 모듈(52)의 동작을 도시하는 흐름도이다. 이 흐름도는 도 6의 흐름도와 유사하며, 프로세스가 동일할 때 유사한 참조 번호가 사용되었다. 도 7에 도시된 실시 예에서의 주요 차이점은, 트랜잭션이 시작할 때마다 증가하고 트랜잭션이 종료할 때마다 감소하는 심도 카운터의 제공이다. 또한, 트랜잭션을 샘플링하거나 추적할 경우, 해당 트랜잭션 내의 모든 트랜잭션도 샘플링되거나 추적된다. 이 실시 예에서, 트랜잭션이 중단되면, 모든 트랜잭션이 중단됨에 유의한다. 또한, 네스트된 트랜잭션의 경우, 가장 바깥쪽(가장 낮은 심도) 트랜잭션이 종료할 때까지 트랜잭션이 종료되지 않는다. 따라서, 이러한 실시 예에서, 네스트(nest) 내의 모든 트랜잭션은 추적되거나 그들 중 어느 것도 추적되지 않는다. 다른 실시 예에서는, 외부 트랜잭션이 추적되지 않더라도 트랜잭션이 추적될 수도 있다. 이러한 실시 예는 수정된 TStart 및 TEnd 패킷을 사용하여 추적되는 트랜잭션이 네스트되었음을 나타낼 수도 있다. 이것은 시작되거나 종료되는 트랜잭션의 심도를 나타내기 위해 플래그를 포함함으로써, TStartNested 및 TEndNested 명령을 발행함으로써, 또는 TStart 및 TEnd 패킷 내에 심도 카운터의 값을 포함함으로써, 달성될 수도 있다. 플래그를 포함하거나 상이한 패킷 유형(TStartNested 및 TEndNested)을 사용할 때의 하나의 이점은, 더 적은 정보를 나타낼 필요가 있기 때문에 패킷이 더 작다는 점이다. 반대로, 심도 카운터의 값을 포함하는 대안은, 원형 버퍼가 사용되는 경우, 트레이스 항목 목록의 헤드가 테일(tail)에 의해 덮어 쓰여지기 시작하는 경우에 더 많은 정보를 판정할 수 있다.
다른 실시 예에서, (내부) 네스트된 트랜잭션의 추적이 시작되는 경우, 이 추적은 가장 바깥쪽 트랜잭션이 종료될 때까지 계속될 수도 있다.
심도 카운터 자체는 또한 사용 레벨이 추적되는 리소스의 예일 수도 있다는 점에 유념한다. 예를 들어, 네스트된 트랜잭션이 시작될 때마다, 심도 카운터가 증가할 수도 있으며, TResource 패킷이 출력될 수도 있다(스텝 82). 마찬가지로, 심도 카운터의 감소에 의해 변경을 나타내기 위해서 TResource 패킷(스텝 82)이 출력될 수도 있다.
도 7에 나타낸 실시 예에서, 스텝 67은 현재의 명령이 가장 바깥쪽의 트랜잭션의 첫 번째 명령인지를 묻는다. 만일 그렇다면, 플로우는 스텝 88로 진행되고, 그렇지 않을 경우에는, 이전에 설명한 대로 플로우가 스텝 64로 되돌아간다. 따라서, 추적은 가장 바깥쪽의 트랜잭션이 시작될 때에만 시작할 수도 있다.
샘플 플래그가 스텝 90에서 설정된 후에는, 심도 카운터가 스텝 92에서 1로 설정된다. 그런 다음 플로우는 TStart 패킷이 출력되는 스텝 68로 진행된다. 또한, 현재 실행 중인 명령이 스텝 84에서 샘플링된 트랜잭션에 있다고 판단되는 경우, 스텝 94에서 새로운 (네스트된) 트랜잭션이 시작되는지 여부를 판정한다. 만일 그렇다면, 스텝 96에서, 심도 카운터가 증가하고, 플로우는 TSrart 패킷이 출력되는 스텝 68로 진행된다. 대안적으로, 스텝 94에서 새로운 네스트된 트랜잭션이 시작되지 않으면, 플로우는 스텝 72로 진행하여, 트랜잭션이 전술한 바와 같이 종료하는지 아닌지의 여부가 판정된다. 또한, 트랜잭션이 스텝 74에서 중단되어야 한다고 판정되면, 스텝 76에서 TAbort 패킷을 출력한 후, 스텝 98은 플로우가 스텝 64로 되돌아가기 전에 샘플링된 플래그를 클리어한다. 대안적으로, 스텝 74에서 트랜잭션이 중단되지 않으면, 스텝 78에서 TEnd 패킷, 심도 카운터는 스텝 100에서 감소되고, 플로우는 스텝 102로 진행한다. 스텝 102에서 심도 카운터가 (즉, 가장 바깥쪽의 트랜잭션이 아직 도달하지 않았음을 의미하는) 0과 동일하지 않는다고 판정되면, 플로우가 스텝 64로 되돌아가고 그렇지 않으면 플로우는 샘플링된 플래그가 클리어되는 스텝 98로 진행한다.
도 8은 "작은" 처리 장치(106)와 "큰" 처리 장치(108)를 제공하는 실시 예를 나타낸다. 또한, 처리 회로(46)는 소프트웨어로 구현될 수 있으며, 예를 들어, 작은 처리 장치(106) 및 큰 처리 장치(108) 중의 하나에서 실행될 수 있는 스케줄러를 구비한다. 스케줄러는 메모리(50)에 저장될 수도 있는 분석 모듈(56)로부터 출력되는 프로파일링을 사용하여, 트랜잭션의 향후 실행을 어떻게 처리할지 판정할 수 있다. 각각의 처리 장치 106, 108은 자체 프로세서(110)와 캐시(48)로 구성되어 있다. 또한, 처리 장치 106, 108은 공유 캐시(112)에 액세스한다. 이 실시 예에서, 작은 처리 장치(106)는, 예를 들어 큰 처리 장치(108)와 비교하여 더 작은 캐시(48)를 가진 덕분에 더 작은 양의 에너지를 사용한다. 결과적으로, 분석 모듈(56)에 의해 수행된 프로파일링은 트랜잭션의 향후 실행을 위해 어느 장치가 가장 적합한지를 판정하기 위해 사용될 수 있다. 특히, 프로파일링은 캐시와 같은 소수의 리소스만 트랜잭션의 실행에 필요하다고 판정할 수 있다. 결과적으로, 스케줄러(104)는 그 트랜잭션이 다음에 실행될 때, 작은 처리 장치(106)상에서 실행된다고 판정한다. 이것은, 특히 큰 처리 장치(108)가 유휴 상태가 되어 전력이 꺼질 수 있는 경우, 훨씬 더 큰 처리 장치(108)를 사용하는 것에 비해 에너지를 절약할 수 있다. 대조적으로, 특정 트랜잭션이 높은 리소스 사용 요건을 갖는다면, 스케줄러(104)는 그 트랜잭션의 향후 실행이 큰 처리 장치(108)상에서 일어나도록 함으로써 트랜잭션이 작은 처리 장치(106)상에서 성공적으로 완료하기 위한 자원이 충분하지 않은 결과 트랜잭션이 중단될 가능성을 미연에 방지하고자 한다. 유사한 방식으로, 높은 연관성 캐시가 필요하거나 낮은 연관성 캐시가 사용될 수도 있다고 판정될 수 있다. 예를 들어, 리소스 사용 레벨은 캐시 세트에 남아 있는 방법의 수일 수도 있다. 이 숫자가 소정의 값(예를 들어, 0) 아래로 떨어지면, 트랜잭션이 다음에 실행될 때, 더 높은 연관성을 갖는 캐시에서 그것을 실행하여 캐시 세트의 방법의 수가 줄지 않는 것이 바람직할 수 있다. 반대로, 그 수가 소정의 값 이상으로 유지된다면, 다음 번에 더 낮은 연관성을 갖는 캐시상에서 그것을 실행하는 것이 바람직할 수도 있다.
본 출원에서, "~로 구성된"이라는 단어는 장치의 구성 요소가 정의된 동작을 수행할 수 있는 구성을 갖는 것을 의미하는 것으로 사용된다. 이 문맥에서 "구성"은 하드웨어 또는 소프트웨어의 상호 연결의 배열 또는 방식을 의미한다. 예를 들어, 장치는 정의된 동작을 제공하는 전용 하드웨어를 가질 수 있거나, 프로세서 또는 다른 처리 장치가 기능을 수행하도록 프로그래밍될 수 있다. "구성됨"은 정의된 작동을 제공하기 위해 장치 요소가 어떤 식으로든 변경되어야 함을 의미하지는 않는다.
본 발명의 예시적인 실시 예들이 첨부된 도면을 참조하여 상세하게 설명되었지만, 본 발명은 이들 정확한 실시 예들에 한정되지 않고, 당업자에 의해 다양한 변화, 추가 및 수정이 이루어질 수 있음이 이해되어야 한다. 첨부된 청구 범위에 의해 정의된 바와 같은 본 발명의 범위 및 사상을 벗어나지 않고 당해 기술 분야에서 통상의 지식을 가진 자라면 이해할 수 있을 것이다. 예를 들어, 종속항의 특징의 다양한 조합이 본 발명의 범위를 벗어나지 않고 독립항의 특징으로 만들어질 수 있다.

Claims (27)

  1. 상태 데이터에 대한 업데이트를 생성하기 위해 실행하는 복수의 프로그램 명령들로 구성되는 트랜잭션을 실행하고, 트랜잭션이 충돌없이 완료하면 업데이트를 커밋하며, 상기 복수의 프로그램 명령들의 실행 중에 트레이스 제어 신호들을 생성하고, 상기 프로그램 명령들의 실행 중에 적어도 하나의 리소스를 사용하는 처리회로와,
    상기 적어도 하나의 리소스의 사용 레벨의 변화가 상기 프로그램 명령들의 실행 중에 발생했다는 것을 나타내는 상기 트레이스 제어 신호들에 응답하여, 복수의 트레이스 항목들을 생성하고, 상기 적어도 하나의 리소스의 사용 레벨을 나타내는 적어도 하나의 트레이스 항목을 생성하는 트랜잭션 트레이스 회로를 구비하는 것을 특징으로 하는 장치.
  2. 제 1 항에 있어서,
    상기 처리 회로는 상기 적어도 하나의 리소스의 사용 레벨의 변화를 검출하고,
    상기 처리 회로는 상기 트레이스 제어 신호들에서 상기 적어도 하나의 리소스의 사용 레벨의 변화를 식별하는 것을 특징으로 하는 장치.
  3. 제 1 항 내지 제 2 항 중 어느 한 항에 있어서,
    상기 트랜잭션 트레이스 회로는, 상기 트레이스 제어 신호들로부터, 상기 적어도 하나의 리소스의 사용 레벨의 변화를 결정하는 것을 특징으로 하는 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 리소스는 복수의 부분으로 구성되는 스토리지 구조이고,
    새로운 부분이 액세스될 때마다 사용 레벨의 변화를 검출하는 것을 특징으로 하는 장치.
  5. 제 4 항에 있어서,
    상기 스토리지 구조는 캐시의 적어도 한 부분이고,
    상기 복수의 부분은 캐시 라인인 것을 특징으로 하는 장치.
  6. 제 4 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 복수의 트레이스 항목들은 상기 복수의 부분 중 하나가 새롭게 액세스되었음을 나타내는 적어도 하나의 리소스 트레이스 항목을 포함하는 것을 특징으로 하는 장치.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 복수의 트레이스 항목들은 액세스된 상기 복수의 부분의 수를 식별하는 적어도 하나의 리소스 트레이스 항목을 포함하는 것을 특징으로 하는 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 복수의 트레이스 항목들은 트랜잭션의 트랜잭션 심도를 식별하는 적어도 하나의 트레이스 항목을 포함하는 것을 특징으로 하는 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 복수의 트레이스 항목들은, 트랜잭션이 시작되었음을 나타내는 트랜잭션 시작 트레이스 항목, 및 트랜잭션이 종료되었다는 것을 나타내는 트랜잭션 종료 트레이스 항목 중의 적어도 하나를 포함하는 것을 특징으로 하는 장치.
  10. 제 6 항 내지 제 7 항 중 어느 한 항에 따른 제 9 항에 있어서,
    상기 트랜잭션 종료 트레이스 항목은 리소스 트레이스 항목이기도 한 것을 특징으로 하는 장치.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 복수의 트레이스 항목들 중의 적어도 일부는 타임스탬프를 포함하는 것을 특징으로 하는 장치.
  12. 제 9항에 따른 제 11 항에 있어서,
    상기 트랜잭션 시작 트레이스 항목 및 상기 트랜잭션 종료 트레이스 항목 중의 적어도 하나는 타임스탬프를 포함하는 것을 특징으로 하는 장치.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 복수의 트레이스 항목들 중의 적어도 하나는 트랜잭션을 실행하는 데 사용된 프로세서 사이클의 수를 나타내는 사이클 카운트를 포함하는 것을 특징으로 하는 장치.
  14. 제 9 항 내지 제 10 항 중 어느 한 항에 따른 제 13 항에 있어서,
    상기 종료 트레이스 항목은 트랜잭션을 실행하는 데 사용된 프로세서 사이클의 수를 나타내는 사이클 카운트를 포함하는 것을 특징으로 하는 장치.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 복수의 트레이스 항목들은 트랜잭션이 중단되었음을 나타내는 트랜잭션 중단 트레이스 항목을 포함하는 것을 특징으로 하는 장치.
  16. 제 15 항에 있어서,
    상기 트랜잭션 중단 트레이스 항목은 트랜잭션이 중단된 이유를 나타내는 것을 특징으로 하는 장치.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 장치는 상기 트랜잭션 트레이스 회로의 동작에 영향을 주는 제어 파라미터들을 저장하기 위한 제어 스토리지를 구비하는 것을 특징으로 하는 장치.
  18. 제 17 항에 있어서,
    상기 제어 스토리지는 상기 트랜잭션 트레이스 회로의 동작을 인에이블 또는 디스에이블하기 위한 인에이블 파라미터를 저장하는 것인 것을 특징으로 하는 장치.
  19. 제 17 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 제어 스토리지는 상기 트랜잭션 트레이스 회로가 동작하는 트랜잭션의 수를 제어하기 위한 샘플링 파라미터를 저장하는 것인 것을 특징으로 하는 장치.
  20. 제 19 항에 있어서,
    상기 샘플링 파라미터는 상기 트랜잭션 트레이스 회로에 의해 샘플링되는 트랜잭션의 비율을 나타내는 비율, 또는 상기 트랜잭션 트레이스 회로에 의해 트랜잭션이 샘플링되는 확률을 나타내는 확률인 것을 특징으로 하는 장치.
  21. 제 1 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 처리 회로는 추가로 트랜잭션 내의 명령들 이외의 명령들을 실행하는 것인 것을 특징으로 하는 장치.
  22. 제 1 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 장치는 적어도 일부 명령들에 대해 동작하는 프로그램 트레이스 회로를 구비하는 것을 특징으로 하는 장치.
  23. 제 1 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 처리 회로는 제1 프로세서 및 제2 프로세서를 구비하는 것을 특징으로 하는 장치.
  24. 제 23 항에 있어서,
    상기 장치는 상기 제1 프로세서 및 상기 제2 프로세서 중 어느 것이 향후 트랜잭션의 실행에 사용되는지에 영향을 주는 제어 정보를 갱신하는 분석 모듈을 구비하는 것을 특징으로 하는 장치.
  25. 제 24 항에 있어서,
    상기 분석 모듈은 상기 처리 회로에서 실행되는 소프트웨어인 것을 특징으로 하는 장치.
  26. 트레이스 항목들을 생성하는 방법으로서,
    상태 데이터에 대한 업데이트를 생성하기 위해서 복수의 프로그램 명령들로 구성되는 트랜잭션을 실행하는 단계와,
    트랜잭션이 충돌없이 완료하면 업데이트를 커밋하는 단계와,
    적어도 하나의 리소스를 사용하는 상기 복수의 프로그램 명령들의 실행 중에 트레이스 제어 신호들을 생성하는 단계와,
    상기 트레이스 제어 신호들에 응답하여 상기 트레이스 항목들을 생성하는 단계를 포함하고,
    상기 적어도 하나의 리소스의 사용 레벨의 변화가 상기 프로그램 명령들의 실행 중에 발생했음을 나타내는 상기 트레이스 제어 신호들에 응답하여, 상기 적어도 하나의 리소스의 사용 레벨을 나타내는 적어도 하나의 트레이스 항목을 생성하는 것을 특징으로 하는, 생성방법.
  27. 상태 데이터에 대한 업데이트를 생성하기 위해 복수의 프로그램 명령들로 구성되는 트랜잭션을 실행하기 위한 수단과,
    트랜잭션이 충돌없이 완료하면 업데이트를 커밋하기 위한 수단과,
    적어도 하나의 리소스를 사용하는 상기 복수의 프로그램 명령들의 실행 중에 트레이스 제어 신호들을 생성하기 위한 생성수단과,
    상기 트레이스 제어 신호들에 응답하여 트레이스 항목들을 생성하기 위한 수단을 구비하고,
    상기 프로그램 명령들의 실행 중에 상기 적어도 하나의 리소스의 사용 레벨의 변화가 발생했다는 것을 나타내는 상기 트레이스 제어 신호들에 응답하여, 상기 생성수단은 상기 적어도 하나의 리소스의 사용 레벨을 나타내는 적어도 하나의 트레이스 항목을 생성하는 것을 특징으로 하는 장치.
KR1020177026341A 2015-03-04 2016-02-11 트랜잭션 실행에 응답하여 트레이스 데이터를 생성하는 장치 및 방법 KR102527423B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1503632.0A GB2536871A (en) 2015-03-04 2015-03-04 An apparatus and method to generate trace data in response to transactional execution
GB1503632.0 2015-03-04
PCT/GB2016/050331 WO2016139446A1 (en) 2015-03-04 2016-02-11 An apparatus and method to generate trace data in response to transactional execution

Publications (2)

Publication Number Publication Date
KR20170121219A true KR20170121219A (ko) 2017-11-01
KR102527423B1 KR102527423B1 (ko) 2023-05-02

Family

ID=52876474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177026341A KR102527423B1 (ko) 2015-03-04 2016-02-11 트랜잭션 실행에 응답하여 트레이스 데이터를 생성하는 장치 및 방법

Country Status (8)

Country Link
US (1) US10776120B2 (ko)
EP (1) EP3265914B1 (ko)
JP (1) JP6708657B2 (ko)
KR (1) KR102527423B1 (ko)
CN (1) CN107278296B (ko)
GB (1) GB2536871A (ko)
IL (1) IL254160B (ko)
WO (1) WO2016139446A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10379990B2 (en) * 2016-06-29 2019-08-13 Oracle International Corporation Multi-dimensional selective tracing
US11868818B2 (en) 2016-09-22 2024-01-09 Advanced Micro Devices, Inc. Lock address contention predictor
US10795820B2 (en) * 2017-02-08 2020-10-06 Arm Limited Read transaction tracker lifetimes in a coherent interconnect system
US11258682B2 (en) * 2017-08-03 2022-02-22 Chicago Mercantile Exchange Inc. Compressed message tracing and parsing
GB2567433B (en) * 2017-10-10 2020-02-26 Advanced Risc Mach Ltd Checking lock variables for transactions in a system with transactional memory support
GB2570466B (en) * 2018-01-25 2020-03-04 Advanced Risc Mach Ltd Commit window move element
WO2019197811A1 (en) * 2018-04-11 2019-10-17 Arm Limited Exception handling in transactions
US10747645B2 (en) * 2018-04-27 2020-08-18 Microsoft Technology Licensing, Llc Selectively tracing portions of computer process execution
US10783031B2 (en) * 2018-08-20 2020-09-22 Arm Limited Identifying read-set information based on an encoding of replaceable-information values
GB2579246B (en) * 2018-11-28 2021-10-13 Advanced Risc Mach Ltd Apparatus and data processing method for transactional memory
US11106658B2 (en) * 2018-11-28 2021-08-31 Snowflake Inc. Task scheduling in database systems
US11204995B2 (en) * 2019-09-04 2021-12-21 International Business Machines Corporation Cache line cleanup for prevention of side channel attack
US12079175B2 (en) * 2020-10-19 2024-09-03 Splunk Inc. Streaming synthesis of distributed traces from machine logs

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080141005A1 (en) * 2003-09-30 2008-06-12 Dewitt Jr Jimmie Earl Method and apparatus for counting instruction execution and data accesses
US20120079246A1 (en) * 2010-09-25 2012-03-29 Breternitz Jr Mauricio Apparatus, method, and system for providing a decision mechanism for conditional commits in an atomic region
US20120227045A1 (en) * 2009-12-26 2012-09-06 Knauth Laura A Method, apparatus, and system for speculative execution event counter checkpointing and restoring
US20130047169A1 (en) * 2011-08-16 2013-02-21 Computer Associates Think, Inc. Efficient Data Structure To Gather And Distribute Transaction Events
US20140040557A1 (en) * 2012-08-02 2014-02-06 International Business Machines Corporation Nested rewind only and non rewind only transactions in a data processing system supporting transactional storage accesses
US20150006717A1 (en) * 2013-06-27 2015-01-01 Thilo Schmitt Tracking mode of a processing device in instruction tracing systems
US20150026688A1 (en) * 2013-07-16 2015-01-22 Oracle International Corporation Systems and Methods for Adaptive Integration of Hardware and Software Lock Elision Techniques

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9280397B2 (en) * 2007-06-27 2016-03-08 Intel Corporation Using buffered stores or monitoring to filter redundant transactional accesses and mechanisms for mapping data to buffered metadata
US20090138890A1 (en) * 2007-11-21 2009-05-28 Arm Limited Contention management for a hardware transactional memory
US8776063B2 (en) 2008-11-26 2014-07-08 Oracle America, Inc. Method and system for hardware feedback in transactional memory
US8627017B2 (en) 2008-12-30 2014-01-07 Intel Corporation Read and write monitoring attributes in transactional memory (TM) systems
US8041690B2 (en) * 2009-01-27 2011-10-18 International Business Machines Corporation Storing information for dynamically enlisted resources in a transaction
CN102346460B (zh) * 2011-05-27 2013-11-13 运软网络科技(上海)有限公司 一种基于事务的服务控制系统及其控制方法
US9298469B2 (en) * 2012-06-15 2016-03-29 International Business Machines Corporation Management of multiple nested transactions
US9317460B2 (en) 2012-06-15 2016-04-19 International Business Machines Corporation Program event recording within a transactional environment
US9619284B2 (en) * 2012-10-04 2017-04-11 Intel Corporation Dynamically switching a workload between heterogeneous cores of a processor
CN103294534B (zh) * 2012-11-01 2017-02-08 北京安天电子设备有限公司 一种分布式系统的任务管理系统及方法
US9451017B2 (en) * 2013-07-24 2016-09-20 Dynatrace Llc Method and system for combining trace data describing multiple individual transaction executions with transaction processing infrastructure monitoring data
US9965320B2 (en) * 2013-12-27 2018-05-08 Intel Corporation Processor with transactional capability and logging circuitry to report transactional operations
US9535815B2 (en) * 2014-06-04 2017-01-03 Nvidia Corporation System, method, and computer program product for collecting execution statistics for graphics processing unit workloads
US9710271B2 (en) * 2014-06-30 2017-07-18 International Business Machines Corporation Collecting transactional execution characteristics during transactional execution
US10754682B2 (en) * 2014-11-26 2020-08-25 Henry Bernard Bradford, III Snow ski training apparatus and methods of use
US10114729B2 (en) * 2016-03-31 2018-10-30 Qualcomm Incorporated Performance analysis using performance counters and trace logic

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080141005A1 (en) * 2003-09-30 2008-06-12 Dewitt Jr Jimmie Earl Method and apparatus for counting instruction execution and data accesses
US20120227045A1 (en) * 2009-12-26 2012-09-06 Knauth Laura A Method, apparatus, and system for speculative execution event counter checkpointing and restoring
US20120079246A1 (en) * 2010-09-25 2012-03-29 Breternitz Jr Mauricio Apparatus, method, and system for providing a decision mechanism for conditional commits in an atomic region
US20130047169A1 (en) * 2011-08-16 2013-02-21 Computer Associates Think, Inc. Efficient Data Structure To Gather And Distribute Transaction Events
US20140040557A1 (en) * 2012-08-02 2014-02-06 International Business Machines Corporation Nested rewind only and non rewind only transactions in a data processing system supporting transactional storage accesses
US20150006717A1 (en) * 2013-06-27 2015-01-01 Thilo Schmitt Tracking mode of a processing device in instruction tracing systems
US20150026688A1 (en) * 2013-07-16 2015-01-22 Oracle International Corporation Systems and Methods for Adaptive Integration of Hardware and Software Lock Elision Techniques

Also Published As

Publication number Publication date
JP2018511119A (ja) 2018-04-19
IL254160B (en) 2020-09-30
EP3265914B1 (en) 2019-08-07
KR102527423B1 (ko) 2023-05-02
GB201503632D0 (en) 2015-04-15
JP6708657B2 (ja) 2020-06-10
CN107278296B (zh) 2021-08-17
GB2536871A (en) 2016-10-05
US10776120B2 (en) 2020-09-15
IL254160A0 (en) 2017-10-31
WO2016139446A1 (en) 2016-09-09
CN107278296A (zh) 2017-10-20
EP3265914A1 (en) 2018-01-10
US20180260227A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
KR20170121219A (ko) 트랜잭션 실행에 응답하여 트레이스 데이터를 생성하는 장치 및 방법
US9513959B2 (en) Contention management for a hardware transactional memory
US20150154045A1 (en) Contention management for a hardware transactional memory
JP5415069B2 (ja) スレッドレベルの投機実行を拡張するためのプリミティブ
JP5489554B2 (ja) 非プリエンプタブルなデータ参照者に影響する共用データ要素の更新動作の後に猶予期間の低電力検出のための方法、システム及びコンピュータ・プログラム
US8352688B2 (en) Preventing unintended loss of transactional data in hardware transactional memory systems
US9575816B2 (en) Deadlock/livelock resolution using service processor
JP7007371B2 (ja) ベクトル命令のための要素間アドレス・ハザードの取扱い
WO2009009583A1 (en) Bufferless transactional memory with runahead execution
US7360041B2 (en) Method for priority scheduling and priority dispatching of store conditional operations in a store queue
CN111133418B (zh) 在例外屏蔽更新指令之后允许未中止的事务处理
US9535839B2 (en) Arithmetic processing device, method of controlling arithmetic processing device, and information processing device
US9514046B1 (en) Dynamic detection and software correction of incorrect lock and atomic update hint bits
US20140115249A1 (en) Parallel Execution Mechanism and Operating Method Thereof
CN107003897B (zh) 监控事务处理资源的利用率
CN107111488B (zh) 调试数据处理事务
US10671400B2 (en) Enhanced managed runtime environments that support deterministic record and replay
US9311260B2 (en) Context preservation during thread level speculative execution
US20070239972A1 (en) Processing internal timestamp counter instructions in reference to external counter
US12050810B2 (en) Systems and methods for hardware-based asynchronous persistence
JP7153731B2 (ja) コミット・ウィンドウ移動要素
Quislant et al. Improving signature behavior by irrevocability in transactional memory systems
JPH03158936A (ja) プログラムのテスト方法
González-Alberquilla et al. Data race detection with minimal hardware support
Shin et al. Strata: Wait-free synchronization with efficient memory reclamation by using chronological memory allocation

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant