KR20170091364A - 합성 시험 회로 - Google Patents

합성 시험 회로 Download PDF

Info

Publication number
KR20170091364A
KR20170091364A KR1020160012265A KR20160012265A KR20170091364A KR 20170091364 A KR20170091364 A KR 20170091364A KR 1020160012265 A KR1020160012265 A KR 1020160012265A KR 20160012265 A KR20160012265 A KR 20160012265A KR 20170091364 A KR20170091364 A KR 20170091364A
Authority
KR
South Korea
Prior art keywords
valve
test
sub
capacitor
turned
Prior art date
Application number
KR1020160012265A
Other languages
English (en)
Inventor
김영우
이진희
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020160012265A priority Critical patent/KR20170091364A/ko
Publication of KR20170091364A publication Critical patent/KR20170091364A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/263—Circuits therefor for testing thyristors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/327—Testing of circuit interrupters, switches or circuit-breakers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명의 일 실시예 따른 합성 시험 회로는 대전류원을 포함하는 밸브 시험부와 밸브 시험부와 연결되고 고전압원을 포함하는 공진회로부 및 밸브 시험부 및 공진회로부를 제어하는 제어부를 포함하고, 밸브 시험부는 복수개의 테스트 밸브부를 더 포함하고, 공진회로부는 서로 직렬 연결된 복수개의 인덕터와 복수개의 인덕터와 서로 병렬로 연결된 복수개의 커패시터와 복수개의 인덕터 사이에 연결된 제1 스위치와 복수개의 커패시터 중 어느 하나의 커패시터와 직렬로 연결된 제2 스위치를 더 포함하고, 제어부는 제1 및 제2 스위치 중 복수개의 스위치를 제어할 수 있다.

Description

합성 시험 회로{SYNTHETIC TEST CIRCUIT}
본 발명은 합성 시험 회로{SYNTHETIC TEST CIRCUIT FOR THYRISTOR VALVES}에 관한 것이며, 보다 구체적으로는, 사이리스터 밸브를 시험하기 위한 합성 시험 회로이며, 고전압직류송전{High Voltage Direct Current,HVDC}과 정지형 무효전력 보상장치{Static Var Compensator, SVC}에 사용되는 사이리스터 밸브를 시험하는 개선된 합성시험회로에 관한 것이다.
고전압직류송전이란 전기 송전 방식의 하나이다. 고전압직류송전(HVDC)은 발전소에서 발전되는 고압의 교류전력을 전력변환기를 이용해 효율성 높은 고압의 직류전력으로 바꾸어 송전한다. 이후에 원하는 지역에서 다시 전력변환 기를 통해 교류전력으로 다시 변환 시켜 공급하는 방식이 HVDC이다. HVDC는 고압교류송전에 비해 전력손실의 양이 적어 장거리 송전에 유리할 수 있다.
이러한 HVDC에서 사용되는 전력변환기의 밸브 형태는 사이리스터를 기반으로 하는 전류원 방식과 절연 게이트 바이폴라 트랜지스터(insulated gate bipolar mode transitor, IGBT)를 기반으로 하는 전압원 방식으로 구분된다. 전류원 방식은 1980년대 초에 설치 되기 시작하며 지금까지도 상용으로 많이 설치되고 있다. 반면에 전압원 방식은 2000년대 초반에 상용으로 설치되기 시작하여 그 용량이 증가하는 추세이나 아직 전류원에 비해 용량이 적어 주로 대단위 해상풍력 단지를 교류 전력망에 연계하는데 활용될 수 있다.
HVDC에서 가장 중요한 요소가 되는 것 중에 하나는 직류를 교류로 그리고 교류를 직류로 변환하는 전력변환기이다. 이 전력변환기는 동작전압이 매우 높아 다수의 사이리스터가 직렬로 연결되어 하나의 밸브를 구성하고 있다. 이러한 밸브들은 전력변환기를 설치하기 전에 동작시 인가될 전압과 전력으로 동작을 확인 하는 것이 필요하다. 그러나 동작시 인가될 전압과 전력으로 동작을 확인하기 위해 서는 막대한 전력이 소모되며, 안전상 문제가 발생할 수 있다.
따라서 전력변환기의 동작 전압과 용량을 모의(simulation)하여 밸브를 테스트할 수 있는 장치가 필요하다. 이러한 장치를 합성시험회로라 한다. 합성시험회로는 밸브가 턴 온 될 때 인가되는 순방향 전류를 공급하는 전류 생성부와 턴 오프 될 때 인가되는 역 방향 전압과 순방향 전압을 공급하는 고전압원(140)을 포함할 수 있다.
한편, 무효전력 보상장치(Static Var Compensator, SVC)는 회전기인 동기 조상기의 무효전력 제어 기능을 사이리스터 밸브를 이용하여 정지형 형태로 구현한 무효전력 보상 장치일 수 있다.
또한, 상기와 같은 무효전력 보상 장치에 사용되는 사이리스터 밸브도 HVDC에서 사용되는 사이리스터 밸브와 마찬가지로 시스템 상에 설치되기 전에 동작확인 작업이 필요할 수 있다.
이러한 동작확인 작업에는 합성시험 회로가 있으며, SVC 사이리스터 밸브를 테스트하기 위한 합성시험 회로는 합성시험 회로를 통해 사이리스터 제어 리액터(Thyristor Controlled Reactor, TCR)에 사용되는 사이리스터 밸브와 사이리스터 스위치 커패시터(Thristor Switched Capacitor, TSC)에 사용되는 사이리스터 밸브에 대한 시험을 진행하는 것이며, 이러한, 2가지 종류에 대한 시험을 진행하기 위해서는 2가지 종류의 설비를 구축해야 하며, 2가지 종류의 설비를 구축할 시 설치 비용이 증가하고, 합성시험설비의 전체 면적이 커지는 단점이 있을 수 있다.
본 발명은 사이리스터 제어 리액터(Thyristor Controlled Reactor, TCR)와 사이리스터 스위치 커패시터(Thristor Switched Capacitor, TSC)를 하나의 합성시험설비에서 시험을 할 수 있고, 이를 통해 설치 비용을 줄 이는 것을 목적으로 할 수 있다.
본 발명에 따른 합성 시험 회로는 대전류원을 포함하는 밸브 시험부; 상기 밸브 시험부와 연결되고 고전압원을 포함하는 공진회로부; 및 상기 밸브 시험부 및 상기 공진회로부를 제어하는 제어부를 포함하고, 상기 밸브 시험부는 복수개의 테스트 밸브부를 더 포함하고, 상기 공진회로부는 서로 직렬 연결된 복수개의 인덕터와 상기 복수개의 인덕터와 서로 병렬로 연결된 복수개의 커패시터; 상기 복수개의 인덕터 사이에 연결된 제1 스위치; 상기 복수개의 커패시터 중 어느 하나의 커패시터와 직렬로 연결된 제2 스위치를 더 포함하고, 상기 제어부는 상기 제1 및 제2 스위치 중 복수개의 스위치를 제어할 수 있다.
상기 테스트 밸브부는 제1 테스트밸브와 제2 테스트밸브가 역병렬로 연결되며, 상기 밸브 시험부는 복수개의 보조밸브를 더 포함하며, 상기 복수개의 보조밸브 중 제1 보조밸브와 제2 보조밸브는 역병렬로 연결될 수 있다.
상기 공진회로부는 복수개의 서브밸브를 더 포함하며, 상기 복수개의 서브 밸브중 제1 서브밸브와 제2 서브밸브는 역병렬로 연결될 수 있다.
상기 제어부는 상기 제1 및 제2 스위치중 적어도 하나를 제어하면, 상기 밸브 시험부 및 상기 공진회로를 선택시험(Optional test) 또는 운전시험(Operational test)할 수 있다.
상기 제어부는 상기 제2 스위치에 직렬로 연결된 커패시터는 제1 커패시터이며, 상기 제1 스위치를 턴 온, 상기 제2 스위치를 턴 오프 하면, 상기 제1 커패시터는 상기 공진회로부에서 분리되는 것을 특징으로 할 수 있다.
상기 제어부는 상기 복수개의 서브 밸브중 제4 서브밸브를 턴 온하고, 상기 제1 스위치를 턴 온하면, 상기 복수개의 커패시터 중 제2 커패시터는 충전되는 것을 특징으로 할 수 있다.
상기 제어부는 상기 테스트 밸브가 열포화 도달하고, 상기 제2 커패시터가 충전이 완료되면, 상기 제4 서브밸브와 상기 제1 스위치를 턴 오프하여, 상기 제2 커패시터를 상기 고전압원과 분리되도록 제어 할 수 있다.
상기 제어부는 상기 제2 커패시터와 상기 고전압원이 분리되면, 설정 주기후, 상기 제2 테스트밸브와 상기 제1 서브밸브를 턴 온되도록 제어할 수 있다.
상기 제어부는 역방향 교류전류가 제1 테스트밸브에서 제1 보조밸브로 흐르도록, 제1 테스트밸브와 제1 보조밸브를 동시에 턴 온하고, 상기 턴 온후 설정시간이 되면, 제2 서브밸브를 턴 온 되게 제어 할 수 있다.
상기 제어부는 순방향 교류 전류가 제2 테스트밸브에서 제2 보조밸브로 흐르도록, 제2 테스트밸브와 제2 보조밸브를 동시에 턴 온하고, 상기 턴 온후 설정시간이 되면, 제1 서브밸브를 턴 온 되게 제어할 수 있다.
본 발명은 제1 스위치와 제2 스위치의 스위칭 동작을 통해, 사이리스터 제어 리액터(Thyristor Controlled Reactor, TCR)에서의 시험밸브 테스트와 사이리스터 스위치 커패시터(Thristor Switched Capacitor, TSC)에서의 시험밸브 테스트를 하나의 합성시험설비에서 시험할 수 있어 설치 면적을 줄이는 이점이 있다.
또한, 본 발명은 제4 서브밸브와 제1 스위치의 스위칭 동작을 통해, 제2커패시터로 흐르는 충전 전류를 제어할 수 있어, 커패시터의 사고를 미연에 방지 할 수 있다.
도 1은 본 발명의 일 실시 예로, 스위치의 스위칭 동작에 따른 사이리스터 밸브를 시험하기 위한 합성시험회로를 보여준다.
도 2는 본 발명의 일 실시 예로, 스위치의 스위칭 동작에 따른 사이리스터 제어 리액터(Thyristor Controlled Reactor, TCR)에 사용하는 사이리스터 밸브를 시험하기 위한 합성시험회로를 보여준다.
도 3는 본 발명의 일 실시 예로, 스위치의 스위칭 동작에 따른 사이리스터 스위치 커패시터(Thyristor Switched Capacitor,T)에 사용하는 사이리스터 밸브를 시험하기 위한 합성시험회로를 보여준다.
이하, 본 발명과 관련된 실시 예에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 실시 예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시 예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 합성시험회로에 대해 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시 예로, 스위치의 스위칭 동작에 따른 사이리스터 제어 리액터(Thyristor Controlled Reactor, TCR)에 사용하는 사이리스터 밸브를 시험하기 위한 합성시험회로와 사이리스터 스위치 커패시터(Thyristor Switched Capacitor,T)에 사용하는 사이리스터 밸브를 시험하기 위한 합성시험회로를 보여준다.
도 1을 참조하면, 합성시험회로(100)는 밸브 시험부(110), 대전류원(130), 공진 회로부(120), 고전압원(140)과 제어부(200)을 포함 할 수 있다.
제어부(200)는 합성시험회로(100)의 전반적인 제어를 수행할 수 있으며, 예를 들어 제어부(200)는 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비일 수 있다.
밸브 시험부(110)는 테스트 밸브(150)와 보조 밸브(160)와 시험부 인덕터(180)를 포함할 수 있다. 그리고, 테스트 밸브(150)는 시험의 대상이 되는 밸브 일 수 있다.
공진 회로부(120)는 복수개의 인덕터(182, 184), 복수개의 커패시터(174, 176, 178), 복수개의 서브밸브(166, 168, 170,172), 복수개의 스위치(186, 188)을 포함할 수 있다.
스위치의 턴 온은 스위치로 전류를 통하게 하는 상태 일 수 있으며, 스위치의 턴 오프는 스위치가 전류를 끊는 상태 일 수 있다.
복수개의 스위치(186, 188)중 하나는 제1 스위치(186)일 수 있으며, 복수개의 스위치(186, 188)중 다른 하나는 제2 스위치(188)일 수 있다.
테스트 밸브(150)는 복수개일 수 있으며, 테스트 밸브(150)는 복수개의 테스트 밸브 중 하나인 제1 테스트밸브(152)와 복수개의 테스트 밸브 중 다른 하나인 제2 테스트밸브(154)가 역병렬 연결된 형태일 수 있다.
보조 밸브(160)는 복수개일 수 있으며, 복수개의 보조 밸브 중 하나인 제1 보조밸브(162)와 복수개의 보조 밸브 중 다른 하나인 제2 보조밸브(164)가 역병렬로 연결된 형태일 수 있다.
복수개의 서브밸브(166, 168, 170, 172)중 제1 서브밸브(166)와 제2 서브밸브(168)는 역병렬 연결 일 수 있다.
복수개의 인덕터(182, 184)중 하나는 제1 인덕터(182)일 수 있으며, 복수개의 인덕터(182, 184)중 다른 하나는 제2 인덕터(184)일 수 있다.
공진회로부(120)는 서로 직렬 연결된 복수개의 인덕터(182, 184)와 복수개의 인덕터(182, 184)와 서로 병렬로 연결된 복수개의 커패시터(174, 176, 178)가 있을 수 있으며, 복수개의 인덕터(182, 184) 사이에 연결된 제1 스위치(186)가 있고, 복수개의 커패시터(174, 176, 178) 중 어느 하나의 커패시터와 직렬로 연결된 제2 스위치(188)를 포함할 수 있다.
제어부(200)는 제1 및 제2 스위치(186,188)를 제어할 수 있으며. 제어부(200)는 합성시험회로(100)에 포함되어 있는 복수의 밸브를 제어할 수 있다.
즉, 제어부(200)는 합성시험회로의 전반적인 제어를 수행하며, 합성시험회로(100)에 포함되어 있는 전력용 스위치인 싸이리스터(Thyristor)를 제어할 수 있다.
합성시험회로(100)는 제어부(200)가 제1 스위치(186)와 제2 스위치(188)를 턴 온하면, 사이리스터 제어 리액터(Thyristor Controlled Reactor, TCR)에 사용하는 사이리스터 밸브를 시험하기 위한 합성시험회로의 조건을 만족하게 될 수 있다.
또한, 제어부(200)가 제1 스위치(186)를 턴 온, 제2 스위치(188)를 턴 오프하면, 테스트 밸브(150)는 사이리스터 스위치 커패시터(Thyristor Switched Capacitor, TSC)에 사용되는 사이리스터 밸브를 시험하기 위한 합성시험회로의 조건을 만족하게 될 수 있다.
보조 밸브(160)는 정방향 전류와 역방향 전류가 테스트 밸브(150)에 인가 될 수 있게 사용되는 사이리스터 밸브 일 수 있다. 또한, 대전류원(130)은 저전압, 대전류를 갖는 공급원 일 수 있다.
사이리스터 제어 리액터(Thyristor Controlled Reactor, TCR)의 과전류 시험은 선택시험(Optional test)일 수 있으며, 사이리스터 스위치 커패시터(Thryristor Switched Capacitor, TSC)의 과전류 시험은 운전시험(Operational test)일 수 있다.
공진 회로부(120)는 3상 교류 전압으로부터 일정한 기준 전압 값 이상의 직류 전압을 생성하여 공진 회로부(120) 내부로 공급하는 고전압원(140)을 포함 할 수 있다.
밸브 시험부(110)는 3상 교류 전류로부터 일정한 기준 전압 값 이상의 직류 전류를 생성하여 밸브 시험부(110) 내부로 공급하는 대전류원(130)을 포함 할 수 있다.
또한, 공진 회로부(120)는 복수개의 서브 밸브(166, 168, 170, 172)를 이용하여 합성 시험 대상인 테스트 밸브(150)에 역방향 직류 전류, 순방향 직류 전류, 및 역방향 직류 전압을 인가 할 수 있다.
이하에서는 합성시험회로(100)의 연결구성을 설명할 수 있다.
합성시험회로(100)의 밸브 시험부(110)는 공진회로부(120)와 연결되며, 밸브 시험부(110)의 대전류원(130)의 일단은 시험부 인덕터(180)의 일단과 연결되고, 시험부 인덕터(180)의 타단은 보조밸브(160)의 일단과 연결되고, 보조밸브(160)의 타단은 테스트 밸브(150)의 일단과 연결되며, 테스트 밸브(150)의 타단은 대전류원(130)의 타단과 연결 될 수 있다.
공진 회로부(120)의 제3 커패시터(178)는 일단이 테스트 밸브(150)의 일단과 연결되고, 제3 커패시터(178)의 타단은 테스트 밸브(150)의 타단과 연결 될 수 있다.
또한, 제1 인덕터(182)는 일단이 제3 커패시터(178)의 일단에 연결 될 수 있으며, 타단은 제1 서브밸브(166)와 연결될 수 있다.
제1 서브밸브(166)는 제2 서브밸브(168)과 역병렬로 연결 될 수 있으며, 제1 서브밸브(168) 또는 제2 서브밸브(168)의 타단은 제2 커패시터(176)와 제1 스위치(186)의 일단에 연결될 수 있다.
제2 커패시터(176)의 타단은 제3 커패시터(178)의 타단과 연결 될 수 있다.
제1 스위치(186)의 타단은 제2 인덕터(184)의 일단과 연결되며, 제2 인덕터(184)의 타단은 제3 서브밸브(170)와 제4 서브밸브(172)의 일단과 연결 될 수 있으며, 제3 서브밸브(170)의 타단은 제2 커패시터(176)의 타단과 연결될 수 있다.
제4 서브밸브(172)의 타단은 제2 스위치(188)의 일단과 연결 될 수 있고, 제2 스위치(188)의 타단은 제1 커패시터(174)의 일단과 연결될 수 있으며, 제1 커패시터(174)의 타단은 제3 서브밸브(170)의 타단과 연결 될 수 있다.
고전압원(140)의 일단은 제2 스위치(188)의 일단과 연결되며, 타단은 제1 커패시터(174)의 타단과 연결 될 수 있다.
보조밸브(160), 테스트 밸브(150), 서브밸브(166, 168, 170, 172)는 사이리스터 밸브 일 수 있다.
스위치(168, 188)는 전력용 스위치 일 수 있으며, 턴 온/오프 동작이 가능한 전력소자일 수 도 있다.
도 2는 본 발명의 일 실시 예에 따른 사이리스터 제어 리액터(Thyristor Controlled Reactor, TCR)에 사용하는 사이리스터 밸브를 시험하기 위한 합성시험회로를 보여주며, 도 3는 본 발명의 일 실시 예에 따른 사이리스터 스위치 커패시터(Thyristor Switched Capacitor, TSC)에 사용하는 사이리스터 밸브를 시험하기 위한 합성시험회로를 보여줄 수 있다.
도 1 내지 도 3를 참조하면, 합성 시험 회로(100)는 기준 전류값 이상의 직류 전류을 생성하는 대전류원(130)과 대전류원(130)으로 부터 전류를 공급받아 전류를 도통시키는 보조 밸브 (160)와 시험의 대상이 되며, 보조 밸브 (160)로부터 전류를 인가받는 테스트 밸브(150)를 포함할 수 있다.
공진회로부(120)는 제1 및 제2 스위치(186, 188), 복수개의 서브밸브(166, 168, 170, 172)및 복수개의 커패시터(174, 176, 178)를 포함하고, 밸브 시험부(110)에 연결되며, 기준 전압값 이상의 직류 전압을 생성하는 고전압원(140)과 고전압원(140)으로부터 전압을 공급 받고, 테스트 밸브(150)에 전압 및 전류를 공급 할 수 있다.
제어부(200)는 밸브 시험부(110)와 공진 회로부(120)를 제어하며, 제1 및 제2 스위치(186, 188)를 제어하여 선택시험 또는 운전시험 하도록 제어할 수 있다.
사이리스터 제어 리액터(Thyristor Controlled Reactor, TCR)는 과전류(overcurrent)시험을 국제표준(IEC std 61954)에 따라 선택시험(Optional test)으로 분류할 수 있다.
또한, 사이리스터 스위치 커패시터(Thyristor Switched Capacitor, TSC)는 과전류(overcurrent)시험을 국제표준(IEC std 61954)에 따라, 운전시험(Operational test)으로 분류할 수 있다.
운전시험(Operational test)는 합성시험회로의 정상 운전과 비정상 운전시 반복적으로 인가되는 전압과 전류 스트레스에 대해 밸브 설계의 타당성을 입증하는 시험일 수 있다.
선택시험(Optional test)는 사용자(구매자 또는 판매자)에 의해서 추가적으로 합성시험회로의 시험을 수행하는 시험일 수 있다.
테스트 밸브(150)는 제1테스트밸브(152)와 제2테스트밸브(154)가 역병렬로 연결될 수 있다.
보조 밸브(160)는 제1보조밸브(162)와 제2보조밸브(164)가 역병렬로 연결될 수 있다.
도 2를 참고하면, 제어부(200)는 합성시험회로(100)의 사이리스터 제어 리액터에 사용되는 사이리스터 밸브를 시험하기 위해, 제1 스위치(186)와 제2 스위치(188)를 턴 온 할 수 있다.
제어부(200)는 제1 스위치(186)와 제2 스위치(188)를 턴 온 후, 제1 테스트 밸브(152)와 제1 보조밸브(162)를 동시에 턴 온할 수 있다.
제어부(200)에 의해 제1 테스트 밸브(152)와 제1 보조밸브(162)가 동시에 턴 온이 되면 역방향 교류 전류는 제1 테스트 밸브(152)에서 제1 보조밸브(162)로 흐르게 될 수 있다.
제어부(200)는 역방향 교류 전류가 0전류가 되는 설정시간(t)이 되면, 제2 서브밸브(168)을 턴 온할 수 있다. 예를 들어, 제어부(200)는 역방향 교류 전류가 0전류가 되기 200ms전, 제2 서브밸브(168)을 턴 온할 수 있다.
제2 서브밸브(168)이 턴 온 되는 순간 전류는 두 가지 방향으로 흘러나가게 될 수 있다,
두 가지 방향의 전류는 제1 테스트 밸브(152)에서 제1 보조밸브(162)로 흐르는 역방향 교류 전류와 제2 서브밸브(168)의 턴 온으로 인해 제1 인덕터(182)에서 제2 커패시터(176)로 흐르는 공진 전류 일 수 있다.
제1 테스트밸브(152)에서 제1 보조밸브(162)로 흐르는 역방향 교류 전류가 0전류가 되는 시점에 제어부(200)는 제1 보조밸브(162)를 턴 오프 할 수 있으며, 제1 보조밸브(162)를 턴 오프하면, 역방향 교류 전류는 차단이 되어 공진 전류만이 제1 테스트밸브(152)에서 제1 인덕터(182)와 제2 서브밸브(168)를 지나 제2 커패시터(176)으로 흐르게 될 수 있다.
제2 커패시터(176)으로 전류가 흐르면, 제2 커패시터(176)는 방전을 시작하고 제2 커패시터(176)의 극성은 반대로 변하게 될 수 있다. 공진 전류가 0전류가 되는 시점에, 제어부(200)는 제1 테스트밸브(152)를 턴 오프되게 할 수 있으며, 제1 서브밸브(166)는 턴 온 될 수 있다.
테스트 밸브(150)의 양단은 제2 커패시터(176)의 순방향 전압이 인가 될 수 있다. 전압 인가가 끝나면, 제어부(200)는 제2 테스트 밸브(154)와 제2 보조밸브(164)를 동시에 턴 온 할 수 있으며, 제2 보조밸브(164)에서 제2 테스트 밸브(154)로 순방향 교류 전류가 흐르게 될 수 있다.
제어부(200)는 순방향 교류 전류가 0전류가 되는 설정시간(t)이 되면, 제1 서브밸브(166)를 턴 온 할 수 있다. 예를 들어, 제어부(200)는 순방향 교류 전류가 0전류가 되기 200ms전, 제1 서브밸브(166)을 턴 온할 수 있다.
제1 서브밸브(166)가 턴 온 되는 순간 전류는 두 가지 방향으로 흐르게 될 수 있으며, 두 가지 방향은 제2 보조밸브(164)에서 제2 테스트 밸브(154)로 흐르는 순방향 교류 전류와 제1 서브밸브(166)의 턴 온 으로 인해 제2 커패시터(176)에서 제1 인덕터(182)으로 흐르는 공진 전류일 수 있다. 제2 보조밸브(164)에서 제2 테스트 밸브(154)로 흐르는 순방향 교류 전류는 0전류가 되는 시점에, 제어부(200)는 제2 보조밸브(164)를 턴 오프 할 수 있다.
순방향 교류 전류가 차단이 되면, 공진 전류는 제2 테스트밸브(154)에서 제2 커패시터(176)와 제1 서브밸브(166)를 통해 제1 인덕터(182)로 흐를 수 있다. 제2 커패시터(176)에 공진 전류가 흐르는 순간, 제2 커패시터(176)는 방전을 시작하며 극성이 반대로 변하게 될 수 있다.
공진 전류가 0전류가 되는 시점에, 제어부(200)는 제2 테스트밸브(154)를 턴 오프 할 수 있고, 제2 서브밸브(168)를 턴 온 할 수 있으며, 테스트 밸브(150) 양단은 제2 커패시터(176)의 역방향 전압이 인가 될 수 있다. 상기의 제2 커패시터(176)의 방전으로 인해 제2 커패시터(176)는 충전이 필요 할 수 있으며, 제2 커패시터(176)의 충전이 필요 하면, 제어부(200)는 제4 서브밸브(172)를 턴 온 할 수 있다.
제4 서브밸브(172)의 턴 온 되면, 제1 커패시터(174)의 방전 전류는 제2 인덕터(184)를 통해 제2 커패시터(176)을 충전 할 수 있다.
제2 커패시터(176)의 충전이 완료되면, 제어부(200)는 제4 서브밸브(172)를 턴 오프 할 수 있다.
바람직하게, 설정시간(t)은 200m일 수 있으며, 설정주기(T)는 한 주기보다 적은 주기 일 수 있다.
상기와 같은 과정을 통해, 시험밸브부(150)는 전압과 전류를 인가받아 성능을 검증 받을 수 있다.
도 3을 참고하면, 제어부(200)는 제1 스위치(186)를 턴 온하고, 제2 스위치(188)를 턴 오프 할 수 있으며, 제1 커패시터(174)는 합성시험회로(100)에서 분리가 될 수 있다.
제어부(200)는 제1 테스트 밸브(152)와 제1 보조밸브(162)가 동시에 턴 온디 되면, 역방향 교류 전류는 제1 테스트 밸브(152)에서 제1 보조밸브(162)로 흐르게 될 수 있다.
제어부(200)는 역방향 교류 전류가 0전류가 되면, 제2 테스트 밸브(154)와 제2 보조밸브(164)를 턴 온 할 수 있으며, 제2 테스트 밸브(154)와 제2 보조밸브(164)를 턴 온하면, 순방향 교류 전류는 제2 보조밸브(164)에서 제2 테스트 밸브(154)로 흐르게 될 수 있다.
제1 테스트 밸브(152)와 제2 테스트 밸브(154)는 역방향 교류 전류와 순방향 교류 전류에 의해 열 포화가 될 수 있으며, 또한, 제1 스위치(186)를 턴 온 하고, 제4 서브밸브(172)를 턴 온하여 제2 커패시터(176)를 충 전 할 수 있다.
테스트 밸브(150)가 열 포화에 도달하고, 제2 커패시터(176)가 충전이 완료 되면, 제어부(200)는 보조밸브(160)를 턴 오프 할 수 있다. 설정주기(T)가 지난 후, 제어부(200)는 제2 테스트밸브(154)와 제1 서브밸브(166)를 턴 온 할 수 있다.
설정주기(T)는 합성시험회로(100)를 테스트하기 위해 설정되는 주기 일 수 있으며, 바람직한 실시 예로는 한 주기 보다 작은 주기인 반주기일 수 있다.
제1 인덕터(182)와 제2 커패시터(176)에 의한 공진 전류는 제2 테스트밸브(154)를 통해 흐르게 될 수 있다.
제어부(200)는 공진 전류의 설정주기가 되는 0전류에서 제2 테스트밸브(154)와 제1 서브밸브(166)를 턴 오프 할 수 있으며, 제어부(200)는 제2 서브밸브(168)을 턴 온 할 수 있다.
제2 테스트밸브(154)와 제1 서브밸브(166)가 턴 오프이고, 제2 서브밸브(168)가 턴 온이 되는 순간 테스트 밸브(150) 양단은 역회복 전압이 인가가 될 수 있다.
상기의 과정을 통해 테스트 밸브(150)는 과전류와 과전류 후 발생되는 전압을 통해 합성시험회로(100)의 성능을 입증할 수 있다.
본 발명에 따른 실시 예에 의하면, 사이리스터 제어 리액터(Thyristor Controlled Reactor, TCR)에 사용되는 사이리스터 밸브와, 사이리스터 스위치 커패시터(Thyristor Switched Capacitor, TSC))에 사용되는 사이리스터 밸브를 하나의 합성 시험 설비에서 시험을 진행함으로, 시료의 상태와 종류, 이동시 발생하는 제어기 설정, 광케이블 및 부스바의 변경 작업을 생략할 수 있으며, 이에 따른 시험 시간 단축 및 생산성 향상을 달성할 수 있는 작용 효과가 있다.
또한, 본 발명에 따른 실시 예에 의하면, 사이리스터 제어 리액터(Thyristor Controlled Reactor, TCR)에 사용되는 사이리스터 밸브와, 사이리스터 스위치 커패시터(Thyristor Switched Capacitor, TSC)에 사용되는 사이리스터 밸브의 시험을 위해, 대전류원(130)과 공진 회로부(120)와, 고전압원(140)등을 공용으로 사용함으로써, 시험 설비의 설치 비용을 절감하면서, 시험 설비가 가지는 전체 면적을 획기적으로 줄일 수 있으며, 시험 설비 제어의 간편성이 향상된다. 또한 제4 서브밸브(172)를 이용하면, 제2 커패시터(176)로 흐르는 충전 전류를 정밀하게 제어함으로, 커패시터 사고를 미연에 방지할 수 있는 작용 효과가 있다.
본 발명의 일실시예에 의하면, 전술한 방법은, 프로그램이 기록된 매체에 프로세서가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 프로세서가 읽을 수 있는 매체의 예로는, ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다.
상기와 같이 기재된 실시 예들은 설명된 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
100; 합성 시험 회로, 110; 밸브 시험부,
120; 공진 회로부, 130; 데전류원;
140; 고전압원, 150; 테스트 밸브,
160; 보조 밸브, 152; 제1 테스트 밸브,
154; 제2 테스트 밸브, 162; 제1 보조밸브,
164; 제2 보조 밸브, 166; 제1 서브밸브,
168; 제2 서브밸브, 170; 제3 서브밸브,
172; 제4 서브밸브, 174; 제1 커패시터,
176; 제2 커패시터, 178; 제3 커패시터,
180; 시험부 인덕터, 182; 제1 인덕터,
184; 제2 인덕터, 186; 제1 스위치, '
188; 제2 스위치, 200; 제어부,

Claims (10)

  1. 대전류원을 포함하는 밸브 시험부;
    상기 밸브 시험부와 연결되고 고전압원을 포함하는 공진회로부; 및
    상기 밸브 시험부 및 상기 공진회로부를 제어하는 제어부를 포함하고,
    상기 밸브 시험부는 복수개의 테스트 밸브부를 더 포함하고,
    상기 공진회로부는
    서로 직렬 연결된 복수개의 인덕터와
    상기 복수개의 인덕터와 서로 병렬로 연결된 복수개의 커패시터;
    상기 복수개의 인덕터 사이에 연결된 제1 스위치;
    상기 복수개의 커패시터 중 어느 하나의 커패시터와 직렬로 연결된 제2 스위치를 더 포함하고,
    상기 제어부는 상기 제1 및 제2 스위치 중 복수개의 스위치를 제어하는
    합성 시험 회로.
  2. 제1 항에 있어서,
    상기 테스트 밸브부는 역병렬로 연결된 제1 테스트밸브와 제2 테스트밸브를 포함하고,
    상기 밸브 시험부는 복수개의 보조밸브를 더 포함하며, 상기 복수개의 보조밸브는 역병렬로 연결된 제1 보조밸브와 제2 보조밸브를 포함하는
    합성 시험 회로.
  3. 제2 항에 있어서,
    상기 공진회로부는 복수개의 서브밸브를 더 포함하며,
    상기 복수개의 서브 밸브는 역병렬로 연결된 제1 서브밸브와 제2 서브밸브를 포함하는
    합성 시험 회로.
  4. 제3 항에 있어서,
    상기 제2 스위치에 직렬로 연결된 커패시터는 제1 커패시터이며,
    상기 제어부는
    상기 제1 커패시터가 상기 공진회로부에서 분리되도록 상기 제1 스위치를 턴 온, 상기 제2 스위치를 턴 오프 시키는
    합성 시험 회로.
  5. 제4 항에 있어서,
    상기 제어부는
    상기 복수개의 커패시터 중 제2 커패시터가 충전되도록 상기 복수개의 서브 밸브 중 제4 서브밸브를 턴 온시키고, 상기 제1 스위치를 턴 온시키는
    합성 시험 회로.
  6. 제5 항에 있어서,
    상기 제어부는
    상기 테스트 밸브가 열포화 도달하고, 상기 제2 커패시터가 충전이 완료되면, 상기 제2 커패시터를 상기 고전압원과 분리되도록 상기 제4 서브밸브와 상기 제1 스위치를 턴 오프하는
    합성 시험 회로.
  7. 제6 항에 있어서,
    상기 제어부는
    상기 제2 커패시터와 상기 고전압원가 분리된 후, 설정주기가 되면, 상기 제2 테스트밸브와 상기 제1 서브밸브를 턴 온시키는
    합성 시험 회로.
  8. 제4 항에 있어서,
    상기 제어부는
    상기 제1 테스트밸브와 제1 보조밸브를 턴 온시키고,
    상기 턴 온 후 설정시간이 되면, 상기 제2 서브밸브를 턴 온 하는
    합성 시험회로.
  9. 제8 항에 있어서,
    상기 제어부는
    상기 제2 테스트밸브와 제2 보조밸브를 턴 온시키고,
    상기 턴 온후 설정시간이 되면, 상기 제1 서브밸브를 턴 온 되는
    합성 시험회로.
  10. 제1 항에 있어서,
    상기 제어부는
    상기 밸브 시험부 및 상기 공진회로가 선택시험(Optional test) 또는 운전시험(Operational test)되도록 상기 제1 및 제2 스위치 중 적어도 하나를 제어하는
    합성 시험 회로.
KR1020160012265A 2016-02-01 2016-02-01 합성 시험 회로 KR20170091364A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160012265A KR20170091364A (ko) 2016-02-01 2016-02-01 합성 시험 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160012265A KR20170091364A (ko) 2016-02-01 2016-02-01 합성 시험 회로

Publications (1)

Publication Number Publication Date
KR20170091364A true KR20170091364A (ko) 2017-08-09

Family

ID=59652555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160012265A KR20170091364A (ko) 2016-02-01 2016-02-01 합성 시험 회로

Country Status (1)

Country Link
KR (1) KR20170091364A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111751695A (zh) * 2020-07-02 2020-10-09 全球能源互联网研究院有限公司 一种igbt器件测试装置及测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111751695A (zh) * 2020-07-02 2020-10-09 全球能源互联网研究院有限公司 一种igbt器件测试装置及测试方法
CN111751695B (zh) * 2020-07-02 2023-03-14 全球能源互联网研究院有限公司 一种igbt器件测试装置及测试方法

Similar Documents

Publication Publication Date Title
Gultekin et al. Design and Implementation of a 154-kV $\pm $50-Mvar Transmission STATCOM Based on 21-Level Cascaded Multilevel Converter
Barker et al. A current flow controller for use in HVDC grids
Atalik et al. Multi-DSP and-FPGA-based fully digital control system for cascaded multilevel converters used in FACTS applications
Corzine et al. A new Z-source DC circuit breaker
Baran et al. DC distribution for industrial systems: opportunities and challenges
Hanson et al. STATCOM: a new era of reactive compensation
EP2118980B1 (en) Bipolar dc to ac power converter with dc ground fault interrupt
US8300435B2 (en) Transmission system and a method for control thereof
Mo et al. Hybrid energy storage system with active filter function for shipboard MVDC system applications based on isolated modular multilevel DC/DC converter
Ajaei et al. Fault current interruption by the dynamic voltage restorer
Tian et al. A short-time transition and cost saving redundancy scheme for medium-voltage three-phase cascaded H-bridge electronic power transformer
Ouyang et al. Control strategy for arc-suppression-coil-grounded star-connected power electronic transformers
Naderi et al. Controllable resistive type fault current limiter (CR-FCL) with frequency and pulse duty-cycle
Tian et al. 400 V/1000 kVA hybrid automatic transfer switch
US10666160B2 (en) Power conversion device and method for operating same with reactive power compensation
Senturk et al. A simple sag generator using SSRs
CN107086605B (zh) 一种电网零起升压的黑启动方法
Dijkhuizen et al. Zoning in high voltage DC (HVDC) grids using hybrid DC breaker
Sabin et al. A summary of the draft IEEE P1409 custom power application guide
CN110651407B (zh) 功率转换装置
Al Hosani et al. Fault-tolerant control of MMCs based on SCDSMs in HVDC systems during DC-cable short circuits
KR20170013774A (ko) 사이리스터 밸브를 위한 합성 시험 회로
Ismail et al. Power losses minimization in distribution system using soft open point
EP3301775A1 (en) A power converter system for power quality compensation and load balancing connected to an electric power distribution grid
KR20170091364A (ko) 합성 시험 회로