KR20170088304A - Current generation circuit and display driving device including the same - Google Patents
Current generation circuit and display driving device including the same Download PDFInfo
- Publication number
- KR20170088304A KR20170088304A KR1020170009290A KR20170009290A KR20170088304A KR 20170088304 A KR20170088304 A KR 20170088304A KR 1020170009290 A KR1020170009290 A KR 1020170009290A KR 20170009290 A KR20170009290 A KR 20170009290A KR 20170088304 A KR20170088304 A KR 20170088304A
- Authority
- KR
- South Korea
- Prior art keywords
- current
- currents
- gate
- driving
- driving elements
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
Abstract
Description
본 발명은 디스플레이 구동 장치에 관한 것으로, 더 상세하게는 디스플레이 구동 장치의 내부 회로의 보정에 이용되는 전류를 채널 간 편차 없이 동일한 크기로 생성하는 기술에 관한 것이다.BACKGROUND OF THE
디스플레이 구동 장치는 호스트 장치로부터 수신되는 영상 신호에 대응하는 소스 구동 신호를 디스플레이 패널에 제공하고, 디스플레이 패널로부터 화소 신호를 감지하고, 이를 디지털 코드로 변환하여 호스트 장치에 제공한다. 이러한 디스플레이 구동 장치는 디스플레이 패널의 화소 신호를 감지하는 감지 증폭기와, 감지 증폭기의 출력 전압을 디지털 코드로 변환하는 아날로그 디지털 변환기(Analog to Digital Converter, ADC)를 포함할 수 있다.The display driving apparatus provides the source driving signal corresponding to the video signal received from the host apparatus to the display panel, detects the pixel signal from the display panel, converts the pixel signal into a digital code, and provides the digital signal to the host apparatus. Such a display driving apparatus may include a sense amplifier for sensing a pixel signal of a display panel and an analog to digital converter (ADC) for converting an output voltage of the sense amplifier into a digital code.
감지 증폭기는 디스플레이 패널의 데이터 라인에 대응하는 채널 별로 구비된다. 이러한 감지 증폭기와 아날로그 디지털 변환기는 게인(Gain)이나 오프셋(Offset) 등을 보정하기 위해 각 채널에 동일한 크기의 전류를 제공하는 전류 생성 회로가 필요하다. The sense amplifier is provided for each channel corresponding to the data line of the display panel. These sense amplifiers and analog-to-digital converters require a current generation circuit that provides the same amount of current to each channel to compensate for gain or offset.
그런데, 종래의 전류 생성 회로는 전원부(VSS 또는 VDD)의 메탈(Metal) 저항에 의한 전류 드랍(Drop)으로 각 채널의 전류를 전달하는 트랜지스터의 게이트 소스 전압이 채널마다 다르기 때문에 동일한 크기의 전류를 제공하지 못하는 문제점이 있다.In the conventional current generation circuit, since the gate source voltage of the transistor for transferring the current of each channel differs for each channel due to the current drop by the metal resistance of the power supply section (VSS or VDD) There is a problem that it can not be provided.
이러한 채널 간 전류 편차는 디스플레이 구동 장치의 감지 증폭기와 아날로그 디지털 변환기의 보정을 부정확하게 하는 원인이 된다. 따라서, 디스플레이 구동 장치의 감지 증폭기와 아날로그 디지털 변환기의 정확한 보정을 위해 채널 간 전류 편차를 최소화하는 기술이 요구되고 있다.This channel-to-channel current deviation causes the calibration of the sense amplifier and analog-to-digital converter of the display driver to be inaccurate. Accordingly, there is a demand for a technique for minimizing a current deviation between channels in order to accurately correct a sense amplifier and an analog-to-digital converter of a display driving apparatus.
본 발명이 해결하고자 하는 기술적 과제는 채널 간 전류 편차를 최소화하여 동일한 크기의 전류를 생성할 수 있는 전류 생성 회로 및 이를 포함하는 디스플레이 구동 장치를 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a current generating circuit capable of generating a current of the same magnitude by minimizing a current deviation between channels and a display driving apparatus including the current generating circuit.
본 실시예에 따른 전류 생성 회로는, 기준 전류를 전달하는 구동 소자; 상기 구동 소자와 전류 복사 구조를 형성하고, 상기 기준 전류와 동일한 크기의 제1 내지 제n 전류를 생성하는 제1 내지 제n 구동 소자;를 포함하고, 상기 제1 내지 제n 구동 소자의 게이트에 제1 내지 제n 더미 전류가 각각 인가된다.The current generation circuit according to the present embodiment includes: a driving element for transmitting a reference current; And a first to an n-th driving element which forms a current radiating structure with the driving element and generates first to n-th currents having the same magnitude as the reference current, The first to n-th dummy currents are respectively applied.
본 실시예에 따른 전류 생성 회로는, 구동 소자를 포함하고 상기 구동 소자의 게이트에 인가되는 신호에 대응하여 크기가 결정되는 기준 전류를 생성하는 기준 전류 생성부; 및 상기 구동 소자와 전류 복사 구조를 형성하고 게이트에 제1 내지 제n 더미 전류가 각각 인가되는 제1 내지 제n 구동 소자를 포함하고, 상기 제1 내지 제n 구동 소자의 상기 게이트에 인가되는 상기 제1 내지 제n 더미 전류에 대응하여 상기 기준 전류와 동일한 크기의 제1 내지 제n 전류를 생성하는 전류 생성부;를 포함한다.The current generation circuit according to the present embodiment includes a reference current generation unit including a driving element and generating a reference current whose size is determined in accordance with a signal applied to a gate of the driving element; And a first to an n-th driving element which forms a current radiating structure with the driving element and to which first to n-th dummy currents are respectively applied to the gate, And a current generator for generating first to n-th currents having the same magnitude as the reference current corresponding to the first to the n-th dummy currents.
본 실시예에 따른 디스플레이 구동 장치는, 디스플레이 패널의 화소 신호와 전류 신호 중 적어도 하나를 감지하는 센싱 회로; 상기 센싱 회로에 의한 감지 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기; 및 상기 전류 신호를 생성하고, 상기 전류 신호를 상기 센싱 회로에 제공하는 전류 생성 회로;를 포함하고, 상기 전류 생성 회로는, 구동 소자를 포함하고 상기 구동 소자의 게이트에 인가되는 신호에 대응하여 크기가 결정되는 기준 전류를 생성하는 기준 전류 생성부; 및 상기 구동 소자와 전류 복사 구조를 형성하고 게이트에 제1 내지 제n 더미 전류가 각각 인가되는 제1 내지 제n 구동 소자를 포함하며, 상기 제1 내지 제n 구동 소자의 상기 게이트에 인가되는 상기 제1 내지 제n 더미 전류에 대응하여 상기 기준 전류와 동일한 크기의 상기 전류 신호를 상기 센싱 회로에 제공하는 전류 생성부;를 포함한다.The display driving apparatus according to the present embodiment includes a sensing circuit for sensing at least one of a pixel signal and a current signal of a display panel; An analog-to-digital converter for converting the sensing signal of the sensing circuit into a digital signal; And a current generation circuit for generating the current signal and providing the current signal to the sensing circuit, wherein the current generation circuit includes a driving element, and the magnitude corresponding to a signal applied to a gate of the driving element A reference current generator for generating a reference current to be determined; And first to n-th driving elements which form a current radiating structure with the driving elements and to which first to n-th dummy currents are applied, respectively, and wherein the first to n- And a current generator for providing the sensing circuit with the current signal having the same magnitude as the reference current corresponding to the first through the n-th dummy currents.
본 실시예에 따르면, 제1 내지 제n 구동 소자의 게이트에 제1 내지 제n 더미 전류가 인가되므로, 메탈 저항에 의한 전류 드랍이 제1 내지 제n 구동 소자의 게이트와 소스에서 동시에 이루어진다. 이를 통해 채널 간 전류 편차를 최소화할 수 있고 동일한 크기의 전류를 생성하여 센싱 회로에 제공할 수 있다.According to this embodiment, since the first to n-th dummy currents are applied to the gates of the first to the n-th driving elements, the current drop by the metal resistance is made simultaneously in the gates and the sources of the first to n-th driving elements. In this way, the current deviation between the channels can be minimized and a current of the same magnitude can be generated and provided to the sensing circuit.
또한, 본 실시예는 동일한 크기의 전류를 센싱 회로에 제공함으로써 디스플레이 구동 장치의 감지 증폭기와 아날로그 디지털 변환기의 게인이나 오프셋 등을 정확히 보정할 수 있다.In addition, the present embodiment can accurately correct the gain and offset of the sense amplifier and the analog-to-digital converter of the display driving apparatus by providing a current of the same magnitude to the sensing circuit.
도 1은 본 발명의 일 실시예에 따른 전류 생성 회로도이다.
도 2는 본 발명의 다른 실시예에 따른 전류 생성 회로도이다.
도 3은 본 발명의 또 다른 실시예에 따른 전류 생성 회로도이다.
도 4는 본 발명의 일 실시예에 따른 전류 생성 회로를 포함하는 디스플레이 구동 장치의 블록도이다.1 is a circuit diagram of a current generating circuit according to an embodiment of the present invention.
2 is a current generation circuit diagram according to another embodiment of the present invention.
3 is a circuit diagram of a current generating circuit according to another embodiment of the present invention.
4 is a block diagram of a display driving apparatus including a current generating circuit according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It is to be understood that the terminology used herein is for the purpose of description and should not be interpreted as limiting the scope of the present invention.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.The embodiments described in the present specification and the configurations shown in the drawings are preferred embodiments of the present invention and are not intended to represent all of the technical ideas of the present invention and thus various equivalents and modifications Can be.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.The terms first, second, etc. may be used to describe various components, but the components are not limited by the terms, and the terms are used only for the purpose of distinguishing one component from another Is used.
도 1은 본 발명의 일 실시예에 따른 전류 생성 회로를 도시한다.1 shows a current generating circuit according to an embodiment of the present invention.
도 1을 참고하면, 본 실시예의 전류 생성 회로(30)는 기준 전류 생성부(10) 및 전류 생성부(20)를 포함한다.Referring to FIG. 1, the
기준 전류 생성부(10)는 게이트와 드레인이 상호 연결된 구동 소자(Mref)를 포함하고, 구동 소자(Mref)의 게이트에 걸리는 신호에 대응하여 크기가 결정되는 기준 전류(IREF)를 생성한다.The reference
전류 생성부(20)는 구동 소자(Mref)와 전류 복사 구조를 형성하는 제1 내지 제n 구동 소자(M1 ~ Mn)를 포함한다. 구동 소자(Mref)는 드레인과 게이트가 상호 연결되고, 제1 내지 제n 구동 소자(M1 ~ Mn)는 게이트가 구동 소자(Mref)의 게이트와 전기적으로 연결된다. 여기서, 제1, 제n 등의 용어는 구성 요소들을 한정하는 것은 아니며, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 여기서, n은 자연수이다.The current generating
전류 생성부(20)는 구동 소자(Mref)와 전류 복사 구조를 형성하는 제1 내지 제n 구동 소자(M1 ~ Mn)를 통해서 기준 전류(IREF)와 동일한 크기의 제1 내지 제n 전류(I<1> ~ I<n>)를 생성한다.The
그리고, 본 실시예는 메탈 저항에 의한 전류 드랍에 의한 제1 내지 제n 구동 소자(M1 ~ Mn)의 게이트 소스 전압(VGS1 ~ VGSn) 간의 편차를 최소화하기 위해 제1 내지 제n 구동 소자(M1 ~ Mn)의 게이트에 더미 전류(Ip<1> ~ Ip<n>)가 인가되도록 구성한다. 여기서, 더미 전류(Ip<1> ~ Ip<n>)는 전류(I<1> ~ I<n>)와 동일한 크기로 설정될 수 있다.In order to minimize the deviation between the gate source voltages VGS1 to VGSn of the first to n-th driving elements M1 to Mn by the current drop by the metal resistance, the first to nth driving elements M1 (Ip < 1 > to Ip < n >) are applied to the gates of the gates Here, the dummy currents Ip <1> to Ip <n> may be set to the same magnitude as the currents I <1> to I <n>.
상기와 같이 제1 내지 제n 구동 소자(M1 ~ Mn)의 게이트에 인가되는 제1 내지 제n 더미 전류(Ip<1> ~ Ip<n>)에 의해 제1 내지 제n 구동 소자(M1 ~ Mn)의 게이트부터 구동 소자(Mref)의 게이트까지 전류 경로가 형성된다. 결과적으로 메탈 저항에 의한 전류 드랍이 제1 내지 제n 구동 소자(M1 ~ Mn)의 소스와 및 게이트에서 동시에 이루어지므로 제1 내지 제n 구동 소자(M1 ~ Mn)의 게이트 소스 전압(VGS1 ~ VGSn) 간의 편차를 최소화할 수 있다. As described above, the first to n-th driving elements M1 to Mn are driven by the first to the n-th dummy currents Ip <1> to Ip <n> applied to the gates of the first to nth driving elements M1 to Mn, Mn to the gate of the driving element Mref. As a result, since the current drop due to the metal resistance is simultaneously performed at the source and gate of the first to nth driving elements M1 to Mn, the gate source voltages VGS1 to VGSn ) Can be minimized.
이를 통해 본 실시예의 전류 생성 회로(30)는 기준 전류(IREF)와 동일한 크기의 제1 내지 제n 전류(I<1> ~ I<n>)를 생성할 수 있다. 여기서, 제1 내지 제n 전류(I<1> ~ I<n>)는 감지 증폭기의 보정에 이용될 수 있다. 일례로, 디스플레이 구동 장치는 디스플레이 패널의 화소 신호를 감지하기 위한 감지 증폭기들과, 감지 증폭기들의 감지 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기를 포함하며, 이러한 감지 증폭기들과 아날로그 디지털 변환기의 게인(Gain)이나 오프셋(Offset)을 정확히 보정하기 위해 동일한 크기의 제1 내지 제n 전류(I<1> ~ I<n>)를 필요로 한다.Accordingly, the
본 실시예에 따르면, 디스플레이 구동 장치의 내부 회로의 보정에 이용되는 제1 내지 제n 전류(I<1> ~ I<n>)를 채널 간 전류 편차 없이 동일한 크기로 감지 증폭기들에 제공할 수 있다.According to this embodiment, the first to n-th currents (I < 1 > to I < n >) used for the correction of the internal circuit of the display driving apparatus can be provided to the sense amplifiers have.
또한, 본 실시예는 동일한 크기의 제1 내지 제n 전류(I<1> ~ I<n>)를 감지 증폭기들에 제공함으로써 디스플레이 구동 장치의 감지 증폭기들과 아날로그 디지털 변환기의 게인(Gain)이나 오프셋(Offset) 등을 정확히 보정할 수 있다.Also, the present embodiment provides the sense amplifiers and the analog-to-digital converters of the display driver with gain (gain) of the analog-to-digital converter by providing first to n-th currents I < 1 & Offset and the like can be accurately corrected.
한편, 도 1에 도시된 일 실시예는 구동 소자(Mref)와 제1 내지 제n 구동 소자(M1 ~ Mn)를 NMOS 1-스택(stack) 구조로 구성하고 있으나, 이에 한정되는 것은 아니며, NMOS 2-스택(stack), PMOS 1-스택(stack), PMOS 2-스택(stack) 또는 n-스택(stack) 등 다양한 형태로 구성될 수 있다.1, the driving element Mref and the first to the n-th driving elements M1 to Mn are configured as an NMOS 1-stack structure, but the present invention is not limited thereto, and an NMOS A PMOS 1-stack, a PMOS 2-stack, or an n-stack, as shown in FIG.
도 2는 본 발명의 다른 실시예에 따른 전류 생성 회로를 도시한다. 이하, 도 1의 동일한 구성에 대한 설명은 도 1의 설명으로 대체한다.2 shows a current generation circuit according to another embodiment of the present invention. Hereinafter, the description of the same configuration of Fig. 1 will be replaced with the description of Fig.
도 2를 참고하면, 본 실시예의 전류 생성 회로(30)는 제1 내지 제n 더미 전류(Ip<1> ~ Ip<n>)에 의한 손실 전류를 줄이기 위해 제1 내지 제n 구동 소자(M1 ~ Mn)의 게이트 저항을 소스의 메탈 저항보다 M배 크게 구성할 수 있다. 일례로, M은 자연수이다.2, the
본 실시예는 제1 내지 제n 구동 소자(M1 ~ Mn)의 게이트의 저항을 소스의 메탈 저항보다 M배 크게 구성함으로써 요구되는 전체 더미 전류의 크기를 1/M로 줄일 수 있다. In this embodiment, the resistance of the gates of the first to the n-th driving elements M1 to Mn is set to be M times larger than the metal resistance of the source, so that the required total dummy current can be reduced to 1 / M.
이와 같이 본 실시예는 제1 내지 제n 구동 소자(M1 ~ Mn)의 게이트에 인가되는 더미 전류(Ip<1> ~ Ip<n>)를 제1 내지 제n 전류(I<1> ~ I<n>)의 1/M 배로 설정하고, 제1 내지 제n 구동 소자(M1 ~ Mn)의 게이트의 저항을 상기 제1 내지 제n 구동 소자의 소스의 저항보다 M배 크게 설정하므로, 더미 전류에 의한 전력 손실을 줄일 수 있다.Thus, in this embodiment, the dummy currents Ip <1> to Ip <n> applied to the gates of the first to the n-th driving elements M1 to Mn are divided into the first to nth currents I < n), and the resistances of the gates of the first to the n-th driving elements M1 to Mn are set to be M times larger than the resistances of the sources of the first to the n-th driving elements, The power loss caused by the power consumption can be reduced.
도 3은 본 발명의 또 다른 실시예에 따른 전류 생성 회로를 도시한다. 이하, 도 1의 동일한 구성에 대한 설명은 도 1의 설명으로 대체한다.3 shows a current generation circuit according to another embodiment of the present invention. Hereinafter, the description of the same configuration of Fig. 1 will be replaced with the description of Fig.
도 3을 참고하면, 본 실시예의 전류 생성 회로(30)는 구동 소자(Mref)와 제n 구동 소자(Mn)의 크기 비율을 Mref+Δ vs Mn로 구성한다. 즉, 기준 전류(IREF)를 전달하는 구동 소자(Mref)의 크기를 델타만큼 크게 구성한다. 여기서 델타는 전체 더미 전류(Ip<1> ~ Ip<n>의 합)가 흐를 수 있는 양에 비례한다.Referring to Fig. 3, the
본 실시예는 기준 전류(IREF)를 전달하는 구동 소자(Mref)의 크기를 전체 더미 전류가 흐를 수 있는 양에 비례하도록 크게 구성함으로써 추가적인 회로 구조 없이 더미 전류에 의한 전력 손실을 줄일 수 있다.The present embodiment can reduce the power loss due to the dummy current without additional circuit structure by enlarging the size of the driving element Mref for transmitting the reference current IREF so as to be proportional to the amount by which the entire dummy current can flow.
한편, 본 발명의 또 다른 실시예는 도 2 및 도 3의 실시예를 결합하여 구성할 수 있다. 일례로, 본 실시예는 제1 내지 제n 구동 소자(M1 ~ Mn)의 게이트에 인가되는 더미 전류(Ip<1> ~ Ip<n>)를 제1 내지 제n 전류(I<1> ~ I<n>)의 1/M 배로 설정하고, 제1 내지 제n 구동 소자(M1 ~ Mn)의 게이트의 저항을 상기 제1 내지 제n 구동 소자의 소스의 저항보다 M배 크게 설정하며, 구동 소자(Mref)의 크기를 전체 더미 전류가 흐를 수 있는 양에 비례하도록 크게 설정할 수 있다. 이를 통해 전체 더미 전류에 의한 손실을 줄일 수 있다.Meanwhile, another embodiment of the present invention can be constructed by combining the embodiments of FIG. 2 and FIG. For example, in this embodiment, the dummy currents Ip <1> to Ip <n> applied to the gates of the first to the n-th driving elements M1 to Mn are divided into first to nth currents I < And the resistances of the gates of the first to the n-th driving elements M1 to Mn are set to be M times larger than the resistances of the sources of the first to the n-th driving elements, The size of the element Mref can be set large so as to be proportional to the amount through which the entire dummy current can flow. This can reduce losses due to the total dummy current.
도 4는 본 발명의 일 실시예에 따른 전류 생성 회로를 포함하는 디스플레이 구동 장치의 블록도이다.4 is a block diagram of a display driving apparatus including a current generating circuit according to an embodiment of the present invention.
도 4를 참고하면, 본 실시예의 디스플레이 구동 장치는 전류 생성 회로(30), 센싱 회로(40) 및 아날로그 디지털 변환기(50)를 포함한다.Referring to Fig. 4, the display driving apparatus of the present embodiment includes a
전류 생성 회로(30)는 동일한 크기의 전류 신호(I<1:n>)를 생성하고, 이를 센싱 회로(40)에 제공한다. 이러한 전류 생성 회로(30)에 대한 설명은 도 1 내지 도 3의 설명으로 대체한다.The
센싱 회로(40)는 디스플레이 패널(100)의 데이터 라인에 대응하는 제1 내지 제n 감지 증폭기(도시되지 않음)를 포함하고, 제1 내지 제n 감지 증폭기를 통해서 디스플레이 패널(100)의 화소 신호(PX<1:n)와 전류 생성 회로(30)로부터 제공되는 전류 신호(I<1:n>) 중 적어도 하나를 감지한다.The
아날로그 디지털 변환기(50)는 센싱 회로(40)에 의한 감지 신호(VSEN)를 디지털 신호(DOUT)로 변환하고, 이를 타이밍 컨트롤러(도시되지 않음)에 제공한다.The analog-to-
일례로, 센싱 회로(40)는 디스플레이 패널(100)의 데이터 라인에 대응하는 채널 별로 구비된 제1 내지 제n 감지 증폭기(도시되지 않음)를 통해서 전류 신호(I<1:n>)를 감지하고, 전류 신호(I<1:n>)에 대응하는 감지 신호(VSEN)를 아날로그 디지털 변환기(50)에 제공한다. 아날로그 디지털 변환기(50)는 전류 신호(I<1:n>)에 대응하는 감지 신호(VSEN)를 디지털 신호(DOUT)로 변환하며, 이를 타이밍 컨트롤러(도시되지 않음)에 제공한다. For example, the
타이밍 컨트롤러는 수신된 디지털 신호(DOUT)를 이용하여 제1 내지 제n 감지 증폭기와 아날로그 디지털 변환기(50)의 게인이나 오프셋을 보정한다.The timing controller corrects the gain or offset of the first to n < th > sense amplifiers and the analog-to-
한편, 도 4의 실시예는 디스플레이 구동 장치가 전류 생성 회로(30)를 포함하는 것으로 구성하고 있으나, 전류 생성 회로(30)는 디스플레이 구동 장치의 외부에서 전류 신호(I<1:n>)를 제공하는 것으로 구성할 수 있다.4, the display drive device includes the
이와 같이 본 실시예에 따르면, 전류 생성 회로(30)는 제1 내지 제n 구동 소자(M1 ~ Mn)의 게이트에 제1 내지 제n 더미 전류(Ip<1> ~ Ip<n>)가 인가되므로, 메탈 저항에 의한 전류 드랍이 제1 내지 제n 구동 소자(M1 ~ Mn)의 게이트와 소스에서 동시에 이루어진다. 이를 통해 채널 간 전류 편차를 최소화할 수 있고 동일한 크기의 전류 신호(I<1:n>)를 생성할 수 있다. As described above, according to the present embodiment, the
또한, 본 실시예는 동일한 크기의 전류 신호(I<1:n>)를 센싱 회로에 제공함으로써 디스플레이 구동 장치의 감지 증폭기들과 아날로그 디지털 변환기(50)의 게인이나 오프셋 등을 정확히 보정할 수 있다.In addition, the present embodiment can accurately correct the gains and / or offsets of the sense amplifiers and the analog-to-
한편, 도 1 내지 도 3에 도시된 실시예들에 따른 전류 생성 회로(30)는 기준 전류 생성부(10)의 구동 소자(Mref)와 전류 생성부(20)의 제1 내지 제n 구동 소자(M1 ~ Mn)를 NMOS의 1-스택(stack)으로 구성하고 있으나, 이에 한정되는 것은 아니다. The
본 실시예는 구동 소자들을 PMOS로 구성할 수 있으며, 1-스택(stack)뿐만 아니라 NMOS 또는 PMOS의 멀티-스택(stack)으로 구성할 수 있다.In this embodiment, the driving elements may be composed of a PMOS, and may be configured as a multi-stack of NMOS or PMOS, as well as a 1-stack.
Claims (14)
상기 구동 소자와 전류 복사 구조를 형성하고, 상기 기준 전류와 동일한 크기의 제1 내지 제n 전류를 생성하는 제1 내지 제n 구동 소자;를 포함하고,
상기 제1 내지 제n 구동 소자의 게이트에 제1 내지 제n 더미 전류가 각각 인가되는 전류 생성 회로.A driving element for transmitting a reference current;
And first to n-th driving elements which form current radiating structures with the driving elements and generate first to n-th currents having the same magnitude as the reference current,
And the first to the n-th dummy currents are respectively applied to the gates of the first to the n-th driving elements.
상기 제1 내지 제n 더미 전류는 상기 제1 내지 제n 전류의 크기와 동일하게 설정되는 전류 생성 회로.The method according to claim 1,
Wherein the first to the n-th dummy currents are set equal to the magnitudes of the first to the n-th currents.
상기 구동 소자는 상기 게이트 및 드레인이 상호 연결되고,
상기 제1 내지 제n 구동 소자는 상기 게이트가 상기 구동 소자의 상기 게이트에 상호 연결되며,
상기 제1 내지 제n 구동 소자는 상기 제1 내지 제n 더미 전류에 의해 상기 제1 내지 상기 제n 구동 소자의 상기 게이트에서 상기 구동 소자의 상기 게이트까지 전류 경로가 형성되는 전류 생성 회로.The method according to claim 1,
Wherein the driving element has a gate and a drain connected to each other,
Wherein the first to n < th > driving elements have the gate interconnected to the gate of the driving element,
Wherein the first to the n-th driving elements form a current path from the gate of the first through the n-th driving elements to the gate of the driving element by the first through the n-th dummy currents.
상기 제1 내지 제n 더미 전류는 상기 제1 내지 제n 전류의 1/M 배로 설정되고, 상기 제1 내지 제n 구동 소자의 게이트의 저항은 상기 제1 내지 제n 구동 소자의 소스의 저항보다 M배 크게 설정되는 전류 생성 회로.The method according to claim 1,
The first to the n-th dummy currents are set to 1 / M times the first to the n-th currents, and the resistances of the gates of the first to the n-th driving elements are set to be larger than the resistances of the sources of the first to n- M times larger.
상기 구동 소자의 크기는 상기 제1 내지 제n 더미 전류가 흘러갈 수 있는 양에 비례하는 델타만큼 크게 설정되는 전류 생성 회로.The method according to claim 1,
Wherein a size of the driving element is set to be larger by a delta proportional to an amount that the first to n-th dummy currents can flow.
상기 구동 소자와 전류 복사 구조를 형성하는 제1 내지 제n 구동 소자를 포함하고, 상기 제1 내지 제n 구동 소자의 게이트에 인가되는 제1 내지 제n 더미 전류에 대응하여 상기 기준 전류와 동일한 크기의 제1 내지 제n 전류를 생성하는 전류 생성부;
를 포함하는 전류 생성 회로.A reference current generator including a driving element and generating a reference current whose magnitude is determined in accordance with a signal applied to a gate of the driving element; And
And a first to an n-th driving elements which form a current radiating structure with the driving elements, wherein the first to the n-th driving elements have the same magnitude as the reference current A current generator for generating first to n-th currents of the first to n-th currents;
And a current generator circuit.
상기 제1 내지 제n 구동 소자는 상기 제1 내지 제n 더미 전류에 의해 상기 제1 내지 상기 제n 구동 소자의 상기 게이트부터 상기 구동 소자의 상기 게이트까지 전류 경로가 형성되는 전류 생성 회로.The method according to claim 6,
Wherein the first to the n-th driving elements form a current path from the gate of the first through the n-th driving elements to the gate of the driving element by the first through the n-th dummy currents.
상기 제1 내지 제n 더미 전류는 상기 제1 내지 제n 전류의 1/M 배로 설정되고, 상기 제1 내지 제n 구동 소자의 게이트의 저항은 상기 제1 내지 제n 구동 소자의 소스의 저항보다 M배 크게 설정되는 전류 생성 회로.The method according to claim 6,
The first to the n-th dummy currents are set to 1 / M times the first to the n-th currents, and the resistances of the gates of the first to the n-th driving elements are set to be larger than the resistances of the sources of the first to n- M times larger.
상기 구동 소자의 크기는 상기 제1 내지 제n 더미 전류가 흘러갈 수 있는 양에 비례하는 델타만큼 크게 설정되는 전류 생성 회로.The method according to claim 6,
Wherein a size of the driving element is set to be larger by a delta proportional to an amount that the first to n-th dummy currents can flow.
상기 구동 소자는 게이트 및 드레인이 상호 연결되고,
상기 제1 내지 제n 구동 소자는 상기 게이트가 상기 구동 소자의 상기 게이트에 상호 연결되는 전류 생성 회로.The method according to claim 6,
The driving element has a gate and a drain connected to each other,
And the gates of the first to the n-th driving elements are mutually connected to the gate of the driving element.
상기 센싱 회로에 의한 감지 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기; 및
상기 전류 신호를 생성하고, 상기 전류 신호를 상기 센싱 회로에 제공하는 전류 생성 회로;를 포함하고,
상기 전류 생성 회로는,
구동 소자를 포함하고, 상기 구동 소자의 게이트에 인가되는 신호에 대응하여 크기가 결정되는 기준 전류를 생성하는 기준 전류 생성부; 및
상기 구동 소자와 전류 복사 구조를 형성하고 게이트에 제1 내지 제n 더미 전류가 각각 인가되는 제1 내지 제n 구동 소자를 포함하며, 상기 제1 내지 제n 구동 소자의 상기 게이트에 인가되는 상기 제1 내지 제n 더미 전류에 대응하여 상기 기준 전류와 동일한 크기의 상기 전류 신호를 상기 센싱 회로에 제공하는 전류 생성부;
를 포함하는 디스플레이 구동 장치.A sensing circuit for sensing at least one of a pixel signal and a current signal of the display panel;
An analog-to-digital converter for converting the sensing signal of the sensing circuit into a digital signal; And
And a current generation circuit for generating the current signal and providing the current signal to the sensing circuit,
Wherein the current generation circuit comprises:
A reference current generator including a driving element and generating a reference current whose magnitude is determined in accordance with a signal applied to a gate of the driving element; And
And a first to an n-th driving elements which form current radiating structures with the driving elements and to which first to n-th dummy currents are respectively applied, and the first to n- A current generator for providing the sensing circuit with the current signal having the same magnitude as the reference current corresponding to the first to nth dummy currents;
And the display driver.
상기 구동 소자는 상기 게이트 및 드레인이 상호 연결되고,
상기 제1 내지 제n 구동 소자는 상기 게이트가 상기 구동 소자의 상기 게이트에 상호 연결되며,
상기 제1 내지 제n 구동 소자는 상기 제1 내지 제n 더미 전류에 의해 상기 제1 내지 상기 제n 구동 소자의 상기 게이트부터 상기 구동 소자의 상기 게이트까지 전류 경로가 형성되는 디스플레이 구동 장치.12. The method of claim 11,
Wherein the driving element has a gate and a drain connected to each other,
Wherein the first to n < th > driving elements have the gate interconnected to the gate of the driving element,
Wherein the first through the n-th driving elements form a current path from the gate of the first through the n-th driving elements to the gate of the driving element by the first through the n-th dummy currents.
상기 제1 내지 제n 더미 전류는 상기 전류 신호의 1/M 배로 설정되고, 상기 제1 내지 제n 구동 소자의 상기 게이트의 저항은 상기 제1 내지 제n 구동 소자의 소스의 저항보다 M배 크게 설정되는 디스플레이 구동 장치.12. The method of claim 11,
The first to the n-th dummy currents are set to 1 / M times the current signal, and the resistance of the gate of the first to the n-th driving elements is M times larger than the resistance of the sources of the first to n- The display driver being set.
상기 구동 소자의 크기는 상기 제1 내지 제n 더미 전류가 흘러갈 수 있는 양에 비례하는 델타만큼 크게 설정되는 디스플레이 구동 장치.
12. The method of claim 11,
Wherein a size of the driving element is set to be larger by a delta proportional to an amount that the first through n-th dummy currents can flow.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20160008186 | 2016-01-22 | ||
KR1020160008186 | 2016-01-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20170088304A true KR20170088304A (en) | 2017-08-01 |
Family
ID=59650296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170009290A KR20170088304A (en) | 2016-01-22 | 2017-01-19 | Current generation circuit and display driving device including the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20170088304A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111369932A (en) * | 2018-12-24 | 2020-07-03 | 北京新岸线移动多媒体技术有限公司 | Driving method and driving circuit of display device |
-
2017
- 2017-01-19 KR KR1020170009290A patent/KR20170088304A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111369932A (en) * | 2018-12-24 | 2020-07-03 | 北京新岸线移动多媒体技术有限公司 | Driving method and driving circuit of display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10777119B2 (en) | Semiconductor device | |
US8471633B2 (en) | Differential amplifier and data driver | |
CN110969990B (en) | Current sensing device and organic light emitting display device including the same | |
US7696775B2 (en) | Apparatus of impedance matching for output driver and method thereof | |
CN110969970B (en) | Current sensing device and organic light emitting display device including the same | |
CN109906475B (en) | Display device and panel compensation method thereof | |
US9577619B2 (en) | Buffer circuit having amplifier offset compensation and source driving circuit including the same | |
CN110599934A (en) | Sensing circuit of display driver | |
JP2012252337A (en) | Driving apparatus, oled panel and method for driving oled panel | |
US7924198B2 (en) | Digital-to-analog converter | |
WO2017148156A1 (en) | Gray-scale voltage calibration device, system and method, and display device | |
US20140253350A1 (en) | Digital/analog converter circuit | |
KR20170088304A (en) | Current generation circuit and display driving device including the same | |
WO2009096192A1 (en) | Buffer circuit and image sensor chip comprising the same, and image pickup device | |
US10573232B2 (en) | Conversion circuit and operation method thereof, compensation device, and display apparatus | |
KR102066604B1 (en) | Comparator circuit and method for comparating signals | |
KR20160116796A (en) | Pixel bias sampling apparatus using common current source, and cmos image sensor thereof | |
US7728750B2 (en) | Display panel driver | |
TWI437528B (en) | Source driver | |
KR20160015075A (en) | Multi output power supplying apparatus, and output circuit thereof | |
US10380945B2 (en) | Current mirroring circuit, panel driving apparatus and OLED driver | |
US8184030B2 (en) | Source driver not including any P-type digital-to-analog converter | |
US9729113B2 (en) | Constant transconductance bias circuit | |
JP5384272B2 (en) | Operational amplifier | |
JP2007264564A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal |