KR20170080796A - Method of forming oxide semiconductor device - Google Patents

Method of forming oxide semiconductor device Download PDF

Info

Publication number
KR20170080796A
KR20170080796A KR1020150189828A KR20150189828A KR20170080796A KR 20170080796 A KR20170080796 A KR 20170080796A KR 1020150189828 A KR1020150189828 A KR 1020150189828A KR 20150189828 A KR20150189828 A KR 20150189828A KR 20170080796 A KR20170080796 A KR 20170080796A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
heat treatment
thin film
oxide
forming
Prior art date
Application number
KR1020150189828A
Other languages
Korean (ko)
Inventor
안병두
김현재
탁영준
Original Assignee
삼성디스플레이 주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 연세대학교 산학협력단 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150189828A priority Critical patent/KR20170080796A/en
Publication of KR20170080796A publication Critical patent/KR20170080796A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/203—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using physical deposition, e.g. vacuum deposition, sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 실시예는 산화물 반도체 소자의 제조 방법을 개시한다.
본 발명의 일 실시예에 따른 산화물 반도체 소자의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상부에 산화물 반도체 박막을 형성하는 단계; 상기 산화물 반도체 박막에 자외선을 조사하면서 상기 기판을 가압 열처리하여 액티브층을 형성하는 단계; 및 상기 액티브층 상에 소스 전극 및 드레인 전극을 형성하는 단계;를 포함한다. An embodiment of the present invention discloses a method of manufacturing an oxide semiconductor device.
A method of fabricating an oxide semiconductor device according to an embodiment of the present invention includes: forming a gate electrode on a substrate; Forming an oxide semiconductor thin film on the gate electrode; Forming an active layer by applying heat treatment to the oxide semiconductor thin film while irradiating ultraviolet rays; And forming a source electrode and a drain electrode on the active layer.

Description

산화물 반도체 소자의 제조 방법{Method of forming oxide semiconductor device} [0001] The present invention relates to a method of forming an oxide semiconductor device,

본 발명의 실시예는 산화물 반도체 소자의 제조 방법에 관한 것이다. An embodiment of the present invention relates to a method of manufacturing an oxide semiconductor device.

산화물 반도체를 활성층으로 사용하는 산화물 반도체 소자는 능동 매트릭스 액정 디스플레이(active matrix liquid crystal display: AMLCD) 또는 능동 매트릭스 유기발광소자(active matrix organic light emitting device: AMOLED)와 같은 디스플레이 장치에 사용되고 있다.BACKGROUND ART An oxide semiconductor device using an oxide semiconductor as an active layer is used in a display device such as an active matrix liquid crystal display (AMLCD) or an active matrix organic light emitting device (AMOLED).

본 발명의 실시예는 가요성 기판에 적용할 수 있는 산화물 반도체 소자를 제공한다. An embodiment of the present invention provides an oxide semiconductor device applicable to a flexible substrate.

본 발명의 일 실시예에 따른 산화물 반도체 소자의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상부에 산화물 반도체 박막을 형성하는 단계; 상기 산화물 반도체 박막에 자외선을 조사하면서 상기 기판을 가압 열처리하여 액티브층을 형성하는 단계; 및 상기 액티브층 상에 소스 전극 및 드레인 전극을 형성하는 단계;를 포함한다. A method of fabricating an oxide semiconductor device according to an embodiment of the present invention includes: forming a gate electrode on a substrate; Forming an oxide semiconductor thin film on the gate electrode; Forming an active layer by applying heat treatment to the oxide semiconductor thin film while irradiating ultraviolet rays; And forming a source electrode and a drain electrode on the active layer.

본 실시예에 있어서, 상기 자외선은 185nm 내지 365nm 사이의 파장을 갖고, 상기 가압 열처리는 200℃ 이하의 온도에서 수행될 수 있다. In the present embodiment, the ultraviolet ray has a wavelength of 185 nm to 365 nm, and the pressure heat treatment can be performed at a temperature of 200 ° C or lower.

본 실시예에 있어서, 상기 가압 열처리는 1기압보다 큰 기압 상태에서 수행될 수 있다. In the present embodiment, the pressurizing heat treatment can be performed at a pressure higher than 1 atm.

본 실시예에 있어서, 상기 열처리는 1시간 이상 수행될 수 있다. In the present embodiment, the heat treatment may be performed for one hour or more.

본 실시예에 있어서, 상기 열처리는 자외선 램프 또는 단파장 LED로부터 발생되는 자외선을 사용하여 수행될 수 있다. In this embodiment, the heat treatment may be performed using ultraviolet rays generated from an ultraviolet lamp or a short-wavelength LED.

본 실시예에 있어서, 상기 산화물 박막 증착 단계는, 산소를 포함하는 아르곤 분위기에서 수행될 수 있다. In this embodiment, the oxide thin film deposition step may be performed in an argon atmosphere containing oxygen.

본 실시예에 있어서, 상기 액티브층 형성 단계는, 공기, 산소 또는 오존 분위기 중 하나의 분위기에서 수행될 수 있다. In this embodiment, the active layer forming step may be performed in an atmosphere of air, oxygen, or an ozone atmosphere.

본 실시예에 있어서, 상기 산화물 박막 증착 단계는, 진공 증착 방법으로 수행될 수 있다.In this embodiment, the oxide thin film deposition step may be performed by a vacuum deposition method.

본 발명의 실시예는 상대적으로 낮은 온도에서 산화물 박막의 활성화(activation)가 가능하여, 가요성 기판에 산화물 반도체 소자를 제작할 수 있다. Embodiments of the present invention enable activation of an oxide thin film at a relatively low temperature, so that an oxide semiconductor device can be manufactured on a flexible substrate.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 산화물 박막 소자를 제조하는 공정을 설명하는 도면이다.
도 6은 산화물 반도체에 대해 자외선 조사 없이 후 열처리 공정을 수행하는 경우, 온도에 따른 산화물 반도체 소자의 전달 특성을 나타내는 그래프이다.
도 7은 본 발명의 실시예에 따라 제조된 산화물 반도체 소자의 전달 특성을 나타내는 그래프이다.
도 8은 본 발명의 실시예에 따라 산화물 반도체 소자를 제조하는 경우, 자외선 조사 시간에 따른 산화물 반도체 소자의 전달 특성을 나타내는 그래프이다.
도 9는 본 발명의 실시예에 따라 산화물 반도체 소자를 제조하는 경우, 자외선 조사 시간에 따른 산화물 반도체 소자의 전달 특성을 나타내는 그래프이다.
도 10은 본 발명의 일 실시예에 따른 산화물 반도체 소자를 포함하는 표시 장치의 일부를 나타내는 단면도이다. 1 to 5 are views illustrating a process for manufacturing an oxide thin film device according to an embodiment of the present invention.
6 is a graph showing transfer characteristics of an oxide semiconductor device according to temperature when a post-annealing process is performed on an oxide semiconductor without ultraviolet irradiation.
7 is a graph showing transfer characteristics of an oxide semiconductor device manufactured according to an embodiment of the present invention.
8 is a graph showing transfer characteristics of an oxide semiconductor device according to an ultraviolet irradiation time when an oxide semiconductor device is manufactured according to an embodiment of the present invention.
9 is a graph showing transfer characteristics of an oxide semiconductor device according to an ultraviolet irradiation time when an oxide semiconductor device is manufactured according to an embodiment of the present invention.
10 is a cross-sectional view illustrating a portion of a display device including an oxide semiconductor device according to an embodiment of the present invention.

본 실시예들은 다양한 변환을 가할 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 실시예들의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 내용들을 참조하면 명확해질 것이다. 그러나 본 실시예들은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. These embodiments are capable of various transformations, and specific embodiments are illustrated in the drawings and described in detail in the detailed description. The effects and features of the embodiments, and how to achieve them, will be apparent from the following detailed description taken in conjunction with the drawings. However, the embodiments are not limited to the embodiments described below, but may be implemented in various forms.

이하, 첨부된 도면을 참조하여 이하의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals refer to like or corresponding parts throughout the drawings, and a duplicate description thereof will be omitted.

이하의 실시예에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following embodiments, the terms first, second, and the like are used for the purpose of distinguishing one element from another element, not the limitative meaning.

이하의 실시예에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.In the following examples, the singular forms "a", "an" and "the" include plural referents unless the context clearly dictates otherwise.

이하의 실시예에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as inclusive or having mean that a feature or element described in the specification is present, and do not exclude the possibility that one or more other features or elements are added in advance.

이하의 실시예에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. In the following embodiments, when a portion such as a film, an area, a component, or the like is on or on another portion, not only the portion on the other portion but also another film, region, component, .

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 이하의 실시예는 반드시 도시된 바에 한정되지 않는다.In the drawings, components may be exaggerated or reduced in size for convenience of explanation. For example, the sizes and thicknesses of the components shown in the drawings are arbitrarily shown for convenience of explanation, and therefore, the following embodiments are not necessarily drawn to scale.

도 1 내지 도 4는 본 발명의 일 실시예에 따른 산화물 박막 소자를 제조하는 공정을 설명하는 도면이다. 1 to 4 are views for explaining a process for manufacturing an oxide thin film device according to an embodiment of the present invention.

본 발명의 실시예에 따른 산화물 박막 소자는 기판 상에 구비되는 배선들을 통해 제공되는 신호들을 스위칭하여 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용되는 박막 트랜지스터일 수 있다. The oxide thin film element according to an embodiment of the present invention may be a thin film transistor used as a switching element for controlling the operation of each pixel and a driving element for driving pixels by switching signals provided through wirings provided on the substrate.

도 1을 참조하면, 기판(10) 상에 버퍼층(11)을 형성하고, 버퍼층(11) 상에 게이트 전극(20)을 형성할 수 있다. Referring to FIG. 1, a buffer layer 11 may be formed on a substrate 10, and a gate electrode 20 may be formed on a buffer layer 11.

기판(10)은 가요성 기판으로서, 폴리에틸렌에테르프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리아릴레이트, 폴리에테르이미드, 폴리에테르에테르케톤, 폴리에테르술폰, 및 폴리이미드 등과 같이 내열성 및 내구성이 우수한 플라스틱을 소재로 만들어질 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 가요성 있는 다양한 소재가 사용될 수 있다. The substrate 10 is a flexible substrate having a heat resistant and durable plastic such as polyethylene ether phthalate, polyethylene naphthalate, polycarbonate, polyarylate, polyetherimide, polyetheretherketone, polyether sulfone, and polyimide It can be made of material. However, the present invention is not limited thereto, and various flexible materials can be used.

버퍼층(11)은 기판(10)을 통해 불순 원소가 침투하는 것을 차단하고, 표면을 평탄화하는 기능을 수행하며, 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiOx)과 같은 무기물로 단층 또는 복수층으로 형성될 수 있다.The buffer layer 11 functions to block penetration of impurity elements through the substrate 10 and functions to planarize the surface and may be a single layer or a thin film of an inorganic material such as silicon nitride (SiN x ) and / or silicon oxide (SiO x ) And may be formed in a plurality of layers.

게이트 전극(20)은 제1 도전층을 기판(10) 상부에 증착한 후, 이를 패터닝하여 형성할 수 있다. 제1 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 단층 또는 다층으로 형성될 수 있다. 예를 들어, 게이트 전극(20)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 형성될 수 있다. The gate electrode 20 may be formed by depositing a first conductive layer on the substrate 10 and patterning the same. The first conductive layer may be formed as a single layer or a multilayer using a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like. For example, the gate electrode 20 may be formed of a metal such as Al, Pt, Pd, Ag, Mg, Au, Ni, Ne, May be formed of at least one metal selected from iridium (Ir), chromium (Cr), lithium (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W) and copper (Cu).

게이트 전극(20)은 표시장치의 게이트 라인과 전기적으로 연결될 수 있다. The gate electrode 20 may be electrically connected to the gate line of the display device.

도 2를 참조하면, 게이트 전극(20) 상부에 게이트 절연막(13)이 형성되고, 게이트 절연막(13) 상에 반도체 박막을 형성한 후, 반도체 박막을 패터닝하여 반도체 패턴(30)을 형성할 수 있다. 2, a gate insulating film 13 is formed on the gate electrode 20, a semiconductor thin film is formed on the gate insulating film 13, and then the semiconductor thin film is patterned to form the semiconductor pattern 30 have.

게이트 절연막(13)은 무기 절연막으로 형성될 수 있다. 예를 들어, 게이트 절연막(13)은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 가운데 선택된 하나 이상의 절연막이 단일층 또는 복수층으로 형성될 수 있다. The gate insulating film 13 may be formed of an inorganic insulating film. For example, the gate insulating film 13 may be formed of at least one insulating film selected from SiO 2 , SiN x , SiON, Al 2 O 3 , TiO 2 , Ta 2 O 5 , HfO 2 , ZrO 2 , BST, Layer.

반도체 박막은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함하는 반도체 산화물을 사용하여 형성될 구성될 수 있다. 예를 들면, 반도체 박막은 인듐-갈륨-아연 산화물(IGZO), 갈륨 아연 산화물(GaZnxOy), 인듐 주석 산화물(ITO), 인듐아연 산화물(IZO), 아연 마그네슘 산화물(ZnMgxOy), 아연 주석 산화물(ZnSnxOy), 아연 지르코늄 산화물(ZnZrxOy), 아연 산화물(ZnOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-갈륨-하프늄 산화물(IGHO), 주석-알루미늄-아연 산화물(TAZO), 인듐-갈륨-주석 산화물(IGSO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 따르면, 반도체 박막은 전술한 반도체 산화물에 리튬(Li), 나트륨(Na), 망간(Mn), 니켈(Ni), 팔라듐(Pd), 구리(Cu), 탄소(C), 질소(N), 인(P), 티타늄(Ti), 지르코늄(Zr), 바나듐(V), 루테늄(Ru), 게르마늄(Ge), 주석(Sn), 불소(F) 등이 도핑된 조성을 가질 수 있다. 이들은 단독으로 또는 서로 조합되어 첨가될 수 있다. The semiconductor thin film contains indium, zinc, gallium, tin, titanium, aluminum, hafnium, zirconium and magnesium. , A ternary compound (ABx), a ternary compound (ABxCy), a tetravalent compound (ABxCyDz), or the like. For example, the semiconductor thin film may be formed of indium-gallium-zinc oxide (IGZO), gallium zinc oxide (GaZnxOy), indium tin oxide (ITO), indium zinc oxide (IZO), zinc magnesium oxide (ZnMgxOy), zinc tin oxide ), Zinc zirconium oxide (ZnZrxOy), zinc oxide (ZnOx), gallium oxide (GaOx), titanium oxide (TiOx), tin oxide (SnOx), indium oxide (InOx), indium-gallium-hafnium oxide (IGHO) Aluminum-zinc oxide (TAZO), indium-gallium-tin oxide (IGSO), and the like. These may be used alone or in combination with each other. According to other exemplary embodiments, the semiconductor thin film may be formed by depositing lithium, lithium, sodium, manganese, nickel, palladium, copper, carbon Doped with nitrogen (N), phosphorus (P), titanium (Ti), zirconium (Zr), vanadium (V), ruthenium (Ru), germanium (Ge), tin Composition. These may be added alone or in combination with each other.

또한, 반도체 박막은 전술한 반도체 산화물을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.Further, the semiconductor thin film may have a single-layer structure or a multi-layer structure including the above-described semiconductor oxide.

반도체 박막은 스퍼터법, CVD(화학기상증착)법, ALD(원자층증착)법 등의 진공 증착 공정에 의해 기판(10) 상부에 형성될 수 있다. 반도체 박막은 산소를 포함하는 아르곤 분위기 하에서 증착될 수 있다. The semiconductor thin film may be formed on the substrate 10 by a vacuum deposition process such as a sputtering method, a CVD (Chemical Vapor Deposition) method, or an ALD (atomic layer deposition) method. The semiconductor thin film may be deposited under an argon atmosphere containing oxygen.

도 3을 참조하면, 반도체 패턴(30)으로 자외선을 조사하는 공정과 동시에 기판(10)에 대해 가압 열처리 공정을 수행한다. Referring to FIG. 3, the substrate 10 is subjected to a pressurizing heat treatment process at the same time as the step of irradiating the semiconductor pattern 30 with ultraviolet light.

일반적으로 스퍼터법을 이용하는 경우, 산화물 반도체 박막은 상온에서 증착이 가능하지만, 300℃ 이상의 후 열처리를 통한 활성화(activation) 공정이 수행되어야 비로소 산화물 반도체 특성을 갖게 된다. 이는 스퍼터로 제작된 산화물 반도체 박막은 물리적으로만 결합이 되어 있기 때문에 후 열처리를 통하여 비로소 화학적 결합이 형성되기 때문이다. In general, when the sputtering method is used, the oxide semiconductor thin film can be deposited at room temperature. However, the oxide semiconductor thin film can not be oxidized until the activation process is performed through post-annealing at 300 ° C or higher. This is because the oxide semiconductor thin film formed by sputtering is only physically bonded, and chemical bonding is formed only through post-heat treatment.

그러나, 이 경우 300℃ 이상의 높은 온도에서의 열처리가 필요하기 때문에, 산화물 반도체 소자를 상대적으로 낮은 녹는점을 갖는 polycarbonate(PC)(녹는점: 120oC), polyether etherketone(PEEK)(녹는점: 250oC), polyethersulphone(PES)(녹는점: 200oC), polyethylene naphthalate(PEN)(녹는점: 155oC), polyethyleneterephthalate(PET)(녹는점: 150oC) 등의 가요성 기판에 적용하기 어렵다는 한계가 있다. However, in this case, polycrystalline oxide (PC) (melting point: 120 ° C), polyether etherketone (PEEK) (melting point: a flexible substrate, such as 150 o C): 250 o C ), polyethersulphone (PES) ( melting point: 200 o C), polyethylene naphthalate (PEN) ( melting point: 155 o C), polyethyleneterephthalate ( PET) ( melting point It is difficult to apply it.

도 6은 산화물 반도체에 대해 자외선 조사 없이 후 열처리 공정을 수행하는 경우, 온도에 따른 산화물 반도체 소자의 전달 특성을 나타내는 그래프이다. 6 is a graph showing transfer characteristics of an oxide semiconductor device according to temperature when a post-annealing process is performed on an oxide semiconductor without ultraviolet irradiation.

도 6을 참조하면, 산화물 반도체(예를 들어, 스퍼터로 형성된 InGaZnO 산화물 반도체)는 물리적 결합에서 화학적 결합을 위한 활성화가 300oC 이상의 열처리 공정을 필요로 함을 알 수 있다. Referring to FIG. 6, it can be seen that an oxide semiconductor (for example, an InGaZnO oxide semiconductor formed by sputtering) requires a heat treatment process of 300 o C or more for activation for chemical bonding in physical bonding.

본 발명의 실시예에서는 열처리 공정과 동시에 자외선 조사 공정을 수행함으로써 열처리 온도를 200oC 이하로 낮출 수 있다. In the embodiment of the present invention, the heat treatment temperature can be lowered to 200 o C or lower by performing the ultraviolet irradiation process simultaneously with the heat treatment process.

본 발명의 실시예에서는 열처리 공정을 가압 상태에서 수행한다. 가압은 1기압(atm) 보다 높고, 50기압(atm) 이하로 적용할 수 있다. 예를 들어, 5기압 이상 30기압 이하인 상태에서 열처리 공정을 수행할 수 있다. 즉, 본 발명의 실시예는 고압의 열처리 공정과 동시에 자외선 조사 공정을 수행함으로써 열처리 온도를 200oC 보다 낮은 온도로 낮출 수 있다. In the embodiment of the present invention, the heat treatment process is performed under pressure. The pressurization is higher than 1 atm and can be applied at 50 atm or less. For example, the heat treatment process can be performed at a temperature of 5 to 30 atm. That is, in the embodiment of the present invention, the heat treatment temperature can be lowered to a temperature lower than 200 ° C by performing the ultraviolet ray irradiation process at the same time as the high-pressure heat treatment process.

자외선 조사 공정은 약 30분 내지 2시간 동안 수행될 수 있고, 약 180nm 내지 370nm 사이의 파장 대역이 사용될 수 있다. 자외선은 자외선 램프 또는 단파장 LED로부터 생성될 수 있다. The ultraviolet irradiation process may be performed for about 30 minutes to 2 hours, and a wavelength band of about 180 nm to 370 nm may be used. Ultraviolet light may be generated from an ultraviolet lamp or a short wavelength LED.

열처리 공정은 기판(10)을 핫 플레이트 상에 배치한 후에 수행되거나, 기판(10)을 퍼니스 내에 로딩시킨 후에 수행될 수 있다. 열처리 공정은 기판(10)의 외면 또는 외면의 반대 면, 즉 산화물 반도체 소자가 형성되는 면에 대해 수행될 수 있다. 열처리 공정은 공기, 산소 또는 오존 분위기 하에서 수행될 수 있다. The heat treatment process may be performed after the substrate 10 is placed on the hot plate, or may be performed after the substrate 10 is loaded into the furnace. The heat treatment process may be performed on the opposite surface of the substrate 10, that is, the surface on which the oxide semiconductor element is formed. The heat treatment process can be carried out under air, oxygen or ozone atmosphere.

반도체 패턴(30)에 자외선 조사 및 가압 열처리를 수행함으로써 반도체 패턴(30)이 활성화되어 반도체의 전달특성(Transfer characteristics)을 갖는 활성층(35)이 형성된다. The semiconductor pattern 30 is activated by ultraviolet ray irradiation and pressure heat treatment to form the active layer 35 having transfer characteristics of the semiconductor.

도 3의 실시예에서는 반도체 패턴(30)에 대해 자외선 조사 및 가압 열처리를 수행하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 반도체 박막 증착 후 자외선 조사 및 가압 열처리를 수행한 후 패터닝하여 활성층(35)을 형성할 수도 있다. In the embodiment of FIG. 3, the ultraviolet ray irradiation and the pressurizing heat treatment are performed on the semiconductor pattern 30, but the embodiment of the present invention is not limited thereto. For example, after the semiconductor thin film is deposited, the active layer 35 may be formed by performing ultraviolet ray irradiation and pressure heat treatment, followed by patterning.

도 3의 실시예에서는 열처리 공정이 기판(10)의 외면에 대해 수행되고 있으나, 본 발명의 실시예는 이에 한정되지 않는다. 다른 예시적인 실시예들에 따르면, 열처리 공정이 기판(10)의 외면의 반대면에 대해 수행될 수도 있다. 또 다른 예시적인 실시예들에 따르면 자외선 조사 공정 및 열처리 공정이 기판(10)의 외면 및 반대면에 대해 동시에 수행될 수도 있다. In the embodiment of FIG. 3, the heat treatment process is performed on the outer surface of the substrate 10, but the embodiment of the present invention is not limited thereto. According to other exemplary embodiments, a heat treatment process may be performed on the opposite side of the outer surface of the substrate 10. According to other exemplary embodiments, an ultraviolet irradiation process and a heat treatment process may be performed simultaneously with respect to the outer surface and the opposite surface of the substrate 10.

도 4를 참조하면, 활성층(35) 상에 소스 및 드레인 전극들(40a 및 40b)을 형성한다. 소스 및 드레인 전극들(40a 및 40b)은 제2 도전층을 기판(10) 상부에 증착한 후, 이를 패터닝하여 형성할 수 있다. Referring to FIG. 4, source and drain electrodes 40a and 40b are formed on the active layer 35. FIG. The source and drain electrodes 40a and 40b may be formed by depositing a second conductive layer on the substrate 10 and then patterning the same.

소스 및 드레인 전극들(40a 및 40b)은 각각 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 단일층 또는 복수층으로 형성될 수 있다. 형성될 수 있다. 예를 들면, 소스 및 드레인 전극들(40a 및 40b)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금, 이들의 질화물, 스트론튬 루테늄 산화물(SrRuxOy), 인듐 주석 산화물, 인듐 아연 산화물, 아연 산화물, 주석 산화물, 탄소 나노 튜브 등을 하나 또는 하나 이상 포함할 수 있다. The source and drain electrodes 40a and 40b may be formed of a single layer or a plurality of layers using a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like. . For example, the source and drain electrodes 40a and 40b may be formed of any of Al, Pt, Pd, Ag, Mg, Au, Ni, (Al), or a mixture thereof, such as neodymium (Nd), iridium (Ir), chromium (Cr), nickel (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten Nitride of strontium ruthenium oxide (SrRuxOy), indium tin oxide, indium zinc oxide, zinc oxide, tin oxide, carbon nanotube, and the like.

소스 및 드레인 전극들(40a 및 40b)은 게이트 절연막(13) 상으로 연장될 수 있으며, 활성층(35)의 양 단부와 각각 컨택하고, 활성층(35)의 중앙부를 노출시킬 수 있다.The source and drain electrodes 40a and 40b may extend over the gate insulating film 13 and may contact the both ends of the active layer 35 to expose the center of the active layer 35. [

도시되지 않았으나, 소스 및 드레인 전극들(40a 및 40b)에 의해 노출되는 활성층(30) 상에 식각 저지층을 형성할 수 있다. 식각 저지층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 반도체 산화물 등을 사용하여 형성될 수 있다.Although not shown, an etch stop layer may be formed on the active layer 30 exposed by the source and drain electrodes 40a and 40b. The etch stop layer may be formed using silicon oxide, silicon nitride, silicon oxynitride, semiconductor oxide, or the like.

소스 및 드레인 전극들(40a 및 40b) 상부에는 보호층(15)이 형성될 수 있다. 보호층(15)은 소스 및 드레인 전극들(40a 및 40b)과 노출된 활성층(35)의 중앙부를 덮을 수 있다. 보호층(15)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 사용하여 형성될 수 있다.A protective layer 15 may be formed on the source and drain electrodes 40a and 40b. The protective layer 15 may cover the source and drain electrodes 40a and 40b and the central portion of the exposed active layer 35. [ The protective layer 15 may be formed using silicon oxide, silicon nitride, silicon oxynitride or the like.

도 1 내지 도 4에 도시된 실시예에서는, 활성층(35) 아래에 게이트 전극(20)이 위치하는 바텀-게이트(bottom-gate) 구조의 산화물 반도체 소자가 예시적으로 도시되어 있으나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 산화물 반도체 소자는 활성층(35) 상부에 게이트 전극이 배치되는 탑-게이트(top-gate) 구조를 가질 수도 있다.In the embodiment shown in FIGS. 1 to 4, an oxide semiconductor device having a bottom-gate structure in which the gate electrode 20 is located under the active layer 35 is exemplarily shown. However, The embodiment is not limited thereto. For example, the oxide semiconductor device may have a top-gate structure in which a gate electrode is disposed on the active layer 35.

도 1 내지 도 4에 도시된 실시예에서는, 소스 및 드레인 전극들(40a 및 40b)을 형성하기 전에 산화물 반도체 박막에 자외선 조사 및 가압 열처리를 수행하는 공정이 예시적으로 도시되어 있으나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 도 5에 도시된 바와 같이, 소스 및 드레인 전극들(40a 및 40b)과 보호층(15)을 형성한 후, 자외선 조사 및 가압 열처리를 수행할 수도 있다. In the embodiment shown in FIGS. 1 to 4, a process of irradiating the oxide semiconductor thin film with ultraviolet light and pressurizing heat treatment before forming the source and drain electrodes 40a and 40b is exemplarily shown. However, The embodiment is not limited thereto. For example, as shown in FIG. 5, after the source and drain electrodes 40a and 40b and the protective layer 15 are formed, ultraviolet irradiation and pressure heat treatment may be performed.

도 7은 본 발명의 실시예에 따라 제조된 산화물 반도체 소자의 전달 특성을 나타내는 그래프이다. 7 is a graph showing transfer characteristics of an oxide semiconductor device manufactured according to an embodiment of the present invention.

도 7의 그래프에는 비교예로서, 산화물 반도체 박막에 자외선만을 조사하는 경우, 자외선 조사 없이 열처리를 수행한 경우, 열처리 후 자외선을 조사한 경우, 및 자외선 조사 후 열처리를 수행한 경우의 전달 특성이 함께 도시되어 있다. In the graph of Fig. 7, as a comparative example, when the oxide semiconductor thin film is irradiated with only ultraviolet rays, when heat treatment is performed without ultraviolet irradiation, when ultraviolet rays are irradiated after heat treatment, and when heat treatment is performed after ultraviolet irradiation, .

InGaZnO 산화물 반도체 박막은 In:Ga:Zn의 비율이 1:1:1인 스터퍼 타겟을 통해 thermal oxide SiO2가 성장된 p+ Si 기판 위에 스퍼터를 사용하여 증착하였다. SiO2/p+ Si 기판은 아세톤과 메탄올 순으로 초음파 세척을 각각 10분씩 실시한 뒤에 질소건을 이용하여 기판을 블러링 해주었다. InGaZnO의 박막은 스퍼터를 이용하여 증착하고, 이때의 증착 분위기는 아르곤으로 working pressure는 5mTorr였다. 증착 시간은 5분 동안 하여 InGaZnO의 산화물 반도체는 대략 40nm의 두께를 갖도록 하였다. 그 이후, 활성화를 위해 열처리와 UV 조사를 통하여 InGaZnO의 활성화를 진행하였다. The InGaZnO oxide semiconductor thin film was deposited by sputtering on a p + Si substrate on which thermal oxide SiO 2 was grown through a stuffer target having a ratio of In: Ga: Zn of 1: 1: 1. The SiO 2 / p + Si substrate was ultrasonically cleaned in acetone and methanol for 10 min each, and the substrate was then blurred using a nitrogen gun. The thin film of InGaZnO was deposited by sputtering, and the deposition atmosphere was argon and the working pressure was 5 mTorr. The deposition time was 5 minutes so that the oxide semiconductor of InGaZnO had a thickness of about 40 nm. After that, the activation of InGaZnO was proceeded by heat treatment and UV irradiation for activation.

도 7의 그래프로부터 자외선 조사와 동시에 가압 열처리 공정을 수행하는 본 발명의 실시예에 따른 산화물 반도체 소자의 전달 특성이 가장 우수함을 알 수 있다. From the graph of FIG. 7, it can be seen that the transfer characteristics of the oxide semiconductor device according to the embodiment of the present invention performing the pressurizing heat treatment process at the same time as the ultraviolet ray irradiation are excellent.

도 8은 본 발명의 실시예에 따라 산화물 반도체 소자를 제조하는 경우, 자외선 조사 시간에 따른 산화물 반도체 소자의 전달 특성을 나타내는 그래프이다. 8 is a graph showing transfer characteristics of an oxide semiconductor device according to an ultraviolet irradiation time when an oxide semiconductor device is manufactured according to an embodiment of the present invention.

도 8의 실험예는 산화물 반도체(예를 들어, 스퍼터로 형성된 InGaZnO 산화물 반도체) 박막에 365nm의 단일 파장 대역을 갖는 자외선을 150℃ 열처리에서 각각 30분, 1시간, 2시간 동안 조사한 경우이다. 8 is a case where an ultraviolet ray having a single wavelength band of 365 nm is irradiated to a thin film of an oxide semiconductor (for example, an InGaZnO oxide semiconductor formed by sputtering) for 30 minutes, 1 hour, and 2 hours respectively by heat treatment at 150 占 폚.

도 8을 참조하면, 1시간 이상의 자외선 조사 시에 반도체 전달 특성이 나타남을 알 수 있다. 이는 빛 에너지가 반도체 박막 내부의 약한 결합과 상대적으로 낮은 이원자 결합을 분해시키고, 이온화된 산소 공공 및 EHP(electron hole pair)를 만들지만, 150℃의 열처리를 동시에 진행함으로써 분해된 결합을 다시 재결합시키게 되어 이온화된 산소 공공 및 EHP에 대한 영향을 감소시키기 때문이다. 또한 상온에 비해 150℃의 열처리에 의해 오존에 대한 oxygen radical들의 확산이 상온보다 훨씬 빠르기 때문이다. 반면 30분의 짧은 자외선 조사의 경우에는 이러한 재결합이 상대적으로 적기 때문에 낮은 전달 특성을 갖게 된다.Referring to FIG. 8, it can be seen that the semiconductor transfer characteristic is exhibited when irradiated with ultraviolet rays for 1 hour or more. This is because the light energy decomposes the weak bonds and the relatively low dichroic bonds in the semiconductor thin film to produce ionized oxygen vacancies and electron hole pairs (EHPs), but the heat treatment at 150 ° C is simultaneously carried out to recombine the decomposed bonds Thereby reducing the effects on ionized oxygen vacancies and EHP. Also, the diffusion of oxygen radicals to ozone is much faster than that at room temperature by the heat treatment at 150 ℃ compared with the room temperature. On the other hand, in the case of a short ultraviolet ray irradiation of 30 minutes, the recombination is relatively small, and therefore, the low transfer characteristic is obtained.

도 9는 본 발명의 실시예에 따라 산화물 반도체 소자를 제조하는 경우, 자외선 조사 시간에 따른 산화물 반도체 소자의 전달 특성을 나타내는 그래프이다. 9 is a graph showing transfer characteristics of an oxide semiconductor device according to an ultraviolet irradiation time when an oxide semiconductor device is manufactured according to an embodiment of the present invention.

도 9의 실험예는 산화물 반도체(예를 들어, 스퍼터로 형성된 InGaZnO 산화물 반도체) 박막에 185nm와 256nm의 파장 대역을 갖는 자외선을 150℃ 열처리에서 30분, 1시간, 2시간 동안 조사한 경우이다. In the experiment of FIG. 9, ultraviolet rays having wavelength bands of 185 nm and 256 nm were irradiated to the thin film of oxide semiconductor (for example, InGaZnO oxide semiconductor formed by sputtering) for 30 minutes, 1 hour, and 2 hours by heat treatment at 150 占 폚.

도 9를 참조하면, 2시간의 자외선 조사 시에 반도체 전달 특성이 나타남을 알 수 있다. 이는 빛 에너지가 반도체 박막 내부의 약한 결합과 상대적으로 낮은 이원자 결합을 분해시키고, 이온화된 산소 공공 및 EHP(electron hole pair)를 만들지만, 150℃의 열처리를 동시에 진행함으로써 분해된 결합을 다시 재결합시키게 되어 이온화된 산소 공공 및 EHP에 대한 영향을 감소시키기 때문이다. 또한 상온에 비해 150℃의 열처리에 의해 오존에 대한 oxygen radical들의 확산이 상온보다 훨씬 빠르기 때문이다. 반면 30분 및 1시간의 자외선 조사의 경우에는 이러한 재결합이 상대적으로 적기 때문에 낮은 전달 특성을 갖게 된다.Referring to FIG. 9, it can be seen that the semiconductor transfer characteristic is exhibited during 2 hours of ultraviolet irradiation. This is because the light energy decomposes the weak bonds and the relatively low dichroic bonds in the semiconductor thin film to produce ionized oxygen vacancies and electron hole pairs (EHPs), but the heat treatment at 150 ° C is simultaneously carried out to recombine the decomposed bonds Thereby reducing the effects on ionized oxygen vacancies and EHP. Also, the diffusion of oxygen radicals to ozone is much faster than that at room temperature by the heat treatment at 150 ℃ compared with the room temperature. On the other hand, in case of irradiation with ultraviolet rays for 30 minutes and 1 hour, the recombination is relatively small, and therefore, low transfer characteristics are obtained.

도 10은 본 발명의 일 실시예에 따른 산화물 반도체 소자를 포함하는 표시 장치의 일부를 나타내는 단면도이다. 10 is a cross-sectional view illustrating a portion of a display device including an oxide semiconductor device according to an embodiment of the present invention.

도 10을 참조하면, 기판(10) 상부에 산화물 반도체 트랜지스터(TFT)가 구비된다. 이하에서는 도 1 내지 도 4의 실시예와 동일한 구성에 대한 상세한 설명은 생략한다. Referring to FIG. 10, an oxide semiconductor transistor (TFT) is provided on the substrate 10. Hereinafter, a detailed description of the same components as those of the embodiments of FIGS. 1 to 4 will be omitted.

표시장치는 가요성 기판으로 구현된 플렉서블 표시장치로서, 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 플라즈마 표시 장치(plasma display panel, PDP) 및 전기 영동 표시 장치(electrophoretic display) 등을 포함할 수 있다. The display device may be a flexible display device implemented as a flexible substrate, such as a liquid crystal display (LCD), an organic light emitting diode (OLED) display, a plasma display panel (PDP) An electrophoretic display, and the like.

산화물 반도체 트랜지스터(TFT)는 게이트 전극(20), 활성층(35), 소스 및 드레인 전극들(40a 및 40b)을 포함할 수 있다. The oxide semiconductor transistor (TFT) may include a gate electrode 20, an active layer 35, and source and drain electrodes 40a and 40b.

게이트 전극(20)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 단층 또는 다층으로 형성될 수 있다. The gate electrode 20 may be formed as a single layer or a multilayer using a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like.

활성층(35)은 산화물 반도체를 포함한다. 산화물 반도체는 InGaZnO와 같은 다 성분계 물질뿐만 아니라, ZnO, InO, SnO 등 계열의 단일 산화물 조성, InZnO, InGaO, ZnSnO 등의 이중 산화물 조성의 산화물 반도체를 포함할 수 있다. The active layer 35 includes an oxide semiconductor. The oxide semiconductor may include a single oxide composition such as ZnO, InO, and SnO, oxide semiconductors having a double oxide composition such as InZnO, InGaO, and ZnSnO, as well as multi-component materials such as InGaZnO.

활성층(35)은 스퍼터, CVD, ALD, 등의 진공 증착법에 의해 증착된 산화물 반도체 박막에 대해 자외선 조사 및 열처리를 동시에 수행함으로써 형성될 수 있다. The active layer 35 may be formed by simultaneously performing ultraviolet ray irradiation and heat treatment on the oxide semiconductor thin film deposited by a vacuum deposition method such as sputtering, CVD, or ALD.

자외선 조사 공정은 약 30분 내지 2시간 동안 약 180nm 내지 370nm 사이의 파장 대역을 갖는 자외선을 산화물 반도체 박막에 조사하는 공정이다. The ultraviolet irradiation step is a step of irradiating the oxide semiconductor thin film with ultraviolet rays having a wavelength band of about 180 to 370 nm for about 30 minutes to 2 hours.

열처리 공정은 공기, 산소 또는 오존 분위기 하에서 1기압(atm) 보다 높은 압력 상태에서 200oC 이하의 온도로 열처리하는 공정이다. The heat treatment process is a process in which heat treatment is performed at a temperature of 200 ° C or less under a pressure higher than 1 atm (atm) in air, oxygen or ozone atmosphere.

자외선 조사 공정 및 가압 상태의 열처리 공정은 동시에 수행된다. The ultraviolet irradiation process and the heat treatment process in a pressurized state are simultaneously performed.

소스 및 드레인 전극들(40a 및 40b)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 단층 또는 다층으로 형성될 수 있다.The source and drain electrodes 40a and 40b may be formed as a single layer or a multilayer using a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like.

본 발명의 실시예는 산화물 반도체 박막에 UV 조사와 고압 상태의 열처리를 동시에 수행함으로써 저온에서 산화물 반도체 박막의 활성화를 수행한다. 이에 따라 가요성 기판에 산화물 반도체 박막의 적용을 가능하게 한다. The embodiment of the present invention performs the activation of the oxide semiconductor thin film at a low temperature by simultaneously performing UV irradiation and heat treatment in a high pressure state on the oxide semiconductor thin film. This makes it possible to apply the oxide semiconductor thin film to the flexible substrate.

이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the exemplary embodiments, and that various changes and modifications may be made therein without departing from the scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

Claims (8)

기판 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극 상부에 산화물 반도체 박막을 형성하는 단계;
상기 산화물 반도체 박막에 자외선을 조사하면서 상기 기판을 가압 열처리하여 액티브층을 형성하는 단계; 및
상기 액티브층 상에 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 산화물 반도체 소자의 제조 방법.Forming a gate electrode on the substrate;
Forming an oxide semiconductor thin film on the gate electrode;
Forming an active layer by applying heat treatment to the oxide semiconductor thin film while irradiating ultraviolet rays; And
And forming a source electrode and a drain electrode on the active layer. 제1항에 있어서,
상기 자외선은 185nm 내지 365nm 사이의 파장을 갖고,
상기 가압 열처리는 200℃ 이하의 온도에서 수행되는, 산화물 반도체 소자의 제조 방법.The method according to claim 1,
The ultraviolet ray has a wavelength between 185 nm and 365 nm,
Wherein the pressure heat treatment is performed at a temperature of 200 DEG C or less. 제1항에 있어서,
상기 가압 열처리는 1기압보다 큰 기압 상태에서 수행되는, 산화물 반도체 소자의 제조 방법.The method according to claim 1,
Wherein the pressurizing heat treatment is performed at a pressure higher than 1 atm. 제1항에 있어서,
상기 열처리는 1시간 이상 수행되는, 산화물 반도체 소자의 제조 방법.The method according to claim 1,
Wherein the heat treatment is performed for 1 hour or more. 제1항에 있어서,
상기 열처리는 자외선 램프 또는 단파장 LED로부터 발생되는 자외선을 사용하여 수행되는, 산화물 반도체 소자의 제조 방법.The method according to claim 1,
Wherein the heat treatment is performed using an ultraviolet ray generated from an ultraviolet lamp or a short wavelength LED. 제1항에 있어서,
상기 산화물 박막 증착 단계는,
산소를 포함하는 아르곤 분위기에서 수행되는, 산화물 반도체 소자의 제조 방법.The method according to claim 1,
The oxide thin film deposition step may include:
In an argon atmosphere containing oxygen. 제1항에 있어서,
상기 액티브층 형성 단계는,
공기, 산소 또는 오존 분위기 중 하나의 분위기에서 수행되는, 산화물 반도체 소자의 제조 방법.The method according to claim 1,
The active layer forming step may include:
Wherein the annealing is performed in an atmosphere of air, oxygen, or an ozone atmosphere. 제1항에 있어서,
상기 산화물 박막 증착 단계는,
진공 증착 방법으로 수행되는, 산화물 반도체 소자의 제조 방법.The method according to claim 1,
The oxide thin film deposition step may include:
A method for fabricating an oxide semiconductor device, which is performed by a vacuum deposition method.
KR1020150189828A 2015-12-30 2015-12-30 Method of forming oxide semiconductor device KR20170080796A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150189828A KR20170080796A (en) 2015-12-30 2015-12-30 Method of forming oxide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150189828A KR20170080796A (en) 2015-12-30 2015-12-30 Method of forming oxide semiconductor device

Publications (1)

Publication Number Publication Date
KR20170080796A true KR20170080796A (en) 2017-07-11

Family

ID=59354855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150189828A KR20170080796A (en) 2015-12-30 2015-12-30 Method of forming oxide semiconductor device

Country Status (1)

Country Link
KR (1) KR20170080796A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11328665B2 (en) 2020-02-04 2022-05-10 Samsung Display Co., Ltd. Pixel and display device including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11328665B2 (en) 2020-02-04 2022-05-10 Samsung Display Co., Ltd. Pixel and display device including the same

Similar Documents

Publication Publication Date Title
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
KR101980196B1 (en) Transistor, method of manufacturing the same and electronic device including transistor
TWI742574B (en) Semiconductor device
TWI615983B (en) Thin film transistor array substrate and method for manufacturing the same
JP5731159B2 (en) Method for manufacturing semiconductor device
EP3614432A1 (en) Display device and method of manufacturing the same
KR102568778B1 (en) Thin film transistor and display apparatus including the same
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
TW201133802A (en) Semiconductor device and method for manufacturing the same
US9991319B2 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor
TWI541993B (en) Organic light emitting display and manufacturing method thereof
KR20230156281A (en) Semiconductor device
KR20110010323A (en) Thin film transistor and manufacturing method of the same
TW201501314A (en) Semiconductor device
JP2011109078A (en) Semiconductor device and method of manufacturing the same
KR102414598B1 (en) Thin film transistor, display with the same, and method of fabricating the same
KR20140003893A (en) Transistor having oxynitride channel layer and method of manufacturing the same
KR100987285B1 (en) Manufacturing method of oxide semiconductor thin film and oxide thin film transistor
KR20170080796A (en) Method of forming oxide semiconductor device
KR101417932B1 (en) Thin film transistor having double layered semiconductor channel and method of manufacturing the thin film transistor
KR101876011B1 (en) Oxide thin film transistor and method of manufacturing the same
KR20150128322A (en) Method for manufacturing thin film transistor
KR102034767B1 (en) Method for manufacturing oxide thin film transistor and oxide thin film transistor
KR20170033746A (en) Thin film transistor, and the method of fabricating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination