KR20170077698A - 중계기 및 이의 신호 감쇄 방법 - Google Patents

중계기 및 이의 신호 감쇄 방법 Download PDF

Info

Publication number
KR20170077698A
KR20170077698A KR1020150187876A KR20150187876A KR20170077698A KR 20170077698 A KR20170077698 A KR 20170077698A KR 1020150187876 A KR1020150187876 A KR 1020150187876A KR 20150187876 A KR20150187876 A KR 20150187876A KR 20170077698 A KR20170077698 A KR 20170077698A
Authority
KR
South Korea
Prior art keywords
signal
control signal
digital
analog
attenuated
Prior art date
Application number
KR1020150187876A
Other languages
English (en)
Other versions
KR102041489B1 (ko
Inventor
김정환
권낙원
김현채
Original Assignee
주식회사 쏠리드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 쏠리드 filed Critical 주식회사 쏠리드
Priority to KR1020150187876A priority Critical patent/KR102041489B1/ko
Publication of KR20170077698A publication Critical patent/KR20170077698A/ko
Application granted granted Critical
Publication of KR102041489B1 publication Critical patent/KR102041489B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H04B7/15528—Control of operation parameters of a relay station to exploit the physical medium
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H04B7/15507—Relay station based processing for cell extension or control of coverage area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

중계기의 신호 감쇄 방법이 개시된다. 상기 중계기의 신호 감쇄 방법은 제1제어 신호에 응답하여 아날로그 신호를 감쇄시키는 단계, 상기 감쇄된 아날로그 신호를 감쇄된 디지털 신호로 변환하는 단계, 제2제어 신호에 응답하여 상기 감쇄된 디지털 신호를 재감쇄시키는 단계, 및 상기 재감쇄된 디지털 신호의 파워를 측정하고, 측정된 파워에 따라 상기 제1제어 신호와 상기 제2제어 신호를 생성하는 단계를 포함한다.

Description

중계기 및 이의 신호 감쇄 방법{Repeater and method for attenuating a signal}
본 발명의 기술적 사상은 중계기의 신호 감쇄 방법에 관한 것이다. 보다 상세하게는, 본 발명의 기술적 사상은 중계기로 입력되는 신호의 과전력을 방지하기 위한 중계기 및 중계기의 신호 감쇄 방법에 관한 것이다.
무선 통신 시스템은 중계기, 기지국 및 통신 장치를 포함할 수 있다. 기지국과 통신 장치는 신호를 주고 받을 수 있다. 통신 장치는 휴대폰, 스마트폰, 또는 태블릿 PC와 같이 무선 통신이 가능한 전자 장치이다. 기지국과 통신 장치 사이의 신호가 음성 또는 데이터 통신이 가능할 정도로 충분하지 않을 때, 중계기가 이용될 수 있다. 중계기는 신호를 수신하여 더 높은 레벨 또는 더 높은 전력(power)으로 상기 신호를 재송신하는 전자 장치일 수 있다. 중계기는 기지국에서 출력되는 신호를 수신하여 더 높은 레벨 또는 더 높은 전력으로 상기 신호를 통신 장치로 재송신할 수 있다.
그런데 중계기의 안테나를 통해 수신되는 신호의 과전력으로 인해 중계기가 제대로 동작하지 않을 수 있다. 따라서 신호의 과전력을 방지하기 위해 신호를 감쇄시키기 위한 방법들이 필요하다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 중계기로 수신되는 신호의 과전력을 방지하기 위해 신호를 감쇄시키기 위한 방법 및 중계기를 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 중계기의 신호 감쇄 방법은 제1제어 신호에 응답하여 아날로그 신호를 감쇄시키는 단계, 상기 감쇄된 아날로그 신호를 감쇄된 디지털 신호로 변환하는 단계, 제2제어 신호에 응답하여 상기 감쇄된 디지털 신호를 재감쇄시키는 단계, 및 상기 재감쇄된 디지털 신호의 파워를 측정하고, 측정된 파워에 따라 상기 제1제어 신호와 상기 제2제어 신호를 생성하는 단계를 포함할 수 있다.
실시예에 따라 상기 제1제어 신호는 복수의 아날로그 전압들일 수 있다.
실시예에 따라 상기 제2제어 신호는 적어도 어느 하나 이상의 디지털 비트일 수 있다.
실시예에 따라 상기 제1제어 신호에 의해 감쇄 가능한 감쇄 값은 상기 제2제어 신호에 의해 재감쇄 가능한 감쇄 값보다 클 수 있다.
실시예에 따라 상기 제1제어 신호와 상기 제2제어 신호를 생성하는 단계는 상기 측정된 파워를 복수의 문턱 값들과 비교하는 단계, 상기 비교 결과에 따라 상기 아날로그 신호와 상기 감쇄된 디지털 신호의 감쇄 값을 결정하는 단계, 및 상기 결정된 감쇄 값에 따라 상기 제1제어 신호와 상기 제2제어 신호를 생성하는 단계를 포함할 수 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 중계기는 제1제어 신호에 응답하여 아날로그 신호를 감쇄시키는 아날로그 감쇄기, 상기 감쇄된 아날로그 신호를 감쇄된 디지털 신호로 변환하는 ADC(Analog to Digital Converter), 제2제어 신호에 응답하여 상기 감쇄된 디지털 신호를 재감쇄시키는 디지털 감쇄기, 및 상기 재감쇄된 디지털 신호의 파워를 측정하고, 측정된 파워에 따라 상기 제1제어 신호와 상기 제2제어 신호를 생성하는 감쇄 제어기를 포함할 수 있다.
실시예에 따라 상기 아날로그 감쇄기는 저항 어레이, 및 상기 제1제어 신호에 응답하여 상기 저항 어레이에서 저항 값을 선택하기 위한 선택기를 포함할 수 있다.
실시예에 따라 상기 제1제어 신호에 의해 감쇄 가능한 감쇄 값은 상기 제2제어 신호에 의해 재감쇄 가능한 감쇄 값보다 클 수 있다.
실시예에 따라 상기 감쇄 제어기는 상기 재감쇄된 디지털 신호의 파워를 측정하는 파워 측정기, 상기 측정된 파워를 복수의 문턱 값들과 비교하는 비교기, 상기 비교 결과에 따라 상기 아날로그 신호와 상기 감쇄된 디지털 신호의 감쇄 값을 결정하고, 상기 결정된 감쇄 값에 따라 디지털 제어 신호와 상기 제2제어 신호를 생성하는 제어 신호 생성기, 및 상기 디지털 제어 신호를 상기 제1제어 신호로 변환하는 DAC(Digital to Analog to Converter)를 포함할 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 중계기 및 이의 신호 감쇄 방법은 아날로그 감쇄기 및 디지털 감쇄기를 동시에 이용함으로써 감쇄 범위를 넓히고, 효율적으로 감쇄할 수 있다.
도 1은 본 발명의 실시예에 따른 무선 통신 시스템의 블록도를 나타낸다.
도 2는 도 1에 도시된 중계기의 블록도를 나타낸다.
도 3은 도 2에 도시된 아날로그 감쇄기의 일 실시예의 블록도를 나타낸다.
도 4는 도 2에 도시된 감쇄 제어기의 일 실시예의 블록도를 나타낸다.
도 5는 도 2에 도시된 중계기의 신호 감쇄 방법을 설명하기 위한 흐름도를 나타낸다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다. 또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다. 또한, 본 명세서에 기재된 "~부(유닛)", "~기", "~자", "~모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
그리고 본 명세서에서의 구성부들에 대한 구분은 각 구성부가 담당하는 주기능 별로 구분한 것에 불과함을 명확히 하고자 한다. 즉, 이하에서 설명할 2개 이상의 구성부가 하나의 구성부로 합쳐지거나 또는 하나의 구성부가 보다 세분화된 기능별로 2개 이상으로 분화되어 구비될 수도 있다. 그리고 이하에서 설명할 구성부 각각은 자신이 담당하는 주기능 이외에도 다른 구성부가 담당하는 기능 중 일부 또는 전부의 기능을 추가적으로 수행할 수도 있으며, 구성부 각각이 담당하는 주기능 중 일부 기능이 다른 구성부에 의해 전담되어 수행될 수도 있음은 물론이다. 이하, 본 발명의 실시예들을 차례로 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 무선 통신 시스템의 블록도를 나타낸다.
도 1을 참조하면, 무선 통신 시스템(400)은 주파수 분할 듀플렉싱(Frequency Division Duplexing; FDD) 네트워크, 주파수 분할 다중 액세스(Frequency Division Multiple Access; FDMA) 네트워크, 직교 FDMA(Orthogonal FDMA; OFDMA) 네트워크, 코드 분할 다중 액세스(Code Division Multiple Access; CDMA) 네트워크, 시 분할 다중 액세스(Time Division Multiple Access; TDMA) 네트워크, 직접 시퀀스 확산 스펙트럼(Direct Sequence Spread Spectrum; DSSS) 네트워크, 주파수 호핑 확산 스펙트럼(Hopping Spread Spectrum; FHSS) 네트워크, 또는 어떤 다른 무선 통신 네트워크를 포함할 수 있다. 일부 실시예들에서, 무선 통신 시스템(400)은 제2세대(2G) 무선 통신 네트워크, 제3세대(3G) 무선 통신 네트워크, 제4세대(4G) 무선 통신 네트워크, 또는 롱텀 에볼루션(Long Term Evolution; LTE) 무선 통신 네트워크로서 동작하도록 구성될 수 있다.
무선 통신 시스템(400)은 중계기(100), 기지국(base station; 200), 및 통신 장치(300)를 포함할 수 있다.
기지국(200)과 통신 장치(300)는 신호를 주고 받을 수 있다. 통신 장치(300)는 휴대폰, 스마트폰, 또는 태블릿 PC와 같이 무선 통신이 가능한 전자 장치이다. 기지국(200)과 통신 장치(300) 사이의 신호가 음성 또는 데이터 통신이 가능할 정도로 충분하지 않을 때, 중계기(100)가 이용될 수 있다.
중계기(100)는 기지국(200)에서 출력되는 신호를 수신하여 더 높은 레벨 또는 더 높은 전력으로 상기 신호를 통신 장치(300)로 재송신할 수 있다. 실시예에 따라, 중계기(100)는 무선 중계기(wireless repeater)로써 호칭될 수 있다.
도 2는 도 1에 도시된 중계기의 블록도를 나타낸다.
도 1과 도 2를 참조하면, 중계기(100)는 제1안테나(10), 제1AFE(Analog Front End; 20), ADC(Analog to Digital Converter; 40), 디지털 감쇄기(50), 감쇄 제어기(60), DSP(Digital Signal Processor; 70), DAC(Digital to Analog Converter; 80), 제2AFE(90), 및 제2안테나(110)를 포함할 수 있다. 실시예에 따라 중계기(100)는 다른 구성요소를 이용하여 다양하게 구현될 수 있다.
제1안테나(10)는 기지국(200)으로부터 출력되는 신호를 수신한다. 실시예에 따라 제1안테나(10)는 통신 장치(300)로부터 출력되는 신호를 수신할 수 있다. 제2안테나(110)는 통신 장치(300)로 신호를 출력한다. 실시예에 따라 제2안테나(110)는 기지국(200)으로 신호를 출력할 수 있다. 실시예에 따라 중계기(100)는 복수의 안테나들(10,110) 대신에 듀플렉서(duplexer; 미도시)를 이용하여 하나의 안테나만을 이용할 수 있다.
복수의 AFE(20, 90)는 중계기(100)의 수신 기능과 송신 기능을 수행하기 위한 아날로그 구성요소들(components)의 집합이다. 복수의 AFE(20, 90) 각각은 VGA(Variable Gain Amplifier; 미도시), PA(Power Amplifier; 미도시), 필터(미도시), 믹서(mixer; 미도시), 또는 드라이버(미도시)를 포함할 수 있다. AFE(20)는 수신 기능을 수행하기 위해 제1안테나(10)를 통해 수신된 아날로그 신호를 필터와 같은 구성요소를 이용하여 처리하고, 처리된 아날로그 신호를 출력한다.
AFE(20)는 아날로그 감쇄기(30)를 포함한다. 아날로그 감쇄기(30)는 다른 구성요소(예컨대, 필터(미도시), 또는 믹서(미도시))의 앞 또는 뒤에서 구현될 수 있다. 실시예에 따라 아날로그 감쇄기(30)의 구현되는 위치는 다양할 수 있다. 아날로그 감쇄기(30)는 제1제어 신호(CS1)에 응답하여 아날로그 신호(AS_I)를 감쇄시키고, 감쇄된 아날로그 신호(AS_O)를 출력한다. 아날로그 신호(AS_I)는 제1안테나(10)를 통해 수신된 신호를 의미하며, ADC(40)로 입력되기 이전의 신호를 의미한다. 예컨대, 아날로그 신호(AS_I)는 안테나(10)를 통해 수신된 신호, 또는 AFE(20)에 구현된 복수의 아날로그 구성요소들 중 적어도 어느 하나(예컨대, 필터(미도시))에 의해 구성요소(예컨대, 필터(미도시))의 동작(필터링)이 행해진 후 신호(예컨대, 필터링된 신호)일 수 있다.
도 3은 도 2에 도시된 아날로그 감쇄기의 일시 예의 블록도를 나타낸다.
도 1 내지 도 3을 참조하면, 아날로그 감쇄기(30)는 저항 어레이(31), 및 선택기(33)를 포함할 수 있다.
저항 어레이(31)는 서로 다른 저항 값들(R1, R2, 및 R3)을 가지는 저항들을 포함한다. 실시예에 따라 저항들의 구조는 다양한 방법들로 구현될 수 있다.
선택기(33)는 제1제어 신호(CS1)에 응답하여 저항 어레이(31)에서 저항 값(R1, R2, 또는 R3)을 선택할 수 있다. 선택된 저항 값(R1, R2, 또는 R3)에 따라 감쇄 값이 결정된다. 제1제어 신호(CS1)는 복수의 아날로그 전압들일 수 있다.
예컨대, 아날로그 감쇄기(30)의 감쇄 범위는 0dB에서 32dB일 수 있다. 또한, 선택기(33)는 제1제어 신호(CS1)에 응답하여 저항 값(R1, R2, 또는 R3)을 선택하지 않을 수 있다. 선택기(33)가 저항 값을 선택하지 않을 때, 감쇄되는 감쇄 값은 0dB일 수 있다. 이 때, 제1제어 신호(CS1)의 아날로그 전압들은 각각 0V, 0V, 및 0V일 수 있다.
선택기(33)가 제1저항 값(R1)을 선택할 때, 감쇄 값은 8dB일 수 있다. 이 때, 제1제어 신호(CS1)의 아날로그 전압들은 각각 5V, 0V, 및 0V일 수 있다.
선택기(33)가 제2저항 값(R2)을 선택할 때, 감쇄 값은 16dB일 수 있다. 이 때, 제1제어 신호(CS1)의 아날로그 전압들은 각각 0V, 5V, 및 0V일 수 있다.
선택기(33)가 제1저항 값(R3)을 선택할 때, 감쇄 값은 32dB일 수 있다. 이 때, 제1제어 신호(CS1)의 아날로그 전압들은 각각 0V, 0V, 및 5V일 수 있다.
실시예에 따라 아날로그 감쇄기(30)의 감쇄 범위와 저항 값의 선택에 따른 감쇄 값은 다양할 수 있다. 선택기(33)는 트랜지스터(미도시) 및 저항(미도시)의 조합과 같은 아날로그 소자들로 구현될 수 있다.
ADC(30)는 아날로그 감쇄기(30)에 의해 감쇄된 아날로그 신호(AS_O)를 디지털 신호(DS_I)로 변환한다.
디지털 감쇄기(50)는 제2제어 신호(CS2)에 응답하여 상기 감쇄된 디지털 신호(DS_I)를 재감쇄시켜, 재감쇄된 디지털 신호(DS_O)를 출력한다. 예컨대, 디지털감쇄기(50)의 감쇄 범위는 0dB에서 4dB일 수 있다. 재감쇄는 1차적으로 아날로그 감쇄기(30)에 의해 신호가 감쇄되고, 디지털 감쇄기(50)에 의해 상기 감쇄된 신호가 2차적으로 감쇄됨을 의미한다.
아날로그 감쇄기(30)에 의해 감쇄 가능한 감쇄 값은 디지털 감쇄기(50)에 의해 재감쇄 가능한 감쇄 값보다 크다. 예컨대, 아날로그 감쇄기(30)에 의해 감쇄 가능한 감쇄 값이 8dB, 16dB, 또는 32dB일 때, 디지털 감쇄기(50)에 의해 감쇄 가능한 감쇄 값은 1dB, 2dB, 또는 4dB일 수 있다. 아날로그 감쇄기(30)에 의해 대략적으로 아날로그 신호(AS_I)가 감쇄되고, 디지털 감쇄기(50)에 의해 미세하게 감쇄된 디지털 신호(DS_I)가 재감쇠됨으로써, 효율적인 신호의 감쇄 동작이 수행될 수 있다.
디지털 감쇄기(50)는 로직 게이트와 같은 하드웨어, 또는 프로그램 코드와 같은 소프트웨어로 구현될 수 있다. 디지털 감쇄기(50)는 별도의 하나의 칩으로 구현될 수 있다. 실시예에 따라 디지털 감쇄기(50)는 DSP(70)의 일부분으로 구현될 수 있다.
도 4는 도 2에 도시된 감쇄 제어기의 일 실시예의 블록도를 나타낸다.
도 1 내지 도 4를 참조하면, 감쇄 제어기(60)는 재감쇄된 디지털 신호(DS_O)의 파워를 측정하고, 측정된 파워에 따라 제1제어 신호(CS1)와 제2제어 신호(CS2)를 생성한다. 감쇄 제어기(60)는 파워 측정기(61), 비교기(63), 제어 신호 생성기(65), 및 DAC(Digital to Analog Converter; 67)를 포함할 수 있다. 파워 측정기(61), 비교기(63), 제어 신호 생성기(65), 및 DAC(67) 각각의 구성요소는 로직 게이트와 같은 하드웨어, 또는 프로그램 코드와 같은 소프트웨어로 구현될 수 있다. 감쇄 제어기(60)는 별도의 하나의 칩으로 구현되거나, 디지털 감쇄기(50)와 함께 하나의 칩으로 구현될 수 있다. 실시예에 따라 감쇄 제어기(60)는 DSP(70)의 일부분으로 구현될 수 있다.
파워 측정기(61)는 재감쇄된 디지털 신호(DS_O)의 파워를 측정할 수 있다. 디지털 신호(DS_O)의 파워는 RMS(Root Means Square) 값으로 측정될 수 있다.
비교기(63)는 측정된 파워(P_S)를 복수의 문턱 값들(TH1, TH2, TH3, 및 TH4)과 비교한다. 즉, 비교기(63)는 측정된 RMS 값(P_S)을 복수의 문턱 값들(TH1, TH2, TH3, 및 TH4)과 비교하여 비교 신호(CS)를 출력한다. 제1문턱 값(TH1)보다 제2문턱 값(TH2)이 크며, 제2문턱 값(TH2)보다 제3문턱 값(TH3)이 크며, 제3문턱 값(TH3)보다 제4문턱 값(TH4)이 클 수 있다. 비교 신호(CS)는 4비트들로 구성될 수 있다. 실시예에 따라 문턱 값들(TH1, TH2, TH3, 및 TH4)의 수, 또는 비교 신호(CS)의 비트들의 수는 다양할 수 있다.
예컨대, 비교기(63)는 측정된 RMS 값(P_S)이 제1문턱 값(TH1)보다 작을 때, 비교 신호(CS)의 비트 값들 각각은 'H(하이)', 'H(하이)', 'H(하이)', 및 'H(하이)'일 수 있다.
비교기(63)는 측정된 RMS 값(P_S)이 제1문턱 값(TH1)보다 크고, 제2문턱 값(TH2)보다 작을 때, 비교 신호(CS)의 비트 값들 각각은 'L(로우)', 'H(하이)', 'H(하이)', 및 'H(하이)'일 수 있다.
비교기(63)는 측정된 RMS 값(P_S)이 제1문턱 값(TH1), 및 제2문턱 값(TH2) 보다 크고, 제3문턱 값(TH3)보다 작을 때, 비교 신호(CS)의 비트 값들 각각은 'L(로우)', 'L(로우)', 'H(하이)', 및 'H(하이)'일 수 있다.
비교기(63)는 측정된 RMS 값(P_S)이 제1문턱 값(TH1), 제2문턱 값(TH2), 및 제3문턱 값(TH3)보다 크고, 제4문턱 값(TH4)보다 작을 때, 비교 신호(CS)의 비트 값들 각각은 'L(로우)', 'L(로우)', 'L(로우)', 및 'H(하이)'일 수 있다.
비교기(63)는 측정된 RMS 값(P_S)이 제1문턱 값(TH1), 제2문턱 값(TH2), 제3문턱 값(TH3), 및 제4문턱 값(TH4)보다 클 때, 비교 신호(CS)의 비트 값들 각각은 'L(로우)', 'L(로우)', 'L(로우)', 및 'L(로우)'일 수 있다.
제어 신호 생성기(65)는 비교기(63)의 비교 결과에 따라 아날로그 신호(AS_I)와 감쇄된 디지털 신호(DS_I)의 감쇄 값을 결정하고, 상기 결정된 감쇄 값에 따라 디지털 제어 신호(DC)와 제2제어 신호(CS2)를 생성한다.
예컨대, 비교 신호(CS)의 비트 값들 각각이 'H(하이)', 'H(하이)', 'H(하이)', 및 'H(하이)'일 때, 제어 신호 생성기(65)는 아날로그 신호(AS_I)와 감쇄된 디지털 신호(DS_I)의 감쇄 값을 0dB, 0dB로 결정할 수 있다. 제어 신호 생성기(65)는 상기 결정된 감쇄 값에 따라 비트 값 '00'을 가지는 디지털 제어 신호(DC)와 디지털 비트 값 '00'을 가지는 제2제어 신호(CS2)를 생성할 수 있다.
비교 신호(CS)의 비트 값들 각각이 'L(로우)', 'H(하이)', 'H(하이)', 및 'H(하이)'일 때, 제어 신호 생성기(65)는 아날로그 신호(AS_I)와 감쇄된 디지털 신호(DS_I)의 감쇄 값을 8dB, 2dB로 결정할 수 있다. 제어 신호 생성기(65)는 상기 결정된 감쇄 값에 따라 비트 값 '01'을 가지는 디지털 제어 신호(DC)와 디지털 비트 값 '11'를 가지는 제2제어 신호(CS2)를 생성할 수 있다.
비교 신호(CS)의 비트 값들 각각이 'L(로우)', 'L(로우)', 'H(하이)', 및 'H(하이)'일 때, 제어 신호 생성기(65)는 아날로그 신호(AS_I)와 감쇄된 디지털 신호(DS_I)의 감쇄 값을 16dB, 4dB로 결정할 수 있다. 제어 신호 생성기(65)는 상기 결정된 감쇄 값에 따라 비트 값 '10'을 가지는 디지털 제어 신호(DC)와 디지털 비트 값 '11'를 가지는 제2제어 신호(CS2)를 생성할 수 있다.
비교 신호(CS)의 비트 값들 각각이 'L(로우)', 'L(로우)', 'L(로우)', 및 'H(하이)'일 때, 제어 신호 생성기(65)는 아날로그 신호(AS_I)와 감쇄된 디지털 신호(DS_I)의 감쇄 값을 32dB, 0dB로 결정할 수 있다. 제어 신호 생성기(65)는 상기 결정된 감쇄 값에 따라 비트 값 '11'을 가지는 디지털 제어 신호(DC)와 디지털 비트 값 '00'를 가지는 제2제어 신호(CS2)를 생성할 수 있다.
비교 신호(CS)의 비트 값들 각각이 'L(로우)', 'L(로우)', 'L(로우)', 및 'L(로우)'일 때, 제어 신호 생성기(65)는 아날로그 신호(AS_I)와 감쇄된 디지털 신호(DS_I)의 감쇄 값을 32dB, 4dB로 결정할 수 있다. 제어 신호 생성기(65)는 상기 결정된 감쇄 값에 따라 비트 값 '11'을 가지는 디지털 제어 신호(DC)와 비트 값 '11'를 가지는 제2제어 신호(CS2)를 생성할 수 있다.
DAC(67)는 디지털 제어 신호(DC)를 제1제어 신호(CS1)로 변환할 수 있다. 제1제어 신호(CS1)는 복수의 아날로그 전압들일 수 있다.
예컨대, 디지털 제어 신호(DC)의 비트 값이 '00'일 때, DAC(67)는 디지털 제어 신호(DC)의 비트 값을 각각이 0V, 0V, 및 0V를 가지는 아날로그 전압들을 변환한다.
디지털 제어 신호(DC)의 비트 값이 '01'일 때, DAC(67)는 디지털 제어 신호(DC)의 비트 값을 각각이 5V, 0V, 및 0V를 가지는 아날로그 전압들을 변환한다.
디지털 제어 신호(DC)의 비트 값이 '10'일 때, DAC(67)는 디지털 제어 신호(DC)의 비트 값을 각각이 0V, 5V, 및 0V를 가지는 아날로그 전압들을 변환한다.
디지털 제어 신호(DC)의 비트 값이 '11'일 때, DAC(67)는 디지털 제어 신호(DC)의 비트 값을 각각이 0V, 0V, 및 5V를 가지는 아날로그 전압들을 변환한다.
DSP(70)는 디지털 감쇄기(50)로부터 출력되는 재감쇄된 디지털 신호(DS_O)를 수신한다. DSP(70)는 재감쇄된 디지털 신호(DS_O)에 대해 디지털 신호 처리에 필요한 여러 가지 동작들을 수행하기 위해 명령들을 실행한다. 상기 여러 가지 동작들은 신호의 측정, 필터링, 또는 압축과 같은 동작을 의미할 수 있다.
DAC(80)는 DSP(70)에 의해 처리된 디지털 신호를 아날로그 신호로 변환한다.
AFE(90)는 상기 아날로그 신호를 PA와 같은 구성요소를 이용하여 처리한다. 제2안테나(110)는 AFE(90)에 의해 처리된 아날로그 신호를 송신한다.
도 5는 도 2에 도시된 중계기의 신호 감쇄 방법을 설명하기 위한 흐름도를 나타낸다.
도 1 내지 도 5를 참조하면, 아날로그 감쇄기(30)는 제1제어 신호(CS1)에 응답하여 아날로그 신호(AS_I)를 감쇄시킨다(S10). 아날로그 감쇄기(30)에 의해 아날로그 신호(AS_I)가 대략적으로 감쇄될 수 있다.
ADC(40)는 상기 감쇄된 아날로그 신호(AS_O)를 감쇄된 디지털 신호(DS_I)로 변환한다(S20).
디지털 감쇄기(50)는 제2제어 신호(CS2)에 응답하여 상기 감쇄된 디지털 신호(DS_I)를 재감쇄시킨다(S30). 디지털 감쇄기(50)에 의해 디지털 신호(DS_I)가 정밀하게 감쇄될 수 있다. 아날로그 감쇄기(30)에 의해 감쇄 가능한 감쇄 값은 디지털 감쇄기(50)에 의해 재감쇄 가능한 감쇄 값보다 크다. 예컨대, 아날로그 감쇄기(30)에 의해 감쇄 가능한 감쇄 값이 8dB, 16dB, 또는 32dB일 때, 디지털 감쇄기(50)에 의해 감쇄 가능한 감쇄 값은 1dB, 2dB, 또는 4dB일 수 있다.
감쇄 제어기(60)는 상기 재감쇄된 디지털 신호(DS_I)의 파워를 측정하고, 측정된 파워에 따라 제1제어 신호(CS1)와 제2제어 신호(CS2)를 생성한다(S40).
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
400: 무선 통신 시스템; 70: DSP;
100: 중계기; 80: DAC;
200: 기지국; 90: 제2AFE;
300: 통신 장치; 110: 제2안테나;
10: 제1안테나; 31: 저항 어레이;
20: 제1AFE; 33: 선택기;
30: 아날로그 감쇄기; 61: 파워 측정기;
40:, ADC; 63: 비교기;
50: 디지털 감쇄기; 65: 제어 신호 생성기;
60: 감쇄 제어기; 67: DAC;

Claims (9)

  1. 제1제어 신호에 응답하여 아날로그 신호를 감쇄시키는 단계;
    상기 감쇄된 아날로그 신호를 감쇄된 디지털 신호로 변환하는 단계;
    제2제어 신호에 응답하여 상기 감쇄된 디지털 신호를 재감쇄시키는 단계; 및
    상기 재감쇄된 디지털 신호의 파워를 측정하고, 측정된 파워에 따라 상기 제1제어 신호와 상기 제2제어 신호를 생성하는 단계를 포함하는 중계기의 신호 감쇄 방법.
  2. 제1항에 있어서,
    상기 제1제어 신호는 복수의 아날로그 전압들인 중계기의 신호 감쇄 방법.
  3. 제1항에 있어서,
    상기 제2제어 신호는 적어도 어느 하나 이상의 디지털 비트인 중계기의 신호 감쇄 방법.
  4. 제1항에 있어서,
    상기 제1제어 신호에 의해 감쇄 가능한 감쇄 값은 상기 제2제어 신호에 의해 재감쇄 가능한 감쇄 값보다 큰 중계기의 신호 감쇄 방법.
  5. 제1항에 있어서,
    상기 제1제어 신호와 상기 제2제어 신호를 생성하는 단계는,
    상기 측정된 파워를 복수의 문턱 값들과 비교하는 단계;
    상기 비교 결과에 따라 상기 아날로그 신호와 상기 감쇄된 디지털 신호의 감쇄 값을 결정하는 단계; 및
    상기 결정된 감쇄 값에 따라 상기 제1제어 신호와 상기 제2제어 신호를 생성하는 단계;
    를 포함하는 중계기의 신호 감쇄 방법.
  6. 제1제어 신호에 응답하여 아날로그 신호를 감쇄시키는 아날로그 감쇄기;
    상기 감쇄된 아날로그 신호를 감쇄된 디지털 신호로 변환하는 ADC(Analog to Digital Converter);
    제2제어 신호에 응답하여 상기 감쇄된 디지털 신호를 재감쇄시키는 디지털 감쇄기; 및
    상기 재감쇄된 디지털 신호의 파워를 측정하고, 측정된 파워에 따라 상기 제1제어 신호와 상기 제2제어 신호를 생성하는 감쇄 제어기를 포함하는 중계기
  7. 제6항에 있어서,
    상기 아날로그 감쇄기는,
    저항 어레이; 및
    상기 제1제어 신호에 응답하여 상기 저항 어레이에서 저항 값을 선택하기 위한 선택기;
    를 포함하는 중계기.
  8. 제6항에 있어서,
    상기 제1제어 신호에 의해 감쇄 가능한 감쇄 값은 상기 제2제어 신호에 의해 재감쇄 가능한 감쇄 값보다 큰 중계기.
  9. 제6항에 있어서,
    상기 감쇄 제어기는,
    상기 재감쇄된 디지털 신호의 파워를 측정하는 파워 측정기;
    상기 측정된 파워를 복수의 문턱 값들과 비교하는 비교기;
    상기 비교 결과에 따라 상기 아날로그 신호와 상기 감쇄된 디지털 신호의 감쇄 값을 결정하고, 상기 결정된 감쇄 값에 따라 디지털 제어 신호와 상기 제2제어 신호를 생성하는 제어 신호 생성기; 및
    상기 디지털 제어 신호를 상기 제1제어 신호로 변환하는 DAC(Digital to Analog Converter);
    를 포함하는 중계기.
KR1020150187876A 2015-12-28 2015-12-28 중계기 및 이의 신호 감쇄 방법 KR102041489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150187876A KR102041489B1 (ko) 2015-12-28 2015-12-28 중계기 및 이의 신호 감쇄 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150187876A KR102041489B1 (ko) 2015-12-28 2015-12-28 중계기 및 이의 신호 감쇄 방법

Publications (2)

Publication Number Publication Date
KR20170077698A true KR20170077698A (ko) 2017-07-06
KR102041489B1 KR102041489B1 (ko) 2019-11-07

Family

ID=59354101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150187876A KR102041489B1 (ko) 2015-12-28 2015-12-28 중계기 및 이의 신호 감쇄 방법

Country Status (1)

Country Link
KR (1) KR102041489B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022184A (ko) * 2020-08-18 2022-02-25 주식회사 세스코 인터렉티브 시스템 및 그 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191995A (en) * 1979-01-02 1980-03-04 Bell Telephone Laboratories, Incorporated Digital automatic gain control circuit
US20150256372A1 (en) * 2012-09-25 2015-09-10 Telefonaktiebolaget L M Ericsson (Publ) Receiver arrangement and a method therein

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191995A (en) * 1979-01-02 1980-03-04 Bell Telephone Laboratories, Incorporated Digital automatic gain control circuit
US20150256372A1 (en) * 2012-09-25 2015-09-10 Telefonaktiebolaget L M Ericsson (Publ) Receiver arrangement and a method therein

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022184A (ko) * 2020-08-18 2022-02-25 주식회사 세스코 인터렉티브 시스템 및 그 방법

Also Published As

Publication number Publication date
KR102041489B1 (ko) 2019-11-07

Similar Documents

Publication Publication Date Title
CN108990153B (zh) 一种针对终端自干扰的传输方法、相关设备和系统
CN104640188A (zh) 一种功率控制方法和设备
US20170086146A1 (en) Blocking interference suppression method and device
US10140853B2 (en) Household appliances infrared remote waveform replication learning method and system
CN108990154B (zh) 一种针对终端自干扰的传输方法、相关设备和系统
KR102129063B1 (ko) 중계기 및 이의 신호 감쇄 방법
US20180192306A1 (en) Signal output apparatus, board, and signal output method
JP5765120B2 (ja) 無線通信端末及び自動利得制御方法
CN107295621B (zh) 发射功率的控制方法、装置、存储介质及电子设备
US10291340B2 (en) Repeater and signal attenuation method thereof
US20160110166A1 (en) True Random Number Generation in Systems on Chip
CN109474358B (zh) 用于移动通信的功率检测设备、方法、装置和存储介质
KR20170077698A (ko) 중계기 및 이의 신호 감쇄 방법
CN109117020B (zh) 触控位置的定位方法及装置、存储介质、电子装置
CN203423805U (zh) Lte信号识别装置
CN113271077B (zh) 一种基带芯片、基带芯片的自动增益控制方法
CN209046652U (zh) 用于移动通信的功率检测设备
CN106034100A (zh) 一种干扰检测方法及装置
CN110780181B (zh) 查找表生成方法、装置及系统
JP2023500276A (ja) 信号処理方法及び関連する装置
US20180294900A1 (en) Method for determining calibration parameter of zero intermediate frequency radio receiver, and zero intermediate frequency radio receiver
WO2019179412A1 (zh) 噪声功率的获取方法及终端
US10243595B2 (en) Detection method and device for digital intermediate frequency processing system, and computer storage medium
CN112445143A (zh) 一种控制信号的传输方法及装置
KR20140041314A (ko) 광대역 gps 재밍 검출 시스템 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right