KR20170077383A - Substrate for display and display including the same - Google Patents

Substrate for display and display including the same Download PDF

Info

Publication number
KR20170077383A
KR20170077383A KR1020150187216A KR20150187216A KR20170077383A KR 20170077383 A KR20170077383 A KR 20170077383A KR 1020150187216 A KR1020150187216 A KR 1020150187216A KR 20150187216 A KR20150187216 A KR 20150187216A KR 20170077383 A KR20170077383 A KR 20170077383A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
thin film
gate
film transistor
Prior art date
Application number
KR1020150187216A
Other languages
Korean (ko)
Other versions
KR102468858B1 (en
Inventor
남경진
김정오
황선희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150187216A priority Critical patent/KR102468858B1/en
Publication of KR20170077383A publication Critical patent/KR20170077383A/en
Application granted granted Critical
Publication of KR102468858B1 publication Critical patent/KR102468858B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H01L27/3232—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L51/56—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • H01L2227/32—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시 장치용 기판과 그를 포함하는 표시 장치에 관한 것으로, 본 발명에 따른 표시 장치용 기판은 산화물 반도체층을 가지는 제1 박막트랜지스터와, 다결정 반도체층을 가지는 제2 박막트랜지스터와, 제2 박막트랜지스터의 게이트 전극과 다결정 반도체층 사이에 위치하는 제1 및 제2 게이트 절연 패턴을 구비하며, 제1 및 제2 게이트 절연 패턴은 제2 게이트 전극과 중첩되도록 다결정 반도체층과 제2 게이트 전극 사이에 순차적으로 적층되며, 제1 게이트 절연 패턴은 상기 제2 게이트 절연 패턴에 비해 수소 함유량이 높다.The present invention relates to a substrate for a display device and a display device including the same, wherein a substrate for a display device according to the present invention includes a first thin film transistor having an oxide semiconductor layer, a second thin film transistor having a polycrystalline semiconductor layer, Wherein the first and second gate insulating patterns are formed between the polycrystalline semiconductor layer and the second gate electrode so as to overlap with the second gate electrode, And the first gate insulating pattern has a higher hydrogen content than the second gate insulating pattern.

Description

표시 장치용 기판과 그를 포함하는 표시 장치{SUBSTRATE FOR DISPLAY AND DISPLAY INCLUDING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a substrate for a display device,

본 발명은 표시 장치용 기판과 그를 포함하는 표시 장치에 관한 것으로, 특히 저소비전력 및 대면적화를 구현할 수 있는 표시 장치용 기판과 그를 포함하는 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a substrate for a display device and a display device including the same, and more particularly to a substrate for a display device capable of realizing a low power consumption and a large size, and a display device including the same.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치가 각광받고 있다. The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. Accordingly, a flat panel display device capable of reducing weight and volume, which is a disadvantage of a cathode ray tube (CRT), has attracted attention.

이러한 평판표시장치로는 액정 표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device:ED) 등이 있다.Examples of such a flat panel display include a liquid crystal display (LCD), a plasma display panel (PDP), an organic light emitting display (OLED), and an electrophoretic display Display Device (ED).

이러한 평판 표시 장치는 화소들에 박막트랜지스터가 형성된 표시 장치용 기판을 포함한다. 이러한 표시 장치를 휴대용 기기에 적용하기 위해서는 저소비전력이 요구되고 있다. 그러나, 현재까지 개발된 표시 장치에 관련된 기술로는 저소비전력을 구현하는 데 어려움이 있다.Such a flat panel display device includes a substrate for a display device in which thin film transistors are formed in the pixels. In order to apply such a display device to a portable device, low power consumption is required. However, there is a difficulty in realizing a low power consumption with the technology related to the display device developed so far.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 저소비전력 및 대면적화를 구현할 수 있는, 표시 장치용 기판과 그를 포함하는 표시 장치를 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide a substrate for a display device and a display device including the same, which can realize a low power consumption and large size.

상기 목적을 달성하기 위하여, 본 발명에 따른 표시 장치용 기판은 산화물 반도체층을 가지는 제1 박막트랜지스터와, 다결정 반도체층을 가지는 제2 박막트랜지스터와, 제2 박막트랜지스터의 게이트 전극과 다결정 반도체층 사이에 위치하는 제1 및 제2 게이트 절연 패턴을 구비하며, 제1 및 제2 게이트 절연 패턴은 제2 게이트 전극과 중첩되도록 다결정 반도체층과 제2 게이트 전극 사이에 순차적으로 적층되며, 제1 게이트 절연 패턴은 상기 제2 게이트 절연 패턴에 비해 수소 함유량이 높다.In order to achieve the above object, a substrate for a display device according to the present invention comprises a first thin film transistor having an oxide semiconductor layer, a second thin film transistor having a polycrystalline semiconductor layer, and a second thin film transistor having a gate electrode and a polycrystalline semiconductor layer Wherein the first and second gate insulating patterns are sequentially stacked between the polycrystalline semiconductor layer and the second gate electrode so as to overlap with the second gate electrode, The pattern has a higher hydrogen content than the second gate insulating pattern.

본 발명은 표시 영역에 위치하는 박막트랜지스터를 산화물 반도체층을 가지는 박막트랜지스터로 적용함으로써 저소비전력 및 저전압화 효과를 얻을 수 있다. 또한, 본원 발명은 비표시 영역에 위치하는 게이트 구동부 및 멀티플렉서를 다결정 반도체층을 가지는 박막트랜지스터로 적용함으로써 구동 집적 회로 수를 저감하고 베젤 영역을 줄일 수 있다. 또한, 본원 발명은 제1 소스 및 제1 드레인 전극 각각과 산화물 반도체층 사이에 층간 절연막이 위치하므로, 제1 박막트랜지스터의 기생 커패시터의 용량값은 백채널 에치(Back Channel Etch)형 TFT의 기생 커패시터의 용량값보다 줄일 수 있다. 또한, 본원 발명은 산화물 반도체층 상에 층간 절연막이 위치하므로 제1 소스 및 제1 드레인 전극 패터닝시 산화물 반도체층이 손상되는 것을 방지할 수 있다. 뿐만 아니라, 본 발명에서는 소스 및 드레인 컨택홀과, 스토리지홀을 동일한 하나의 마스크 공정을 통해 형성한다. 이에 따라, 본 발명에 따른 유기 발광 표시 장치는 종래보다 총 1회의 마스크 공정 수를 저감할 수 있어 생산성을 향상시킬 수 있으며 비용을 절감할 수 있다.According to the present invention, a thin film transistor located in a display region is applied to a thin film transistor having an oxide semiconductor layer, whereby a low power consumption and a low voltage effect can be obtained. In addition, the present invention can reduce the number of driving integrated circuits and reduce a bezel area by applying a gate driver and a multiplexer located in a non-display region to a thin film transistor having a polycrystalline semiconductor layer. In the present invention, since the interlayer insulating film is located between each of the first source and the first drain electrode and the oxide semiconductor layer, the capacitance value of the parasitic capacitor of the first thin film transistor is the parasitic capacitor of the back channel etch type TFT Can be reduced. In addition, since the interlayer insulating layer is disposed on the oxide semiconductor layer, the oxide semiconductor layer can be prevented from being damaged during the patterning of the first source and the first drain electrode. In addition, in the present invention, the source and drain contact holes and the storage holes are formed through the same mask process. Accordingly, the OLED display according to the present invention can reduce the total number of mask processes by one in comparison with the prior art, thereby improving the productivity and reducing the cost.

도 1은 본 발명의 제1 실시 예에 따른 표시 장치용 기판을 나타내는 단면도이다.
도 2는 본 발명에 따른 표시 장치를 나타내는 블럭도이다.
도 3은 도 1에 도시된 표시 장치용 기판을 가지는 액정 표시 장치를 나타내는 단면도이다.
도 4는 도 1에 도시된 표시 장치용 기판을 가지는 유기 발광 다이오드 표시 장치를 나타내는 단면도이다.
도 5a 내지 도 5l은 도 4에 도시된 유기 발광 다이오드 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.1 is a cross-sectional view showing a substrate for a display device according to a first embodiment of the present invention.
2 is a block diagram showing a display device according to the present invention.
3 is a cross-sectional view showing a liquid crystal display device having the display device substrate shown in Fig.
4 is a cross-sectional view illustrating an organic light emitting diode display device having the display device substrate shown in FIG.
5A to 5L are cross-sectional views illustrating a method of manufacturing the organic light emitting diode display device shown in FIG.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 표시 장치용 기판을 나타내는 단면도이다.1 is a cross-sectional view showing a substrate for a display device according to the present invention.

도 1에 도시된 표시 장치용 기판은 제1 및 제2 박막트랜지스터(100,150)를 구비한다.The substrate for a display device shown in FIG. 1 includes first and second thin film transistors 100 and 150.

버텀 게이트 구조의 제1 박막트랜지스터(100)는 제1 게이트 전극(106)과, 산화물 반도체층(104)과, 제1 소스 전극(108)과, 제1 드레인 전극(110)을 구비한다.The first thin film transistor 100 of the bottom gate structure includes a first gate electrode 106, an oxide semiconductor layer 104, a first source electrode 108, and a first drain electrode 110.

제1 게이트 전극(106)은 기판(101) 상에 형성되며, 버퍼층(102)을 사이에 두고 산화물 반도체층(106)과 중첩된다. 이 제1 게이트 전극(106)은 제2 박막트랜지스터(150) 하부에 위치하는 차광층(152)과 동일 평면인 기판(101) 상에 차광층(152)과 동일 재질로 형성된다. 이에 따라, 제1 게이트 전극(106) 및 차광층(152)은 동일 마스크 공정으로 형성 가능하므로 마스크 공정을 저감할 수 있다.The first gate electrode 106 is formed on the substrate 101 and overlaps the oxide semiconductor layer 106 with the buffer layer 102 therebetween. The first gate electrode 106 is formed of the same material as the light shielding layer 152 on the substrate 101 that is flush with the light shielding layer 152 located under the second thin film transistor 150. Accordingly, since the first gate electrode 106 and the light shielding layer 152 can be formed by the same mask process, the mask process can be reduced.

산화물 반도체층(104)은 버퍼층(102) 상에 제1 게이트 전극(106)과 중첩되게 형성되어 제1 소스 및 제1 드레인 전극(108,110) 사이에 채널을 형성한다. 이 산화물 반도체층(104)은 Zn, Cd, Ga, In, Sn, Hf, Zr 중 선택된 적어도 하나 이상의 금속을 포함하는 산화물로 형성된다. 이러한 산화물 반도체층(104)을 포함하는 제1 박막 트랜지스터(100)는 다결정 반도체층(154)을 포함하는 제2 박막 트랜지스터(150)보다 높은 전하 이동도 및 낮은 누설 전류 특성의 장점을 가지므로 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막트랜지스터에 적용하는 것이 바람직하다. 이러한 산화물 반도체층(104)은 소자의 안정성을 효과적으로 확보할 수 있도록 제1 게이트 전극(106)보다 상부에 위치하는 것이 바람직하다. The oxide semiconductor layer 104 is formed to overlap the first gate electrode 106 on the buffer layer 102 to form a channel between the first source and first drain electrodes 108 and 110. The oxide semiconductor layer 104 is formed of an oxide containing at least one metal selected from Zn, Cd, Ga, In, Sn, Hf and Zr. The first thin film transistor 100 including the oxide semiconductor layer 104 has advantages of higher charge mobility and lower leakage current characteristics than the second thin film transistor 150 including the polycrystalline semiconductor layer 154, It is preferable to apply the present invention to a switching thin film transistor having a short ON time and a long OFF time. It is preferable that the oxide semiconductor layer 104 is located above the first gate electrode 106 in order to secure the stability of the device effectively.

제1 소스 전극(108)은 층간 절연막(116)을 관통하는 제1 소스 컨택홀을(124S) 통해 노출된 산화물 반도체층(104)과 접속된다. 제1 드레인 전극(110)은 층간 절연막(116)을 관통하는 제1 드레인 컨택홀을(124D) 통해 노출된 산화물 반도체층(104)과 접속된다.The first source electrode 108 is connected to the oxide semiconductor layer 104 exposed through the first source contact hole 124S penetrating the interlayer insulating film 116. [ The first drain electrode 110 is connected to the oxide semiconductor layer 104 exposed through the first drain contact hole 124D penetrating the interlayer insulating film 116. [

이 경우, 제1 소스 및 제1 드레인 전극(108,110) 사이에 위치하는 층간 절연막(116)은 산화물 반도체층(104)을 덮도록 형성되어 에치 스토퍼 역할을 한다. 이에 따라, 제1 소스 및 제1 드레인 전극(108,110) 사이에 위치하는 층간 절연막(116)은 제1 소스 및 제1 드레인 전극(108,110) 식각시 산화물 반도체층(104)이 손상되는 것을 방지한다. In this case, the interlayer insulating film 116 located between the first source and first drain electrodes 108 and 110 is formed to cover the oxide semiconductor layer 104 and serves as an etch stopper. Accordingly, the interlayer insulating layer 116 located between the first source and the first drain electrodes 108 and 110 prevents the oxide semiconductor layer 104 from being damaged when the first source and first drain electrodes 108 and 110 are etched.

또한, 제1 소스 및 제1 드레인 전극(108,110) 각각과 산화물 반도체층(104) 사이에는 층간 절연막(116)이 위치하게 된다. 이에 따라, 제1 소스 및 제1 드레인 전극(108,110) 각각과 제1 게이트 전극(106) 사이의 이격 거리는 소스 및 드레인 전극이 반도체층 바로 위에 형성되는 백채널 에치(Back Channel Etch)형 TFT구조에 비해 멀다. 이에 따라, 제1 소스 및 제1 드레인 전극(108,110) 각각과 제1 게이트 전극(106) 사이에 형성되는 기생 커패시터의 용량값은 백채널 에치(Back Channel Etch)형 TFT의 기생 커패시터의 용량값보다 줄일 수 있다.The interlayer insulating layer 116 is located between the first source and first drain electrodes 108 and 110 and the oxide semiconductor layer 104. Thus, the distance between the first source and first drain electrodes 108 and 110 and the first gate electrode 106 is determined by the back channel etch type TFT structure in which the source and drain electrodes are formed directly on the semiconductor layer Farther than that. Accordingly, the capacitance value of the parasitic capacitor formed between the first source and first drain electrodes 108 and 110 and the first gate electrode 106 is larger than the capacitance value of the parasitic capacitor of the back channel etch type TFT Can be reduced.

이러한 제1 소스 및 제1 드레인 전극(108,110)은 층간 절연막(116) 상에 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다. The first source and first drain electrodes 108 and 110 are formed on the interlayer insulating layer 116 by depositing Mo, Al, Cr, Au, Ti, Ni, Neodymium (Nd), and copper (Cu), or an alloy thereof. However, the present invention is not limited thereto.

탑 게이트 구조의 제2 박막트랜지스터(150)는 제1 박막트랜지스터(100)와 이격되도록 기판(101) 상에 배치된다. 이러한 제2 박막트랜지스터(150)는 다결정 반도체층(154)과, 제2 게이트 전극(156)과, 제2 소스 전극(158)과, 제2 드레인 전극(160)을 구비한다. The second thin film transistor 150 of the top gate structure is disposed on the substrate 101 so as to be spaced apart from the first thin film transistor 100. The second thin film transistor 150 includes a polycrystalline semiconductor layer 154, a second gate electrode 156, a second source electrode 158, and a second drain electrode 160.

다결정 반도체층(154)은 기판(101)을 덮는 버퍼층(102) 상에 형성된다. 이러한 다결정 반도체층(154)은 채널 영역(154C), 엘디디 영역(LDD; Lightly Doped Drain; 154L), 소스 영역(154S) 및 드레인 영역(154D)를 구비한다. 채널 영역(154C)은 제1 게이트 절연막(112)을 사이에 두고 제2 게이트 전극(156)과 중첩되어 제2 소스 및 제2 드레인 전극(158,160) 사이의 채널을 형성한다. 소스 영역(154S)은 제2 소스 전극(158)과 제2 소스 컨택홀(164S)을 통해 전기적으로 접속된다. 드레인 영역(154D)은 제2 드레인 전극(160)과 제2 드레인 컨택홀(164D)을 통해 전기적으로 접속된다. 엘디디 영역(154L)은 소스 영역(154S) 및 드레인 영역(154D) 각각과 채널 영역(154C) 사이에 위치하며, 제2 게이트 전극(156)과 중첩되지 않는다. 이러한 다결정 반도체층(154)은 이동도가 높아, 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 게이트 라인을 구동하는 게이트 구동부 및/또는 멀티플렉서(MUX)에 적용기에 적합하다.The polycrystalline semiconductor layer 154 is formed on the buffer layer 102 covering the substrate 101. [ The polycrystalline semiconductor layer 154 includes a channel region 154C, a lightly doped drain (LDD) 154L, a source region 154S, and a drain region 154D. The channel region 154C overlaps the second gate electrode 156 with the first gate insulating film 112 therebetween to form a channel between the second source and the second drain electrode 158 and 160. [ The source region 154S is electrically connected to the second source electrode 158 through the second source contact hole 164S. The drain region 154D is electrically connected to the second drain electrode 160 through the second drain contact hole 164D. The LDD region 154L is located between each of the source region 154S and the drain region 154D and the channel region 154C and does not overlap with the second gate electrode 156. [ The polycrystalline semiconductor layer 154 is suitable for application to a gate driver and / or a multiplexer (MUX) for driving a gate line, since the polycrystalline semiconductor layer 154 has high mobility, low energy consumption and excellent reliability.

제2 게이트 전극(156)은 제1 및 제2 게이트 절연 패턴(112,114)을 사이에 두고 다결정 반도체층의 채널 영역(154C)과 중첩된다. 이러한 제2 게이트 전극(156)은 제1 게이트 전극(106)과 동일 재질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다. The second gate electrode 156 overlaps the channel region 154C of the polycrystalline semiconductor layer with the first and second gate insulating patterns 112 and 114 interposed therebetween. The second gate electrode 156 may be made of the same material as the first gate electrode 106, for example, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ni), neodymium (Nd), and copper (Cu), or an alloy thereof. However, the present invention is not limited thereto.

제1 및 제2 게이트 절연 패턴(112,114)은 제2 게이트 전극(156)과 중첩되도록 다결정 반도체층(154)과 제2 게이트 전극(156) 사이에 순차적으로 적층된다.The first and second gate insulating patterns 112 and 114 are sequentially stacked between the polycrystalline semiconductor layer 154 and the second gate electrode 156 so as to overlap with the second gate electrode 156.

제1 게이트 절연 패턴(112)은 다결정 반도체층(154) 상에 위치하며, 제2 게이트 절연 패턴(114)에 비해 수소 입자 함유량이 높은 무기 절연막, 예를 들어 질화 실리콘(SiNx)로 형성된다. 제1 게이트 절연 패턴(112)에 포함된 수소 입자는 수소화 공정시 다결정 반도체층(154)으로 확산되어 다결정 반도체층 내의 공극을 수소로 채워준다. 이에 따라, 다결정 반도체층(154)은 안정화를 이룰 수 있어 제2 박막트랜지스터(150)의 특성 저하를 방지할 수 있다.The first gate insulating pattern 112 is formed on the polycrystalline semiconductor layer 154 and is formed of an inorganic insulating film having a higher hydrogen particle content than the second gate insulating pattern 114, for example, silicon nitride (SiNx). The hydrogen particles contained in the first gate insulating pattern 112 are diffused into the polycrystalline semiconductor layer 154 during the hydrogenation process to fill the vacancies in the polycrystalline semiconductor layer with hydrogen. Thus, the polycrystalline semiconductor layer 154 can be stabilized, and deterioration of the characteristics of the second thin film transistor 150 can be prevented.

제2 게이트 절연 패턴(114)은 제1 게이트 절연 패턴(112) 상에 수소 입자 함유량이 낮은 무기 절연막, 예를 들어 산화 실리콘(SiOx)로 형성된다. 제2 게이트 절연 패턴(114)은 산화물 반도체층(104)의 열처리 공정시 다결정 반도체층(154)의 수소들이 산화물 반도체층(104)으로 확산되는 것을 방지한다.The second gate insulating pattern 114 is formed on the first gate insulating pattern 112 by an inorganic insulating film having a low hydrogen particle content, for example, silicon oxide (SiOx). The second gate insulating pattern 114 prevents the hydrogen of the polycrystalline semiconductor layer 154 from diffusing into the oxide semiconductor layer 104 during the heat treatment process of the oxide semiconductor layer 104.

제2 소스 전극(158)은 제1 소스 전극(108)과 동일 평면 상에 동일 재질로 형성되며, 층간 절연막(116)을 관통하는 제2 소스 컨택홀(164S)을 통해 다결정 반도체층(154)의 소스 영역(154S)과 접속된다.The second source electrode 158 is formed of the same material on the same plane as the first source electrode 108 and is electrically connected to the polycrystalline semiconductor layer 154 through the second source contact hole 164S passing through the interlayer insulating film 116. [ Is connected to the source region 154S.

제2 드레인 전극(160)은 제1 드레인 전극(110)과 동일 평면 상에 동일 재질로 형성되며, 층간 절연막(116)을 관통하는 제2 드레인 컨택홀(164D)을 통해 다결정 반도체층(154)의 드레인 영역(154D)과 접속된다The second drain electrode 160 is formed of the same material on the same plane as the first drain electrode 110 and is electrically connected to the polycrystalline semiconductor layer 154 through the second drain contact hole 164D passing through the interlayer insulating film 116. [ Is connected to the drain region 154D

이러한 제2 박막트랜지스터(150)의 다결정 반도체층(154)의 활성화 및 수소화 공정 이후에 제1 박막트랜지스터(100)의 산화물 반도체층(104)이 형성된다. 이에 따라, 산화물 반도체층(104)은 다결정 반도체층(154)의 활성화 및 수소화 공정의 고온 분위기에 노출되지 않으므로 산화물 반도체층(104)의 손상을 방지할 수 있어 신뢰성이 향상된다.The oxide semiconductor layer 104 of the first thin film transistor 100 is formed after the activation and hydrogenation of the polycrystalline semiconductor layer 154 of the second thin film transistor 150. Accordingly, since the oxide semiconductor layer 104 is not exposed to the high-temperature atmosphere of the activation and hydrogenation process of the polycrystalline semiconductor layer 154, damage to the oxide semiconductor layer 104 can be prevented, and reliability is improved.

이와 같은 본 발명에 따른 표시 장치용 기판은 도 2에 도시된 바와 같이 표시 장치에 적용될 수 있다.The substrate for a display device according to the present invention can be applied to a display device as shown in Fig.

도 2에 도시된 표시 장치는 표시 패널(180)과, 표시 패널(180)의 게이트 라인(GL)을 구동하는 게이트 구동부(182)와, 표시 패널(180)의 데이터 라인(DL)을 구동하는 데이터 구동부(184)를 구비한다. 2 includes a display panel 180, a gate driver 182 for driving the gate line GL of the display panel 180, and a gate driver 185 for driving the data line DL of the display panel 180 And a data driver 184.

표시 패널(180)은 표시 영역(AA)과, 표시 영역(AA)을 둘러싸는 비표시 영역(NA)을 구비한다. The display panel 180 has a display area AA and a non-display area NA surrounding the display area AA.

표시 패널(180)의 표시 영역(AA)에는 게이트 라인(GL) 및 데이터 라인(DL)의 교차부에 위치하는 다수의 화소들이 매트릭스 형태로 배치된다. 다수의 화소들 각각은 제1 및 제2 박막트랜지스터(100,150) 중 적어도 어느 하나와, 광제어 소자를 가진다.In the display area AA of the display panel 180, a plurality of pixels located at the intersections of the gate line GL and the data line DL are arranged in a matrix form. Each of the plurality of pixels has at least one of the first and second thin film transistors 100 and 150, and a light control element.

비표시 영역(NA)에는 게이트 구동부(182)가 배치된다. 이 게이트 구동부(182)는 다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)를 이용하여 구성된다. 이 때, 게이트 구동부(182)의 제2 박막트랜지스터(150)는 표시 영역(AA)의 제1 및 제2 박막트랜지스터(100,150)와 동일 공정으로 동시에 형성된다. A gate driver 182 is disposed in the non-display area NA. The gate driver 182 is formed using a second thin film transistor 150 having a polycrystalline semiconductor layer 154. At this time, the second thin film transistor 150 of the gate driver 182 is formed at the same time as the first and second thin film transistors 100 and 150 of the display area AA.

한편, 데이터 구동부(184)와 데이터 라인(DL) 사이에는 멀티 플렉서(186)가 배치될 수 있다. 이 멀티 플렉서(186)는 데이터 구동부(184)로부터의 데이터 전압을 다수의 데이터 라인(DL)으로 시분할 분배함으로서 데이터 구동부(184)의 출력 채널 수를 줄일 수 있어 데이터 구동부를 이루는 데이터 구동 집적 회로의 개수를 저감할 수 있다. 이러한 멀티 플렉서(186)는 다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)를 이용하여 구성된다. 이 때, 멀티 플렉서(186)의 제2 박막트랜지스터(150)는 게이트 구동부(182)의 제2 박막트랜지스터(150) 및 표시 영역(AA)의 제1 및 제2 박막트랜지스터(100,150)와 함께 기판 상에 직접 형성될 수 있다.Meanwhile, a multiplexer 186 may be disposed between the data driver 184 and the data line DL. The multiplexer 186 divides the data voltage from the data driver 184 into a plurality of data lines DL to reduce the number of output channels of the data driver 184, Can be reduced. The multiplexer 186 is formed using a second thin film transistor 150 having a polycrystalline semiconductor layer 154. The second thin film transistor 150 of the multiplexer 186 is connected to the second thin film transistor 150 of the gate driver 182 and the first and second thin film transistors 100 and 150 of the display region AA Can be formed directly on the substrate.

이와 같은 표시 장치는 외부로 출사되는 광을 제어하는 광제어 소자인 액정층을 가지는 도 3에 도시된 액정 표시 장치와, 광제어 소자인 발광 소자를 가지는 도 4에 도시된 유기 발광 다이오드 표시 장치 등 박막트랜지스터가 필요한 표시 장치에 적용될 수 있다.Such a display device includes a liquid crystal display device shown in Fig. 3 having a liquid crystal layer as a light control element for controlling light emitted to the outside, and an organic light emitting diode display device shown in Fig. 4 having a light emitting element as a light control element It can be applied to a display device requiring a thin film transistor.

도 3에 도시된 액정 표시 장치는 제1 및 제2 박막트랜지스터(100,150)와, 제1 박막트랜지스터(100)와 접속된 화소 전극(172)과, 화소 전극(172)과 전계를 이루는 공통 전극(174)과, 스토리지 커패시터(140)를 구비한다.The liquid crystal display device shown in FIG. 3 includes first and second thin film transistors 100 and 150, a pixel electrode 172 connected to the first thin film transistor 100, and a common electrode 174, and a storage capacitor 140.

산화물 반도체층(104)을 가지는 제1 박막트랜지스터(100)는 표시 영역(AA)에 위치하는 화소 전극(172)과 접속된 박막 트랜지스터에 적용된다. The first thin film transistor 100 having the oxide semiconductor layer 104 is applied to the thin film transistor connected to the pixel electrode 172 located in the display area AA.

다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)는 비표시 영역(NA)에 위치하는 게이트 구동부 및 멀티 플렉서 중 적어도 어느 하나의 구동 회로의 트랜지스터에 적용된다.The second thin film transistor 150 having the polycrystalline semiconductor layer 154 is applied to the transistor of the driving circuit of at least one of the gate driver and the multiplexer located in the non-display area NA.

스토리지 커패시터(140)는 제1 및 제2 스토리지 커패시터를 구비한다. 제1 스토리지 커패시터는 버퍼막(102)을 사이에 두고 중첩되는 스토리지 하부 전극(142) 및 스토리지 중간 전극(144)을 구비한다. 제2 스토리지 커패시터는 보호막(118)을 사이에 두고 중첩되는 스토리지 중간 전극(144) 및 스토리지 상부 전극(146)을 구비한다. The storage capacitor 140 includes first and second storage capacitors. The first storage capacitor includes a storage lower electrode 142 and a storage intermediate electrode 144 which are overlapped with each other with a buffer film 102 interposed therebetween. The second storage capacitor has a storage intermediate electrode 144 and a storage upper electrode 146 overlapping each other with a protective film 118 interposed therebetween.

스토리지 하부 전극(142)은 차광층(152)과 동일층에 동일 재질로 형성되며, 스토리지 중간 전극(144)은 다결정 반도체층(154)과 동일층에 동일 재질로 형성되며, 스토리지 상부 전극(146)은 보호막(118) 상에 화소 전극(172)과 동일 재질로 형성되며, 평탄화층(128)을 관통하는 스토리지 컨택홀(168)을 통해 노출되어 화소 전극(172)과 전기적으로 접속된다. The storage lower electrode 142 is formed of the same material as the light shielding layer 152 and the storage intermediate electrode 144 is formed of the same material as the polycrystalline semiconductor layer 154 and is formed of the same material as the storage upper electrode 146 Is formed on the passivation layer 118 with the same material as the pixel electrode 172 and is exposed through the storage contact hole 168 penetrating the planarization layer 128 to be electrically connected to the pixel electrode 172.

여기서, 스토리지 중간 전극(144)은 층간 절연막(116)을 관통하는 스토리지홀(148)을 통해 노출되어 SiNx로 형성되는 보호막(118)을 사이에 두고 스토리지 상부 전극(146)과 중첩된다. 이에 따라, 스토리지 중간 전극(144)은 SiOx로 형성되는 층간 절연막(116)에 비해 유전율이 높은 SiNx로 형성되는 보호막(118)을 사이에 두고 스토리지 상부 전극(146)과 중첩됨으로써 유전율에 비례하는 제2 스토리지 커패시터의 용량값은 증가하게 된다.The storage intermediate electrode 144 is exposed through the storage hole 148 passing through the interlayer insulating film 116 and overlapped with the storage upper electrode 146 with the protective film 118 formed of SiNx interposed therebetween. Accordingly, the storage intermediate electrode 144 overlaps with the storage upper electrode 146 with the protective film 118 formed of SiNx having a higher dielectric constant than the interlayer insulating film 116 formed of SiOx interposed therebetween, 2 Capacitance value of the storage capacitor is increased.

또한, 다결정 반도체층(154)과 동일 재질의 스토리지 중간 전극(144)이 산화물 반도체층(104)과 동일층(버퍼층(102)) 상에 형성되므로, 종래 다층 구조의 보호막을 단일층으로만 구성가능하다. Since the storage intermediate electrode 144 having the same material as that of the polycrystalline semiconductor layer 154 is formed on the same layer (buffer layer 102) as the oxide semiconductor layer 104, the conventional multi- It is possible.

구체적으로, 종래 다층 구조의 보호막은 산화물 반도체층을 보호하기 위한 제1 보호막과, 스토리지 커패시터의 전극들 사이에 위치하는 제2 보호막을 구비하므로, 재료비 상승하고 구조 및 공정이 복잡해진다.Specifically, the conventional multi-layered passivation layer includes a first passivation layer for protecting the oxide semiconductor layer and a second passivation layer between the electrodes of the storage capacitor, thereby increasing the material cost and complicating the structure and the process.

반면에, 본원 발명의 산화물 반도체층(104)은 수소 입자가 함유된 SiNx에 비해 수소 입자가 함유되지 않은 SiOx로 형성되는 층간 절연막(116)에 의해 보호된다. 이 경우, 산화물 반도체층(104)이 수소에 영향을 받지 않으므로, 제1 박막트랜지스터(100)의 문턱전압이 변동하는 것을 방지할 수 있어 소자 안정성이 향상된다. 이와 같이, 본원 발명에서는 층간 절연막(116)을 이용하여 산화물 반도체층(104)을 보호하므로, 산화물 반도체층(104)을 보호하기 위한 별도의 보호막이 불필요하므로, 구조 및 공정이 종래에 비해 단순해진다.On the other hand, the oxide semiconductor layer 104 of the present invention is protected by an interlayer insulating film 116 formed of SiOx which does not contain hydrogen particles as compared with SiNx containing hydrogen particles. In this case, since the oxide semiconductor layer 104 is not affected by hydrogen, the threshold voltage of the first thin film transistor 100 can be prevented from fluctuating and the stability of the element can be improved. As described above, in the present invention, since the oxide semiconductor layer 104 is protected by using the interlayer insulating film 116, a separate protective film for protecting the oxide semiconductor layer 104 is unnecessary, so that the structure and the process are simpler than in the prior art .

화소 전극(172)은 제1 박막트랜지스터(100)의 제1 드레인 전극(110)과 화소 콘택홀(120)을 통해 접속된다. 이에 따라, 화소 전극(172)은 제1 박막트랜지스터(100)를 통해 데이터 라인(DL)으로부터의 데이터 신호가 공급된다. The pixel electrode 172 is connected to the first drain electrode 110 of the first thin film transistor 100 through the pixel contact hole 120. Accordingly, the pixel electrode 172 is supplied with the data signal from the data line DL through the first thin film transistor 100.

공통 전극(174)은 화소 전극(172)을 덮도록 형성된 제2 보호막(138) 상에 다수의 슬릿을 가지도록 형성된다. 이 공통 전극(174)에 공통 전압이 공급되면, 공통 전극(174)은 화소 전극(172)과 프린지 전계를 형성함으로써 그 프린지 전계에 의해 광제어 소자인 액정층의 액정분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 광제어 소자인 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.The common electrode 174 is formed to have a plurality of slits on the second protective film 138 formed to cover the pixel electrode 172. When a common voltage is supplied to the common electrode 174, the common electrode 174 forms a fringe electric field with the pixel electrode 172, so that the liquid crystal molecules of the liquid crystal layer, which is the light control element, . The light transmittance of the pixel region varies depending on the degree of rotation of the liquid crystal molecules, which are the light control elements, thereby realizing the gradation.

도 4에 도시된 유기 발광 다이오드 표시 장치는 제1 및 제2 박막트랜지스터(100,150)와, 제1 박막트랜지스터(100)와 접속된 발광소자(130)와, 스토리지 커패시터(140)를 구비한다.4 includes first and second thin film transistors 100 and 150, a light emitting device 130 connected to the first thin film transistor 100, and a storage capacitor 140. The organic light emitting diode display device shown in FIG.

산화물 반도체층(104)을 가지는 제1 박막트랜지스터(100)는 표시 영역(AA)에 위치하는 각 화소들에 기입되는 데이터 전압을 스위칭하는 스위칭 트랜지스터와, 각 발광소자(130)에 접속된 구동 트랜지스터로 적용된다. 이외에도 산화물 반도체층(104)을 가지는 제1 박막트랜지스터(100)는 표시 영역(AA)에 위치하는 각 화소들의 스위칭 트랜지스터에 적용되고, 다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)는 표시 영역(AA)에 위치하는 각 화소들의 구동 트랜지스터에 적용될 수도 있다.The first thin film transistor 100 having the oxide semiconductor layer 104 includes a switching transistor for switching a data voltage written to each pixel located in the display area AA and a driving transistor . The first thin film transistor 100 having the oxide semiconductor layer 104 is applied to the switching transistors of the pixels located in the display area AA and the second thin film transistor 150 having the polycrystalline semiconductor layer 154 And may be applied to the driving transistor of each pixel located in the display area AA.

다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)는 비표시 영역(NA)에 위치하는 게이트 구동부 및 멀티 플렉서 중 적어도 어느 하나의 구동 회로의 트랜지스터로 적용된다.The second thin film transistor 150 having the polycrystalline semiconductor layer 154 is applied to the transistor of the driving circuit of at least one of the gate driver and the multiplexer located in the non-display area NA.

스토리지 커패시터(140)는 스토리지 하부 전극(142) 및 스토리지 중간 전극(144)으로 이루어진 제1 커패시터와, 스토리지 중간 전극(144) 및 스토리지 상부 전극(146)으로 이루어진 제2 스토리지 커패시터를 구비한다. The storage capacitor 140 includes a first capacitor composed of a storage lower electrode 142 and a storage intermediate electrode 144 and a second storage capacitor composed of a storage intermediate electrode 144 and a storage upper electrode 146.

스토리지 상부 전극(146)은 보조 전극(122)과 동일층에 동일 재질로 형성되며 애노드 전극(122)과 전기적으로 접속된다. The storage upper electrode 146 is formed of the same material in the same layer as the auxiliary electrode 122 and is electrically connected to the anode electrode 122.

여기서, 스토리지 상부 전극(146)은 SiOx로 형성되는 층간 절연막에 비해 유전율이 높은 SiNx로 형성되는 보호막(118)을 사이에 두고 스토리지 중간 전극(144)과 중첩됨으로써 유전율에 비례하는 제2 스토리지 커패시터의 용량값은 증가하게 된다.Here, the storage upper electrode 146 overlaps the storage intermediate electrode 144 with a protective film 118 formed of SiNx having a higher dielectric constant than the interlayer insulating film formed of SiOx, thereby forming a second storage capacitor The capacity value is increased.

또한, 다결정 반도체층(154)과 동일 재질의 스토리지 중간 전극(144)과, 산화물 반도체층(104)이 동일층(버퍼층(102)) 상에 형성된다. 이에 따라, 산화물 반도체층(104)은 수소 입자가 함유된 SiNx에 비해 수소 입자가 함유되지 않은 SiOx로 형성되는 층간 절연막(116)에 의해 보호된다. 이 경우, 산화물 반도체층(104)이 수소에 영향을 받지 않으므로, 제1 박막트랜지스터(100)의 문턱전압이 변동하는 것을 방지할 수 있어 소자 안정성이 향상된다. 이와 같이, 본원 발명에서는 층간 절연막(116)을 이용하여 산화물 반도체층(104)을 보호하므로, 산화물 반도체층(104)을 보호하기 위한 별도의 보호막이 불필요하므로, 구조 및 공정이 종래에 비해 단순해진다.The storage intermediate electrode 144 of the same material as the polycrystalline semiconductor layer 154 and the oxide semiconductor layer 104 are formed on the same layer (buffer layer 102). Accordingly, the oxide semiconductor layer 104 is protected by the interlayer insulating film 116 formed of SiOx which does not contain hydrogen particles as compared with SiNx containing hydrogen particles. In this case, since the oxide semiconductor layer 104 is not affected by hydrogen, the threshold voltage of the first thin film transistor 100 can be prevented from fluctuating and the stability of the element can be improved. As described above, in the present invention, since the oxide semiconductor layer 104 is protected by using the interlayer insulating film 116, a separate protective film for protecting the oxide semiconductor layer 104 is unnecessary, so that the structure and the process are simpler than in the prior art .

발광 소자(130)는 제1 박막 트랜지스터(100)의 제1 드레인 전극(110)과 접속된 제1 전극(132)과, 제1 전극(132) 상에 형성되는 유기 발광층(134)과, 유기 발광층(134) 위에 형성된 제2 전극(136)을 구비한다. The light emitting device 130 includes a first electrode 132 connected to the first drain electrode 110 of the first thin film transistor 100, an organic light emitting layer 134 formed on the first electrode 132, And a second electrode 136 formed on the light emitting layer 134.

제1 전극(132)은 보호막(118) 및 평탄화층(128)을 관통하는 화소 컨택홀(120)을 통해 노출된 제1 드레인 전극(110)과 접속된다. 이 제1 전극(132)은 전면 발광형 유기 발광 표시 장치인 경우, 반사효율이 높은 금속물질을 포함하도록 형성된다. 예를 들어, 제1 전극(132)은 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu) 등을 포함하는 금속층으로 형성된다. The first electrode 132 is connected to the first drain electrode 110 exposed through the passivation layer 118 and the pixel contact hole 120 passing through the planarization layer 128. The first electrode 132 is formed to include a metal material having high reflection efficiency in the case of a top emission type organic light emitting display. For example, the first electrode 132 is formed of a metal layer including aluminum (Al), silver (Ag), APC (Ag; Pb; Cu)

유기 발광층(134)은 뱅크(138)에 의해 마련된 발광 영역의 제1 전극(132) 상에 형성된다. 유기 발광층(134)은 제1 전극(132) 상에 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다.The organic light emitting layer 134 is formed on the first electrode 132 of the light emitting region provided by the bank 138. [ The organic emission layer 134 is formed on the first electrode 132 in the order of the hole-related layer, the emission layer, and the electron-related layer, or in the reverse order.

제2 전극(136)은 유기 발광층(134) 상에서 표시 영역의 전면을 모두 덮도록 하나의 몸체로 형성된다. 이러한 제2 전극(136)은 전면 발광형 유기 발광 표시 장치인 경우, 투명 전도성 산화막(Transparent Conductive Oxide; TCO)으로 형성된다. 예를 들어, 제1 전극(132)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전층으로 형성된다.The second electrode 136 is formed as a single body so as to cover the entire surface of the display region on the organic light emitting layer 134. The second electrode 136 may be formed of a transparent conductive oxide (TCO) in the case of a front emission type OLED display. For example, the first electrode 132 is formed of a transparent conductive layer such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO).

이와 같이, 본 발명에서는 산화물 반도체층(104)을 가지는 제1 박막트랜지스터(100)를 각 화소의 스위칭 소자에 적용한다. 이러한 산화물 반도체층(104)을 가지는 제1 박막트랜지스터(100)는 다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)에 비해 오프 전류가 낮다. 이에 따라, 본원 발명은 정지 영상이나 데이터의 업데이트의 주기가 늦은 영상에서 프레임 주파수를 낮추는 저속 구동이 가능하므로, 소비전력을 줄일 수 있다. 또한, 제1 박막트랜지스터의 산화물 반도체층(104)은 포화(Saturation) 특성이 우수하므로 저전압화가 용이하다.As described above, in the present invention, the first thin film transistor 100 having the oxide semiconductor layer 104 is applied to the switching element of each pixel. The first thin film transistor 100 having the oxide semiconductor layer 104 has a lower off current than the second thin film transistor 150 having the polycrystalline semiconductor layer 154. Accordingly, the present invention can reduce the power consumption because it is possible to perform the low-speed driving in which the frame frequency is lowered in the image in which the update period of the still image or data is slow. In addition, since the oxide semiconductor layer 104 of the first thin film transistor has excellent saturation characteristics, it is easy to lower the voltage.

또한, 본 발명에서는 다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)를 각 화소의 구동 소자 및 구동 회로의 구동 소자에 적용한다. 이러한 다결정 반도체층은 산화물 반도체층에 비해 이동도가 높아 (100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 게이트 구동부 및/또는 멀티플렉서(MUX)에 적용할 수 있다. In the present invention, the second thin film transistor 150 having the polycrystalline semiconductor layer 154 is applied to the driving elements of the pixels and the driving elements of the driving circuit. Since the polycrystalline semiconductor layer has a higher mobility (100 cm 2 / Vs or more) than the oxide semiconductor layer, has low energy consumption and excellent reliability, it can be applied to a gate driver and / or a multiplexer (MUX).

도 5a 내지 도 5l는 도 4에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.5A to 5L are cross-sectional views illustrating a method of manufacturing the organic light emitting display shown in FIG.

도 5a를 참조하면, 기판(101) 상에 차광층(152), 제1 박막트랜지스터의 제1 게이트 전극(106)과, 스토리지 하부 전극(142)이 형성된다. Referring to FIG. 5A, a light shielding layer 152, a first gate electrode 106 of a first thin film transistor, and a storage lower electrode 142 are formed on a substrate 101.

구체적으로, 기판(101) 상에 증착 공정을 통해 불투명 금속층이 형성된다. 그런 다음, 포토리소그래피공정과 식각 공정을 통해 불투명 금속층이 패터닝됨으로써 차광층(152), 제1 박막트랜지스터의 제1 게이트 전극(106)과, 스토리지 하부 전극(142)이 형성된다. Specifically, an opaque metal layer is formed on the substrate 101 through a deposition process. Then, the opaque metal layer is patterned through the photolithography process and the etching process, so that the light shielding layer 152, the first gate electrode 106 of the first thin film transistor, and the storage lower electrode 142 are formed.

도 5b를 참조하면, 차광층(152), 제1 게이트 전극(106) 및 스토리지 하부 전극(142)이 형성된 기판(101) 상에 버퍼막(102)이 형성되고, 그 위에 다결정 반도체층(154) 및 스토리지 중간 전극(144)이 형성된다. 5B, a buffer layer 102 is formed on a substrate 101 on which a light shielding layer 152, a first gate electrode 106 and a storage lower electrode 142 are formed. A polycrystalline semiconductor layer 154 And a storage intermediate electrode 144 are formed.

구체적으로, 차광층(152), 제1 게이트 전극(106) 및 스토리지 하부 전극(142)이 형성된 기판(101) 상에 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 통해 버퍼막(102) 및 비정질 실리콘 박막이 형성된다. 그런 다음, 비정질 실리콘 박막을 결정화함으로써 다결정 실리콘 박막으로 형성된다. 그리고, 다결정 실리콘 박막을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 다결정 반도체층(154) 및 스토리지 중간 전극(144)이 순수 다결정 실리콘 상태로 형성된다.A low pressure chemical vapor deposition (LPCVD), a plasma enhanced chemical vapor deposition (PECVD), or the like is performed on the substrate 101 on which the light shielding layer 152, the first gate electrode 106 and the storage lower electrode 142 are formed. The buffer film 102 and the amorphous silicon thin film are formed. Then, the amorphous silicon thin film is crystallized to form a polycrystalline silicon thin film. Then, the polycrystalline silicon thin film is patterned by a photolithography process and an etching process, whereby the polycrystalline semiconductor layer 154 and the storage intermediate electrode 144 are formed into a pure polycrystalline silicon state.

그런 다음, 다결정 반도체층의 채널 영역(154C)과 스토리지 중간 전극(144) 각각 상에 이들을 덮도록 형성되는 포토레지스트 패턴을 형성한다. 그 포토레지스트 패턴을 마스크로 다결정 반도체층에 선택적으로 n형 또는 p형 불순물을 저농도로 주입함으로써 다결정 반도체층(154)의 엘디디 영역(154L)이 형성된다. 그런 다음, 다결정 반도체층 상에 다결정 반도체층을 덮도록 형성되는 포토레지스트 패턴을 형성한다. 그 포토레지스트 패턴을 마스크로 스토리지 중간 전극(144)에 선택적으로 n형 또는 p형 불순물을 주입함으로써 스토리지 중간 전극(144)이 도전성 특성을 가지게 된다. Then, a photoresist pattern is formed so as to cover the channel region 154C of the polycrystalline semiconductor layer and the storage intermediate electrode 144, respectively. The LDD region 154L of the polycrystalline semiconductor layer 154 is formed by selectively implanting n-type or p-type impurity into the polycrystalline semiconductor layer at a low concentration using the photoresist pattern as a mask. Then, a photoresist pattern formed so as to cover the polycrystalline semiconductor layer is formed on the polycrystalline semiconductor layer. The storage intermediate electrode 144 has conductivity characteristics by selectively implanting n-type or p-type impurity into the storage intermediate electrode 144 using the photoresist pattern as a mask.

도 5c를 참조하면, 다결정 반도체층(154) 및 스토리지 중간 전극(144)이 형성된 기판(101) 상에 제1 및 제2 게이트 절연패턴(112,114)과, 제2 게이트 전극(156)이 형성된다.Referring to FIG. 5C, first and second gate insulating patterns 112 and 114 and a second gate electrode 156 are formed on a substrate 101 on which a polycrystalline semiconductor layer 154 and a storage intermediate electrode 144 are formed .

구체적으로, 다결정 반도체층(154) 및 스토리지 중간 전극(144)이 형성된 기판(101) 상에 제1 및 제2 게이트 절연막이 순차적으로 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 게이트 금속층이 형성된다. 제1 게이트 절연막으로는 수소 입자를 다량 포함하는 무기 절연막, 예를 들어 SiNx가 이용되며, 제2 게이트 절연막으로는 수소 입자를 포함하지 않는 무기 절연막, 예를 들어 SiOx가 이용된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 게이트 금속층과 제1 및 제2 게이트 절연막을 동시에 패터닝함으로써 제2 게이트 전극(156)과, 제1 및 제2 게이트 절연 패턴(112,114)이 동일 패턴으로 형성된다. 이 때, 제2 게이트 전극(156)과, 제1 및 제2 게이트 절연 패턴(112,114)의 선폭은 다결정 반도체층(154)의 채널 영역(154C)의 선폭보다 크게 형성된다.More specifically, first and second gate insulating films are sequentially formed on the substrate 101 on which the polycrystalline semiconductor layer 154 and the storage intermediate electrode 144 are formed, and a gate metal layer is formed thereon by a deposition method such as sputtering . As the first gate insulating film, an inorganic insulating film containing a large amount of hydrogen particles, for example, SiNx is used. As the second gate insulating film, an inorganic insulating film containing no hydrogen particles, for example, SiOx is used. As the gate metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al, Cr or an alloy thereof may be used as a single layer, or may be used as a multi-layer structure by using them. Then, the second gate electrode 156 and the first and second gate insulating patterns 112 and 114 are formed in the same pattern by simultaneously patterning the gate metal layer and the first and second gate insulating films through the photolithography process and the etching process do. At this time, the line widths of the second gate electrode 156 and the first and second gate insulating patterns 112 and 114 are formed to be larger than the line width of the channel region 154C of the polycrystalline semiconductor layer 154.

그리고, 제2 게이트 전극(106)을 마스크로 이용하여 다결정 반도체층(154)에 n형 또는 p형 불순물을 고농도로 주입함으로써 다결정 반도체층(154)의 소스 영역(154S) 및 드레인 영역(154D)이 형성된다. 그런 다음, 다결정 반도체층(154)의 소스 영역(154S) 및 드레인 영역(154D)이 형성된 기판을 열처리함으로써 다결정 반도체층(154)을 활성화 및 수소화한다. The source region 154S and the drain region 154D of the polycrystalline semiconductor layer 154 are formed by implanting n-type or p-type impurities at a high concentration into the polycrystalline semiconductor layer 154 using the second gate electrode 106 as a mask. . Then, the substrate on which the source region 154S and the drain region 154D of the polycrystalline semiconductor layer 154 are formed is heat-treated to activate and hydrogenate the polycrystalline semiconductor layer 154. [

도 5d를 참조하면, 제1 및 제2 게이트 절연패턴(112,114)과, 제2 게이트 전극(156)이 형성된 기판(101) 상에 산화물 반도체층(104)이 형성된다.5D, an oxide semiconductor layer 104 is formed on a substrate 101 on which first and second gate insulating patterns 112 and 114 and a second gate electrode 156 are formed.

구체적으로, 제1 및 제2 게이트 절연패턴(112,114)과, 제2 게이트 전극(156)이 형성된 기판(101) 상에 산화물 반도체 물질이 전면 도포된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 산화물 반도체 물질이 패터닝됨으로써 산화물 반도체층(104)이 형성된다.Specifically, the oxide semiconductor material is entirely coated on the substrate 101 on which the first and second gate insulating patterns 112 and 114 and the second gate electrode 156 are formed. Then, the oxide semiconductor material 104 is formed by patterning the oxide semiconductor material through the photolithography process and the etching process.

도 5e를 참조하면, 산화물 반도체층(104)이 형성된 기판(101) 상에 제1 소스 및 제1 드레인 컨택홀(124S,124D)과, 제2 소스 및 제2 드레인 컨택홀(154S,154D)과, 스토리지홀(148)을 가지는 층간 절연막(116)이 형성된다.Referring to FIG. 5E, a first source and first drain contact holes 124S and 124D and a second source and second drain contact holes 154S and 154D are formed on a substrate 101 on which an oxide semiconductor layer 104 is formed. And an interlayer insulating film 116 having a storage hole 148 are formed.

구체적으로, 산화물 반도체층(104)이 형성된 기판(101) 상에 PECVD 등의 증착 방법으로 층간 절연막(116)이 형성된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 층간 절연막(116)이 패터닝됨으로써 제1 소스 및 제1 드레인 컨택홀(124S,124D)과, 제2 소스 및 제2 드레인 컨택홀(154S,154D)과, 스토리지홀(148)이 형성된다. Specifically, an interlayer insulating film 116 is formed on a substrate 101 on which an oxide semiconductor layer 104 is formed by a vapor deposition method such as PECVD. Then, the interlayer insulating film 116 is patterned through a photolithography process and an etching process to form first source and first drain contact holes 124S and 124D, second source and second drain contact holes 154S and 154D, And a storage hole 148 are formed.

도 5f를 참조하면, 제1 소스 및 제1 드레인 컨택홀(124S,124D)과, 제2 소스 및 제2 드레인 컨택홀(154S,154D)과, 스토리지홀(148)을 가지는 층간 절연막(116) 상에 제1 및 제2 소스 전극(108,158), 제1 및 제2 드레인 전극(110,160)이 형성된다.5F, an interlayer insulating layer 116 having a first source and first drain contact holes 124S and 124D, a second source and drain contact holes 154S and 154D, and a storage hole 148 is formed. The first and second source electrodes 108 and 158, and the first and second drain electrodes 110 and 160 are formed.

구체적으로, 제1 소스 및 제1 드레인 컨택홀(124S,124D)과, 제2 소스 및 제2 드레인 컨택홀(154S,154D)과, 스토리지홀(148)을 가지는 층간 절연막(116) 상에 스퍼터링 등의 증착 방법으로 데이터 금속층이 형성된다. 데이터 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 데이터 금속층 패터닝함으로써 층간 절연막(116) 상에 제1 및 제2 소스 전극(108,158), 제1 및 제2 드레인 전극(110,160)이 형성된다.Specifically, on the interlayer insulating film 116 having the first source and first drain contact holes 124S and 124D, the second source and drain contact holes 154S and 154D, and the storage hole 148, A data metal layer is formed. As the data metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al, Cr or an alloy thereof may be used as a single layer, or may be used as a multi-layer structure by using them. Then, the first and second source electrodes 108 and 158 and the first and second drain electrodes 110 and 160 are formed on the interlayer insulating film 116 by patterning the data metal layer through a photolithography process and an etching process.

도 5g를 참조하면, 제1 및 제2 소스 전극(108,158), 제1 및 제2 드레인 전극(110,160)이 형성된 층간 절연막(116) 상에 보조 컨택홀(126)을 가지는 보호막(118)이 형성된다. 5G, a passivation layer 118 having an auxiliary contact hole 126 is formed on an interlayer insulating layer 116 on which first and second source electrodes 108 and 158 and first and second drain electrodes 110 and 160 are formed do.

구체적으로, 제1 및 제2 소스 전극(108,158), 제1 및 제2 드레인 전극(110,160)이 형성된 층간 절연막(116) 상에 보호막(118)이 형성된다. 보호막(118)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 보호막(118)이 패터닝됨으로써 보조 컨택홀(126)이 형성된다. Specifically, the passivation layer 118 is formed on the interlayer insulating layer 116 in which the first and second source electrodes 108 and 158 and the first and second drain electrodes 110 and 160 are formed. As the protective film 118, an inorganic insulating material such as SiOx, SiNx, or the like is used. Then, an auxiliary contact hole 126 is formed by patterning the protection film 118 through a photolithography process and an etching process.

도 5h를 참조하면, 보조 컨택홀(126)을 가지는 보호막(118) 상에 보조 전극(122) 및 스토리지 상부 전극(148)이 형성된다.Referring to FIG. 5H, an auxiliary electrode 122 and a storage upper electrode 148 are formed on a protective film 118 having an auxiliary contact hole 126.

보조 컨택홀(126)을 가지는 보호막(118) 상에 보조 금속층이 형성된다. 보조 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 고도전성 금속이 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 보조 금속층이 패터닝됨으로써 보조 전극(122) 및 스토리지 상부 전극(148)이 형성된다.An auxiliary metal layer is formed on the protective film 118 having the auxiliary contact hole 126. [ As the auxiliary metal layer, a highly conductive metal such as Mo, Ti, Cu, AlNd, Al, Cr, or an alloy thereof is used. Then, an auxiliary electrode 122 and a storage upper electrode 148 are formed by patterning the auxiliary metal layer through a photolithography process and an etching process.

도 5i를 참조하면, 보조 전극(122) 및 스토리지 상부 전극(148)이 형성된 보호막(118) 상에 화소 컨택홀(120)을 가지는 평탄화층(128)이 형성된다.Referring to FIG. 5I, a planarization layer 128 having a pixel contact hole 120 is formed on a passivation layer 118 on which an auxiliary electrode 122 and a storage upper electrode 148 are formed.

구체적으로, 보조 전극(122) 및 스토리지 상부 전극(148)이 형성된 보호막(118) 상에 포토 아크릴 등과 같은 유기막을 전면 도포함으로써 평탄화층(128)이 형성된다. 그런 다음, 포토리소그래피 공정을 통해 평탄화층(128)이 패터닝됨으로써 화소 컨택홀(120)이 형성된다. Specifically, the planarization layer 128 is formed by entirely applying an organic film such as photo-acryl or the like on the protective film 118 on which the auxiliary electrode 122 and the storage upper electrode 148 are formed. Then, the planarization layer 128 is patterned through the photolithography process, thereby forming the pixel contact hole 120. Next, as shown in FIG.

도 5j를 참조하면, 화소 컨택홀(120)을 가지는 평탄화층(128) 상에 애노드 전극(132)이 형성된다.Referring to FIG. 5J, the anode electrode 132 is formed on the planarization layer 128 having the pixel contact hole 120.

구체적으로, 화소 컨택홀(120)을 가지는 평탄화층(128) 상에 스퍼터링 등의 증착 방법으로 금속 물질, 예를 들어, ITO/Ag alloy/ITO를 순차적으로 적층한다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 그 금속 물질을 패터닝함으로써 애노드 전극(132)이 형성된다.Specifically, a metal material such as ITO / Ag alloy / ITO is sequentially deposited on the planarization layer 128 having the pixel contact hole 120 by a deposition method such as sputtering. Then, the anode electrode 132 is formed by patterning the metal material through a photolithography process and an etching process.

도 5k를 참조하면, 애노드 전극(132)이 형성된 기판(101) 상에 뱅크(138)가 형성된다.Referring to FIG. 5K, a bank 138 is formed on a substrate 101 on which an anode electrode 132 is formed.

구체적으로, 애노드 전극(132)이 형성된 기판(101) 상에 뱅크용 유기 절연 물질을 도포한다. 뱅크용 유기 절연 물질은 예를 들어, 폴리이미드계 수지, 아크릴계 수지 등으로 형성된다. 그런 다음, 유기 절연 물질이 감광성 재질인 경우, 그 유기 절연 물질을 포토리소그래피 공정을 통해 패터닝하거나, 유기 절연 물질이 비감광성 재질인 경우, 그 유기 절연 물질을 포토리소그래피 공정 및 식각 공정을 통해 패터닝함으로써 뱅크(138)가 형성된다. 이러한 뱅크(138)는 애노드 전극(132)의 측면을 덮도록 형성되므로 애노드 전극(132)의 부식을 방지할 수 있다.Specifically, the organic insulating material for the bank is coated on the substrate 101 on which the anode electrode 132 is formed. The organic insulating material for the bank is formed of, for example, a polyimide resin, an acrylic resin, or the like. Then, when the organic insulating material is a photosensitive material, the organic insulating material is patterned through a photolithography process, or when the organic insulating material is a non-photosensitive material, the organic insulating material is patterned through a photolithography process and an etching process A bank 138 is formed. The bank 138 is formed to cover the side surface of the anode electrode 132, so that corrosion of the anode electrode 132 can be prevented.

도 5l을 참조하면, 뱅크(138)가 형성된 기판(101) 상에 유기 발광층(134) 및 캐소드 전극(136)이 순차적으로 형성된다.Referring to FIG. 51, an organic light emitting layer 134 and a cathode electrode 136 are sequentially formed on a substrate 101 on which a bank 138 is formed.

구체적으로, 뱅크(138)에 의해 노출된 애노드 전극(132) 상에 유기 발광층(134)이 형성된다. 그런 다음, 유기 발광층(134)이 형성된 기판(101) 상에 캐소드 전극(136)이 형성된다. Specifically, the organic light emitting layer 134 is formed on the anode electrode 132 exposed by the bank 138. [ Then, a cathode electrode 136 is formed on the substrate 101 on which the organic light emitting layer 134 is formed.

이와 같이, 본 발명에서는 소스 및 드레인 컨택홀(124S,124D,164S,164D)과, 스토리지홀(148)을 동일한 하나의 마스크 공정을 통해 형성한다. 이에 따라, 본 발명에 따른 유기 발광 표시 장치는 종래보다 총 1회의 마스크 공정 수를 저감할 수 있어 생산성을 향상시킬 수 있으며 비용을 절감할 수 있다.As described above, in the present invention, the source and drain contact holes 124S, 124D, 164S, and 164D and the storage hole 148 are formed through the same mask process. Accordingly, the OLED display according to the present invention can reduce the total number of mask processes by one in comparison with the prior art, thereby improving the productivity and reducing the cost.

한편, 본 발명에서는 보조 전극(122)이 애노드 전극(132)과 접속되는 것을 예로 들어 설명하였지만, 이외에도 캐소드 전극(136)과 접속되는 보조 전극을 더 구비할 수도 있다. 이 보조 전극에 의해 유기 발광 표시 장치가 대면적화될수록 증가하는 캐소드 전극(136)의 저항 성분을 감소시킬 수 있다.Although the auxiliary electrode 122 is connected to the anode electrode 132 in the present invention, the auxiliary electrode 122 may be further connected to the cathode electrode 136. The resistance component of the cathode electrode 136, which increases as the organic light emitting display becomes larger by the auxiliary electrode, can be reduced.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The foregoing description is merely illustrative of the present invention, and various modifications may be made by those skilled in the art without departing from the spirit of the present invention. Accordingly, the embodiments disclosed in the specification of the present invention are not intended to limit the present invention. The scope of the present invention should be construed according to the following claims, and all the techniques within the scope of equivalents should be construed as being included in the scope of the present invention.

100,150 : 박막트랜지스터 104,154 : 반도체층
106,156 : 게이트 전극 108,158 : 소스 전극
110,160 : 드레인 전극 112,114 : 게이트 절연 패턴
148 : 스토리지홀100, 150: thin film transistors 104, 154:
106, 156: gate electrode 108, 158: source electrode
110, 160: drain electrode 112, 114: gate insulating pattern
148: Storage hole

Claims (9)

기판 상에 배치되는 차광층과;
상기 차광층과 동일 평면 상에 위치하는 제1 게이트 전극과, 산화물 반도체층을 가지는 제1 박막트랜지스터와;
상기 산화물 반도체층과 동일 평면 상에 위치하는 다결정 반도체층과, 상기 다결정 반도체층 상부에 위치하는 제2 게이트 전극을 가지는 제2 박막트랜지스터와;
상기 제2 게이트 전극과 중첩되도록 상기 다결정 반도체층과 상기 제2 게이트 전극 사이에 순차적으로 적층되는 제1 및 제2 게이트 절연 패턴을 구비하며,
상기 제1 게이트 절연 패턴은 상기 제2 게이트 절연 패턴에 비해 수소 함유량이 높은 표시 장치용 기판.A light shielding layer disposed on the substrate;
A first gate electrode positioned on the same plane as the light-shielding layer; a first thin film transistor having an oxide semiconductor layer;
A second thin film transistor having a polycrystalline semiconductor layer located on the same plane as the oxide semiconductor layer and a second gate electrode located on the polycrystalline semiconductor layer;
And first and second gate insulation patterns sequentially stacked between the polycrystalline semiconductor layer and the second gate electrode so as to overlap with the second gate electrode,
Wherein the first gate insulating pattern has a higher hydrogen content than the second gate insulating pattern. 제 1 항에 있어서,
상기 제2 게이트 전극과 상기 산화물 반도체층을 덮도록 배치되는 층간 절연막을 더 구비하며,
상기 제1 박막트랜지스터는
상기 산화물 반도체층 하부에 위치하는 상기 제1 게이트 전극과, 상기 층간 절연막을 관통하는 제1 소스 및 제1 드레인 컨택홀을 통해 상기 산화물 반도체층과 접속되는 제1 소스 및 제1 드레인 전극을 구비하며,
상기 제2 박막트랜지스터는
상기 제2 게이트 전극과, 상기 층간 절연막을 관통하는 제2 소스 및 제2 드레인 컨택홀을 통해 상기 다결정 반도체층과 접속되는 제2 소스 및 제2 드레인 전극을 구비하며,
상기 제1 소스 및 제1 드레인 전극과, 제2 소스 및 제2 드레인 전극은 동일 평면 상에 위치하는 표시 장치용 기판.The method according to claim 1,
Further comprising an interlayer insulating film disposed to cover the second gate electrode and the oxide semiconductor layer,
The first thin film transistor
A first source electrode and a first drain electrode connected to the oxide semiconductor layer through a first source contact hole and a first drain contact hole passing through the interlayer insulating film, ,
The second thin film transistor
A second source electrode and a second drain electrode connected to the polycrystalline semiconductor layer through a second source contact hole and a second drain contact hole penetrating the interlayer insulating film,
Wherein the first source and the first drain electrode and the second source and the second drain electrode are on the same plane. 제 2 항에 있어서,
상기 차광층과 동일 평면 상에 동일 재질로 이루어진 스토리지 하부 전극과;
상기 버퍼층을 사이에 두고 상기 스토리지 하부 전극과 중첩되며 상기 다결정 반도체층과 동일 재질로, 상기 산화물 반도체층과 동일 평면 상에 위치하는 스토리지 중간 전극과;
상기 스토리지 중간 전극과 보호막을 사이에 두고 중첩되는 스토리지 상부 전극을 더 구비하며,
상기 층간 절연막은 상기 스토리지 중간 전극을 노출시키는 스토리지홀을 가지는 표시 장치용 기판.3. The method of claim 2,
A storage lower electrode made of the same material on the same plane as the light shielding layer;
A storage intermediate electrode overlapped with the storage lower electrode with the buffer layer interposed therebetween and formed of the same material as the polycrystalline semiconductor layer and positioned on the same plane as the oxide semiconductor layer;
And a storage upper electrode overlapping the storage intermediate electrode and the protective film,
Wherein the interlayer insulating film has a storage hole for exposing the storage intermediate electrode. 제 3 항에 있어서,
상기 보호막은 상기 층간 절연막보다 유전율이 높은 재질로 이루어지며,
상기 층간 절연막은 상기 보호막에 비해 수소 함유량이 낮은 재질로 이루어지는 표시 장치용 기판.The method of claim 3,
Wherein the protective film is made of a material having a dielectric constant higher than that of the interlayer insulating film,
Wherein the interlayer insulating film is made of a material having a lower hydrogen content than the protective film. 제 4 항에 있어서,
상기 제1 게이트 절연 패턴 및 상기 보호막의 재질은 SiNx이며,
상기 제2 게이트 절연 패턴 및 상기 층간 절연막의 재질은 SiOx인 표시 장치용 기판.5. The method of claim 4,
Wherein the first gate insulation pattern and the protective film are made of SiNx,
And the material of the second gate insulating pattern and the interlayer insulating film is SiOx. 제1 항 내지 제5 항 중 어느 한 항에 기재된 표시 장치용 기판과;
상기 제1 및 제2 박막트랜지스터 중 어느 하나와 접속되며, 외부로 출사되는 광을 제어하는 광 제어 소자를 구비는 표시 장치.A display device comprising: the substrate for a display device according to any one of claims 1 to 5;
And a light control element connected to any one of the first and second thin film transistors and controlling light emitted to the outside. 제 6 항에 있어서,
상기 제1 박막트랜지스터는 다수의 화소들이 배치되는 표시 영역에 위치하며,
상기 제2 박막트랜지스터는 상기 표시 영역을 둘러싸는 비표시 영역에 위치하는 표시 장치.The method according to claim 6,
Wherein the first thin film transistor is located in a display region where a plurality of pixels are arranged,
And the second thin film transistor is located in a non-display region surrounding the display region. 제 7 항에 있어서,
상기 비표시 영역에 위치하며 상기 표시 영역의 게이트 라인을 구동하는 게이트 구동부와;
상기 표시 영역의 데이터 라인을 구동하는 데이터 구동부와;
상기 데이터 구동부로부터의 데이터 전압을 상기 데이터 라인으로 분배하는 멀티플렉서를 더 구비하며,
상기 제2 박막트랜지스터는 상기 멀티플렉서 및 상기 게이트 구동부 중 적어도 어느 하나에 포함되는 표시 장치.8. The method of claim 7,
A gate driver positioned in the non-display area and driving a gate line of the display area;
A data driver driving a data line of the display area;
And a multiplexer for distributing a data voltage from the data driver to the data line,
Wherein the second thin film transistor is included in at least one of the multiplexer and the gate driver. 제 7 항에 있어서,
상기 광 제어 소자는 상기 표시 영역 내에 위치하는 발광 소자 및 액정층 중 어느 하나인 표시 장치.8. The method of claim 7,
Wherein the light control element is any one of a light emitting element and a liquid crystal layer positioned in the display area.
KR1020150187216A 2015-12-28 2015-12-28 Substrate for display and display including the same KR102468858B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150187216A KR102468858B1 (en) 2015-12-28 2015-12-28 Substrate for display and display including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150187216A KR102468858B1 (en) 2015-12-28 2015-12-28 Substrate for display and display including the same

Publications (2)

Publication Number Publication Date
KR20170077383A true KR20170077383A (en) 2017-07-06
KR102468858B1 KR102468858B1 (en) 2022-11-18

Family

ID=59353974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150187216A KR102468858B1 (en) 2015-12-28 2015-12-28 Substrate for display and display including the same

Country Status (1)

Country Link
KR (1) KR102468858B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022521108A (en) * 2019-02-26 2022-04-06 京東方科技集團股▲ふん▼有限公司 Display board and its adjustment method, display device
CN115206995A (en) * 2021-04-09 2022-10-18 株式会社日本显示器 Display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051600A (en) * 2001-05-30 2003-02-21 Matsushita Electric Ind Co Ltd Thin-film transistor and manufacturing method therefor
KR20030033785A (en) * 2001-10-25 2003-05-01 엘지.필립스 엘시디 주식회사 array panel of liquid crystal display and manufacturing method thereof
JP2005183509A (en) * 2003-12-17 2005-07-07 Nec Corp Thin-film transistor and its manufacturing method
KR20150073611A (en) * 2013-12-23 2015-07-01 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR20150101409A (en) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 Thin Film Transistor Substrate And Display Using The Same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051600A (en) * 2001-05-30 2003-02-21 Matsushita Electric Ind Co Ltd Thin-film transistor and manufacturing method therefor
KR20030033785A (en) * 2001-10-25 2003-05-01 엘지.필립스 엘시디 주식회사 array panel of liquid crystal display and manufacturing method thereof
JP2005183509A (en) * 2003-12-17 2005-07-07 Nec Corp Thin-film transistor and its manufacturing method
KR20150073611A (en) * 2013-12-23 2015-07-01 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR20150101409A (en) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 Thin Film Transistor Substrate And Display Using The Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022521108A (en) * 2019-02-26 2022-04-06 京東方科技集團股▲ふん▼有限公司 Display board and its adjustment method, display device
CN115206995A (en) * 2021-04-09 2022-10-18 株式会社日本显示器 Display device

Also Published As

Publication number Publication date
KR102468858B1 (en) 2022-11-18

Similar Documents

Publication Publication Date Title
CN108206192B (en) Substrate for display device and display device including the same
US10692893B2 (en) Substrate for display device and display device including the same
US10355029B2 (en) Switching element, manufacturing method thereof, array substrate and display device
US10886409B2 (en) Display backplate and fabrication method thereof, display panel and display device
US10048553B2 (en) BOA liquid crystal display panel and manufacturing method thereof
US10211235B2 (en) Display device and manufacturing method thereof
JP7085352B2 (en) Display device
US20030205708A1 (en) Active matrix organic light emitting display and method of forming the same
US10361229B2 (en) Display device
KR20150075687A (en) Array substrate
CN110071069B (en) Display back plate and manufacturing method thereof
KR20120053295A (en) Thin film transistor array panel and display device including the same, and manufacturing method thereof
US11721704B2 (en) Active matrix substrate
KR20160009220A (en) OXIDE SEMlCONDUCTOR THIN FILM TRANSISTOR AND ARRAY SUBSTRATE FOR DISPLAY DEVICE HAVING THE SAME
KR102033615B1 (en) Organic light emitting display device and method for manufacturing of the same
KR102468858B1 (en) Substrate for display and display including the same
KR20170012621A (en) Display device and manufacturing method thereof
CN111710697A (en) OLED device, preparation method thereof and double-sided display panel
JP6727414B2 (en) Thin film transistor substrate and manufacturing method thereof
KR102220681B1 (en) Display device having organic light emitting diode source
US11927858B2 (en) Array substrate and display device
KR102462527B1 (en) Substrate for display having color filter and display including the same
EP4398301A2 (en) Substrate for display device and display device including the same
WO2013084452A1 (en) Substrate for display apparatus, and display apparatus provided with substrate for display apparatus
KR20100079097A (en) Electrophoretic display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant