KR20170065095A - 플라이백 컨버터의 출력전압 감지회로 - Google Patents

Abstract

본 발명은 플라이백 컨버터의 출력전압 감지회로에 관한 것으로서, 1차측 권선과, 상기 1차측 권선에 유도 결합되는 2차측 권선 및 2차측 보조권선을 포함하는 플라이백 컨버터의 출력전압 감지회로에 있어서, 상기 1차측 권선의 일단에 연결된 스위칭 소자의 게이트 전압 신호의 하강 에지를 감지하는 하강 에지 감지부와, 상기 2차측 보조권선의 일단에 인가되는 피드백 전압 신호의 변곡점을 감지하는 변곡점 감지부와, 상기 하강 에지 및 상기 변곡점의 감지 여부에 기초하여 톱니파를 생성하거나 리셋하는 톱니파 생성부와, 생성된 톱니파의 제1 피크값을 검출하는 제1 피크값 검출부와, 생성된 톱니파와 상기 피드백 전압 신호를 합산한 제1 보정신호를 생성하는 신호 합산부와, 상기 게이트 전압 신호가 오프 상태일 때 동작하여 상기 제1 보정신호의 제2 피크값을 검출하는 제2 피크값 검출부와, 상기 제1 피크값에서 상기 제2 피크값을 감산하여 제2 보정신호를 생성하는 감산부와, 상기 변곡점이 감지되는 시점의 상기 제2 보정신호의 값을 다음 변곡점이 감지되기 전까지 유지하는 S/H회로를 포함하는 것을 특징으로 한다.
이에 따라, 플라이백 컨버터의 2차측 출력전압 정보를 가지는 구간이 항상 피크값을 유지하도록 제어함으로써 높은 신뢰성을 가지는 출력전압 정보를 감지할 수 있고, 레귤레이션 특성이 향상되어 전체 회로에서 안정적인 동작을 할 수 있는 효과가 있다.

Description

플라이백 컨버터의 출력전압 감지회로{CIRCUIT FOR DETECTING OUTPUT VOLTAGE OF FLYBACK CONVERTER}

본 발명은 플라이백 컨버터의 출력전압 감지회로에 관한 것으로서, 더욱 상세하게는, 플라이백 컨버터의 출력전압을 감지하는 회로 동작 중 시간이 지연되어 감지구간이 뒤로 밀리더라도 정확한 출력전압 정보를 안정적으로 감지할 수 있는 플라이백 컨버터의 출력전압 감지회로를 제공하는 것을 목적으로 한다.

최근 스마트폰, 웨어러블 기기 등의 다양한 전자제품의 등장으로 인해 전자기기의 대기전력 문제가 대두함에 따라 국내뿐만 아니라 세계적으로 대기전력 규제가 점차 강화되고 있으므로, 이러한 대기전력 규제를 만족시키기 위한 방법으로 회로 구성이 매우 간단하고 가격이 낮은 플라이백 컨버터에 대한 관심이 증가하고 있다.

일반적인 플라이백 컨버터는 트랜스포머에 의해 1차측과 2차측이 절연된 상태기 때문에, 2차측 출력전압정보를 검출하고자 하는 경우에는 옵토커플러(optocoupler)를 이용한 직접 검출 방식이 이용되어 왔다. 이러한 직접 검출 방식을 위해선 2차측 제어회로를 추가해야 할 필요성이 있고 전력손실의 증가로 인한 대기전력의 증가가 우려되는 문제가 있었다. 이에 따라, 최근에는 보조권선을 사용하여 플라이백 컨버터의 출력전압정보를 간접적으로 감지하는 플라이백 컨버터의 1차측 제어(PSR; Primary Side Regulation) 방식이 널리 연구되고 있다.

종래의 PSR 방식에 의한 출력전압정보 감지 방식은, 회로의 감지시간이 짧고 컨버터가 동작하면서 시간이 뒤로 밀리게 되거나 감지하고자 하는 구간보다 앞 구간을 감지한다면 출력전압을 0에서 감지하거나 실제 출력전압보다 높거나 낮게 감지되어 불안한 컨버터 동작특성을 나타내어 신뢰성이 떨어지고 레귤레이션 특성이 감소하여 전체 회로 동작이 불안정해지는 문제가 있었다.

KR 10-2014-0001674 A

본 발명은 상기의 문제점을 해결하기 위한 것으로, 회로 동작 중 시간이 지연되어 감지구간이 뒤로 밀리더라도 정확한 출력전압 정보를 안정적으로 감지할 수 있는 플라이백 컨버터의 출력전압 감지회로를 제공하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 플라이백 컨버터의 출력전압 감지회로는, 1차측 권선과, 상기 1차측 권선에 유도 결합되는 2차측 권선 및 2차측 보조권선을 포함하는 플라이백 컨버터의 출력전압 감지회로에 있어서, 상기 1차측 권선의 일단에 연결된 스위칭 소자의 게이트 전압 신호의 하강 에지를 감지하는 하강 에지 감지부와, 상기 2차측 보조권선의 일단에 인가되는 피드백 전압 신호의 변곡점을 감지하는 변곡점 감지부와, 상기 하강 에지 및 상기 변곡점의 감지 여부에 기초하여 톱니파를 생성하거나 리셋하는 톱니파 생성부와, 생성된 톱니파의 제1 피크값을 검출하는 제1 피크값 검출부와, 생성된 톱니파와 상기 피드백 전압 신호를 합산한 제1 보정신호를 생성하는 신호 합산부와, 상기 게이트 전압 신호가 오프 상태일 때 동작하여 상기 제1 보정신호의 제2 피크값을 검출하는 제2 피크값 검출부와, 상기 제1 피크값에서 상기 제2 피크값을 감산하여 제2 보정신호를 생성하는 감산부와, 상기 변곡점이 감지되는 시점의 상기 제2 보정신호의 값을 다음 변곡점이 감지되기 전까지 유지하는 S/H회로를 포함하는 것을 특징으로 한다.

본 발명에 따르면, 플라이백 컨버터의 2차측 출력전압 정보를 가지는 구간이 항상 피크값을 유지하도록 제어함으로써 높은 신뢰성을 가지는 출력전압 정보를 감지할 수 있고, 레귤레이션 특성이 향상되어 전체 회로에서 안정적인 동작을 할 수 있는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 플라이백 컨버터의 회로도이고,
도 2는 본 발명의 일 실시예에 따른 플라이백 컨버터의 출력전압 감지회로의 구성을 나타내는 블록도이고,
도 3은 도 2의 톱니파 생성부의 내부 회로도이고,
도 4는 본 발명의 일 실시예에 따른 플라이백 컨버터의 출력전압 감지회로의 각 구성에 입출력되는 신호별 파형을 도시한 그래프이다.

이상과 같은 본 발명에 대한 해결하려는 과제, 과제의 해결수단, 발명의 효과를 포함한 구체적인 사항들은 다음에 기재할 실시예 및 도면에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도 1은 본 발명의 일 실시예에 따른 플라이백 컨버터의 회로도이고, 도 2는 본 발명의 일 실시예에 따른 플라이백 컨버터의 출력전압 감지회로의 구성을 나타내는 블록도이고, 도 3은 도 2의 톱니파 생성부(300)의 내부 회로도이고, 도 4는 본 발명의 일 실시예에 따른 플라이백 컨버터의 출력전압 감지회로의 각 구성에 입출력되는 신호별 파형을 도시한 그래프이다.

이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 플라이백 컨버터의 감지회로를 구체적으로 설명하도록 한다.

본 발명의 일 실시예에 따른 플라이백 컨버터는, 도 1에 도시된 바와 같이, 1차측 권선(10)과, 상기 1차측 권선(10)에 유도 결합되는 2차측 권선(20) 및 2차측 보조권선(30)과, 상기 1차측 권선(10)의 전류 흐름을 제어하는 스위칭 소자(SW)를 포함할 수 있다.

예컨대, 도 4를 참조하여 1차측 권선(10) 및 2차측 권선(20) 각각에 흐르는 전류(I_ds,I_D)에 대해 설명하면 다음과 같다. 여기서, 상기 1차측 권선(10), 2차측 권선(20) 및 2차측 보조권선(30)의 권선비는 N_P : N_S : N_A이다.

먼저, 스위칭 소자(SW)가 온 되면, 상기 스위칭 소자(SW)에 소정 크기의 게이트 전압(V_GS)이 인가되고, 1차측 권선(10)에 전류가 충전되어 상기 1차측 권선(10)에 흐르는 전류(I_ds)가 점차 증가하게 된다.

다음으로, 스위칭 소자(SW)가 오프 되면, 상기 스위칭 소자(SW)에 0의 게이트 전압(V_GS)이 인가되고, 1차측 권선(10)에 충전된 전류(I_ds)가 상기 1차측 권선(10)에 유도 결합된 2차측 권선(20) 및 2차측 보조권선(30)으로 전달되게 된다. 이때, 1차측 권선(10)은 상기 스위칭 소자(SW)의 오프 동작으로 인해 더는 전류가 충전되지 않으므로, 2차측 권선(20)에 흐르는 전류(I_D)는 점차 감소하게 된다.

도 2를 참조하면, 전술한 본 발명에 따른 플라이백 컨버터에서 2차측 출력전압정보를 감지하기 위한 감지회로는, 하강 에지 감지부(100), 변곡점 감지부(200), 톱니파 생성부(300), 신호 합산부(400), 제1 피크값 검출부(500), 제2 피크값 검출부(600), 감산부(700) 및 S/H 회로(800)를 포함한다.

하강 에지 감지부(100)는, 상기 1차측 권선(10)의 일단에 연결된 스위칭 소자(SW)의 게이트 전압 신호(V_GS)의 하강 에지를 감지하기 위한 것이다.

여기서, 상기 게이트 전압 신호(V_GS)는 상기 스위칭 소자(SW)의 온 오프 동작에 대응하여 제1상태값 또는 제2상태값을 가지는 구형파 형태일 수 있다.

예컨대, 도 1 및 도 4를 참조하면, 상기 게이트 전압 신호(V_GS)는 스위칭 소자(SW)가 온 상태일 때 제1상태값, 즉, 소정 크기의 전압값을 나타내고, 스위칭 소자(SW)가 오프 상태일 때 제2상태값, 즉, 0의 전압값을 나타내게 된다.

변곡점 감지부(200)는, 상기 2차측 보조권선(30)의 일단에 인가되는 피드백 전압 신호(V_FB)의 변곡점을 감지하기 위한 것이다.

여기서, 상기 피드백 전압 신호(V_FB)는 상기 2차측 보조권선(30)의 일단에 연결되는 다이오드(D1)의 포워드 전압(V_f)을 포함하는 전압값이고, 상기 스위칭 소자(SW)가 오프 되어 상기 게이트 전압 신호(V_GS)가 0의 전압값을 가지게 될 때 생성되어, 상기 2차측 권선(20)에서 상기 2차측 보조권선(30)으로 전달될 수 있다. 이때, 상기 2차측 권선(20) 및 상기 2차측 보조권선(30)의 권선비는 N_S : N_A이다.

여기서, 상기 다이오드(D1)의 포워드 전압(V_f)은 상기 2차측 권선(20)에 흐르는 전류(I_D)의 영향으로 점차 감소하여 상기 전류(I_D)가 0이 될 때 0의 값을 나타내고, 상기 포워드 전압(V_f)이 0이 되는 시점에 상기 피드백 전압 신호(V_FB)의 변곡점이 형성될 수 있다.

구체적으로, 도 4를 참조하면, 상기 피드백 전압 신호(V_FB)의 초기값은 2차측 권선(20)의 출력전압(V_o)과 다이오드(D1)의 포워드 전압(V_f)을 합산한 전압에

의 권선비를 적용한 값을 나타내나, 상기 2차측 권선(20)에 흐르는 전류(I_D)의 영향으로 상기 다이오드(D1)의 포워드 전압(V_f)이 점차 감소하여 0의 값을 나타낼 때, 즉, 변곡점을 형성하는 시점부터는 상기 2차측 권선(20)에 인가되는 출력전압(V_o)에 상기 권선비(

)를 적용한 값을 나타낸 후, 전기적 자유진동 파형을 나타내면서 점차 감소하게 된다.

톱니파 생성부(300)는, 상기 하강 에지 감지부(100)에 의한 상기 하강 에지의 감지 여부와, 상기 변곡점 감지부(200)에 의한 상기 변곡점의 감지 여부에 기초하여 톱니파(V_saw)를 생성하거나 리셋한다.

여기서, 상기 톱니파 생성부(300)는, 도 4에 도시된 바와 같이, 상기 게이트 전압 신호(V_GS)의 하강 에지가 감지되면 상기 톱니파를 생성하고, 상기 피드백 전압 신호(V_FB)의 변곡점이 감지되면 상기 톱니파를 리셋할 수 있다.

구체적으로, 상기 톱니파 생성부(300)는, 상기 하강 에지 감지부(100)로부터 수신되는 상기 하강 에지의 감지 신호에 의해 'SET'되고, 상기 변곡점 감지부(200)로부터 수신되는 상기 변곡점의 감지 신호에 의해 'RESET'되는 SR래치를 포함할 수 있다.

예컨대, 도 2 및 도 3을 참조하면, 상기 톱니파 생성부(300)는, 방전 스위치(DSW)의 게이트 단자로 상기 하강 에지 감지부(100)로부터 상기 하강 에지의 감지 신호로서 오프 상태의 톱니파 제어 신호(V_{SAW _ ctl})가 입력되는 경우, 상기 방전 스위치(DSW)가 오프 되어 출력단에 연결된 커패시터(C)가 충전됨에 따라 톱니파(V_SAW)를 생성하여 상기 신호합산부(400)로 출력하는 'SET' 상태로 동작하고, 상기 방전 스위치(DSW)의 게이트 단자로 상기 변곡점 감지부(200)로부터 상기 변곡점의 감지 신호로서 온 상태의 톱니파 제어 신호(V_{SAW _ ctl})가 입력되는 경우, 접지 연결된 상기 방전 스위치(DSW)가 온 되어 상기 커패시터(C)가 방전됨에 따라 톱니파(V_SAW)를 리셋하는 'RESET' 상태로 동작하게 된다.

제1 피크값 검출부(500)는 상기 톱니파 생성부(300)에서 생성된 톱니파(V_SAW)의 제1 피크값(V_{PEAK_1})을 감지하기 위한 것이다.

예컨대, 도 4를 참조하면, 상기 톱니파(V_SAW)가 상기 피드백 전압 신호(V_FB)의 변곡점이 감지된 시점에 'H'의 값을 가지는 경우, 상기 톱니파(V_SAW)의 제1 피크값(V_{PEAK_1})은 상기 변곡점이 감지된 시점 이전에는 상기 톱니파(V_SAW)와 동일하게 순차적으로 증가하는 파형을 나타내나 상기 변곡점이 감지된 시점 이후부터는 'H'의 값을 유지하는 파형을 나타내게 된다.

신호 합산부(400)는, 상기 톱니파 생성부(300)에 의해 생성된 톱니파(V_saw)와, 상기 2차측 보조권선(30)의 일단에 인가되는 피드백 전압 신호(V_FB)를 합산한 제1 보정신호(V_SUM)를 생성하기 위한 것이다.

예컨대, 도 4를 참조하면, 상기 제1 보정신호(V_SUM)는 상기 변곡점이 감지되는 시점에 '

'의 값을 나타낸 후, 전기적 자유진동 파형을 나타내면서 점차 감소하게 된다.

제2 피크값 검출부(600)는 상기 게이트 전압 신호(V_GS)가 오프 상태일 때 동작하여 상기 신호 합산부(400)가 생성한 제1 보정신호(V_SUM)의 제2 피크값(V_{PEAK_2})을 검출하기 위한 것이다.

구체적으로, 상기 제2 피크값 검출부(600)는, 상기 스위칭 소자(SW)가 온 되어 상기 게이트 전압 신호(V_GS)가 소정 값을 나타낼 때에는 리셋되었다가 상기 스위칭 소자(SW)가 오프 되어 상기 게이트 전압 신호(V_GS)가 0이 될 때 동작하여, 상기 제1 보정신호(V_SUM)의 제2 피크값(V_{PEAK_2})을 검출하게 된다.

예컨대, 도 4를 참조하면, 상기 제1 보정신호(V_SUM)의 상기 제2 피크값(V_{PEAK_2})을 나타내는 전압신호는 상기 변곡점이 감지될 때까지 점차 증가하다가 상기 변곡점이 감지되는 시점 이후부터는 상기 변곡점이 감지되는 시점의 '

'의 값을 그대로 유지하는 파형을 나타내므로, 플라이백 컨버터의 2차측 출력전압 정보를 가지는 구간이 항상 피크값을 유지할 수 있게 된다.

감산부(700)는, 제1 피크값 검출부(500)를 통해 검출된 제1 피크값(V_{PEAK_1})에서 제2 피크값 검출부(600)를 통해 검출된 상기 제2 피크값(V_{PEAK_2})을 감산하여 제2 보정신호(V_sub)를 생성하기 위한 것이다.

예컨대, 도 4를 참조하면, 상기 변곡점이 감지되는 시점에 제1 피크값(V_{PEAK_1})은 'H'의 값을 나타내고 상기 제2 피크값(V_{PEAK_2})은 ''의 값을 나타냄에 따라, 제1 피크값(V_{PEAK_1})에서 제2 피크값(V_{PEAK_2})을 감산한 제2 보정신호(V_sub)는 상기 변곡점이 감지되는 시점부터 '

'의 값을 유지하는 파형을 나타내게 된다.

이 경우, 상기 피드백 전압 신호(V_FB)와 상기 톱니파신호(V_SAW)를 합산한 제1 보정신호(V_SUM)로부터 상기 톱니파 신호(V_SAW)의 높이 값(H)을 감산함에 따라 더욱 정확한 출력전압값(

)을 얻을 수 있게 된다.

S/H 회로(600)는, 상기 변곡점 감지부(200)에 의해 상기 피드백 전압 신호(V_FB)의 변곡점이 감지되는 시점의 상기 제2 보정신호(V_sub)의 값을 다음 변곡점이 감지될 때까지 샘플링하여 유지하기 위한 것이다.

예컨대, 도 4를 참조하면, 상기 S/H 회로(600)에서 출력되는 전압(V_{S /H})은 상기 변곡점이 감지되는 시점의 상기 제2 보정신호(V_sub)의 값을 다음 변곡점이 감지될 때까지 유지하는 파형을 나타냄에 따라, 레귤레이션 특성이 향상되어 전체 회로에서 안정적인 동작을 할 수 있게 된다.

따라서, 전술한 바와 같이, 본 발명의 실시예에 따른 플라이백 컨버터의 출력전압 감지회로를 이용하면, 플라이백 컨버터의 2차측 출력전압 정보를 가지는 구간이 항상 피크값을 유지하도록 제어함으로써 높은 신뢰성을 가지는 출력전압 정보를 감지할 수 있고, 레귤레이션 특성이 향상되어 전체 회로에서 안정적인 동작을 할 수 있는 효과가 있다.

이상, 바람직한 실시예들을 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며 특허청구범위 내에서 다양하게 실시될 수 있다.

10: 1차측 권선 20: 2차측 권선
30: 2차측 보조권선 100: 하강 에지 감지부
200: 변곡점 감지부 300: 톱니파 생성부
400: 신호 합산부 500: 제1 피크값 검출부
600: 제2 피크값 검출부 700: 감산부
800: S/H회로

Claims (3)

1차측 권선과, 상기 1차측 권선에 유도 결합되는 2차측 권선 및 2차측 보조권선을 포함하는 플라이백 컨버터의 출력전압 감지회로에 있어서,
상기 1차측 권선의 일단에 연결된 스위칭 소자의 게이트 전압 신호의 하강 에지를 감지하는 하강 에지 감지부;
상기 2차측 보조권선의 일단에 인가되는 피드백 전압 신호의 변곡점을 감지하는 변곡점 감지부;
상기 하강 에지 및 상기 변곡점의 감지 여부에 기초하여 톱니파를 생성하거나 리셋하는 톱니파 생성부;
생성된 톱니파의 제1 피크값을 검출하는 제1 피크값 검출부;
생성된 톱니파와 상기 피드백 전압 신호를 합산한 제1 보정신호를 생성하는 신호 합산부;
상기 게이트 전압 신호가 오프 상태일 때 동작하여 상기 제1 보정신호의 제2 피크값을 검출하는 제2 피크값 검출부;
상기 제1 피크값에서 상기 제2 피크값을 감산하여 제2 보정신호를 생성하는 감산부; 및
상기 변곡점이 감지되는 시점의 상기 제2 보정신호의 값을 다음 변곡점이 감지되기 전까지 유지하는 S/H회로를 포함하는 것을 특징으로 하는 플라이백 컨버터의 출력전압 감지회로.

제1항에 있어서, 상기 톱니파 생성부는,
상기 하강 에지가 감지되면 상기 톱니파를 생성하고, 상기 변곡점이 감지되면 상기 톱니파를 리셋하는 것을 특징으로 하는 플라이백 컨버터의 출력전압 감지회로.

제1항에 있어서, 상기 톱니파 생성부는,
상기 하강 에지의 감지 신호에 의해 SET되고 상기 변곡점의 감지 신호에 의해 RESET되는 SR래치를 포함하는 것을 특징으로 하는 플라이백 컨버터의 출력전압 감지회로.

Images