KR20170060566A

KR20170060566A - 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치

Info

Publication number: KR20170060566A
Application number: KR1020160105807A
Authority: KR
Inventors: 김경중; 명세호; 장민; 정홍실; 김재열; 안석기
Original assignee: 삼성전자주식회사
Priority date: 2015-11-24
Filing date: 2016-08-19
Publication date: 2017-06-01
Also published as: KR20170060600A

Abstract

본 개시는 LTE와 같은 4G 통신 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G 또는 pre-5G 통신 시스템에 관련된 것이다.
본 발명은 통신 또는 방송 시스템에서 채널 부호화 방법에 있어서, 패리티 검사 행렬의 블록 크기를 결정하는 과정; 상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정; 상기 결정된 블록 크기가 포함되어 있는 구간을 결정하는 과정; 상기 결정된 구간에 대응되는 대표 값을 결정하는 과정; 및 상기 대표 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함한다.

Description

통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치{APPARATUS AND METHOD FOR CHANNEL ENCODING/DECODING IN COMMUNICATION OR BROADCASTING SYSTEM}

본 발명은 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치에 관한 것이다.

4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후(Beyond 4G Network) 통신 시스템 또는 LTE 시스템 이후(Post LTE) 이후의 시스템이라 불리어지고 있다.

높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다.

또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network: cloud RAN), 초고밀도 네트워크(ultra-dense network), 기기 간 통신(Device to Device communication: D2D), 무선 백홀(wireless backhaul), 이동 네트워크(moving network), 협력 통신(cooperative communication), CoMP(Coordinated Multi-Points), 및 수신 간섭제거(interference cancellation) 등의 기술 개발이 이루어지고 있다.

이 밖에도, 5G 시스템에서는 진보된 코딩 변조(Advanced Coding Modulation: ACM) 방식인 FQAM(Hybrid FSK and QAM Modulation) 및 SWSC(Sliding Window Superposition Coding)과, 진보된 접속 기술인 FBMC(Filter Bank Multi Carrier), NOMA(non orthogonal multiple access), 및 SCMA(sparse code multiple access) 등이 개발되고 있다.

통신/방송 시스템에서, 링크(link) 성능은 채널의 여러 가지 잡음(noise), 페이딩(fading) 현상 및 심벌 간 간섭(ISI: inter-symbol interference)에 의해 현저히 저하될 수 있다. 따라서 차세대 이동 통신, 디지털 방송 및 휴대 인터넷과 같이 높은 데이터 처리량과 신뢰도를 요구하는 고속 디지털 통신/방송 시스템들을 구현하기 위해서, 잡음, 페이딩 및 심벌 간 간섭을 극복하기 위한 기술을 개발하는 것이 요구된다. 잡음 등을 극복하기 위한 연구의 일환으로서, 최근에는 정보의 왜곡을 효율적으로 복원하여 통신의 신뢰도를 높이기 위한 방법으로서 오류정정부호(error-correcting code)에 대한 연구가 활발히 이루어지고 있다.

1960년대에 Gallager에 의해서 처음 소개된 저밀도 패리티 체크(Low Density Parity Check, 이하 LDPC) 부호는 당시 기술 수준에서 구현하기 어려운 복잡도로 인해 오랫동안 잊혀져 왔다. 하지만, 1993년 Berrou와 Glavieux, Thitimajshima에 의해 제안된 터보(turbo) 부호가 셰논(Shannon)의 채널 용량에 근접하는 성능을 보임에 따라, 터보 부호의 성능과 특성에 대한 많은 해석이 이루어지면서 반복 복호(iterative decoding)와 그래프를 기반으로 하는 채널 부호화에 대한 많은 연구가 진행되었다. 이를 계기로 1990년대 후반에 LDPC 부호가 재연구되면서 LDPC 부호에 대응되는 터너 그래프 상에서 합-곱(sum-product) 알고리즘에 기반한 반복 복호를 적용하여 복호화를 수행하면 LDPC 부호 또한 셰논의 채널 용량에 근접하는 성능을 가지게 됨이 밝혀졌다.

LDPC 부호는 일반적으로 패리티 검사 행렬(parity-check matrix)로 정의되며 터너 그래프로 통칭되는 이분(bipartite) 그래프를 이용하여 표현될 수 있다.

도 1은 시스테메틱(systematic) LDPC 부호어 구조도를 나타낸다.

이하에서는 도 1을 참조하여 시스테메틱 LDPC 부호어를 설명하고자 한다.

LDPC 부호는 K_ldpc 개 비트 혹은 심볼로 구성되어 있는 정보어(102)를 입력받아 LDPC 부호화를 하여 N_ldpc 개 비트 혹은 심볼로 구성되어 있는 부호어(100)(codeword)를 생성한다. 이하 설명의 편의를 위해, K_ldpc 개 비트를 포함하는 정보어(102)를 입력받아 N_ldpc 개 비트로 구성되는 부호어(100)가 생성되는 것으로 가정한다. 즉, K_ldpc 개의 입력 비트인 정보어

(102)를 LDPC 부호화하면, 부호어

(100)가 생성된다. 즉, 부호어는 다수의 비트로 구성되어 있는 비트열이며, 부호어 비트는 부호어를 구성하는 각각의 비트를 의미한다. 또한, 정보어는 다수의 비트로 구성되어 있는 비트열이며, 정보어 비트는 정보어를 구성하는 각각의 비트를 의미한다. 이때, 시스테메틱 부호인 경우, 부호어

로 구성된다. 여기에서,

는 패리티 비트(104)이고, 패리티 비트의 개수 N_parity는 N_parity=N_ldpc- K_ldpc이다.

LDPC 부호는 선형 블록 부호(linear block code)의 일종으로 아래의 수학식 1과 같은 조건을 만족하는 부호어를 결정하는 과정을 포함한다.

여기에서,

이다.

수학식 1에서, H는 패리티 검사 행렬, C는 부호어, c_i는 부호어의 i 번째 비트, N_ldpc는 부호어 길이를 의미한다. 여기서 h_i는 패리티 검사 행렬(H)의 i번째 열(column)을 의미한다.

패리티 검사 행렬 H는 LDPC 부호어의 비트 개수와 동일한 N_ldpc개의 열로 구성되어 있다. 수학식 1은 패리티 검사 행렬의 i 번째 열(h_i)과 i 번째 부호어 비트 c_i의 곱의 합이 '0'이 됨을 의미하므로, i 번째 열(hi)은 i 번째 부호어 비트 c_i와 관계가 있음을 의미한다.

도 2를 참조하여 LDPC 부호의 그래프 표현 방법에 대해 설명하기로 한다.

도 2는 4 개의 행(row)와 8 개의 열로 이루어진 LDPC 부호의 패리티 검사 행렬 H₁의 일 예와 이를 터너 그래프로 도시한 도면이다. 도 2를 참조하면, 패리티 검사 행렬 H₁은 열이 8개 있기 때문에 길이가 8인 부호어(codeword)를 생성하며, H₁을 통해 생성된 부호는 LDPC 부호를 의미하며, 각 열은 부호화된 8 비트에 대응된다.

도 2를 참조하면, 패리티 검사 행렬 H₁을 기반으로 부호화 및 복호화하는 LDPC 부호의 터너 그래프는 8 개의 변수 노드(variable node)들 즉, x₁(202), x₂(204), x₃(206), x₄(208), x₅(210), x₆(212), x₇(214), x₈(216)와 4 개의 검사 노드(check node)(218, 220, 222, 224)들로 구성되어 있다. 여기서, LDPC 부호의 패리티 검사 행렬 H₁의 i 번째 열과 j 번째 행은 각각 변수 노드 xi와 j 번째 검사 노드에 대응된다. 또한, LDPC 부호의 패리티 검사 행렬 H₁의 j 번째 열과 j 번째 행이 교차하는 지점의 1의 값, 즉 0이 아닌 값의 의미는, 도 2와 같이 터너 그래프 상에서 변수 노드 x_i와 j 번째 검사 노드를 연결하는 선분(edge)이 존재함을 의미한다.

LDPC 부호의 터너 그래프에서 변수 노드와 검사 노드의 차수(degree)는 각 노드들에 연결되어 있는 선분의 개수를 의미하며, 이는 LDPC 부호의 패리티 검사 행렬에서 해당 노드에 대응되는 열 또는 행에서 0이 아닌 원소(entry)들의 개수와 동일하다. 예를 들어, 도 2에서 변수 노드들 x₁(202), x₂(204), x₃(206), x₄(208), x₅(210), x₆(212), x₇(214), x₈(216)의 차수는 각각 순서대로 4, 3, 3, 3, 2, 2, 2, 2가 되며, 검사 노드들(218, 220, 222, 224)의 차수는 각각 순서대로 6, 5, 5, 5가 된다. 또한, 도 2의 변수 노드에 대응되는 도 2의 패리티 검사 행렬 H₁의 각각의 열에서 0이 아닌 원소들의 개수는 상술한 차수들 4, 3, 3, 3, 2, 2, 2, 2와 순서대로 일치하며, 도 2의 검사 노드들에 대응되는 도 2의 패리티 검사 행렬 H₁의 각각의 행에서 0이 아닌 원소들의 개수는 상술한 차수들 6, 5, 5, 5와 순서대로 일치한다.

LDPC 부호는 도 2에서 나열한 이분 그래프 상에서 합곱(sum-product) 알고리즘(algorithm)에 기반한 반복 복호 알고리즘을 사용하여 복호할 수 있다. 여기서, 합곱 알고리즘은 메시지 패싱 알고리즘(message passing algorithm)의 일종이며, 메시지 패싱 알고리즘이라 함은 이분 그래프 상에서 에지를 통해 메시지들을 교환하고, 변수 노드 혹은 검사 노드로 입력되는 메시지들로부터 출력 메시지를 계산하여 업데이트하는 알고리즘을 나타낸다.

여기에서, i 번째 변수 노드의 메시지를 기반으로 i 번째 부호화 비트의 값을 결정할 수 있다. i 번째 부호화 비트의 값은 경판정(hard decision)과 연판정(soft decision) 모두 가능하다. 그러므로, LDPC 부호어의 i 번째 비트인 c_i의 성능은 터너 그래프의 i 번째 변수 노드의 성능에 대응되며, 이는 패리티 검사 행렬의 i 번째 열의 1의 위치 및 개수에 따라 결정될 수 있다. 다시 말해, 부호어의 N_ldpc개의 부호어 비트들의 성능은 패리티 검사 행렬의 1의 위치 및 개수에 의해 성능이 좌우 될 수 있으며, 이는 LDPC 부호의 성능은 패리티 검사 행렬에 따라 많은 영향을 받음을 의미한다. 따라서 우수한 성능을 갖는 LDPC 부호를 설계하기 위해서는 좋은 패리티 검사 행렬을 설계하는 방법이 필요하다.

통신 및 방송 시스템에서 사용되는 패리티 검사 행렬은 구현의 용이성을 위해 통상적으로 준순환(quasi-cyclic) 형태의 패리티 검사 행렬을 사용하는 준순환 LDPC 부호(또는 QC-LDPC 부호)가 많이 사용된다.

QC-LDPC 부호는 작은 정사각 행렬의 형태를 가지는 0-행렬(zero matrix)이나 순환 순열 행렬(circulant permutation matrices)로 구성된 패리티 검사 행렬을 가짐을 특징으로 한다.

다음과 같은 참조문헌 [Myung2006]을 참고하여 보다 구체적으로 QC-LDPC 부호에 대해서 설명한다.

Reference [Myung2006]

S. Myung, K. Yang, and Y. Kim, "Lifting Methods for Quasi-Cyclic LDPC Codes," IEEE Communications Letters. vol. 10, pp. 489-491, June 2006.

상기 참조문헌[Myung2006]을 살펴보면, 다음 수학식 2와 같이

크기의 순열 행렬(permutation matrix)

을 정의한다. 여기서

는 행렬 상기 행렬 P에서의 i번째 행(row), j번째 열의 원소(entry)를 의미한다.(0 ≤ i, j < L)

상기와 같이 정의된 순열 행렬 P에 대해서

(0 ≤ i < L)는

크기의 항등 행렬(identity matrix)의 각 원소들을 i 번 만큼 오른쪽 방향으로 순환 이동(circular shift) 시킨 형태의 순환 순열 행렬임을 알 수 있다.

가장 간단한 QC-LDPC 부호의 패리티 검사 행렬 H는 다음 수학식 3와 같은 형태로 나타낼 수 있다.

만일

을

크기의 0-행렬이라 정의할 경우, 상기 수학식 3에서 순환 순열 행렬 또는 0-행렬의 각 지수

는 {-1, 0, 1, 2, ..., L-1} 값 중에 하나를 가지게 된다. 또한 상기 수학식 3의 패리티 검사 행렬 H는 열 블록이 n개, 행 블록이 m개이므로,

크기를 가지게 됨을 알 수 있다.

상기 수학식 3의 패리티 검사 행렬이 최대 랭크(full rank)를 가진다면, 상기 패리티 검사 행렬에 대응되는 QC-LDPC 부호의 정보어 비트의 크기는

이 됨은 자명하다. 편의상 정보어 비트에 대응되는

개의 열 블록을 정보어 열 블록이라 부르고, 나머지 패리티 비트에 대응되는

개의 열 블록을 패리티 열 블록이라 부른다.

통상적으로 상기 수학식 3의 패리티 검사 행렬에서 각 순환 순열 행렬 및 0-행렬을 각각 1과 0으로 치환(replace)하여 얻은

크기의 이진(binary) 행렬을 패리티 검사 행렬 H의 모행렬(mother matrix) M(H)라 하고, 각 순환 순열 행렬 또는 0-행렬의 지수만을 선택하여 수학식 4와 같이 얻은

크기의 정수 행렬을 패리티 검사 행렬 H의 지수 행렬 E(H)라 한다.

한편, 패리티 검사 행렬에 따라 LDPC 부호의 성능이 결정될 수 있다. 따라서, 우수한 성능을 갖는 LDPC 부호를 위해 패리티 검사 행렬을 설계하는 것이 필요하다. 또한 다양한 입력 길이와 부호율을 지원 할 수 있는 LDPC 부호화 또는 복호화 방법이 필요하다.

상기 참조문헌[Myung2006]을 살펴보면, QC-LDPC 부호의 효율적인 설계를 위해서 리프팅(Lifting)이라 알려진 방법을 사용한다. 리프팅은 주어진 작은 모행렬로부터 순환 순열 행렬 또는 0-행렬의 크기를 결정하는 L 값을 특정한 규칙에 따라 설정함으로써 효율적으로 매우 큰 패리티 검사 행렬을 설계하는 방법이다. 기존 리프팅 방법과 이렇게 리프팅을 설계된 QC-LDPC 부호의 특징을 간단히 정리하면 다음과 같다.

먼저 LDPC 부호C_0가 주어져 있을 때 리프팅 방법을 통해 설계될 S개의 QC-LDPC 부호를 C_1, ..., C_S라 하고, 상기 각 QC-LDPC 부호의 패리티 검사 행렬의 행블록 및 열블록의 크기에 해당하는 값은 L_k라 한다. 여기서 C_0는 C_1, ..., C_S 부호의 모행렬을 패리티 검사 행렬로 가지는 가장 작은 LDPC부호에 해당하며 행블록 및 열블록의 크기에 해당하는 L0 값은 1이다. 또, 편의상 각 부호 C_k의 패리티 검사 행렬

는

크기의 지수 행렬

을 가지며 각 지수

들은 {-1, 0, 1, 2, ..., L_k - 1} 값 중에 하나로 선택된다.

참조문헌[Myung2006]을 살펴보면, 리프팅은 C_0 -> C_1 ->...-> C_S와 같은 단계로 이루어지며 L_(k+1) = q_(k+1)L_k(q_(k+1)은 양의 정수, k=0,1,..., S-1)와 같은 특징을 가진다. 또한 리프팅 과정의 특성에 의해 C_S의 패리티 검사 행렬

만 저장하고 있으면 리프팅 방식에 따라 다음 수학식 5를 이용하여 상기 QC-LDPC 부호 C_0, C_1, ..., C_S를 모두 나타낼 수 있다.

또는

상기 수학식 5 또는 6의 리프팅 방식은 각 QC-LDPC 부호 C_k의 패리티 검사 행렬에서 행블록 또는 열블록의 크기에 해당하는 L_k들에 대해 서로 배수 관계(multiple)를 가지게 되어, 지수 행렬 또한 특정 방식에 의해 선택된다. 이와 같은 기존 리프팅 방식은 리프팅을 통해 설계된 각 패리티 검사 행렬의 대수적 또는 그래프 특성을 좋게 하여 오류 마루(error floor) 특성을 개선한 QC-LDPC 부호를 쉽게 설계할 수 있게 돕는다.

하지만, 각 L_k 값들이 서로 배수 관계에 있기 때문에 각 부호의 길이가 크게 제한되는 단점이 있다. 예를 들어 각 L_k 값들에 대해 L_(k+1) = 2*L_k와 같은 최소한의 리프팅 방식을 적용하였다고 가정하자. 이 경우 각 QC-LDPC 부호의 패리티 검사 행렬의 크기는

만을 가질 수 있다. 즉, 리프팅을 10 단계 적용하여(S=10)일 경우 10개의 크기만을 가질 수 있게 된다.

이와 같은 이유로 기존 리프팅 방식은 다양한 길이를 지원하는 QC-LDPC 부호를 설계하는데 있어서 다소 불리한 특성을 가지고 있다. 하지만, 통상적으로 사용되는 이동 통신 시스템에서는 다양한 형태의 데이터 전송을 고려하여 매우 높은 수준의 길이 호환성(length compatibility)을 요구하게 된다. 이러한 이유로 기존 방식으로는 LDPC 부호를 이동 통신 시스템에서 적용하기 어려운 문제점이 있다.

본 발명은 다양한 입력 길이와 부호율을 지원 할 수 있는 LDPC 부호화/복호화 방법 및 장치를 제공한다..

본 발명은 설계된 패리티 검사 행렬로부터 다양한 부호어 길이를 지원하는 LDPC 부호화/복호화 방법 및 장치를 제공한다.

본 발명은 통신 또는 방송 시스템에서 채널 부호화 방법에 있어서, 패리티 검사 행렬의 블록 크기를 결정하는 과정; 상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정; 상기 결정된 블록 크기가 포함되어 있는 구간을 결정하는 과정; 상기 결정된 구간에 대응되는 대표 값을 결정하는 과정; 및 상기 대표 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함한다.

본 발명은 통신 또는 방송 시스템에서 채널 부호화 방법에 있어서, 패리티 검사 행렬을 구성하는 블록 크기를 결정하는 과정; 상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정; 시스템에서 기 설정된 방법에 따라 상기 결정된 블록 크기에 기초한 정수(integer) 값을 결정하는 과정; 상기 정수 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함한다.

본 발명은 가변 길이와 가변 레이트에 대하여 LDPC 부호를 지원할 수 있다.

도 1은 시스테메틱(systematic) LDPC 부호어 구조도;
도 2는 4 개의 행(row)와 8 개의 열로 이루어진 LDPC 부호의 패리티 검사 행렬 H₁의 일 예와 이를 터너 그래프로 도시한 도면;
도 3은 본 발명의 일 실시 예에 따른 송신 장치 블록 구성도;
도 4는 본 발명의 일 실시 예에 따른 수신 장치 블록 구성도;
도 5a, b는 LDPC 복호화를 위해 임의의 검사 노드와 변수 노드에서 메시지 패싱 동작을 나타낸 메시지 구조도;
도 6은 본 발명의 일 실시 예에 따른 LDPC 인코더의 구성을 설명하기 위한 블록도;
도 7 및 도 8은 본 발명의 실시 예에 따른 전송 블록 구조도;
도 9a 및 도 9b는 본 발명의 실시 예에 따른 인터리버 구조도;
도 10은 본 발명의 일 실시 예에 따른 LDPC 디코더 구조도;
도 11은 본 발명의 다른 실시 예에 따른 LDPC 디코더 구조도;
도 12는 본 발명의 다른 실시 예에 따른 전송 블록 구조도;
도 13a 및 도 13b는 ID= 6, R=1/3에 대응되는 패리티 검사 행렬을 나타낸 예시도;
도 14a 내지 도 14e는 본 발명의 다른 실시 예에 따른 리프팅 방법을 고려하여 설계한 패리티 검사 행렬(지수 행렬)의 예시도; 및
도 15a 내지 도 15e는 본 발명의 다른 실시 예에 따른 리프팅 방법을 고려하여 설계한 패리티 검사 행렬(지수 행렬)의 다른 예시도.

이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우, 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

본 발명의 주요한 요지는 유사한 기술적 배경을 가지는 여타의 시스템에도 본 발명의 범위를 크게 벗어나지 아니하는 범위에서 약간의 변형으로 적용 가능하며, 이는 본 발명의 기술분야에서 숙련된 기술적 지식을 가진 자의 판단으로 가능할 것이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

본 발명에서는 편의상 하나의 블록에 대응되는 순환 순열 행렬이 1 개인 경우만 설명하였으나, 이하 하나의 블록에 여러 개의 순환 순열 행렬이 포함된 경우에도 동일한 발명을 적용할 수 있음을 밝혀둔다.

도 3은 본 발명의 일 실시 예에 따른 송신 장치 블록 구성도이다.

구체적으로, 도 3과 같이, 송신 장치(300)는 가변 길이 입력 비트들을 처리하기 위해, 세그멘터이션부(310), 제로 패딩부(320), LDPC 인코더(330), 레이트 매칭부(340), 변조부(350) 등을 포함할 수 있다.

여기에서, 도 3에 도시된 구성요소는, 가변 길이 입력 비트들에 대한 인코딩 및 변조(encoding and modulation)를 수행하는 구성요소로서, 이는 일 예일 뿐이며, 경우에 따라 도 3에 도시된 구성요소 중 일부는 생략 또는 변경될 수 있고, 다른 구성요소가 더 추가될 수도 있다.

도 4는 본 발명의 일 실시 예에 따른 수신 장치 블록 구성도이다.

구체적으로, 도 4와 같이, 수신 장치(400)는 가변 길이 정보들을 처리하기 위해, 복조부(410), 레이트 디매칭부(420), LDPC 디코더(430), 제로 제거부(440) 및 디세그멘테이이션부(450) 등을 포함할 수 있다.

여기에서, 도 4에 도시된 구성요소는, 도 3에 도시된 구성요소에 대응되는 기능을 수행하는 구성요소로서, 이는 일 예일 뿐이고 경우에 따라 일부는 생략 또는 변경될 수 있고, 다른 구성요소가 더 추가될 수도 있다.

본 발명의 구체적인 실시 예는 다음과 같다.

먼저 리프팅 방법을 통해 설계될 S개의 LDPC 부호를 C_1, ..., C_S라 하고, 상기 각 LDPC 부호의 패리티 검사 행렬 C_Z의 행블록 및 열블록의 크기에 해당하는 값은 Z(Z = 1, ..., S)라 한다. 또, 편의상 각 부호 C_Z의 패리티 검사 행렬

는

크기의 지수 행렬

을 가진다. 각 지수

들은 {-1, 0, 1, 2, ..., Z - 1} 값 중에 하나로 선택된다.(본 발명에서는 편의상 0-행렬을 나타내는 지수를 -1로 표현하고 있지만 시스템의 편의에 따라 다른 값으로 변경될 수 있다.)

따라서 가장 큰 패리티 검사 행렬을 가지는 LDPC 부호 C_S의 지수 행렬은

이다.

일반적인 리프팅 방식은

를 얻기 위해 다음 수학식 7과 같이 나타낼 수 있다.

상기 수학식 7에서 리프팅 함수

는 정수 x와 Z에 의해서 정의되는 정수함수이다. 즉, 주어진 준순환 LDPC 부호의 패리티 검사 행렬의 지수 값과 상기 준순환 LDPC 부호의 패리티 검사 행렬을 구성하는 순환 행렬의 크기 값에 의해 결정되는 함수이다. 따라서 본 발명에서 사용하는 리프팅 방식에 대해서 간단히 정리하면, LDPC 부호를 정의하기 위해 주어진 지수 행렬로부터 각 지수에 해당하는 정수와 순환 행렬의 크기 ZxZ로부터 결정되는 Z 값을 이용하여 각 지수 들을 변환하고, 각 변환된 지수들을 이용하여 LDPC 부호화 또는 복호화를 진행하게 된다.

본 발명에서는 지수 행렬을 변환하는 규칙으로서 상기 함수

를 적절히 선택하고 그에 따라 패리티 검사 행렬을 설계하는 방법에 대해 제안한다. 특히

가 만일 모든 Z 값에 대해 다른 값을 가질 경우 실제 해당 패리티 검사 행렬을 시스템에서 구현하기에 복잡도가 증가하는 문제가 있을 수 있기 때문에 본 발명에서는 서로 다른 Z 값에 대해서

값을 동일하게 사용함으로써 구현 복잡도를 줄이면서 성능 열화는 최소화 한 방법에 대해서 다루게 된다. 다시 말해 본 발명에서 제안하는

는 최소한 서로 다른 Z 값에 대해서 동일한 지수 행렬로 변환되는 특징을 가지는 경우를 다루게 된다. 하지만 일반적으로 이와 같이

의 특징을 반드시 제한할 필요는 없다.

본 발명의 보다 구체적인 실시 예를 다음과 같이 설명한다.각 LDPC 부호의 패리티 검사 행렬을 구성하는 순환 순열 행렬 및 0- 행렬을 나타내는 지수는 다음과 같은 수학식 8 또는 수학식 9에 따라 결정될 수 있다.

수학식 8 또는 수학식 9에서

는

에 대해

로 나눈 나머지를 의미한다.(또한 k 값의 범위는 0, 1, ...,

이 된다.

는 각각

보다 작은 최대 정수를 의미한다.)

수학식 8 또는 수학식 9를 살펴보면, 먼저 가장 큰 QC-LDPC 부호의 패리티 검사 행렬을 구성하는 순환 순열 행렬의 지수가 모두 설정되어 있을 때, 먼저 블록 크기 Z의 크기가 어떤 수의 구간에 포함되어 있는지 결정하고, 그 구간의 대표 값을 결정한 다음, 상기 대표 값으로 0-행렬을 대표하는 값이 아닌 경우에 대해 modulo 연산을 취해 최종적으로 구하고자 하는 QC-LDPC 부호의 순환 순열 행렬의 지수를 결정할 수 있다. 본 발명에서는 구간의 대표 값을 구간의 시작 값으로 설정하였다.

참고로 상기 수학식 8 또는 수학식 9에서 블록 크기 Z의 크기가 어떤 수의 구간에 포함되어 있는지 결정하는 과정은 다양한 방법을 통해 구현 가능하다. 예를 들면, 아래 수학식 10 또는 수학식 11과 같이 Z에 따른 k 값을

로 정의함으로써 쉽게 결정할 수 있다. 즉, 블록 크기 Z에 대해 구간을 결정하는 과정과 그 구간에 대응되는 대표 값을 결정하는 과정은 블록 크기 Z에 대해 시스템에서 기 설정된 계산 방법을 적용함으로써 간단히 구현될 수 있다.

이와 같이 본 발명은 가장 큰 QC-LDPC 부호의 패리티 검사 행렬을 구성하는 순환 순열 행렬을 이용하여 모든 가능한 길이의 블록 크기 Z에 대해 패리티 검사 행렬을 구성할 수 있다.

본 발명에서는 모듈로(modulo) 연산을 예로 들었지만, 다양한 다른 연산을 적용할 수도 있음은 자명하다.

예를 들어 다음 수학식 12 또는 수학식 13과 같은 플로어링(flooring) 연산을 이용하는 방법도 존재할 수 있다.

상기 수학식 12 또는 수학식 13에서

는 시스템에서 기 설정된 상수로서 통상적으로

를 적용하나 시스템의 요구에 따라 변경 가능하다. 또한

는

에 대해

로 나눈 몫(quotient)을 의미한다.(

값의 범위는 0, 1, ...,

이 될 수 있다.)

참고로 상기 수학식 12 또는 수학식 13에서 블록 크기 Z의 크기가 어떤 수의 구간에 포함되어 있는지 결정하는 과정은 아래 수학식 14 또는 수학식 15와 같이 Z에 따른 k 값을

로 정의함으로써 쉽게 결정할 수 있다.

이와 같이 상기 본 발명의 과정을 간단히 요약하면 다음과 같다.

먼저 주어진 통신 또는 방송 시스템에서 패리티 검사 행렬에 대한 정보(즉, 지수 행렬의 정보)가 주어져 있을 때, 먼저 패리티 검사 행렬을 구성하는 블록 크기 Z를 결정한 다음에 상기 시스템에서 기 설정된 방법에 따라 상기 결정된 블록 크기에 기초한 정수(integer) 값

을 결정한다. 그리고 상기 정수 값

에 기초-0하여 사전에 정의된 연산 방법을 상기 패리티 검사 행렬을 구성하는 각 블록들에 대응되는 수열에 적용하여 수열을 변환한 다음 상기 변환된 수열에 기초하여 부호화 및 복호화를 수행한다.

참고로, 상기 수학식 12 내지 수학식 15에서 분모에

를 사용한 이유를 간단히 설명하면 다음과 같다.

먼저 수학식 5와 같이 기존 플로어 리프팅을 적용 하는 경우에 주어진 지수 행렬의 각 원소(entry)에 Z/S를 곱하는 형태인데 일반적인 정수의 나눗셈과 곱셈의 경우 구현 상에서 복잡도를 증가시킴으로 복잡도 감소를 위해서 통상적으로

또는

와 같이 밑이 2인 형태로 그 값을 근사화하면 쉽게 구현할 수 있는 장점이 있다.

그럼,

로부터 편의상

라 하고,

이라 하면, 자명하게

가 될 수 있다. 이 값으로부터

가 되어

와 같이 근사화가 가능하며, 이 값을 이용하여 플로어 리프팅에 이용하면 보다 구현이 간단해 지는 장점이 있다. 이와 같은 근사화는 S 값이나 Z의 범위에 따라 플로어링을 이용하여 근사화할 수도 있음은 자명하다.

상기 수학식 10, 수학식 11, 수학식 14 및 수학식 15를 실제 하드웨어에서 구현하는 방법의 실시 예는 다음과 같다.

먼저 모듈로 연산에 기반한 수학식 10 및 수학식 11에서 주어진 지수

에 대해

로 나눈 나머지를 구하는 과정은 상기 지수

를 이진(binary) 숫자로 표현했을 때 k번째 이하의 비트만 선택하여 출력하는 것과 동일함을 알 수 있다. 예를 들어 주어진 지수가 118일 경우에 이진 숫자는 1110110 이 된다. 이때

(= 64)로 나눈 나머지를 구하는 과정은 5 번째 이하의 비트만 선택한 110110(=

)

다음으로 플로어링 연산에 기반한 수학식 14 및 수학식 15에서 주어진 지수

에 대해

로 나눈 몫을 구하는 과정은 상기 지수

를 이진(binary) 숫자로 표현했을 때 앞에서부터

번째 초과의 비트만 선택하여 출력하는 것과 동일함을 알 수 있다. 예를 들어

,

이고 주어진 지수가 157일 경우에 이진 숫자는 10011101이 된다. 이때 Z = 96에 대해 상기 지수 10011101에 플로어링 연산을 적용하면

및

로부터

(= 4)로 나눈 몫을 구하는 과정은 상기 지수의 2 번째 초과의 비트만 선택한 100111(=

)과 같게 된다. 플로어링 연산에 기반한 리프팅은 지수를

비트의 이진수로 표현했을 때 앞에서부터 k개의 비트를 선택하는 것으로 간주할 수도 있다. 예를 들어

,

이고 주어진 지수가 37일 경우에 00100101로 표현하고 Z = 96에 대해 플로어링 연산을 적용하면,

및

로부터

(= 4)로 나눈 몫을 구하는 과정은 상기 지수 00100101의 앞 6 비트를 선택하는 것 001001(= 9)과 동일함을 알 수 있다.

또한 구간을 구분하는 방법을

단위로 설정하였으나,

또는 다른 숫자들로 적절히 구간을 설정할 수 있음은 자명하다. 또한 구간은 항상 동일한 규칙으로 설정할 필요도 없다. 리프팅 과정에 따라

,

와 같이 서로 다른 형태의 구간으로 설정될 수도 있다.

본 발명의 실시 예에서는 리프팅을 적용하는 블록 길이 Z에 대한 구간을

(

)와 같이 나타내었을 때 각 i 번째 구간을 대표하는 값들을

로 설정한 경우에 대해서 설명하였으나 시스템의 요구사항에 따라 변경 가능함은 자명하다.

또한 만일 리프팅 방법을 통해 설계된 S개의 LDPC 부호를 C_1, ..., C_S라 하고, 상기 행블록 및 열블록의 크기에 해당하는 Z 값이 1, 2, 3,... 과 같이 순차적으로 증가하는 것이 아니라, Z = {D, 2*D, 3*D, 4*D,..., S*D}와 같이 D의 간격으로 순차적으로 증가할 경우에는 다음 수학식 16 내지 수학식 23와 같은 리프팅 방식을 적용할 수도 있다.

이상에서 설명한 리프팅 방식은 패리티 검사 행렬이 1개인 경우를 가정하여 설명하였다. 하지만, 일반적으로 리프팅은 여러 개의 패리티 검사 행렬을 이용하면 보다 우수한 부호화 성능을 지원할 수 있다.

만일 리프팅 방법을 통해 설계된 S개의 LDPC 부호를 C_1, ..., C_S라 하고, 상기 행블록 및 열블록의 크기에 해당하는 Z 값이 1, 2, 3,... 과 같이 증가하는데 1 개의 패리티 검사 행렬이 아니라 복수 개의 패리티 검사 행렬을 이용하여 리프팅을 지원하는 방법에 대해 살펴보자. 먼저 설명의 편의를 위해 2개의 패리티 검사 행렬에 기반하여 리프팅을 적용하는 경우에 대해 살펴보자.

먼저 수학식 8 내지 수학식 23에 표시한 리프팅 방식에 대해 다시 한번 간단히 요약하면, 만일 Z 값이 각각

또는

범위에 속해 있으면, 상기 Z 값에 대응되는 지수 행렬은 각각

또는

인 지수 행렬과 동일한 행렬을 사용함을 의미한다. 즉, Z의 범위에 따라 최대

개의 패리티 검사 행렬은 동일한 지수 행렬로부터 얻어질 수 있음을 알 수 있다.

하지만, 패리티 검사 행렬의 대수적 특징은 지수행렬과 그 패리티 검사 행렬을 이루는 순열 행렬의 크기 Z 값에 따라 결정되는데 점점 더 많은 수의 패리티 검사 행렬이 동일한 지수 행렬을 갖게 될 경우 성능 열화가 유발될 가능성이 점점 높아진다.

따라서 각 Z 값에 따라 동일한 지수 행렬을 가지는 경우를 줄이기 위해 다음과 같은 방법을 적용할 수 있다. 먼저 수열의 변환을 적용하기 위해 주어진 지수 행렬이 2개

있다고 가정하자. 단, 상기 지수 행렬에 대응되는 모행렬은 동일하다고 가정한다. 그럼 다음 수학식 24 또는 수학식 25와 같이 Z 값에 따라서 서로 다른 지수 행렬의 변환을 적용할 수 있다.

상기 수학식 24 및 수학식 25를 보다 상세히 설명하면 다음과 같다.

먼저 Z 값의 범위를 판단한다. 그리고 각 Z 값의 범위에 따라 각 범위를 대표하는 정수 값을 결정한다. 상기 수학식 24 및 수학식 25에서는 각 범위의 시작 값을 대표 값으로 결정하였다. 그 다음에 Z 값의 범위 또는 대표 값에 따라 복수 개의 지수 행렬 중에서 하나를 선택하여 지수 행렬을 변환한다.

상기 수학식 24 및 수학식 25와 같이 지수 행렬을 2개 사용함으로써

범위 있을 경우

개의 패리티 검사 행렬이 동일한 지수 행렬을 갖게 됨을 알 수 있다. 이와 같이 동일한 지수 행렬을 가지는 경우를 줄임으로써 준순환 LDPC 부호의 설계가 용이해지며 성능 열화도 더 감소 할 수 있다. 반면에 지수 행렬을 복수개 가지고 있어야 되며, Z 값의 범위를 보다 세분화 하여 결정해야 함으로써 약간의 복잡도 증가는 필연적이다. 따라서 성능과 복잡도를 적절히 고려하여 리프팅을 적용해야 한다.

참고로 수학식 25의 ii)와 같은 경우는 구현 복잡도 감소를 위해서 다음 수학식 26과 같이 유사한 다른 식들로 변경 가능함에 유의한다.

복수 개의 지수 행렬을 이용하여 리프팅을 지원하는 다른 실시 예에 대해 설명한다.

예를 들어 지원하고자 하는 행 블록 또는 열 블록의 크기 Z가 취할 수 있는 값들이 다음 수학식 27과 같이 주어져 있다고 가정하자.

여기서 A와 S는 임의의 양의 정수이다. 상기 블록 크기를 다음 수학식 28과 같이 A개의 집합으로 분류한다.

상기 집합 Xi를 살펴보면, 각 정수 사이에서 약수 또는 배수 관계가 성립한다. 따라서 각 집합 Xi에 포함되어 있는 블록 크기에 대해서 기존의 리프팅 방식을 적용하여 하나의 지수 행렬을 생성할 수 있음을 알 수 있다. 다시 말해, 하나의 지수 행렬로부터 집합 X_i에 포함되어 있는 블록 크기를 지원하는 지수 행렬을 모두 생성할 수 있다. 따라서 모두 총 A 개의 지수 행렬만 있으면 상기 A개의 집합 X_i(i=0, …, A-1)에 포함되어 있는 블록 크기를 지원하는 지수 행렬을 생성할 수 있다. 일반적으로 A 개의 지수 행렬로부터 총 A*S 개의 블록 크기에 대한 지수 행렬로 변환할 수 있다.

상기 실시 예에서는 지원하고자 하는 블록 크기의 최소 값 A와 블록 크기로 구분(classified)된 각 집합에 포함된 원소의 개수가 A로 동일한 경우에 대해서 설명하였으나, 일반적으로 지원하고자 하는 블록 크기의 최소 값은 블록 크기로 구분(classified)된 집합에 포함된 원소의 개수와 동일하거나 배수가 되도록 설정할 수 있다. 예를 들어 상기 실시 예에서 집합 K0에 포함된 블록 크기를 지원하지 않는다고 하면, K_i (i=1, 2, …, A-1)의 각 원소의 개수는 A가 되며, 지원 가능한 최소 블록 크기는 2A이므로 서로 배수 관계가 된다.

따라서 먼저 송신기 및 수신기에서 정보어 크기에 따라 블록 크기가 결정이 되면, 상기 블록 크기가 블록 크기 집합 중 어떤 블록 크기 집합에 포함되는지 결정한 다음, 블록 크기 집합에 따라 정의되어 있는 지수 행렬을 이용하여 리프팅을 적용함으로써 상기 블록 크기에 적합한 지수 행렬을 변환할 수 있다.

위와 같은 방식은 지수 행렬의 개수가 복수 개가 필요하게 되어 약간의 복잡도가 증가하나, 각 X_i에 속해 있는 정보어 길이에 최적에 가까운 리프팅을 적용할 수 있어 성능 개선에 큰 장점이 있다.

블록 크기에 따라 지수 행렬을 복수 개를 가지는 방법으로서 블록 크기 Z를 정수의 형태에 따라 분류하는 방법이 있다.

예를 들어, 블록 크기를

와 같이 구분한다. 여기서 q, a, b는 모두 음이 아닌 정수이다. q=4인 경우에 대해 블록 크기의 구분을 다음 수학식 29와 같이 나타낼 수 있다.

상기 블록 크기들은 다음 수학식 30과 같이 복수 개의 집합으로 분류할 수 있다.

상기 수학식 30과 같이 Z 값을 분류하여 각 집합

에 따라 별도의 지수 행렬을 가진다 가정하고, 수열의 변환을 적용하기 위해 주어진 b 개의 지수 행렬을 각각

라 하자. 단, 상기 지수 행렬에 대응되는 모행렬은 동일하다고 가정한다. 그럼 다음 수학식 31 또는 수학식 32와 같이 Z 값에 따라서 서로 다른 지수 행렬의 변환을 적용할 수 있다.

이상에서 설명한 리프팅 방식은 편의상 패리티 검사 행렬에 대응되는 지수 행렬 전체에 적용하는 것을 가정하여 설명하였지만, 상기 지수 행렬의 부분적으로도 적용 가능함은 자명하다. 예를 들어 통상적으로 패리티 검사 행렬의 패리티 비트에 대응되는 부분 행렬은 효율적인 부호화를 위해서 특수한 구조를 가지는 경우가 많다. 이 경우에 리프팅에 의해 부호화 방법 또는 복잡도에 변화가 생길 수도 있다. 따라서 동일한 부호화 방법 또는 복잡도 유지를 위해서 패리티 검사 행렬에서 패리티에 대응되는 부분 행렬에 대한 지수 행렬의 일부에는 리프팅을 적용하지 않거나 정보어 비트에 대응되는 부분 행렬에 대한 지수 행렬에 적용하는 리프팅 방식과 서로 다른 리프팅을 적용할 수 있다. 다시 말하면, 지수 행렬 내에서 정보어 비트에 대응되는 수열에 적용하는 리프팅 방식과 패리티 비트에 대응되는 수열에 적용하는 리프팅 방식을 서로 다르게 설정할 수 있으며, 경우에 따라 패리티 비트에 대응되는 수열의 일부 또는 전체에는 리프팅을 적용하지 않아 수열 변환 없이 고정된 값을 사용할 수도 있다.

이상에서 설명한 리프팅 방식은 송, 수신기에서 동일한 방식으로 적용하여 부호화 및 복호화에 사용할 패리티 검사 행렬의 정보를 생성할 수 있다. 예를 들어 송신기와 수신기에서 서로 동일한 지수 행렬과 리프팅 방식을 알고 있다면, 수신기에서는 송신기에서 사용한 Z에 대한 정보만 획득하면, 수신기에 저장된 지수 행렬을 변환하여 송신기에서 사용한 지수 행렬에 대한 정보를 획득할 수 있음은 자명하다. 상기 Z 값에 대한 정보는 송신기에서 직접 전송될 수도 있지만, 수신기에서 다른 방식으로 결정할 수도 있다.

본 발명에서 제안한 리프팅 방식은 정보어 열 블록의 개수를

라 할 때, 지원 가능한 정보어의 크기는

임이 자명하다. 즉, 상기 지원 가능한 정보어의 간격(granularity)는

비트 임을 알 수 있다. 따라서

비트 보다 더 작은 정보어 간격을 지원하기 위해서 단축(shortening)과 같은 방법을 적용하여 해결 할 수 있다. 예를 들면, 지원하고자 하는 정보어 길이

있다면, 먼저

를 만족하도록

값을 정하고 단축이 필요할 경우

비트만큼 정보어에 단축을 적용할 경우

비트의 정보어를 쉽게 적용할 수 있다. 따라서 단축 비트의 최대 길이는

까지 될 수 있다.

이 과정은 다음과 같이 간단히 정리할 수 있다.

Step 1)

값을 수학식 33과 같이 결정한다.

Step 2) 상기

값에 대해 리프팅을 적용하여 정보어 길이

를 지원할 수 있는 패리티 검사 행렬의 지수 행렬을 생성한다.

Step 3) 상기 지수 행렬에 기반한 LDPC 부호화/복호화를 진행함에 있어서

의 단축된 정보어를 고려한다.

한편, LDPC 부호는 도 2에서 나열한 이분 그래프 상에서 합곱 알고리즘에 기반한 반복 복호 알고리즘을 사용하여 복호할 수 있으며, 합곱 알고리즘은 메시지 패싱 알고리즘의 일종이다.

이하에서는, 도 5a, b를 참조하여 LDPC 복호화 시 일반적으로 사용되는 메시지 패싱 동작에 대해서 설명하기로 한다.

도 5a, b는 LDPC 복호화를 위해 임의의 검사 노드와 변수 노드에서 메시지 패싱 동작을 나타낸다.

도 5a에는 검사 노드 m(500)과 검사 노드 m(500)에 연결되는 다수의 변수 노드들(510, 520, 530, 540)이 도시되어 있다. 또한, 도시되어 있는 T_n',m은 변수 노드 n'(510)에서 검사 노드 m(500)으로 패싱되는 메시지를 나타내며, E_n,m은 검사 노드 m(500)에서 변수 노드 n(530)으로 패싱되는 메시지를 나타낸다. 여기서, 검사 노드 m(500)에 연결되어 있는 모든 변수 노드들의 집합을 N(m)이라고 정의하고, N(m)에서 변수 노드 n(530)을 제외한 집합을 N(m)＼n이라고 정의하기로 한다.

이 경우, 합곱 알고리즘에 기반한 메시지 업데이트(update) 규칙은 하기 수학식 34와 같이 나타낼 수 있다.

여기에서, Sign(E_n,m)은 메시지 E_n,m의 부호(sign)를 나타내고,

은 메시지 E_n,m의 크기(magnitude)를 나타낸다. 한편, 함수

는 하기의 수학식 35와 같이 나타낼 수 있다.

한편, 도 5b에는 변수 노드 x(550)과 변수 노드 x(550)에 연결되는 다수의 검사 노드들(560, 570, 580, 590)이 도시되어 있다. 또한, 도시되어 있는 E_y',x은 검사 노드 y'(560)에서 변수 노드 x(550)로 패싱되는 메시지를 나타내며, T_y,x은 변수 노드 x(550)에서 변수 노드 y(580)로 패싱되는 메시지를 나타낸다. 여기서, 변수 노드 x(550)에 연결되어 있는 모든 변수 노드들의 집합을 M(x)이라고 정의하고, M(x)에서 검사 노드 y(580)을 제외한 집합을 M(x)＼y라고 정의하기로 한다. 이 경우, 합곱 알고리즘에 기반한 메시지 업데이트(update) 규칙은 하기 수학식 36과 같이 나타낼 수 있다.

여기에서, E_x는 변수 노드 x의 초기 메시지 값을 의미한다.

또한, 노드 x의 비트 값을 판정할 경우에는 하기 수학식 37과 같이 나타낼 수 있다.

이 경우, P_x값에 따라 노드 x에 대응하는 부호화 비트를 판정할 수 있다.

도 5a, b에서 상술한 방식은 일반적인 복호화 방법이라는 점에서 더 이상 구체적인 설명은 생략하도록 한다. 다만, 도 5a, b에서 설명한 방법 외에도 변수 노드와 검사 노드에서의 패싱되는 메시지 값을 결정하는 데 있어 다른 방법이 적용될 수도 있고, 이와 관련된 상세한 설명은 『Frank R. Kschischang, Brendan J. Frey, and Hans-Andrea Loeliger, "Factor Graphs and the Sum-Product Algorithm," IEEE TRANSACTIONS ON INFORMATION THEORY, VOL. 47, NO. 2, FEBRUARY 2001, pp498-519)』를 참고하기로 한다.

도 6은 본 발명의 일 실시 예에 따른 LDPC 인코더 장치의 세부 구성을 설명하기 위한 블록도이다.

K_ldpc 개의 비트들은 LDPC 인코더(600)를 위한 K_ldpc 개의 LDPC 정보어 비트들 I=(i₀,i₁,...,

)을 구성할 수 있다. LDPC 인코더(600)는 K_ldpc 개의 LDPC 정보어 비트들을 시스테매틱하게 LDPC 인코딩하여, N_ldpc 개의 비트들로 구성된 LDPC 코드워드

=(c₀,c₁,..., c_Nldpc-1)=(i₀,i₁,..., i_Kldpc-1,p₀,p₁,...,p_{Nldpc-Kldpc-1})를 생성할 수 있다.

상기 수학식 1에서 서술한 바와 같이 상기 LDPC 코드워드와 패리티 검사 행렬의 곱이 제로 벡터가 되도록 부호어를 결정하는 과정을 포함한다. 본 발명의 패리티 검사 행렬은 상기 수학식 3, 수학식 4에서 정의한 형태이며, 이하에서는 길이에 대한 호환성 문제가 있는 기존 리프팅 방식의 문제점을 해결하기 위한 패리티 검사 행렬의 설계 방법 및 그 이용 방법에 대해서 설명한다.

먼저, 패리티 검사 행렬의 모행렬에 해당하는

과 그 지수 행렬

이 있다고 하자. 이 때 모행렬

은 자명하게 0과 1의 원소로만 이루어져 있기 때문에

은 0-행렬을 나타내는 -1 또는 항등 행렬을 나타내는 0으로만 이루어져 있다. 그럼 다음은 본 발명에서 제안하는 모듈로에 기반한 변형된 리프팅 방법이다.

설명의 편의를 위해 리프팅을 위한 수의 구간은

,

의 형태로 구분하였다. Z의 최대값은 편의상 Z_max라 하자.

Step 1)

이면,

에 대해

(

)

Step 2) k=1로 설정한다.

,

...,

에 대해 다음과 같은 조건들을 만족하도록 설정한다.

조건 1:

이면,

의 값은

또는

중에서 하나로 결정된다.

조건 2: 모든 i, j에 대해, 각 지수

는

를 만족한다.

조건 3:

k > A인 경우 각 패리티 검사 행렬

,

,...,

에 대한 터너 그래프에서 차수가 2, 3인 변수 노드(비트 노드) 사이에서는 짧은 사이클을 포함하고 있지 않다.(여기서 짧은 사이클은 사전에 설정되어 있는 값이며, 통상적으로 길이가 4 또는 6인 사이클을 의미하나 리프팅을 적용하기 위해 주어진 모행렬의 크기에 따라 그 이상으로 설정할 수도 있다. 또한 A의 값도 리프팅을 적용하기 위해 주어진 모행렬의 크기에 따라 정해지는 상수 값이다.)

조건 4: 상기 조건 1의 지수

및

에 대해 동일한 사이클이 생성될 경우 상기 사이클을 구성하고 있는 변수 노드의 차수의 총 합이 큰 경우를 선택한다.

Step 3) k = k+1을 적용하고 Step 2)를 반복한다.

일 때까지 반복한다.

상기 방법은 모듈로 연산에 기반한 리프팅 방법을 적용하는 경우에 대한 간단한 설계 방법을 나타내며, 만일 플로어링 리프팅 방법을 적용하는 경우에는 상기 Step 2)의 조건 1 및 조건 4를 다음과 같이 나타낼 수 있다.

조건 1':

이면,

의 값은

또는

중에서 하나로 결정된다.

조건 4': 상기 조건 1의 지수

및

도 3 은 본 발명의 일 실시 예에 따른 송신 장치의 세부 구성을 설명하기 위한 블록도이다.

구체적으로, 도 3과 같이, 송신 장치(300)는 가변 길이 입력 비트들을 처리하기 위해, 세그먼테이션부(310), 제로 패딩부(320), LDPC 인코더(330), 레이트 매칭부(340) 및 변조부(350)를 포함할 수 있다.

여기에서, 도 3 에 도시된 구성요소는, 가변 길이 입력 비트들에 대한 인코딩 및 변조(encoding and modulation)를 수행하는 구성요소로서, 이는 일 예일 뿐이며, 경우에 따라 도 3 에 도시된 구성요소 중 일부는 생략 또는 변경될 수 있고, 다른 구성요소가 더 추가될 수도 있다.

한편, 도 3에 도시된 LDPC 인코더(330)는 도 5에 도시된 LDPC 인코더(500)가 수행하는 동작을 수행할 수 있다.

한편, 송신 장치(300)는 필요한 파라미터(가령, 입력 비트 길이, ModCod(modulation and code rate), 제로 패딩을 위한 파라미터, LDPC 부호의 부호율/부호어 길이, 인터리빙(interleaving)을 위한 파라미터, 리피티션(repetition)을 위한 파라미터, 펑처링(puncturing)을 위한 파라미터 및 변조 방식 등)를 결정하고, 결정된 파라미터를 기초로 부호화하여 수신 장치(400)로 전송할 수 있다.

입력 비트들의 수가 가변적이라는 점에서, 입력 비트들의 수가 기설정된 값보다 큰 경우, 기설정된 값 이하의 길이를 갖도록 세그먼테이션 될 수 있다. 또한 세그먼트된 블록 각각은 하나의 LDPC 코딩된 블록에 대응될 수 있다. 다만, 입력 비트들의 수가 기 설정된 값보다 작거나 같은 경우, 세그먼테이션 되지 않는다. 입력 비트들은 하나의 LDPC 코딩된 블록에 대응될 수 있다.

이하에서는 세그먼테이션하는 방법에 대해 구체적으로 살펴보도록 한다.

세그먼테이션부(310)는 입력 비트들을 세그먼테이션한다. 세그먼테이션부(311)가 입력 비트들을 세그먼테이션 하는 방법은 세그멘테이션부(310)에 B 비트의 입력 비트들

(B > 0)이 입력 된다. 만약 상기 B 값이 기 설정된 값인 최대 부호화 입력 비트(Kmax )보다 클 경우 세그멘테이션 한다. 상기 최대 부호화 입력 비트(K_max)는 부호율에 따라 결정되며, 표 1과 같다. 다음과 같다.

Code Rate	K _max	K _min
1/4	2048	8
1/2	4096	16
3/4	6144	24
7/8	7168	28

상기 표 1은 시스템에 따라 변경 가능하며, 이하 표 2의 경우도 존재 할 수 있다.

Code Rate	K _max	K _min
8/9	3072	384
6/9	2304	288
4/9	1536	192
1/3	3072	384

세그멘테이션 된 블록의 개수를 C라고 할 때, 세그멘테이션 되는 비트의 개수는 이하와 같이 결정된다.

적어도 두 개로 세그먼테이션되는 경우에는 세그먼트된 적어도 두 개의 입력 비트들이 각각 LDPC 인코딩되어 적어도 두 개의 FEC(forward error correction) 프레임이 생성되므로, 입력 비트들을 전송하기 위하여 적어도 두 개의 FEC 프레임이 요구된다.

따라서, 세그먼테이션부(310)는 하기의 수학식 38에 기초하여 FEC 프레임의 수 C를 산출할 수 있다.

여기에서,

은 x보다 크거나 같은 최소 정수를 의미한다.

다음과 같이 표현 가능하다.

if B≤ K _max

L = 0

Number of code blocks: C=1

else

L = 24

Number of code blocks:

.

end if

상기에서 L은 CRC 부호의 패리티 비트의 수를 의미한다. 세그멘테이션 된 블록들 각각 CRC 부호화를 수행하도록 한다. 그러므로 입력 비트의 개수는 B 비트에서 CRC 비트의 개수를 고려한 B' 비트로 변경되었다.

세그멘테이션 된 블록들을 구성하는 비트의 개수를 동일하게 하기 위하여 <Null> 비트들을 삽입 하도록 하며, 상기 <Null> 비트의 개수 및 각각 블록을 구성하는 비트의 개수는 이하와 같이 구할 수 있다.

세그멘테이션부(310)의 출력 비트들에서 r번째 블록을

라 하고 K_r은 r번째 블록의 비트의 개수라 하자.

각각의 블록의 비트의 개수는 이하와 같다. 또한 모든 블록의 길이를 동일하게 하기 위하여 마지막 블록에는 <Null> 비트들을 삽입하도록 한다. 즉, 세그먼테이션부(310)는 F개의 <Null> 비트들(즉, 0 값을 갖는 비트들)을 채울 수 있다. 이에 따라, 도 7과 같이 F 개의 <Null> 비트 들이 채워질 수 있다.

도 7 및 도 8은 전송 블록 구조도이다.

이와 같이, 패딩 필드의 길이를 산출하고 산출된 길이만큼의 <Null> 비트들을 패딩 파트에 패딩함으로써, 입력 비트들을 세그먼테이션할 때, 각각 동일한 수인 Kr 비트들로 구성된 복수의 블록으로 세그먼테이션할 수 있게 된다.

도 7의 세그먼테이션 C 의 뒤 또는 앞에 <Null> 비트들을 패딩하는 것이 가능하다.

또한, 도 8의 세그먼테이션 C 뒤 또는 앞에 <Null> 비트들을 패딩하는 것이 가능하다.

if C=1,

Kr = B'

else

The number of filler bits F

F = ceiling(B'/C) x C - B'

B'' = B'+F

Kr = B''/C

The filler bits <NULL> shall be inserted end of the last block(or beginning of the first block). <NULL> 비트들의 위치는 변경 가능하며, 일 예로, 세그멘테이션 된 마지막 블록의 마지막 위치 혹은 시작 위치에 삽입할 수 있다.상기 ceiling(x)는 x보다 작지 않은 가장 작은 정수를 의미한다. 일 예로, ceiling(1.5) = 2 이다.

For k= Kr - F - 1-L to Kr-1-L,

c _(C-1)k = <NULL>

end for

end if

세그멘테이션 블록의 개수가 2이상일 경우에는 각각의 세그멘트들에 CRC 부호화를 하도록 한다. 상기 CRC 부호는 전송 시스템에 따라 생략 가능하다.

for r = 0 to C-1

while

//세그멘테이션된 비트들을 매핑한다.

k=k+1

s=s+1

end while

if C >1

r번째 세그멘트 비트들

뒤에 CRC 패리티 비트들

을 추가하여 아래와 같이 c _rk 에 매핑하도록 한다.

For CRC calculation it is assumed that filler bits, if present, have the value 0.

while

k=k+1

end while

end if

end for

구체적으로, 도 7과 같이, 세그먼테이션부(310)는 C가 1 보다 큰 경우, 입력 비트들을 K_r 개의 비트 수 만큼씩 세그먼테이션하여, 전체 입력 비트들을 C개의 블록으로 세그먼테이션할 수 있다.

또한, 세그먼트된 입력 비트들 각각은 CRC 인코딩된다. 인코딩 결과로서 송신 장치(300)의 제로 패딩부(320)의 입력 비트의 개수는 K = (K_r+L)이 될 수 있다. 상기 L은 CRC 부호의 패리티 길이로 24가 될 수 있다.

다만, L1 디테일 시그널링이 세그먼테이션되지 않는 경우, K=B이다.

한편, 세그먼트된 블록들은 하기와 같은 절차에 의해 인코딩될 수 있다.

제로 패딩부(320)는 제로 비트들을 패딩한다. 구체적으로, LDPC 코드의 경우, 코드 레이트 및 코드 길이에 따라 정해진 일정한 수의 LDPC 정보어 비트들이 요구된다는 점에서, 제로 패딩부(320)는 세그멘트된 블록의 비트들의 수가 LDPC 정보어 비트들의 수보다 작은 경우, LDPC 인코딩을 위해 제로 비트들을 패딩하여, 일정한 수의 LDPC 정보어 비트들을 생성하고, 이를 LDPC 인코더(330)로 출력할 수 있다. 한편, 세그멘테이션부(310)에서 출력된 하나의 블록의 비트의 수가 LDPC 정보어 비트들의 수와 동일한 경우, 제로 비트들은 패딩되지 않는다.

여기에서, 제로 패딩부(320)에 의해 패딩된 제로 비트들은 LDPC 인코딩을 위해 패딩된 것이므로, 쇼트닝에 따라 패딩된 제로 비트들은 수신 장치(400)로 전송되지 않는다.

구체적으로, 이하와 같이 할 수 있다. 부호율에 따라 정의되어 있는 K_{ldpc_b} 값을 기반으로 Z값을 결정하고, 상기 Z값은 LDPC 부호의 패리티 검사 행렬을 구성하는 서브 매트릭스의 사이즈를 의미한다. K_{ldpc_b}은 패리티 검사 행렬에서 정보어 파트를 구성하는 column-group의 개수를 의미한다. 그러므로 입력 비트의 길이(K)를 K_{ldpc_b}로 나눈 최대값을 서브 매트릭스의 사이즈로 결정하여 <Null> 비트의 개수를 최소화 하도록 한다. 상기 Z는 서브 매트릭스의 사이즈로 최소값과 최대값 사이의 임의의 정수 값일 수 있다. 이하에서 ZP는 <Null> 비트의 개수를 의미한다.

ZP = Z x K _{ldpc_b} - K

K _ldpc = Z x K _{ldpc_b}

여기서, K _{ldpc_b} 는 부호율이 1/4, 1/2, 3/4, 7/8인 경우에 따라서 표 3과 같이 주어진다.

Code Rate	K _{ldpc_b}
1/4	8
1/2	16
3/4	24
7/8	28

상기 표 3에서 서술하는 파라미터는 시스템에 따라 변경 가능하며 이하 표 4를 사용할 수 있다.

Code Rate (R)	K *_{ldpc_b}*
8/9	32
2/3	24
4/9	16
1/3	32

상기 실시예에서는 서브 매트릭스의 사이즈 Z 값들이 최소값부터 최대값 까지 모든 정수가 가능할 경우를 의미하여 이하에서는 Z 값들이 D의 배수일 경우 이하와 같이 입력 비트의 개수 K에 대하여 서브 매트릭스의 사이즈 Z값을 결정할 수 있다. D는 12일 수 있다.

//// zero padding for shortening

For j=0 to ZP-1

i _k = <NULL>

end for

For j=ZP to K _ldpc -1

i _k = c _{{k -ZP}}

end for

상기 <NULL> 비트들은 정보어 비트들 중 특정 위치에 패딩할 수 있다. 상기 <NULL> 비트들은 예를 들어 정보어의 가장 마지막 부분에 존재 할 수 있다.

또한 다른 예로, 상기와 같이 <NULL> 비트들을 패딩하고 인터리빙하여 패딩된 비트들이 패리티 검사 행렬의 column block 에 대응되는 비트 block 들에 균일하게 분포 할 수 있도록 한다.

//// zero padding for shortening

For j=0 to ZP-1

x _k = <NULL>

end for

For j=ZP to K _{ldp c} -1

x _k = c _{{k -ZP}}

end for

/// interleaving the information bits

For j=0 to K _{ldpc_b} -1

For k = 0 to Z-1

i _{ _j _{·Z +} _k _} = x _{ _k _· _{Kldpc_b} _{+ j}}

end for k

end for j

Z는 상기 수학식 39 혹은 수학식 40에서 구한 서브 매트릭스의 사이즈이다. K _{ldpc_b} 는 패리티 검사 행렬의 정보어 파트의 블록 열의 개수를 의미하며 상기 표 3 혹은 표 4 이다.

보다 상세하게는 도 8에서 도시한 바와 같이 상기 세그멘테이션부(310)에서 세그멘테이션 된 블록(CRC 포함)들에 <Null> 값들을 삽입하여 LDPC 부호의 정보어 길이와 동일 하도록 한다. 상기 LDPC 부호의 정보어 길이는 LDPC 부호의 패리티 검사 행렬의 정보어 파트의 column block 의 개수의 배수들 중 입력 비트의 개수(K)보다 작지 않은 정수 중 가장 작은 정수를 선택하도록 한다. 즉, K _ldpc =

x K _{ldpc_b} 로 결정될 수 있다.

이하에서는 상기 송신 장치(300)의 LDPC 인코더(330) 또는 도 5의 LDPC 인코더(500)에 대하여 상세히 설명하도록 한다.

LDPC 인코더(330)는 제로 패딩부(320)의 출력 비트를 LDPC 인코딩한다.

구체적으로, LDPC 인코더(330)는 제로 패딩부(320)에서 출력되는 LDPC 정보어 비트들을 LDPC 인코딩하여 LDPC 패리티 비트들을 생성하고, LDPC 정보어 비트들 및 LDPC 패리티 비트들로 구성된 LDPC 코드워드를 레이트 매칭부(340)로 출력할 수 있다.

즉, 제로 패딩부(320)로부터 출력되는 K_ldpc 개의 비트들은 LDPC 인코더(330)를 위한 K_ldpc 개의 LDPC 정보어 비트들 I=(i₀,i₁,...,

)을 구성할 수 있다.

LDPC 인코더(330)는 K_ldpc 개의 LDPC 정보어 비트들을 시스테매틱하게 LDPC 인코딩하여, N_ldpc 개의 비트들로 구성된 LDPC 코드워드

본 발명의 패리티 검사 행렬의 파라미터는 이하 표 5와 같다. Code Rate는 LDPC 부호의 부호율을 의미하고, N _{ldpc_b} 는 상기 수학식 4의 n과 동일한 값으로 패리티 검사 행렬의 column block의 개수를 의미하고, K _{ldpc_b} 는(n-m)과 동일한 값으로 패리티 검사 행렬의 정보어 파트의 column block의 개수를 의미하고, N _{parity_b} 는 m과 동일한 값으로 패리티 검사 행렬의 패리티 파트의 column block의 개수, row block의 개수를 의미한다.

Code Rate	N *_{ldpc_b}*	K *_{ldpc_b}*	N *_{parity_b}*
1/4	32	8	28
1/2	32	16	16
3/4	32	24	8
7/8	32	28	4

이하 표 6 내지 표 9에서는 서브 행렬인 상기 수학식 3에서의 순환 순열 행렬의 크기(

=Z * Z)의 Z=256인 경우 각 순환 순열 행렬의 지수

(0≤i<N _ldpc -K _ldpc , 0≤j<N _ldpc )을 나타내었다. 표 6, 표 7, 표 8, 표 9는 각각 LDPC 부호의 부호율이 7/8, 3/4, 1/2, 1/4인 경우의 패리티 검사 행렬을 의미한다. 순환 순열 행렬의 크기인 Z가 255이하인 경우 패리티 검사 행렬의 지수 값

(Z)는 이하 수학식 41과 같이 결정된다.

상기 수학식 41에서 a_i,j는 이하 표 6 내지 표 9의 i번째 row, j번째 column의 값으로 순환 순열 행렬의 크기가 256일 때, i번째 row, j번째 column의 순환 순열 행렬의 지수 값을 의미한다. a_i,j(Z)는 상기 지수 값 a_i,j을 기반으로 상기 순환 순열 행렬의 크기 Z(0≤Z<256)가 256보다 작을 경우 i번째 row, j번째 column의 순환 순열 행렬의 지수 값을 의미한다.

구체적으로는, Z가 2⁰ 이상 2¹ 미만일 경우에는 a_i,j(Z)는 a_i,j, 가 -1 혹은 0인 경우 a_i,j와 동일하고, a_i,j, 가 0 초과 일 경우 mod(a_i,j, 1) 이다. 이는 제로 행렬이 아닌 순환 행렬은 1x1 순환 행렬인 1이 됨을 의미한다.

구체적으로는, Z가 2¹ 이상 2² 미만일 경우에는 a_i,j(Z)는 a_i,j, 가 -1 혹은 0인 경우 a_i,j와 동일하고, a_i,j, 가 0 초과 일 경우 mod(a_i,j, 2¹)이다.

구체적으로는, Z가 2² 이상 2³ 미만일 경우에는 a_i,j(Z)는 a_i,j, 가 -1 혹은 0인 경우 a_i,j와 동일하고, a_i,j, 가 0 초과 일 경우 mod(a_i,j, 2²)이다.

구체적으로는, Z가 2⁷ 이상 2⁸ 미만일 경우에는 a_i,j(Z)는 a_i,j, 가 -1 혹은 0인 경우 a_i,j와 동일하고, a_i,j, 가 0 초과 일 경우 mod(a_i,j, 2⁷)이다.

상기 표 6 내지 표 9의 패리티 검사 행렬의 column permutation들은 모두 동일한 패리티 검사 행렬로 생각할 수 있다.

보다 상세하게는 표 6의 28번째 column의 지수 값들이 [1 0 -1 1]^T에서 [0 Y -1 0]^T으로 변경될 수 있다. 표 10과 같이 변경 가능하다. Y는 임의의 정수로 (Z-1)일 수 있다.

보다 상세하게는 표 7의 24번째 column의 지수 값들이 [1 -1 -1 -1 -1 0 -1 -1 1 ]^T에서 [0 -1 -1 -1 -1 Y -1 -1 0 ]^T으로 변경될 수 있다. 또한 28 번째 column의 지수 값들이 [-1 -1 -1 1 1 -1 -1 -1] 에서 [-1 -1 -1 0 0 -1 -1 -1]^T으로 변경되어 표 11와 같이 변경 가능하다. Y는 임의의 정수로 (Z-1)일 수 있다.

보다 상세하게는 표 8의 16번째 column의 지수 값들과 24번째 지수 값들이 아래 표 12와 같이 변경 가능하다. Y는 임의의 정수로 (Z-1)일 수 있다.

보다 상세하게는 표 9의 16번째 column의 지수 값들과 24번째 지수 값들이 아래 표 13과 같이 변경 가능하다. Y는 임의의 정수로 (Z-1)일 수 있다.

표 6, 표 7, 표6, 표 9는 각각 LDPC 부호의 부호율이 7/8, 3/4, 1/2, 1/4인 경우의 패리티 검사 행렬을 의미한다. 상기 패리티 검사 행렬의 순환 순열 행렬의 크기인 Z는 1부터 Z_max까지 정수이다. 상기 1부터 Z_max까지 정수에 대하여 l 개의 값을 선택하여 set {Z₀, Z₁, ..., Z_l}을 정의 할 수 있다. 일 예로 상기 {Z₀, Z₁, ..., Z_l} = {2⁰, 2¹, ..., 2^l }일 수 있다. 상기 set에서 i<j인 경우 Z_i < Z_j이다. 또한 Z_l ≥ Z_max이다.

Z_l > Z_max일 경우, 패리티 검사 행렬의 순환 행렬의 크기가 Z (1≤Z≤Z_max)인 경우의 i번째 row-block, j번째 column-block의 순환 행렬의 지수 값

(Z)은 이하 수학식 42와 같이 결정된다.

상기 수학식 42에서 mod(x, y) = x mod y를 의미한다. 즉, x를 y로 나눈 나머지를 의미한다.

구체적으로는, Z가 Z₀ 이상 Z₁ 미만일 경우에는 a_i,j(Z)는 a_i,j(Z _l-1 )가 -1 혹은 0인 경우 a_i,j(Z _l-1 )와 동일하고, a_i,j(Z _l-1 )가 0 초과일 경우 mod(a_i,j(Z _l-1 ), Z₀)이다.

일 예로, Z _max = 192, l = 8, {Z₀, Z₁, ..., Z₈}={2⁰, 2¹, ..., 2⁸ }이다.

Z_l = Z_max일 경우, 일 예로, Z _max = 256, l = 8, {Z₀, Z₁, ..., Z₈}={2⁰, 2¹, ..., 2⁸ }이다. 패리티 검사 행렬의 순환 행렬의 크기가 Z(1<Z<Z_max)인 경우의 지수 i번째 row-block, j번째 column-block의 순환 행렬의 지수 값

(Z)은 이하 수학식 44와 같이 결정된다.

상기 수학식 44에서 mod(x, y) = x mod y를 의미한다. 즉, x를 y로 나눈 나머지를 의미한다.

구체적으로는, Z가 Z₁ 이상 Z₂ 미만일 경우에는 a_i,j(Z)는 a_i,j, 가 -1 혹은 0인 경우 a_i,j와 동일하고, a_i,j, 가 0 초과일 경우 mod(a_i,j, 2¹)이다.

구체적으로는, Z가 2² 이상 2³ 미만일 경우에는 a_i,j(Z)는 a_i,j, 가 -1 혹은 0인 경우 a_i,j와 동일하고, a_i,j, 가 0 초과일 경우 mod(a_i,j, 2²)이다.

구체적으로는, Z가 2⁷ 이상 2⁸ 미만일 경우에는 a_i,j(Z)는 a_i,j, 가 -1 혹은 0인 경우 a_i,j와 동일하고, a_i,j, 가 0 초과일 경우 mod(a_i,j, 2⁷)이다.

상기 패리티 검사행렬의 파라미터들은 시스템에 따라 다양하게 존재 할 수 있으며, 일예로, 이하 표 14 혹은 15와 같을 수 있다.

ID	Code Rate	N *_{ldpc_b}*	K *_{ldpc_b}*	N *_{parity_b}*
0	8/9	37	32	5
1	2/3	37	24	13
2	4/9	37	16	21

ID	Code Rate	N *_{ldpc_b}*	K *_{ldpc_b}*	N *_{parity_b}*
3	8/9	36	32	4
4	2/3	36	24	12
5	4/9	36	16	20
6	1/3	96	32	64

상기 표 14 내지 표 15의 파라미터들에 대응되는 패리티 검사 행렬의 실시 예를 다음 표 1 내지 표 6에 나타내었다. 상기 표 1 내지 표 3은 각 패리티 검사 행렬의 지수 행렬을 의미한다. (작은 빈 블록은 Z×Z 크기의 0-행렬을 의미한다.) 설계의 편의상 모행렬의 열의 개수는 모두 36으로 고정하였고, 표 1은 부호율 8/9, 표 2는 부호율 2/3, 표 3은 부호율 4/9로 설정하였다. 또한 리프팅을 위한 Z 값은 12, 24, 36, 48, 60, 72, 84, 96으로 설정하여 총 8 개의 길이에 대해 지원함을 가정하였다.

이하 표 16 내지 표 18에서는 서브 행렬인 상기 수학식 3에서의 순환 순열 행렬의 크기(

=Z x Z)의 Z=96인 경우 각 순환 순열 행렬의 지수

(0≤i<N _ldpc -K _ldpc , 0≤j<N _ldpc )을 나타내었다. 순환 순열 행렬의 크기인 Z가 96이하인 경우 패리티 검사 행렬의 지수 값

(Z_k)는 이하 수학식 45와 같이 결정된다.

Z_k = 12·k , (k = 1, 2, ..., 8)

또 다른 설계된 패리티 검사 행렬의 실시 예를 다음 표 19 내지 표 21에 나타내었다. 상기 표 19 내지 표 21은 각 패리티 검사 행렬의 지수 행렬을 의미한다. 설계의 편의상 모행렬의 열의 개수는 모두 37으로 고정하였고, 표 19는 부호율 32/37, 표 20은 부호율 24/37, 표 21은 부호율 16/37로 설정하였다. 또한 리프팅을 위한 Z 값은 12, 24, 36, 48, 60, 72, 84, 96으로 설정하여 총 8 개의 길이에 대해 지원함을 가정하였다.

상기 표 19 내지 표 21에 나타낸 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행할 경우에 정보어에 대응되는 부분행렬 중에서 가장 첫 번째 열 블록(column block)에 대응되는 정보어 비트를 천공(puncturing)하여 전송을 할 경우에는 최종 부호율이 표 19는 부호율 8/9, 표 20은 부호율 2/3, 표 21은 부호율 4/9이 되어 마치 표 16내지 18을 이용하는 경우와 동일함을 알 수 있다. 통상적으로 LDPC 부호는 정보어 천공을 적절히 적용할 경우에 성능을 개선할 수 있기 때문에 성능 개선을 위해 표 19 내지 표 21을 이용한 LDPC 부호화를 적용할 수 있다.

상기 표 15에서 표기한 ID= 6, R=1/3에 대응되는 패리티 검사 행렬은 도 13a와 도 13b에 도시하였다. 상기 도 13a 및 13b는 패리티 검사 행렬의 지수 행렬을 의미한다. 작은 빈 블록은 Z×Z 크기의 0-행렬을 의미하며, 리프팅을 위한 Z 값은 12, 24, 36, 48, 60, 72, 84, 96으로 설정하여 총 8 개의 길이에 대해 지원함을 가정하였다. 참고로 도 13a 및 도 13b의 37번째 열블록부터 마지막 열블록까지는 모두 차수가 1인 특징을 가지고 있는데 편의상 표에서는 일부를 생략하였다. 또한 상기 차수가 1인 열 블록들은 항등 행렬들로 구성되어 있다.

상기 도 13a 및 도 13b의 패리티 검사 행렬을 살펴보면, 전체 패리티 검사 행렬의 위 4개의 행 블록과 36 개의 열 블록으로 구성된 부분 행렬은 상기 표 35에 대응되는 패리티 검사 행렬과 일치함을 알 수 있다. 즉, 상기 도 13a 및 도 13b의 패리티 검사 행렬은 상기 표 35에 대응되는 패리티 검사 행렬에 복수 개의 단일 패리티 검사(single parity-check) 부호를 연접하여 확장된(extended) 형태임을 알 수 있다.

단일 패리티 검사 부호와의 연접 방식을 적용한 패리티 검사 행렬은 확장성이 용이하기 때문에 IR(Incremental Redundancy) 기법을 적용하는데 장점이 있다. 상기 IR 기법은 HARQ (Hybrid Automatic Repeat reQuest) 지원을 위해 중요한 기술이기 때문에 효율적이면서 우수한 성능을 가지는 IR 기법은 HARQ 시스템의 효율성을 증가시킨다. 상기 패리티 검사 행렬들에 기초한 LDPC 부호들은 단일 패리티 검사 부호로 확장된 부분을 이용하여 새로운 패리티를 생성하여 전송함으로써 효율적이면서 우수한 성능의 IR 기법을 적용할 수 있다.

본 발명에서 제안한 설계 방법을 통해 설계된 또 다른 패리티 검사 행렬의 실시 예를 도 14a 및 도 15a에 나타내었다.

상기 도 14a 및 도 15a 는 각 패리티 검사 행렬의 지수 행렬을 의미한다.

도 14b 내지 도 14e는 도 14a의 패리티 검사 행렬을 편의상 참조번호 1410, 1420, 1430, 1440로 구분하고, 참조번호 1410, 1420, 1430, 1440을 각각 확대하여 도시한 것이다. 도 14a의 참조번호 1410, 1420, 1430, 1440은 각각 도 14b, 14c, 14d, 14e에 대응된다. 도 15a의 참조번호 1510, 1520, 1530, 1540은 각각 도 15b, 15c, 15d, 154e에 대응된다. 참조번호 1440, 1540에 기재된 대각행렬에서의 대각성분은 0으로 채워진다.

도 15b 내지 도 15e는 도 15a의 패리티 검사 행렬을 편의상 참조번호 1510, 1520, 1530, 1540로 구분하고, 참조번호 1510, 1520, 1530, 1540를 각각 확대하여 도시한 것이다.

도 14a, 도 15를 참조하면, 작은 빈 블록은 Z×Z 크기의 0-행렬을 의미하며, 상기 지수 행렬은 수학식 8 내지 수학식 15를 고려하여 설계되었다.

참고로 도 14a의 패리티 검사 행렬의 37번째 열 블록부터 마지막 열 블록까지(1420,1440), 그리고 도 15a의 패리티 검사 행렬의 39 번째 열블록부터 마지막 열 블록까지(1520,1540)는 모두 차수가 1인 특징을 가지고 있다. 또한 상기 차수가 1인 열 블록들은 편의 상 항등 행렬들로 구성되어 있다.

상기 도 14a의 패리티 검사 행렬을 살펴보면, 전체 패리티 검사 행렬의 위 4개의 행 블록과 36 개의 열 블록으로 구성된 부분 행렬(1410)은 차수가 1인 열 블록이 없다. 즉, 상기 도 14a의 패리티 검사 행렬은 상기 부분 행렬(1410)에 해당하는 작은 준순환 LDPC 부호에 대해 복수 개의 단일 패리티 검사(single parity-check) 부호를 연접하여 확장된(extended) 형태임을 알 수 있다.

상기 도 15a의 패리티 검사 행렬을 살펴보면, 전체 패리티 검사 행렬의 위 6개의 행 블록과 38 개의 열 블록으로 구성된 부분 행렬(1510)은 차수가 1인 열 블록이 없다. 즉, 상기 도 15a의 패리티 검사 행렬은 상기 부분 행렬(1510)에 해당하는 작은 준순환 LDPC 부호에 복수 개의 단일 패리티 검사(single parity-check) 부호를 연접하여 확장된(extended) 형태임을 알 수 있다.

단일 패리티 검사 부호와의 연접 방식을 적용한 패리티 검사 행렬은 확장성이 용이하기 때문에 IR(Incremental Redundancy) 기법을 적용하는데 장점이 있다. 상기 IR 기법은 HARQ(Hybrid Automatic Repeat reQuest) 지원을 위해 중요한 기술이기 때문에 효율적이면서 우수한 성능을 가지는 IR 기법은 HARQ 시스템의 효율성을 증가시킨다. 상기 패리티 검사 행렬들에 기초한 LDPC 부호들은 단일 패리티 검사 부호로 확장된 부분을 이용하여 새로운 패리티를 생성하여 전송함으로써 효율적이면서 우수한 성능의 IR 기법을 적용할 수 있다.

참고로, 본 발명에서 제안한 설계 방법을 통해 설계된 지수 행렬들에 본 발명에서 제안한 리프팅을 적용하여 다양한 길이의 패리티 검사 행렬, 즉 준순환 LDPC 부호를 생성할 수 있으나 적절한 단축(shortening) 또는 천공 (puncturing)등을 적절히 적용하면 보다 다양한 정보어 길이 및 부호율을 가지는 LDPC 부호화 기법을 적용할 수 있음은 자명하다. 다시 말해, 도 14a 또는 도 15a의 지수 행렬에 적절한 리프팅, 단축 또는 천공 등을 적절히 결합하여 적용할 경우 Incremental Redundancy 또는 HARQ 등의 지원이 용이해져 시스템 유연성(flexibility)을 보다 증대 시킬 수 있다.

이하에서는 상기 송신 장치(300)의 레이트 매칭부(340)에 대하여 보다 상세하게 설명하도록 한다.

레이트 매칭부(340)의 입력 비트들은 상기 LDPC 인코더(330)의 출력 비트들로 C =(i ₀ , i ₁ , i ₂ , ... , i _Kldpc-1, p ₀ , p ₁ , p ₂ , ... , p _{Nldpc-Kldpc-1} ) 이다. i _k ,(0≤k< K _ldpc )는 LDPC 인코더(330)의 입력 비트들을 의미하며 p _k (0≤k< N _ldpc -K _ldpc )는 LDPC 패리티 비트들을 의미한다. 상기 레이트 매칭부(340)은 인터리버(341)와 펑처링/리피티션/제로 제거부(342) 등을 포함한다.

도 9a 및 도 9b는 본 발명의 실시 예에 따른 인터리버 구조도이다.

상기 인터리버는(341)은 도 9a에서 도시한 바와 같이 i _k ,는 인터리빙 하지 않고, p _k 만 인터리빙한다. 이는 일 예일 뿐이며 도 9b에서 도시한 바와 같이 i와 p 모두 인터리빙 될 수 있다.

상기 p _k 인터리빙 방법은 이하와 같다.

단계1) 상기 표3의 N_{parity_b}를 기반으로 블록 인터리버의 column의 개수를

로 설정한다.

단계 2) 블록 인터리버의 row의 개수는 상기 패리티 검사 행렬의 순환 순열 행렬의 크기인 Z로 설정한다.

단계 3) LDPC 부호의 패리티 비트들 p _k (k = 0, 1,..., N _{parity -1} )을 이하 수학식 46과 같이 첫 번째 column의 첫 번째 row 부터 row의 인덱스를 증가하여 입력 하도록 한다.

For p_x:

단계 4) 상기 수학식 46과 같이 정렬되어 있는 p _k 를 이하 표 12의 inter-column permutation pattern에 기반하여 column의 위치를 변경하는 column-wise interleaving한다. 표 16은 서브-블록 인터리버를 위한 Inter-column permutation pattern을 나타낸다.

상기 표 22의 파라미터는 시스템에 따라 변경 가능하며 이하 표 23과 같을 수 있다.

상기 inter-column permutation pattern은 천공되는 순서의 역순으로 나열되었다. 일예로 ID 5 경우, column의 개수는 20중 1번째 column에 속하는 비트들이 가장 먼저 천공된다. 연속된 패리티 블록들이 천공될 경우 성능에 영향이 있으므로, 1번째 column에 속하는 비트들이 가장 먼저 천공되고, 3번째 column에 속하는 비트들이 두 번째로 천공되고, 19번째 column까지 홀수 번째 column들이 천공되는 순서를 결정한 후, 짝수번째 column들은 4블록 간격으로 천공 순서를 결정하도록 한다. 다른 부호율에서도 유사한 방법을 사용하도록 한다.

즉 상기 표 22의

에서 P(j) 은 j번째 permutated column의 permutation 이전의 column의 인덱스를 의미한다. Column-wise permutation 이후의 inter-column permutated

행렬은 이하 수학식 47과 같이 나타낼 수 있다.

단계 5) 상기 수학식 47의 inter-column permutated

행렬의 값들을 첫 번째 column의 첫 번째 row에 있는 값부터 row 값을 증가시키면서 출력하도록 한다. column의 인덱스를 증가시켜 가면서 마지막 column에 있는 값까지 출력하도록 한다.

상기와 같이 sub-block interleaving 된 비트들은( v ₀ , v ₁ ,v ₂ , ... ,v _Nparity -1)이다

상기 레이트 매칭부(340)의 인터리버(341)는 C =(i ₀ , i ₁ , i ₂ , ... , i _Kldpc-1, p₀, p₁, p₂, ... , p _{Nldpc-Kldpc-1} )을 입력 받아 p _k ,를 블록 인터리빙 하여 C' =(i ₀ , i ₁ , i ₂ , ... , i _Kldpc-1, v ₀ , v ₁ , v ₂ , ... , v _{Nldpc-Kldpc-1} ) 출력한다.

상기 패리티 비트들은 상기 패리티 검사 행렬의 순환 순열 행렬의 크기인 Z개의 비트 단위로 interleaving 하도록 한다. 이는 일 예이며, 상기 LDPC 부호의 입력 비트들인(i ₀ , i ₁ , i ₂ , ... , i _Kldpc-1, )와 패리티 비트(p ₀ , p ₁ , p ₂ , ... , p _{Nldpc-Kldpc-1} ) 에 대하여 순환 순열 행렬의 크기인 Z개의 비트 단위로 interleaving 할 수 있다.

이는 패리티 검사 행렬의 순환 순열 행렬의 크기인 Z 비트 단위로 유사한 부호화 또는 복호화 특징을 가질 수 있으므로 상기 Z단위로 인터리빙하여 부호화 또는 복호화 성능이 최적이 될 수 있도록 한다.

상기 송신 장치(300)의 레이트 매칭부(340)의 인터리버(341)의 출력 비트들=(i ₀ , i ₁ , i ₂ , ... , i _Kldpc-1, v ₀ , v ₁ , v ₂ , ... , v _{Nldpc-Kldpc-1} ) 은 펑처링/리피티션/제로 제거부(342)로 입력된다.

상기 펑처링/리피티션/제로 제거부(342)는 전송해야 할 비트의 크기에 따라 펑처링 리피티션을 수행하며, 상기 제로 패딩부(320)에서 입력되었던 <Null> 비트들을 제거 하도록 한다.

상기 펑처링은 레이트 매칭부(340)의 인터리버(341)의 출력 비트들(i ₀ , i₁, i₂, ... , i _Kldpc-1, v ₀ , v ₁ , v ₂ , ... , v _{Nldpc-Kldpc-1} ) 중 <Null> 비트들을 제외한 일부 비트들을 전송하지 않는 것을 의미하며 리피티션은 인터리버(341)의 출력 비트들(i ₀ , i ₁ , i ₂ , ... , i _Kldpc-1, v ₀ , v ₁ , v ₂ , ... , v _{Nldpc-Kldpc-1} ) 중 <Null> 비트들을 제외한 일부 비트들을 반복하여 전송 하는 것을 의미한다.

상기 펑처링과 리피티션을 기반으로 하여 전송하는 부호어 비트의 개수가 조절 될 수 있다.

보다 상세하게는 펑처링/리피티션/제로 제거부(342)는 이하와 같이 동작한다.

개의 비트들이 circular buffer에 입력된다.

HARQ를 위하여 이번 전송 시 E 비트가 전송된다고 할 경우 아래와 같이 전송 되는 비트들을 결정 하도록 한다. 최대 전송 가능 횟수는 M _{DL_HARQ}이다.

Set k ₀ = 0, k ₀ =i·E - 1 for 1≤i≤M _{DL_HARQ}(incremental redundancy를 사용할 경우),

set k₀ = 0 for 1≤i≤M _{DL_HARQ}(chase combining 을 사용할 경우)

Set k = 0 and j = 0

while { k < E }

if

k = k +1

end if

j = j +1

end while

또는, HARQ를 위하여 이번 전송 시 E 비트가 전송된다고 할 경우 아래와 같이 전송 되는 비트들을 결정 하도록 한다.

처음으로 전송되는 비트의 인덱스 (k ₀)는 이하 수학식 48과 같이 결정할 수 있다.

상기 수학식 48에서 Z는 상기 패리티 검사 행렬의 순환 순열 행렬의 크기를 나타낸다. rv_idx는 정수로 {0, 1, 2, 3} 이 존재한다. N_cb는 수신기의 버퍼 사이즈를 고려한 값으로 수신기에서 처리할 수 있는 비트의 개수를 의미한다. 즉, N_cb는 부호어 비트의 개수 N _ldpc와 동일 할 수도 있고 작을 수도 있다. 상기 수학식 48에서 Z를 고려하여 계산한 것은 정보어 비트들 중에 Z비트들 만큼 제외하고 전송 비트들을 선택한다는 것을 의미한다.

그러므로 Z 비트 만큼 제외하고 전송하는 방법을 사용할 경우 상기 수학식 48은 이하 수학식 49와 될 수 있다.

상기 경우는 rv_idx는 정수로 {0, 1, 2, 3}로 가지 수가 4일 경우이며 만약 {0, 1, 2, ..., M-1}일 경우 이하 수학식 50과 같이 구할 수 있다.

수신기에서 버퍼에 저장할 수 있는 비트 수 N_cb를 M간격으로 균등하게 나누어서 전송할 전송 하도록 한다. X 만큼의 비트를 rv₀ 에서 전송하지 않도록 하기 위해서는 이하 수학식 51과 같이 k₀를 결정할 수 있다.

Set k = 0 and j = 0

while { k < E }

if

k = k +1

end if

j = j +1

end while

전송되는 비트 e _k (0≤k<E) 는 인터리빙된 비트들 w_k (0≤k<Ncb) 중에서 <NULL> 값들을 제외하고 선택하도록 한다. E가 N_cb 보다 클 경우, 반복하여 선택하도록 한다.

변조부(350)는 레이트 매칭부(340)에서 출력되는 비트열을 변조하여 수신 장치(가령, 도 4의 400)로 전송한다.

구체적으로, 변조부(350)는 레이트 매칭부(340)에서 출력되는 비트들을 디멀티플렉싱하고, 이를 성상도(constellation)에 맵핑할 수 있다.

즉, 변조부(350)는 레이트 매칭부(340)에서 출력되는 비트들을 시리얼-투-패러렐(serial-to-parallel) 변환하여, 일정한 개수의 비트로 구성된 셀(cell)을 생성할 수 있다. 여기에서, 각 셀을 구성하는 비트의 개수는 성상도에 맵핑되는 변조 심볼을 구성하는 비트의 개수와 동일할 수 있다.

이후, 변조부(350)는 디멀티플렉싱된 비트들을 성상도에 맵핑할 수 있다. 즉, 변조부(350)는 디멀티플렉싱된 비트들을 QPSK, 16-QAM, 64-QAM, 256-QAM, 1024-QAM, 4096-QAM 등의 다양한 변조 방식을 통해 변조하여 변조 심볼을 생성하고, 이를 성상점(constellation point)에 맵핑할 수 있다. 이 경우, 디멀티플렉싱된 비트들은 변조 심볼 개수만큼의 비트를 포함하는 셀을 구성한다는 점에서, 각 셀이 순차적으로 성상점에 맵핑될 수 있다.

그리고, 변조부(350)는 성상도에 맵핑된 신호를 변조하여 수신 장치(400)로 전송할 수 있다. 예를 들어, 변조부(350)는 OFDM(Orthogonal Frequency Division Multiplexing) 방식으로 이용하여 성상도에 맵핑된 신호를 OFMD 프레임에 맵핑하고, 이를 할당된 채널을 통해 수신 장치(400)로 전송할 수 있다.

한편, 송신 장치(300)는 부호화, 인터리빙 및 변조에 이용되는 각종 파라미터를 기저장하고 있을 수 있다. 여기에서, 부호화에 이용되는 파라미터는 LDPC 부호의 부호율, 부호어 길이, 패리티 검사 행렬에 대한 정보가 될 수 있다. 그리고, 인터리빙에 이용되는 파리미터는 인터리빙 룰에 대한 정보가 될 수 있으며, 변조에 이용되는 파리미터는 변조 방식에 대한 정보가 될 수 있다. 또한 펑처링에 관한 정보는 펑처링 길이가 될 수 있다. 또한 리피티션에 관한 정보는 리피티션 길이가 될 수 있다. 상기 패리티 검사 행렬에 대한 정보는 본 발명에서 제시하는 패리티 행렬을 사용할 경우 <수학식 3>과 <수학식 4>에 의하여 순환 행렬의 지수 값을 저장 할 수 있다.

이 경우, 송신 장치(300)를 구성하는 각 구성요소를 이러한 파라미터를 이용하여 동작을 수행할 수 있다.

한편, 도시하지 않았지만 경우에 따라 송신 장치(300)는 송신 장치(300)의 동작을 제어하기 위한 제어부(미도시)를 더 포함할 수도 있다.

도 6은 본 발명의 일 실시 예에 따른 부호화 장치의 구성을 나타내는 블록도이다. 이 경우, 부호화 장치(600)는 LDPC 부호화를 수행할 수 있다.

도 6에 따르면, 부호화 장치(600)는 LDPC 인코더(610)를 포함한다. LDPC 인코더(610)는 패리티 검사 행렬에 기초하여 입력 비트들에 대해 LDPC 부호화를 수행하여 LDPC 부호어를 생성할 수 있다.

여기에서, 패리티 검사 행렬은 <수학식 3> 및 <수학식 4>과 같은 패리티 검사 행렬과 동일한 구조를 가질 수 있다.

이 경우, LDPC 인코더(610)는 부호율(즉, LDPC 부호의 부호율)에 따라 서로 다르게 정의된 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행할 수 있다.

예를 들어, LDPC 인코더(610)는 부호율이 7/8인 경우 표 6과 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행하고, 부호율이 3/4인 경우 표 5와 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행할 수 있다. 그리고, LDPC 인코더(610)는 부호율이 1/2인 경우 표 8과 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행하고, 부호율이 1/4인 경우 표 7과 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행할 수 있다.

한편, LDPC 부호화를 수행하는 구체적인 방법에 대해서는 상술한 바 있다는 점에서 구체적인 중복 설명은 생략하도록 한다.

한편, 부호화 장치(600)는 LDPC 부호의 부호율, 부호어 길이, 패리티 검사 행렬에 대한 정보를 기저장하기 위한 메모리(미도시)를 더 포함할 수 있으며, LDPC 인코더(610)는 이러한 정보를 이용하여 LDPC 부호화를 수행할 수 있다. 상기 패리티 검사 행렬에 대한 정보는 본 발명에서 제시하는 패리티 행렬을 사용할 경우 순환 행렬의 지수 값에 대한 정보를 저장 할 수 있다.

이하에서는 도 4를 기반으로 수신기 동작에 대한 구체적인 설명을 하도록 한다.

복조부(410)는 송신 장치(300)로부터 수신된 신호를 복조한다.

구체적으로, 복조부(410)는 송신 장치(300)의 변조부(350)에 대응되는 구성요소로, 송신 장치(300)로부터 수신된 신호를 복조하여, 송신 장치(300)에서 전송한 비트들에 대응되는 값들을 생성할 수 있다.

이를 위해, 수신 장치(400)는 송신 장치(300)에서 모드에 따라 변조한 변조 방식에 대한 정보를 기저장할 수 있다. 이에 따라, 복조부(410)는 모드에 따라 송신 장치(300)로부터 수신된 신호를 복조하여, LDPC 코드워드 비트들에 대응되는 값들을 생성할 수 있다.

한편, 송신 장치(300)에서 전송한 비트들에 대응되는 값은 LLR(Log Likelihood Ratio) 값일 수 있다.

구체적으로, LLR 값은 송신 장치(300)에서 전송한 비트가 0일 확률과 1일 확률의 비율에 Log를 취한 값으로 나타낼 수 있다. 또는, LLR 값은 비트 값 자체가 될 수 있으며, 또한, LLR 값은 송신 장치(300)에서 전송한 비트가 0 또는 1일 확률이 속하는 구간에 따라 결정된 대표 값이 될 수도 있다.

상기 복조부(410)는 LLR 값에 대한 멀티플렉싱(미도시)을 수행하는 과정을 포함한다. 구체적으로, 송신 장치(300)의 비트 디먹스(미도시)에 대응되는 구성요소로, 비트 디먹스(미도시)에 대응되는 동작을 수행할 수 있다.

이를 위해, 수신 장치(400)는 송신 장치(300)가 디멀티플렉싱 및 블록 인터리빙을 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 먹스(미도시)는 셀 워드에 대응되는 LLR 값에 대해 비트 디먹스(미도시)에서 수행된 디멀티플렉싱 및 블록 인터리빙 동작을 역으로 수행하여, 셀 워드에 대응되는 LLR 값을 비트 단위로 멀티플렉싱할 수 있다.

레이트 디매칭부(420)은 복조부(410)로부터 출력되는 LLR 값에 LLR 값을 삽입할 수 있다. 이 경우, 레이트 디매칭부(420)는 복조부(410)로부터 출력되는 LLR 값들의 사이에 미리 약속된 LLR 값들을 삽입할 수 있다.

구체적으로, 레이트 디매칭부(420)는 송신 장치(300)의 레이트 매칭부(340)에 대응되는 구성요소로, 인터리버(341), 제로 제거 및 펑처링/리피티션/제로 제거부(342)에 대응되는 동작을 수행할 수 있다.

먼저, 레이트 디매칭부(420)는 상기 송신기의 인터리버(341)에 상응하도록 디인터리빙 하도록 한다. 디인터리버(424)의 출력 값들은 LLR 삽입부(422)에서 LDPC 코드워드에서 제로 비트들이 패딩되었던 위치에 제로 비트들에 대응되는 LLR 값을 삽입할 수 있다. 이 경우, 패딩되었던 제로 비트들 즉, 쇼트닝된 제로 비트들에 대응되는 LLR 값은 ∞ 또는 -∞가 될 수 있다. 하지만, ∞ 또는 -∞는 이론적인 값이며, 실질적으로는 수신 장치(400)에서 이용되는 LLR 값의 최대 값 또는 최소 값이 될 수 있다.

이를 위해, 수신 장치(400)는 송신 장치(300)가 제로 비트들을 패딩하기 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 레이트 디매칭부(420)는 LDPC 코드워드에서 제로 비트들이 패딩되었던 위치를 판단하고, 해당 위치에 쇼트닝된 제로 비트들에 대응되는 LLR 값을 삽입할 수 있다.

또한, 레이트 디매칭부(420)의 LLR 삽입부(422)에서는 LDPC 코드워드에서 펑처링된 비트들의 위치에 펑처링된 비트들에 대응되는 LLR 값을 삽입할 수 있다. 이 경우, 펑처링된 비트들에 대응되는 LLR 값은 0이 될 수 있다.

이를 위해, 수신 장치(400)는 송신 장치(300)에서 펑처링을 위해 이용한 파라미터에 대한 정보를 기저장할 수 있다. 이에 따라, LLR 삽입부(422)는 LDPC 패리티 비트들이 펑처링된 위치에 그에 대응되는 LLR 값을 삽입할 수 있다.

LLR 컴바이너(423)는 LLR 삽입부(422) 및 복조부(410)에서 출력되는 LLR 값을 컴바인 즉, 합산할 수 있다. 구체적으로, LLR 컴바이너(423)는 송신 장치(300)의 펑처링/리피티션/제로 제거부(342)에 대응되는 구성요소로, 리피티션부(342)에 대응되는 동작을 수행할 수 있다. 먼저, LLR 컴바이너(423)는 리피티션된 비트들에 대응되는 LLR 값을 다른 LLR 값과 컴바인할 수 있다. 여기에서, 다른 LLR 값은 송신 장치(300)에서 리피티션된 비트들 생성에 기초가 된 비트들 즉, 리피티션 대상으로 선택되었던 LDPC 패리티 비트들에 대한 LLR 값일 수 있다.

즉, 상술한 바와 같이, 송신 장치(300)는 LDPC 패리티 비트들에서 비트들을 선택하고, 이들을 LDPC 정보어 비트들 및 LDPC 패리티 비트들 사이에서 리피티션시켜 수신 장치(400)로 전송하게 된다.

이에 따라, LDPC 패리티 비트들에 대한 LLR 값은 리피티션된 LDPC 패리티 비트들에 대한 LLR 값 및 리피티션되지 않은 LDPC 패리티 비트들 즉, 인코딩에 의해 생성된 LDPC 패리티 비트들에 대한 LLR 값으로 구성될 수 있다. 따라서, LLR 컴바이너(423)는 동일한 LDPC 패리티 비트들에 LLR 값들을 컴바인할 수 있다.

이를 위해, 수신 장치(400)는 송신 장치(300)에서 리피티션을 위해 이용한 파라미터에 대한 정보를 기저장할 수 있다. 이에 따라, LLR 컴바이너(423)는 리피티션된 LDPC 패리티 비트들에 대한 LLR 값을 판단하고, 이를 리피티션의 기초가 된 LDPC 패리티 비트들에 대한 LLR 값과 컴바인할 수 있다.

또한, LLR 컴바이너(423)는 재전송 혹은 IR(Increment Redundancy)된 비트들에 대응되는 LLR 값을 다른 LLR 값과 컴바인할 수 있다. 여기에서, 다른 LLR 값은 송신 장치(300)에서 재전송 혹은 IR된 비트들 생성에 기초가 된 LDPC 부호어 비트들 생성을 위해 선택되었던 비트들에 대한 LLR 값일 수 있다.

즉, 상술한 바와 같이, 송신 장치(300)는 HARQ를 위하여 NACK이 발생할 경우 부호어 비트들중 일부 비트들 혹은 모든 비트들을 수신 장치(400)로 전송할 수 있다.

이에 따라, LLR 컴바이너(423)는 재전송 혹은 IR을 통해 수신된 비트들에 대한 LLR 값을 이전 프레임을 통해 수신되는 LDPC 코드워드 비트들에 대한 LLR 값과 컴바인할 수 있다.

이를 위해, 수신 장치(400)는 송신 장치(300)에서 재전송 혹은 IR비트들 생성을 위해 이용한 파라미터에 대한 정보를 기저장할 수 있다. 이에 따라, LLR 컴바이너(423)는 재전송 혹은 IR비트들의 수에 대한 LLR 값을 판단하고, 이를 재전송 비트들의 생성에 기초가 된 LDPC 패리티 비트들에 대한 LLR 값과 컴바인할 수 있다.

디인터리버(424)는 LLR 컴바이너(423)에서 출력되는 LLR 값을 디인터리빙 할 수 있다.

구체적으로, 디인터리버부(424)는 송신 장치(300)의 인터리버(341)에 대응되는 구성요소로, 인터리버(341)에 대응되는 동작을 수행할 수 있다.

이를 위해, 수신 장치(400)는 송신 장치(300)가 인터리빙을 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 디인터리버(424)는 LDPC 코드워드 비트들에 대응되는 LLR 값에 대해 인터리버(341)에서 수행된 인터리빙 동작을 역으로 수행하여, LDPC 코드워드 비트들에 대응되는 LLR 값을 디인터리빙 할 수 있다.

LDPC 디코더(430)는 레이트 디매칭부(420)에서 출력되는 LLR 값에 기초하여 LDPC 디코딩을 수행할 수 있다.

구체적으로, LDPC 디코더(430)는 송신 장치(300)의 LDPC 인코더(330)에 대응되는 구성요소로, LDPC 인코더(330)에 대응되는 동작을 수행할 수 있다.

이를 위해, 수신 장치(400)는 송신 장치(300)에서 모드에 따라 LDPC 인코딩을 수행하기 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, LDPC 디코더(430)는 모드에 따라 레이트 디매칭부(420)에서 출력되는 LLR 값에 기초하여 LDPC 디코딩을 수행할 수 있다.

예를 들어, LDPC 디코더(430)는 합곱 알고리즘에 기반한 반복 복호 방식에 기초하여 레이트 디매칭부(420)에서 출력되는 LLR 값에 기초하여 LDPC 디코딩을 수행하고, LDPC 디코딩에 따라 에러가 정정된 비트들을 출력할 수 있다.

제로 제거부(440)는 LDPC 디코더(430)에서 출력되는 비트들에서 제로 비트들을 제거할 수 있다.

구체적으로, 제로 제거부(440)는 송신 장치(300)의 제로 패딩부(320)에 대응되는 구성요소로, 제로 패딩부(320)에 대응되는 동작을 수행할 수 있다.

이를 위해, 수신 장치(400)는 송신 장치(300)에서 제로 비트들을 패딩하기 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 제로 제거부(440)는 LDPC 디코더(430)에서 출력되는 비트들에서 제로 패딩부(320)에서 패딩되었던 제로 비트들을 제거할 수 있다.

디세그먼테이션부(450)는 송신 장치(300)의 세그먼테이션부(310)에 대응되는 구성요소로, 세그먼테이션부(310)에 대응되는 동작을 수행할 수 있다.

이를 위해, 수신 장치(400)는 송신 장치(300)가 세그먼테이션을 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 디세그먼테이션부(450)는 제로 제거부(440)에서 출력되는 비트들 즉, 가변 길이 입력 비트들에 대한 세그먼트들을 결합하여, 세그먼테이션 전의 비트들을 복원할 수 있다.

도 10은 본 발명의 일 실시 예에 따른 복호화 장치의 구성을 나타내는 블록도이다.

도 10에 따르면, 복호화 장치(1000)는 LDPC 디코더(1010)를 포함할 수 있다.

LDPC 디코더(1010)는 패리티 검사 행렬에 기초하여 LDPC 부호어에 대해LDPC 복호화를 수행한다.

예를 들어, LDPC 디코더(1010)는 반복 복호 알고리즘을 통해 LDPC 부호어 비트들에 대응되는 LLR(Log Likelihood Ratio) 값을 패싱하여 LDPC 복호화를 수행하여 정보어 비트들을 생성할 수 있다.

여기에서, LLR 값은 LDPC 부호어 비트들에 대응되는 채널 값으로, 다양한 방법으로 표현될 수 있다.

예를 들어, LLR 값은 송신 측에서 채널을 통해 전송한 비트가 0일 확률과 1일 확률의 비율에 Log를 취한 값으로 나타낼 수 있다. 또한, LLR 값은 경판정에 따라 결정된 비트 값 자체가 될 수 있으며, 송신 측에서 에서 전송한 비트가 0 또는 1일 확률이 속하는 구간에 따라 결정된 대표 값이 될 수도 있다.

이 경우, 송신 측은 도 6과 같은 LDPC 인코더(610)를 이용하여 LDPC 부호어를 생성할 수 있다.

한편, LDPC 복호화 시 이용되는 패리티 검사 행렬은 <수학식3> <수학식4>에서 도시한 패리티 검사 행렬과 동일한 행태일 수 있다.

이 경우, LDPC 디코더(1010)는 부호율(즉, LDPC 부호의 부호율)에 따라 서로 다르게 정의된 패리티 검사 행렬을 이용하여 LDPC 복호화를 수행할 수 있다.

예를 들어, LDPC 디코더(1010)는 부호율이 7/8인 경우 표 6와 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 복호화를 수행하고, 부호율이 3/4인 경우 표 5와 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 복호화를 수행할 수 있다. 그리고, LDPC 디코더(810)는 부호율이 1/2인 경우 표 8과 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 복호화를 수행하고, 부호율이 1/4인 경우 표 7과 같은 테이블로 정의되는 패리티 검사 행렬을 이용하여 LDPC 복호화를 수행할 수 있다.

도 11은 본 발명의 다른 실시 예에 따른 LDPC 디코더 구조도를 나타낸다.

한편, 상술한 바와 같이 LDPC 디코더(1010)는 반복 복호 알고리즘을 사용하여 LDPC 복호화를 수행할 수 있으며, 이 경우, LDPC 디코더(1010)는 도 11와 같은 구조로 구성될 수 있다. 다만, 반복 복호 알고리즘의 경우 이미 공지된 사항이라는 점에서, 도 11에 도시된 세부 구성 역시 일 예일 뿐이다.

도 11에 따르면, 복호화 장치(1100)는 입력 처리기(1101), 메모리(1102), 변수노드 연산기(1104), 제어기(1106), 검사노드 연산기(1108) 및 출력 처리기(1110) 등을 포함한다.

입력처리기(1101)는 입력되는 값을 저장한다. 구체적으로, 입력 처리기(1101)는 무선 채널을 통해 수신되는 수신 신호의 LLR 값을 저장할 수 있다.

제어기(1104)는 무선 채널을 통해 수신되는 수신 신호의 블록의 크기(즉, 부호어의 길이), 부호율에 대응되는 패리티 검사 행렬을 기반으로 하여 변수 노드 연산기(1104)에 입력되는 값의 개수 및 메모리(1102)에서의 주소 값, 검사 노드 연산기(1108)에 입력되는 값의 개수 및 메모리(1102)에서의 주소 값 등을 결정한다.

본 발명의 일 실시 예에 따르면, i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스가 표 6 내지 표 9와 같이 정의된 패리티 검사 행렬을 기반으로 하여 복호화를 수행할 수 있다.

메모리(1102)는 변수 노드 연산기(1104)와 검사 노드 연산기(1108)의 입력 데이터 및 출력 데이터를 저장한다.

변수 노드 연산기(1104)는 제어기(1106)에서 입력받은 입력 데이터의 주소 정보 및 입력 데이터의 개수 정보에 따라 메모리(1102)에서 데이터들을 입력 받아 변수 노드 연산을 한다. 이후, 변수 노드 연산기(1104)는 제어기(1106)에서 입력 받은 출력 데이터의 주소 정보 및 출력 데이터의 개수 정보에 기초하여 변수 노드 연산 결과들을 메모리(1102)에 저장한다. 또한, 변수 노드 연산기(1104)에서는 입력 처리기(1101)와 메모리(1102)에서 입력 받은 데이터를 기반으로 하여 변수 노드 연산 결과를 출력 처리기(1110)에 입력한다. 여기에서, 변수 노드 연산은 도 5를 기반으로 상술한 바 있다.

검사 노드 연산기(1108)는 제어기(1106)에서 입력받은 입력 데이터의 주소 정보 및 입력 데이터의 개수 정보에 기초하여 메모리(1102)에서 데이터들을 입력받아 검사 노드 연산을 한다. 이후, 검사 노드 연산기(1108)는 제어기(1106)에서 입력받은 출력 데이터의 주소 정보 및 출력 데이터의 개수 정보에 기초하여 변수 노드 연산 결과들을 메모리(1102)에 저장한다. 여기에서, 검사 노드 연산은 도 5을 기반으로 상술한 바 있다.

출력 처리기(1110)는 변수 노드 연산기(1104)로부터 입력받은 데이터를 기반으로 하여 송신 측의 부호어의 정보어 비트들이 0이었는지 1이었는지 경판정한 후, 그 경판정 결과를 출력하게 되고, 출력 처리기(1110)의 출력 값이 최종적으로 복호화된 값이 되는 것이다. 이 경우, 도 5에서 하나의 변수 노드로 입력되는 모든 메시지 값(초기 메시지 값과 검사 노드로부터 입력되는 모든 메시지 값들)을 더한 값을 기반으로 경판정 할 수 있다.

한편, 복호화 장치(1100)는 LDPC 부호의 부호율, 부호어 길이, 패리티 검사 행렬에 대한 정보를 기저장하기 위한 메모리(미도시)를 더 포함할 수 있으며, LDPC 디코더(1010)는 이러한 정보를 이용하여 LDPC 부호화를 수행할 수 있다. 하지만, 이는 일 예일 뿐, 해당 정보들은 송신 측으로부터 제공될 수도 있다.

도 12는 본 발명의 다른 실시 예에 따른 전송 블록 구조도이다.

도 12를 참조하면, <Null> bit들을 세그먼트된 길이가 동일하도록 하기 위해 추가할 수 도 있다.

또한 <Null> bit들을 LDPC 부호의 정보 길이를 맞추기 위해 추가할 수도 있다.

Claims

통신 또는 방송 시스템에서 채널 부호화 방법에 있어서,
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록의 크기를 결정하는 과정;
상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정;
상기 블록 크기와 수열에 기초하여 수열을 변환하는 과정을 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
제1항에 있어서,
상기 변환하는 과정은,
적어도 2 개 이상의 블록 크기에 대해서 동일한 수열로 변환됨을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
제1항에 있어서,
상기 변환하는 과정은,
시스템에서 기 설정된 방법에 따라 상기 결정된 블록 크기에 기초한 정수(integer) 값을 결정하는 과정; 및
상기 정수 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
제1항에 있어서,
상기 변환하는 과정은,
정보어 비트에 대응되는 수열에 적용되고 패리티 비트에 대응되는 수열의 일부에는 적용되지 않음을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
제1항에 있어서,
상기 변환하는 과정은,
모듈로(modulo) 및 플로어링(flooring) 중 하나의 연산을 이용하여 상기 수열을 변환하는 과정을 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
통신 또는 방송 시스템에서 채널 부호화 방법에 있어서,
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하는 과정;
상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정;
상기 결정된 블록 크기가 포함되어 있는 구간을 결정하는 과정;
상기 결정된 구간에 대응되는 대표 값을 결정하는 과정; 및
상기 대표 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
제6항에 있어서,
상기 변환하는 과정은,
적어도 2 개 이상의 블록 크기에 대해서 동일한 수열로 변환됨을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
제6항에 있어서,
상기 대표 값은 구간의 시작 값으로 설정됨을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
제6항에 있어서,
상기 변환하는 과정은,
정보어 비트에 대응되는 수열에 적용되고 패리티 비트에 대응되는 수열의 일부에는 적용되지 않음을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
제6항에 있어서,
상기 변환하는 과정은,
모듈로(modulo) 및 플로어링(flooring) 중 적어도 하나의 연산을 이용하여 수열을 변환함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
통신 또는 방송 시스템에서 채널 부호화 장치에 있어서,
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하고, 상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하고, 상기 블록 크기와 수열에 기초하여 수열을 변환하는 제어부를 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
제11항에 있어서,
상기 제어부는,
시스템에서 기 설정된 방법에 따라 상기 결정된 블록 크기에 기초한 정수(integer) 값을 결정하고,상기 정수 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하도록 구성되는 통신 또는 방송 시스템에서 채널 부호화 장치.
제11항에 있어서,
상기 제어부는,
정보어 비트에 대응되는 수열에 적용되고 패리티 비트에 대응되는 수열의 일부에는 적용되지 않음을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
제11항에 있어서,
상기 제어부는, 모듈로(modulo) 및 플로어링(flooring) 중 하나의 연산을 이용하여 상기 수열을 변환함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
통신 또는 방송 시스템에서 채널 부호화 장치에 있어서,
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하고, 상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하고, 상기 결정된 블록 크기가 포함되어 있는 구간을 결정하고, 상기 결정된 구간에 대응되는 대표 값을 결정하고, 상기 대표 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 제어부를 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
제15항에 있어서,
상기 대표 값은 구간의 시작 값으로 설정됨을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
제14항에 있어서,
상기 제어부는, 모듈로(modulo) 및 플로어링(flooring) 중 하나의 연산을 이용하여 수열을 변환함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
통신 또는 방송 시스템에서 채널 부호화 방법에 있어서,
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하는 과정;
상기 블록 크기에 따라 적어도 2 개 이상의 패리티 검사 행렬을 생성하기 위한 수열 중에서 하나의 수열을 독출하는 과정;
상기 블록 크기와 수열에 기초하여 수열을 변환하는 과정을 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
통신 또는 방송 시스템에서 채널 부호화 방법에 있어서,
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하는 과정;
상기 결정된 블록 크기가 포함되어 있는 구간을 결정하는 과정;
상기 결정된 구간에 대응되는 대표 값을 결정하는 과정;
상기 블록 크기에 따라 적어도 2 개 이상의 패리티 검사 행렬을 생성하기 위한 수열 중에서 하나의 수열을 독출하는 과정; 및
상기 대표 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.
통신 또는 방송 시스템에서 채널 부호화 장치에 있어서,
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하고, 상기 블록 크기에 따라 적어도 2 개 이상의 패리티 검사 행렬을 생성하기 위한 수열 중에서 하나의 수열을 독출하고, 및 상기 블록 크기와 수열에 기초하여 수열을 변환하는 제어부를 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
통신 또는 방송 시스템에서 채널 부호화 장치에 있어서,
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록 크기를 결정하고, 상기 결정된 블록 크기가 포함되어 있는 구간을 결정하고, 상기 결정된 구간에 대응되는 대표 값을 결정하고, 상기 블록 크기에 따라 적어도 2 개 이상의 패리티 검사 행렬을 생성하기 위한 수열 중에서 하나의 수열을 독출하고, 및 상기 대표 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 제어부를 포함함을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 장치.
통신 또는 방송 시스템에서 채널 부호화 방법에 있어서,
패리티 검사 행렬을 구성하는 행 블록 또는 열 블록의 크기를 결정하는 과정;
상기 결정된 블록 크기가 복수 개의 블록 크기 집합 중 어떤 블록 크기 집합에 포함되는지 결정하는 과정과;
상기 결정된 블록 크기 집합에 따라 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정;
상기 블록 크기와 수열에 기초하여 수열을 변환하는 과정을 포함하고,
상기 블록 크기 집합은 시스템에서 지원 가능한 블록 크기에 따라 기 설정된 복수 개의 집합을 의미하며, 하나의 집합 안에 포함되어 있는 원소들은 서로 약수 또는 배수 관계가 있는 통신 또는 방송 시스템에서 채널 부호화 방법.
제22항에 있어서,
상기 시스템에서 지원 가능한 가장 작은 블록 크기는 상기 블록 크기 집합의 원소의 개수와 같거나 배수임을 특징으로 하는 통신 또는 방송 시스템에서 채널 부호화 방법.